專利名稱：半導(dǎo)體器件的控制方法以及半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有連續(xù)數(shù)據(jù)存取操作的半導(dǎo)體器件的控制方法以及半導(dǎo)體存儲(chǔ)器件，特別涉及這樣一種半導(dǎo)體器件的控制方法和半導(dǎo)體器件，其中在完成連續(xù)存取操作之后需要預(yù)充電操作。
背景技術(shù)：
隨著最近數(shù)字技術(shù)的發(fā)展，除了個(gè)人計(jì)算機(jī)之外，例如數(shù)碼像機(jī)、便攜式電話等等這樣的數(shù)字設(shè)備已經(jīng)處理例如圖像數(shù)據(jù)等等這樣的大量數(shù)據(jù)。為了提取和記錄圖像數(shù)據(jù)，需要高速讀出和寫入大量連續(xù)數(shù)據(jù)。從而，例如DRAM等等這樣的半導(dǎo)體存儲(chǔ)器件如下執(zhí)行高速連續(xù)存取操作。也就是說，使用例如頁面操作、脈沖操作等等這樣的高速連續(xù)存取操作，其中預(yù)定字線被激活，并且隨后對由該字線所選擇的存儲(chǔ)單元組執(zhí)行數(shù)據(jù)存取。在此，為了高速數(shù)據(jù)存取，需要縮短作為在連續(xù)存取操作過程中的存取操作周期與在完成連續(xù)存取操作時(shí)的預(yù)充電操作周期之和的循環(huán)時(shí)間。
圖12示出在半導(dǎo)體存儲(chǔ)器件中的數(shù)據(jù)輸入/輸出路徑的電路方框圖。在出現(xiàn)連續(xù)數(shù)據(jù)存取時(shí)，激活任何一條預(yù)定字線(WL0、WL1、...)，并且所選擇存儲(chǔ)單元組的數(shù)據(jù)被在各個(gè)位線對(BL0和/BL0、BL1和/BL1、...)中差分放大。在開始差分放大之后，啟動(dòng)連續(xù)存取操作。響應(yīng)列地址，列選擇線(CL0、CL1、...)被順序選擇。也就是說，相應(yīng)的傳輸門(T0Z和T0X、T1Z和T1X、...)被順序?qū)?，并且位線對被連接到數(shù)據(jù)線對(DB和/DB)，從而執(zhí)行連續(xù)數(shù)據(jù)存取操作。在此，存取操作包括讀出操作和寫入操作這兩種操作。所選擇列地址可以被配置為使得它們從外部順序地輸入，并且還可以被配置為使得它們被按照預(yù)定的次序自動(dòng)設(shè)置。
在連續(xù)存取操作完成時(shí)，需要在所選擇字線被釋放使得存儲(chǔ)單元與位線相分離之后，在下一個(gè)循環(huán)的準(zhǔn)備中使每個(gè)位線對(BL0和/BL0、BL1和/BL1、...)被均衡。該控制由預(yù)充電控制部分100所執(zhí)行。在完成后續(xù)的存取操作時(shí)，當(dāng)輸入預(yù)充電信號(hào)PR1時(shí)，從字線釋放電路WLR輸出字線釋放信號(hào)WLRSTX。在此時(shí)，延遲電路A(DA)把字線的釋放時(shí)間(延遲時(shí)間τA)加倍，并且輸出信號(hào)φDA。信號(hào)φDA被輸入到讀出放大器釋放電路SAR，并且讀出放大器釋放信號(hào)SARSTX被輸出。另外，延遲電路B(DB)使讀出放大器的釋放時(shí)間(延遲時(shí)間τB)加倍，并且輸出信號(hào)φDB。信號(hào)φDB被輸入到位線均衡電路BLR，并且輸出位線均衡信號(hào)BLRSTX。
在圖13中示出連續(xù)存取操作的示意圖。各個(gè)位線對(BL0和/BL0、BL1和/BL1、...)被差分放大，并且相反，該數(shù)據(jù)線對(DB和/DB)的電壓被限幅。由于(1/2)VCC電壓被設(shè)置為中央數(shù)值，在由列選擇線(CL0、CL1、...)進(jìn)行連接時(shí)，在位線中出現(xiàn)干擾現(xiàn)象。也就是說，電勢從數(shù)據(jù)線移到低電壓電平的位線，從而電壓電平增加，并且電勢從高電壓電平的位線移到數(shù)據(jù)線，從而電壓電平降低。在數(shù)據(jù)線分離之后，這種狀態(tài)由讀出放大器所恢復(fù)。
預(yù)充電周期被分類為三個(gè)時(shí)間段用于使存儲(chǔ)單元與位線相分離的位線釋放時(shí)間τA、讀出放大器釋放時(shí)間τB和位線對均衡時(shí)間τC。
日本公開專利申請No.10-312684公開一種用于縮短預(yù)充電周期的措施。圖14示出一種電路方框圖，以及圖15示出在數(shù)據(jù)讀出時(shí)的操作波形。
在圖14中所示的日本專利公開No.10-312684的電路框圖中，第一單元側(cè)位線BLC連接到第一傳輸門105的一端，并且第一讀出放大器側(cè)位線BLS連接到第一傳輸門105的另一端，以及第二單元側(cè)位線*BLC連接到第二傳輸門115的一端，以及第二讀出放大器側(cè)位線*BLS連接到第二傳輸門115的另一端，以及由字線WL0和WL1所選擇的存儲(chǔ)單元120和130分別連接到第一和第二單元側(cè)位線BLC和*BLC，以及讀出放大器170連接在第一讀出放大器側(cè)位線BLS和第二讀出放大器側(cè)位線*BLS。
從存儲(chǔ)單元120或130執(zhí)行的數(shù)據(jù)讀出操作在圖15中示出。首先，當(dāng)?shù)谝粋鬏旈T105和第二傳輸門110被打開時(shí)，讀出放大器170被激活，并且第一讀出放大器側(cè)位線BLS和第二讀出放大器側(cè)位線*BLS的電勢差被放大。在字線WL0和WL1被釋放之后，第一傳輸門105和第二傳輸門115被關(guān)閉。在此時(shí)，第一單元側(cè)位線BLC和第一單元側(cè)位線BLC被設(shè)置為位線復(fù)位電勢VSS，并且與此同時(shí)，在第一和第二讀出放大器側(cè)位線BLS和*BLS上的信號(hào)被輸出。
從而，在數(shù)據(jù)讀出的情況中，在信號(hào)從第一和第二讀出放大器側(cè)位線BLS和*BLS輸出之前，字線WL0和WL1的釋放已經(jīng)執(zhí)行。因此，在預(yù)充電周期過程中，不需要執(zhí)行字線WL0和WL1的釋放操作。
但是，圖12的半導(dǎo)體存儲(chǔ)器件需要大量的時(shí)間用于在預(yù)充電周期過程中執(zhí)行的字線釋放操作以及位線對的均衡操作，這成為一個(gè)問題。這是因?yàn)榇罅看鎯?chǔ)單元被連接到字線和位線，并且布線的長度非常長。也就是說，由于存儲(chǔ)單元的寄生電容和布線的線路電阻變大，因此需要較大的時(shí)間常數(shù)用于電壓躍變。
根據(jù)較大存儲(chǔ)容量設(shè)計(jì)的未來趨勢，連接到字線和位線的存儲(chǔ)單元的數(shù)目增加，并且由此布線長度趨向于加長。另外，導(dǎo)致在字線和位線的電壓躍變中的時(shí)間常數(shù)越來越長。對于通過高速存取操作縮短存儲(chǔ)周期，預(yù)充電周期的縮短變得不足，并且導(dǎo)致循環(huán)時(shí)間的增加。由于循環(huán)時(shí)間的增加，因此數(shù)據(jù)存儲(chǔ)速度可能受到限制。另外，在循環(huán)時(shí)間中的預(yù)充電周期的比例相對增加，從而不能夠提高數(shù)據(jù)存取速度。可能不能夠滿足高速和高效數(shù)據(jù)存取的要求，這成為一個(gè)問題。
在日本專利公開No.10-312684中，在從位線對BLS和*BLS輸出信號(hào)之前，執(zhí)行字線的釋放。從而，不需要在預(yù)充電周期過程中執(zhí)行位線的釋放，并且可以嘗試縮短預(yù)充電周期。但是，在這種情況中，在字線的釋放之后執(zhí)行從位線對BLS和*BLS輸出信號(hào)，這成為一個(gè)問題。
也就是說，在位線對BLC和*BLC的差分放大完成之后，數(shù)據(jù)被在存儲(chǔ)單元中恢復(fù)，需要執(zhí)行字線的釋放。因此，在正常情況下，可以在位線對的差分放大之前完成的讀出的第一數(shù)據(jù)的讀出操作的啟動(dòng)被延遲?？赡懿荒軌驖M足高速數(shù)據(jù)存取的要求，這成為一個(gè)問題。
另外，日本專利公開No.10-312684具有這樣的內(nèi)容在讀出操作之前，執(zhí)行字線的釋放，從而在預(yù)充電操作過程中的字線的釋放被取消。由于字線被預(yù)先釋放，因此不能夠用于寫入操作，這可能不能用于在寫入操作之后縮短預(yù)充電周期，這成為一個(gè)問題。

發(fā)明內(nèi)容
相應(yīng)地，本發(fā)明的一個(gè)目的是提供一種半導(dǎo)體存儲(chǔ)器件的控制方法以及半導(dǎo)體存儲(chǔ)器器件，其能夠縮短在連續(xù)數(shù)據(jù)存取操作(即連續(xù)數(shù)據(jù)讀取/寫入操作)結(jié)束之后的預(yù)充電操作時(shí)間，而不造成給予存儲(chǔ)單元的恢復(fù)電壓的下降和啟動(dòng)數(shù)據(jù)存取時(shí)間的延遲。
為了實(shí)現(xiàn)該目的，根據(jù)本發(fā)明的一個(gè)方面，在此提供一種用于執(zhí)行連續(xù)存取操作的半導(dǎo)體存儲(chǔ)器件的控制方法，該控制方法包括數(shù)據(jù)放大步驟，其中字線被釋放，并且多個(gè)存儲(chǔ)單元連接到多條位線，以放大數(shù)據(jù)；以及列選擇步驟，其中在數(shù)據(jù)放大步驟之后，一列按次序連接多條位線中的至少一條位線以及至少一條數(shù)據(jù)線；字線釋放步驟，其中在滿足如下條件(1)和(2)的周期中釋放字線(1)在多條位線的數(shù)據(jù)放大完成之后經(jīng)過預(yù)定時(shí)間之后的一個(gè)周期；以及(2)在先前的第一列選擇完成和隨后的第二列選擇開始之間的非列選擇周期。
另外，根據(jù)本發(fā)明的另一個(gè)方面，在此提供一種半導(dǎo)體存儲(chǔ)器件的控制方法，其中包括字線釋放步驟，其中字線被根據(jù)連續(xù)存取操作的開始請求而釋放，以把多個(gè)存儲(chǔ)單元分別連接到多條位線；數(shù)據(jù)放大步驟，其中從多個(gè)存儲(chǔ)單元讀出到多條位線的多個(gè)數(shù)據(jù)被放大；數(shù)據(jù)存取開始步驟，其中在數(shù)據(jù)放大步驟中的放大電平到達(dá)預(yù)定電平之后，通過執(zhí)行用于把多條位線中的至少任意一條位線連接到至少一條數(shù)據(jù)線而開始連續(xù)存取操作；字線釋放步驟，其中在數(shù)據(jù)放大步驟完成的放大操作之后并且在數(shù)據(jù)存取開始步驟中的列選擇被釋放時(shí)，字線被釋放；數(shù)據(jù)存取保持步驟，其中對多條位線中的任意一條位線執(zhí)行列選擇，以在字線釋放步驟之后保持連續(xù)存取操作；以及預(yù)充電步驟，用于通過根據(jù)連續(xù)存取操作的結(jié)束請求，通過停止數(shù)據(jù)放大操作，而對多條位線初始化。
另外，根據(jù)本發(fā)明的一個(gè)方面，在此提供一種半導(dǎo)體存儲(chǔ)器件，其中包括多條位線，當(dāng)字線被激活時(shí)連接到多個(gè)存儲(chǔ)單元；多個(gè)列選擇部分，其中多條位線中的每條位線被獨(dú)立地選擇；以及至少一條數(shù)據(jù)線，其通過多個(gè)列選擇部分中的至少任何一個(gè)部分連接到多條位線中的至少任何一條位線；該半導(dǎo)體存儲(chǔ)器件通過按次序選擇多個(gè)列選擇部分中的至少任何一個(gè)部分而執(zhí)行連續(xù)存取操作，其中該半導(dǎo)體存儲(chǔ)器件進(jìn)一步包括第一列選擇結(jié)束檢測電路，其檢測選擇要被預(yù)先選擇的第一列選擇部分的結(jié)束；時(shí)序通知器部分，其通知一個(gè)周期，該周期在數(shù)據(jù)放大完成之后并且從選擇要被預(yù)選選擇的第一列選擇部分結(jié)束直到選擇要被在第一列選擇部分的選擇之后選擇的第二列選擇部分開始為止；以及字線釋放電路，其在根據(jù)來自時(shí)序通知器部分的通知信號(hào)沒有選擇多個(gè)列選擇部分的操作時(shí)變?yōu)榧せ睢?br> 在根據(jù)本發(fā)明一個(gè)方面的半導(dǎo)體存儲(chǔ)器件中，該時(shí)序通知器部分在由第一列選擇結(jié)束檢測器電路檢測第一列選擇部分的選擇之前的列選擇時(shí)通知周期，該周期在多條位線處的數(shù)據(jù)放大完成之后，并且是從由第二列選擇部分執(zhí)行先前的列選擇結(jié)束到隨后的列選擇開始的時(shí)間。通過一個(gè)通知信號(hào)，該字線釋放電路被激活，并且當(dāng)不執(zhí)行列選擇時(shí)該字線隨后被釋放。
從而，在半導(dǎo)體存儲(chǔ)器件中，可以在正在進(jìn)行的連續(xù)存取操作過程中執(zhí)行字線的釋放。因此，不需要在作為連續(xù)存取操作完成之后的初始化操作周期的預(yù)充電周期過程中執(zhí)行相同的操作。即使字線連接到多個(gè)存儲(chǔ)單元，布線長度被延長，并且在隨著半導(dǎo)體存儲(chǔ)器件的容量增加，在釋放時(shí)電壓躍變的時(shí)間常數(shù)增加，該時(shí)間常數(shù)不被增加到預(yù)充電周期中，從而可以縮短預(yù)充電周期。相應(yīng)地，可以減小預(yù)充電周期占據(jù)用于存取被縮小的存儲(chǔ)單元的連續(xù)存取操作的比率。從而，可以縮短循環(huán)時(shí)間，并且提高數(shù)據(jù)存取操作占據(jù)整個(gè)操作周期的比率。
另外，在正在進(jìn)行的連續(xù)存取操作中或者在釋放字線釋放電路而不選擇列選擇部分的狀態(tài)下，不執(zhí)行列選擇的周期過程中執(zhí)行字線的釋放操作。相應(yīng)地，可以在完成列選擇的時(shí)間點(diǎn)過程中執(zhí)行字線的釋放操作，并且完成對存儲(chǔ)單元的數(shù)據(jù)恢復(fù)，避免多條位線在列選擇過程中受到干擾的周期。因此，可以縮短預(yù)充電周期，而不使存儲(chǔ)在多個(gè)存儲(chǔ)單元中的數(shù)據(jù)的保持能力變差。
另外，在字線被釋放之前的激活狀態(tài)中，在多條位線被放大為電壓電平的階段啟動(dòng)數(shù)據(jù)訪問，其中即使在出現(xiàn)干擾現(xiàn)象的情況下也不會(huì)使數(shù)據(jù)的邏輯電平反相。相應(yīng)地，當(dāng)在連續(xù)存取操作中的初始數(shù)據(jù)存取速度保持為高速時(shí)，在正在進(jìn)行的連續(xù)存取操作過程中執(zhí)行字線的釋放操作。從而，可以縮短預(yù)充電周期。
從下文結(jié)合附圖的詳細(xì)描述中，本發(fā)明的上述和其它目的和新的特點(diǎn)將更加清楚。但是，應(yīng)當(dāng)知道附圖僅僅用于說明的目的而不是對本發(fā)明的限制。


圖1為用于說明本發(fā)明的原理的連續(xù)存取操作的操作波形圖；圖2為示出根據(jù)第一實(shí)施例的半導(dǎo)體存儲(chǔ)器件的數(shù)據(jù)輸入/輸出路徑的電路方框圖；圖3示出根據(jù)第一實(shí)施例的預(yù)充電控制部分的具體例子的電路方框圖；圖4示出根據(jù)第一實(shí)施例的操作波形圖；圖5示出根據(jù)第二實(shí)施例的預(yù)充電控制部分的電路方框圖；圖6示出根據(jù)第三實(shí)施例的預(yù)充電控制部分的電路方框圖；圖7示出根據(jù)第三實(shí)施例的位線電壓監(jiān)視電路的電路圖；圖8為示出異步型存儲(chǔ)器的頁面操作(正常操作)的操作波形圖；圖9為示出用于異步型存儲(chǔ)器的頁面寫入操作的后寫入功能(第四實(shí)施例)的操作波形圖；
圖10為示出同步型存儲(chǔ)器的脈沖操作(正常操作)的操作波形圖；圖11為示出用于同步型存儲(chǔ)器的脈沖寫入操作的后寫入操作(第五實(shí)施例)的操作波形圖；圖12為示出現(xiàn)有技術(shù)的數(shù)據(jù)輸入/輸出路徑的電路方框圖；圖13為示出現(xiàn)有技術(shù)的連續(xù)存取操作的操作波形圖；圖14為現(xiàn)有技術(shù)中預(yù)充電周期被縮短的數(shù)據(jù)輸入/輸出路徑的電路圖；以及圖15為圖14的操作波形圖。
具體實(shí)施例方式
圖1示出用于說明本發(fā)明的原理的連續(xù)存取操作的操作波形圖。由于字線的釋放，連接到多個(gè)存儲(chǔ)單元的多條位線的數(shù)據(jù)被設(shè)置在多個(gè)位線對(BL0和/BL0、...、BLN和/BLN)中，并且由讀出放大器(未示出)差分放大到電源電壓VCC和地電壓VSS的電壓電平。也就是說，當(dāng)連接到多個(gè)存儲(chǔ)單元的多條位線的電壓電平到達(dá)電源電壓VCC或地電壓VSS時(shí)，對多個(gè)存儲(chǔ)單元的數(shù)據(jù)恢復(fù)結(jié)束，并且可以保持?jǐn)?shù)據(jù)的存儲(chǔ)。
當(dāng)通過在位線對(BL0和/BL0、...、BLN和/BLN)的差分放大獲得的電壓電平達(dá)到預(yù)定電壓電平，則開始在由列選擇線CL0、...、CLN所選擇的位線對與由數(shù)據(jù)線對(DB和/DB)之間的連接。數(shù)據(jù)線對(DB和/DB)的電壓電平被限幅。作為限幅電壓的中值，電壓值被設(shè)置為(1/2)VCC的電壓電平。因此，當(dāng)位線對和數(shù)據(jù)線對被連接時(shí)，位線對的電壓電平接收數(shù)據(jù)線對的電壓干擾。例如，位線BL0、...、BLN的高電壓電平降低，而位線/BL0、...、/BLN的低電壓電平升高。也就是說，出現(xiàn)所謂的干擾現(xiàn)象。
當(dāng)開始連接時(shí)，對于位線對(BL0和/BL0、...、BLN和/BLN)的電壓電平，防止由于干擾現(xiàn)象所造成的電壓干擾的電壓電平可以是避免位線之間的高-低電平關(guān)系反轉(zhuǎn)的放大電平。不需要差分放大到整個(gè)放大電平。在圖1中，當(dāng)位線對(BL0和/BL0)的差分放大電平達(dá)到預(yù)定電壓以保證用于連續(xù)存取操作的高速初始存取時(shí)，列選擇線CL0被以脈沖的形式而驅(qū)動(dòng)。
在初始存取操作時(shí)，位線對(BL0和/BL0)受到干擾現(xiàn)象。但是，由于在完成列選擇線CL0的脈沖驅(qū)動(dòng)之后位線對(BL0和/BL0、...、BLN和/BLN)的差分放大繼續(xù)進(jìn)行，因此隨著從干擾現(xiàn)象恢復(fù)而執(zhí)行位線對(BL0和/BL0)的差分放大，并且在此之后還執(zhí)行其它位線對(BL1和/BL1、...、BLN和/BLN)的差分放大。從而，在對于列選擇線CL1進(jìn)行第二次脈沖驅(qū)動(dòng)之前，位線對被差分放大到全幅度電壓電平。
在此之后，列選擇線CL1、...、CLN被按次序以脈沖的形式驅(qū)動(dòng)，并且相應(yīng)的位線對(BL1和/BL1、...、BLN和/BLN)和數(shù)據(jù)線對(DB和/DB)被連接。當(dāng)它們被連接時(shí)，在位線對上出現(xiàn)干擾現(xiàn)象。但是，由于連續(xù)操作該讀出放大器時(shí)，在連接之后位線對的電壓電平返回到全電壓電平。
在位線對(BL0和/BL0、...、BLN和/BLN)被差分放大到全幅度電壓電平之后，當(dāng)前激活的字線WL0在列選擇線CL0、...、CLN的脈沖驅(qū)動(dòng)之間的適當(dāng)時(shí)序(在圖1中，用虛線所表示對于字線WL0的躍變波形)中釋放。從而，字線的釋放時(shí)間τA可以嵌入在正在進(jìn)行的連續(xù)數(shù)據(jù)存取操作中。預(yù)充電操作可以僅僅采用讀出放大器的釋放時(shí)間τB和位線對的均衡時(shí)間τC中執(zhí)行。從而，可以縮短預(yù)充電周期。
在此之后，將參照基于圖2至11的示意圖具體描述本發(fā)明的半導(dǎo)體存儲(chǔ)器件的控制方法以及該半導(dǎo)體器件的第一至第五實(shí)施例。
圖2為示出根據(jù)第一實(shí)施例的半導(dǎo)體存儲(chǔ)器件的數(shù)據(jù)輸入/輸出路徑的電路方框圖；由字線WL0所選擇的存儲(chǔ)單元C00和C10被分別連接到位線BL0和BL1，并且由字線WL1所選擇的存儲(chǔ)單元C01和C11被分別連接到位線/BL0和/BL1。字線WL0和WL1通過由字線激活信號(hào)WLE所激活的字解碼器WLD解碼行地址(未示出)而被選擇。
讀出到位線BL0和BL1、/BL0和/BL1被讀出放大器0(SA0)和讀出放大器1(SA1)差分放大，作為位線對BL0和/BL0、BL1和/BL1。讀出放大器0和1(SA0、SA1)被通過一個(gè)讀出放大器控制電路SAC的讀出放大器激活信號(hào)SAE所控制。
位線對(BL0和/BL0、BL1和/BL1)被列選擇線CL0和CL1所控制，并且通過傳輸門對(T0Z和T0X、T1Z和T1X)電連接到數(shù)據(jù)線對(DB和/DB)，從而執(zhí)行數(shù)據(jù)存取操作。
通過來自列選擇觸發(fā)電路CLT的列選擇觸發(fā)信號(hào)CLE，列選擇線CL0和CL1從對應(yīng)于解碼的列地址(未示出)的列解碼器0(CD0)或列解碼器1(CD1)所輸出。
讀出到數(shù)據(jù)線對(DB和/DB)的數(shù)據(jù)被讀出放大器SB所放大，并且從輸入/輸出緩沖器IOBUF輸出。另外，輸入到輸入/輸出緩沖器IOBUF的寫入數(shù)據(jù)被從未示出的寫入放大器通過數(shù)據(jù)線對(DB和/DB)寫入在位線對(BL0和/BL0)或(BL1和/BL1)中。
在此有一個(gè)均衡電路0(EQ0)和一個(gè)均衡電路1(EQ1)，其均衡位線對(BL0和/BL0、BL1和/BL1)，用于在完成數(shù)據(jù)存取時(shí)對該位線對進(jìn)行初始化。在均衡控制電路EQC的控制下執(zhí)行均衡操作。
在第一實(shí)施例中的預(yù)充電控制部分1具有用于釋放字線的字線釋放電路WLR1、用于釋放讀出放大器的讀出放大器釋放電路SAR1、以及用于均衡位線對的位線均衡電路BLR1。
被輸入讀出放大器激活信號(hào)SAE的延遲電路1(11)連接到字線釋放電路WLR1，并且把延遲時(shí)間τ1添加到讀出放大器激活信號(hào)SAE的延遲信號(hào)SAED1被輸入作為控制信號(hào)。另外，列選擇觸發(fā)信號(hào)CLE被輸入到一個(gè)禁止(INH)端。從字線釋放電路WLR1輸入字線釋放信號(hào)WLRST，并且進(jìn)一步輸入到字解碼器WD以及輸入到讀出放大器釋放電路SAR1和位線均衡電路BLR1的使能(EN)端。
讀出放大器釋放電路SAR1被預(yù)充電信號(hào)PRE所控制，并且讀出放大器釋放信號(hào)SARST被輸出到讀出放大器控制電路SAC。另外，讀出放大器激活信號(hào)SAE被輸入到讀出放大器釋放電路SAR1的預(yù)置(PST)端。
被輸入預(yù)充電信號(hào)PRE的延遲電路B(DB)連接到位線均衡電路BLR1，并且把延遲時(shí)間τB添加到預(yù)充電信號(hào)PRE中的延遲信號(hào)φDB被輸入，并且位線均衡信號(hào)BLRST被輸入到均衡控制電路EQC。另外，位線均衡消除信號(hào)BLPC被輸入到位線均衡電路BLR1的預(yù)置(PST)端。
當(dāng)預(yù)充電周期結(jié)束并且開始連續(xù)數(shù)據(jù)存取操作時(shí)，位線均衡消除信號(hào)BLPC被輸入，并且位線均衡電路BLR1被預(yù)置。位線均衡信號(hào)BLRST被釋放并且改變?yōu)橐粋€(gè)狀態(tài)，其中使能(EN)端可以接收字線釋放信號(hào)WLRST和延遲信號(hào)φDB。
在字線WL0或WL1被字線激活信號(hào)WLE所選擇之后，讀出放大器激活信號(hào)SAE被激活，并且位線對(BL0和/BL0、BL1和/BL1)的差分放大被啟動(dòng)。與此同時(shí)，讀出放大器釋放電路SAR1被預(yù)置，并且讀出放大器釋放信號(hào)SARST被釋放，它變?yōu)檫@樣一個(gè)狀態(tài)，其中使能(EN)端可以接收字線釋放信號(hào)WLRST和預(yù)充電信號(hào)PRE。另外，它被輸入到延遲電路1(11)，并且具有延遲時(shí)間τ1的延遲信號(hào)SAED1的時(shí)序長度被啟動(dòng)。
在此，延遲時(shí)間τ1是從讀出放大器激活信號(hào)SAE的輸入到位線對(BL0和/BL0、BL1和/BL1)的差分放大完成之后的預(yù)定時(shí)序。該時(shí)間被設(shè)置為作為列選擇觸發(fā)信號(hào)CLE的釋放周期的在連續(xù)存取操作中不執(zhí)行脈沖驅(qū)動(dòng)的一個(gè)周期。但是，在準(zhǔn)備列選擇觸發(fā)信號(hào)CLE的脈沖驅(qū)動(dòng)時(shí)序和在加速時(shí)在列選擇觸發(fā)信號(hào)CLE和字線釋放信號(hào)WLRST之間的關(guān)鍵操作時(shí)序之差時(shí)，列選擇觸發(fā)信號(hào)CLE被設(shè)置為禁止(INH)信號(hào)。在列選擇觸發(fā)信號(hào)CLE的脈沖驅(qū)動(dòng)完成之前輸入延遲信號(hào)SAED1的情況中，字線釋放信號(hào)WLRST被輸出，等待列選擇觸發(fā)信號(hào)CLE的脈沖驅(qū)動(dòng)完成。
當(dāng)延遲時(shí)間τ1從讀出放大器激活信號(hào)SAE的輸入開始計(jì)算時(shí)，延遲信號(hào)SAED1被輸入到字線釋放電路WLR1。在字線釋放電路WLR1中，列選擇觸發(fā)信號(hào)CLE被輸入到禁止(INH)端，因此，列選擇觸發(fā)信號(hào)CLE不被激活，并且在列選擇線CL0和CL1不被脈沖驅(qū)動(dòng)的情況下，根據(jù)延遲信號(hào)SAED1的輸入，字線釋放信號(hào)WLRST被輸出。從而，在預(yù)充電周期啟動(dòng)之前，字線WL0或WL1被釋放。
在這種情況中，最好字線釋放信號(hào)WLRST為鎖存信號(hào)，或者在該信號(hào)被輸入到讀出放大器釋放電路SAR1和位線均衡電路BLR1的使能(EN)端之后一個(gè)狀態(tài)被鎖存。另外，在字線釋放信號(hào)WLRST不是鎖存信號(hào)的情況下，最好該狀態(tài)也被鎖存到字解碼器WD中。
當(dāng)字線的釋放狀態(tài)被鎖存時(shí)，讀出放大器釋放電路SAR1和位線均衡電路BLR1也被保持在可以接收預(yù)充電信號(hào)PRE的一個(gè)狀態(tài)中。當(dāng)在完成連續(xù)存取操作之后開始預(yù)充電操作時(shí)，由于預(yù)充電信號(hào)PRE被直接輸入到讀出放大器釋放電路SAR1，因此讀出放大器釋放信號(hào)SARST被直接輸出，并且執(zhí)行讀出放大器的釋放。另一方面，由于預(yù)充電信號(hào)PRE被通過延遲電路B(DB)輸入到預(yù)充電信號(hào)PRE，因此在延遲時(shí)間τB之后，位線均衡信號(hào)BLRST被輸出，并且開始位線對(BL0和/BL0、BL1和/BL1)的均衡。在此，延遲時(shí)間τB是用于釋放讀出放大器的時(shí)間。在讀出放大器被確定地釋放之后，執(zhí)行位線對的均衡操作，從而可以避免讀出放大器和均衡電路之間的不必要的導(dǎo)通電流。
圖3示出根據(jù)第一實(shí)施例的預(yù)充電控制部分的具體例子的電路方框圖；被輸入讀出放大器激活信號(hào)SAE的延遲電路1(11)由偶數(shù)級反相器門行所構(gòu)成，并且使延遲時(shí)間τ1加倍。
在字線釋放電路WLR1中，從延遲電路1(11)輸出的延遲信號(hào)SAED1被輸入到NAND門的一個(gè)輸入端。從禁止(INH)端通過反相器門把列選擇觸發(fā)信號(hào)CLE輸入到其它輸入端。NAND門的一個(gè)輸出端連接到反相器門，并且來自該反相器門的輸出信號(hào)被鎖存電路鎖存，并且輸出字線釋放信號(hào)WLRST。
讀出放大器釋放電路SAR1具有NOR門，并且讀出放大器激活信號(hào)SAE從預(yù)置(PST)端通過反相器門輸入到該NOR門的一個(gè)輸入端。該反相器門的輸出端連接到該NOR門的另一個(gè)輸入端，并且NAND門連接到該反相器門。預(yù)充電信號(hào)PRE和字線釋放信號(hào)WLRST通過使能(EN)端輸入到該NAND門。讀出放大器釋放信號(hào)SARST從一個(gè)NOR門的輸出端通過三級串聯(lián)的反相器門輸出。
位線均衡電路BLR1具有與讀出放大器釋放電路SAR1相同的電路結(jié)構(gòu)。其中位線均衡消除信號(hào)取代在讀出放大器釋放電路SAR1中的讀出放大器激活信號(hào)SAE，并且延遲信號(hào)φDB取代預(yù)充電信號(hào)PRE而被輸入。
圖4示出關(guān)于第一實(shí)施例(圖2)的操作波形以及其預(yù)充電控制部分1的具體例子(圖3)。預(yù)充電信號(hào)PRE躍變到低電平，并且開始連續(xù)存取操作。在位線均衡電路BLR1中，位線均衡消除信號(hào)BLPC躍變到高電平，從而把高電平設(shè)置給在低電平的位線均衡消除信號(hào)BLPC的位線均衡信號(hào)BLRST躍變?yōu)榈碗娖?，從而取消均衡狀態(tài)。然后，由于在預(yù)充電過程中，位線均衡信號(hào)BLRST被再次激活，因此它被設(shè)置為預(yù)置狀態(tài)，并且進(jìn)入這樣一個(gè)狀態(tài)，其中延遲信號(hào)φDB的高電平躍變可以被接受。然后，通過未示出的控制電路，字線激活信號(hào)WL1躍變?yōu)楦唠娖?，并且字線WL0或WL1通過字解碼器WD被激活。另外，在此時(shí)，字線釋放信號(hào)WLRST處于低電平。
當(dāng)字線WL0或WL1被激活時(shí)，到達(dá)所連接的存儲(chǔ)單元并且存儲(chǔ)在存儲(chǔ)單元中的所存儲(chǔ)電荷被分布到位線BL0和BL1。然后，通過未示出的控制電路，讀出放大器激活信號(hào)SAE躍變?yōu)楦唠娖?，并且讀出放大器被激活，從而位線對(BL0和/BL0、BL1和/BL1)的差分放大被啟動(dòng)。與此同時(shí)，讀出放大器釋放電路SAR1使得讀出放大器釋放信號(hào)SARST躍變?yōu)榈碗娖?，從而讀出放大器的釋放狀態(tài)被取消。然后，由于在預(yù)充電周期中，讀出放大器釋放信號(hào)SARST被再次激活，它被設(shè)置為預(yù)置狀態(tài)，并且變?yōu)榭梢越邮茴A(yù)充電信號(hào)PRE的高電平躍變的狀態(tài)。
在差分放大電平放大為預(yù)定電壓電平時(shí)，在高電平的脈沖信號(hào)被輸出作為列選擇觸發(fā)信號(hào)CLE。根據(jù)解碼列地址，列選擇線CL0被驅(qū)動(dòng)作為來自列解碼器0(CD0)的在高電平的脈沖信號(hào)，并且位線對(BL0和/BL0)連接到數(shù)據(jù)線對(DB0和/DB0)。在該過程中，由于干擾現(xiàn)象，使得位線對(BL0和/BL0)的電壓電平被減小。
然后，通過在從讀出放大器激活信號(hào)SAE的高電平躍變經(jīng)過延遲時(shí)間τ1之后輸出延遲信號(hào)SAED1，字線釋放信號(hào)WLRST進(jìn)行高電平躍變，并且執(zhí)行字線WL0或WL1的釋放。原則上執(zhí)行延遲時(shí)間τ1的設(shè)置，從而在初始列選擇線CL0的脈沖驅(qū)動(dòng)之后并且在對位線對的差分放大完成之后，字線釋放信號(hào)WLRST執(zhí)行高電平躍變。但是，通過輸出到字線釋放電路WLR1的禁止(INH)端的列選擇觸發(fā)信號(hào)CLE，它被設(shè)置為使得在列選擇觸發(fā)信號(hào)CLE被輸入的時(shí)間段中不輸出該信號(hào)。從而，在列選擇線的脈沖驅(qū)動(dòng)之后，WLRST的電平躍變被輸出，可以在字線釋放時(shí)充分地保證到存儲(chǔ)單元的恢復(fù)電平。
字線釋放信號(hào)WLRST被通過讀出放大器釋放電路SAR1和位線均衡電路BLR1的使能(EN)端輸入到NAND門的一個(gè)輸入端，從而，通過字線釋放信號(hào)WLRST的高電平改變，它變?yōu)檫@樣一種狀態(tài)，其中它被輸入到電路SAR1和BLR1的NAND門的另一個(gè)輸入端，并且可以接收預(yù)充電信號(hào)PRE和延遲信號(hào)φDB。
如果通過列選擇線CL1的脈沖驅(qū)動(dòng)在對位線對(BL1和/BL1)的存取操作之后，開始預(yù)充電周期，并且預(yù)充電信號(hào)PRE執(zhí)行高電平躍變，則讀出放大器釋放信號(hào)SARST被從讀出放大器釋放電路SAR1輸出。在此時(shí)，在高電平狀態(tài)的讀出放大器激活信號(hào)SAE通過反相器門把讀出放大器釋放電路SAR1的NOR門的一個(gè)輸入端設(shè)置為低電平。因此，由于預(yù)充電信號(hào)PRE的高電平躍變使得NOR門的其它輸入端執(zhí)行高電平躍變，則讀出放大器釋放信號(hào)SARST執(zhí)行高電平躍變。也就是說，由于通過預(yù)充電周期的啟動(dòng)使得預(yù)充電信號(hào)PRE執(zhí)行高電平躍變，該讀出放大器被釋放。
由于位線均衡電路BLR1具有與讀出放大器釋放電路SAR1相同的電路結(jié)構(gòu)，通過延遲信號(hào)φDB的高電平躍變，位線均衡信號(hào)BLRST執(zhí)行高電平躍變，從而位線對的均衡操作被開始。在此，用于啟動(dòng)位線對的均衡操作的延遲信號(hào)φDB為通過延遲電路B(DB)從預(yù)充電信號(hào)PRE添加延遲時(shí)間τB的延遲的一個(gè)延遲信號(hào)。相應(yīng)地，位線均衡操作的啟動(dòng)(BLRST的高電平躍變)被延遲時(shí)間τB延遲到讀出放大器的釋放的啟動(dòng)(SARST的高電平躍變)。如果該延遲時(shí)間τB被設(shè)置為用于讀出放大器的釋放的預(yù)定時(shí)間，位線對的均衡操作在讀出放大器的釋放完成之后執(zhí)行。
另外，在預(yù)充電周期中，執(zhí)行讀出放大器激活信號(hào)SAE的低電平躍變。通過讀出放大器激活信號(hào)SAE的低電平躍變，在通過延遲電路1(11)在延遲時(shí)間τ1之后，延遲信號(hào)SAED1變?yōu)榈碗娖?。從而，輸出字線釋放信號(hào)WLRST進(jìn)行低電平躍變，準(zhǔn)備下一個(gè)存取操作。
在圖5中所示的第二實(shí)施例的預(yù)充電控制部分2中，其被構(gòu)造為使得取代第一實(shí)施例的預(yù)充電控制部分1中的字線釋放電路WLR1(圖2)，提供一個(gè)字線釋放電路WLR2，另外提供一個(gè)列選擇時(shí)間檢測電路22。如果要被輸入的列選擇觸發(fā)信號(hào)CLE達(dá)到預(yù)定次數(shù)，則列選擇時(shí)間檢測電路22輸出檢測信號(hào)CLDT。
另外，可以設(shè)置為使得檢測信號(hào)CLDT被通過使延遲時(shí)間τ2加倍的延遲電路2(12)提供到字線釋放電路WLR2。在此時(shí)，可以形成一種結(jié)構(gòu)，使得延遲電路1(11)被檢測，并且消除來自讀出放大器激活信號(hào)SAE的控制。如果提供至少任何一個(gè)延遲電路11和12，或者響應(yīng)檢測信號(hào)CLDT而沒有經(jīng)過延遲電路2(12)，則在位線對中的差分放大完成之后，可以對列選擇之間的預(yù)定時(shí)序定時(shí)。另外，如果預(yù)定次數(shù)檢測到列選擇觸發(fā)信號(hào)CLE，則根據(jù)延遲時(shí)間τ2，可以定時(shí)到列選擇觸發(fā)信號(hào)CLE被輸出之前的適當(dāng)時(shí)序。
另外，由列選擇時(shí)間檢測電路22所檢測的列選擇數(shù)可以被設(shè)置為1或更大，達(dá)到從總選擇次數(shù)減1的次數(shù)，或者對于脈沖長度NBL設(shè)置為1或更大，達(dá)到(NBL-1)或更小的次數(shù)。前者是用于頁面模式的設(shè)置，其中響應(yīng)列地址的躍變，執(zhí)行地址存取，順序地選擇相應(yīng)的列選擇線，并且后者是對于脈沖模式的設(shè)置，其中根據(jù)初始列地址，順序和自動(dòng)地選擇列選擇線。
在此，如果響應(yīng)脈沖長度(NBL)寄存器24的內(nèi)容，為脈沖模式提供脈沖長度(NBL)寄存器24的情況下，可以把最大可計(jì)數(shù)數(shù)字(NBL-1)設(shè)置在列選擇時(shí)間檢測電路22中。
對于頁面模式，在預(yù)先根據(jù)操作標(biāo)準(zhǔn)等等設(shè)置最大連續(xù)存取數(shù)目的情況下，可以設(shè)置在列選擇時(shí)間檢測電路22中的最大可計(jì)數(shù)數(shù)目。另外，在連續(xù)存取數(shù)目不確定的情況下，可以設(shè)置在列選擇時(shí)間檢測電路22中檢測初始列選擇的數(shù)目為與連續(xù)存取數(shù)目相對應(yīng)。
在脈沖模式的情況中，最好形成一種結(jié)構(gòu)，使得τ2被設(shè)置為從所檢測的列選擇觸發(fā)信號(hào)CLE到相鄰的列選擇觸發(fā)信號(hào)CLE開始的時(shí)間，并且檢測作為在列選擇時(shí)間檢測電路22中的最大可計(jì)數(shù)數(shù)值的第(NBL-1)個(gè)列選擇。通過該設(shè)置，在作為最后的列選擇的第(NBL)個(gè)列選擇開始之前，輸出字線釋放信號(hào)WLRST。
在該設(shè)置中執(zhí)行寫入操作的情況下，在第(NBL)個(gè)列選擇時(shí)，不能夠執(zhí)行對存儲(chǔ)單元的寫入操作。在這種情況中，相應(yīng)的列地址和寫入數(shù)據(jù)被存儲(chǔ)在一個(gè)寄存器中用于暫時(shí)存儲(chǔ)，并且這在連續(xù)存取操作完成之后用于刷新操作的時(shí)間區(qū)域中可以被嵌入作為輔助寫入操作。在此，響應(yīng)在上述時(shí)間區(qū)域中的刷新標(biāo)準(zhǔn)，執(zhí)行刷新操作。但是由于刷新周期是較長的周期，因此執(zhí)行刷新操作的時(shí)間區(qū)實(shí)際上是為刷新操作保證的時(shí)間區(qū)的一部分，并且剩余的時(shí)間區(qū)被保留作為沒在存取操作也沒有刷新操作的空白時(shí)間區(qū)，并且對于寫入操作的脈沖模式預(yù)先執(zhí)行字線的釋放，從而可以縮短預(yù)充電周期。
在頁面模式中執(zhí)行寫入操作的情況中，由于連續(xù)存取數(shù)目是不確定的，因此在字線釋放之后選擇的列選擇線的數(shù)目也是不確定的。在頁面模式中，當(dāng)該字線在一次連續(xù)存取操作中被激活時(shí)，被差分放大的位線對的總數(shù)(N)被預(yù)先確定，并且該總數(shù)(N)是被選擇的列選擇線的總數(shù)。相應(yīng)地，在字線被預(yù)先釋放之后進(jìn)行寫入操作，構(gòu)造為提供(N-1)組暫時(shí)存取寄存器，并且按照與脈沖模式的情況相同的方式，可以在完成連續(xù)存取操作之后用于刷新操作的時(shí)間區(qū)中執(zhí)行另外的寫入操作。
在圖6中所示的第三實(shí)施例的預(yù)充電控制部分3中，存在一種結(jié)構(gòu)，其中提供一個(gè)字線釋放電路WLR3取代第二實(shí)施例的預(yù)充電控制部分2中的字線釋放電路WLR2(圖5)。另外，取代第一和第二實(shí)施例的延遲電路1(11)(圖2和5)，提供位線電壓監(jiān)視電路13。
讀出放大器激活信號(hào)SAE和列選擇觸發(fā)信號(hào)CLE被輸入到位線電壓監(jiān)視電路13，并且作為監(jiān)視位線電壓的結(jié)果，監(jiān)測信號(hào)BLF被輸出到字線釋放電路WLR3。
圖7示出位線電壓監(jiān)視電路13的一個(gè)具體例子。提供一個(gè)比較器，其中偏置電流響應(yīng)高電平的讀出放大器激活信號(hào)SAE而流動(dòng)，并且由寄存器所分壓的參照電壓VRF連接到其中一個(gè)輸入端。監(jiān)視位線的一端被連接到另一個(gè)輸入端，使得位線電壓VDBL被檢測。
監(jiān)視位線具有與實(shí)際位線相同的物理結(jié)構(gòu)，并且具有相等負(fù)載結(jié)構(gòu)。作為模擬連接到實(shí)際位線的多個(gè)存儲(chǔ)單元的負(fù)載，除了連接在實(shí)際位線中的布局之外，另外連接與構(gòu)成存儲(chǔ)單元的用于切換的NMOS晶體管相等價(jià)的一個(gè)NMOS晶體管。由于該NMOS晶體管模擬在實(shí)際位線中的負(fù)載，因此柵極端被連接到源極端，并且偏置到低電勢，從而保持截止?fàn)顟B(tài)。在NMOS晶體管的連接節(jié)點(diǎn)之間的電阻成份是被明確描述的監(jiān)視位線的一個(gè)布線電阻。由于它具有與實(shí)際位線相等價(jià)的物理結(jié)構(gòu)，因此它具有等價(jià)的電阻值。
被提供在監(jiān)視位線的另一端的偽讀出放大器是這樣一種電路結(jié)構(gòu)，其模擬由該讀出放大器所執(zhí)行的實(shí)際位線的差分放大。執(zhí)行從監(jiān)視位線通過PMOS晶體管到電源電壓VCC的連接，以均衡通過NMOS晶體管的位線的電壓VEQBL。配置偽讀出放大器的PMOS/NMOS晶體管具有與配置讀出放大器的晶體管等價(jià)的驅(qū)動(dòng)能力。均衡電壓VEQBL例如為(1/2)VCC電壓。讀出放大器激活信號(hào)SAE被通過反相器門輸入到PMOS/NMOS晶體管的柵極端。也就是說，在讀出放大器激活信號(hào)SAE處于低電平并且它處于釋放狀態(tài)的情況下，NMOS晶體管導(dǎo)通，并且監(jiān)視位線被初始化為均衡電壓VEQBL。當(dāng)讀出放大器激活信號(hào)SAE變?yōu)楦唠娖讲⑶宜M(jìn)入激活狀態(tài)時(shí)，PMOS晶體管導(dǎo)通，并且監(jiān)視位線被充電到電源電壓VCC。它模擬在被差分放大的位線對中的高電平側(cè)位線對。
另外，由列選擇觸發(fā)信號(hào)CLE所控制的NMOS晶體管在高電平脈沖驅(qū)動(dòng)周期過程中導(dǎo)通，并且把監(jiān)視位線電連接到VEQDB，模擬當(dāng)位線連接到數(shù)據(jù)線時(shí)的干擾現(xiàn)象。電壓VEQDB是被限幅的數(shù)據(jù)線的電壓中值，并且例如為(1/2)VCC電壓。
在位線電壓VDBL超過參考電壓VRF的情況下，比較器的輸出端執(zhí)行低電平躍變，并且由反相器門所反相，并且高電平檢測信號(hào)被輸出。參考電壓VRF被設(shè)置為位線對被充分地差分放大的電壓，并且對存儲(chǔ)單元的充分恢復(fù)電壓的改寫成為可能。
圖9中所示的第四實(shí)施例的操作波形示出被應(yīng)用于這樣一種情況(頁面寫入操作)的操作波形，其中異步型存儲(chǔ)器的頁面操作為一個(gè)寫入操作。在具有所謂的后寫入功能的情況下，其中在字線被預(yù)先釋放之后的寫入操作被另外寫入在被保證用于刷新的時(shí)間區(qū)中。
在描述第四實(shí)施例之前，包括在正常異步型存儲(chǔ)器中的頁面操作的操作波形在圖8中示出。第一操作周期是頁面寫入操作的一個(gè)操作周期。由作為觸發(fā)信號(hào)的/CE1的低電平改變啟動(dòng)該操作，并且行地址AR0被用作為地址信號(hào)ADD，并且開始行系統(tǒng)的操作。具體來說，通過解碼行地址AR0而選擇的字線WL0被激活，并且存儲(chǔ)單元的數(shù)據(jù)被讀出到位線，以及由讀出放大器執(zhí)行差分放大(WLSL)。
在經(jīng)過預(yù)定的時(shí)間之后，/WE變?yōu)榈碗娖剑⑶掖_定該操作周期為頁面寫入操作。與此同時(shí)，作為地址信號(hào)ADD，列地址AC0至AC3被順序地切換以與寫入數(shù)據(jù)(未示出)一同被輸入。列地址AC0至AC3的切換被從外部控制，并且該列地址被在適當(dāng)?shù)牟僮髦芷趖PC中切換，從而執(zhí)行連續(xù)的存取操作(在這種情況中，為寫入操作)。執(zhí)行所謂的地址存取操作。對于各個(gè)列地址AC0至AC3，由高電平脈沖激活相應(yīng)的列選擇線CL0至CL3，并且對應(yīng)于每個(gè)列地址的位線對被連接到數(shù)據(jù)線對，從而從外部執(zhí)行數(shù)據(jù)的寫入(WR0至WR3)。
第二操作周期是執(zhí)行讀出操作作為頁面操作(頁面讀出操作)的情況。這是與頁面寫入操作相等價(jià)的操作。由行地址AR10所選擇的字線WL10被作為觸發(fā)信號(hào)的/CE1的低電平改變所激活(WLSL)，然后根據(jù)/OE的低電平改變，對應(yīng)于列地址AC10至AC13的列選擇線CL10至CL13被激活，并且執(zhí)行連續(xù)的數(shù)據(jù)讀出(RD10至RD13)。
第三操作循環(huán)是一個(gè)正常讀出操作，其中執(zhí)行正常的單個(gè)數(shù)位讀出循環(huán)。對于由行地址AR20所選擇的字線WL20，對應(yīng)于列地址AC20的列選擇線CL20被激活，并且執(zhí)行單個(gè)位數(shù)據(jù)的讀出。
在圖8中所示的異步型存儲(chǔ)器的頁面操作中，可以響應(yīng)列地址的改變適當(dāng)?shù)卦黾雍蜏p小連續(xù)存取的次數(shù)。在圖8中，對于4個(gè)列地址的改變執(zhí)行連續(xù)存取操作被描述為一個(gè)例子。需要tPW作為頁面寫入操作的一個(gè)循環(huán)時(shí)間，并且tPR作為頁面讀出操作的一個(gè)循環(huán)時(shí)間。
用于刷新的被保證時(shí)間區(qū)((I)至(III))被提供在3個(gè)操作循環(huán)的任何兩個(gè)循環(huán)之間，即第一操作循環(huán)、第二操作循環(huán)和第三操作循環(huán)。但是，通常一個(gè)刷新循環(huán)時(shí)間與正常操作循環(huán)時(shí)間相比是一個(gè)較長的循環(huán)時(shí)間，對在幾十納秒中執(zhí)行的1000次存取操作執(zhí)行一次刷新操作。因此，沒有在操作循環(huán)之間的所有時(shí)間區(qū)中執(zhí)行刷新操作的情況。如果它與該刷新周期相一致，則它在((1)至(III))的時(shí)間區(qū)中的任何一個(gè)時(shí)間區(qū)內(nèi)執(zhí)行，并且一個(gè)待機(jī)狀態(tài)被保持在其它時(shí)間區(qū)中。如果執(zhí)行刷新操作，通常在正常存取操作之前和之后不同的字線WLRef被激活，因此需要設(shè)置用于切換字線的預(yù)充電周期tPR。在該周期過程中，執(zhí)行字線的切換、基于此的讀出放大器的釋放操作以及位線對的均衡操作。
在圖9的第四實(shí)施例中，第一和第二操作循環(huán)被示出為頁面寫入操作。在上述正常操作中(圖8)，字線WL0和WL10在由第四列地址AC3和AC13選擇列選擇線CL3和CL13之后被激活，并且相反，在第四實(shí)施例中，在由第三列地址AC2和AC12選擇列選擇線CL2和CL12之后執(zhí)行釋放。不執(zhí)行對第四列地址AC3和AC13的寫入操作，并且可以進(jìn)入預(yù)充電操作，以及可以隨著連續(xù)存取操作的操作周期tPC而縮短頁面寫入操作的循環(huán)時(shí)間tPW0(tPW0＝tRW-tPC)。
對于第四列地址AC3和AC13，其中不在頁面寫入操作的操作循環(huán)中執(zhí)行寫入，列地址AC3和AC13被存儲(chǔ)在地址寄存器RGA(1)和RGA(2)中，相應(yīng)的寫入數(shù)據(jù)被存儲(chǔ)在寫入數(shù)據(jù)寄存器RGD(1)和RGD(2)中，并且在頁面寫入操作完成之后用于刷新操作的時(shí)間區(qū)中執(zhí)行另外的寫入操作。另外，在另外寫入的情況中，由于通常被激活的字線是不同的，因此最后還在地址寄存器RGA(1)和RGA(2)中存儲(chǔ)在頁面寫入操作中被激活的行地址。
在此，最好采用兩組地址寄存器RGA(1)和RGA(2)以及兩組寫入數(shù)據(jù)寄存器RGD(1)和RGD(2)。這是因?yàn)槿鐖D9中所示，連續(xù)執(zhí)行兩個(gè)頁面寫入循環(huán)，并且可以在這些周期之間的一個(gè)時(shí)間區(qū)中執(zhí)行刷新操作。在這種情況中，暫時(shí)存儲(chǔ)在第一頁面寫入操作的操作循環(huán)中的列地址和寫入數(shù)據(jù)被另外寫入在第二頁面寫入操作的一個(gè)操作循環(huán)之后的時(shí)間區(qū)中。這是因?yàn)樾枰３直粫簳r(shí)存儲(chǔ)在第二頁面寫入操作的操作循環(huán)中的列地址和寫入數(shù)據(jù)，直到它們被進(jìn)一步寫入在之后的一個(gè)時(shí)間區(qū)中，并且與此同時(shí)，存在用于保持被另外寫入在其中的兩組對象的一個(gè)周期。
另外，字線被進(jìn)一步預(yù)先釋放的情況下，在圖9中所示的字線的釋放時(shí)序中，最好相應(yīng)于在字線的釋放之后選擇的列選擇線的數(shù)目提供地址寄存器和寫入數(shù)據(jù)寄存器。在這種情況中，響應(yīng)連續(xù)頁面寫入循環(huán)，最好通過適當(dāng)?shù)靥峁┮唤M寄存器而把本發(fā)明應(yīng)用于連續(xù)存取的數(shù)目不確定的頁面寫入操作中，以及在周期之間執(zhí)行的刷新操作，其中在一個(gè)時(shí)間區(qū)中可以有其它的寫入數(shù)目。例如，在字線釋放之后被選擇的列選擇線的數(shù)目假設(shè)為5。在連續(xù)執(zhí)行頁面寫入操作并且在相鄰的周期過程中執(zhí)行刷新操作的情況下，可以在提供用于暫時(shí)存儲(chǔ)的10組寄存器的情況中實(shí)現(xiàn)后寫入功能。
通過進(jìn)一步提供用于暫時(shí)存儲(chǔ)的寄存器，或者通過頁面操作執(zhí)行另外的寫入操作等等，可以相應(yīng)于該頁面寫入操作的情況繼續(xù)執(zhí)行。
另外，在例如偽SRAM等等這樣的半導(dǎo)體存儲(chǔ)器中，其中獨(dú)立地執(zhí)行例如數(shù)據(jù)讀出和寫入等等這樣的外部存取操作以及刷新操作，考慮一種情況，其中外部存取開始請求信號(hào)與一個(gè)刷新開始請求信號(hào)相競爭。在該情況中，可能有這樣一種情況，其中通過把外部存取操作和刷新操作設(shè)置在一個(gè)操作循環(huán)中作為一系列操作而定義循環(huán)時(shí)間tCE?？赡苡羞@樣一種情況，其中在用于刷新操作的時(shí)間區(qū)中不實(shí)際執(zhí)行刷新操作，并且可能通過使用該時(shí)間區(qū)而執(zhí)行另外的寫入操作。
通過預(yù)先釋放該字線，可以縮短預(yù)充電周期，并且可以縮短頁面操作的循環(huán)時(shí)間。通過使用上述后寫入功能，該優(yōu)點(diǎn)不但可以應(yīng)用于頁面讀取操作而且還應(yīng)用于頁面寫入操作。
圖11中所示的第五實(shí)施例的操作波形示出把本發(fā)明應(yīng)用于異步形存儲(chǔ)器的脈沖操作為寫入操作的情況(脈沖寫入操作)的操作波形。這是具有所謂的后寫入功能的情況，其中在用于刷新的時(shí)間區(qū)中執(zhí)行在字線被預(yù)先釋放之后的寫入操作。
在描述第五實(shí)施例之前，在圖10中示出在正常的異步型存儲(chǔ)器的中的脈沖波形。第一操作周期是脈沖寫入操作，第二操作周期是脈沖讀取操作。圖10為CAS等待時(shí)間1的時(shí)序圖。這是用于脈沖寫入操作和脈沖讀取操作的一種情況，通過伴隨自動(dòng)預(yù)充電操作的命令(WRA命令和RDA命令)而執(zhí)行該脈沖操作。在此示出脈沖長度為8的一種情況。
通過在方框1的激活命令A(yù)CT，響應(yīng)行地址AR0和AR10，字線WL0和WL10被激活，并且從存儲(chǔ)單元讀出到位線的數(shù)據(jù)被讀出放大器差分放大。在方框3，當(dāng)輸入WRA命令和RDA命令時(shí)，根據(jù)同時(shí)輸入的列地址AC0和AC10，啟動(dòng)脈沖寫入操作和脈沖讀取操作，并且對于每個(gè)方框連續(xù)執(zhí)行數(shù)據(jù)的輸入/輸出。在脈沖寫入操作中，數(shù)據(jù)WD0至WD7被寫入在時(shí)鐘3至?xí)r鐘10中，并且在脈沖讀取操作中，數(shù)據(jù)RD0至RD7被在時(shí)鐘4至?xí)r鐘11讀出。脈沖寫入循環(huán)和脈沖讀取循環(huán)同時(shí)有12個(gè)時(shí)鐘周期(CLK)所構(gòu)成。
在圖11的第五實(shí)施例中示出對于同步型半導(dǎo)體器件的波形，其中通過提供用于在脈沖讀取操作中嵌入用于刷新操作的時(shí)間區(qū)而提供操作標(biāo)準(zhǔn)，而不使脈沖操作中斷，可以執(zhí)行刷新操作，并且還具有后寫入功能。按照與圖10的情況相同的方式，圖11中的脈沖操作的條件為CAS等待時(shí)間1、脈沖長度8以及通過伴隨自動(dòng)預(yù)充電操作的命令(WRA命令和RDA命令)所執(zhí)行的脈沖操作。
為了在脈沖讀取操作中嵌入用于刷新的時(shí)間區(qū)，在脈沖讀取操作中的列選擇線CL10至CL17不與時(shí)鐘CLK同步，從而在快速的循環(huán)中執(zhí)行選擇。也就是說，在時(shí)鐘CLK的時(shí)序之前，位線對和數(shù)據(jù)線對被電連接，并且數(shù)據(jù)被讀出到數(shù)據(jù)線對。在此規(guī)定被預(yù)先讀出的數(shù)據(jù)被存儲(chǔ)在例如數(shù)據(jù)緩充電路等等這樣的暫時(shí)存儲(chǔ)電路中，并且與作為讀出時(shí)序的時(shí)鐘CLK同步地被輸出到外部。
為了預(yù)先讀出數(shù)據(jù)，可以均衡以與外部標(biāo)準(zhǔn)相比更快速的時(shí)序讀出數(shù)據(jù)而被差分放大的位線對。因此，在頁面讀取循環(huán)的后半部分(時(shí)鐘CLK7至CLK11)保證一個(gè)時(shí)間區(qū)，并且可以在該時(shí)間區(qū)中嵌入刷新操作。另外，還可以利用該時(shí)間區(qū)作為用于在脈沖寫入操作中不被執(zhí)行寫入的列選擇線CL7的額外寫入?yún)^(qū)。
另外，還在脈沖讀取循環(huán)中，在對應(yīng)于作為讀出操作的RD16和RD17的列選擇線CL16和CL17之間，可以通過釋放字線WL10而縮短預(yù)充電周期。
在脈沖寫入操作中，按照與圖10的情況相同的方式，在與該時(shí)鐘同步的時(shí)序執(zhí)行脈沖操作，為了預(yù)先釋放字線，脈沖寫入操作被完成，而不執(zhí)行對列選擇線CL7的寫入。不被寫入的列地址和寫入數(shù)據(jù)被保存在用于暫時(shí)存儲(chǔ)的地址寄存器RGA(1)和寫入數(shù)據(jù)寄存器RGD(1)中。在此時(shí)，最好把行地址保持在地址寄存器RGA(1)中。保持在寄存器RGA(1)和RGD(1)中的地址和寫入數(shù)據(jù)被另外寫入在嵌入于脈沖讀出操作中的時(shí)間區(qū)中。
通過預(yù)先釋放字線，可以縮短預(yù)充電周期，并且可以縮短脈沖操作的循環(huán)周期。通過利用上述的后寫入功能，該優(yōu)點(diǎn)不但可以應(yīng)用于脈沖讀出操作而且可以應(yīng)用于脈沖寫入操作。
另外，由于執(zhí)行脈沖操作而不執(zhí)行列選擇線CL7的選擇，則脈沖寫入循環(huán)可以為11個(gè)時(shí)鐘周期，縮短一個(gè)時(shí)鐘周期，而在正常情況下它是12個(gè)時(shí)鐘周期。在脈沖讀取循環(huán)中，由于可以在時(shí)鐘CLK之前預(yù)先選擇列選擇線CL10至CL17，因此可以按照相同的方式減小循環(huán)時(shí)鐘的數(shù)目?？梢詫?shí)現(xiàn)脈沖操作的縮短。
如上文具體所述，在該半導(dǎo)體存儲(chǔ)器件的控制方法中，以及在該半導(dǎo)體存儲(chǔ)器件中，可以在例如頁面操作、脈沖操作等等這樣的正在進(jìn)行的連續(xù)存取操作過程中執(zhí)行字線WL0、WL1和WL10的釋放，因此不需要在作為完成連續(xù)存取操作之后的初始化操作周期中執(zhí)行相同的操作。根據(jù)半導(dǎo)體存儲(chǔ)器件容量的增加，字線WL0、WL1和WL10連接到多個(gè)存儲(chǔ)單元，并且布線長度被縮短，即使在出現(xiàn)釋放的情況下增加電壓躍變的時(shí)間常數(shù)，在預(yù)充電周期過程中，字線WL0、WL1和WL10的釋放的時(shí)間常數(shù)不增加，并且可以縮短預(yù)充電周期。相應(yīng)地，可以壓縮預(yù)充電周期在對于存儲(chǔ)單元的存取周期的比例，并且可以縮短循環(huán)時(shí)間，以提高在半導(dǎo)體存儲(chǔ)器件的操作周期中所占據(jù)的數(shù)據(jù)存取操作的占有比率。
另外，在異步型存儲(chǔ)器的情況中，可以在時(shí)鐘暫停模式、斷電模式等等這樣的沒有執(zhí)行外部存取操作的操作模式過程中執(zhí)行用于執(zhí)行后寫入操作的額外寫入循環(huán)，預(yù)先知道給定時(shí)間的NOP循環(huán)的繼續(xù)。
另外，在連續(xù)存取操作中，在作為列選擇部分的列選擇觸發(fā)電路CLT不輸出列選擇觸發(fā)信號(hào)CLE的狀態(tài)中，在字線激活電路WLR1至WLR3被激活的情況下，執(zhí)行字線WL0、WL1和WL10的釋放操作。由于來自列解碼器0、1的列選擇線CL0和CL1(CD0和CD1)不被選擇，通過避免多條位線在列選擇過程中受到干擾現(xiàn)象，可以執(zhí)行字線WL0、WL1和WL10的釋放操作，在完成列選擇之后完成恢復(fù)到多個(gè)存儲(chǔ)單元?？梢钥s短預(yù)充電周期而不使存儲(chǔ)在多個(gè)存儲(chǔ)單元中的數(shù)據(jù)的保持性能下降。
另外，在字線WL0，WL1和WL10的釋放被執(zhí)行之前的激活狀態(tài)中，在位線BL0和BL1或/BL0和/BL1被放大為即使在出現(xiàn)干擾現(xiàn)象的情況下數(shù)據(jù)的邏輯電平也不被反轉(zhuǎn)的電壓電平的階段開始數(shù)據(jù)存取。相應(yīng)地，當(dāng)在連續(xù)存取操作中的初始數(shù)據(jù)存取速度被保持為高速時(shí)，在連續(xù)存取操作過程中執(zhí)行字線WL0、WL1和WL10的釋放操作，從而可以縮短預(yù)充電周期。
另外，從連續(xù)存取操作激活到多個(gè)位線對中的數(shù)據(jù)差分放大完成為止的時(shí)間是由半導(dǎo)體存取器件的電路結(jié)構(gòu)、物理?xiàng)l件等等所固有的時(shí)間，另外在連續(xù)存取操作中的列選擇觸發(fā)信號(hào)CLE之間的時(shí)間段是響應(yīng)該半導(dǎo)體存儲(chǔ)器件或操作標(biāo)準(zhǔn)所固有的時(shí)間而定義的時(shí)間，從而該時(shí)間被定時(shí)為作為第一預(yù)定延遲時(shí)間的延遲時(shí)間τ1或者作為第二延遲時(shí)間的延遲時(shí)間τ2，從而在多條位線對中差分放大完成之后的預(yù)定時(shí)序可以被定時(shí)。另外，延遲時(shí)間τ1可以由作為第一延遲電路的延遲電路1(11)所定時(shí)，并且延遲時(shí)間τ2可以由作為第二延遲電路的延遲電路2(12)所定時(shí)。
在此，延遲時(shí)間τ2是從作為第一列選擇的前列選擇觸發(fā)信號(hào)CLE完成時(shí)到作為第二列選擇的后列選擇觸發(fā)信號(hào)CLE開始之前的預(yù)定時(shí)間的倍數(shù)。前和后列選擇信號(hào)CLE可能為相鄰觸發(fā)信號(hào)，并且在該時(shí)間段過程中的中間時(shí)間被定時(shí)。
另外，對于在連續(xù)存取操作中的列選擇觸發(fā)信號(hào)CLE，由于半導(dǎo)體存儲(chǔ)器件的電路結(jié)構(gòu)和操作標(biāo)準(zhǔn)所固有時(shí)間的情況例如為在脈沖模式中的存取操作，以及響應(yīng)輸入/輸出標(biāo)準(zhǔn)而定義該時(shí)間的情況例如為響應(yīng)從外部輸入的列地址的改變和存取命令而執(zhí)行數(shù)據(jù)存取的情況。
另外，字線激活信號(hào)WLE是除了字線WL0、WL1和WL10的激活操作包括與字線WL0、WL1和WL10的激活相關(guān)的操作或者其控制信號(hào)，以及在字線WL0、WL1和WL10的激活的預(yù)定時(shí)序執(zhí)行的預(yù)定操作或者其控制信號(hào)。另外，作為用于啟動(dòng)數(shù)據(jù)的差分放大的讀出放大器激活信號(hào)SAE是除了讀出放大器的激活操作或其控制信號(hào)之外包括與差分放大的激活相關(guān)的操作或其控制信號(hào)，以及在差分放大器的激活的預(yù)定時(shí)序執(zhí)行的操作或者其控制信號(hào)。對于行系列的操作，存在一個(gè)信號(hào)，其中包括在預(yù)定時(shí)序執(zhí)行的一系列操作或者其控制信號(hào)。
另外，如果由于半導(dǎo)體存儲(chǔ)器件的電路結(jié)構(gòu)、其物理?xiàng)l件或者操作標(biāo)準(zhǔn)等等，在前列選擇觸發(fā)信號(hào)CLE完成時(shí)，數(shù)據(jù)的差分放大被完成，則不需要延遲電路2(12)?？梢允骨傲羞x擇觸發(fā)信號(hào)CLE結(jié)束的時(shí)間點(diǎn)具有預(yù)定的時(shí)序。
另外，對于執(zhí)行脈沖操作的半導(dǎo)體存儲(chǔ)器件，可以設(shè)置在小于第(脈沖長度-1)次的觸發(fā)信號(hào)中的前列選擇觸發(fā)信號(hào)CLE。另外，可以設(shè)置作為在最后的列選擇觸發(fā)信號(hào)CLE之前的一個(gè)觸發(fā)信號(hào)CLE的第(脈沖長度-1)次的觸發(fā)信號(hào)CLE。在這種情況中，在除了最后的列選擇觸發(fā)信號(hào)CLE之外的一個(gè)觸發(fā)信號(hào)CLE中，字線WL0、WL1和WL10處于激活狀態(tài)，并且還可以靈活地對應(yīng)于連續(xù)寫入操作。
另外，由于多條位線BL0和BL1、或/BL0和BL1電連接到多個(gè)存儲(chǔ)單元C00和C10或C01和C11，則通過在數(shù)據(jù)恢復(fù)為多個(gè)存儲(chǔ)單元C00和C10或者C01和C11完成的時(shí)間點(diǎn)釋放該字線WL0或WL1，可以在由半導(dǎo)體存儲(chǔ)器件的電路結(jié)構(gòu)、物理?xiàng)l件等等所確定的固有的最小時(shí)間內(nèi)釋放該字線WL0或WL1。在連續(xù)存取操作之前，字線WL0或WL1被釋放，并且在連續(xù)存取操作的長度不固定的頁面操作中，可以縮短預(yù)充電周期，而與連續(xù)存取的長度無關(guān)。
另外，根據(jù)初始列選擇觸發(fā)信號(hào)CLE，可以在由半導(dǎo)體存儲(chǔ)器件的電路結(jié)構(gòu)、物理?xiàng)l件等等所確定的固有最小時(shí)間內(nèi)釋放WL0、WL1和WL10。在連續(xù)存取操作之前，可以釋放字線WL0、WL1和WL10，并且在連續(xù)存取的長度不固定的頁面操作中，可以縮短預(yù)充電周期，而與連續(xù)存取的長度無關(guān)。
另外，根據(jù)第三實(shí)施例，通過檢測具有與位線相等的結(jié)構(gòu)以及具有等價(jià)負(fù)載結(jié)構(gòu)的監(jiān)視位線的電壓電平，可以確保檢測差分放大的完成。
另外，本發(fā)明不限于上述實(shí)施例，并且它顯然可以在不脫離本發(fā)明的精神范圍內(nèi)做出各種改進(jìn)和變化。
例如，在第一至第三實(shí)施例中，對于延遲電路1(11)、列選擇時(shí)間檢測電路22和位線電壓監(jiān)視電路13的預(yù)定組合是示例性的，但是在本發(fā)明中不限于這些組合，它可以獨(dú)立使用。另外，可以使用除了該示例組合之外的其它組合。
另外，在第四和第五實(shí)施例中，頁面操作被描述為異步型存儲(chǔ)器的連續(xù)存取操作，并且脈沖操作被描述為同步型存儲(chǔ)器的連續(xù)存取操作，但是顯然本發(fā)明可以應(yīng)用于把脈沖操作功能用在異步型存儲(chǔ)器的情況，以及把頁面操作用于同步型存儲(chǔ)器的情況。在此，對異步型存儲(chǔ)器的脈沖操作是具有這樣一種操作的情況，其中提供內(nèi)部計(jì)數(shù)器等等，并且根據(jù)初始列地址的輸入，順序地切換存取點(diǎn)。另外，對同步型存儲(chǔ)器的頁面操作是讀出命令和寫入命令連續(xù)的情況。
在本發(fā)明中，字線或字線激活信號(hào)的激活包括字線或其控制信號(hào)的內(nèi)部操作，用于激活字線或其內(nèi)部控制信號(hào)的相關(guān)操作，以及分別利用預(yù)定的時(shí)序或其控制信號(hào)執(zhí)行字線的激活的預(yù)定操作。另外，數(shù)據(jù)放大的啟動(dòng)或者用于數(shù)據(jù)放大的初始化信號(hào)包括用于例如讀出放大或者其控制信號(hào)等等這樣的放大電路的初始化操作，用于啟動(dòng)數(shù)據(jù)放大或其控制信號(hào)的操作，以及用于分別利用預(yù)定的時(shí)序或其控制信號(hào)執(zhí)行用于對數(shù)據(jù)放大初始化的預(yù)定操作。用于行系統(tǒng)的操作包括利用預(yù)定時(shí)序或其控制信號(hào)執(zhí)行的順序操作。
另外，第一列選擇的選擇或第一列選擇部分可以在連續(xù)存取操作中被設(shè)置為在最后的列選擇之前的第(脈沖長度-1)個(gè)列選擇，從而除了最后列選擇之外的其它列選擇可以被置于有效狀態(tài)。這對于寫入操作是優(yōu)選的。
另外，根據(jù)第一列選擇或者被設(shè)置為在連續(xù)存取操作中的第一列選擇的第一列選擇部分所進(jìn)行的選擇，可以用半導(dǎo)體存儲(chǔ)器件的電路結(jié)構(gòu)或材料條件所固有的最短時(shí)間執(zhí)行字線的釋放。從而，可以在正在進(jìn)行的連續(xù)存取操作之前釋放字線，并且可以縮短預(yù)充電周期，而與在連續(xù)存取操作的長度不確定的頁面模式過程中的連續(xù)存取長度無關(guān)。
另外，在連續(xù)存取操作是連續(xù)數(shù)據(jù)寫入操作的情況下，對于在字線激活之后對列選擇的寫入操作，最好地址和寫入數(shù)據(jù)被暫時(shí)地存儲(chǔ)。連續(xù)數(shù)據(jù)寫入操作的周期比刷新周期更短，因此在為刷新操作保證的時(shí)間區(qū)中，不執(zhí)行刷新操作的一部分時(shí)間區(qū)可以用于額外數(shù)據(jù)寫入操作。
在這種情況中，對于暫時(shí)存儲(chǔ)區(qū)域或者地址寄存器組和寫入數(shù)據(jù)寄存器組，可以構(gòu)造為使得對應(yīng)于與通過從要被激活的字線所選擇的存儲(chǔ)單元的數(shù)目減1所獲得的數(shù)目相同的存儲(chǔ)單元組的列地址被存儲(chǔ)。從而，即使以任何時(shí)序釋放字線，對應(yīng)于隨后的寫入操作的列地址和寫入數(shù)據(jù)組可以被暫時(shí)地存儲(chǔ)。在連續(xù)存取操作的長度不確定的用于數(shù)據(jù)寫入操作的頁面模式中，可以用適當(dāng)?shù)臅r(shí)序釋放字線，而與連續(xù)存取的長度無關(guān)。另外，對于用于連續(xù)存取的長度被確定的寫入操作的脈沖模式，可以用適當(dāng)?shù)臅r(shí)序釋放字線。
另外，可以連續(xù)地執(zhí)行額外數(shù)據(jù)操作，從而可以高速地執(zhí)行額外數(shù)據(jù)寫入操作。
根據(jù)本發(fā)明，按照在連續(xù)存取操作中進(jìn)行列選擇過程中的預(yù)定時(shí)序，在預(yù)先執(zhí)行預(yù)充電操作過程中執(zhí)行字線的釋放，從而沒有對存儲(chǔ)單元的恢復(fù)電壓的任何惡化以及對初始數(shù)據(jù)存取時(shí)間的任何延遲，可以在連續(xù)存取操作之后縮短預(yù)充電周期。
權(quán)利要求
1.一種用于執(zhí)行連續(xù)存取操作的半導(dǎo)體存儲(chǔ)器件的控制方法，該控制方法包括數(shù)據(jù)放大步驟，其中字線被釋放，并且多個(gè)存儲(chǔ)單元連接到多條位線，以放大數(shù)據(jù)；以及列選擇步驟，其中在數(shù)據(jù)放大步驟之后，一列按次序連接多條位線中的至少一條位線以及至少一條數(shù)據(jù)線；字線釋放步驟，其中在滿足如下條件(1)和(2)的周期中釋放字線(1)在多條位線的數(shù)據(jù)放大完成之后經(jīng)過預(yù)定時(shí)間之后的一個(gè)周期；以及(2)在先前的第一列選擇完成和隨后的第二列選擇開始之間的非列選擇周期。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件的控制方法，其中該預(yù)定時(shí)序根據(jù)隨著連續(xù)存取操作的激活而開始的預(yù)定延遲時(shí)間或者隨著第一列選擇的結(jié)束而開始的第二預(yù)定延遲時(shí)間而被定時(shí)。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)器件的控制方法，其中連續(xù)存取操作的激活對應(yīng)于字線的激活或者數(shù)據(jù)放大的開始。
4.根據(jù)權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)器件的控制方法，其中如果第一列選擇在數(shù)據(jù)放大完成之后結(jié)束，則該預(yù)定時(shí)序?qū)?yīng)于第一列選擇結(jié)束的時(shí)間。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件的控制方法，其中存在脈沖模式，其中基于初始列地址的列選擇被按次序自動(dòng)地執(zhí)行，并且在脈沖模式之下，第一列選擇是第N次的列選擇，其中N為小于或等于(脈沖長度-1)的數(shù)字。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體存儲(chǔ)器件的控制方法，其中第一列選擇是第N次的列選擇，其中N為等于(脈沖長度-1)的數(shù)字。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件的控制方法，其中存在頁面模式，其中對應(yīng)于每個(gè)列地址躍變的列選擇被按次序執(zhí)行，并且在頁面模式下，該預(yù)定時(shí)序?qū)?yīng)于數(shù)據(jù)放大完成的時(shí)序。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件的控制方法，其中存在一種頁面模式，其中對應(yīng)于每個(gè)列地址躍變的列選擇被按次序執(zhí)行，并且在頁面模式下，第一列選擇是在連續(xù)存取操作中被首先執(zhí)行的列選擇。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件的控制方法，其中該預(yù)定時(shí)序是根據(jù)在多個(gè)位線處的電壓電平檢測或者根據(jù)在具有與多條位線相等的負(fù)載結(jié)構(gòu)的一條監(jiān)視位線處的電壓電平檢測而確定的。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件的控制方法，其中如果連續(xù)存取操作對應(yīng)于連續(xù)數(shù)據(jù)寫入操作，則在列地址組中，至少一個(gè)列地址對應(yīng)于在字線釋放之后執(zhí)行的至少一個(gè)列選擇，并且在寫入地址組中，至少一個(gè)寫入數(shù)據(jù)被存儲(chǔ)到暫時(shí)存儲(chǔ)區(qū)域，以及在完成連續(xù)數(shù)據(jù)寫入操作之后，在為刷新操作保證的時(shí)間區(qū)中，不執(zhí)行刷新操作的一部分時(shí)間區(qū)被提供，用于執(zhí)行從暫時(shí)存儲(chǔ)區(qū)域到至少一個(gè)存儲(chǔ)單元的額外數(shù)據(jù)寫入操作。
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體存儲(chǔ)器件的控制方法，其中該額外數(shù)據(jù)寫入操作是用于按次序從列地址組中選擇列地址的連續(xù)存取操作。
12.根據(jù)權(quán)利要求10所述的半導(dǎo)體存儲(chǔ)器件的控制方法，其中在該暫時(shí)存儲(chǔ)區(qū)域中提供至少兩組列地址以及至少兩組寫入數(shù)據(jù)。
13.一種半導(dǎo)體存儲(chǔ)器件的控制方法，其中包括字線釋放步驟，其中字線被根據(jù)連續(xù)存取操作的開始請求而釋放，以把多個(gè)存儲(chǔ)單元分別連接到多條位線；數(shù)據(jù)放大步驟，其中從多個(gè)存儲(chǔ)單元讀出到多條位線的多個(gè)數(shù)據(jù)被放大；數(shù)據(jù)存取開始步驟，其中在數(shù)據(jù)放大步驟中的放大電平到達(dá)預(yù)定電平之后，通過執(zhí)行用于把多條位線中的至少任意一條位線連接到至少一條數(shù)據(jù)線而開始連續(xù)存取操作；字線釋放步驟，其中在數(shù)據(jù)放大步驟完成的放大操作之后并且在數(shù)據(jù)存取開始步驟中的列選擇被釋放時(shí)，字線被釋放；數(shù)據(jù)存取保持步驟，其中對多條位線中的任意一條位線執(zhí)行列選擇，以在字線釋放步驟之后保持連續(xù)存取操作；以及預(yù)充電步驟，用于通過根據(jù)連續(xù)存取操作的結(jié)束請求，通過停止數(shù)據(jù)放大操作，而對多條位線初始化。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體存儲(chǔ)器件的控制方法，其中在該連續(xù)存取操作是連續(xù)數(shù)據(jù)寫入操作的情況下，該控制方法進(jìn)一步包括暫時(shí)數(shù)據(jù)存儲(chǔ)步驟，其中暫時(shí)存儲(chǔ)在數(shù)據(jù)存取保持步驟中產(chǎn)生的數(shù)據(jù)寫入請求所指向的在列地址組中的至少一個(gè)列地址，以及在該列地址組中的至少一個(gè)列地址內(nèi)寫入的在寫入數(shù)據(jù)組中的至少一個(gè)寫入數(shù)據(jù)；以及額外數(shù)據(jù)寫入步驟，其中在連續(xù)存取操作結(jié)束之后不進(jìn)行刷新操作的用于刷新操作的時(shí)間區(qū)中，該寫入數(shù)據(jù)組被寫入在對應(yīng)于暫時(shí)存儲(chǔ)的列地址組的存儲(chǔ)單元內(nèi)。
15.一種半導(dǎo)體存儲(chǔ)器件，其中包括多條位線，當(dāng)字線被激活時(shí)連接到多個(gè)存儲(chǔ)單元；多個(gè)列選擇部分，其中多條位線中的每條位線被獨(dú)立地選擇；以及至少一條數(shù)據(jù)線，其通過多個(gè)列選擇部分中的至少任何一個(gè)部分連接到多條位線中的至少任何一條位線；該半導(dǎo)體存儲(chǔ)器件通過按次序選擇多個(gè)列選擇部分中的至少任何一個(gè)部分而執(zhí)行連續(xù)存取操作，其中該半導(dǎo)體存儲(chǔ)器件進(jìn)一步包括第一列選擇結(jié)束檢測電路，其檢測選擇要被預(yù)先選擇的第一列選擇部分的結(jié)束；時(shí)序通知器部分，其通知一個(gè)周期，該周期在數(shù)據(jù)放大完成之后并且從選擇要被預(yù)選選擇的第一列選擇部分結(jié)束直到選擇要被在第一列選擇部分的選擇之后選擇的第二列選擇部分開始為止；以及字線釋放電路，其在根據(jù)來自時(shí)序通知器部分的通知信號(hào)沒有選擇多個(gè)列選擇部分的操作時(shí)變?yōu)榧せ睢?br> 16.根據(jù)權(quán)利要求15所述的半導(dǎo)體存儲(chǔ)器件，其中時(shí)序通知器部分包括如下兩個(gè)電路中的至少一個(gè)，即被輸入用于激活連續(xù)存取操作的激活信號(hào)或者其同步信號(hào)的第一延遲電路，或者被輸入來自第一列選擇結(jié)束檢測器電路的檢測信號(hào)的第二延遲電路。
17.根據(jù)權(quán)利要求16所述的半導(dǎo)體存儲(chǔ)器件，其中用于激活連續(xù)存取操作的激活信號(hào)是用于激活字線的激活信號(hào)或者用于啟動(dòng)數(shù)據(jù)放大的啟動(dòng)信號(hào)。
18.根據(jù)權(quán)利要求16所述的半導(dǎo)體存儲(chǔ)器件，其中如果該檢測信號(hào)在數(shù)據(jù)放大之后被輸出，則來自第一列選擇結(jié)束檢測器電路的檢測信號(hào)被定義為在時(shí)序通知器部分產(chǎn)生的通知信號(hào)。
19.根據(jù)權(quán)利要求15所述的半導(dǎo)體存儲(chǔ)器件，其中該半導(dǎo)體存儲(chǔ)器件具有脈沖模式，其中在根據(jù)初始列地址選擇初始列選擇部分之前按次序選擇其中一個(gè)列選擇部分，并且第一列選擇結(jié)束檢測器電路把在N次選擇內(nèi)所選擇的一個(gè)列選擇部分作為第一列選擇部分，其中N為等于或小于(脈沖長度-1)的數(shù)字。
20.根據(jù)權(quán)利要求19所述的半導(dǎo)體存儲(chǔ)器件，其中該第一列選擇部分是在第N次選擇的一個(gè)列選擇部分，其中N為等于(脈沖長度-1)的數(shù)字。
21.根據(jù)權(quán)利要求15所述的半導(dǎo)體存儲(chǔ)器件，其中該半導(dǎo)體存儲(chǔ)器件具有頁面模式，其中每個(gè)列選擇部分按次序?qū)?yīng)于每個(gè)列地址，并且該時(shí)序通知器部分通知數(shù)據(jù)放大的結(jié)束。
22.根據(jù)權(quán)利要求15所述的半導(dǎo)體存儲(chǔ)器件，其中該半導(dǎo)體存儲(chǔ)器件具有頁面模式，其中每個(gè)列選擇部分按次序?qū)?yīng)于每個(gè)列地址，并且第一列選擇結(jié)束檢測器電路把在連續(xù)存取操作中首先選擇的列選擇部分作為第一列選擇部分。
23.根據(jù)權(quán)利要求15所述的半導(dǎo)體存儲(chǔ)器件，其中該時(shí)序通知器部分包括位線電壓監(jiān)視部分，其檢測多條位線的電壓電平，或者具有與多條位線相等負(fù)載結(jié)構(gòu)的一個(gè)監(jiān)視位線的電壓電平。
24.根據(jù)權(quán)利要求15所述的半導(dǎo)體存儲(chǔ)器件，其中如果連續(xù)存取操作對應(yīng)于連續(xù)數(shù)據(jù)寫入操作，則該半導(dǎo)體存儲(chǔ)器件進(jìn)一步包括地址寄存器組，其中存儲(chǔ)對應(yīng)于在字線釋放之后執(zhí)行的至少一個(gè)列選擇的在列地址組中的至少一個(gè)列地址，以及至少一個(gè)寫入數(shù)據(jù)的寫入數(shù)據(jù)寄存器組，以及在完成連續(xù)數(shù)據(jù)寫入操作之后，在為刷新操作保證的時(shí)間區(qū)中，通過從地址寄存器組和寫入數(shù)據(jù)寄存器組選擇相應(yīng)的列地址和寫入數(shù)據(jù)，而對存儲(chǔ)單元執(zhí)行額外的數(shù)據(jù)寫入操作。
25.根據(jù)權(quán)利要求24所述的半導(dǎo)體存儲(chǔ)器件，其中該地址寄存器組和寫入數(shù)據(jù)寄存器組被分別提供至少兩組列地址和至少兩組寫入數(shù)據(jù)。
全文摘要
在此一種提供半導(dǎo)體存儲(chǔ)器件的控制方法以及半導(dǎo)體器件，其能夠在連續(xù)數(shù)據(jù)存取操作之后縮短預(yù)充電操作時(shí)間，而不造成存儲(chǔ)單元的恢復(fù)電壓的下降以及啟動(dòng)數(shù)據(jù)存取時(shí)間的延遲。一條被激活的字線WL0被在位線對(BL0和/BL0、...、BLN和/BLN)被差分放大到全幅度電壓電平之后的時(shí)刻與列選擇線CL0、...、CLN被選擇的時(shí)刻之間的適當(dāng)時(shí)序所釋放。也就是說，用于字線的釋放時(shí)序τA可以被嵌入在連續(xù)數(shù)據(jù)存取操作的一個(gè)周期中。預(yù)充電操作可以在作為讀出放大器的釋放時(shí)間τAB和位線對的均衡時(shí)間τC之和的時(shí)間內(nèi)結(jié)束。從而，可以縮短預(yù)充電周期。
文檔編號(hào)G11C7/12GK1450558SQ0310151
公開日2003年10月22日 申請日期2003年1月16日 優(yōu)先權(quán)日2002年4月9日
發(fā)明者加藤好治, 川本悟 申請人:富士通株式會(huì)社