專利名稱：半導(dǎo)體存儲(chǔ)器件以及控制半導(dǎo)體存儲(chǔ)器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體存儲(chǔ)器件，特別涉及一種具有在激活內(nèi)部電源時(shí)停止用于保持?jǐn)?shù)據(jù)的刷新操作的斷電模式的半導(dǎo)體存儲(chǔ)器件。
背景技術(shù)：
一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)通常被用于在例如移動(dòng)電話這樣的便攜式電子設(shè)備中取代靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)。包括DRAM的系統(tǒng)定期地刷新該DRAM的存儲(chǔ)單元，以保持?jǐn)?shù)據(jù)。最近的DRAM系統(tǒng)進(jìn)入需要保持?jǐn)?shù)據(jù)的第一待機(jī)狀態(tài)和不需要保持?jǐn)?shù)據(jù)的第二待機(jī)狀態(tài)。在第一待機(jī)狀態(tài)中的DRAM的刷新不必要地消耗了電流。為了減小在第二待機(jī)狀態(tài)中的功耗，已經(jīng)開(kāi)發(fā)出一種DRAM，其具有包括刷新停止模式(小睡模式)和休眠模式的斷電模式。該刷新停止模式使不需要刷新的電路被減活。該休眠模式停止內(nèi)部供電。
圖1為示出一種現(xiàn)有的DRAM60的示意方框圖。該DRAM60包括一個(gè)自刷新控制電路61、一個(gè)斷電控制電路62、一個(gè)內(nèi)部發(fā)電電路63、一個(gè)刷新控制電路64、一個(gè)主電路65以及一個(gè)NOR電路70。
該包括OSC控制電路66、振蕩電路67、循環(huán)計(jì)數(shù)器68以及請(qǐng)求產(chǎn)生電路69的自刷新控制電路61在預(yù)定周期中產(chǎn)生一個(gè)刷新請(qǐng)求信號(hào)req。
OSC控制電路66包括一個(gè)PMOS晶體管TP1和電阻器R1，其串聯(lián)在電源和地之間。該P(yáng)MOS晶體管TP1的柵極連接到其漏極，從該漏極輸出一個(gè)振蕩頻率控制信號(hào)VR。該控制信號(hào)VR由通過(guò)該P(yáng)MOS晶體管TP1和電阻器R1的電流(恒定電流)I所設(shè)置。最好該電流I相對(duì)較小，以執(zhí)行低電流消耗的操作。例如，該電阻器R1具有10MΩ，并且該電流I具有幾微安(例如，1微安)。
該振蕩電路67包括奇數(shù)個(gè)(在圖1中為3個(gè))反相器電路71、72、73，其連接為環(huán)狀，以構(gòu)成一個(gè)環(huán)形振蕩器。該反相器電路71至73的電源端分別通過(guò)PMOS晶體管TP2、TP3和TP4連接到該電源。該P(yáng)MOS晶體管TP2至TP4的柵極被提供該振蕩頻率控制信號(hào)VR。該晶體管TP2至PMOS晶體管TP4根據(jù)該控制信號(hào)VR把控制電流提供給該反相器電路71至73。由該反相器電路71至73所構(gòu)成的該環(huán)形振蕩器按照這種方式產(chǎn)生一個(gè)振蕩信號(hào)OSC。該振蕩信號(hào)OSC被提供到該循環(huán)計(jì)數(shù)器68。循環(huán)計(jì)數(shù)器68計(jì)數(shù)該振蕩信號(hào)的脈沖數(shù)，以確定一個(gè)刷新周期。該請(qǐng)求產(chǎn)生電路69在每個(gè)刷新周期中輸出由該循環(huán)計(jì)數(shù)器68所確定的一個(gè)請(qǐng)求信號(hào)req。
該斷電控制電路62確定一個(gè)外部信號(hào)(未示出)是否表示斷電模式，以產(chǎn)生一個(gè)小睡模式進(jìn)入信號(hào)NAPe或休眠模式進(jìn)入信號(hào)SLEEPe。
該NOR電路70具有被提供來(lái)自該請(qǐng)求產(chǎn)生電路69的請(qǐng)求信號(hào)req的第一輸入端，以及被提供來(lái)自該斷電控制電路62的小睡模式進(jìn)入信號(hào)NAPe的第二輸入端。
該NOR電路70把該請(qǐng)求信號(hào)req提供給該刷新控制電路64。該刷新控制電路64響應(yīng)該請(qǐng)求信號(hào)req而控制自刷新。
該主電路65包括一個(gè)DRAM核心65a，其包括一個(gè)存儲(chǔ)單元陣列、行解碼器和讀出放大器。該刷新控制電路64激活在該DRAM核心65a中的每條字線，并且刷新存儲(chǔ)在連接到被激活的字線的存儲(chǔ)單元中的數(shù)據(jù)。
該內(nèi)部發(fā)電電路63產(chǎn)生被提供到DRAM核心65a及其外圍電路的電源電壓，以及內(nèi)部電源，例如提供到該基片以激活該DRAM60的負(fù)電勢(shì)或升壓電勢(shì)。換句話說(shuō)，該內(nèi)部發(fā)電電路63產(chǎn)生電源電壓，用于操作該自刷新控制電路61、主電路65和刷新控制電路64。該斷電控制電路62把休眠模式進(jìn)入信號(hào)SLEEPe提供給該內(nèi)部發(fā)電電路63。這使該內(nèi)部發(fā)電電路63被減活，停止產(chǎn)生電源電壓，并且停止該存儲(chǔ)單元的刷新操作。用于操作斷電控制電路62的電源電壓由另一個(gè)內(nèi)部發(fā)電電路(未示出)所嚴(yán)生。
現(xiàn)在將討論DRAM60的操作。
(小睡模式)當(dāng)由斷電控制電路62提供給NOR電路70的進(jìn)入信號(hào)NAPe具有高電平時(shí)(在圖2中的時(shí)間t11至t12之間的小睡周期)，NOR電路70連續(xù)地輸出具有低電平的信號(hào)。因此，刷新控制電路64不被提供該請(qǐng)求信號(hào)req。這停止存儲(chǔ)單元的刷新操作并且減小電流消耗。在小睡模式中，在如圖3所示的狀態(tài)中，內(nèi)部發(fā)電電路63被激活。因此，刷新控制電路64、主電路65、和自刷新控制電路61被提供電能。在該狀態(tài)中，斷電控制電路62的進(jìn)入信號(hào)NAPe停止把來(lái)自自刷新控制電路61的提供給刷新控制電路64，以停止刷新操作。
(休眠模式)參見(jiàn)圖4，當(dāng)斷電控制電路62把進(jìn)入信號(hào)SLEEPe提供給內(nèi)部發(fā)電電路63時(shí)，內(nèi)部發(fā)電電路63停止產(chǎn)生電能。在該狀態(tài)中，斷電控制電路62斷開(kāi)把內(nèi)部發(fā)電電路63連接到外部電源的電源線以及把內(nèi)部發(fā)電電路63連接到電路61、64和65的內(nèi)部電源線。
圖5示出在正常待機(jī)模式、小睡模式和休眠模式中的電流消耗。
在小睡模式中，刷新操作的交流電流從正常待機(jī)模式中的電流消耗減小。在休眠模式中，在自刷新控制電路(自控制電路)61中的振蕩操作的交流電流和內(nèi)部發(fā)電電路63的直流電流從在小睡模式中的電流消耗減小。也就是說(shuō)，在休眠模式中，除了斷電(PD)控制電路62之外的電路(即，確定該模式所需的電路)被與該電源斷開(kāi)，并且被減活以減小電流消耗。
參見(jiàn)圖6A，在休眠模式周期(從時(shí)間t11至?xí)r間t12的休眠周期)過(guò)程中，內(nèi)部發(fā)電電路63被減活，并且內(nèi)部電源電壓被減小到地電壓。因此，需要幾百微秒的恢復(fù)時(shí)間(時(shí)間t12至t13)來(lái)從休眠模式返回到正常待機(jī)模式，并且激活內(nèi)部發(fā)電電路63和穩(wěn)定該內(nèi)部電源電壓。
參見(jiàn)圖6B，在小睡模式周期中(從時(shí)間t11至t12的小睡周期)，內(nèi)部發(fā)電電路63被激活。因此，該模式快速地從小睡模式返回到正常待機(jī)模式。相應(yīng)地，當(dāng)在需要保持?jǐn)?shù)據(jù)的操作模式和不需要保持的操作模式之間頻繁地切換時(shí)，最好使用小睡模式。
如上文所述，在小睡模式中，不需要提供請(qǐng)求信號(hào)req以停止刷新操作。但是由于上述原因，自刷新控制電路61的振蕩電路67和OSC控制電路66被連續(xù)地激活。
當(dāng)內(nèi)部發(fā)電電路63被激活時(shí)，振蕩電路67以異步的方式繼續(xù)執(zhí)行振蕩操作。因此，如果振蕩電路67的振蕩操作被中斷并且隨后重新開(kāi)始，則振蕩信號(hào)OSC將具有不同預(yù)定振蕩周期的周期。這可能導(dǎo)致刷新控制電路64的故障。更加具體來(lái)說(shuō)，如果循環(huán)計(jì)數(shù)器68要根據(jù)具有不同于預(yù)定周期的周期的振蕩信號(hào)OSC執(zhí)行計(jì)數(shù)操作，則請(qǐng)求信號(hào)req的周期將不同于所需的刷新周期。
OSC控制電路66包括具有高電阻的電阻器R1。因此，如果提供給OSC控制電路66的電源被切斷，則當(dāng)啟動(dòng)該電源時(shí)，振蕩頻率控制信號(hào)VR需要預(yù)定的時(shí)間來(lái)到達(dá)預(yù)定的數(shù)值。具有不同于預(yù)定頻率的振蕩頻率的振蕩信號(hào)OSC在振蕩頻率控制信號(hào)VR到達(dá)預(yù)定數(shù)值的過(guò)渡周期(不穩(wěn)定周期)過(guò)程中產(chǎn)生。但是，通過(guò)僅僅停止請(qǐng)求信號(hào)req以在小睡模式過(guò)程中操作OSC控制電路66和振蕩電路67，消耗了不必要的電流。

發(fā)明內(nèi)容
本發(fā)明的一個(gè)方面是一種半導(dǎo)體存儲(chǔ)器件，其執(zhí)行用于數(shù)據(jù)保留的刷新，具有停止刷新的斷電模式。該器件包括一個(gè)振蕩電路，用于產(chǎn)生一個(gè)振蕩信號(hào)。一個(gè)請(qǐng)求產(chǎn)生電路用該振蕩電路的振蕩信號(hào)產(chǎn)生一個(gè)刷新請(qǐng)求信號(hào)，其中該振蕩電路響應(yīng)一個(gè)斷電模式進(jìn)入信號(hào)而停止振蕩信號(hào)的產(chǎn)生。
本發(fā)明的另一個(gè)方面是一個(gè)半導(dǎo)體存儲(chǔ)器件，其中包括一個(gè)斷電控制電路，用于產(chǎn)生一個(gè)斷電模式進(jìn)入信號(hào)。一個(gè)刷新控制電路為該半導(dǎo)體存儲(chǔ)器件產(chǎn)生一個(gè)刷新請(qǐng)求信號(hào)。該刷新控制電路包括用于產(chǎn)生一個(gè)振蕩信號(hào)的一個(gè)振蕩電路。一個(gè)振蕩控制電路連接到該振蕩電路用于產(chǎn)生一個(gè)控制該振蕩信號(hào)的頻率的控制信號(hào)。一個(gè)循環(huán)計(jì)數(shù)器用于對(duì)該振蕩電路的振蕩信號(hào)進(jìn)行計(jì)數(shù)。一個(gè)請(qǐng)求產(chǎn)生電路連接到該循環(huán)計(jì)數(shù)器以根據(jù)一個(gè)計(jì)數(shù)值產(chǎn)生該刷新請(qǐng)求信號(hào)。該振蕩電路響應(yīng)該斷電模式進(jìn)入信號(hào)停止該振蕩信號(hào)的產(chǎn)生。
本發(fā)明的另一個(gè)方面是一種用于控制半導(dǎo)體存儲(chǔ)器件的方法，該半導(dǎo)體存儲(chǔ)器件具有定期執(zhí)行刷新的正常模式以及停止刷新的斷電模式。該半導(dǎo)體存儲(chǔ)器件包括一個(gè)刷新控制電路，用于執(zhí)行振蕩操作和產(chǎn)生一個(gè)刷新請(qǐng)求信號(hào)。該方法包括如下步驟從該正常模式轉(zhuǎn)移到斷電模式；通過(guò)在斷電模式的過(guò)程中停止刷新控制電路的振蕩操作而產(chǎn)生該刷新請(qǐng)求信號(hào)；把該模式從斷電模式返回到該正常模式；以及通過(guò)在正常模式的過(guò)程中開(kāi)始振蕩操作而產(chǎn)生該刷新請(qǐng)求信號(hào)。
從下文結(jié)合


本發(fā)明的原理的描述中，本發(fā)明的其他方面和優(yōu)點(diǎn)將變得更加清楚。

從下文參照附圖對(duì)優(yōu)選實(shí)施例的描述中將更好地理解本發(fā)明以及其目的和優(yōu)點(diǎn)，其中圖1為現(xiàn)有的DRAM的示意方框圖；圖2為示出圖1的DRAM的操作的波形圖；圖3為示出圖1的DRAM的小睡模式的示意圖；圖4為示出圖1的DRAM的休眠模式的示意圖；圖5為示出圖1的DRAM的每個(gè)模式的電流消耗的示意圖；圖6A為示出從休眠模式到待機(jī)模式的恢復(fù)時(shí)間的示意圖，以及圖6B為示出從小睡模式到待機(jī)模式的恢復(fù)時(shí)間的示意圖；圖7為根據(jù)本發(fā)明第一實(shí)施例的DRAM的示意方框圖；圖8為示出圖7的DRAM的波形圖；圖9為示出圖7的DRAM的示意方框圖；圖10為示出圖9的DRAM中的振蕩電路的操作的示意方框圖；圖11為示出根據(jù)本發(fā)明另一個(gè)實(shí)施例的DRAM中所包含的OSC控制電路和振蕩電路的電路圖；圖12為圖9的DRAM中所包含的請(qǐng)求產(chǎn)生電路的循環(huán)計(jì)數(shù)器的電路圖；圖13為根據(jù)本發(fā)明第二實(shí)施例的DRAM的示意方框圖；圖14為圖13的DRAM中的振蕩電路的操作的波形圖；圖15為根據(jù)本發(fā)明第三實(shí)施例的DRAM的示意方框圖；圖16為示出圖15的DRAM的操作的波形圖；圖17為一個(gè)電壓控制振蕩電路的示意電路圖；以及圖18為根據(jù)本發(fā)明另一個(gè)實(shí)施例的自刷新控制電路的電路圖。
具體實(shí)施例方式
在這些圖中，相同的參考標(biāo)號(hào)表示相同的元件。
參見(jiàn)圖7，根據(jù)本發(fā)明的實(shí)施例的DRAM10包括自刷新控制電路11、斷電控制電路12、內(nèi)部發(fā)電電路13、刷新控制電路14和主電路15。自刷新控制電路11包括一個(gè)OSC控制電路16、振蕩電路17、循環(huán)計(jì)數(shù)器18和請(qǐng)求產(chǎn)生電路19。OSC控制電路16控制由振蕩電路17產(chǎn)生的振蕩信號(hào)OSC的頻率。循環(huán)計(jì)數(shù)器18對(duì)振蕩信號(hào)OSC進(jìn)行計(jì)數(shù)。請(qǐng)求產(chǎn)生電路19產(chǎn)生一個(gè)請(qǐng)求信號(hào)req，用于根據(jù)循環(huán)計(jì)數(shù)器18的計(jì)數(shù)值在預(yù)定周期執(zhí)行刷新操作。
自刷新控制電路11的請(qǐng)求信號(hào)req被通過(guò)開(kāi)關(guān)電路20提供到刷新控制電路14。斷電控制電路12把一個(gè)小睡模式進(jìn)入信號(hào)NAPe提供到開(kāi)關(guān)電路20和振蕩電路17。參見(jiàn)圖8，當(dāng)在時(shí)間t1和時(shí)間t2之間的小睡周期過(guò)程中，振蕩電路17被提供該小睡模式進(jìn)入信號(hào)NAPe，振蕩電路17停止產(chǎn)生振蕩信號(hào)OSC，并且減小電流消耗。在小睡周期過(guò)程中，開(kāi)關(guān)電路20被減活，不提供請(qǐng)求信號(hào)req，并且停止存儲(chǔ)單元的刷新操作。
圖9示出更加具體的DRAM10。斷電控制電路12、內(nèi)部發(fā)電電路13、刷新控制電路14、主電路15、OSC控制電路16、循環(huán)計(jì)數(shù)器18、和請(qǐng)求產(chǎn)生電路19具有與圖1中的相應(yīng)電路62-69相同的結(jié)構(gòu)。在第一實(shí)施例的DRAM10中，自刷新控制電路11的振蕩電路17不同于現(xiàn)有的振蕩電路67。
振蕩電路17包括反相器電路21、22和23以及NOR電路25和26。反相器電路21和22以及NOR電路25以環(huán)形方式連接。也就是說(shuō)，反相器電路21和22以及NOR電路25相串聯(lián)，并且NOR電路25的輸出端連接到反相器電路21的輸入端。斷電控制電路12通過(guò)反相器電路23連接到NOR電路26的第一輸入端。NOR電路26的第二輸入端連接到反相器電路21的輸入端。NOR電路26的輸出端連接到NOR電路25的第一輸入端。NOR電路25的第二輸入端連接到反相器電路22的輸出端。
反相器電路21和22的電源端以及NOR電路25的電源端分別通過(guò)PMOS晶體管TP2、TP3和TP4連接到電源。OSC控制電路16把一個(gè)振蕩頻率控制信號(hào)VR提供給PMOS晶體管TP2、TP3和TP4的柵極。PMOS晶體管TP2、TP3和TP4根據(jù)該控制信號(hào)VR分別把控制電流提供給反相器電路21、22和NOR電路25。
圖10示出斷電控制電路12的進(jìn)入信號(hào)NAPe、反相器電路23的輸出信號(hào)NAPx、振蕩信號(hào)OSC、反相器電路22的輸出信號(hào)OSCx和NOR電路26的輸出信號(hào)en。在正常待機(jī)模式中，進(jìn)入信號(hào)NAPe較小(即，進(jìn)入信號(hào)NAPe被無(wú)效)，并且反相器電路23的輸出信號(hào)NAPx較高。在該狀態(tài)中，NOR電路26產(chǎn)生低電平的輸出信號(hào)en。相應(yīng)地，NOR電路26作為一個(gè)邏輯反相電路，并且反相器電路21和22以及NOR電路25作為一個(gè)環(huán)形振蕩器。結(jié)果，振蕩電路17產(chǎn)生振蕩信號(hào)OSC。振蕩信號(hào)OSC的周期由來(lái)自O(shè)SC控制電路16的振蕩頻率控制信號(hào)VR所決定。更加具體來(lái)說(shuō)，根據(jù)振蕩頻率控制信號(hào)VR通過(guò)晶體管TP2、TP3和TP4把一個(gè)控制電流分別提供給反相器電路21和22以及NOR電路25。該控制電流決定傳輸延遲時(shí)間，其基于環(huán)形振蕩器的每個(gè)級(jí)中的輸入電容器的充電和放電時(shí)間。環(huán)形振蕩器的一個(gè)周期被添加到每個(gè)延遲時(shí)間中，以確定振蕩信號(hào)OSC的周期。
當(dāng)在時(shí)間t1進(jìn)入小睡模式時(shí)，斷電控制電路12把高電平的進(jìn)入信號(hào)NAPe提供給反相器電路23(即，進(jìn)入信號(hào)NAPe被有效)，并且反相器電路23產(chǎn)生低電平的輸出信號(hào)NAPx。在該狀態(tài)中，提供給開(kāi)關(guān)電路20的進(jìn)入信號(hào)NAPe變?yōu)楦唠娖剑⑶议_(kāi)關(guān)電路20停止把請(qǐng)求信號(hào)req提供給刷新控制電路14。當(dāng)反相器電路23的輸出信號(hào)NAPx變?yōu)榈碗娖讲⑶胰缓笳袷幮盘?hào)OSC變?yōu)榈碗娖綍r(shí)，NOR電路26的輸出信號(hào)en變?yōu)楦唠娖?，并且停止振蕩電?7的振蕩操作。無(wú)論何時(shí)該輸出信號(hào)NAPx變?yōu)榈碗娖綍r(shí)，該環(huán)形振蕩器用于根據(jù)振蕩信號(hào)OSC的脈沖寬度把振蕩信號(hào)OSC保持在高電平，直到經(jīng)過(guò)預(yù)定的時(shí)間TH1之后為止。當(dāng)在經(jīng)過(guò)預(yù)定時(shí)間TH1之后振蕩信號(hào)OSC變?yōu)榈碗娖剑敵鲂盘?hào)en變?yōu)楦唠娖?。相?yīng)地，當(dāng)從正常待機(jī)模式變?yōu)樾∷Ｊ綍r(shí)振蕩電路17停止振蕩操作，防止產(chǎn)生具有異常脈沖寬度的振蕩信號(hào)OSC。
當(dāng)被提供到反相器電路23的進(jìn)入信號(hào)NAPe在時(shí)間t2變?yōu)榈碗娖揭越Y(jié)束小睡模式時(shí)，反相器電路23使輸出信號(hào)NAPx變?yōu)楦唠娖?，并且NOR電路26使輸出信號(hào)en變?yōu)榈碗娖?。這允許振蕩電路17進(jìn)行振蕩操作。也就是說(shuō)，與進(jìn)入信號(hào)NAPe相同步，輸出信號(hào)en變?yōu)榈碗娖?，并且振蕩信?hào)OSC變?yōu)楦唠娖?。在這種情況中，振蕩信號(hào)OSC在預(yù)定的時(shí)間TH1保持高電平。相應(yīng)地，當(dāng)從小睡模式進(jìn)入正常待機(jī)模式時(shí)，防止產(chǎn)生具有異常脈沖寬度的振蕩信號(hào)OSC。
如上文所述，振蕩電路17的振蕩操作被精確地在小睡模式中停止。另外，在正常待機(jī)模式中，循環(huán)計(jì)數(shù)器18精確地根據(jù)振蕩信號(hào)OSC執(zhí)行計(jì)數(shù)操作，從而請(qǐng)求產(chǎn)生電路19在每個(gè)預(yù)定的刷新周期中產(chǎn)生請(qǐng)求信號(hào)req。響應(yīng)該請(qǐng)求信號(hào)req，刷新控制電路14執(zhí)行用于自刷新操作的控制，并且刷新在主電路15中的DRAM核心15a的存儲(chǔ)單元。
參見(jiàn)圖11，OSC控制電路16可以由振蕩器電流限制電路11c所代替，并且振蕩電路17可以由振蕩器單元11b所代替。圖12示出循環(huán)計(jì)數(shù)器18和請(qǐng)求產(chǎn)生電路19的一個(gè)例子。
包括振蕩電路17a的振蕩器單元11b產(chǎn)生振蕩信號(hào)OSC。振蕩器電流限制電路11c控制被提供到振蕩電路17a的驅(qū)動(dòng)電流。循環(huán)計(jì)數(shù)器18和請(qǐng)求產(chǎn)生電路19作為一個(gè)計(jì)數(shù)器單元11a，其根據(jù)由振蕩器單元11b提供的振蕩信號(hào)OSC在預(yù)定時(shí)間內(nèi)產(chǎn)生請(qǐng)求信號(hào)(刷新脈沖)。最好標(biāo)準(zhǔn)的異步計(jì)數(shù)器被用作為計(jì)數(shù)器單元11a的計(jì)數(shù)器18。但是，同步計(jì)數(shù)器電路或模擬定時(shí)器可以用于取代該異步循環(huán)計(jì)數(shù)器18。
兩級(jí)反相器電路102、104對(duì)振蕩電路17a的輸出信號(hào)執(zhí)行處理，例如波形整形和驅(qū)動(dòng)能力的調(diào)節(jié)，以產(chǎn)生被提供到循環(huán)計(jì)數(shù)器18的振蕩信號(hào)OSC。循環(huán)計(jì)數(shù)器18對(duì)振蕩信號(hào)OSC進(jìn)行計(jì)數(shù)。當(dāng)循環(huán)計(jì)數(shù)器18對(duì)振蕩信號(hào)OSC計(jì)數(shù)2(N-1)次時(shí)，循環(huán)計(jì)數(shù)器18把一個(gè)輸出信號(hào)Qn提供到請(qǐng)求產(chǎn)生電路(脈沖產(chǎn)生電路)19。復(fù)位信號(hào)RST對(duì)該循環(huán)計(jì)數(shù)器18進(jìn)行復(fù)位。輸出信號(hào)Qn被直接提供到NAND電路19b的第一輸入端，并且被包括多級(jí)反相器的延遲設(shè)備19a所反相。反相的信號(hào)被提供到NAND電路19b的第二輸入端。當(dāng)計(jì)數(shù)值到達(dá)預(yù)定數(shù)值時(shí)，循環(huán)計(jì)數(shù)器18產(chǎn)生高電平的輸出信號(hào)Qn。這根據(jù)延遲設(shè)備19a的延遲時(shí)間產(chǎn)生負(fù)脈沖信號(hào)。反相器電路19c把該負(fù)脈沖信號(hào)反相以產(chǎn)生一個(gè)正刷新脈沖信號(hào)req。NOR電路可以被用于取代NAND電路19b。
振蕩電路17a包括奇數(shù)(N)個(gè)反相器電路2(n)(n≤N)。具有反相器功能并且與圖9的NOR電路25相同結(jié)構(gòu)的NOR電路被用作為最后級(jí)的反相器2(N)。最后級(jí)的反相器2(N)的輸出端被連接到第一反相器電路2(1)的輸入端。反相器(NOR)電路2(n)具有連接到反相器2(n-1)的第一輸入端以及被提供NOR電路26的輸入信號(hào)en的第二輸入端。
奇數(shù)個(gè)反相器2(n)的電源端分別連接到奇數(shù)個(gè)(N)PMOS晶體管TP1n(n≤N)的漏極。每個(gè)PMOS晶體管TP1n的源極連接到電源電壓VDD。另外，奇數(shù)個(gè)反相器2(n)的接地端分別連接到奇數(shù)個(gè)(N)NMOS晶體管TN1n的漏極。每個(gè)NMOS晶體管TN1n的源極連接到地電勢(shì)。
PMOS晶體管TP1n的柵極作為相互連接的節(jié)點(diǎn)VP。節(jié)點(diǎn)VP連接到振蕩器電流限制電路11c中的PMOS晶體管T14的漏極和電阻器R12之間的一個(gè)節(jié)點(diǎn)，并且連接到PMOS晶體管T14的柵極。PMOS晶體管T14的源極連接到電源電壓VDD。PMOS晶體管TP1n和T14構(gòu)成一個(gè)電流鏡像電路。
NMOS晶體管TN1n的柵極相互連接為節(jié)點(diǎn)VN。節(jié)點(diǎn)VN連接到振蕩器電流限制電路11c中的NMOS晶體管T15的漏極和電阻器R13之間的一個(gè)節(jié)點(diǎn)，并且連接到NMOS晶體管T15的柵極。NMOS晶體管T15的源極連接到地電勢(shì)。NMOS晶體管TN1n和T15構(gòu)成一個(gè)電流鏡像電路。
第一實(shí)施例的DRAM10具有如下優(yōu)點(diǎn)。
(1)斷電控制電路12產(chǎn)生小睡模式進(jìn)入信號(hào)NAPe，并且把其提供給自刷新控制電路11的振蕩電路17。響應(yīng)該進(jìn)入信號(hào)NAPe，振蕩電路17停止振蕩操作。這減小由于振蕩電路17的振蕩操作所導(dǎo)致的電流消耗。
(2)當(dāng)從正常待機(jī)模式變?yōu)樾∷Ｊ揭约皬男∷Ｊ阶優(yōu)檎４龣C(jī)模式時(shí)，防止產(chǎn)生具有異常脈沖寬度的振蕩信號(hào)OSC。這保證刷新操作的執(zhí)行。
下面將參照13和14描述根據(jù)本發(fā)明第二實(shí)施例的DRAM31。DRAM31包括一個(gè)自刷新控制電路32。自刷新控制電路32包括循環(huán)計(jì)數(shù)器18、請(qǐng)求產(chǎn)生電路19、電平檢測(cè)電路33、OSC控制電路34以及振蕩電路35。
OSC控制電路34包括串聯(lián)在電源和地之間的PMOS晶體管TP5、PMOS晶體管TP1和電阻器R1。PMOS晶體管TP1的柵極端被提供斷電控制電路12的進(jìn)入信號(hào)NAPe。其柵極和漏極相互連接的PMOS晶體管TP1在其漏極端產(chǎn)生一個(gè)振蕩頻率控制信號(hào)VR。
包括反相器電路36和37、PMOS晶體管TP6和NMOS晶體管TN1的電平檢測(cè)電路33檢測(cè)振蕩頻率控制信號(hào)VR是否到達(dá)預(yù)定電壓。當(dāng)振蕩頻率控制信號(hào)VR到達(dá)預(yù)定電壓時(shí)，電平檢測(cè)電路33激活一個(gè)檢測(cè)信號(hào)mon。
PMOS晶體管TP6和NMOS晶體管TN1串聯(lián)在電源和地之間。NMOS晶體管TN1的柵極被提供振蕩頻率控制信號(hào)VR。PMOS晶體管TP6的柵極連接到地。PMOS晶體管TP6和NMOS晶體管TN1構(gòu)成一個(gè)邏輯反相電路201。PMOS晶體管TP6和NMOS晶體管TN1之間的節(jié)點(diǎn)為邏輯反相器電路的輸出端。在該邏輯反相器電路的輸出端產(chǎn)生的信號(hào)被通過(guò)兩級(jí)連接的反相器電路36和37提供到振蕩電路35。
邏輯反相器電路201的閾值電壓被根據(jù)PMOS晶體管TP6的導(dǎo)電率和NMOS晶體管TN1的導(dǎo)電率之間的平衡而設(shè)置。更加具體來(lái)說(shuō)，振蕩電路35設(shè)置閾值電壓，使得邏輯反相電路201響應(yīng)用于使振蕩電路35以預(yù)定的頻率執(zhí)行振蕩操作的振蕩頻率控制信號(hào)VR的電壓而執(zhí)行邏輯反相操作。也就是說(shuō)，當(dāng)OSC控制電路34被通電時(shí)，振蕩頻率控制信號(hào)VR根據(jù)預(yù)定頻率從地電壓升高到預(yù)定電壓。因此，閾值電壓被根據(jù)該預(yù)定電壓而設(shè)置。這保證執(zhí)行邏輯反相操作，并且當(dāng)振蕩頻率控制信號(hào)VR的電壓到達(dá)預(yù)定電壓時(shí)，檢測(cè)信號(hào)mon變?yōu)榧せ?。兩個(gè)反相器電路36和37對(duì)邏輯反相電路201的輸出信號(hào)執(zhí)行處理，例如波形整形、獲得電流驅(qū)動(dòng)能力以及邏輯匹配。
振蕩電路35包括兩個(gè)反相器電路21和22、NOR電路25、4個(gè)PMOS晶體管TP2、TP3、TP4和TP7以及NMOS晶體管TN2。這兩個(gè)反相器電路21和22以及NOR電路25連接為環(huán)狀。反相器電路21和22的電源端與NOR電路25的電源端分別通過(guò)PMOS晶體管TP2、TP3和TP4連接到該電源。PMOS晶體管TP2、TP3和TP4的柵極被提供振蕩頻率控制信號(hào)VR。晶體管TP2、TP3和TP4根據(jù)控制信號(hào)VR分別把控制電流提供給反相器電路21和22以及NOR電路25。
斷電控制電路12把進(jìn)入信號(hào)NAPe提供給NOR電路25，以控制振蕩電路35的振蕩操作。在第一實(shí)施例中，NOR電路25的輸出信號(hào)en被用作為振蕩操作的控制信號(hào)。在第二實(shí)施例中，進(jìn)入信號(hào)NAPe被用作為振蕩信號(hào)的控制信號(hào)。更加具體來(lái)說(shuō)，當(dāng)在小睡模式中進(jìn)入信號(hào)NAPe變?yōu)楦唠娖綍r(shí)，NOR電路25的輸出信號(hào)變?yōu)榈碗娖?，并且停止振蕩電?5的振蕩操作。在進(jìn)入信號(hào)NAPe為低電平以允許振蕩操作的狀態(tài)中，NOR電路25作為一個(gè)邏輯反相電路，并且振蕩電路35執(zhí)行振蕩操作。
NOR電路25通過(guò)PMOS晶體管TP7連接到循環(huán)計(jì)數(shù)器18。PMOS晶體管TP7和循環(huán)計(jì)數(shù)器18之間的節(jié)點(diǎn)通過(guò)NMOS晶體管TN2連接到地。PMOS晶體管TP7和NMOS晶體管TN2的柵極被提供電平檢測(cè)電路33的檢測(cè)信號(hào)mon。當(dāng)檢測(cè)信號(hào)mon為低電平時(shí)，PMOS晶體管TP7導(dǎo)通，NMOS晶體管TN2截止，并且NOR電路25的輸出信號(hào)被通過(guò)PMOS晶體管TP7提供到循環(huán)計(jì)數(shù)器18，作為振蕩信號(hào)OSC。當(dāng)檢測(cè)信號(hào)mon為高電平時(shí)，PMOS晶體管TP7截止，NMOS晶體管TN2導(dǎo)通，并且振蕩信號(hào)OSC不被提供到循環(huán)計(jì)數(shù)器18。在第二實(shí)施例中，PMOS晶體管TP7作為用于允許和禁止輸出振蕩信號(hào)OSC的開(kāi)關(guān)電路。
圖17示出振蕩電路35對(duì)進(jìn)入信號(hào)NAPe、NOR電路25的輸出信號(hào)n1、振蕩信號(hào)OSC、振蕩頻率控制信號(hào)VR和檢測(cè)信號(hào)mon的操作。
在直到時(shí)間t1為止的正常待機(jī)模式中，當(dāng)進(jìn)入信號(hào)NAPe變?yōu)榈碗娖綍r(shí)，PMOS晶體管TP5導(dǎo)通。這把電能提供給OSC控制電路34，并且產(chǎn)生預(yù)定電壓的振蕩頻率控制信號(hào)VR。在該狀態(tài)中，電平檢測(cè)電路33把低電平的檢測(cè)信號(hào)mon提供給PMOS晶體管TP7，以使得PMOS晶體管TP7導(dǎo)通。被提供低電平進(jìn)入信號(hào)NAPe的NOR電路25作為邏輯反相電路。按照這種方式，反相器電路21和22以及NOR電路25作為一個(gè)環(huán)形振蕩器，并且NOR電路25的輸出信號(hào)n1被通過(guò)PMOS晶體管TP7提供到循環(huán)計(jì)數(shù)器18。
當(dāng)在時(shí)間t1進(jìn)入小睡模式時(shí)，斷電控制電路12把高電平的進(jìn)入信號(hào)NAPe提供給NOR電路25，NOR電路25使得其輸出信號(hào)n1變?yōu)榈碗娖?，并且振蕩電?5停止振蕩操作。高電平的進(jìn)入信號(hào)NAPe使得OSC控制電路34的PMOS晶體管TP5變?yōu)榻刂?。這停止把電能提供給OSC控制電路34，并且對(duì)OSC控制電路34減活。因此，振蕩頻率控制信號(hào)VR的電壓逐步增加，直到到達(dá)地電壓VSS，并且檢測(cè)信號(hào)mon變?yōu)楦唠娖健Ｒ虼?，PMOS晶體管TP7截止，并且NMOS晶體管TN2導(dǎo)通。
當(dāng)在時(shí)間t2結(jié)束小睡模式時(shí)，斷電控制電路12把低電平的進(jìn)入信號(hào)NAPe提供給NOR電路25。另外，由反相器電路21和22以及NOR電路25所構(gòu)成的環(huán)形振蕩器重新開(kāi)始振蕩操作。在該狀態(tài)中，PMOS晶體管TP5導(dǎo)通，以把電能提供給OSC控制電路34。這逐步地增加振蕩頻率控制信號(hào)VR的電壓。緊接著在時(shí)間t2之后(即，在圖14中的周期X1)，振蕩頻率控制信號(hào)VR的電壓低于預(yù)定電壓，并且NOR電路的輸出信號(hào)n1的振蕩頻率大于根據(jù)刷新周期的正常振蕩頻率。
該電平檢測(cè)電路33產(chǎn)生高電平的檢測(cè)信號(hào)，直到振蕩頻率控制信號(hào)VR到達(dá)預(yù)定電壓(即，獲得正常振蕩頻率的電壓)。相應(yīng)地，在振蕩頻率控制信號(hào)VR的電壓增加時(shí)的過(guò)渡周期X1中，防止把振蕩信號(hào)OSC提供給循環(huán)計(jì)數(shù)器18。
第二實(shí)施例的DRAM31具有如下優(yōu)點(diǎn)。
(1)振蕩電路35響應(yīng)進(jìn)入信號(hào)NAPe而停止振蕩操作。當(dāng)進(jìn)入信號(hào)NAPe把設(shè)置在電源路徑中的PMOS晶體管TP5截止時(shí)，OSC控制電路34停止產(chǎn)生振蕩頻率控制信號(hào)VR。這種控制的執(zhí)行減小自刷新控制電路32的電流消耗。
(2)檢測(cè)信號(hào)mon確定用于以振蕩頻率控制信號(hào)VR設(shè)置的所需頻率提供振蕩信號(hào)的時(shí)序。也就是說(shuō)，確定用于提供振蕩信號(hào)的時(shí)序，從而在振蕩頻率控制信號(hào)VR的電壓不穩(wěn)定的過(guò)渡周期X1過(guò)程中，振蕩電路35不產(chǎn)生不穩(wěn)定的振蕩信號(hào)。
(3)響應(yīng)電平檢測(cè)電路33的檢測(cè)信號(hào)mon的PMOS晶體管TP7被設(shè)置在振蕩電路35和循環(huán)計(jì)數(shù)器18中。PMOS晶體管TP7根據(jù)該刷新操作停止以不同于預(yù)定振蕩周期的周期產(chǎn)生振蕩信號(hào)OSC。
下面將參照?qǐng)D15和16描述根據(jù)本發(fā)明第三實(shí)施例的DRAM41。
參見(jiàn)圖15。DRAM41的自刷新控制電路42包括循環(huán)計(jì)數(shù)器18、請(qǐng)求產(chǎn)生電路19、前置單元43、OSC控制電路44以及振蕩電路45。
OSC控制電路44包括串聯(lián)在電源和地之間的PMOS晶體管TP5、PMOS晶體管TP1、電阻器R1和NMOS晶體管TN3。PMOS晶體管TP5的柵極被提供該斷電控制電路12的進(jìn)入信號(hào)NAPe。反相器電路46把該進(jìn)入信號(hào)NAPe反相，并且把反相后的進(jìn)入信號(hào)NAPe提供到NMOS晶體管TN3的柵極。
振蕩電路45包括連接為環(huán)狀的兩個(gè)反相器電路21和22以及NOR電路25。反相器電路21和22的電源端與NOR電路25的電源端分別通過(guò)PMOS晶體管TP2、TP3和TP4連接到電源。PMOS晶體管TP2、TP3和TP4的柵極被提供振蕩頻率控制信號(hào)VR。晶體管TP2、TP3和TP4分別根據(jù)控制信號(hào)VR把控制電流提供給反相器電路21和22以及NOR電路25。
斷電控制電路12的進(jìn)入信號(hào)NAPe被提供到NOR電路25，并且NOR電路25根據(jù)該進(jìn)入信號(hào)NAPe控制振蕩電路45的振蕩操作。當(dāng)進(jìn)入信號(hào)NAPe在小睡模式過(guò)程中變?yōu)楦唠娖綍r(shí)，NOR電路25使得其輸出信號(hào)變?yōu)榈碗娖?。這停止振蕩電路45的振蕩操作。在進(jìn)入信號(hào)NAPe為低電平并且允許振蕩的狀態(tài)中，NOR電路25作為環(huán)形振蕩器的一部分的一個(gè)邏輯反相電路，并且該振蕩電路45執(zhí)行振蕩操作。
前置單元43包括傳輸門48和反相器電路49。傳輸門48具有PMOS晶體管和NMOS晶體管，其源極相互連接，并且其漏極相互連接。反相器電路49連接在NMOS晶體管的柵極與PMOS晶體管的柵極之間。在該傳輸門48中，斷電控制電路12把進(jìn)入信號(hào)NAPe提供給NMOS晶體管的柵極。另外，反相器電路49把該進(jìn)入信號(hào)NAPe反相，并且把反相的進(jìn)入信號(hào)NAPe提供給該P(yáng)MOS晶體管。傳輸門48在進(jìn)入信號(hào)NAPe變?yōu)楦唠娖綍r(shí)導(dǎo)通，并且在進(jìn)入信號(hào)NAPe變?yōu)榈碗娖綍r(shí)截止。
前置單元43連接在內(nèi)部發(fā)電電路13與OSC控制電路44和振蕩電路45之間的節(jié)點(diǎn)之間。當(dāng)傳輸門48導(dǎo)通時(shí)，由內(nèi)部發(fā)電電路13產(chǎn)生的控制信號(hào)VR2被傳送到OSC控制電路44的輸出節(jié)點(diǎn)。當(dāng)傳輸門48截止時(shí)，停止控制信號(hào)VR2的傳輸。
內(nèi)部發(fā)電電路13包括振蕩器13a和電壓產(chǎn)生電路13b。電壓產(chǎn)生電路13b根據(jù)振蕩器13a的振蕩信號(hào)產(chǎn)生電源電壓，其中包括負(fù)電壓和提升電壓。最好為電流控制振蕩器的振蕩器13a包括產(chǎn)生控制信號(hào)VR2的OSC控制電路，以及根據(jù)控制信號(hào)VR2產(chǎn)生振蕩信號(hào)的振蕩電路。保持在小睡模式中被激活的振蕩器13a產(chǎn)生控制信號(hào)VR2，并且根據(jù)該控制信號(hào)VR2把振蕩信號(hào)提供給電壓產(chǎn)生電路13b。由振蕩器13a所產(chǎn)生的控制信號(hào)VR2被通過(guò)前置單元43提供到振蕩電路45?？刂菩盘?hào)VR2的電壓基本上等于由自刷新控制電路42的OSC控制電路44所產(chǎn)生的振蕩頻率控制信號(hào)VR的電壓。換句話說(shuō)，選擇其電壓基本上等于振蕩頻率控制信號(hào)VR的電壓的控制信號(hào)VR2。
在小睡模式保持被激活的內(nèi)部發(fā)電電路13包括產(chǎn)生各種均衡電壓的電壓產(chǎn)生電路13b，例如用于主電路15或核心15a的電壓。更加具體來(lái)說(shuō)，電壓產(chǎn)生電路13b產(chǎn)生一個(gè)位線均衡電壓、數(shù)據(jù)總線均衡電壓、或者由差分放大器用于確定數(shù)據(jù)“1”/“0”的確定參考電壓。內(nèi)部發(fā)電電路13可以包括用于產(chǎn)生提供到核心15a的低電壓(例如存儲(chǔ)單元陽(yáng)極的電壓)的電壓產(chǎn)生電路13b。
在DRAM41的休眠模式中，斷電控制電路12把具有高電平的進(jìn)入信號(hào)SLEEPe提供給內(nèi)部發(fā)電電路13，以激活內(nèi)部發(fā)電電路13。也就是說(shuō)，當(dāng)進(jìn)入信號(hào)SLEEPe被提供到開(kāi)關(guān)電路250和252時(shí)，開(kāi)關(guān)電路250和252被截止。這斷開(kāi)到達(dá)振蕩器13a和電壓產(chǎn)生電路13b的電源線，以停止產(chǎn)生每個(gè)電源電壓。
圖16示出振蕩電路45對(duì)進(jìn)入信號(hào)NAPe、振蕩信號(hào)OSC和振蕩頻率控制信號(hào)VR的操作。
在直到時(shí)間t1為止的正常待機(jī)模式中，當(dāng)進(jìn)入信號(hào)NAPe為低電平時(shí)，PMOS晶體管TP5和NMOS晶體管TN3導(dǎo)通。把電能提供給OSC控制電路44，并且產(chǎn)生預(yù)定電壓的振蕩頻率控制信號(hào)VR。在該狀態(tài)中，低電平的進(jìn)入信號(hào)NAPe使傳輸門48截止。因此，傳輸門48停止傳送來(lái)自內(nèi)部發(fā)電電路13的控制信號(hào)VR2。
當(dāng)在時(shí)間t1進(jìn)入小睡模式時(shí)，當(dāng)進(jìn)入信號(hào)NAPe變?yōu)楦唠娖綍r(shí)，NOR電路25使其輸出信號(hào)變?yōu)榈碗娖健＿@停止振蕩電路45的振蕩操作。高電平的進(jìn)入信號(hào)NAPe使PMOS晶體管TP5和NMOS晶體管TN3截止。這切斷電源，并且停止輸出振蕩頻率控制信號(hào)VR。在該狀態(tài)中，傳輸門48響應(yīng)高電平的進(jìn)入信號(hào)NAPe而導(dǎo)通，并且內(nèi)部發(fā)電電路13的控制電壓VR2被提供到OSC控制電路44的輸出節(jié)點(diǎn)。相應(yīng)地，在進(jìn)入信號(hào)NAPe為高電平的小睡周期中，振蕩電路45的輸出保持在控制電壓VR2的電壓上。
當(dāng)在時(shí)間t2結(jié)束小睡周期時(shí)，傳輸門48在進(jìn)入信號(hào)NAPe變?yōu)榈碗娖綍r(shí)停止傳輸控制信號(hào)VR2。這激活OSC控制電路44，并且產(chǎn)生預(yù)定電壓的振蕩頻率控制信號(hào)VR。在該狀態(tài)中，根據(jù)低電平的進(jìn)入信號(hào)NAPe，NOR電路25作為一個(gè)邏輯反相電路，并且重新開(kāi)始振蕩電路45的振蕩操作?？刂菩盘?hào)VR2的電壓基本上等于振蕩頻率控制信號(hào)VR的電壓(在圖16中，控制電壓VR2略低于控制電壓VR)。因此，即使緊接著在時(shí)間t2之后，直到振蕩頻率控制信號(hào)VR的電壓穩(wěn)定在預(yù)定電壓時(shí)為止，能夠防止產(chǎn)生具有不同于正常振蕩周期的一個(gè)振蕩周期的振蕩信號(hào)OSC。也就是說(shuō)，緊接著在時(shí)間t2之后產(chǎn)生的振蕩信號(hào)OSC的脈沖寬度TH2基本上等于正常操作模式中的振蕩信號(hào)OSC的脈沖寬度TH1。
第三實(shí)施例的DRAM41具有如下優(yōu)點(diǎn)。
(1)響應(yīng)進(jìn)入信號(hào)NAPe，振蕩電路45停止振蕩操作，并且OSC控制電路44停止輸出振蕩頻率控制信號(hào)VR。這進(jìn)一步減小自刷新控制電路42的電流消耗。
(2)響應(yīng)該進(jìn)入信號(hào)，前置單元43把內(nèi)部發(fā)電電路13的控制信號(hào)VR2提供到OSC控制電路44的輸出節(jié)點(diǎn)。也就是說(shuō)，其電壓基本上與自刷新控制電路42的振蕩頻率控制信號(hào)VR的電壓相等的控制信號(hào)VR2被選擇，并且提供到OSC控制電路44的輸出節(jié)點(diǎn)。在從小睡模式返回到正常待機(jī)模式之后直到振蕩頻率控制信號(hào)VR的電壓到達(dá)預(yù)定電壓時(shí)為止，防止產(chǎn)生具有與正常振蕩周期不同的振蕩周期的振蕩信號(hào)OSC。
本領(lǐng)域內(nèi)的技術(shù)人員容易看出，本發(fā)明被用許多其它具體形式來(lái)實(shí)現(xiàn)而不脫離本發(fā)明的精神或范圍。特別地，本發(fā)明可以體現(xiàn)在如下形式中。
在第一至第三實(shí)施例中，例如圖17中所示的恒壓控制振蕩器300可以用于取代通過(guò)OSC控制電路16、34、44控制振蕩電路17、35、45的驅(qū)動(dòng)電流的恒流控制振蕩器。
恒壓控制振蕩器300包括一個(gè)OSC控制電路51，其控制振蕩電路45的驅(qū)動(dòng)電壓，并且設(shè)置振蕩頻率。OSC控制電路51包括電阻器串52和緩沖器電路53。緩沖器電路53根據(jù)驅(qū)動(dòng)能力把電壓加在電阻器串52的預(yù)定位置上，并且產(chǎn)生振蕩頻率控制信號(hào)VR作為驅(qū)動(dòng)電源電壓。NMOS晶體管TN4、TN5被設(shè)置在電阻器串52和緩沖電路53之間的電流路徑中。反相器電路54把小睡模式進(jìn)入信號(hào)NAPe反相，并且把反相的小睡模式進(jìn)入信號(hào)NAPe提供到NMOS晶體管TN4、TN5的柵極。在正常待機(jī)模式中，低電平的進(jìn)入信號(hào)NAPe導(dǎo)通NMOS晶體管TN4，并且連接該電流路徑，以把振蕩頻率控制信號(hào)VR提供給振蕩電路45。在小睡模式中，高電平的進(jìn)入信號(hào)NAPe截止該NMOS晶體管TN4、TN5，斷開(kāi)電流路徑，并且停止把來(lái)自O(shè)SC控制電路51的驅(qū)動(dòng)電源電壓提供給振蕩電路45。響應(yīng)高電平的NAPe，NOR電路25使其輸出信號(hào)變?yōu)榈碗娖?，并且停止振蕩電?5的振蕩操作。按照與第三實(shí)施例相同的方式，電壓控制振蕩器300包括前置單元43。
在第二實(shí)施例中，柵極可以用于取代例如在圖18中所示的自刷新控制電路55中的PMOS晶體管TP7。自刷新控制電路55包括一個(gè)OSC控制電路34、振蕩電路56、電平檢測(cè)電路33、循環(huán)計(jì)數(shù)器18和請(qǐng)求產(chǎn)生電路19。
除了反相器電路21和22以及NOR電路25之外，振蕩電路56包括一個(gè)反相器電路57和NOR電路58。NOR電路58的第一輸入端被提供該進(jìn)入信號(hào)NAPe，并且NOR電路58的第二輸入端被提供電平檢測(cè)電路33的檢測(cè)信號(hào)mon。
在正常待機(jī)模式中，當(dāng)進(jìn)入信號(hào)NAPe變?yōu)榈碗娖綍r(shí)，OSC控制電路34產(chǎn)生具有預(yù)定電壓的振蕩頻率控制信號(hào)VR，并且電平檢測(cè)電路33產(chǎn)生低電平的檢測(cè)信號(hào)mon。NOR電路58使得其輸出信號(hào)響應(yīng)低電平的檢測(cè)信號(hào)mon而變?yōu)楦唠娖?。反相器電?7使NOR電路58的輸出信號(hào)反相，并且把低電平的反相信號(hào)提供到NOR電路25。在這種情況中，NOR電路25作為一個(gè)邏輯反相電路，并且該反相器電路21和22以及NOR電路25作為一個(gè)環(huán)形振蕩器。
在小睡模式中，當(dāng)進(jìn)入信號(hào)NAPe變?yōu)楦唠娖綍r(shí)，NOR電路58使其輸出信號(hào)變?yōu)榈碗娖?。反相器電?7使NOR電路58的輸出信號(hào)反相，并且把高電平的反相信號(hào)提供到NOR電路25，以停止振蕩信號(hào)OSC的傳輸。在該狀態(tài)中，停止把電能提供到OSC控制電路34，并且振蕩頻率控制信號(hào)VR的電壓被降低到地電壓VSS。當(dāng)振蕩頻率控制信號(hào)VR的電壓降低到預(yù)定電壓或更低時(shí)，電平檢測(cè)電路33產(chǎn)生高電平的檢測(cè)信號(hào)mon。
當(dāng)該模式從小睡模式返回到正常模式時(shí)，低電平的進(jìn)入信號(hào)NAPe把電能提供給OSC控制電路34，并且把振蕩頻率控制信號(hào)增加到預(yù)定電壓。電平檢測(cè)電路33的檢測(cè)信號(hào)mon在振蕩頻率控制信號(hào)VR不穩(wěn)定的過(guò)渡周期中保持為高電平。檢測(cè)信號(hào)mon停止輸出振蕩信號(hào)OSC。從而，當(dāng)振蕩頻率控制信號(hào)VR到達(dá)預(yù)定電壓時(shí)，檢測(cè)信號(hào)mon列為低電平。這重新開(kāi)始輸出振蕩信號(hào)OSC。在該實(shí)施例中，在振蕩頻率控制信號(hào)VR不穩(wěn)定的過(guò)渡周期中，以穩(wěn)定的振蕩頻率產(chǎn)生該振蕩信號(hào)OSC。
本實(shí)施例被認(rèn)為是說(shuō)明性而非限制性的，并且本發(fā)明不限于在此給出的具體細(xì)節(jié)，而可以在所附權(quán)利要求和等價(jià)表述的范圍內(nèi)改變。
權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)器件，其執(zhí)行用于數(shù)據(jù)保留的刷新，具有停止刷新的斷電模式，該器件包括一個(gè)振蕩電路(17、35、45、56)，用于產(chǎn)生一個(gè)振蕩信號(hào)；以及一個(gè)請(qǐng)求產(chǎn)生電路(19)，用于用該振蕩電路的振蕩信號(hào)產(chǎn)生一個(gè)刷新請(qǐng)求信號(hào)(req)，該器件的特征在于，該振蕩電路響應(yīng)一個(gè)斷電模式進(jìn)入信號(hào)(NAPe)而停止振蕩信號(hào)的產(chǎn)生。
2.根據(jù)權(quán)利要求1所述的器件，其特征在于，在該振蕩電路響應(yīng)該斷電模式進(jìn)入信號(hào)(NAPe)產(chǎn)生一個(gè)結(jié)束振蕩信號(hào)之后，該振蕩電路停止新的振蕩信號(hào)的產(chǎn)生，并且當(dāng)該斷電模式進(jìn)入信號(hào)被無(wú)效時(shí)，該振蕩電路與該無(wú)效相同步地產(chǎn)生該振蕩信號(hào)。
3.根據(jù)權(quán)利要求1或2所述的器件，其特征在于，該振蕩電路包括一個(gè)邏輯門(26)，用于響應(yīng)該斷電模式進(jìn)入信號(hào)停止振蕩信號(hào)的產(chǎn)生。
4.根據(jù)權(quán)利要求3所述的器件，其特征在于，該邏輯門包括一個(gè)NOR電路。
5.根據(jù)權(quán)利要求1至4所述的器件，其特征在于一個(gè)振蕩控制電路(34、44、51)，其連接到該振蕩電路，以產(chǎn)生一個(gè)控制信號(hào)(VR)，用于控制該振蕩信號(hào)的頻率；以及一個(gè)晶體管(TP5、TN4)，用于響應(yīng)該斷電模式進(jìn)入信號(hào)切斷振蕩控制電路的電源。
6.根據(jù)權(quán)利要求5所述的器件，其特征在于，該振蕩控制電路產(chǎn)生一個(gè)恒流控制信號(hào)和一個(gè)恒壓控制信號(hào)之一。
7.根據(jù)權(quán)利要求5或6所述的器件，其特征在于，具有一個(gè)電平檢測(cè)電路(33)，其連接到該振蕩控制電路，以檢測(cè)該控制信號(hào)的電壓電平，并且產(chǎn)生一個(gè)檢測(cè)信號(hào)(mon)。
8.根據(jù)權(quán)利要求7所述的器件，其特征在于，一個(gè)開(kāi)關(guān)(TP7)，其連接到該振蕩電路和該電平檢測(cè)電路，以響應(yīng)該檢測(cè)信號(hào)有選擇地把該振蕩信號(hào)提供到該請(qǐng)求產(chǎn)生電路。
9.根據(jù)權(quán)利要求7所述的器件，其特征在于，該請(qǐng)求產(chǎn)生電路包括一個(gè)循環(huán)計(jì)數(shù)器(18)，用于計(jì)數(shù)該振蕩電路的振蕩信號(hào)，該器件的特征在于一個(gè)開(kāi)關(guān)電路(TP7)，其連接在振蕩電路和循環(huán)計(jì)數(shù)器之間，以響應(yīng)該檢測(cè)信號(hào)有選擇地把該振蕩信號(hào)提供到該循環(huán)計(jì)數(shù)器。
10.根據(jù)權(quán)利要求7所述的器件，其特征在于，該振蕩電路包括一個(gè)邏輯門(58)，用于響應(yīng)該斷電模式進(jìn)入信號(hào)(NAPe)和該檢測(cè)信號(hào)(mon)停止該振蕩信號(hào)的產(chǎn)生。
11.根據(jù)權(quán)利要求10所述的器件，其特征在于，該邏輯門包括一個(gè)NOR電路(58)。
12.根據(jù)權(quán)利要求5或6所述的器件，其特征在于包括一個(gè)前置單元(43)，其連接到該振蕩控制電路的輸出端，以響應(yīng)該斷電模式進(jìn)入信號(hào)把具有預(yù)定電壓(VR2)的另一個(gè)控制信號(hào)提供給該振蕩控制電路。
13.根據(jù)權(quán)利要求12所述的器件，其特征在于，該預(yù)定電壓基本上等于該控制信號(hào)的電壓。
14.根據(jù)權(quán)利要求12或13所述的器件，其特征在于，該振蕩電路包括一個(gè)邏輯門(25)，用于響應(yīng)該斷電模式進(jìn)入信號(hào)(NAPe)停止該振蕩信號(hào)的產(chǎn)生。
15.根據(jù)權(quán)利要求12或14所述的器件，其特征在于，包括一個(gè)振蕩器(13a)，用于產(chǎn)生該另一個(gè)控制信號(hào)，以及根據(jù)該另一個(gè)控制信號(hào)產(chǎn)生另一個(gè)振蕩信號(hào)；以及一個(gè)電壓產(chǎn)生電路(13b)，其連接到該振蕩器，以用該另一個(gè)振蕩信號(hào)產(chǎn)生內(nèi)部電源電壓。
16.根據(jù)權(quán)利要求15所述的器件，其特征在于，包括一個(gè)開(kāi)關(guān)電路(250、252)，用于響應(yīng)另一個(gè)斷電模式進(jìn)入信號(hào)(SLEEPe)，切斷該振蕩器的電源。
17.一個(gè)半導(dǎo)體存儲(chǔ)器件，其中包括一個(gè)斷電控制電路(12)，用于產(chǎn)生一個(gè)斷電模式進(jìn)入信號(hào)；以及刷新控制電路(11)，用于為該半導(dǎo)體存儲(chǔ)器件產(chǎn)生一個(gè)刷新請(qǐng)求信號(hào)(req)，該刷新控制電路包括用于產(chǎn)生一個(gè)振蕩信號(hào)的一個(gè)振蕩電路(17、35、45、56)、連接到該振蕩電路用于產(chǎn)生一個(gè)控制該振蕩信號(hào)的頻率的控制信號(hào)的振蕩控制電路(34、44、51)、用于對(duì)該振蕩電路的振蕩信號(hào)進(jìn)行計(jì)數(shù)的循環(huán)計(jì)數(shù)器(18)、以及連接到該循環(huán)計(jì)數(shù)器以根據(jù)一個(gè)計(jì)數(shù)值產(chǎn)生該刷新請(qǐng)求信號(hào)(req)的請(qǐng)求產(chǎn)生電路(19)，該器件的特征在于該振蕩電路響應(yīng)該斷電模式進(jìn)入信號(hào)(NAPe)停止該振蕩信號(hào)的產(chǎn)生。
18.根據(jù)權(quán)利要求17所述的器件，其特征在于，在該振蕩電路響應(yīng)該斷電模式進(jìn)入信號(hào)產(chǎn)生一個(gè)結(jié)束振蕩信號(hào)之后，該振蕩電路停止新的振蕩信號(hào)的產(chǎn)生，并且當(dāng)該斷電模式進(jìn)入信號(hào)被無(wú)效時(shí)，該振蕩電路與該無(wú)效相同步地產(chǎn)生該振蕩信號(hào)。
19.根據(jù)權(quán)利要求17或18所述的器件，其特征在于，包括一個(gè)第一開(kāi)關(guān)電路(TP5、TN4)，用于響應(yīng)該刷新請(qǐng)求信號(hào)切斷該振蕩控制電路的電源；一個(gè)電平檢測(cè)電路(33)，其連接到該振蕩控制電路，以檢測(cè)該控制信號(hào)的電壓電平，并且產(chǎn)生一個(gè)檢測(cè)信號(hào)(mon)；以及一個(gè)第二開(kāi)關(guān)電路(TP7)，其連接在該振蕩電路和循環(huán)計(jì)數(shù)器之間，以響應(yīng)該檢測(cè)信號(hào)有選擇地把該振蕩信號(hào)提供到該循環(huán)計(jì)數(shù)器。
20.根據(jù)權(quán)利要求17或18所述的器件，其特征在于，包括一個(gè)第一開(kāi)關(guān)電路(TP5、TN4)，用于響應(yīng)該刷新請(qǐng)求信號(hào)(req)切斷該振蕩控制電路的電源；以及一個(gè)前置單元(43)，其連接到該振蕩控制電路的輸出端，以響應(yīng)該斷電模式進(jìn)入信號(hào)把具有預(yù)定電壓(VR2)的另一個(gè)控制信號(hào)提供到該振蕩控制電路。
21.根據(jù)權(quán)利要求20所述的器件，其特征在于，包括一個(gè)振蕩器(13a)，用于產(chǎn)生該另一個(gè)控制信號(hào)并且根據(jù)該另一個(gè)控制信號(hào)產(chǎn)生該另一個(gè)振蕩信號(hào)；電壓產(chǎn)生電路(13b)，其連接到該振蕩器，以利用該另一個(gè)振蕩信號(hào)產(chǎn)生內(nèi)部電源電壓；以及第二開(kāi)關(guān)電路(250、252)，用于響應(yīng)另一個(gè)斷電模式進(jìn)入信號(hào)切斷該振蕩器和電壓產(chǎn)生電路的電源。
22.根據(jù)權(quán)利要求21所述的器件，其特征在于，該斷電模式是一個(gè)刷新停止模式，并且該另一個(gè)斷電模式是休眠模式。
23.一種用于控制半導(dǎo)體存儲(chǔ)器件的方法，該半導(dǎo)體存儲(chǔ)器件具有定期執(zhí)行刷新的正常模式以及停止刷新的斷電模式，其中該半導(dǎo)體存儲(chǔ)器件包括一個(gè)刷新控制電路(11)，用于執(zhí)行振蕩操作和產(chǎn)生一個(gè)刷新請(qǐng)求信號(hào)(ref)，該方法的特征在于包括如下步驟從該正常模式轉(zhuǎn)移到斷電模式；通過(guò)在斷電模式的過(guò)程中停止刷新控制電路的振蕩操作而產(chǎn)生該刷新請(qǐng)求信號(hào)；把該模式從斷電模式返回到該正常模式；以及通過(guò)在正常模式的過(guò)程中開(kāi)始振蕩操作而產(chǎn)生該刷新請(qǐng)求信號(hào)。
24.根據(jù)權(quán)利要求23所述的方法，其特征在于，該半導(dǎo)體存儲(chǔ)器件包括一個(gè)內(nèi)部發(fā)電電路(13)，用于產(chǎn)生內(nèi)部電源電壓，并且停止產(chǎn)生刷新請(qǐng)求信號(hào)的步驟包括在斷電模式的過(guò)程中激活該內(nèi)部發(fā)電電路。
25.根據(jù)權(quán)利要求23或24所述的方法，其特征在于，該刷新控制電路包括一個(gè)振蕩電路(34、44、51)，用于執(zhí)行振蕩操作和產(chǎn)生一個(gè)振蕩信號(hào)，并且用于停止產(chǎn)生刷新請(qǐng)求信號(hào)的步驟包括停止該振蕩電路的振蕩操作。
26.根據(jù)權(quán)利要求25所述的方法，其特征在于，該刷新控制電路包括一個(gè)連接到該振蕩電路的振蕩控制電路(34、44)，以產(chǎn)生用于控制該振蕩信號(hào)的頻率的控制信號(hào)，以及用于停止產(chǎn)生刷新請(qǐng)求信號(hào)的步驟包括通過(guò)切斷該振蕩控制電路的電源而停止產(chǎn)生控制信號(hào)。
27.根據(jù)權(quán)利要求26所述的方法，其特征在于，包括檢測(cè)該控制信號(hào)的電壓，以及當(dāng)所檢測(cè)電壓到達(dá)預(yù)定電壓時(shí)允許從該振蕩電路輸出振蕩信號(hào)的步驟。
28.根據(jù)權(quán)利要求23所述的方法，其特征在于，該半導(dǎo)體存儲(chǔ)器件包括一個(gè)內(nèi)部發(fā)電電路(13)，用于通過(guò)根據(jù)具有預(yù)定電壓的第一控制信號(hào)執(zhí)行振蕩操作而產(chǎn)生內(nèi)部電源電壓，其中該刷新控制電路包括一個(gè)振蕩電路(34、44、51)，用于執(zhí)行振蕩操作和產(chǎn)生一個(gè)振蕩信號(hào)，以及一個(gè)振蕩控制電路(34、44)，其連接到該振蕩電路，以產(chǎn)生用于控制該振蕩信號(hào)的頻率的第二控制信號(hào)，其中用于停止產(chǎn)生刷新請(qǐng)求信號(hào)的步驟包括在斷電模式中，通過(guò)切斷該振蕩控制電路的電源而停止第二控制信號(hào)的產(chǎn)生，該方法的特征在于包括把該內(nèi)部發(fā)電電路的第一控制信號(hào)提供給該振蕩控制電路的步驟。
全文摘要
一種半導(dǎo)體存儲(chǔ)器件，其執(zhí)行用于數(shù)據(jù)保留的刷新，具有停止刷新的斷電模式。該器件包括一個(gè)請(qǐng)求產(chǎn)生電路(19)，用于用一個(gè)振蕩電路所產(chǎn)生的振蕩信號(hào)產(chǎn)生一個(gè)刷新請(qǐng)求信號(hào)(req)。該振蕩電路響應(yīng)一個(gè)斷電模式進(jìn)入信號(hào)(NAPe)而停止振蕩信號(hào)的產(chǎn)生。這樣減小該半導(dǎo)體存儲(chǔ)器件的電流消耗。
文檔編號(hào)G11C11/406GK1474412SQ03107228
公開(kāi)日2004年2月11日 申請(qǐng)日期2003年3月18日 優(yōu)先權(quán)日2002年8月8日
發(fā)明者栗田裕司 申請(qǐng)人:富士通株式會(huì)社