專利名稱：強(qiáng)電介質(zhì)存儲裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及強(qiáng)電介質(zhì)存儲裝置。
但是，該有源型強(qiáng)電介質(zhì)存儲裝置與作為由存儲單元的一個元件構(gòu)成的另外的不易失性存儲裝置而被人所知的閃存、EEPROM等相比較，存儲器面積大，不能大容量化。
作為將各單元作為一個強(qiáng)電介質(zhì)電容器的強(qiáng)電介質(zhì)存儲裝置曾刊登在特開平9-116107。
本發(fā)明的強(qiáng)電介質(zhì)存儲裝置，其特征在于具有被配置的相互平行的多根字線、和所述多根字線相交叉且相互平行地被配置的多根位線、配置在所述多根字線及所述多根位線的各交叉點(diǎn)上的多個強(qiáng)電介質(zhì)存儲單元、驅(qū)動所述多根字線的字線驅(qū)動部、驅(qū)動所述多根位線的位線驅(qū)動部、對所述多根字線驅(qū)動部及所述多根位線驅(qū)動部提供多路驅(qū)動電壓的電源電路、連接在所述多根字線及所述多根位線的端部并使所述多根字線及所述多根位線全部短路的短路電路。
根據(jù)本發(fā)明，在將位于多根字線和多根位線的各交叉點(diǎn)形成的多個強(qiáng)電介質(zhì)電容器數(shù)據(jù)寫入、數(shù)據(jù)讀出和數(shù)據(jù)再寫入之后，有必要將多根字線及多根位線的各電極進(jìn)行同電位的均衡動作。由于該均衡動作采用短路電路來實施，因而就可以利用多根字線及多根位線的電荷的充放電來進(jìn)行均衡動作，降低電能的消耗。另外，利用多根字線及多根位線的電荷的充放電，就可以達(dá)到使多根字線及多根位線為下一個動作方式準(zhǔn)備的預(yù)充電的效果。
在這里，被配置的所述多個強(qiáng)電介質(zhì)存儲單元的存儲單元陣列被分割成多個區(qū)塊，在所述多個區(qū)塊上也可以各分別配置有所述字線驅(qū)動器、所述位線驅(qū)動器及所述短路電路。
并且，該短路動作，也可以在不要求比較高速化的數(shù)據(jù)寫入后實施。另外，在電源投入時和電源斷開時，如使多根字線及多根位線短路的話，就成為電源投入時的字線、位線驅(qū)動器或電源電路內(nèi)的晶體管的不穩(wěn)定的起因，就可以防止強(qiáng)電介質(zhì)電容器被施加難以預(yù)料的電壓。
短路電路可以直接連接在多根字線及多根位線的端部(一端或兩端)上。這樣，字線、位線驅(qū)動器或電源電路內(nèi)的晶體管就不會介于存儲單元陣列和短路電路之間，在短路動作時就不會受到干擾的不良影響或因晶體管不穩(wěn)定帶來的意外事態(tài)的不良影響，從而就可以確保安定的短路動作。另外，由于短路線路的全長較短，連接負(fù)荷容量少，因而短路動作就達(dá)到高速化。
在實施短路動作之前，將在動作方式時選擇的字線及位線的電位接近于非選擇的字線或位線的電位，通過字線和位線驅(qū)動器就可以進(jìn)行預(yù)驅(qū)動了。選擇字線及選擇位線和非選擇字線及非選擇位線相比根數(shù)少，和它們連接的負(fù)荷容量也少，因此放電速度比較快。當(dāng)將充放電速度不同的字線和位線一起短路時，就有可能因不能預(yù)測電荷移動的動向而發(fā)生意外事態(tài)。因此，在短路動作之前，要將充放電速度快的選擇字線及選擇位線預(yù)驅(qū)動，以便接近充放電速度慢的非選擇字線和位線的電位。
在電源投入時，從該電源投入后的電源電位上升途中至規(guī)定期間、也可以將多個短路開關(guān)接通。在電源斷開時，在到達(dá)電源斷開后的時間的規(guī)定期間，也可以將多個短路開關(guān)接通。這樣，當(dāng)在字線、位線驅(qū)動器或電源電路內(nèi)的晶體管不穩(wěn)定的時候，將字線及位線進(jìn)行均衡，以防止對強(qiáng)電介質(zhì)電容器施加難以預(yù)料的電壓。
要想在電源投入時及電源斷開時的雙方實現(xiàn)短路動作，就要設(shè)置與多根字線及多根位線的各根線和共用短路線之間連接的多個第1短路開關(guān)，也可以設(shè)置和該多個第1短路開關(guān)分別并聯(lián)的多個第2短路開關(guān)。在電源投入時，通過第1控制信號將多個第1短路開關(guān)接通，在電源斷開時，通過第2控制信號將多個第2短路開關(guān)接通即可。
上述的短路動作，也可以將共用短路線接地，將多根字線及多根位線與接地電位均衡即可。這樣，特別是通過當(dāng)電源投入時或電源斷開時的短路動作使字線及位線接地，由于沒有殘留電荷就可以發(fā)揮更穩(wěn)定的均衡效果。
另外，本發(fā)明在多根字線及位線的各交叉點(diǎn)形成的多個強(qiáng)電介質(zhì)存儲單元的各單元僅由強(qiáng)電介質(zhì)電容器所構(gòu)成。因而能夠在交叉點(diǎn)型或無源型的強(qiáng)電介質(zhì)存儲裝置中得到良好的實施。
圖2為

圖1表示的存儲單元陣列的概要立體圖。
圖3為圖1表示的強(qiáng)電介質(zhì)存儲單元的磁滯特性圖。
圖4為表示強(qiáng)電介質(zhì)存儲單元陣列的讀時(寫入數(shù)據(jù)“0”時)的字線、位線的設(shè)定電位的概要說明圖。
圖5為字線及位線的短路動作時的等價電路圖。
圖6為表示強(qiáng)電介質(zhì)存儲單元陣列的重寫時(寫入數(shù)據(jù)“1”時)的字線、位線的設(shè)定電位的概要說明圖。
圖7為說明本發(fā)明的第1實施方案的短路時序的概要說明圖。
圖8為說明本發(fā)明的第2實施方案的預(yù)驅(qū)動時序及短路時序的概要說明圖。
圖9為在本發(fā)明的第2實施方案中字線、位線的電位遷移圖。
圖10為本發(fā)明第3實施方案的強(qiáng)電介質(zhì)存儲裝置的概要說明圖。
圖11為表示圖10所表示的電源接通時序發(fā)生電路的實例的電路圖。
圖12為圖11所表示的電源接通時序發(fā)生電路的動作時序圖。
圖13為本發(fā)明第4實施方案的強(qiáng)電介質(zhì)存儲裝置的概要說明圖。
圖14為表示圖13所表示的電源斷開時序發(fā)生電路的實例的電路圖。
圖15為圖14所表示的電源斷開時序發(fā)生電路的動作時序圖表。
圖16為本發(fā)明第5實施方案的強(qiáng)電介質(zhì)存儲裝置的概要說明圖。
圖17為本發(fā)明第6實施方案的強(qiáng)電介質(zhì)存儲裝置的概要說明圖。
通過上述的構(gòu)造，在多根字線14及多根位線16的各交叉點(diǎn)(交叉點(diǎn)型)，如圖1所示，分別形成強(qiáng)電介質(zhì)存儲單元18。根據(jù)此構(gòu)造，如圖2所示的存儲器被稱為交叉點(diǎn)型FeRAM或無源型FeRAM。這樣，如圖2所示的存儲器與具有在各單元上均配置一個晶體管及電容器(強(qiáng)電介質(zhì))的1T/1C單元、或在其每個單元上還配置參考單元的2T/2C單元的有源型存儲器不同。
本實施方案的FeRAM由于在存儲單元陣列10內(nèi)不需要晶體管，因而就可以高度集成化，而且可以將圖2的構(gòu)造進(jìn)行多層地疊層。另外，配置有CMOS邏輯電路的驅(qū)動電路基片可以配置在如圖2的構(gòu)造的下方。
在本實施方案中，所使用的強(qiáng)電介質(zhì)可以適當(dāng)?shù)夭捎肧BT(鍶—鉍—鉭)、PZT(鉛—鋯—鈦)BLT(鉍—鑭—鈦)和這些氧化物的無機(jī)材料，但也可以采用其他的無機(jī)材料或有機(jī)材料。
形成在本實施方案中所使用的字線14及位線16的電極材料，從耐氧化性強(qiáng)、耐熱性高的角度講，可以適當(dāng)?shù)夭捎勉K(Pt)、銥(Ir)、銥氧化物(IrO2)、鍶—釕和其氧化物，但也可以采用其他的導(dǎo)電材料。
作為該存儲單元陣列10的驅(qū)動電路系，設(shè)有驅(qū)動多根字線14的字線驅(qū)動器20、和驅(qū)動多根位線16的位線驅(qū)動器22、對字線及位線驅(qū)動器10、22提供多路驅(qū)動電壓(Vs，2Vs/3，Vs/3，0)的電源電路24。字線驅(qū)動器20與多根字線14的每根的一端(圖1的左端)相連接，位線驅(qū)動器22與多根位線16的每根的一端(圖1的上端)相連接。
字線驅(qū)動器20內(nèi)包含有行方向地址解碼器，根據(jù)讀、寫和重寫模式(在寫、重寫時還要根據(jù)應(yīng)寫入的數(shù)據(jù))向地址被選擇的一根字線14和剩下的非選擇的字線14提供電位。同樣，位線驅(qū)動器22內(nèi)包含有列方向地址解碼器，根據(jù)讀、寫和重寫模式(在寫、重寫時還要根據(jù)應(yīng)寫入的數(shù)據(jù))向地址被選擇的至少一根位線16和剩下的非選擇的位線14提供電位。
在本實施方案中，還設(shè)置有將多根字線14及多根位線16全部短路的短路電路30。該短路電路30與多根字線14及多根位線16的每根另一端的端部相連接。
而且，也可以在強(qiáng)電介質(zhì)存儲裝置的全部的字線14及位線16的端部設(shè)置一個短路電路30，將存儲單元陣列10分割為多個區(qū)塊，在其每個區(qū)塊上設(shè)置短路電路。在這個時候，在每塊中均設(shè)置有字線驅(qū)動器20及位線驅(qū)動器22。
如圖1所示的短路電路30具有共用短路線32。另外，該短路電路30具有在多根字線14及多根位線16的每根的另外端部和共用短路線32的之間連接的多個短路開關(guān)34。各短路開關(guān)34比如由N型MOS晶體管構(gòu)成，通過共用門控線36同時被接通、斷開。
下面，關(guān)于圖1所示的FeRAM的動作進(jìn)行說明。圖3表示了如圖1所示的存儲單元18的自發(fā)極化P和極化電荷Q(極化P的變化×電容器面積)的電壓依存性的磁滯特性。
在圖3中，比如對位線16來講將字線14的電位升高方向作為正(+)方向。當(dāng)字線14及位線電位為同電位(同時也包含OV電源OFF時)時，存儲單元18的施加電壓就為OV。此時的強(qiáng)電介質(zhì)電容器具有兩種殘留極化±Pr(圖3的A點(diǎn)及D點(diǎn))。例如，將圖3的D點(diǎn)的殘留極化Pr定為“0”的存儲狀態(tài)、將圖3的A點(diǎn)的殘留極化-Pr定為“1”的存儲狀態(tài)，就可以得到兩個值的存儲狀態(tài)。
在這里，圖3的點(diǎn)C及點(diǎn)F分別為強(qiáng)電介質(zhì)存儲單元18的飽和極化點(diǎn)。另外，圖3的點(diǎn)B及點(diǎn)E為極化方向反轉(zhuǎn)的點(diǎn)。象該點(diǎn)B或點(diǎn)E一樣將0極化值的電壓稱為抗電壓。
根據(jù)圖3的磁滯特性，在寫入數(shù)據(jù)“0”的時候，對強(qiáng)電介質(zhì)存儲單元18施加電壓Vs，在移動到圖3的點(diǎn)C后，也可以將對強(qiáng)電介質(zhì)存儲單元18施加的電壓作為OV移動到點(diǎn)C。相反，在寫入數(shù)據(jù)“1”的時候，對強(qiáng)電介質(zhì)存儲單元18施加電壓Vs，在移動到圖3的點(diǎn)F后，也可以將對強(qiáng)電介質(zhì)存儲單元18施加的電壓作為OV移動到點(diǎn)A。
數(shù)據(jù)讀出是通過對處于點(diǎn)A和點(diǎn)D的極化狀態(tài)的強(qiáng)電介質(zhì)存儲單元18施加電壓+Vs來進(jìn)行的。
選擇單元18a的殘留極化，無論是圖3的A點(diǎn)還是D點(diǎn)，通過上述的讀動作就成為圖3的C點(diǎn)的極化狀態(tài)。這時，在從A點(diǎn)移動到C點(diǎn)的時候(存儲狀態(tài)為“1”的讀時)，超過極化點(diǎn)為0的B點(diǎn)，極化方向從正轉(zhuǎn)向負(fù)。為此，在位線16上就有如圖3所示的相當(dāng)于比較大的電荷量Q1的比較大的電流通過。另一方面，在從D點(diǎn)移動到C點(diǎn)的時候(存儲狀態(tài)為“0”的讀時)，極化方向不變，只是極化量發(fā)生變化。這樣，在位線16上就會有如圖3所示的相當(dāng)于比較小的電荷量Q2的比較小的電流通過。為此，根據(jù)把在位線上通過的電流和圖中未表示的參考電流相比較，就可以判定存儲狀態(tài)是為“1”還是為“0”。
下面，以數(shù)據(jù)讀出為例，對在字線14及位線16的電位設(shè)定來進(jìn)行說明。該電位設(shè)定是通過接受來自電源電路24提供的4種電位(Vs，2Vs/3，Vs/3，0)的字線驅(qū)動器20及位線驅(qū)動器22來被實施的。而且，電位Vs，0就成為兩種選擇電位，電位2Vs/3，Vs/3就成為兩種非選擇電位。在該數(shù)據(jù)讀出時，短路電路30的所有的短路開關(guān)34都被斷開。
在圖4中表示了一個選擇單元18a和另外的非選擇單元18b。與位于地址(2，2)的選擇單元18a相連接的字線14被設(shè)定在電位Vs(字線選擇電位)，位線16被設(shè)定在電位0(位線選擇電位)。這樣，選擇單元18a就會被施加Vs-0＝Vs的正電場。為此，在選擇單元18a上的殘留極化，無論是圖3的A點(diǎn)還是D點(diǎn)，通過上述的讀動作就成為圖3的C點(diǎn)的極化狀態(tài)了。因而，只要檢測出與選擇單元18a相連接的位線16的電流，如上所述的那樣，就可以判定存儲狀態(tài)為“1”還是為“0”。
還有，對圖3C點(diǎn)的極化狀態(tài)的設(shè)定，和數(shù)據(jù)“0”的寫入動作一樣。這樣，在寫入數(shù)據(jù)‘0’的時候也可以按圖4那樣進(jìn)行電位設(shè)定。
另外，實際的讀數(shù)據(jù)動作，對在一根字線14上的多個存儲單元18同時實施，8位和16位等的一組數(shù)據(jù)就會同時被讀出來。
在該讀數(shù)據(jù)時，如圖4所示的與非選擇單元18b相連接的所有的字線14被設(shè)定在電位Vs/3(字線非選擇電位)，與非選擇單元18b相連接的所有的位線16被設(shè)定在電位2Vs/3(位線非選擇電位)。這時，對非選擇單元18b施加的電壓為±Vs/3。這一結(jié)果，就使得為A點(diǎn)極化狀態(tài)的非選擇單元18b就會向圖3的H點(diǎn)、I點(diǎn)中的任何一點(diǎn)移動。即使從A點(diǎn)向I點(diǎn)移動，也不會越過反轉(zhuǎn)點(diǎn)B，因而存儲數(shù)據(jù)就不會反轉(zhuǎn)。另外，為D點(diǎn)的極化狀態(tài)的非選擇單元18b就會向圖3的G點(diǎn)和J點(diǎn)中的任何一點(diǎn)移動。在這一場合也是即使從D點(diǎn)向G點(diǎn)移動，也不會越過反轉(zhuǎn)點(diǎn)E，因而存儲數(shù)據(jù)就不會反轉(zhuǎn)。
(讀后的短路動作)在讀數(shù)據(jù)動作后，有必要將圖3的C點(diǎn)的極化狀態(tài)返回到原來的A點(diǎn)和B點(diǎn)，作為此工序的一項來實施短路動作。圖5為將圖1所示的短路電路30內(nèi)的所有的短路開關(guān)34接通的短路狀態(tài)的等價電路圖。在這個時候，字線14及位線16在與各驅(qū)動器20、22連接的一端的側(cè)面被設(shè)定為未接地線(FL)的狀態(tài)。
當(dāng)將所有的字線14及位線16短路時，電荷就從電位高的一方向低的一方移動，從而進(jìn)行使所有的字線14及位線16的電位最終達(dá)到同樣的均衡動作。這時，通過在所有的字線14及位線16內(nèi)的內(nèi)部電荷的移動來達(dá)到均衡，因而就不會發(fā)生電能消耗。
通過該短路動作，由于對選擇位線18a施加的電壓為OV，因此圖3的C點(diǎn)的極化狀態(tài)就向D點(diǎn)的極化狀態(tài)移動。這樣，在讀動作前，就可以將為D點(diǎn)的極化狀態(tài)的選擇單元18a恢復(fù)到原來的D點(diǎn)的極化狀態(tài)。另外，由于對位于圖3的G、I、J點(diǎn)中的任何一點(diǎn)的極化狀態(tài)的非選擇單元18b所施加的電壓也為0，因而就會被恢復(fù)到讀動作前的A點(diǎn)或D點(diǎn)的極化狀態(tài)。
另一方面，最初位于A點(diǎn)的極化狀態(tài)的選擇單元18a通過讀動作在向C點(diǎn)移動后，根據(jù)本短路動作向D點(diǎn)移動。再通過此后的重寫動作及后面的短路動作，就會由D點(diǎn)經(jīng)過E、F點(diǎn)回到A點(diǎn)。
(重寫動作)圖6表示了將最初位于A點(diǎn)的極化狀態(tài)的選擇單元18a在圖4的讀動作及圖5的短路動作后進(jìn)行均衡的動作。在進(jìn)行該均衡時，圖1的短路電路30中的所有的短路開關(guān)34均被斷開。在圖6中，和圖4的讀時相反，與選擇單元18a(讀時的極化狀態(tài)在點(diǎn)A，短路時移動到點(diǎn)D的極化狀態(tài)的單元)相連接的字線14的字線選擇電位和圖4的讀時的位線16的位線選擇電位(OV)相同，圖6的位線16的位線選擇電位和圖4的讀時的字線14的字線選擇電位(Vs)相同。
通過該重寫動作，對選擇單元18a施加的電壓-Vs，和數(shù)據(jù)“1”的寫入動作相同。這樣，就從圖3的點(diǎn)D越過反轉(zhuǎn)點(diǎn)E向飽和極化點(diǎn)F移動。
另一方面，對重寫時的非選擇單元18b的施加電壓和讀時一樣為±Vs/3。其結(jié)果，為A點(diǎn)和D點(diǎn)的極化狀態(tài)的非選擇單元18b和讀時同樣就會向圖3的G、H、J點(diǎn)中的任何一點(diǎn)移動，但是，和上述同樣的理由存儲數(shù)據(jù)不會反轉(zhuǎn)。
(重寫動作后的短路動作)在重寫動作后，再度實施圖5的短路動作。通過該短路動作，由于對選擇位線18a施加的電壓為OV，因而圖3的F點(diǎn)的極化狀態(tài)就會向A點(diǎn)的極化狀態(tài)移動。這樣，就可以將在讀動作前為A點(diǎn)的極化狀態(tài)的選擇單元18a恢復(fù)到最初的A點(diǎn)的極化狀態(tài)。另外，對位于圖3的G、H、I、J點(diǎn)中的任何一點(diǎn)的極化狀態(tài)的非選擇單元18b施加的電壓也就為0了，因此就恢復(fù)到讀動作前的A點(diǎn)或D點(diǎn)的極化狀態(tài)了。這樣，就可以將所有的強(qiáng)電介質(zhì)存儲單元18恢復(fù)到讀動作前的存儲狀態(tài)。
另外，在寫入數(shù)據(jù)“1”時，如上所述那樣和圖6設(shè)定同樣的電位就可以。也就是說，將與選擇單元18a相連接的字線14的電位設(shè)為OV，位線16的電位設(shè)為Vs，對選擇單元18a施加電壓-Vs，然后使其向圖3的飽和極化點(diǎn)F移動就可以。在這之后，實施圖5所表示的短路動作，就可以達(dá)到圖3的A點(diǎn)的極化狀態(tài)(數(shù)據(jù)為”1“的存儲狀態(tài))。
對于數(shù)據(jù)的寫入，通常選擇一根字線14，將數(shù)據(jù)同時寫入多個單元。在本實施方案中，圖4的數(shù)據(jù)“0”的寫入動作(寫0)和圖6的數(shù)據(jù)“1”的寫入動作(寫1)被分開實施的。在寫0的動作和寫1的動作之間也實施上述的短路動作。
在圖7中，表示將以上動作進(jìn)行的歸納。如圖7所示，在寫數(shù)據(jù)動作之后、在重寫動作之后、在寫0動作之后及寫1動作之后，就可以分別了解采用短路電路30實施的短路動作。另外，如圖7所示，在沒有實施數(shù)據(jù)的讀和寫的準(zhǔn)備狀態(tài)之后不需要短路動作。這是因為在移動到準(zhǔn)備狀態(tài)之前，短路動作已被實施，在準(zhǔn)備當(dāng)中，字線14及位線16的均衡狀態(tài)在被維持著。
(短路動作的與充電效果等)上述的短路動作，在對圖3的強(qiáng)電介質(zhì)存儲單元18施加的電壓為0V的均衡效果的基礎(chǔ)上，還可以達(dá)到使下一個動作很快開始的預(yù)充電的效果。
例如，圖4的寫動作(寫0動作)和其后實施的圖6的重寫動作(寫1動作)相比較，就有必要分別將非選擇字線14s的電位Vs/3變化到2Vs/3、將選擇字線14的電位Vs變化到0、將非選擇位線16的電位2Vs/3變化到Vs/3、將選擇位線16的電位0變化到Vs。當(dāng)在圖4的寫動作(寫0動作)和圖6的重寫動作(寫1動作)之間實施圖5的短路動作時，所有的字線14及位線16的電位就會停留在0V和Vs之間的中間電位并進(jìn)行預(yù)充電。這樣一來，就可以高速化地實施對在之后的重寫動作(寫1動作)時的字線14及位線16的電位設(shè)定。而且，該預(yù)充電動作可以通過將所有的字線14和位線16的電荷實施充放電來進(jìn)行，不會產(chǎn)生電能消耗。
還有，上述的短路動作，不經(jīng)過字線位線驅(qū)動器20、22和電源電路24，僅通過短路電路30來實現(xiàn)。如果經(jīng)過字線14及位線16、字線位線驅(qū)動器20、22，也就要考慮到與電源電路24內(nèi)的比如接地電位共用連接的問題。但是在這種場合，驅(qū)動器20、22和電源電路24內(nèi)的晶體管就會介于短路途徑的途中了。為此，除了短路途徑長、要連接多余的負(fù)荷容量、充放電慢以外，由于介于多層的晶體管之間，因而在動作上不穩(wěn)定，在可確實地進(jìn)行短路動作的信賴性方面就會遜色。在本實施方案中，將短路電路30直接與字線14及位線16的端部相連接，由于只讓一層的短路開關(guān)34接通，因而就可以消除上述的不良現(xiàn)象第2實施方案圖8為表示在短路動作之前實施預(yù)驅(qū)動動作的本發(fā)明的第2實施方案。該預(yù)驅(qū)動動作為比如如圖4所示的讀動作(寫“0”動作)之后的動作，如圖5所示在短路動作之前，將與選擇單元18a相連接的字線14及位線16通過字線驅(qū)動器20及位線驅(qū)動器22在0～Vs之間的任意的電位進(jìn)行預(yù)驅(qū)動。
作為預(yù)驅(qū)動電位，如果兼用由電源電路24供給的電位2Vs/3或Vs/3的話，就沒有必要準(zhǔn)備新的預(yù)驅(qū)動電位。
與選擇單元18a相連接的字線14及位線16也比與另外很多的非選擇單元18b相連接的字線14及位線16的總數(shù)格外地少。因而，連接與選擇單元18a相連接的字線14及位線16的負(fù)荷容量就少。
當(dāng)不進(jìn)行預(yù)驅(qū)動而實施圖5的短路動作時，由于在與選擇單元18a相連接的字線14及位線16的充放電速度也比在與非選擇單元18b相連接的字線14及位線16的充放電速度要快，所以就很難預(yù)測電荷移動的動向。
因此，在該第2實施方案中，如圖9所示，將與選擇單元18a相連接的字線14(在圖4中電位為Vs)及位線16(在圖4中電位為0)進(jìn)行與非選擇電位2Vs/3或Vs/3相接近的預(yù)驅(qū)動。這樣一來，在短路動作時就可以穩(wěn)定地進(jìn)行充放電，可期望達(dá)到所定的電位。第3實施方案圖10為本發(fā)明的第3實施方案的方框圖。與圖1不同的第1不同點(diǎn)為將共用短路線32接地。第2不同點(diǎn)為替代將圖7及圖8所示的在「短路動作」時發(fā)生的短路時序信號提供給短路開關(guān)34的共用門控線36，而在共用門控線36上連接有電源接通時序發(fā)生電路40。
分別將圖10所示的電源接通時序發(fā)生電路40的一個實例表示在圖11上，將其動作時序圖表示在圖12上。電源接通時序發(fā)生電路40輸出的PEQ1，如圖12所示的那樣，與電源電壓Vcc的電源接通時的電位上升同步地進(jìn)行電位上升，經(jīng)過所定的時間，就達(dá)到了短路電路30的短路晶體管34的閾值電壓Vth以上。這樣，既使在電源投入后，也要實施在短路電路30的短路動作。這一結(jié)果，使得在電源投入后字線、位線驅(qū)動器20、22及電源電路24中的晶體管即使變得不穩(wěn)定，也可以將圖1的字線14及位線16全部確實地與接地電位進(jìn)行均衡。
特別是在電源投入時，花費(fèi)比較長的時間(例如ms級)電源電壓才上升。為此，在字線14和位線16疊加的噪聲，即使其電平較低，但當(dāng)經(jīng)過較長的時間噪聲被疊加時，就會超過強(qiáng)電介質(zhì)電容器18的耐壓值(圖3B點(diǎn)或E點(diǎn)的電壓)。由于此原因，就會發(fā)生數(shù)據(jù)反轉(zhuǎn)、或超過單元的耐壓值使單元遭到破壞的情況。
在本實施方案中，由于所有的強(qiáng)電介質(zhì)存儲單元18的2個電極共用形成接地電位并進(jìn)行均衡，因而就可以防止存儲單元受到破壞，使電源斷開時的存儲狀態(tài)在電源接通時也能維持。另外，共用短路線32也并不一定非要接地，但事先接地的話，就可以更穩(wěn)定地維持電源斷開時的存儲狀態(tài)。
如果參照圖12來說明在圖11所示的電源接通時序發(fā)生電路40的動作的話，在時刻t0電源接通，電源電壓Vcc開始上升。由于電源電壓Vcc上升，當(dāng)?shù)?的N形MOS晶體管(以下簡稱NMOS1)的門電源電壓達(dá)到了閾值電壓以上時(時刻t1)，NMOS1就會接通。電源電壓Vcc就會進(jìn)一步上升，當(dāng)NMOS2的門電源電壓達(dá)到了閾值電壓以上時(時刻t2)，NMOS2就會接通。
從該時刻t2開始對電容器C1進(jìn)行充電。當(dāng)電容器C1的充電電壓上升，NMOS3的門電源電壓達(dá)到了閾值電壓Vth以上時(時刻t3)，NMOS3就會接通。
另一方面，由于電容器C2在電源接通時(時刻t0)開始充電，信號PEQ1也和電容器C2同樣地電位上升。然后，當(dāng)在時刻t3 NMOS3接通時，信號PEQ1被接地變?yōu)?V。這時，如圖12所示，信號PEQ1由于在電源接通后經(jīng)過規(guī)定期間，保持比圖10的短路開關(guān)34的閾值電壓Vth高的電位，因而就可以實現(xiàn)電源接通后在短路電路30的短路動作。
另外，對電源接通時序發(fā)生電路40的具體的電路可以有各種形式，主要是在電源電壓Vcc接通時，在時間上和電位上和電源電壓Vcc的電位上升同步地上升，只要經(jīng)過所定的時間能生成將短路開關(guān)34接通的信號就可以。例如，在圖11的電路中，如果增加與第1第2的N型MOS晶體管NMOS1、NMOS2串聯(lián)連接的晶體管的話，就可以將如圖12所示的電容器C2的充電開始時序進(jìn)一步進(jìn)行延時。這樣一來，就可以通過信號PEQ1將短路開關(guān)34接通的時間延長。第4實施方案圖13表示了取代圖10所示的電源接通時序發(fā)生電路40而設(shè)置有電源接通時序發(fā)生電路42的本發(fā)明的第4實施方案。
分別將圖13所示的電源接通時序發(fā)生電路42的實例表示在圖14、將其動作時序圖表表示在圖15中。電源斷開時序發(fā)生電路42的輸出PEQ2，如圖15所示那樣與電源電壓Vcc的電源斷開時(在圖15中電源斷開信號的下降沿時刻t0)同步上升，即使在電源電壓Vcc成為0V后，經(jīng)過規(guī)定期間，就可以達(dá)到構(gòu)成短路電路30的短路開關(guān)34的N型MOS晶體管34的閾值電壓Vth之上。這樣，即使在電源斷開時也可以實施在短路電路30的短路動作。其結(jié)果，在電源斷開時，字線、位線驅(qū)動器20、22及電源電路24中的晶體管即使變得不穩(wěn)定，也可以將圖1的字線14及位線16全部確實地與接地電位均衡。為此，強(qiáng)電介質(zhì)存儲單元18的2個電極共用與接地電位均衡，這樣在電源斷開時就可以維持其存儲狀態(tài)。另外，共用短路線32并不一定非要接地，但如果事先接地的話，在電源斷開時就可以更穩(wěn)定地維持存儲狀態(tài)。
參照圖15來說明圖14所示的在電源斷開時序發(fā)生電路42的動作，在時刻t0以前，通過電源斷開信號(HIGH)，第1的PMOS晶體管(以下簡稱PMOS1，以下為同樣)被斷開，信號PEQ2通過電容器C2變成接地電位。在時刻t0，當(dāng)電源斷開信號為有效(LOW)時，第1的P型MOS晶體管PMOS1就會接通。為此，通過電流沿著連接二極管的第2的P型MOS晶體管PMOS2的順向流動，在電容器C2開始充電的同時，信號PEQ2上升到電源電壓Vcc。這樣，在電源電壓Vcc開始下降前，如圖13所示的短路電路30的短路開關(guān)34被接通。當(dāng)電源電壓Vcc在t1時刻開始下降時，由于對連接二極管的第2的P型MOS晶體管PMOS2的閾值間施加了反方向的電壓，因而在第2的P型MOS晶體管PMOS2中就沒有電流流動。因而，在這之后，通過電容器C2的充電電荷來設(shè)定信號PEQ2的電位，根據(jù)其充電電荷的放電，信號PEQ2電位緩慢地下降。這時，如圖15所示那樣，信號PEQ2從電源斷開之前經(jīng)過電源斷開之后的規(guī)定期間，由于保持了比圖13的短路開關(guān)34的閾值電壓值Vth更高的電位，因而在電源接通后就可以實現(xiàn)在短路電路30的短路動作。
對電源斷開時序發(fā)生電路42的具體電路可以有各種形式，主要是即使在電源電壓Vcc的電源斷開之后，經(jīng)過所定的時間只要能生成使短路開關(guān)34接通的信號就可以。例如，如圖15所示那樣，也可以取代采用在電源電壓Vcc的電位下降之前的有效電源斷開信號，而進(jìn)行監(jiān)控電源電壓Vcc、采用開始下降時的有效的信號。第5實施方案圖16為設(shè)置如圖10所示的電源接通時序發(fā)生電路40及圖13所示的電源接通時序發(fā)生電路42的本發(fā)明的第5實施方案的方框圖。在圖16中，具有與字線14及位線16的每個端部和共用短路線32之間相連接的多個第1短路開關(guān)(NMOS)34A，在其共用門控線36A上連接有電源接通時序發(fā)生電路40。而且，還設(shè)置有與多個第1短路開關(guān)的每個分別相并聯(lián)的多個第2短路開關(guān)34B，在其共用門控線36B上連接有電源斷開時序發(fā)生電路42。這樣一來，就可以在電源接通時，將多個第1短路開關(guān)34A接通，在電源斷開時，將多個第2短路開關(guān)34B接通。這樣，無論在電源投入時還是在電源斷開時都可以使短路電路30進(jìn)行動作，使字線14及位線16確實地得到均衡。另外，圖16所示的共用短路線32為接地狀態(tài)，不接地也可以。第6實施方案圖17為表示本發(fā)明的第6實施方案的概要說明圖。在圖17中，在字線14及位線16的每根的兩側(cè)的端部和配置成環(huán)狀的共用短路線32的之間，分別設(shè)置有短路開關(guān)34。這樣一來，就有通過將短路開關(guān)34接通時在字線14及位線16上的充放電使均衡動作高速化的有利之處。另外，本發(fā)明的第2～第5實施方案也可以同樣地適用于圖16所示的第6實施方案。
另外，本發(fā)明不限定于上述的實施方案，在本發(fā)明的技術(shù)構(gòu)思的范圍內(nèi)，可以實施各種的變形。
權(quán)利要求
1.一種強(qiáng)電介質(zhì)存儲裝置，其特征在于，具有相互平行設(shè)置的多根字線、與所述多根字線相交叉且相互平行地設(shè)置的多根位線、在所述多根字線及所述多根位線的各交叉點(diǎn)設(shè)置的多個強(qiáng)電介質(zhì)存儲單元、驅(qū)動所述多根字線的字線驅(qū)動部、驅(qū)動所述多根位線的位線驅(qū)動部、向所述字線驅(qū)動部及所述位線驅(qū)動部提供多路驅(qū)動電壓的電源電路、與所述多根字線及所述多根位線的端部相連接的使所述多根字線及所述多根位線全部短路的短路電路。
2.根據(jù)權(quán)利要求1所述的強(qiáng)電介質(zhì)存儲裝置，其特征在于配置有所述多個強(qiáng)電介質(zhì)存儲單元的存儲單元陣列被分割成多個區(qū)塊，在所述的多個區(qū)塊內(nèi)分別配置有所述字線驅(qū)動部、所述位線驅(qū)動部及所述短路電路。
3.根據(jù)權(quán)利要求1所述的強(qiáng)電介質(zhì)存儲裝置，其特征在于所述字線驅(qū)動部與所述多根字線的每根的一端部相連接，所述位線驅(qū)動部與所述多根位線的每根的一端部相連接，所述短路電路與所述多根字線及所述多根位線的每根的另一端部相連接。
4.根據(jù)權(quán)利要求1所述的強(qiáng)電介質(zhì)存儲裝置，其特征在于所述字線驅(qū)動部與所述多根字線的每根的一端部相連接，所述位線驅(qū)動部與所述多根位線的每根的一端部相連接，所述短路電路與所述多根字線及所述多根位線的每根的兩個端部相連接。
5.根據(jù)權(quán)利要求1所述的強(qiáng)電介質(zhì)存儲裝置，其特征在于所述短路電路具有共用短路線、在所述多根字線及所述多根位線的每根與所述共用短路線之間相連接的多個短路開關(guān)。
6.根據(jù)權(quán)利要求5所述的強(qiáng)電介質(zhì)存儲裝置，其特征在于所述短路電路對所述多個強(qiáng)電介質(zhì)存儲單元中的至少一個選擇單元實施數(shù)據(jù)讀出、數(shù)據(jù)再寫入及數(shù)據(jù)寫入的其中任何的一個驅(qū)動模式后，使所述多個短路開關(guān)接通，使所述多根字線及多根位線全部短路。
7.根據(jù)權(quán)利要求6所述的強(qiáng)電介質(zhì)存儲裝置，其特征在于所述字線驅(qū)動部在所述驅(qū)動模式下，通過向任意一根字線提供選擇字線電位，向其他位線提供非選擇字線電位，驅(qū)動所述多根字線，所述位線驅(qū)動部在所述驅(qū)動模式下，通過向至少一根位線提供選擇位線電位，向其他的位線提供非選擇位線電位，來驅(qū)動所述多根位線，所述字線及位線驅(qū)動部在所述驅(qū)動模式后，在通過所述短路電路將所述多根字線及多根位線全部短路之前，進(jìn)行預(yù)驅(qū)動，使被選擇的字線及位線的電位成為所述選擇字線電位與所述選擇位線電位之間的電位。
8.根據(jù)權(quán)利要求5所述的強(qiáng)電介質(zhì)存儲裝置，其特征在于所述短路電路在對所述多個強(qiáng)電介質(zhì)存儲單元中的至少一個選擇單元進(jìn)行寫入數(shù)據(jù)的驅(qū)動模式后，將所述多個短路開關(guān)接通，并將所述多根字線及位線全部短路。
9.根據(jù)權(quán)利要求8所述的強(qiáng)電介質(zhì)存儲裝置，其特征在于所述字線驅(qū)動部在所述驅(qū)動模式下，通過將選擇字線電位提供給任意一根字線，將非選擇字線電位提供給其他的字線，來驅(qū)動所述多根字線，所述位線驅(qū)動部在所述驅(qū)動模式下，通過將選擇位線電位提供給至少一根位線，將非選擇位線電位提供給其他的位線，驅(qū)動所述多根位線，所述字線及位線驅(qū)動部在所述驅(qū)動模式后，在通過所述短路電路將所述多根字線及多根位線全部短路之前，進(jìn)行預(yù)驅(qū)動，使被選擇的字線及位線的電位成為所述選擇字線電位和所述位線電位之間的電位。
10.根據(jù)權(quán)利要求5所述的強(qiáng)電介質(zhì)存儲裝置，其特征在于還具有在從電源投入后的電源電位上升途中的規(guī)定的期間內(nèi)生成將所述多個短路開關(guān)接通的控制信號的控制信號生成部。
11.根據(jù)權(quán)利要求10所述的強(qiáng)電介質(zhì)存儲裝置，其特征在于所述共用短路線被接地。
12.根據(jù)權(quán)利要求5所述的強(qiáng)電介質(zhì)存儲裝置，其特征在于還具有在電源斷開時，至到達(dá)電源斷開后的規(guī)定期間內(nèi)生成將所述多個短路開關(guān)接通的控制信號的控制信號生成部。
13.根據(jù)權(quán)利要求12所述的強(qiáng)電介質(zhì)存儲裝置，其特征在于所述共用短路線被接地。
14.根據(jù)權(quán)利要求1所述的強(qiáng)電介質(zhì)存儲裝置，其特征在于所述短路電路具有共用短路線、與所述多根字線及所述多根位線的每根及所述共用短路線之間相連接的多個第1短路開關(guān)、與所述多個第1短路開關(guān)分別相并聯(lián)的多個第2短路開關(guān)、在從電源投入后的電源電位上升途中到規(guī)定的期間內(nèi)生成將所述多個第1短路開關(guān)接通的第1控制信號的第1控制信號生成部、在電源斷開時，至到電源斷開后的規(guī)定期間內(nèi)生成將所述多個第2短路開關(guān)接通的第2控制信號的第2控制信號生成部。
15.根據(jù)權(quán)利要求14所述的強(qiáng)電介質(zhì)存儲裝置，其特征在于所述共用短路線被接地。
16.根據(jù)權(quán)利要求1至15中任意一項所述的強(qiáng)電介質(zhì)存儲裝置，其特征在于所述多個強(qiáng)電介質(zhì)存儲單元的每個單元均僅由強(qiáng)電介質(zhì)電容器來構(gòu)成。
全文摘要
本發(fā)明提供一種強(qiáng)電介質(zhì)存儲裝置，在強(qiáng)電介質(zhì)薄膜的兩面分別配置有多根字線及多根位線，存儲單元由一個強(qiáng)電介質(zhì)電容器來構(gòu)成。這些字線及位線由通過電源電路提供多路驅(qū)動電壓的字線驅(qū)動部及位線驅(qū)動部所驅(qū)動，從而實施數(shù)據(jù)的寫入、讀出及再寫入的各種動作模式。并且設(shè)有與字線及位線的端部相連接的短路電路，在實施動作模式后，在電源投入和電源斷開時將這些字線及位線全部短路。
文檔編號G11C11/22GK1447434SQ0310744
公開日2003年10月8日 申請日期2003年3月20日 優(yōu)先權(quán)日2002年3月22日
發(fā)明者山村光宏 申請人:精工愛普生株式會社