專利名稱：半導(dǎo)體存儲裝置及使用該器件的電子信息裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于像蜂窩電話這樣的電子信息裝置的半導(dǎo)體存儲裝置，例如閃速存儲器，并涉及使用這種半導(dǎo)體存儲裝置的電子信息裝置。
圖9表示傳統(tǒng)常規(guī)閃速存儲器的部分結(jié)構(gòu)框圖。
如圖9所示，該閃速存儲器包括一個具有多個按行和列方向排列的存儲單元(未示出)的存儲器陣列11。這些存儲單元在按行向排列的多個字線(未示出)和按列向排列的多個位線(未示出)的交叉點(diǎn)處。每一個存儲單元都與該存儲單元附近相互交叉的一個字線和一個位線相連。所述存儲器陣列11包括一個用于在多個字線間選擇一個字線的X解碼器11a，和一個用于在多個位線間選擇一個位線的Y解碼器11b。X解碼器11a和Y解碼器11b每一個都通過輸入緩沖器13、地址計(jì)數(shù)器14和地址多路復(fù)用器15從地址板12中接收地址。根據(jù)該地址，由X解碼器11a和Y解碼器11b來選擇一個字線和一個位線。通過輸入緩沖器17和數(shù)據(jù)寄存器18從I/O板16輸入的數(shù)據(jù)被寫入連接到所選字線和位線的存儲單元。寫入存儲單元的數(shù)據(jù)從Y解碼器11b通過輸出多路復(fù)用器19和輸出緩沖器20輸出到I/O板16。
連接到地址板12的輸入緩沖器13、連接到I/O板16的輸入緩沖器17和輸出板20都由輸入/輸出邏輯21控制。
輸入/輸出邏輯21接收由外部CPU提供的控制信號，例如/CE、/WE、/OE和/RP。輸入緩沖器13、輸入緩沖器17和輸出緩沖器20由所述控制信號控制。通過這種控制，從地址板12輸入的地址被臨時存儲在輸入緩沖器13中，從I/O板16輸入的數(shù)據(jù)被臨時存儲在輸入緩沖器17中，并且輸出到I/O板16的數(shù)據(jù)被臨時存儲在輸出緩沖器20中。
命令用戶接口22接收并解碼一個命令。根據(jù)解碼結(jié)果，命令用戶接口22執(zhí)行例如以下操作(1)設(shè)置或重置狀態(tài)寄存器23中的數(shù)據(jù)，(2)切換輸出多路復(fù)用器19以向輸出緩沖器20提供從存儲器陣列11讀取的數(shù)據(jù)和從Y解碼器11b輸出的數(shù)據(jù)或者向輸出緩沖器20提供狀態(tài)寄存器23中的狀態(tài)數(shù)據(jù)，(3)將從I/板16中輸入的數(shù)據(jù)存儲在數(shù)據(jù)寄存器18中。輸入到命令用戶接口22的命令被輸出到一個寫狀態(tài)機(jī)24中。
當(dāng)從命令用戶接口22向?qū)憼顟B(tài)機(jī)24輸入命令時，寫狀態(tài)機(jī)24產(chǎn)生一個控制信號，用于控制將從I/O板16輸入的數(shù)據(jù)寫入存儲單元或從存儲單元中擦除數(shù)據(jù)的操作(以下稱作“內(nèi)部控制信號”)。由寫狀態(tài)機(jī)24產(chǎn)生的內(nèi)部控制信號被提供給一個內(nèi)部電壓產(chǎn)生電路25。根據(jù)所述內(nèi)部控制信號，執(zhí)行一個例如產(chǎn)生一個寫入或擦除數(shù)據(jù)所需的內(nèi)部電壓或停止內(nèi)部電壓的產(chǎn)生的控制操作。所述內(nèi)部控制信號還提供給一個從Y解碼器11b接收數(shù)據(jù)的數(shù)據(jù)比較器26。根據(jù)所述內(nèi)部控制信號，當(dāng)數(shù)據(jù)被寫入或擦除時用于驗(yàn)證數(shù)據(jù)的數(shù)據(jù)比較器26被控制為開或關(guān)。內(nèi)部控制信號還被提供給通過輸入緩沖器13接收輸入給地址板12的地址的地址計(jì)數(shù)器14和地址多路復(fù)用器15。當(dāng)數(shù)據(jù)被擦除時，其中數(shù)據(jù)經(jīng)過驗(yàn)證的存儲單元的地址，由地址計(jì)數(shù)器14和地址多路復(fù)用器15改變。
內(nèi)部電壓產(chǎn)生電路25包括一個電壓升高電路，用于升高外部輸入的電源電壓以便產(chǎn)生一個對寫入或擦除數(shù)據(jù)所需的內(nèi)部電壓，并包括一個電壓降低電路，用于降低升高的電壓。當(dāng)從寫狀態(tài)機(jī)24輸入一個用于激活內(nèi)部電壓產(chǎn)生電路25的內(nèi)部控制信號(激活信號)時，啟動由電壓升高電路升高內(nèi)部電壓的操作或由電壓降低電路降低內(nèi)部電壓的操作。當(dāng)從寫狀態(tài)機(jī)24輸入一個用于釋放內(nèi)部電壓產(chǎn)生電路25的內(nèi)部控制信號(釋放信號)時，停止由電壓升高電路升高內(nèi)部電壓的操作或由電壓降低電路降低內(nèi)部電壓的操作。
使用具有上述結(jié)構(gòu)的閃速存儲器，以如下方式執(zhí)行向存儲單元寫入數(shù)據(jù)或從存儲單元擦除數(shù)據(jù)的操作。首先，從外部CPU發(fā)出一個指示所述閃速存儲器例如寫入數(shù)據(jù)或刪除數(shù)據(jù)的命令。當(dāng)所述命令被輸入給閃速存儲器時，由寫狀態(tài)機(jī)24對該命令解碼，并根據(jù)解碼結(jié)果產(chǎn)生一個必要的內(nèi)部控制信號。該內(nèi)部控制信號控制所述閃速存儲器中的功能塊，以便執(zhí)行由所述命令指示的操作。


圖10表示圖9所示的寫狀態(tài)機(jī)24的部分結(jié)構(gòu)框圖。
如圖10所示，寫狀態(tài)機(jī)24包括一個用于執(zhí)行各種類型處理的處理電路101，一個用于向處理電路101提供一個控制碼的控制碼產(chǎn)生電路102，一個用于向處理電路101提供定時信號(內(nèi)部時鐘信號)的內(nèi)部時鐘產(chǎn)生電路103，和連接到處理電路101的多個鎖存寄存器A到F。
控制碼產(chǎn)生電路102具有一個描述用于執(zhí)行由所述命令指示的操作的算法的內(nèi)置控制碼(微碼)。當(dāng)輸入該命令到閃速存儲器并對控制碼產(chǎn)生電路102提供該命令指令時，對應(yīng)該命令的控制碼被從控制碼產(chǎn)生電路102提供給處理電路101。在一個閃速存儲器中，用于例如切換電壓升高電路或電壓降低電路到有效狀態(tài)或無效狀態(tài)，或?qū)⒁粋€指定的寫脈沖電壓應(yīng)用到存儲單元柵極、源極和漏極以便向存儲單元寫入數(shù)據(jù)的算法作為控制碼構(gòu)建到控制碼產(chǎn)生電路102中。
內(nèi)部時鐘產(chǎn)生電路103產(chǎn)生內(nèi)部時鐘信號并提供該內(nèi)部時鐘信號給處理電路101。
處理電路101與內(nèi)部時鐘產(chǎn)生電路103產(chǎn)生的內(nèi)部時鐘信號同步順序解碼所述控制碼，并根據(jù)解碼結(jié)果訪問鎖存寄存器A到F。
處理電路101通過鎖存寄存器選擇信號線131和數(shù)據(jù)寫/讀信號線132連接到鎖存寄存器A到F中的每一個。處理電路通過一個鎖存寄存器選擇信號訪問鎖存寄存器A到F中所指定的一個，該鎖存寄存器選擇信號通過鎖存寄存器選擇信號線131被提供給鎖存寄存器A到F中指定的那一個。從處理電路101中輸出的內(nèi)部控制信號被寫入由所述鎖存寄存器選擇信號選擇的鎖存寄存器中，從而更新鎖存數(shù)據(jù)。同時，讀取在所選擇的鎖存寄存器中的數(shù)據(jù)并提供給處理電路101。鎖存寄存器A到F中的數(shù)據(jù)被提供給圖9所示的功能塊，即內(nèi)部電壓產(chǎn)生電路25、地址計(jì)數(shù)器14、地址多路復(fù)用器15和數(shù)據(jù)比較器26。每一個功能塊都根據(jù)內(nèi)部控制信號工作。從而，處理控制碼中所描述的算法。
內(nèi)部時鐘信號的周期(也稱作“時鐘周期”)通常根據(jù)如外部提供的電源電壓的條件來專門確定。在這種情況下，設(shè)置內(nèi)部時鐘信號的周期以便保證在各種控制碼中以最低速處理的控制碼的執(zhí)行。原因如下。
控制碼都在一個時鐘周期內(nèi)處理。因此，當(dāng)內(nèi)部時鐘信號的周期太短時，以最低速處理的控制碼不能被準(zhǔn)確地執(zhí)行。原因是盡管以較高速處理的控制碼被正確地處理，但在下一個控制碼開始執(zhí)行之前以這種低速處理的控制碼沒有完全被執(zhí)行。相反，當(dāng)設(shè)置內(nèi)部時鐘信號的周期以便保證在各種控制碼中以最低速處理的控制碼的執(zhí)行時，在一個內(nèi)部時鐘信號周期內(nèi)，以較高速處理的控制碼和以這種低速處理的控制碼都被完全處理。因此，所有的控制碼都被正確地執(zhí)行。以低速處理的控制碼包括，例如描述訪問離處理電路101最遠(yuǎn)的鎖存寄存器和從該鎖存寄存器中讀取數(shù)據(jù)的處理以及在該鎖存寄存器中寫入數(shù)據(jù)的處理的控制碼。以高速處理的典型控制碼例如是表示不執(zhí)行任何操作的NOP碼。
當(dāng)設(shè)置內(nèi)部時鐘信號周期以便保證在各種控制碼中以最低速處理的控制碼的執(zhí)行時，會出現(xiàn)以下問題。
與用于以最低速處理的控制碼相同的時鐘周期被用于以較高速處理的其他控制碼。因此，這些其他控制碼在一個內(nèi)部時鐘信號周期結(jié)束之前可以被完全處理并產(chǎn)生了一個等待時間。以越高速處理的控制碼產(chǎn)生越長的等待時間。這一等待時間，當(dāng)在多個時鐘中產(chǎn)生時，會達(dá)到相當(dāng)長的時間。
在要在內(nèi)部電壓產(chǎn)生電路25中快速產(chǎn)生一個指定的內(nèi)部電壓的電源電壓條件下(圖9)，例如，在外部輸入的電源電壓為高的情況下，完成用于使內(nèi)部電壓產(chǎn)生電路25不起作用的控制碼的執(zhí)行所需的時間周期比完成內(nèi)部電壓的產(chǎn)生所需的時間周期長。因此，在其中執(zhí)行NOP碼的時鐘周期被浪費(fèi)了。
在要在內(nèi)部電壓產(chǎn)生電路25中緩慢產(chǎn)生一個指定的內(nèi)部電壓的電源電壓條件下(圖9)，例如，在外部輸入電源電壓為低的條件下，在完成內(nèi)部電壓的產(chǎn)生時執(zhí)行用于使內(nèi)部電壓產(chǎn)生電路25不起作用的控制碼。因此，在其中執(zhí)行NOP碼的時鐘周期沒有被浪費(fèi)。
以下，將說明向存儲單元寫入數(shù)據(jù)和從存儲單元擦除數(shù)據(jù)的操作作為產(chǎn)生這種浪費(fèi)的時鐘周期的操作的實(shí)例。
為了向閃速存儲器的存儲單元寫入數(shù)據(jù)或從閃速存儲器的存儲單元擦除數(shù)據(jù)，按如下執(zhí)行一系列的操作。與內(nèi)部時鐘信號同步內(nèi)部電壓開始升高，在該內(nèi)部電壓完全升高后將一個寫脈沖電壓或一個擦除脈沖電壓應(yīng)用于該存儲單元，然后降低已升高的電壓。
為了升高內(nèi)部電壓，內(nèi)部電壓產(chǎn)生電路25的電壓升高電路被激活以便啟動電壓升高操作。在一個指定時間周期內(nèi)，內(nèi)部電壓達(dá)到一個指定的內(nèi)部電壓電平。直到這時，重復(fù)執(zhí)行NOP碼。在獲得一個指定的內(nèi)部電壓電平之后，執(zhí)行用于使內(nèi)部電壓產(chǎn)生電路25的電壓升高電路不起作用的控制碼。然后，執(zhí)行一個用于將一個寫脈沖電壓或一個擦除脈沖電壓應(yīng)用到存儲單元的控制碼。
寫脈沖電壓是一個用于向存儲單元寫入數(shù)據(jù)而使用的電壓，擦除脈沖電壓是一個用于從存儲單元中擦除數(shù)據(jù)而使用的電壓。每一個脈沖電壓的起點(diǎn)和終點(diǎn)都由控制碼說明。同樣，每一個脈沖電壓的脈沖寬度由內(nèi)部時鐘信號周期的數(shù)目確定，該內(nèi)部時鐘信號周期的數(shù)目從執(zhí)行用于啟動脈沖應(yīng)用的控制碼的時間計(jì)數(shù)直到執(zhí)行用于終止脈沖應(yīng)用的控制碼的時間。
在如圖10所示的寫狀態(tài)機(jī)24的情況，控制碼產(chǎn)生電路102具有用于向存儲單元寫入數(shù)據(jù)或從存儲單元擦除數(shù)據(jù)的內(nèi)置算法作為一個控制碼。當(dāng)由一個外部命令表示的指令提供給控制碼產(chǎn)生電路102時，對應(yīng)該命令的控制碼被提供給處理電路101。處理電路101與由內(nèi)部時鐘產(chǎn)生電路103產(chǎn)生的內(nèi)部時鐘信號同步順序解碼從控制碼產(chǎn)生電路102所提供的控制碼。
處理電路101根據(jù)所述控制碼訪問鎖存寄存器A到F。然后，鎖存寄存器A到F輸出一個內(nèi)部控制信號，用于控制一個數(shù)據(jù)寫入操作或一個數(shù)據(jù)擦除操作到閃速存儲器的各個功能塊中。
例如，鎖存寄存器A輸出一個用于以下列方式升高內(nèi)部電壓的電壓升高電路激活信號。當(dāng)控制碼產(chǎn)生電路102向處理電路101提供一個用于寫數(shù)據(jù)“1”到鎖存寄存器A中的代碼并且處理電路101對該控制碼解碼時，處理電路101向鎖存寄存器A中寫入數(shù)據(jù)“1”。從鎖存寄存器A中輸出的電壓升高電路激活信號變?yōu)椤?”并被提供給內(nèi)部電壓產(chǎn)生電路25的電壓升高電路。因此，電壓升高電路啟動內(nèi)部電壓的電壓升高操作。當(dāng)控制碼產(chǎn)生電路102向處理電路101提供一個用于寫數(shù)據(jù)“0”到鎖存寄存器A中的代碼并且處理電路101對該控制碼解碼時，處理電路101向鎖存寄存器A中寫入數(shù)據(jù)“0”。從鎖存寄存器A中輸出的電壓升高電路激活信號變?yōu)椤?”并被提供給內(nèi)部電壓產(chǎn)生電路25的電壓升高電路。從而，電壓升高電路停止內(nèi)部電壓的電壓升高操作。
鎖存寄存器B輸出一個用于以下列方式降低內(nèi)部電壓的電壓的電壓降低電路激活信號。當(dāng)控制碼產(chǎn)生電路102向處理電路101提供一個用于寫數(shù)據(jù)“1”到鎖存寄存器B中的代碼并且處理電路101對該控制碼解碼時，處理電路101向鎖存寄存器B中寫入數(shù)據(jù)“1”。從鎖存寄存器B中輸出的電壓降低電路激活信號變?yōu)椤?”并被提供給內(nèi)部電壓產(chǎn)生電路25的電壓降低電路。因此，電壓降低電路啟動內(nèi)部電壓的電壓降低操作。當(dāng)控制碼產(chǎn)生電路102向處理電路101提供一個用于寫數(shù)據(jù)“0”到鎖存寄存器B中的代碼并且處理電路101對該控制碼解碼時，處理電路101向鎖存寄存器B中寫入數(shù)據(jù)“0”。從鎖存寄存器B中輸出的電壓降低電路激活信號變?yōu)椤?”并被提供給內(nèi)部電壓產(chǎn)生電路25的電壓降低電路。從而，電壓降低電路停止內(nèi)部電壓的電壓降低操作。
鎖存寄存器D輸出一個用于以下列方式將一個寫脈沖電壓或一個擦除脈沖電壓應(yīng)用到存儲單元的脈沖應(yīng)用激活信號。當(dāng)控制碼產(chǎn)生電路102向處理電路101提供一個用于寫數(shù)據(jù)“1”到鎖存寄存器D中的代碼并且處理電路101對該控制碼解碼時，處理電路101向鎖存寄存器D中寫入數(shù)據(jù)“1”。從鎖存寄存器D中輸出的脈沖應(yīng)用激活信號變?yōu)椤?”并被提供給內(nèi)部電壓產(chǎn)生電路25。從而，啟動向存儲單元應(yīng)用寫脈沖電壓或擦除脈沖電壓。當(dāng)控制碼產(chǎn)生電路102向處理電路101提供一個用于寫數(shù)據(jù)“0”到鎖存寄存器D中的代碼并且處理電路101對該控制碼解碼時，處理電路101向鎖存寄存器D中寫入數(shù)據(jù)“0”。從鎖存寄存器D中輸出的脈沖應(yīng)用激活信號變?yōu)椤?”并被提供給內(nèi)部電壓產(chǎn)生電路25的電壓降低電路。從而，終止向存儲單元應(yīng)用寫脈沖電壓或擦除脈沖電壓。鎖存寄存器C、E和F的輸出被提供給其他功能塊例如數(shù)據(jù)比較器26(圖9)和地址計(jì)數(shù)器14作為內(nèi)部控制信號。
圖11表示由圖10所示的寫狀態(tài)機(jī)24執(zhí)行的算法操作的流程圖。如圖11所示，內(nèi)部電壓被升高以用于向存儲單元寫數(shù)據(jù)或從存儲單元中擦除數(shù)據(jù)的操作，使用下一個寫脈沖電壓或擦除脈沖電壓，然后降低已升高的內(nèi)部電壓。從而，終止該算法的執(zhí)行。圖11所示的時鐘數(shù)目僅僅是示例，本發(fā)明并不局限于這些數(shù)目。
如圖11所示，處理電路101在第一個時鐘脈沖訪問鎖存寄存器A，并啟動電壓升高激活信號以便開始升高內(nèi)部電壓(步驟21)。電壓升高操作在第七個時鐘脈沖完成。
在該周期內(nèi)，所有寫狀態(tài)機(jī)24要做的是使用電壓升高電路激活信號指導(dǎo)內(nèi)部電壓產(chǎn)生電路25開始啟動電壓升高操作。之后，寫狀態(tài)機(jī)24重復(fù)執(zhí)行NOP碼指定的次數(shù)，直到電壓升高操作完成。內(nèi)部電壓產(chǎn)生電路25包括一個用于供給泵的時鐘產(chǎn)生電路(未示出)。供給泵的電壓升高率與由寫狀態(tài)機(jī)24產(chǎn)生的內(nèi)部時鐘信號同步。
在第七個時鐘脈沖，處理電路101訪問鎖存寄存器D，啟動脈沖應(yīng)用激活信號以便開始應(yīng)用寫脈沖電壓或擦除脈沖電壓(步驟22)。在用于數(shù)據(jù)寫入或數(shù)據(jù)擦除所需的脈沖寬度為四個時鐘脈沖的情況下，處理電路101在第11個時鐘脈沖之前訪問鎖存寄存器D。在第11個時鐘脈沖，使脈沖應(yīng)用激活信號無效以便終止寫脈沖電壓或擦除脈沖電壓的應(yīng)用。
在第四個時鐘脈沖期間，寫狀態(tài)機(jī)24開始應(yīng)用寫脈沖電壓或擦除脈沖電壓到存儲單元并將脈沖應(yīng)用激活信號提供給內(nèi)部信號產(chǎn)生電路25，以便通過內(nèi)部信號產(chǎn)生電路25開始應(yīng)用所述電壓到存儲單元中。直到獲得數(shù)據(jù)寫入或數(shù)據(jù)擦除所需的指定脈沖寬度，重復(fù)執(zhí)行NOP碼指定的次數(shù)。然后，寫狀態(tài)機(jī)24提供一個脈沖應(yīng)用釋放信號到內(nèi)部信號產(chǎn)生電路25，以便通過內(nèi)部信號產(chǎn)生電路25終止應(yīng)用該電壓到存儲單元中。
通過由內(nèi)部信號產(chǎn)生電路為了由寫狀態(tài)機(jī)24設(shè)置的指定脈沖寬度而升高的指定內(nèi)部電壓，將寫脈沖電壓或擦除脈沖電壓應(yīng)用到存儲單元中。從而，數(shù)據(jù)被寫入或從存儲單元中擦除。當(dāng)寫脈沖電壓或擦除脈沖電壓的脈沖寬度太短時，存在數(shù)據(jù)沒有被充分寫入或擦除的危險(xiǎn)。
在第11個時鐘脈沖，處理電路101訪問鎖存寄存器B，并啟動電壓降低電路激活信號以便開始降低內(nèi)部電壓(步驟23)。當(dāng)在四個時鐘脈沖內(nèi)完成電壓降低操作時，由寫狀態(tài)機(jī)24在第15個時鐘脈沖終止該算法的控制(步驟24)。
在此周期內(nèi)，所有寫狀態(tài)機(jī)24要做的是使用電壓降低電路激活信號指導(dǎo)內(nèi)部電壓產(chǎn)生電路25開始啟動電壓降低操作。之后，寫狀態(tài)機(jī)24重復(fù)執(zhí)行NOP碼指定的次數(shù)，直到電壓降低操作完成。內(nèi)部電壓產(chǎn)生電路25包括一個時鐘產(chǎn)生電路(未示出)。該時鐘產(chǎn)生電路的電壓降低率與由寫狀態(tài)機(jī)24產(chǎn)生的內(nèi)部時鐘信號異步。
圖12到14每一個都表示內(nèi)部時鐘信號、內(nèi)部電壓、和脈沖應(yīng)用激活信號之間的關(guān)系的時序圖。圖12到14示出了內(nèi)部時鐘信號和脈沖應(yīng)用激活信號的波形。
圖12示出了在內(nèi)部時鐘信號周期被設(shè)計(jì)以便根據(jù)在外部輸入電源電壓中的變化不會改變很多的情況下獲得的上述關(guān)系的一個實(shí)例。圖12示出了在以最低速執(zhí)行內(nèi)部電壓的電壓升高操作情況下得到的關(guān)系，例如，當(dāng)外部輸入電源電壓為低時的情況。在這種情況下，操作者說明在控制碼產(chǎn)生電路102中的控制碼以便(i)在多個時鐘脈沖啟動脈沖應(yīng)用激活信號，在該多個時鐘脈沖內(nèi)內(nèi)部電壓完全升高后可以開始快速應(yīng)用脈沖電壓(即在第七個時鐘脈沖)，(ii)在其中獲得數(shù)據(jù)寫入或數(shù)據(jù)擦除所需脈沖寬度的多個時鐘周期使脈沖應(yīng)用激活信號無效(即在第11個時鐘脈沖)，和(iii)在內(nèi)部電壓完全降低的多個時鐘脈沖終止該處理(即第15個時鐘脈沖)。然后，根據(jù)由所述操作者說明的控制碼產(chǎn)生具有期望的脈沖寬度的脈沖電壓。為了設(shè)計(jì)內(nèi)部時鐘信號周期以便不會根據(jù)在外部輸入的電源電壓中的變化而改變很大，使用可以輸出恒定電壓電平的基準(zhǔn)電路提供一個恒定電壓電平作為內(nèi)部時鐘產(chǎn)生電路103的電源電壓。這種基準(zhǔn)電壓在此不作詳細(xì)說明。
當(dāng)如上所述為以最低速執(zhí)行內(nèi)部電壓的電壓升高操作的條件說明控制碼時，不會從內(nèi)部電壓的電壓升高操作的完成直到啟動脈沖電壓的應(yīng)用中產(chǎn)生任何附加的等待時間。數(shù)據(jù)寫入或數(shù)據(jù)擦除所需的脈沖寬度沒有縮短。在使用脈沖電壓后，從內(nèi)部電壓的電壓降低操作的完成直到終止該處理不會產(chǎn)生任何附加的等待時間。
圖13表示在以最高速執(zhí)行內(nèi)部電壓的電壓升高操作的條件下得到的上述關(guān)系的一個實(shí)例，例如，當(dāng)外部輸入電源電壓為高時的情況。在這種情況下，從內(nèi)部電壓的電壓升高操作的完成直到啟動脈沖電壓的應(yīng)用會產(chǎn)生額外等待時間。請求數(shù)據(jù)寫入或數(shù)據(jù)擦除的脈沖寬度與內(nèi)部時鐘信號同步由寫狀態(tài)機(jī)24控制并且設(shè)計(jì)內(nèi)部時鐘信號的周期以便不會根據(jù)外部輸入的電源電壓的變化而改變很大。因此，請求數(shù)據(jù)寫入或數(shù)據(jù)擦除的脈沖寬度沒有被縮短。
圖14示出了在設(shè)計(jì)內(nèi)部時鐘信號周期以便根據(jù)外部輸入電源電壓的變化而改變的情況下獲得的上述關(guān)系的一個實(shí)例。圖14示出了在以最高速執(zhí)行內(nèi)部電壓的電壓升高操作的條件下獲得的關(guān)系。即使在這種情況下，當(dāng)內(nèi)部電壓升高和降低的時候不會產(chǎn)生任何等待時間。然而，請求數(shù)據(jù)寫入或數(shù)據(jù)擦除的脈沖寬度被縮短。因此，一個脈沖寬度不能保持到足以保持寫特性和擦除特性恒定不變。
下面，將說明圖10中所示的寫狀態(tài)機(jī)24在鎖存寄存器A到C位于相對接近于處理電路101，鎖存寄存器D到F位于相對遠(yuǎn)離處理電路101的情況。這里，鎖存寄存器是“遠(yuǎn)離”還是“接近”于處理電路101是根據(jù)由處理電路101訪問該鎖存寄存器是耗時的還是不耗時來確定的。
圖15表示由在寫狀態(tài)機(jī)24中的處理電路101(圖10)訪問鎖存寄存器A到F的操作流程的流程圖。圖16是表示內(nèi)部時鐘信號和由處理電路101訪問鎖存寄存器A到F的操作之間關(guān)系的時序圖。
在一個時鐘周期內(nèi)訪問一個鎖存寄存器。在步驟31，相繼訪問位于相對接近于處理電路101的鎖存寄存器A、B和C。在步驟32，相繼訪問位于相對遠(yuǎn)離處理電路101的鎖存寄存器D、E和F。在步驟33，相繼訪問位于相對接近于處理電路101的鎖存寄存器A、B和C。
在傳統(tǒng)半導(dǎo)體存儲裝置中，設(shè)置內(nèi)部時鐘信號的周期以便保證訪問鎖存寄存器D到F的時間比訪問鎖存寄存器A到C的時間長。
日本公開出版物No.8-161286，例如，公開了一種用于通過根據(jù)計(jì)算指令的類型改變時鐘信號的周期來增加計(jì)算速度的微處理器。例如加法和乘法，需要不同的時間長度。因此，在上述出版物中描述的微處理器可以根據(jù)每種計(jì)算所需的時間長度來改變時鐘信號的周期。
為了向閃速存儲器的存儲單元中寫入數(shù)據(jù)，例如，通過增加或減少存儲單元的閾值電壓數(shù)據(jù)被存儲在存儲單元中，以便例如用于數(shù)據(jù)“0”的閾值電壓為高而用于數(shù)據(jù)“1”的閾值電壓為低。表示數(shù)據(jù)“0”的閾值電壓的變化最好盡可能的小。為了保持該變化足夠小，寫特性需保持不變以避免例如以下情況寫脈沖電壓的應(yīng)用時間非常短且該閾值電壓不能被升高，和寫脈沖電壓的應(yīng)用時間非常長且閾值電壓變的過高。從存儲單元中擦除數(shù)據(jù)也同樣如此。如上所述，為了當(dāng)執(zhí)行向存儲單元寫入數(shù)據(jù)或從存儲單元擦除數(shù)據(jù)時保持寫特性或擦除特性不變，最好使應(yīng)用到存儲單元的脈沖電壓的電平和應(yīng)用時間保持不變而不管電源電壓。
為了縮短數(shù)據(jù)寫入時間和數(shù)據(jù)擦除時間，最好盡可能多的縮短除應(yīng)用寫脈沖電壓和擦除脈沖電壓的操作以外的操作所需的時間；例如，升高內(nèi)部電壓操作和降低內(nèi)部電壓操作。
在傳統(tǒng)閃速存儲器中，在升高內(nèi)部電壓操作、降低內(nèi)部電壓操作、將寫脈沖電壓應(yīng)用到存儲單元的操作、以及將擦除脈沖電壓應(yīng)用到存儲單元的操作與內(nèi)部時鐘信號同步控制時，內(nèi)部時鐘信號的周期從輸入寫命令或擦除命令時保持不變直到完成寫操作或擦除操作為止，提供的電源電壓是常量。因此，如果時鐘信號的周期根據(jù)內(nèi)部電壓升高電路和內(nèi)部電壓降低電路的電壓特性改變，則寫脈沖電壓的應(yīng)用時間和擦除脈沖電壓的應(yīng)用時間也改變而不能保持恒定不變。
為了保持寫脈沖電壓的應(yīng)用時間和擦除脈沖電壓的應(yīng)用時間不變，可以保持內(nèi)部時鐘信號周期不變而不管電源電壓。在這種情況下，在以最低速執(zhí)行電路操作的電壓條件下保證該操作所需的時鐘數(shù)目內(nèi)順序執(zhí)行除了用于寫脈沖電壓應(yīng)用時間和擦除脈沖電壓應(yīng)用時間的控制之外的控制。即使使用允許較快電路操作的電源電壓，相同數(shù)目的時鐘之后執(zhí)行下一個控制。因此，導(dǎo)致了額外的等待時間。
在一個閃速存儲器中，鎖存在鎖存寄存器中的內(nèi)部控制信號的數(shù)據(jù)與內(nèi)部時鐘信號同步更新，內(nèi)部時鐘信號的周期被設(shè)置為保證處理電路101可以訪問多個鎖存寄存器中需要最長訪問時間的鎖存寄存器所需的周期。因此，當(dāng)處理電路101訪問需要最短訪問時間的鎖存寄存器時，產(chǎn)生額外的等待時間。例如，參考圖10，位于相對遠(yuǎn)離處理電路101的鎖存寄存器D到F比位于相對接近處理電路101的鎖存寄存器A到C需要更長的時間來完成數(shù)據(jù)更新操作。因此，當(dāng)在鎖存寄存器A到C中更新數(shù)據(jù)時產(chǎn)生額外的等待時間，其抑制了處理速度的提高。在鎖存數(shù)據(jù)的讀取操作也是如此。
為了激活或釋放閃速存儲器中如內(nèi)部電壓產(chǎn)生電路25和數(shù)據(jù)比較器26(圖9)的每個功能塊，數(shù)據(jù)“1”或數(shù)據(jù)“0”被從處理電路101提供給輸出功能塊的激活信號的鎖存寄存器，并被存儲在鎖存寄存器中。
因此，一個相同的指令，即“存儲指令”通過用于控制閃速存儲器的每個功能塊的控制碼使用。要存儲數(shù)據(jù)的鎖存寄存器由指定該鎖存寄存器在控制碼中的地址來指定。這樣，來選擇要控制的功能塊。因此，相同的存儲指令被用于控制除使用寫脈沖電壓的操作和使用擦除脈沖電壓的操作之外的操作；例如，升高內(nèi)部電壓的操作和降低內(nèi)部電壓的操作。
在由日本公開出版物No.8-161286中公開的微處理器中，時鐘信號的周期可以由指令類型來改變。例如，每一次在某個時鐘周期內(nèi)執(zhí)行存儲指令，而每一次AND指令在另一個時鐘周期內(nèi)執(zhí)行。
然而，當(dāng)由日本公開出版物No.8-161286中公開的微處理器的技術(shù)被用于閃速存儲器時，會發(fā)生以下現(xiàn)象。在控制使用寫脈沖電壓的操作時和在控制升高或降低內(nèi)部電壓的操作時都會產(chǎn)生一個具有相同周期的內(nèi)部時鐘。原因是存儲指令每次都在相同周期內(nèi)執(zhí)行。由于相同的原因，在訪問位于相對接近處理電路101的鎖存寄存器A到C時和訪問位于相對遠(yuǎn)離處理電路101的鎖存寄存器C到F時都會產(chǎn)生具有相同周期的內(nèi)部時鐘。
因此，由日本公開出版物No.8-161286中公開的微處理器技術(shù)不能用于根據(jù)是執(zhí)行應(yīng)用操作還是執(zhí)行電壓升高或降低操作來改變時鐘周期。也不能用于根據(jù)是要訪問接近于處理電路101的鎖存寄存器A到C還是訪問遠(yuǎn)離處理電路101的鎖存寄存器D到F來改變時鐘周期。
在本發(fā)明的一個實(shí)施例中，在用于通過順序控制內(nèi)部電壓升高到一個指定電壓、應(yīng)用用于向存儲單元寫入數(shù)據(jù)或從存儲單元擦除數(shù)據(jù)的存儲操作電壓、及降低已升高的內(nèi)部電壓到一個指定電壓執(zhí)行諸如向存儲單元寫入數(shù)據(jù)或從存儲單元中擦除數(shù)據(jù)的存儲操作的半導(dǎo)體存儲裝置中，根據(jù)存儲操作的操作時間特性而改變內(nèi)部時鐘信號的周期。
在本發(fā)明的一個實(shí)施例中，半導(dǎo)體存儲裝置包括一個內(nèi)部時鐘產(chǎn)生電路，用于產(chǎn)生具有不同周期的內(nèi)部時鐘信號；和一個內(nèi)部控制信號產(chǎn)生電路，用于產(chǎn)生第一內(nèi)部控制信號，根據(jù)當(dāng)內(nèi)部電壓升高和當(dāng)內(nèi)部電壓降低時的操作時間特性以及當(dāng)應(yīng)用寫電壓和應(yīng)用擦除電壓時的操作時間特性控制要切換的內(nèi)部時鐘信號的周期。
在本發(fā)明的一個實(shí)施例中，內(nèi)部控制信號產(chǎn)生電路產(chǎn)生用于切換內(nèi)部時鐘信號周期的第一內(nèi)部控制信號，以便用于控制內(nèi)部電壓的升高和已升高的內(nèi)部電壓降低的內(nèi)部時鐘信號的周期比用于控制應(yīng)用寫電壓和擦除電壓的內(nèi)部時鐘信號的周期短。
在本發(fā)明的一個實(shí)施例中，半導(dǎo)體存儲裝置包括一個內(nèi)部時鐘產(chǎn)生電路，用于產(chǎn)生具有不同周期的內(nèi)部時鐘信號；和一個內(nèi)部控制信號產(chǎn)生電路，它包括多個可以鎖存鎖存數(shù)據(jù)的鎖存器部分和一個用于訪問該多個鎖存器部分以便與內(nèi)部時鐘信號同步寫和讀鎖存數(shù)據(jù)的處理電路。所述內(nèi)部控制信號產(chǎn)生電路產(chǎn)生用于根據(jù)當(dāng)處理電路訪問鎖存器部分時的操作時間特性控制要切換的內(nèi)部時鐘信號的周期的第二內(nèi)部控制信號，并輸出第二內(nèi)部控制信號給內(nèi)部時鐘產(chǎn)生電路。
在本發(fā)明的一個實(shí)施例中，內(nèi)部控制信號產(chǎn)生電路產(chǎn)生用于切換內(nèi)部時鐘信號周期的第二內(nèi)部控制信號，以便當(dāng)在多個鎖存器部分中位于相對接近處理電路的鎖存器部分中的一個被訪問時的內(nèi)部時鐘信號的周期比當(dāng)在多個鎖存器部分中位于遠(yuǎn)離處理電路的鎖存器部分中的一個被訪問時的內(nèi)部時鐘信號周期短。
在本發(fā)明的一個實(shí)施例中，半導(dǎo)體存儲裝置包括一個包括多個行向和列向排列的存儲單元的存儲器陣列；和一個內(nèi)部電壓產(chǎn)生電路，用于升高電源電壓以產(chǎn)生向存儲單元寫入數(shù)據(jù)和從存儲單元擦除數(shù)據(jù)所需的內(nèi)部電壓以及用于降低已升高的內(nèi)部電壓。內(nèi)部控制信號產(chǎn)生電路產(chǎn)生第三內(nèi)部控制信號，用于控制由內(nèi)部電壓產(chǎn)生電路執(zhí)行的內(nèi)部電壓的升高、已升高內(nèi)部電壓的降低并用于控制向存儲單元寫數(shù)據(jù)的寫脈沖電壓和從存儲單元擦除數(shù)據(jù)的擦除脈沖電壓的應(yīng)用。
在本發(fā)明的一個實(shí)施例中，內(nèi)部控制信號產(chǎn)生電路包括一個具有內(nèi)置控制碼的控制碼產(chǎn)生電路，該內(nèi)置控制碼描述用于執(zhí)行由外部輸入命令指示的操作的算法。內(nèi)部控制信號產(chǎn)生電路產(chǎn)生第一內(nèi)部控制信號以便控制碼產(chǎn)生電路提供對應(yīng)于該命令的控制碼并順序執(zhí)行控制碼中描述的算法。
在本發(fā)明的一個實(shí)施例中，內(nèi)部控制信號產(chǎn)生電路還包括一個時鐘周期控制信號產(chǎn)生部分，用于向內(nèi)部時鐘產(chǎn)生電路提供一個時鐘周期控制信號作為第一或第二內(nèi)部控制信號用于改變內(nèi)部時鐘信號的周期。所述控制碼產(chǎn)生電路還存儲用于擴(kuò)展內(nèi)部時鐘信號的周期的控制碼和用于縮短內(nèi)部時鐘信號的周期的控制碼。當(dāng)用于擴(kuò)展內(nèi)部時鐘信號周期的控制碼被從控制碼產(chǎn)生電路中提供給內(nèi)部控制信號產(chǎn)生電路時，時鐘周期控制信號產(chǎn)生部分輸出用于擴(kuò)展內(nèi)部時鐘信號的周期的第一或第二內(nèi)部控制信號到內(nèi)部時鐘產(chǎn)生電路中。當(dāng)用于縮短內(nèi)部時鐘信號周期的控制碼被從控制碼產(chǎn)生電路提供給內(nèi)部控制信號產(chǎn)生電路時，時鐘周期控制信號產(chǎn)生部分輸出用于縮短內(nèi)部時鐘信號周期的第一或第二內(nèi)部控制信號到內(nèi)部時鐘產(chǎn)生電路中。
在本發(fā)明的一個實(shí)施例中，內(nèi)部控制信號產(chǎn)生電路還包括一個時鐘周期控制信號鎖存器部分，用于向內(nèi)部時鐘產(chǎn)生電路提供一個時鐘周期控制信號作為第一或第二內(nèi)部控制信號以改變內(nèi)部時鐘信號的周期。所述控制碼產(chǎn)生電路還存儲用于擴(kuò)展內(nèi)部時鐘信號周期的控制碼和用于縮短內(nèi)部時鐘周期的控制碼。當(dāng)用于擴(kuò)展內(nèi)部時鐘信號周期的控制碼被從控制碼產(chǎn)生電路中提供給內(nèi)部控制信號產(chǎn)生電路時，時鐘周期控制信號鎖存器部分中的鎖存數(shù)據(jù)被更新并且時鐘周期控制信號鎖存器部分輸出用于擴(kuò)展內(nèi)部時鐘信號周期的第一或第二內(nèi)部控制信號到內(nèi)部時鐘產(chǎn)生電路中。當(dāng)用于縮短內(nèi)部時鐘信號周期的控制碼被從控制碼產(chǎn)生電路提供給內(nèi)部控制信號產(chǎn)生電路時，時鐘周期控制信號鎖存器部分中的鎖存數(shù)據(jù)被更新并且時鐘周期控制信號鎖存器部分輸出用于縮短內(nèi)部時鐘信號周期的第一或第二內(nèi)部控制信號到內(nèi)部時鐘產(chǎn)生電路中。
在本發(fā)明的一個實(shí)施例中，當(dāng)控制一個用于應(yīng)用寫脈沖電壓或擦除脈沖電壓到存儲單元作為寫電壓或擦除電壓的操作時，或當(dāng)訪問一個位于相對遠(yuǎn)離處理電路的鎖存器部分時，將用于擴(kuò)展內(nèi)部時鐘信號周期的控制碼從控制碼產(chǎn)生電路提供給內(nèi)部控制信號產(chǎn)生電路，當(dāng)控制一個用于應(yīng)用寫脈沖電壓或擦除脈沖電壓到存儲單元作為寫電壓或擦除電壓的操作時，或當(dāng)訪問一個位于相對接近處理電路的鎖存器部分時，將用于縮短內(nèi)部時鐘信號周期的控制碼從控制碼產(chǎn)生電路提供給內(nèi)部控制信號產(chǎn)生電路。
根據(jù)本發(fā)明的另一個方面，一種電子信息裝置使用上述半導(dǎo)體存儲裝置之一來根據(jù)存儲操作的操作時間特性改變內(nèi)部時鐘信號的周期以便縮短存儲操作所需的時間。
下面將說明本發(fā)明的功能。
根據(jù)本發(fā)明，內(nèi)部控制信號產(chǎn)生電路控制內(nèi)部時鐘產(chǎn)生電路，以便可以切換內(nèi)部時鐘信號的周期。為了升高或降低內(nèi)部電壓，內(nèi)部時鐘信號的周期被設(shè)置為適于在內(nèi)部電壓產(chǎn)生電路中的電壓升高電路或電壓降低電路的電壓特性(操作時間特性)的時鐘周期。例如，假定在高電源電壓條件下電壓達(dá)到一個期望電平所需的時間是電壓在低電源電壓條件下達(dá)到期望電平所需時間的1/2倍，則在高電源電壓條件下內(nèi)部時鐘周期被設(shè)置為在低電源電壓條件下內(nèi)部時鐘周期的1/2。根據(jù)本發(fā)明，內(nèi)部時鐘信號的周期可以被設(shè)置為一個適于在內(nèi)部電壓產(chǎn)生電路中的電壓升高電路或電壓降低電路的電壓特性(操作時間特性)的周期。因此，不管是使用高電源電壓的情況還是使用低電源電壓的情況，傳統(tǒng)產(chǎn)生的額外等待時間在內(nèi)部電壓的電壓升高操作完成直到開始應(yīng)用寫脈沖電壓或擦除脈沖電壓中不會產(chǎn)生，并且在完成內(nèi)部電壓的電壓降低操作直到終止該操作中也不會產(chǎn)生額外等待時間。
內(nèi)部電壓的電壓升高操作完成之后，內(nèi)部時鐘信號的周期在將寫脈沖電壓或擦除脈沖電壓應(yīng)用到存儲單元之前立即被切換到取決于被最小化的電源電壓而適合于寫數(shù)據(jù)和擦除數(shù)據(jù)(操作時間特性)的時鐘周期。通常，例如，在低電源電壓情況下，適合電壓升高電路或電壓降低電路的電壓特性的時鐘周期相對較長。因此，寫脈沖電壓或擦除脈沖電壓獲得足夠長的脈沖寬度以正確地執(zhí)行數(shù)據(jù)寫入或數(shù)據(jù)擦除。然而，在高電源電壓情況下，適合電壓升高電路或電壓降低電路的電壓特性的時鐘周期相對較短。因此，寫脈沖電壓或擦除脈沖電壓的脈沖寬度不能足夠長到正確地執(zhí)行數(shù)據(jù)寫或數(shù)據(jù)擦除(即操作時間不夠)。這種不便根據(jù)本發(fā)明由在施加寫脈沖電壓或擦除脈沖電壓之前立即擴(kuò)展時鐘周期得到避免，從而寫脈沖電壓或擦除脈沖電壓獲得足夠長的脈沖寬度以正確地執(zhí)行數(shù)據(jù)寫或數(shù)據(jù)擦除。
寫脈沖電壓或擦除脈沖電壓的應(yīng)用被終止后，時鐘周期返回到適于電壓降低電路的電壓特性(操作時間特性)的時鐘周期。因此，不管外部輸入的電源電壓是高還是低，根據(jù)常規(guī)產(chǎn)生的額外等待時間不會在從完成內(nèi)部電壓的電壓降低操作直到終止該處理中產(chǎn)生。
因此，向存儲單元寫數(shù)據(jù)或從存儲單元擦除數(shù)據(jù)的速度可以通過減少當(dāng)內(nèi)部電壓升高和降低時的額外等待時間而提高，并且寫特性和擦除特性可以通過保證寫脈沖電壓和擦除脈沖電壓有足夠的脈沖寬度來保持恒定。
同時根據(jù)本發(fā)明，鎖存器部分由處理電路與內(nèi)部時鐘信號同步訪問以便更新有關(guān)內(nèi)部控制信號的鎖存數(shù)據(jù)。內(nèi)部時鐘信號的周期被設(shè)置為適于在訪問多個鎖存器部分中位于相對接近處理電路的一個鎖存器部分時的操作時間特性的時鐘周期，從而可以以相對短的時間來訪問。
為了訪問位于相對接近處理電路的鎖存器部分從而可以相對短時間進(jìn)行訪問，內(nèi)部時鐘信號的周期被縮短。為了訪問位于相對遠(yuǎn)離從而需要相對長的訪問時間的鎖存器部分，內(nèi)部時鐘信號的周期被擴(kuò)展。
因此，可以通過減小當(dāng)以短時間訪問可存取的鎖存器部分時的額外等待時間來提高向存儲單元寫數(shù)據(jù)或從存儲單元擦除數(shù)據(jù)的速度，并且可以通過獲得用于訪問需要長的訪問時間的鎖存器部分的足夠長的訪問時間來保持寫特性和擦除特性恒定。
因此，在此描述的本發(fā)明使得可以提供一種半導(dǎo)體存儲裝置，可以確保足夠的脈沖寬度以保持向存儲單元寫數(shù)據(jù)的特性和從存儲單元擦除數(shù)據(jù)的特性恒定并且還能縮短在升高和降低內(nèi)部電壓時的額外等待時間以提高處理速度，并提供使用這種半導(dǎo)體存儲裝置的電子信息裝置。
對于本領(lǐng)域技術(shù)人員來說本發(fā)明的這些和其他優(yōu)點(diǎn)參考附圖根據(jù)閱讀和理解以下的詳細(xì)說明將變得清晰。
(例1)圖1是根據(jù)本發(fā)明的第一實(shí)例包含在閃速存儲器中寫狀態(tài)機(jī)24A的部分結(jié)構(gòu)框圖。
如圖1所示，寫狀態(tài)機(jī)24A包括一個執(zhí)行不同處理類型的處理電路1，一個向處理電路1提供控制碼的控制碼產(chǎn)生電路2，一個向處理電路1提供定時信號(內(nèi)部時鐘信號)的內(nèi)部時鐘產(chǎn)生電路3，和連接到處理電路1的多個鎖存寄存器A-F(鎖存器部分)。如下詳細(xì)的描述，寫狀態(tài)機(jī)24A能夠根據(jù)包含在向存儲單元寫數(shù)據(jù)或者從存儲單元中擦除數(shù)據(jù)的存儲操作(即升高內(nèi)部電壓的操作，應(yīng)用寫電壓或者擦除電壓的操作，和降低內(nèi)部電壓的操作)中的每一個操作的操作時間特性來改變內(nèi)部時鐘信號的周期。一個內(nèi)部控制信號產(chǎn)生電路4A(包括一個時鐘控制信號產(chǎn)生部分1A)包括處理電路1，控制碼產(chǎn)生電路2(控制碼產(chǎn)生電路2不是必需的元件)，和多個鎖存器A-F(鎖存器A-F不是必需的元件)。根據(jù)升高和降低內(nèi)部電壓的操作時間特性和應(yīng)用寫電壓或者擦除電壓操作的操作時間特性，內(nèi)部控制信號產(chǎn)生電路產(chǎn)生一用于控制切換產(chǎn)生于內(nèi)部時鐘信號產(chǎn)生電路3中的內(nèi)部時鐘信號的周期的內(nèi)部控制信號。
控制碼產(chǎn)生電路2有一個描述用于執(zhí)行由命令指示操作的算法的內(nèi)置控制碼(微碼)。當(dāng)從一個外部CPU或者類似裝置中向控制碼產(chǎn)生電路2提供一個命令指令的時候，對應(yīng)于該命令的控制碼被從控制碼產(chǎn)生電路2提供給處理電路1。例如，從外部CPU或者類似裝置中被提供給閃速存儲器的命令是一種指示向存儲單元寫數(shù)據(jù)操作的命令或者是一種指示從存儲單元中擦除數(shù)據(jù)操作的命令，描述例如內(nèi)部電壓產(chǎn)生電路25(圖9)中切換電壓升高電路或者電壓降低電路到有效狀態(tài)或者無效狀態(tài)的操作、為了向存儲單元寫數(shù)據(jù)而應(yīng)用一指定的寫脈沖電壓到存儲單元的操作、以及為了從存儲單元中擦除數(shù)據(jù)而應(yīng)用一指定的擦除脈沖電壓到存儲單元中的操作的算法的控制碼，都被構(gòu)建到控制碼產(chǎn)生電路2中。相應(yīng)于指示每一個操作的命令的控制碼被提供給處理電路1。
內(nèi)部時鐘產(chǎn)生電路3產(chǎn)生內(nèi)部時鐘信號以便是可變的，并且提供該內(nèi)部時鐘信號給處理電路1。
同步于內(nèi)部時鐘產(chǎn)生電路3產(chǎn)生的內(nèi)部時鐘信號，處理電路1順序地解碼控制碼，并基于解碼結(jié)果訪問鎖存寄存器A-F。
處理電路1通過一個鎖存寄存器選擇信號線31和一個數(shù)據(jù)寫/讀信號線32連接到鎖存寄存器A-F中的每一個?？刂拼a產(chǎn)生電路2提供的控制碼同步于內(nèi)部時鐘信號順序地被解碼，鎖存寄存器A-F中的每一個基于該解碼結(jié)果而被訪問。處理電路1通過經(jīng)由鎖存寄存器選擇信號線31被提供給鎖存寄存器A-F中指定的一個鎖存寄存器的鎖存寄存器選擇信號來訪問鎖存寄存器A-F中指定的一個鎖存寄存器。從處理電路1輸出的內(nèi)部控制信號被寫入由鎖存寄存器選擇信號選擇的鎖存寄存器中，從而更新鎖存數(shù)據(jù)。同時，被選擇的鎖存寄存器中的數(shù)據(jù)被讀出并被提供給處理電路1。
鎖存寄存器A-F中的數(shù)據(jù)被提供給功能塊，例如，內(nèi)部電壓產(chǎn)生電路25。例如，鎖存寄存器A輸出一升高內(nèi)部電壓的電壓升高電路激活信號。鎖存寄存器B輸出一用于降低內(nèi)部電壓的電壓降低電路激活信號。鎖存寄存器C輸出一用于將寫脈沖電壓或者擦除脈沖電壓應(yīng)用到存儲單元的脈沖應(yīng)用激活信號。每一個功能塊根據(jù)內(nèi)部控制信號操作。從而，處理在所述控制碼中描述的算法。
在第一個實(shí)例中，內(nèi)部時鐘信號的周期依據(jù)電源電壓最初可以被設(shè)置為適合電壓升高電路的電壓特性的周期。控制碼產(chǎn)生電路2包括用于擴(kuò)展內(nèi)部時鐘信號周期的控制碼和用于返回內(nèi)部時鐘信號的周期到原始時鐘周期(即用于縮短周期)的控制碼。這些控制碼從控制碼產(chǎn)生電路2中被提供給處理電路1。
處理電路1包括一個時鐘周期控制信號產(chǎn)生電路。當(dāng)控制碼產(chǎn)生電路2提供用于擴(kuò)展內(nèi)部時鐘信號周期的控制碼時，時鐘周期控制信號產(chǎn)生電路輸出用于擴(kuò)展內(nèi)部時鐘信號周期的時鐘周期控制信號到內(nèi)部時鐘產(chǎn)生電路3。當(dāng)控制碼產(chǎn)生電路2提供用于返回內(nèi)部時鐘信號周期到原始時鐘周期(即用于縮短周期)的控制碼時，時鐘周期控制信號產(chǎn)生電路輸出一用于返回內(nèi)部時鐘信號周期的時鐘周期控制信號到內(nèi)部時鐘產(chǎn)生電路3。
圖2是包含在處理電路1(圖1)中時鐘周期控制信號產(chǎn)生電路(圖2中標(biāo)記為1A)的部分結(jié)構(gòu)電路圖。
如圖2所示，時鐘周期控制信號產(chǎn)生電路1A包括解碼器1a和解碼器1b和鎖存寄存器1c。例如，控制碼產(chǎn)生電路2(圖1)提供的一個8位控制碼通過總線線路輸入到解碼器1a和1b中的每一個。解碼器1a的輸出被輸入到鎖存寄存器1c的置位端S，解碼器1b的輸出被輸入到鎖存寄存器1c的復(fù)位端R。鎖存寄存器1c的輸出OUT被提供給內(nèi)部時鐘產(chǎn)生電路3作為時鐘周期控制信號。
例如，在用于擴(kuò)展時鐘周期的控制碼是INS[70]＝“01011010”和用于返回時鐘周期的控制碼是INS[70]＝“10100101”的情況，當(dāng)用于擴(kuò)展時鐘周期的控制碼被輸入到處理電路1時，解碼器1a輸出數(shù)據(jù)“0”并且具有置位端S和復(fù)位端R的鎖存寄存器1c被設(shè)置為置位狀態(tài)。從而，鎖存寄存器1c的輸出OUT是“1”，并且時鐘周期控制信號“1”被提供給內(nèi)部時鐘產(chǎn)生電路3。
當(dāng)用于返回時鐘周期的控制碼被輸入到處理電路1時，從解碼器1a輸出數(shù)據(jù)“0”并且具有置位端S和復(fù)位端R的鎖存寄存器1c被設(shè)置為復(fù)位狀態(tài)。從而，鎖存寄存器1c的輸出OUT是“0”，并且時鐘周期控制信號“0”被提供給內(nèi)部時鐘產(chǎn)生電路3。
當(dāng)處理電路1提供的時鐘周期控制信號是“1”時，內(nèi)部時鐘產(chǎn)生電路3被控制產(chǎn)生一個用于擴(kuò)展時鐘周期的內(nèi)部時鐘信號，和當(dāng)處理電路1提供的時鐘周期控制信號是“0”時，內(nèi)部時鐘產(chǎn)生電路3被控制產(chǎn)生一個用于縮短時鐘周期的內(nèi)部時鐘信號。
圖3是內(nèi)部時鐘產(chǎn)生電路3部分結(jié)構(gòu)的電路圖。
如圖3所示，內(nèi)部時鐘產(chǎn)生電路3包括一個環(huán)形振蕩器80。環(huán)形振蕩器80包括一個含有一個n溝道MOS晶體管57和一個p溝道MOS晶體管60的反相器71，一個含有一個n溝道MOS晶體管58和一個p溝道MOS晶體管61的反相器72，和一個含有一個n溝道MOS晶體管59和一個p溝道MOS晶體管62的反相器73。反相器71，72和73串連連接。反相器73的輸出被發(fā)送到反相器71的輸入端。p溝道MOS晶體管60的源極通過電阻91和電阻81連接到電源上。n溝道MOS晶體管57的源極經(jīng)電阻94和電阻84接地。p溝道MOS晶體管61經(jīng)電阻92和電阻82連接到電源上。n溝道MOS晶體管58的源極經(jīng)電阻95和電阻85接地。p溝道MOS晶體管62的源極經(jīng)電阻93和電阻83連接到電源上。n溝道MOS晶體管59的源極經(jīng)電阻96和電阻86接地。電阻81，82和83的兩端分別連接到p溝道MOS晶體管51，52和53的源極和漏極上。電阻84，85和86的兩端分別連接到n溝道MOS晶體管54，55和56的源極和漏極上。每一個p溝道晶體管51，52和53的柵極接收來自于處理電路1的時鐘周期控制信號。每一個n溝道晶體管54，55和56的柵極接收來自于處理電路1處于反相狀態(tài)時的時鐘周期控制信號。
例如，當(dāng)處理電路1提供時鐘周期控制信號“1”時，p溝道MOS晶體管51-53和n溝道MOS晶體管54-56是截止的。結(jié)果，環(huán)形振蕩器80中n溝道MOS晶體管57-59中每一個的源極與地電位之間的阻抗增加。環(huán)形振蕩器80中p溝道MOS晶體管60-62中每一個的源極與地電位之間的阻抗也增加。所以，從環(huán)形振蕩器80輸出的的內(nèi)部時鐘信號周期被擴(kuò)展。
在這種情況下，內(nèi)部時鐘信號的周期被設(shè)置成，例如，取決于被最小化的電源電壓而適合于寫數(shù)據(jù)和擦除數(shù)據(jù)的時鐘周期。另外，內(nèi)部時鐘信號的周期被設(shè)置成為，例如，適合于訪問鎖存寄存器A-F當(dāng)中被定位在相對遠(yuǎn)離處理電路1的鎖存寄存器D-F，從而耗費(fèi)更多時間去訪問的時鐘周期。
當(dāng)處理電路1提供時鐘周期控制信號“0”時，p溝道MOS晶體管51-53和n溝道MOS晶體管54-56是導(dǎo)通的。結(jié)果，環(huán)形振蕩器80中n溝道MOS晶體管57-59中的每一個的源極與地電位之間的阻抗被減少。環(huán)形振蕩器80中p溝道MOS晶體管60-62中的每一個的源極與地電位之間的阻抗也被減少。所以，從環(huán)形振蕩器80輸出的內(nèi)部時鐘信號周期被縮短。
在這種情況下，內(nèi)部時鐘信號的周期被設(shè)置成為，例如根據(jù)電源電壓適合于電壓升高電路或者電壓降低電路的電壓特性的時鐘周期。另外，內(nèi)部時鐘信號的周期被設(shè)置成為，例如適合于訪問鎖存寄存器A-F當(dāng)中被定位在相對接近于處理電路1的鎖存寄存器A-C，從而耗費(fèi)較少時間去訪問的時鐘周期。
圖4是由圖1所示寫狀態(tài)機(jī)24A執(zhí)行的算法操作的流程圖。如圖4所示，為了寫數(shù)據(jù)到存儲單元或者從存儲單元擦除數(shù)據(jù)的操作內(nèi)部電壓被升高，應(yīng)用下一個寫脈沖電壓或者擦除脈沖電壓，然后降低已升高的內(nèi)部電壓。從而，終止算法的執(zhí)行。圖4中所示的時鐘的數(shù)目只是示范性的，本發(fā)明并不限于這些數(shù)目。
如圖4所示，當(dāng)處理電路1在第一時鐘脈沖訪問鎖存寄存器A時，數(shù)據(jù)“1”被寫入鎖存寄存器A中，啟動從鎖存寄存器A輸出的電壓升高電路激活信號(“1”)并將該激活信號提供給內(nèi)部電壓產(chǎn)生電路25中的電壓升高電路。內(nèi)部電壓產(chǎn)生電路25中的電壓升高電路開始升高內(nèi)部電壓(步驟1)。電壓升高操作到第七個時鐘脈沖完成。
當(dāng)處理電路1在第七時鐘脈沖訪問鎖存寄存器D時，數(shù)據(jù)“1”被寫入鎖存寄存器D中，啟動從鎖存寄存器D輸出的脈沖應(yīng)用激活信號(“1”)并提供給內(nèi)部電壓產(chǎn)生電路25。內(nèi)部電壓產(chǎn)生電路25開始應(yīng)用寫脈沖電壓或者擦除脈沖電壓到存儲單元。
當(dāng)處理電路1在第十一時鐘脈沖前訪問鎖存寄存器D時，鎖存寄存器D中的數(shù)據(jù)被更新為“0”，使鎖存寄存器D輸出的脈沖應(yīng)用激活信號無效并提供給內(nèi)部電壓產(chǎn)生電路25。內(nèi)部電壓產(chǎn)生電路25終止應(yīng)用寫脈沖電壓或者擦除脈沖電壓到存儲單元。
當(dāng)處理電路1在第十一時鐘脈沖訪問鎖存寄存器B時，數(shù)據(jù)“1”被寫入鎖存寄存器B中，啟動從鎖存寄存器B輸出的電壓降低電路激活信號(“1”)并提供給內(nèi)部電壓產(chǎn)生電路25中的電壓降低電路。內(nèi)部電壓產(chǎn)生電路25中的電壓降低電路開始降低內(nèi)部電壓(步驟3)。當(dāng)電壓降低操作在四個時鐘脈沖里完成時，由寫狀態(tài)機(jī)24A控制的算法在第十五個時鐘脈沖時被終止(步驟4)。
圖5表示寫狀態(tài)機(jī)24A中內(nèi)部時鐘信號、內(nèi)部電壓和脈沖應(yīng)用激活信號之間的關(guān)系。圖5表示內(nèi)部時鐘信號和脈沖應(yīng)用激活信號的波形。
如圖5所示，為了升高內(nèi)部電壓，根據(jù)電源電壓，內(nèi)部時鐘信號的周期被設(shè)置成為適合于內(nèi)部電壓產(chǎn)生電路25中電壓升高電路的電壓特性的時鐘周期。由于這種設(shè)置，從內(nèi)部電壓的電壓升高操作的完成到寫脈沖電壓或者擦除脈沖電壓應(yīng)用的開始可以避免產(chǎn)生額外等待時間。
在內(nèi)部時鐘信號的周期被固定到適合于內(nèi)部電壓產(chǎn)生電路25的電壓特性的一個時鐘周期的情況下，會出現(xiàn)以下問題。在一個低電源電壓的條件下，時鐘周期被設(shè)置為相對長，所以寫脈沖電壓或者擦除脈沖電壓的脈沖寬度足以正確地執(zhí)行數(shù)據(jù)寫或者數(shù)據(jù)擦除。然而，在一個高電源電壓的條件下，時鐘周期被設(shè)置為相對短，所以寫脈沖電壓或者擦除脈沖電壓的脈沖寬度太短以至于不能正確地執(zhí)行數(shù)據(jù)寫或者數(shù)據(jù)擦除。
為了避免這種問題，在本例中，在應(yīng)用寫脈沖電壓或擦除脈沖電壓之前，控制碼產(chǎn)生電路2提供用于擴(kuò)展內(nèi)部時鐘信號周期的控制碼到處理電路1中。當(dāng)這樣實(shí)施時，時鐘周期控制信號產(chǎn)生電路1A(圖2)產(chǎn)生時鐘周期控制信號“1”并提供該信號給內(nèi)部時鐘產(chǎn)生電路3。在收到時鐘周期控制信號“1”時，內(nèi)部時鐘產(chǎn)生電路3產(chǎn)生一個具有相對長的時鐘周期的內(nèi)部時鐘信號。結(jié)果，寫脈沖電壓或者擦除脈沖電壓的脈沖寬度足以長到正確地執(zhí)行向存儲單元寫入數(shù)據(jù)或者從存儲單元中擦除數(shù)據(jù)。
在寫脈沖電壓或擦除脈沖電壓的應(yīng)用被終止后，用于返回(即縮短)內(nèi)部時鐘信號周期的控制碼被從控制碼產(chǎn)生電路2中提供給處理電路1。當(dāng)上述操作被實(shí)施時，時鐘周期控制信號產(chǎn)生電路1A產(chǎn)生時鐘周期控制信號“0”并提供該信號給內(nèi)部時鐘產(chǎn)生電路3。在收到時鐘周期控制信號“0”時，內(nèi)部時鐘產(chǎn)生電路3產(chǎn)生一個具有較短的并適合于電壓降低電路的電壓特性的時鐘周期的內(nèi)部時鐘信號。結(jié)果，從內(nèi)部電壓的電壓降低操作完成直到處理的終止沒有產(chǎn)生任何額外的等待時間。
如以上描述的，在第一實(shí)施例中，在升高或降低內(nèi)部電壓操作期間，通過充分地消除額外等待時間使得向存儲單元寫數(shù)據(jù)或從存儲單元擦除數(shù)據(jù)的速度被提高。另外，通過在應(yīng)用寫脈沖電壓或擦除脈沖電壓的操作期間獲得充分的脈沖寬度使得寫特性和擦除特性保持不變。
(例2)在第一實(shí)例中，內(nèi)部控制信號產(chǎn)生電路4A包括一個時鐘周期控制信號產(chǎn)生部分1A，該時鐘控制信號產(chǎn)生部分1A用于把時鐘周期控制信號提供給內(nèi)部時鐘產(chǎn)生電路3作為改變時鐘周期的內(nèi)部控制信號。在第二實(shí)例中，內(nèi)部控制信號產(chǎn)生電路4B包括一個時鐘周期控制信號鎖存器部分5B，該時鐘周期控制信號鎖存器部分5B用于把時鐘周期控制信號提供給內(nèi)部時鐘產(chǎn)生電路3作為改變時鐘周期的內(nèi)部控制信號。
圖6是根據(jù)本發(fā)明的第二實(shí)例包含在一個閃速存儲器里的寫狀態(tài)機(jī)24B的部分結(jié)構(gòu)框圖。
如圖6所示，寫狀態(tài)機(jī)24B包括一個執(zhí)行不同類型處理的處理電路1，一個提供控制碼給處理電路1的控制碼產(chǎn)生電路2，一個提供定時信號(內(nèi)部時鐘信號)給處理電路1的內(nèi)部時鐘產(chǎn)生電路3，和連接到處理電路1的多個鎖存寄存器A-G(鎖存器部分)。
在圖1所示的寫狀態(tài)機(jī)24A中，處理電路1提供時鐘周期控制信號給內(nèi)部時鐘產(chǎn)生電路3。相反，圖6所示寫狀態(tài)機(jī)24B包括可被處理電路1進(jìn)行存取以至于更新數(shù)據(jù)的鎖存寄存器G，該鎖存寄存器G獨(dú)立于鎖存寄存器A-F。鎖存寄存器G中的數(shù)據(jù)被提供給內(nèi)部時鐘產(chǎn)生電路3作為時鐘周期控制信號。
以這種結(jié)構(gòu)，不必提供一個用于控制控制碼產(chǎn)生電路2和處理電路1中的內(nèi)部時鐘信號周期的專用控制碼。內(nèi)部時鐘信號的周期可以由用于寫入數(shù)據(jù)“1”到鎖存寄存器G中的控制碼擴(kuò)展，內(nèi)部時鐘信號的周期可以由用于寫入數(shù)據(jù)“0”到鎖存寄存器G中的控制碼返回到缺省周期(即被縮短)。
在這種情況下，如圖5所示，為了升高內(nèi)部電壓，內(nèi)部時鐘信號的周期被設(shè)置為根據(jù)電源電壓適合于電壓升高電路的電壓特性的時鐘周期。由于這種設(shè)置，從內(nèi)部電壓的電壓升高操作完成直到寫脈沖電壓或者擦除脈沖電壓應(yīng)用的開始可以避免產(chǎn)生額外的等待時間。
在應(yīng)用寫脈沖電壓或擦除脈沖電壓之前，直接將用于向鎖存寄存器G中寫入數(shù)據(jù)“1”的控制碼提供給處理電路1。在接收到這個控制碼時，處理電路1向鎖存寄存器G寫入數(shù)據(jù)“1”，鎖存寄存器G輸出時鐘周期控制信號“1”到內(nèi)部時鐘產(chǎn)生電路3。在接收到時鐘周期控制信號“1”時，內(nèi)部時鐘產(chǎn)生電路3產(chǎn)生一個具有擴(kuò)展的時鐘周期的內(nèi)部時鐘信號。所以，可以獲得具有足以正確地執(zhí)行寫數(shù)據(jù)到存儲單元或從存儲單元擦除數(shù)據(jù)的脈沖寬度的寫脈沖電壓或者擦除脈沖電壓。
在寫脈沖電壓或擦除脈沖電壓的應(yīng)用被終止之后，用于向鎖存寄存器G中寫入數(shù)據(jù)“0”的控制碼被提供給處理電路1。在接收到這個控制碼時，處理電路1寫數(shù)據(jù)“0”到鎖存寄存器G中，并且鎖存寄存器G輸出時鐘周期控制信號“0”到內(nèi)部時鐘產(chǎn)生電路3。在接收到時鐘周期控制信號“0”時，內(nèi)部時鐘產(chǎn)生電路3產(chǎn)生一個具有縮短的時鐘周期的內(nèi)部時鐘信號。從而，時鐘周期被返回到適合于電壓降低電路的周期，其避免了從內(nèi)部電壓的電壓降低操作的完成直到處理的終止產(chǎn)生額外的等待時間。
圖7是寫狀態(tài)機(jī)24B(圖6)中的處理電路1對鎖存寄存器A-G的一個訪問操作流程的流程圖。圖8是寫狀態(tài)機(jī)24B(圖6)中內(nèi)部時鐘信號與處理電路對鎖存寄存器A-G的訪問操作之間關(guān)系的時序圖。在一個時鐘周期里訪問一個鎖存寄存器。
如圖7和圖8所示，在步驟11，順序地訪問被定位在相對接近于處理電路1的鎖存寄存器A，B和C。在這一點(diǎn)上，內(nèi)部時鐘信號的周期被設(shè)置成適合于訪問多個鎖存寄存器中被定位在相對接近于處理電路1的鎖存寄存器A-C，從而消耗較少時間訪問的時鐘周期。
在步驟12，控制碼產(chǎn)生電路2提供用于擴(kuò)展內(nèi)部時鐘信號周期的控制碼到處理電路1。根據(jù)該控制碼，時鐘控制信號產(chǎn)生電路1A(圖2)產(chǎn)生時鐘周期控制信號“1”，或處理電路1訪問鎖存寄存器G(圖6)并且鎖存寄存器G輸出時鐘周期控制信號“1”。然后，時鐘周期控制信號“1”被提供給內(nèi)部時鐘產(chǎn)生電路3。內(nèi)部時鐘產(chǎn)生電路3產(chǎn)生一具有擴(kuò)展時鐘周期的內(nèi)部時鐘信號，其足以保證處理電路1對位于相對遠(yuǎn)離處理電路1的鎖存寄存器D-F的訪問。
在步驟13，同步于具有擴(kuò)展的時鐘周期的內(nèi)部時鐘信號順序訪問鎖存寄存器D、E和F。
在步驟14，用于返回內(nèi)部時鐘信號周期到缺省周期的控制碼由控制碼產(chǎn)生電路2提供。根據(jù)該控制碼，時鐘控制信號產(chǎn)生電路1A(圖2)產(chǎn)生時鐘周期控制信號“0”，或者處理電路1訪問鎖存寄存器G(圖6)并且鎖存寄存器G輸出時鐘周期控制信號“0”。然后，時鐘周期控制信號“0”被提供給內(nèi)部時鐘產(chǎn)生電路3。內(nèi)部時鐘產(chǎn)生電路3產(chǎn)生一具有較短時鐘周期的內(nèi)部時鐘信號，其適合于訪問位于相對接近于處理電路1的鎖存寄存器A-C。
在步驟15，順序訪問鎖存寄存器A-C。
如以上描述的，在第二實(shí)例中，控制內(nèi)部時鐘信號的周期(i)以便當(dāng)在短周期時間內(nèi)訪問一個可被處理電路1訪問的鎖存寄存器時，額外等待時間被充分地消除，以便提高向存儲單元中寫入數(shù)據(jù)和從存儲單元中擦除數(shù)據(jù)的速度，和(ii)以便保證有充足的訪問時間由處理電路1來訪問一個需要相對長的訪問時間的鎖存寄存器，以保持寫特性和擦除特性不變。
根據(jù)本發(fā)明，第一和第二實(shí)例涉及一種半導(dǎo)體存儲器裝置。根據(jù)本發(fā)明的半導(dǎo)體存儲器裝置可以被容易地結(jié)合到像便攜式電話或者電腦之類的電子信息裝置中，具有本發(fā)明提供的效果。一個這樣的例子是圖17所示的電子信息裝置5。電子信息裝置5包括一個諸如閃速存儲器的信息存儲裝置，一個操作輸入裝置，一用于顯示例如一初始的屏幕或一信息處理結(jié)果的顯示裝置，和一個CPU(中央處理單元)，用于接收來自于操作輸入裝置的各種操作指令(例如，用于便攜式電話的各種功能的輸入操作)和執(zhí)行基于指定的信息處理程序或在其中獲得的數(shù)據(jù)的不同類型的處理。
根據(jù)本發(fā)明的半導(dǎo)體存儲器裝置，根據(jù)不同存儲操作的操作時間特性來改變內(nèi)部時鐘信號的周期，該裝置能被便利地用作信息存儲裝置。
如上所述，根據(jù)本發(fā)明，內(nèi)部控制信號產(chǎn)生電路控制內(nèi)部時鐘產(chǎn)生電路以便切換內(nèi)部時鐘信號的周期。由于這種結(jié)構(gòu)，為了升高或降低內(nèi)部電壓，根據(jù)外部輸入的電源電壓，時鐘信號的周期可以被設(shè)置成為一種適合于內(nèi)部電壓產(chǎn)生電路中電壓升高電路或電壓降低電路的電壓特性(操作時間特性)的周期。所以，從內(nèi)部電壓的電壓升高操作完成直到寫脈沖電壓或擦除脈沖電壓應(yīng)用的開始、和從內(nèi)部電壓的電壓降低操作完成直到處理的終止可以充分地消除額外的等待時間。這樣提高了向存儲單元寫數(shù)據(jù)或從存儲單元擦除數(shù)據(jù)的速度。為了向存儲單元應(yīng)用寫脈沖電壓或擦除脈沖電壓，內(nèi)部時鐘信號的周期被切換成為適合于數(shù)據(jù)寫或數(shù)據(jù)擦除(操作時間特性)的周期。這樣允許寫脈沖電壓或擦除脈沖電壓具有足以正確地執(zhí)行數(shù)據(jù)寫或數(shù)據(jù)擦除的脈沖寬度。所以，寫特性和擦除特性能夠保持不變。
根據(jù)本發(fā)明，如上所述內(nèi)部時鐘信號的周期是可切換的。所以，用于訪問被定位在相對接近于處理電路、由此可以被處理電路在一個短的訪問時間里訪問的鎖存器部分的時鐘周期被設(shè)置為相對短。從而，充分消除了額外等待時間，以至于升高了向存儲單元寫數(shù)據(jù)或從存儲單元擦除數(shù)據(jù)的速度。用于訪問被定位在相對遠(yuǎn)離于處理電路、由此處理電路需要一個較長訪問時間的鎖存器部分的時鐘周期被設(shè)置為相對長。從而，確保了充分的訪問時間來訪問遠(yuǎn)離處理電路的鎖存器部分，以至于保持寫特性和擦除特性不變。
在不背離本發(fā)明的范圍和精神下，本領(lǐng)域技術(shù)人員將很明顯并容易地做出其它各種修改。因此，并不意味著附加到這里的權(quán)利要求的范圍局限于在此闡述的說明，而應(yīng)當(dāng)廣泛地解釋所述權(quán)利要求。
權(quán)利要求
1.一種半導(dǎo)體存儲裝置，用于通過控制內(nèi)部電壓和存儲操作電壓執(zhí)行存儲操作，其中根據(jù)存儲操作的操作時間特性而改變內(nèi)部時鐘信號的周期。
2.一種半導(dǎo)體存儲裝置，用于通過順序控制內(nèi)部電壓升高到一個指定電壓、應(yīng)用用于向存儲單元寫入數(shù)據(jù)或從存儲單元擦除數(shù)據(jù)的存儲操作電壓、及降低已升高的內(nèi)部電壓到一個指定電壓執(zhí)行諸如向存儲單元寫入數(shù)據(jù)或從存儲單元中擦除數(shù)據(jù)的存儲操作，其中根據(jù)存儲操作的操作時間特性而改變內(nèi)部時鐘信號的周期。
3.一種根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲裝置，包括內(nèi)部時鐘產(chǎn)生電路，用于產(chǎn)生具有不同周期的內(nèi)部時鐘信號；和內(nèi)部控制信號產(chǎn)生電路，用于產(chǎn)生第一內(nèi)部控制信號，根據(jù)當(dāng)內(nèi)部電壓升高和當(dāng)內(nèi)部電壓降低時的操作時間特性以及當(dāng)應(yīng)用寫電壓和應(yīng)用擦除電壓時的操作時間特性控制要切換的內(nèi)部時鐘信號的周期。
4.一種根據(jù)權(quán)利要求2所述的半導(dǎo)體存儲裝置，包括內(nèi)部時鐘產(chǎn)生電路，用于產(chǎn)生具有不同周期的內(nèi)部時鐘信號；和內(nèi)部控制信號產(chǎn)生電路，用于產(chǎn)生第一內(nèi)部控制信號，根據(jù)當(dāng)內(nèi)部電壓升高和當(dāng)內(nèi)部電壓降低時的操作時間特性以及當(dāng)應(yīng)用寫電壓和應(yīng)用擦除電壓時的操作時間特性控制要切換的內(nèi)部時鐘信號的周期。
5.一種根據(jù)權(quán)利要求4所述的半導(dǎo)體存儲裝置，其中內(nèi)部控制信號產(chǎn)生電路產(chǎn)生用于切換內(nèi)部時鐘信號周期的第一內(nèi)部控制信號，以便用于控制內(nèi)部電壓的升高和已升高的內(nèi)部電壓的降低的內(nèi)部時鐘信號的周期比用于控制應(yīng)用寫電壓和擦除電壓的內(nèi)部時鐘信號的周期短。
6.一種根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲裝置，包括內(nèi)部時鐘產(chǎn)生電路，用于產(chǎn)生具有不同周期的內(nèi)部時鐘信號；和內(nèi)部控制信號產(chǎn)生電路，包括多個可以鎖存鎖存數(shù)據(jù)的鎖存器部分和用于訪問該多個鎖存器部分以便與內(nèi)部時鐘信號同步寫和讀鎖存數(shù)據(jù)的處理電路，其中所述內(nèi)部控制信號產(chǎn)生電路產(chǎn)生用于根據(jù)當(dāng)處理電路訪問鎖存器部分時的操作時間特性控制要切換的內(nèi)部時鐘信號的周期的第二內(nèi)部控制信號，并輸出該第二內(nèi)部控制信號給內(nèi)部時鐘產(chǎn)生電路。
7.一種根據(jù)權(quán)利要求2所述的半導(dǎo)體存儲裝置，包括內(nèi)部時鐘產(chǎn)生電路，用于產(chǎn)生具有不同周期的內(nèi)部時鐘信號；和內(nèi)部控制信號產(chǎn)生電路，包括多個可以鎖存鎖存數(shù)據(jù)的鎖存器部分和用于訪問該多個鎖存器部分以便與內(nèi)部時鐘信號同步寫和讀鎖存數(shù)據(jù)的處理電路，其中所述內(nèi)部控制信號產(chǎn)生電路產(chǎn)生用于根據(jù)當(dāng)處理電路訪問鎖存器部分時的操作時間特性控制要切換的內(nèi)部時鐘信號的周期的第二內(nèi)部控制信號，并輸出該第二內(nèi)部控制信號給內(nèi)部時鐘產(chǎn)生電路。
8.一種根據(jù)權(quán)利要求7所述的半導(dǎo)體存儲裝置，其中內(nèi)部控制信號產(chǎn)生電路產(chǎn)生用于切換內(nèi)部時鐘信號周期的第二內(nèi)部控制信號，以便當(dāng)在多個鎖存器部分中位于相對接近處理電路的鎖存器部分中的一個被訪問時的內(nèi)部時鐘信號的周期比當(dāng)在多個鎖存器部分中位于遠(yuǎn)離處理電路的鎖存器部分中的一個被訪問時的內(nèi)部時鐘信號周期短。
9.一種根據(jù)權(quán)利要求4所述的半導(dǎo)體存儲裝置，包括包括多個在行方向和在列方向排列的存儲單元的存儲器陣列；和內(nèi)部電壓產(chǎn)生電路，用于升高電源電壓以產(chǎn)生向存儲單元寫入數(shù)據(jù)和從存儲單元擦除數(shù)據(jù)所需的內(nèi)部電壓以及用于降低已升高的內(nèi)部電壓，其中內(nèi)部控制信號產(chǎn)生電路產(chǎn)生第三內(nèi)部控制信號，用于控制由內(nèi)部電壓產(chǎn)生電路執(zhí)行的內(nèi)部電壓的升高、已升高內(nèi)部電壓的降低并用于控制向存儲單元寫數(shù)據(jù)的寫脈沖電壓和從存儲單元擦除數(shù)據(jù)的擦除脈沖電壓的應(yīng)用。
10.一種根據(jù)權(quán)利要求7所述的半導(dǎo)體存儲裝置，包括包括多個在行方向和在列方向排列的存儲單元的存儲器陣列；和內(nèi)部電壓產(chǎn)生電路，用于升高電源電壓以產(chǎn)生向存儲單元寫入數(shù)據(jù)和從存儲單元擦除數(shù)據(jù)所需的內(nèi)部電壓以及用于降低已升高的內(nèi)部電壓，其中內(nèi)部控制信號產(chǎn)生電路產(chǎn)生第三內(nèi)部控制信號，用于控制由內(nèi)部電壓產(chǎn)生電路執(zhí)行的內(nèi)部電壓的升高、已升高內(nèi)部電壓的降低并用于控制向存儲單元寫數(shù)據(jù)的寫脈沖電壓和從存儲單元擦除數(shù)據(jù)的擦除脈沖電壓的應(yīng)用。
11.一種根據(jù)權(quán)利要求4所述的半導(dǎo)體存儲裝置，其中內(nèi)部控制信號產(chǎn)生電路包括具有內(nèi)置控制碼的控制碼產(chǎn)生電路，該內(nèi)置控制碼描述用于執(zhí)行由外部輸入命令指示的操作的算法，其中內(nèi)部控制信號產(chǎn)生電路產(chǎn)生第一內(nèi)部控制信號以便控制碼產(chǎn)生電路提供對應(yīng)于該命令的控制碼并順序執(zhí)行控制碼中描述的算法。
12.一種根據(jù)權(quán)利要求7所述的半導(dǎo)體存儲裝置，其中內(nèi)部控制信號產(chǎn)生電路包括一個具有內(nèi)置控制碼的控制碼產(chǎn)生電路，該內(nèi)置控制碼描述用于執(zhí)行由外部輸入命令指示的操作的算法，其中內(nèi)部控制信號產(chǎn)生電路產(chǎn)生第二內(nèi)部控制信號以便控制碼產(chǎn)生電路提供對應(yīng)于該命令的控制碼并順序執(zhí)行控制碼中描述的算法。
13.一種根據(jù)權(quán)利要求11所述的半導(dǎo)體存儲裝置，其中內(nèi)部控制信號產(chǎn)生電路還包括一個時鐘周期控制信號產(chǎn)生部分，用于向內(nèi)部時鐘產(chǎn)生電路提供時鐘周期控制信號作為第一或第二內(nèi)部控制信號用于改變內(nèi)部時鐘信號的周期，其中所述控制碼產(chǎn)生電路還存儲用于擴(kuò)展內(nèi)部時鐘信號的周期的控制碼和用于縮短內(nèi)部時鐘信號的周期的控制碼，當(dāng)用于擴(kuò)展內(nèi)部時鐘信號周期的控制碼被從控制碼產(chǎn)生電路中提供給內(nèi)部控制信號產(chǎn)生電路時，時鐘周期控制信號產(chǎn)生部分輸出用于擴(kuò)展內(nèi)部時鐘信號周期的第一或第二內(nèi)部控制信號到內(nèi)部時鐘產(chǎn)生電路，并且當(dāng)用于縮短內(nèi)部時鐘信號周期的控制碼被從控制碼產(chǎn)生電路提供給內(nèi)部控制信號產(chǎn)生電路時，時鐘周期控制信號產(chǎn)生部分輸出用于縮短內(nèi)部時鐘信號周期的第一或第二內(nèi)部控制信號到內(nèi)部時鐘產(chǎn)生電路。
14.一種根據(jù)權(quán)利要求12所述的半導(dǎo)體存儲裝置，其中內(nèi)部控制信號產(chǎn)生電路還包括一個時鐘周期控制信號產(chǎn)生部分，用于向內(nèi)部時鐘產(chǎn)生電路提供時鐘周期控制信號作為第一或第二內(nèi)部控制信號用于改變內(nèi)部時鐘信號的周期，其中所述控制碼產(chǎn)生電路還存儲用于擴(kuò)展內(nèi)部時鐘信號的周期的控制碼和用于縮短內(nèi)部時鐘信號的周期的控制碼，當(dāng)用于擴(kuò)展內(nèi)部時鐘信號周期的控制碼被從控制碼產(chǎn)生電路中提供給內(nèi)部控制信號產(chǎn)生電路時，時鐘周期控制信號產(chǎn)生部分輸出用于擴(kuò)展內(nèi)部時鐘信號的周期的第一或第二內(nèi)部控制信號到內(nèi)部時鐘產(chǎn)生電路，并且當(dāng)用于縮短內(nèi)部時鐘信號周期的控制碼被從控制碼產(chǎn)生電路提供給內(nèi)部控制信號產(chǎn)生電路時，時鐘周期控制信號產(chǎn)生部分輸出用于縮短內(nèi)部時鐘信號周期的第一或第二內(nèi)部控制信號到內(nèi)部時鐘產(chǎn)生電路。
15.一種根據(jù)權(quán)利要求11所述的半導(dǎo)體存儲裝置，其中內(nèi)部控制信號產(chǎn)生電路還包括一個時鐘周期控制信號鎖存器部分，用于向內(nèi)部時鐘產(chǎn)生電路提供時鐘周期控制信號作為第一或第二內(nèi)部控制信號以改變內(nèi)部時鐘信號的周期，其中所述控制碼產(chǎn)生電路還存儲用于擴(kuò)展內(nèi)部時鐘信號周期的控制碼和用于縮短內(nèi)部時鐘周期的控制碼，當(dāng)用于擴(kuò)展內(nèi)部時鐘信號周期的控制碼被從控制碼產(chǎn)生電路提供給內(nèi)部控制信號產(chǎn)生電路時，時鐘周期控制信號鎖存器部分中的鎖存數(shù)據(jù)被更新并且時鐘周期控制信號鎖存器部分輸出用于擴(kuò)展內(nèi)部時鐘信號的周期的第一或第二內(nèi)部控制信號到內(nèi)部時鐘產(chǎn)生電路，并且當(dāng)用于縮短內(nèi)部時鐘信號周期的控制碼被從控制碼產(chǎn)生電路提供給內(nèi)部控制信號產(chǎn)生電路時，時鐘周期控制信號鎖存器部分中的鎖存數(shù)據(jù)被更新并且時鐘周期控制信號鎖存器部分輸出用于縮短內(nèi)部時鐘信號周期的第一或第二內(nèi)部控制信號到內(nèi)部時鐘產(chǎn)生電路。
16.一種根據(jù)權(quán)利要求12所述的半導(dǎo)體存儲裝置，其中內(nèi)部控制信號產(chǎn)生電路還包括一個時鐘周期控制信號鎖存器部分，用于向內(nèi)部時鐘產(chǎn)生電路提供時鐘周期控制信號作為第一或第二內(nèi)部控制信號以改變內(nèi)部時鐘信號的周期，其中所述控制碼產(chǎn)生電路還存儲用于擴(kuò)展內(nèi)部時鐘信號周期的控制碼和用于縮短內(nèi)部時鐘周期的控制碼，當(dāng)用于擴(kuò)展內(nèi)部時鐘信號周期的控制碼被從控制碼產(chǎn)生電路中提供給內(nèi)部控制信號產(chǎn)生電路時，時鐘周期控制信號鎖存器部分中的鎖存數(shù)據(jù)被更新并且時鐘周期控制信號鎖存器部分輸出用于擴(kuò)展內(nèi)部時鐘信號的周期的第一或第二內(nèi)部控制信號到內(nèi)部時鐘產(chǎn)生電路，并且當(dāng)用于縮短內(nèi)部時鐘信號周期的控制碼被從控制碼產(chǎn)生電路提供給內(nèi)部控制信號產(chǎn)生電路時，時鐘周期控制信號鎖存器部分中的鎖存數(shù)據(jù)被更新并且時鐘周期控制信號鎖存器部分輸出用于縮短內(nèi)部時鐘信號周期的第一或第二內(nèi)部控制信號到內(nèi)部時鐘產(chǎn)生電路。
17.一種根據(jù)權(quán)利要求13所述的半導(dǎo)體存儲裝置，其中當(dāng)控制用于應(yīng)用寫脈沖電壓或擦除脈沖電壓到存儲單元作為寫電壓或擦除電壓的操作時，或當(dāng)訪問位于相對遠(yuǎn)離處理電路的鎖存器部分時，將用于擴(kuò)展內(nèi)部時鐘信號周期的控制碼從控制碼產(chǎn)生電路提供給內(nèi)部控制信號產(chǎn)生電路，當(dāng)控制用于應(yīng)用寫脈沖電壓或擦除脈沖電壓到存儲單元作為寫電壓或擦除電壓的操作時，或當(dāng)訪問一個位于相對接近處理電路的鎖存器部分時，將用于縮短內(nèi)部時鐘信號的控制碼從控制碼產(chǎn)生電路提供給內(nèi)部控制信號產(chǎn)生電路。
18.一種根據(jù)權(quán)利要求16所述的半導(dǎo)體存儲裝置，其中當(dāng)控制一個用于應(yīng)用寫脈沖電壓或擦除脈沖電壓到存儲單元作為寫電壓或擦除電壓的操作時，或當(dāng)訪問位于相對遠(yuǎn)離處理電路的鎖存器部分時，將用于擴(kuò)展內(nèi)部時鐘信號周期的控制碼從控制碼產(chǎn)生電路提供給內(nèi)部控制信號產(chǎn)生電路，當(dāng)控制用于應(yīng)用寫脈沖電壓或擦除脈沖電壓到存儲單元作為寫電壓或擦除電壓的操作時，或當(dāng)訪問一個位于相對接近處理電路的鎖存器部分時，將用于縮短內(nèi)部時鐘信號的控制碼從控制碼產(chǎn)生電路提供給內(nèi)部控制信號產(chǎn)生電路。
19.一種使用根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲裝置的電子信息裝置，以根據(jù)存儲操作的操作時間特性改變內(nèi)部時鐘信號的周期以便縮短存儲操作所需的時間。
20.一種使用根據(jù)權(quán)利要求2所述的半導(dǎo)體存儲裝置的電子信息裝置，以根據(jù)存儲操作的操作時間特性改變內(nèi)部時鐘信號的周期以便縮短存儲操作所需的時間。
全文摘要
在一個用于通過控制內(nèi)部電壓和存儲操作電壓執(zhí)行存儲操作的半導(dǎo)體存儲裝置中，根據(jù)存儲操作的操作時間特性而改變內(nèi)部時鐘信號的周期。
文檔編號G11C16/32GK1442862SQ0311073
公開日2003年9月17日 申請日期2003年2月13日 優(yōu)先權(quán)日2002年2月13日
發(fā)明者木曾弘志 申請人:夏普公司