專利名稱：非易失多層存儲(chǔ)器裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及存儲(chǔ)器裝置，具體地說(shuō)，涉及非易失多層存儲(chǔ)器裝置。
一般地說(shuō)，ROM電路由半導(dǎo)體上面的存儲(chǔ)單元陣列構(gòu)成，每一個(gè)存儲(chǔ)單元具有晶體管，所述晶體管被制成可以根據(jù)如何對(duì)半導(dǎo)體進(jìn)行離子注入而產(chǎn)生晶體管來(lái)指示“1”或“0”。數(shù)據(jù)由存儲(chǔ)器單元永久存儲(chǔ)，而且這些數(shù)據(jù)不能被以電的方式擦除或改動(dòng)。這樣構(gòu)成每個(gè)晶體管、以便具有所述兩個(gè)預(yù)定值之一。此外，可以把ROM電路制成單層器件的形式，其中存儲(chǔ)單元陣列在半導(dǎo)體襯底上彼此相鄰。
可編程ROM(PROM)電路設(shè)計(jì)成在制造了半導(dǎo)體芯片之后被編程。PROM裝置的存儲(chǔ)單元在指令燒進(jìn)芯片的時(shí)候以數(shù)據(jù)(例如“1”或“0”)編程。通過(guò)選擇性地把晶體管陣列中每一個(gè)存儲(chǔ)單元晶體管閾電壓電平編程為一個(gè)或兩個(gè)或更多的預(yù)定電平來(lái)對(duì)掩模ROM進(jìn)行編碼。這一點(diǎn)通過(guò)在生產(chǎn)過(guò)程將近結(jié)束的時(shí)候形成限定閾電壓電平的觸點(diǎn)來(lái)完成。當(dāng)對(duì)PROM裝置進(jìn)行編程時(shí)，可以像其中數(shù)據(jù)不能被以電的方式改動(dòng)的傳統(tǒng)的ROM芯片那樣來(lái)實(shí)現(xiàn)所述裝置。
因?yàn)樯a(chǎn)半導(dǎo)體裝置的成本問(wèn)題以及基于更小的集成電路的電子裝置的設(shè)計(jì)問(wèn)題，現(xiàn)需要提供一種非易失存儲(chǔ)器電路，它占用更少的空間、具有更大的存儲(chǔ)容量而且造價(jià)低廉。
在特定層中，以與導(dǎo)電材料列交叉的導(dǎo)電材料行的形式形成所述導(dǎo)電的跡線。通過(guò)連接導(dǎo)電材料行和導(dǎo)電材料列之間的存儲(chǔ)元件來(lái)形成各個(gè)存儲(chǔ)單元。
可以利用絕緣材料來(lái)使存儲(chǔ)裝置的各層彼此電絕緣，或者所述各層可以共用各層之間的導(dǎo)電跡線。例如，存儲(chǔ)裝置第一層的存儲(chǔ)元件和存儲(chǔ)裝置第二層的存儲(chǔ)元件可以同時(shí)連接到同一導(dǎo)電材料行，但是連接到相應(yīng)的各層中每一層的不同導(dǎo)電材料列。
存儲(chǔ)單元中的存儲(chǔ)元件在電位加到被選存儲(chǔ)單元時(shí)指示電阻值。存儲(chǔ)單元可以這樣構(gòu)成，即包括電阻器、與控制元件串聯(lián)的電阻器，或者與二極管串聯(lián)的反熔絲器件。其存儲(chǔ)元件包括電阻器的存儲(chǔ)裝置可以這樣構(gòu)成，即，或者具有對(duì)應(yīng)于邏輯1的高電阻值、或者具有對(duì)應(yīng)于邏輯0的低電阻值。
其存儲(chǔ)元件包括反熔絲器件的存儲(chǔ)器裝置可以在生產(chǎn)后編程，其中，在生產(chǎn)存儲(chǔ)器裝置時(shí)反熔絲器件可以指示對(duì)應(yīng)于邏輯1的高電阻值，然后，當(dāng)反熔絲的結(jié)被穿透而形成電連接時(shí)，就指示對(duì)應(yīng)于邏輯0的低電阻值。


圖1A和圖1B是說(shuō)明非易失多層存儲(chǔ)器裝置的簡(jiǎn)圖。
圖2是說(shuō)明其存儲(chǔ)單元包括電阻器的非易失存儲(chǔ)陣列的電路圖。
圖3是說(shuō)明其存儲(chǔ)單元包括與控制元件串聯(lián)的電阻器的非易失存儲(chǔ)陣列的電路圖。
圖4是說(shuō)明其存儲(chǔ)單元包括與二極管串聯(lián)的反熔絲器件的非易失存儲(chǔ)陣列的電路圖。
圖5說(shuō)明具有電絕緣層的非易失、多層存儲(chǔ)器半導(dǎo)體裝置。
圖6說(shuō)明非易失、多層存儲(chǔ)器半導(dǎo)體裝置。
圖7是描述制造非易失、多層存儲(chǔ)器和/或邏輯裝置的方法的流程圖。
示范性的多層ROM裝置圖1A和圖1B是非易失、多層只讀存儲(chǔ)器(ROM)裝置100的示意圖。所述示意圖說(shuō)明了存儲(chǔ)器裝置100，它具有兩層，第一層102和第二層104。存儲(chǔ)器裝置100的第一層102具有以與各導(dǎo)電材料列108(1-3)交叉的各導(dǎo)電材料行106(1-2)的形式形成的導(dǎo)電跡線。
第一層102還具有存儲(chǔ)元件110(1-6)，在示意圖中示為電阻器。每個(gè)存儲(chǔ)元件110連接在導(dǎo)電材料行和導(dǎo)電材料列之間。例如，存儲(chǔ)元件110(1)連接在導(dǎo)電材料行106(1)和導(dǎo)電材料列108(1)之間。
同樣地，第二層104具有以與各導(dǎo)電材料列114(1-3)交叉的各導(dǎo)電材料行112(1-2)的形式形成的導(dǎo)電跡線。存儲(chǔ)元件116(1-6)連接在導(dǎo)電材料行和導(dǎo)電材料列之間，它被指定為存儲(chǔ)單元。例如，存儲(chǔ)單元118包括連接在導(dǎo)電材料行112(1)和導(dǎo)電材料列114(1)之間的存儲(chǔ)元件116(1)。
存儲(chǔ)裝置100的每一層具有多個(gè)存儲(chǔ)單元，而每一個(gè)存儲(chǔ)單元具有存儲(chǔ)元件。當(dāng)電位加到存儲(chǔ)元件的兩端時(shí)，每個(gè)存儲(chǔ)元件(例如，圖2的電阻器)具有可確定的電阻值。任一交叉點(diǎn)的任一存儲(chǔ)元件的電阻值可以設(shè)計(jì)成相對(duì)較高(例如，10兆歐)，它被轉(zhuǎn)換成邏輯位值1，或者設(shè)計(jì)成相對(duì)較低(例如，100千歐)，它被轉(zhuǎn)換成邏輯位值0。把相對(duì)高的電阻值和邏輯1相關(guān)聯(lián)，并且把相對(duì)低的電阻值和邏輯0相關(guān)聯(lián)是一種實(shí)現(xiàn)方案的設(shè)計(jì)選擇。因此，可以把相對(duì)高的電阻值定義為邏輯0，而把相對(duì)低的電阻值定義為邏輯1。除了電阻器存儲(chǔ)元件以外，每個(gè)存儲(chǔ)單元還可以包括與圖3說(shuō)明的電阻器元件串聯(lián)的控制元件?？刂圃椭R(shí)別存儲(chǔ)元件的不同電阻值。
利用非導(dǎo)電材料120使第一層102的存儲(chǔ)元件和第二層104的存儲(chǔ)元件彼此電絕緣。雖然在示意圖中以存儲(chǔ)單元之間的各個(gè)絕緣體120表示所述非導(dǎo)電材料，但是，它可以是第一層102和第二層104之間的固態(tài)層。
為了簡(jiǎn)化說(shuō)明，圖1A和圖1B只示出存儲(chǔ)器裝置100的兩層，而且每一層只有幾個(gè)存儲(chǔ)單元，它們包括設(shè)置在行導(dǎo)電跡線和列導(dǎo)電跡線之間、即在它們交叉點(diǎn)上的存儲(chǔ)元件。本專業(yè)的技術(shù)人員應(yīng)理解可以制造具有任意數(shù)量的層的存儲(chǔ)器裝置100，而且每一層具有任意數(shù)量的存儲(chǔ)元件，從而適應(yīng)使存儲(chǔ)裝置變得更小、提供更大存儲(chǔ)容量的要求。
示范性的帶有電阻器的ROM裝置圖2是存儲(chǔ)陣列200的電路圖，它示出了非易失、多層ROM裝置的一層。單個(gè)存儲(chǔ)單元202具有電阻器204存儲(chǔ)元件，它連接在導(dǎo)電材料行206(1)和導(dǎo)電材料列208(1)之間。
存儲(chǔ)元件(即連接在導(dǎo)電跡線之間的存儲(chǔ)元件)排列成沿X方向210延伸的行和沿Y方向212延伸的列。ROM裝置的其他層將沿著Z方面擴(kuò)展。為簡(jiǎn)化說(shuō)明，只示出幾個(gè)存儲(chǔ)單元。實(shí)際上，可以使用具有多個(gè)存儲(chǔ)單元陣列200的ROM裝置。此外，導(dǎo)電材料行206和導(dǎo)電材料列不一定要制成彼此垂直。本專業(yè)的技術(shù)人員可以認(rèn)識(shí)到，可以使用不同的制造技術(shù)和半導(dǎo)體設(shè)計(jì)布局來(lái)制造存儲(chǔ)陣列200。
導(dǎo)電材料行是在存儲(chǔ)陣列200中沿著X方向210延伸的起字線作用的跡線。導(dǎo)電材料列208是在存儲(chǔ)陣列200中沿著Y方向212延伸的起位線作用的跡線。陣列中每一行為一條字線，而每一列為一條位線。每個(gè)存儲(chǔ)單元位于相應(yīng)的字線和位線的交叉點(diǎn)上，其中，存儲(chǔ)單元存儲(chǔ)可以轉(zhuǎn)換成邏輯1或邏輯0的信息位。
通過(guò)把電壓加到存儲(chǔ)單元并測(cè)量流過(guò)存儲(chǔ)單元中存儲(chǔ)元件的電流，就可以讀出被選存儲(chǔ)單元的電阻狀態(tài)。電阻值與讀出電流成比例。在確定存儲(chǔ)陣列的存儲(chǔ)元件電阻值的讀出操作過(guò)程中，行解碼器(沒(méi)有示出)通過(guò)把字線連接到地214而選擇了字線206(2)。列解碼器(沒(méi)有示出)選擇了位線208(2)，后者連接到讀出放大器216，讀出放大器216把正電壓(標(biāo)識(shí)為+V)加到位線208(2)。讀出放大器216讀出存儲(chǔ)陣列200中各被選存儲(chǔ)單元的各存儲(chǔ)元件的不同的電阻值。
其他所有沒(méi)有被選中的字線(也就是行206)連接到恒壓電源(標(biāo)識(shí)為+VWL)，它等于正電壓+V。此外，其他所有沒(méi)有被選中的位線(也就是列208)連接到恒壓電源(標(biāo)識(shí)為+VBL)，它同樣等于正電壓+V。恒壓電源+VWL和+VBL可以從外部電路或多個(gè)電路提供，以便施加等電位而防止電流損耗。本專業(yè)的技術(shù)人員應(yīng)該認(rèn)識(shí)到，電壓源+VWL和+VBL不一定要等電位，而可以利用任意數(shù)量的電路實(shí)現(xiàn)方案來(lái)防止電流損耗。
在非易失多層存儲(chǔ)陣列中，某一特定層的存儲(chǔ)單元通過(guò)平行路徑連接在一起。把相等的電位加到被選中的字線和位線以及沒(méi)被選中的字線和位線上，減小寄生電流。例如，在確定存儲(chǔ)元件的電阻值時(shí)，信號(hào)電流218流過(guò)電阻器220。如果加到行206(3)的等電位電壓+VWL小于選擇電壓+V，不希望有的寄生電流222將會(huì)流過(guò)電阻器224。
可以利用包括差動(dòng)讀出放大器、模擬讀出放大器或數(shù)字讀出放大器在內(nèi)的讀出放大器來(lái)實(shí)現(xiàn)讀出放大器216。美國(guó)Perner等人的專利號(hào)為6185143B1的專利中說(shuō)明了如何利用存儲(chǔ)器裝置來(lái)實(shí)現(xiàn)差動(dòng)讀出放大器。美國(guó)Perner的專利號(hào)為6128239的專利中說(shuō)明了如何利用存儲(chǔ)器裝置實(shí)現(xiàn)模擬讀出放大器。美國(guó)Perner等人的專利號(hào)為6188615B1的專利中說(shuō)明了如何利用存儲(chǔ)器裝置實(shí)現(xiàn)數(shù)字讀出放大器。所有這些授予Perner的專利均轉(zhuǎn)讓到Hewlett-Packard公司。
示范性的帶有電阻器和控制元件的ROM裝置圖3是存儲(chǔ)陣列300的電路圖，示出了非易失多層ROM裝置的一層。在存儲(chǔ)陣列300中，單個(gè)存儲(chǔ)單元302具有存儲(chǔ)元件304，后者由與控制元件308串聯(lián)的電阻器306構(gòu)成。存儲(chǔ)元件304連接在導(dǎo)電材料行310(1)和導(dǎo)電材料列312(1)之間。
控制元件308起允許選擇存儲(chǔ)陣列300的特定存儲(chǔ)單元的作用。控制單元308可以用線性或非線性的電阻器、隧道結(jié)型二極管、隧道二極管或者肖特基、PN或PIN半導(dǎo)體二極管來(lái)實(shí)現(xiàn)。
存儲(chǔ)單元(即連接在導(dǎo)電跡線之間的存儲(chǔ)元件)被排列成在沿X方向314延伸的行和沿Y方向316延伸的列。ROM或邏輯裝置的其他任何層將沿著Z方向擴(kuò)展。為了簡(jiǎn)化說(shuō)明，只示出幾個(gè)存儲(chǔ)單元。實(shí)際上，可以使用具有多個(gè)存儲(chǔ)單元陣列300的ROM或邏輯裝置。此外，不一定要把導(dǎo)電材料行310和導(dǎo)電材料列312制成彼此垂直的。本專業(yè)的技術(shù)人員應(yīng)認(rèn)識(shí)到，可以采用各種各樣的制造技術(shù)和半導(dǎo)體設(shè)計(jì)布局來(lái)制造存儲(chǔ)陣列300。
導(dǎo)電材料行310是一些用作字線的跡線，它們?cè)诖鎯?chǔ)陣列300中沿著X方向314延伸。導(dǎo)電材料列是一些用作位線的跡線，它們?cè)诖鎯?chǔ)陣列300中沿著Y方向316延伸。陣列的每一行有一條字線，而陣列的每一列有一條位線。每個(gè)存儲(chǔ)單元位于相應(yīng)的字線和位線的交叉點(diǎn)上，其中，存儲(chǔ)單元存儲(chǔ)轉(zhuǎn)換為邏輯1或邏輯0的信息位。
把電壓加到存儲(chǔ)單元并測(cè)量流過(guò)所述存儲(chǔ)單元的存儲(chǔ)元件的電流，就可以讀出被選存儲(chǔ)單元的電阻狀態(tài)。例如，為了確定存儲(chǔ)元件318的電阻值，字線310(2)連接到地320，而位線312(2)連接到讀出放大器322，后者把正電壓(標(biāo)識(shí)為+V)加到位線312(2)。讀出放大器322讀出存儲(chǔ)元件318的電阻值，所述電阻值與通過(guò)存儲(chǔ)元件318的信號(hào)電流324成比例。
示范性的帶有反熔絲結(jié)和二極管的ROM裝置圖4是存儲(chǔ)陣列400的電路圖，示出了非易失多層ROM裝置的一層。此外，可以以邏輯裝置、例如一次性可編程門陣列的形式來(lái)實(shí)現(xiàn)存儲(chǔ)陣列400。這種門陣列的功能類似于場(chǎng)可編程門陣列(FPGA)，后者是一種在生產(chǎn)后可編程的集成電路。
在存儲(chǔ)陣列400中，單個(gè)存儲(chǔ)單元402具有存儲(chǔ)元件404，后者由與二極管408串聯(lián)的反熔絲器件406構(gòu)成。存儲(chǔ)元件404連接在導(dǎo)電材料行410(1)和導(dǎo)電材料列412(1)之間。反熔絲器件406是一種隧道結(jié)型、一次性可編程裝置。反熔絲器件的隧道結(jié)為很薄的氧化結(jié)，當(dāng)預(yù)定的相對(duì)高的電位被加到反熔絲器件兩端時(shí)，電子“隧道”貫穿所述薄氧化結(jié)。當(dāng)氧化結(jié)被破壞時(shí)，所加電位引起電連接?？梢杂萌我鈹?shù)量的現(xiàn)有的元件和各種類型的熔絲或反熔絲、例如LeComber、硅化物、隧道結(jié)、氧化物絕緣擊穿(rupture)或其他任何相似的熔絲元件來(lái)實(shí)現(xiàn)反熔絲器件406。
可以用這樣的反熔絲器件來(lái)制造存儲(chǔ)陣列400的每個(gè)存儲(chǔ)單元當(dāng)讀出特定存儲(chǔ)單元時(shí)，當(dāng)把相對(duì)低的電壓加到反熔絲器件兩端時(shí)，所述反熔絲器件顯示高電阻值?？梢圆捎靡韵路椒▽?duì)被選中的存儲(chǔ)單元進(jìn)行編程把相對(duì)高的電位加到被選中的存儲(chǔ)單元中的反熔絲器件的兩端、使得當(dāng)相對(duì)低的電壓加到特定存儲(chǔ)單元時(shí)，反熔絲器件顯示低電阻。反熔絲器件可以用作可編程開關(guān)，后者允許以類似于FPGA的可編程邏輯裝置的形式來(lái)實(shí)現(xiàn)存儲(chǔ)陣列400。反熔絲器件既可以用作邏輯元件又可以用作路由選擇互連器。所述反熔絲器件和傳統(tǒng)的開關(guān)元件不一樣，它一旦被編程就可以被優(yōu)化成具有非常低的電阻，從而允許高速互連和低功率電平。
存儲(chǔ)單元(即連接在導(dǎo)電跡線兩端的存儲(chǔ)元件)被排列成沿X方向414延伸的行和沿Y方向416延伸的列。ROM或邏輯裝置的其他任何附加層將沿著Z方向擴(kuò)展。為簡(jiǎn)化說(shuō)明，只示出幾個(gè)存儲(chǔ)元件。實(shí)際上，可以使用具有多個(gè)存儲(chǔ)單元陣列400的ROM或邏輯裝置。此外，不一定要把導(dǎo)電材料行410和導(dǎo)電材料列412制成彼此垂直的。本專業(yè)的技術(shù)人員應(yīng)該認(rèn)識(shí)到可以采用各種各樣的制造技術(shù)和半導(dǎo)體設(shè)計(jì)布局來(lái)制造存儲(chǔ)陣列400。
導(dǎo)電材料行410是一些用作字線的跡線，它們?cè)诖鎯?chǔ)陣列400中沿X方向414延伸。導(dǎo)電材料列412是一些用作位線的跡線，它們?cè)诖鎯?chǔ)陣列400中沿Y方向416延伸。陣列的每一行有一條字線，而陣列的每一列有一位線。每個(gè)存儲(chǔ)單元位于對(duì)應(yīng)的字線和位線之間或它們的交叉點(diǎn)上，其中，存儲(chǔ)單元存儲(chǔ)轉(zhuǎn)換成邏輯1或邏輯0的信息位。
通過(guò)加電壓到存儲(chǔ)單元并測(cè)量通過(guò)該存儲(chǔ)單元的存儲(chǔ)元件的電流，就可以讀出被選存儲(chǔ)單元的電阻狀態(tài)。例如，為了確定存儲(chǔ)元件418的電阻值，把字線410(2)連接到地420，而把位線412(2)連接到讀出放大器422，后者把正電壓(標(biāo)識(shí)為+V)加到位線412(2)。讀出放大器422讀出存儲(chǔ)元件418的電阻值，所述值與通過(guò)存儲(chǔ)元件418的信號(hào)電流424成比例。其他未選的字線(即行410)和未選的位線(即列412)并不需要如存儲(chǔ)陣列200(圖2)所示那樣加上等電位，因?yàn)槲催x存儲(chǔ)單元的二極管可以防止任何電流流失(例如，寄生電流)。
示范性的具有絕緣層的多層ROM存儲(chǔ)裝置圖5示出非易失、多層ROM半導(dǎo)體裝置500的截面圖，它具有電絕緣層502、504和506。每一層利用絕緣材料508與下一層絕緣。單個(gè)層(例如層502)具有導(dǎo)電材料列510和導(dǎo)電材料行512以及存儲(chǔ)元件514。
在半導(dǎo)體裝置500的襯底層516上形成第一層502。襯底層516是裝置500的支持結(jié)構(gòu)，可以由任何半導(dǎo)體材料構(gòu)成。裝置500其他每一層在前一層上面形成。例如，層504在層502上面形成，層506在層504上面形成。雖然只是示出了半導(dǎo)體裝置500的三層，但是，本專業(yè)的技術(shù)人員應(yīng)該理解，可以把裝置制成具有任意數(shù)量的層，每一層可以具有任意數(shù)量的存儲(chǔ)元件。
可以利用導(dǎo)電材料、例如銅或鋁或者合金或摻雜質(zhì)的硅等來(lái)制造導(dǎo)電材料列510和導(dǎo)電材料行512?？梢岳秒娮璨牧?例如氧化物)來(lái)實(shí)現(xiàn)存儲(chǔ)元件514，所述電阻材料構(gòu)成如圖2所示的電阻器存儲(chǔ)元件、如圖3所示的與控制元件串聯(lián)的電阻器元件或如圖4所示的與二極管串聯(lián)的反熔絲結(jié)。可以利用二氧化硅構(gòu)成絕緣層508。本專業(yè)的技術(shù)人員應(yīng)認(rèn)識(shí)到，可以利用許多材料和設(shè)計(jì)的不同組合來(lái)制造半導(dǎo)體裝置500。
示范性的具有共用層的多層ROM裝置圖6示出非易失、多層ROM半導(dǎo)體裝置600的截面圖，它具有層602、604和606。單個(gè)層(例如層602)具有導(dǎo)電材料列608，導(dǎo)電材料行610和存儲(chǔ)元件612。每一層與裝置600的其他一層或多層共用一些元件。例如，層602和層604共用導(dǎo)電材料行610，層604和層606共用導(dǎo)電材料列614。
在半導(dǎo)體裝置600的襯底616上面形成第一層602。襯底616是裝置600的支持結(jié)構(gòu)，可以由任何半導(dǎo)體材料構(gòu)成。裝置600的其他每一層均在前一層上面形成。例如，層604在層602上面形成，層606在層604上面形成。雖然只是示出了半導(dǎo)體材料的三層，但是，本專業(yè)的技術(shù)人員應(yīng)該理解到，所述裝置可以制成具有任意數(shù)目的層并且每一層具有任意數(shù)目的存儲(chǔ)單元。
導(dǎo)電材料列608、614和導(dǎo)電材料行610可以用導(dǎo)電材料制成，例如銅或鋁、或用合金或摻雜質(zhì)的硅制成。可以利用電阻性材料(例如氧化物)實(shí)現(xiàn)存儲(chǔ)元件612，這些電阻性材料構(gòu)成如圖2所示的電阻器存儲(chǔ)元件、如圖3所示的與控制元件串聯(lián)的電阻器存儲(chǔ)元件或如圖4所示的與二極管串聯(lián)的反熔絲結(jié)。本專業(yè)的技術(shù)人員應(yīng)該認(rèn)識(shí)到，可以利用許多材料和設(shè)計(jì)的不同組合來(lái)制造半導(dǎo)體裝置600。
制造非易失、多層裝置的方法圖7示出用于制造非易失、多層ROM裝置和/或邏輯裝置的方法。不應(yīng)該把敘述所述方法的次序當(dāng)作一種限制。
在方塊700中，提供半導(dǎo)體襯底，在其上制成多層ROM或邏輯裝置。在方塊702，在半導(dǎo)體襯底上形成導(dǎo)電材料列?；蛘咄ㄟ^(guò)銅鑲嵌工藝或者通過(guò)鋁或其他金屬淀積工藝來(lái)制成導(dǎo)電材料列。
在方塊704，在導(dǎo)電材料列上形成存儲(chǔ)元件?？梢酝ㄟ^(guò)生長(zhǎng)或淀積氧化鋁或其他類似的絕緣和/或隧道效應(yīng)材料等來(lái)形成這些存儲(chǔ)元件。為了形成串聯(lián)元件，可以在前一存儲(chǔ)元件的絕緣和/或隧道效應(yīng)阻擋層的頂上生長(zhǎng)或淀積下一個(gè)元件。
在方塊706，在存儲(chǔ)元件上形成導(dǎo)電材料行、使得導(dǎo)電材料行與在方塊702形成的導(dǎo)電材料列交叉。形成導(dǎo)電材料列所說(shuō)明的工藝同樣可以用來(lái)形成導(dǎo)電材料行。
當(dāng)在導(dǎo)電材料行和導(dǎo)電材料列之間連接存儲(chǔ)元件的時(shí)候，就形成單個(gè)存儲(chǔ)元件。可以以電阻器、或者與控制元件串聯(lián)的電阻器、或者與二極管串聯(lián)的反熔絲結(jié)的形式來(lái)形成存儲(chǔ)元件。此外，執(zhí)行方塊702至706的各步驟來(lái)形成非易失、多層ROM和/或邏輯裝置的第一層。這種裝置的每一層包括交叉的導(dǎo)電材料行和導(dǎo)電材料列，其中，非易失存儲(chǔ)單元包括連接在導(dǎo)電材料行和導(dǎo)電材料列的存儲(chǔ)元件。
在方塊708，在第一層上面形成電絕緣材料，使所述第一層與所述多層ROM裝置和/或邏輯裝置的任何其他層絕緣。在方塊710，在絕緣層上形成導(dǎo)電材料列。在方塊712，在導(dǎo)電材料列上形成存儲(chǔ)元件。在方塊714，在存儲(chǔ)元件上面形成導(dǎo)電材料行、使得導(dǎo)電材料行與在方塊710形成的導(dǎo)電材料列相交。對(duì)于存儲(chǔ)器和/或邏輯裝置的其他每個(gè)層重復(fù)方塊708至714、使得在前一層上面形成其他每個(gè)層。
作為在方塊708在第一層上面形成絕緣層的另一種替代的方法，可以在方塊716在前一層的導(dǎo)電跡線(例如行或列)上形成另一層的存儲(chǔ)元件。例如，在方塊706形成的第一層的導(dǎo)電材料行上形成第二層的存儲(chǔ)元件。
在方塊718，在存儲(chǔ)元件上形成導(dǎo)電材料行或列、使得導(dǎo)電材料行或列與在方塊716形成的導(dǎo)電跡線交叉。例如，在方塊718形成第二層的導(dǎo)電材料列、使得該導(dǎo)電材料列與在方塊706形成的導(dǎo)電材料行交叉。對(duì)于存儲(chǔ)器和/或邏輯裝置的其他每一層重復(fù)方塊716至718、使得在前一層上面形成其他每一層并且所述其他每一層共用前一層的元件(行或列)。
結(jié)論一種非易失、多層ROM裝置比傳統(tǒng)的存儲(chǔ)器裝置占用的空間更小，但卻能提供更大的存儲(chǔ)容量。以帶有電阻器、或與控制元件串聯(lián)的電阻器的存儲(chǔ)單元制成的多層ROM裝置造價(jià)低廉、并且為基于集成電路的電子裝置提供設(shè)計(jì)的靈活性。此外，以帶有與二極管串聯(lián)的反熔絲結(jié)的存儲(chǔ)元件制成的多層ROM裝置可以以邏輯裝置的形式實(shí)現(xiàn)。
雖然已經(jīng)以結(jié)構(gòu)特征和/或方法步驟的具體語(yǔ)言描述了本發(fā)明，但是，顯然，在所附權(quán)利要求書中定義的本發(fā)明并不限于在此說(shuō)明的具體的特征或步驟。而且，這些具體的特征和步驟是作為實(shí)現(xiàn)權(quán)利要求中的發(fā)明的優(yōu)選形式而公開的。
權(quán)利要求
1.一種只讀存儲(chǔ)器裝置(100)，它包括具有非易失存儲(chǔ)單元(118)的多個(gè)層(102，104)，單個(gè)層104包括導(dǎo)電跡線(112，114)；以及存儲(chǔ)元件(116)，它配置成當(dāng)電壓加到被選中的非易失存儲(chǔ)單元(118)時(shí)顯示一定的電阻值，其中，單個(gè)非易失存儲(chǔ)單元(118)包括連接在所述單個(gè)層104的第一導(dǎo)電跡線(112)和所述單個(gè)層(104)的第二導(dǎo)電跡線(114)之間的存儲(chǔ)元件(116)。
2.如權(quán)利要求1所述的只讀存儲(chǔ)器裝置(100)，其特征在于單個(gè)存儲(chǔ)元件(116)包括與二極管(408)串聯(lián)的反熔絲器件(406)。
3.如權(quán)利要求1所述的只讀存儲(chǔ)器裝置(100)，其特征在于單存儲(chǔ)元件(116)由與二極管(408)串聯(lián)的反熔絲結(jié)(406)構(gòu)成，所述反熔絲結(jié)(406)配置成在生產(chǎn)所述存儲(chǔ)裝置(100)的時(shí)候顯示對(duì)應(yīng)于邏輯1的第一電阻值、而在所述反熔絲結(jié)(406)被貫穿透形成電連接時(shí)顯示對(duì)應(yīng)于邏輯0的第二電阻值。
4.如權(quán)利要求1所述的只讀存儲(chǔ)器裝置(600)，其特征在于以配置成與導(dǎo)電材料列(608)交叉的導(dǎo)電材料行(610)的形式形成所述導(dǎo)電跡線(608，610)，其中，所述導(dǎo)電材料行(610)是所述單個(gè)層(602)和第二層(604)共用的。
5.一種方法，它包括形成第一層(102)；在所述第一層(102)上形成其他一層或多層(104)；其中，形成單個(gè)層(104)包括以下步驟形成多條導(dǎo)電跡線(112，114)；以及形成多個(gè)非易失存儲(chǔ)單元(118)，通過(guò)把存儲(chǔ)元件(116)連接在所述單個(gè)層(104)的第一導(dǎo)電跡線(112)和所述單個(gè)層(104)的第二導(dǎo)電跡線(114)之間來(lái)形成單個(gè)存儲(chǔ)單元(118)。
6.如權(quán)利要求5所述的方法，其特征在于所述第一層(602)和第二層(604)具有共用的導(dǎo)電跡線(610)。
7.如權(quán)利要求5所述的方法，其特征在于形成所述多行導(dǎo)電跡線(608，610)包括形成與導(dǎo)電材料列(608)交叉的導(dǎo)電材料行(610)；以及形成所述多個(gè)非易失存儲(chǔ)元件(118)包括把所述第一層(602)的存儲(chǔ)元件(110)連接在導(dǎo)電材料行(610)和第一導(dǎo)電材料列(608)之間、以及把第二層(604)的存儲(chǔ)元件(116)連接在所述導(dǎo)電材料行(610)和第二導(dǎo)電材料列(614)之間。
8.一種制造可編程邏輯裝置(400)的方法，它包括提供半導(dǎo)體襯底(516)；在所述半導(dǎo)體襯底(516)上形成第一層(102)；在所述第一層(102)上面形成其他一層或多層(104)；其中，形成單個(gè)層(104)包括以下步驟利用導(dǎo)電材料形成多條導(dǎo)電跡線(410，412)；以及形成多個(gè)非易失存儲(chǔ)單元(402)，通過(guò)把與二極管(408)串聯(lián)的反熔絲結(jié)(406)連接在所述單個(gè)層(104)的第一導(dǎo)電跡線(410)和所述單個(gè)層(104)第二導(dǎo)電跡線(412)之間來(lái)形成單個(gè)存儲(chǔ)單元(402)。
9.如權(quán)利要求8所述的制造可編程邏輯裝置(400)的方法，其特征在于所述第一層(602)和第二層(604)具有共用的導(dǎo)電跡線(610)。
10.如權(quán)利要求8所述的可編程邏輯裝置(400)的方法，其特征在于所述單個(gè)存儲(chǔ)單元(402)由與二極管串聯(lián)的反熔絲結(jié)(406)構(gòu)成，所述反熔絲結(jié)(406)構(gòu)造成在形成非易失存儲(chǔ)單元(402)時(shí)顯示對(duì)應(yīng)于邏輯1的第一電阻值而在所述反熔絲結(jié)(406)被貫穿形成電連接時(shí)顯示對(duì)應(yīng)于邏輯0的第二電阻值。
全文摘要
只讀存儲(chǔ)裝置(100)具有多層(102，104)，其中第一層(102)形成在半導(dǎo)體襯底(516)上面，而其他一層或多層(104)形成在第一層(102)上面。每一層具有多個(gè)非易失存儲(chǔ)單元(118)，它們包括連接在導(dǎo)電跡線(112，114)之間的存儲(chǔ)元件(116)。存儲(chǔ)元件(116)在電位加到被選中的存儲(chǔ)單元(118)時(shí)顯示一定的電阻值。可以由電阻器(204)、與控制元件(308)串聯(lián)的電阻器(306)或與二極管(408)串聯(lián)的反熔絲器件(406)來(lái)構(gòu)成存儲(chǔ)元件(116)?？梢栽谏a(chǎn)之后對(duì)具有包括反熔絲器件的存儲(chǔ)元件(404)的存儲(chǔ)裝置(400)進(jìn)行編程，其中，反熔絲器件(406)在生產(chǎn)存儲(chǔ)裝置的時(shí)候顯示對(duì)應(yīng)于邏輯1的高電阻值，而在反熔絲結(jié)(406)被貫穿形成電連接時(shí)顯示對(duì)應(yīng)于邏輯0的低電阻值。
文檔編號(hào)G11C17/06GK1450561SQ03120559
公開日2003年10月22日 申請(qǐng)日期2003年3月10日 優(yōu)先權(quán)日2002年4月9日
發(fā)明者S·M·布蘭登伯格, K·K·史密斯, K·J·埃爾德雷奇, A·L·范布洛克林, P·J·弗里克 申請(qǐng)人:惠普公司