專利名稱：帶有偏置-補(bǔ)償讀出系統(tǒng)的半導(dǎo)體存儲(chǔ)器件的制作方法
技術(shù)領(lǐng)域：
本公開(kāi)的內(nèi)容涉及集成電路設(shè)備，具體地涉及一種能夠在低電源電壓狀態(tài)下穩(wěn)定工作的半導(dǎo)體存儲(chǔ)器件。
背景技術(shù)：
實(shí)現(xiàn)高性能DRAMs的一個(gè)基本電路是位線讀出放大器電路。本領(lǐng)域內(nèi)技術(shù)人員可以理解，在一DRAM讀操作過(guò)程中，少量電荷被從存儲(chǔ)單元傳送至一位線，并且一讀出放大器讀出并放大該位線上的電壓。在高密度DRAMs的情況下，由于降低了單元尺寸和工作電壓，存儲(chǔ)在存儲(chǔ)單元中的信號(hào)電荷減少，因此增加了完成穩(wěn)定讀操作的難度。因此，需要一種比現(xiàn)有讀出放大器具有更高靈敏度的讀出放大器。
由于動(dòng)態(tài)交叉-耦合讀出放大器(在下文被稱為觸發(fā)讀出放大器)的簡(jiǎn)單結(jié)構(gòu)和高靈敏度，其被廣泛用作位線讀出放大器。讀出放大器的靈敏度受不平衡器件參數(shù)的影響，例如，在配對(duì)晶體管間的閾值電壓和跨導(dǎo)的不一致。在高密度DRAMs的情況下，由于大量具有尺寸減小特征的晶體管被應(yīng)用于高密度DRAM中，這種不平衡性增加。器件參數(shù)不平衡性產(chǎn)生觸發(fā)讀出放大器的偏置電壓，該觸發(fā)讀出放大器的偏置電壓引起讀出容限減小。
通常，在讀出放大器的偏置電壓低于由存儲(chǔ)單元電容和位線電容間的共享電荷所激發(fā)的位線電壓的情況下，讀/刷新操作正常執(zhí)行。另一方面，在讀出放大器的偏置電壓高于激發(fā)的位線電壓的情況下，讀/刷新操作不能正常完成。這意味著讀出放大器的偏置電壓引起讀出容限下降，讀出容限的下降限制存儲(chǔ)或刷新時(shí)間。在存儲(chǔ)設(shè)備工作于低電源電壓的情況下，讀出放大器的靈敏度極大地受到偏置電壓的影響，因?yàn)槲痪€上的激發(fā)電壓被相應(yīng)降低。
已提出各種電路技術(shù)，用于最小化由觸發(fā)讀出放大器產(chǎn)生的不平衡或偏置電壓的影響。這樣的一種電路技術(shù)是通過(guò)調(diào)整位線預(yù)充電水平來(lái)補(bǔ)償配對(duì)讀出晶體管的閾值電壓的失諧。這種技術(shù)僅僅在由閾值電壓間的不平衡引起的不平衡的情況下才能獲得高靈敏度。另外一項(xiàng)技術(shù)是通過(guò)采用簡(jiǎn)單偏置補(bǔ)償來(lái)抑制讀出放大器的所有電氣不平衡，這項(xiàng)技術(shù)被公開(kāi)在IEEE的固態(tài)電路(Solid-State Circuit)雜志中Vol.29 No.1，PP.9-13 January 1994，標(biāo)題為“OFFSET COMPENSATING BIT-LINE SENSING SCHEME FOR HIGHDENSITY DRAM’S”。
公開(kāi)在參考文獻(xiàn)中的偏置補(bǔ)償位線讀出(OCS)系統(tǒng)能夠消除讀出放大器中成對(duì)晶體管的所有電氣不平衡。在該OCS系統(tǒng)中，用來(lái)補(bǔ)償讀出放大器偏置電壓的差分放大器被放置在讀出放大區(qū)。然而，在高密度DRAM’s的情況下，利用現(xiàn)有的工藝技術(shù)，很難在有限的讀出放大區(qū)中包含OCS系統(tǒng)的讀出放大器。
本發(fā)明實(shí)施例克服了現(xiàn)有技術(shù)中的這個(gè)和其它一些限制。

發(fā)明內(nèi)容
本發(fā)明實(shí)施例提供一偏置-補(bǔ)償讀出放大器電路的布局結(jié)構(gòu)，使一觸發(fā)讀出放大器可執(zhí)行穩(wěn)定的讀出操作，而與其自身偏置電壓無(wú)關(guān)。
本發(fā)明另一實(shí)施例提供一包含偏置補(bǔ)償讀出放大器電路的半導(dǎo)體存儲(chǔ)器件。該偏置補(bǔ)償讀出放大器電路使一觸發(fā)讀出放大器能執(zhí)行穩(wěn)定的讀出操作，而與其自身的偏置電壓無(wú)關(guān)，一部分該偏置放大電路被放置在，例如，該觸發(fā)讀出放大器所在的區(qū)域；另一部分被放置在，例如，該觸發(fā)讀出放大器的驅(qū)動(dòng)器所在的區(qū)域。例如，包括PEQ驅(qū)動(dòng)器、LA和LAB驅(qū)動(dòng)器等的驅(qū)動(dòng)器。由于這種分布式配置，可獲得偏置補(bǔ)償放大器電路。
根據(jù)本發(fā)明，本發(fā)明提供一種半導(dǎo)體存儲(chǔ)器件，包括一第一位線和一第二位線，其位于一第一區(qū)中并與多個(gè)存儲(chǔ)單元連接；一偏置-補(bǔ)償放大器電路，其被構(gòu)造為用于探測(cè)一基于參考電壓的該第一位線的電壓變化并按照探測(cè)結(jié)果來(lái)驅(qū)動(dòng)該第二位線；一讀出放大器電路，其位于第二區(qū)中并被構(gòu)造為用于讀出和放大該第一位線和該第二位線間的電壓差；其中在探測(cè)出該第一位線的電壓變化前，在一第一控制信號(hào)的作用下，該偏置-補(bǔ)償放大器電路被構(gòu)造為按照該參考電壓補(bǔ)償一偏置電壓；且其中一部分該偏置-補(bǔ)償放大器電路被設(shè)置在該第一區(qū)，剩余部分的該偏置-補(bǔ)償放大器電路被設(shè)置在一不同于該第一區(qū)和該第二區(qū)的第三區(qū)。


結(jié)合附圖并參考下列詳細(xì)的描述，能更好地理解本發(fā)明更完全的目的和許多伴隨的優(yōu)點(diǎn)，在附圖中，相同的參考標(biāo)記表示相同或相似的元件。
圖1A是根據(jù)本發(fā)明實(shí)施例的偏置補(bǔ)償放大器電路的功能方塊圖；圖1B是一時(shí)序圖，顯示圖1A中的偏置補(bǔ)償放大器電路的電壓水平；圖2是一半導(dǎo)體存儲(chǔ)器件的方塊圖，包括根據(jù)本發(fā)明實(shí)施例的偏置補(bǔ)償放大器電路；圖3是一偏置補(bǔ)償放大器電路和讀出放大器電路的電路圖，該讀出放大器電路被構(gòu)造為與圖2中的放大器電路一同工作；圖4是一開(kāi)關(guān)電路的電路圖，該電路用于開(kāi)關(guān)圖2和圖3所示器件的輸入/輸出線；圖5是根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體存儲(chǔ)器件的讀操作的時(shí)序圖；圖6A是現(xiàn)有半導(dǎo)體存儲(chǔ)器件中位線間電壓變化的曲線圖，其中，沒(méi)有偏置電壓存在于觸發(fā)讀出放大器中；圖6B是現(xiàn)有半導(dǎo)體存儲(chǔ)器件中位線間電壓變化的曲線圖，其中，有偏置電壓存在于觸發(fā)讀出放大器中；圖7A是本發(fā)明實(shí)施例中位線間電壓變化的曲線圖，其中，沒(méi)有偏置電壓存在于差分放大器中；圖7B和圖7C是本發(fā)明實(shí)施例中位線間電壓變化的曲線圖，其中，有偏置電壓存在于差分放大器中；圖8A和圖8B是根據(jù)本發(fā)明另一實(shí)施例的偏置補(bǔ)償放大器電路和讀出放大器電路的電路圖；圖9是根據(jù)本發(fā)明又一實(shí)施例的偏置補(bǔ)償放大器電路和讀出放大器電路的電路圖；圖10是圖9所示的、根據(jù)本發(fā)明實(shí)施例的偏置補(bǔ)償放大器電路的布局圖；圖11A和圖11B是根據(jù)本發(fā)明又一實(shí)施例的偏置補(bǔ)償放大器電路和讀出放大器電路的電路圖；
圖12是根據(jù)本發(fā)明的附加實(shí)施例的偏置補(bǔ)償放大器電路的布局圖；具體實(shí)施方式
參照附圖，將全面地描述本發(fā)明的優(yōu)選實(shí)施例。
圖1A是根據(jù)本發(fā)明實(shí)施例的偏置補(bǔ)償放大器電路的功能方塊圖；圖1B是一曲線圖，顯示圖1A中的偏置補(bǔ)償放大器電路的電壓水平。
根據(jù)本發(fā)明實(shí)施例，一偏置補(bǔ)償放大器電路利用負(fù)反饋的方法消除自身的偏置電壓，并且根據(jù)第一位線的電壓變化確定一第二位線電壓。其中，第一位線是連接所選存儲(chǔ)單元的真實(shí)位線(true bit line)，第二位線是用作參考位線的補(bǔ)充位線(complementary bit line)。相反地，第二位線可能是一真實(shí)位線，第一位線可能是一補(bǔ)充位線。
參照?qǐng)D1A，該偏置補(bǔ)償放大器電路包括一差分放大器AMP和一開(kāi)關(guān)SW。差分放大器AMP具有第一輸入端(或非反相輸入端)，由一參考電壓Vref供電，和第二輸入端(或反相輸入端)，連接到一位線BL，以及一輸出端，連接到一位線BLB。開(kāi)關(guān)SW連接在差分放大器AMP的輸出端和位線BL間，并且根據(jù)一控制信號(hào)PSW被切換開(kāi)/關(guān)。
在本實(shí)施例中，參考電壓Vref等于一位線預(yù)充電電壓VCCA/2。但是，參考電壓Vref可以被建立為低于或高于位線預(yù)充電電壓VCCA/2。該VCCA指示了陣列的電源電壓。
差分放大器AMP是一電流鏡像放大器，并且具有一輸入偏置電壓。如果該真實(shí)位線的變化電壓等于或低于輸入偏置電壓，該差分放大器AMP不能正確辨別該真實(shí)位線的電壓變化。本實(shí)施例中的偏置-補(bǔ)償放大器電路按照參考電壓Vref并利用負(fù)反饋環(huán)路消除差分放大器AMP的輸入偏置電壓，并且安全地檢測(cè)出真實(shí)位線的電壓變化，與輸入偏置電壓無(wú)關(guān)。
假定位線BL和BLB通過(guò)一位線預(yù)充電電路(未顯示)預(yù)充電并具有一位線預(yù)充電電壓(如VCCA/2)。當(dāng)控制信號(hào)PSW被激活時(shí)，差分放大器AMP的輸出端通過(guò)開(kāi)關(guān)SW電連接至其第二輸入端。這就是說(shuō)，一個(gè)負(fù)反饋環(huán)路在差分放大器AMP中形成了。如圖1B所示，由于負(fù)反饋環(huán)路，參照參考電壓Vref，一差分放大器AMP的偏置電壓Vos出現(xiàn)在其輸出端。當(dāng)輸出端電壓被改變了偏置電壓Vos時(shí)，差分放大器AMP識(shí)別到第一和第二輸入端(+，-)電壓Vref和VBL一樣大。這意味著參照參考電壓Vref，差分放大器AMP的偏置電壓Vos被消除，或者說(shuō)當(dāng)參照參考電壓Vref，差分放大器AMP的偏置電壓Vos被補(bǔ)償。一偏置-消除電壓被臨時(shí)儲(chǔ)存在位線BL和BLB上。當(dāng)差分放大器AMP的偏置電壓Vos被補(bǔ)償時(shí)，如圖1B所示，與位線預(yù)充電電壓(或參考電壓Vref)相比較，位線BL和BLB上的電壓改變了偏置電壓Vos。
以后，控制信號(hào)PSW在行激活前被去激活，以使差分放大器AMP的輸出端與第二輸入端(或反相輸入端)電隔離。當(dāng)字線WL被激活時(shí)，真實(shí)位線(如BL)的電壓通過(guò)一電荷共享工藝被改變。差分放大器AMP根據(jù)真實(shí)位線的電壓變化驅(qū)動(dòng)一補(bǔ)充位線(如BLB)。即差分放大器AMP讀出并放大參考電壓Vref與真實(shí)位線的變化電壓間的差異量，并且將放大后的電壓輸出到補(bǔ)充位線上。由于位線BL和BLB間的電壓差異量被偏置補(bǔ)償放大器電路首先讀出并放大，一觸發(fā)讀出放大器就能讀出位線BL和BLB間的放大電壓差異量，與其自身的偏置電壓無(wú)關(guān)。
圖2顯示根據(jù)本發(fā)明實(shí)施例的DRAM半導(dǎo)體存儲(chǔ)器件，其包括一偏置補(bǔ)償放大器電路。圖2所示的DRAM設(shè)備具有分級(jí)字線和共享讀出放大器結(jié)構(gòu)。參照?qǐng)D2，該半導(dǎo)體存儲(chǔ)器件包括多個(gè)存儲(chǔ)單元區(qū)10，該區(qū)10具有相應(yīng)的存儲(chǔ)塊。在每個(gè)存儲(chǔ)塊中，多個(gè)存儲(chǔ)單元(如，DRAM單元)被安排在行(或子字線)和列(或位線)的矩陣中。子字線驅(qū)動(dòng)器區(qū)20被放置在每行中的存儲(chǔ)單元區(qū)10之間。每個(gè)子字線驅(qū)動(dòng)器區(qū)20包括子字線譯碼器21，用于驅(qū)動(dòng)相應(yīng)存儲(chǔ)塊中的子字線。多個(gè)讀出放大區(qū)30位于沿位線方向的存儲(chǔ)單元區(qū)10的側(cè)面。在每個(gè)讀出放大區(qū)30中，幾個(gè)讀出放大器31分別與相應(yīng)的位線對(duì)連接。每個(gè)讀出放大器31都將在下文中全面描述。結(jié)合區(qū)40位于沿位線方向的每個(gè)子字線驅(qū)動(dòng)區(qū)20的兩側(cè)。在本實(shí)施例中，結(jié)合區(qū)40被分為兩組。第一組結(jié)合區(qū)40A包括驅(qū)動(dòng)器41，用于傳送相應(yīng)的驅(qū)動(dòng)信號(hào)PXi到子字線譯碼器21，第二組結(jié)合區(qū)40B包括驅(qū)動(dòng)器42，用于驅(qū)動(dòng)相應(yīng)的讀出放大器31。如圖2所示，同一行的驅(qū)動(dòng)器42被共同連接至信號(hào)線LA和LAB。
仍參照?qǐng)D2，如圖所示，電壓發(fā)生器43分別位于第二組結(jié)合區(qū)40B中。每個(gè)電壓發(fā)生器43是圖1所描述的偏置-補(bǔ)償放大器電路的一部分，并且產(chǎn)生一偏置電壓。如圖所示，偏置-補(bǔ)償放大器電路的另一電壓發(fā)生器44(參照?qǐng)D3，一反相放大器MP5、MN22和一開(kāi)關(guān)MN21)位于每一讀出放大區(qū)30。同一行的電壓發(fā)生器43被共同連接至信號(hào)線RN和RP，信號(hào)線RP用于傳送由每個(gè)電壓發(fā)生器43產(chǎn)生的偏置電壓，并且當(dāng)該偏置電壓產(chǎn)生時(shí)，在一時(shí)間間隔內(nèi)，信號(hào)線RN用于提供一放電通道，這些將在下文中描述。
圖3是一電路圖，更加詳細(xì)地圖解了根據(jù)本發(fā)明實(shí)施例的偏置-補(bǔ)償放大器電路。參照?qǐng)D3，一讀出放大電路31被存儲(chǔ)塊10共享，并且包括第一和第二位線均衡器(equalizers)EQi和EQj、一P-鎖存(P-latch)讀出放大器PSA、一N-鎖存(N-latch)讀出放大器NSA、第一和第二位線隔離器(isolators)ISOi和ISOj和一列旁路門(pass gate)YG。第一位線均衡器(equalizers)EQi由三個(gè)NMOS晶體管MN1、MN2和MN3組成，在控制信號(hào)PEQi的作用下，它們預(yù)充電并均衡左側(cè)存儲(chǔ)塊10的位線BL和BLB。第一位線隔離器(isolator)ISOi四個(gè)NMOS晶體管MN4-MN7組成，在控制信號(hào)PISOi0和PISOi1的作用下，它們將讀出放大器電路31和左側(cè)存儲(chǔ)塊10連接或隔離。
仍參照?qǐng)D3，P-鎖存(P-latch)讀出放大器PSA由兩個(gè)PMOS晶體管MP1和MP2組成，并將所選存儲(chǔ)塊的成對(duì)位線BL和BLB中的一個(gè)(具有較高電壓的位線)連接到一信號(hào)線LA。N-鎖存(N-latch)讀出放大器NSA由兩個(gè)NMOS晶體管MN8和MN9組成，并將另一個(gè)位線(具有較低電壓的位線)連接至一信號(hào)線LAB。P-鎖存和N-鎖存讀出放大器PSA和NSA組成了一觸發(fā)讀出放大器，作為主放大器。第二位線均衡器EQj由三個(gè)NMOS晶體管MN10、MN11和MN2組成，在控制信號(hào)PEQj的作用下，它們預(yù)充電并均衡右側(cè)的存儲(chǔ)塊10的位線BL和BLB。第二位線隔離器ISOj由四個(gè)NMOS晶體管MN13～MN16組成，在控制信號(hào)PISOj0和PISOj1的作用下，它們將讀出放大器31與右邊的存儲(chǔ)塊10連接或隔離。列旁路門(Pass gate)YG由兩個(gè)NMOS晶體管MN17和MN18組成，在列選擇信號(hào)CSL0的作用下，它們將所選的位線BL和BLB與輸入/輸出線LIO和LIOB電連接。
本實(shí)施例中的偏置-補(bǔ)償放大器電路包括一作為電流鏡像放大器的差分放大器和一開(kāi)關(guān)。該差分放大器由PMOS晶體管MP3、MP4、MP5和NMOS晶體管MN19、MN20、MN22組成，該開(kāi)關(guān)由一NMOS晶體管MN21完成其功能。如圖3所示，PMOS晶體管MP3、MP4和NMOS晶體管MN19、MN20被設(shè)置在結(jié)合區(qū)40B中，且PMOS晶體管MP5和NMOS晶體管MN22被設(shè)置在讀出放大區(qū)30。在結(jié)合區(qū)40B中的晶體管MP3、MP4、MN19和MN20組成一偏置電壓發(fā)生器，用于產(chǎn)生一偏置電壓。在讀出放大區(qū)30中的晶體管MP5和MN22組成一倒相放大器，用于驅(qū)動(dòng)一補(bǔ)充位線。應(yīng)該理解的是，在本實(shí)施例中，該倒相放大器作為一種CMOS倒相器類型的驅(qū)動(dòng)器。
如圖1所示，本發(fā)明的偏置-補(bǔ)償放大器電路中的差分放大器具有第一和第二輸入端(+，-)和一輸出端。第一輸入端(+)是NMOS晶體管MN19的柵極，由參考電壓Vref供電，第二輸入端(-)是NMOS晶體管MN22的柵極，它連接至一真實(shí)位線，且該輸出端是晶體管MP5和MN22的連接結(jié)點(diǎn)，即，一補(bǔ)充位線。
在本實(shí)施例中，PMOS晶體管MP5和NMOS晶體管MN21、MN22被重復(fù)設(shè)置在讀出放大器電路31中并與相應(yīng)的位線對(duì)相連，以共享偏置電壓發(fā)生器43。
回到圖3，PMOS晶體管MP3的源極連接至一電源電壓Vcc，其柵極和漏極連接至用于輸出一偏置電壓的第一結(jié)點(diǎn)，即，一信號(hào)線RP。NMOS晶體管MN19的柵極連接至一參考電壓Vref，其漏極連接至信號(hào)線RP，且其源極連接至一作為第二結(jié)點(diǎn)的信號(hào)線RN。NMOS晶體管MN20的柵極用于接收一控制信號(hào)POS，它的電流通路形成于信號(hào)線RN和一接地電壓之間。PMOS晶體管MP4的柵極用于接收控制信號(hào)POS，它的電流通路形成于電源電壓VCC和信號(hào)線RP之間。
其中，PMOS晶體管MP3、MP4和NMOS晶體管MN19、MN20組成了一偏置電壓發(fā)生器，用于產(chǎn)生一偏置電壓，該偏置電壓被分別連接至相應(yīng)位線對(duì)的讀出放大器電路31中的各倒相放大器(MP5和MN22)所使用。圖3所示的偏置-補(bǔ)償放大器電路由與每個(gè)位線對(duì)相對(duì)應(yīng)的PMOS晶體管MP5和NMOS晶體管MN21、MN22以及位于結(jié)合區(qū)40B中的PMOS晶體管MP3、MP4和NMOS晶體管MN19、MN20組成。
在本實(shí)施例中，位線隔離器ISOi和ISOj執(zhí)行位線隔離以及位線開(kāi)關(guān)功能。例如，與未被選擇存儲(chǔ)塊對(duì)應(yīng)的位線隔離器將讀出放大器電路31與未被選擇存儲(chǔ)塊的位線對(duì)進(jìn)行電隔離。作為一開(kāi)關(guān)，與選擇存儲(chǔ)塊對(duì)應(yīng)的位線隔離器將選擇存儲(chǔ)塊的位線BL和BLB與讀出放大器電路31進(jìn)行選擇性地交叉-耦合。
例如，在所選存儲(chǔ)塊的位線BL是一補(bǔ)充位線且位線BLB是一真實(shí)位線的情況下，或者在所選存儲(chǔ)單元連接至BLB的情況下，在控制信號(hào)(PISOi0和PISOi1)或(PISOj0和PISOj1)的作用下，一位線隔離器ISOi或ISOj連接真實(shí)位線BLB到差分放大器的第二輸入端(即，NMOS晶體管MN22的柵極)，并且連接補(bǔ)充位線BL到其輸出端(即，晶體管MP5和MN22的連接結(jié)點(diǎn))。這些是通過(guò)去激活控制信號(hào)PISOi1或PISOj1和激活控制信號(hào)PISOi0和PISOj0來(lái)完成的。
另一方面，當(dāng)選擇存儲(chǔ)塊的位線BL是真實(shí)位線且位線BLB是補(bǔ)充位線時(shí)，或者當(dāng)選擇存儲(chǔ)單元連接至BL時(shí)，在控制信號(hào)(PISOi0和PISOi1)或(PISOj0和PISOj1)的作用下，一位線隔離器ISOi或ISOj連接真實(shí)位線BL到差分放大器的第二輸出端(即，NMOS晶體管MN22的柵極)，并且連接補(bǔ)充位線BLB到其輸出端(即，晶體管MP5和MN22的連接結(jié)點(diǎn))。這些是通過(guò)激活控制信號(hào)PISOi1或PISOj1和去激活控制信號(hào)PISOi0或PISOj0來(lái)完成的。
圖4是一開(kāi)關(guān)電路的電路圖，該開(kāi)關(guān)電路用于轉(zhuǎn)換圖2和圖3所示設(shè)備的輸入/輸出線。當(dāng)用于將真實(shí)位線轉(zhuǎn)換到差分放大器第二輸入端的結(jié)構(gòu)被應(yīng)用時(shí)，本地輸入/輸出線LIO和LIOB以與位線BL和BLB相同的方式也被轉(zhuǎn)換。這就是說(shuō)，如圖4所示，通過(guò)一開(kāi)關(guān)電路45，本地輸入/輸出線LIO和LIOB被選擇性地交叉-耦合到總輸入/輸出線GIO和GIOB上。開(kāi)關(guān)電路45包括四個(gè)NMOS晶體管MN23、MN24、MN25和MN26。當(dāng)一控制信號(hào)PCNT0被激活時(shí)，本地輸入/輸出線LIO和LIOB被順序連接至總輸入/輸出線GIO和GIOB。當(dāng)一控制信號(hào)PCNT1被激活時(shí)，本地輸入/輸出線LIO和LIOB被順序連接至總輸入/輸出線GIOB和GIO。這就是說(shuō)，當(dāng)控制信號(hào)PCNT1被激活時(shí)，本地輸入/輸出線LIO和LIOB被分別交叉-耦合至總輸入/輸出線GIO和GIOB。
在本實(shí)施例中，按照行地址的LSB地址位RA0，控制信號(hào)PISOi0、PISOi1、PISOj0、PISOj1、PCNT0和PCNT1被控制為被選擇性地激活。原因是，在本實(shí)施例中，圖3中的差分放大器的第二輸入端(即，MN22的柵極)總是連接至一真實(shí)位線。所選存儲(chǔ)塊的一個(gè)奇數(shù)/偶數(shù)子字線SWL0～SWLn是否被選擇由LSB地址位決定。在選擇一偶數(shù)子字線(如，SWL0)的情況下，位線BL是一真實(shí)位線，位線BLB是一補(bǔ)充位線。此時(shí)，當(dāng)控制信號(hào)PISOi0/PISOj0和PCNT0被激活時(shí)，控制信號(hào)PISOi1/PISOj1和PCNT1被去激活。在選擇一奇數(shù)子字線(如，SWL1)的情況下，位線BLB是一真實(shí)位線，位線BL是一補(bǔ)充位線。此時(shí)，當(dāng)控制信號(hào)PISOi0/PISOj0和PCNT0被去激活時(shí)，控制信號(hào)PISOi1/PISOj1和PCNT1被激活。
圖5是依據(jù)本發(fā)明實(shí)施例的半導(dǎo)體存儲(chǔ)器件的讀操作時(shí)序圖。在描述該讀操作之前，假定圖3左邊的存儲(chǔ)塊10上的子字線SWLn被選擇。這意味著位線BLB是一真實(shí)位線，位線BL是一補(bǔ)充位線。
首先，當(dāng)控制信號(hào)PEQi被激活時(shí)，通過(guò)位線均衡器PEQi對(duì)位線BL和BLB預(yù)充電，使其具有一預(yù)充電電壓VBL。如圖5所示，在行激活前，控制信號(hào)PSW和POS被同時(shí)激活。這使得偏置-補(bǔ)償放大器電路處于工作狀態(tài)。更詳細(xì)的闡述見(jiàn)下文。
參考圖1、3和5，當(dāng)控制信號(hào)POS被激活時(shí)，結(jié)合區(qū)40B中的偏置電壓發(fā)生器43的NMOS晶體管MN20被接通。依照參考電壓Vref，一偏置電壓被生成在信號(hào)線RP上，并且一放電通道通過(guò)信號(hào)線RN被提供給一倒相放大器。由于控制信號(hào)PSW被激活，NMOS晶體管MN21將差分放大器AMP的第二輸入端與其輸出端電連接。這就是說(shuō)，一負(fù)反饋環(huán)路在該差分放大器AMP中形成了。形成負(fù)反饋環(huán)路的結(jié)果是，根據(jù)參考電壓Vref，差分放大器AMP的一偏置電壓Vos出現(xiàn)在其輸出端。當(dāng)輸出端電壓被降低了偏置電壓Vos時(shí)，差分放大器AMP辨別到它的輸入端(+，-)具有相同的電壓值。這就意味著差分放大器AMP的偏置電壓Vos被消除或者說(shuō)被補(bǔ)償。由于差分放大器AMP的偏置電壓Vos依據(jù)參考電壓Vref被補(bǔ)償，位線BL和BLB的預(yù)充電電壓被降低了偏置電壓Vos。然后，控制信號(hào)PSW在行激活前被去激活，也就是說(shuō)，在子字線SWLn被激活前。
當(dāng)子字線SWLn被激活時(shí)，真實(shí)位線BLB的電壓根據(jù)存儲(chǔ)在所選存儲(chǔ)單元MC中的數(shù)據(jù)而被改變。例如，當(dāng)真實(shí)位線BLB的電壓增加時(shí)，過(guò)剩的電流就會(huì)通過(guò)由NMOS晶體管MN22、信號(hào)線RN和NMOS晶體管MN20組成的放電通道被釋放。這就意味著差分放大器的輸出端(或補(bǔ)充位線BL)的電壓迅速下降。換句話說(shuō)，差分放大器AMP讀出并放大參考電壓Vref與真實(shí)位線BLB的變化電壓間的差異量，并且將該放大后的電壓輸出到補(bǔ)充位線BL上。于是，如圖5所示，位線BL和BLB間的電壓差通過(guò)偏置-補(bǔ)償放大器電路被充分放大。
當(dāng)這種電壓差被偏置-補(bǔ)償放大器電路放大后，在LA和LAB信號(hào)被激活時(shí)，一觸發(fā)讀出放大器(PSA和NSA)讀出并放大位線BL和BLB間的電壓差。即，一P-寄存讀出放大器PSA連接電壓較高的位線到電源電壓VCC的信號(hào)線LA上，且連接電壓較低的位線到接地電壓VSS的信號(hào)線LAB上。這就意味著該觸發(fā)讀出放大器能夠讀出一被放大了的、位線BL和BLB間的電壓差，而與它本身的偏置電壓無(wú)關(guān)。即，雖然通過(guò)共享電荷激發(fā)在位線上的電壓低于觸發(fā)讀出放大器的偏置電壓，觸發(fā)讀出放大器仍能讀出位線BL和BLB間的電壓差，而與它本身的偏置電壓無(wú)關(guān)，因?yàn)楸景l(fā)明的偏置-補(bǔ)償放大器電路讀出并放大真實(shí)位線上的微小電壓變化。以后，子字線SWLn被去激活，位線BL和BLB被預(yù)充電有預(yù)充電電壓VBL。
圖6A是現(xiàn)有半導(dǎo)體存儲(chǔ)器件中位線BL和BLB間電壓變化的曲線圖，其中沒(méi)有偏置電壓存在于觸發(fā)讀出放大器中。如圖6A所示，位線BL和BLB間的一很小的電壓差ΔVBL0或ΔVBL被無(wú)偏置讀出放大器正常讀出和放大。
圖6B是現(xiàn)有半導(dǎo)體存儲(chǔ)器件中位線BL和BLB間電壓變化的曲線圖，其中有偏置電壓存在于觸發(fā)讀出放大器中。當(dāng)真實(shí)位線上的激發(fā)電壓低于觸發(fā)讀出放大器的偏置電壓時(shí)，一異常的操作產(chǎn)生了。例如，如圖6B所示，由于觸發(fā)讀出放大器的偏置電壓，雖然真實(shí)位線BL的電壓高于/低于預(yù)充電電壓VBL，真實(shí)位線BL的電壓仍會(huì)變?yōu)橐唤拥仉妷?電源電壓，而補(bǔ)充位線BLB的電壓會(huì)變?yōu)樵撾娫措妷?接地電壓。這就是說(shuō)，由于觸發(fā)讀出放大器的偏置電壓，單元數(shù)據(jù)不能被正確讀出。
圖7A是本發(fā)明實(shí)施例中位線BL和BLB間電壓變化的曲線圖，其中沒(méi)有偏置電壓存在于差分放大器中。在利用依據(jù)本發(fā)明實(shí)施例的偏置-補(bǔ)償放大器電路的情況下，一讀操作被分為偏置補(bǔ)償階段P1、第一讀出放大階段P2、和第二讀出放大階段P3。在偏置補(bǔ)償階段P1，由于一負(fù)反饋環(huán)路在本發(fā)明的偏置-補(bǔ)償放大器電路的差分放大器中形成，該差分放大器的偏置電壓就被消除了。在如圖7A所示的情況下，由于差分放大器沒(méi)有偏置電壓，在偏置補(bǔ)償階段P1，位線BL和BLB的電壓相同。在第一讀出放大階段P2，一子字線被激活，以便于真實(shí)位線電壓隨單元數(shù)據(jù)增加或減少。此時(shí)，偏置-補(bǔ)償放大器電路的差分放大器按照真實(shí)位線的電壓變化來(lái)驅(qū)動(dòng)一補(bǔ)充位線。沿著與真實(shí)位線電壓相反的方向驅(qū)動(dòng)該補(bǔ)充位線。由于差分放大器的偏置電壓被補(bǔ)償，差分放大器能正確地讀出真實(shí)位線的電壓變化。在第二讀出放大階段P3，觸發(fā)讀出放大器以正常的方式讀出并放大位線BL和BLB間的電壓差。
圖7B是本發(fā)明實(shí)施例中位線BL和BLB間的電壓變化的曲線圖，其中偏置電壓存在于差分放大器中。如前所述，本實(shí)施例的讀操作被粗略分為一偏置補(bǔ)償階段P1、一第一讀出放大階段P2、和一第二讀出放大階段P3。在偏置補(bǔ)償階段P1，當(dāng)一負(fù)反饋環(huán)路由偏置-補(bǔ)償放大器電路的差分放大器組成時(shí)，差分放大器的偏置電壓被消除了。如圖7B所示，在差分放大器的參考電壓Vref被提高了偏置電壓Vos的情況下，位線BL和BLB的電壓也被增加了偏置電壓Vos。即，差分放大器的偏置電壓依據(jù)參考電壓Vref被補(bǔ)償。在第一讀出放大階段P2，一子字線被激活，因此真實(shí)位線的電壓按照單元數(shù)據(jù)被改變。此時(shí)，偏置-補(bǔ)償放大器電路的差分放大器依據(jù)真實(shí)位線的電壓變化驅(qū)動(dòng)一補(bǔ)充位線。該補(bǔ)充位線按照與真實(shí)位線電壓相反的方向被驅(qū)動(dòng)。由于差分放大器的偏置電壓被補(bǔ)償，差分放大器能精確地讀出真實(shí)位線的電壓變化。在第二讀出放大階段P3，一觸發(fā)讀出放大器以正常的方式讀出并放大位線BL和BLB間的電壓差。
圖7C是本發(fā)明實(shí)施例中位線BL和BLB間電壓變化的曲線圖，其中偏置電壓存在于差分放大器中。在偏置補(bǔ)償階段P1，由于一負(fù)反饋環(huán)路由偏置-補(bǔ)償放大器電路的差分放大器組成，該差分放大器的偏置電壓被消除了。如圖7C所示，當(dāng)差分放大器的參考電壓Vref被降低了偏置電壓Vos時(shí)，位線BL和BLB的電壓被降低了偏置電壓Vos。在第一讀出放大階段P2，一子字線被激活，以使真實(shí)位線的電壓依據(jù)單元數(shù)據(jù)被改變。此時(shí)，偏置-補(bǔ)償放大器電路的差分放大器依據(jù)真實(shí)位線的電壓變化驅(qū)動(dòng)一補(bǔ)充位線，該補(bǔ)充位線按照與真實(shí)位線電壓變化相反的方向被驅(qū)動(dòng)。由于差分放大器的偏置電壓被補(bǔ)償，差分放大器能精確地讀出真實(shí)位線的電壓變化。在第二讀出放大階段P3，一觸發(fā)讀出放大器以正常的方式讀出并放大位線BL和BLB間的電壓差。
沿著線AB連接圖8A和圖8B，是依據(jù)本發(fā)明另一實(shí)施例的偏置-補(bǔ)償放大器電路和讀出放大電路的電路圖。除了在每列選擇單元增加一用于提供放電通道的NMOS晶體管MN27外，該實(shí)施例的半導(dǎo)體存儲(chǔ)器件與前面描述的實(shí)施例的半導(dǎo)體存儲(chǔ)器件相似。簡(jiǎn)潔起見(jiàn)，本實(shí)施例的全面描述將被省略。在本實(shí)施例中，與信號(hào)線RP不相同，信號(hào)線RN不是沿著行方向被連續(xù)設(shè)置，而是被分離在每一列選擇單元(或冗余單元)中，每個(gè)分離的信號(hào)線RN通過(guò)相應(yīng)的NMOS晶體管MN27被選擇性地連接至一接地電壓。
圖9是依據(jù)本發(fā)明又一實(shí)施例的偏置-補(bǔ)償放大器電路和讀出放大電路的電路圖。
參照?qǐng)D9，本發(fā)明的讀出放大器電路31被存儲(chǔ)塊10共用，并且包括第一和第二位線均衡器EQi和EQj、P-寄存讀出放大器PSA、N-寄存讀出放大器NSA、第一和第二位線隔離器ISOi和ISOj、和列旁路門(Pass Gate)YG。圖9中的電路PSA、NSA和YG與圖3所示的相同，因此它們的描述將被省略。與圖3中的第一和第二位線隔離器ISOi和ISOj不同，圖9中的第一和第二位線隔離器ISOi和ISOj不具備位線開(kāi)關(guān)功能。由于這個(gè)原因，圖9中的半導(dǎo)體存儲(chǔ)器件不需要圖4所示的開(kāi)關(guān)電路45。即，圖9中的第一和第二位線隔離器ISOi和ISOj僅具有位線隔離功能，該功能將在后面作全面描述。
當(dāng)圖3所示的存儲(chǔ)設(shè)備使用一位線開(kāi)關(guān)結(jié)構(gòu)時(shí)，圖9所示的存儲(chǔ)設(shè)備包括一偏置-補(bǔ)償放大電路，該電路用兩個(gè)差分放大器(43-O和44-O)、(43-E和44-E)和一個(gè)開(kāi)關(guān)MN44來(lái)完成其功能。當(dāng)位線BL是真實(shí)位線時(shí)，一個(gè)差分放大器工作；當(dāng)位線BLB是真實(shí)位線時(shí)，另一個(gè)差分放大器工作。例如，當(dāng)位線BLB是真實(shí)位線時(shí)，第一差分放大器(43-O和44-O)工作；當(dāng)位線BL是真實(shí)位線時(shí)，第二差分放大器(43-E和44-E)工作。即，第一和第二差分放大器互斥地工作。
第一差分放大器包括一偏置電壓發(fā)生器43-O和一倒相放大器44-O。偏置電壓發(fā)生器43-O包括兩個(gè)NMOS晶體管MN49和MN50，以及兩個(gè)PMOS晶體管MP13和MP14，其被設(shè)置在一結(jié)合區(qū)40B。PMOS晶體管MP13的源極連接至一電源電壓VCC，它的柵極和漏極共同連接至用于輸出偏置電壓的第一結(jié)點(diǎn)，即，信號(hào)線RP-O。NMOS晶體管MN49和MN50的電流通道被形成為串聯(lián)在信號(hào)線RP-O和一接地電壓之間。一參考電壓Vref被加在NMOS晶體管MN49的柵極，一控制信號(hào)POSO被加在NMOS晶體管MN50的柵極。PMOS晶體管MP14的柵極連接至信號(hào)線POSO，它的電流通道被形成在電源電壓VCC和信號(hào)線RP-O之間。
倒相放大器44-O包括一個(gè)PMOS晶體管MP12以及兩個(gè)NMOS晶體管MN45和MN46，其被設(shè)置于讀出放大電路31所在的讀出放大區(qū)30中。PMOS晶體管MP12的柵極連接至一信號(hào)線RP-O，它的電流通道被形成在電源電壓VCC和一補(bǔ)充位線之間，該補(bǔ)充位線作為第一差分放大器的輸出端。NMOS晶體管MN45和MN46的電流通道被形成為串聯(lián)在差分放大器的輸出端(即，補(bǔ)充位線)和接地電壓之間。NMOS晶體管MN45的柵極連接至真實(shí)位線并作為第一差分放大器的第二輸入端，NMOS晶體管MN46的柵極連接至控制信號(hào)POSO。
第二差分放大器包括一偏置電壓發(fā)生器43-E和一倒相放大器44-E。偏置電壓發(fā)生器43-E包括兩個(gè)PMOS晶體管MP16和MP17以及兩個(gè)NMOS晶體管MN51和MN52，其被設(shè)置于結(jié)合區(qū)40B中。PMOS晶體管MP16的源極連接至電源電壓VCC，它的柵極和漏極共同連接至用于輸出偏置電壓的第一結(jié)點(diǎn)，即，一信號(hào)線RP-E。NMOS晶體管MN51和MN52的電流通道被形成為串聯(lián)在信號(hào)線RP-E和幾接地電壓之間。參考電壓Vref被加在NMOS晶體管MN51的柵極，一控制信號(hào)POSE被加在NMOS晶體管MN52的柵極。PMOS晶體管MP17的柵極連接至信號(hào)線POSE，它的電流通道被形成在電源電壓VCC和信號(hào)線RP-E之間。
倒相放大器44-E包括一個(gè)PMOS晶體管MP15以及兩個(gè)NMOS晶體管MN47和MN48，其被設(shè)置于讀出放大電路31所在的讀出放大區(qū)30中。PMOS晶體管MP15的柵極連接至信號(hào)線RP-E，它的電流通道被形成在電源電壓VCC和一補(bǔ)充位線之間，該補(bǔ)充位線作為第二差分放大器的輸出端。NMOS晶體管MN47和MN48的電流通道被形成為串聯(lián)在第二差分放大器的輸出端和接地電壓之間。NMOS晶體管MN47的柵極連接至真實(shí)位線并作為第二差分放大器的第二輸入端，NMOS晶體管MN48的柵極連接至控制信號(hào)POSE。
在本實(shí)施例中，當(dāng)所選存儲(chǔ)塊的子字線SWL0-SWLn中的偶數(shù)子字線(如SWL0，SWL2，SWL4，…，SWLn-1)被選擇時(shí)，一位線(如BL)是真實(shí)位線，一位線(如BLB)是補(bǔ)充位線。此時(shí)，控制信號(hào)POSE被激活，控制信號(hào)POSO被去激活。這意味著具有第二差分放大器(43-E和44-E)的偏置-補(bǔ)償放大器電路工作。依據(jù)行地址的LSB地址位，控制信號(hào)POSE和POSO被選擇性地激活。除了這一點(diǎn)，圖9中的半導(dǎo)體存儲(chǔ)器件與圖3中的半導(dǎo)體存儲(chǔ)器件工作狀況相同，進(jìn)一步的描述將被省略。
圖10是一圖9所示的、根據(jù)本發(fā)明實(shí)施例的偏置-補(bǔ)償放大器電路的布局圖。第一和第二差分放大器的偏置電壓發(fā)生器43-O和43-E可能被一起設(shè)置在相同的結(jié)合區(qū)40B。替代地，如圖10所示，偏置電壓發(fā)生器43-O和43-E可以被交替地設(shè)置在結(jié)合區(qū)40B。
圖11A和圖11B是根據(jù)本發(fā)明又一實(shí)施例的偏置-補(bǔ)償放大器電路和讀出放大器電路的電路圖。本實(shí)施例與圖9所示的實(shí)施例很相似，但是同樣存在差異。在第一差分放大器中，倒相放大器中的NMOS晶體管MN46被列選擇單元中的讀出放大器電路共同使用。依據(jù)第一偏置電壓發(fā)生器43-O的控制信號(hào)POSO，NMOS晶體管MN46被接通/關(guān)斷。同樣，在第二差分放大器中，倒相放大器中的NMOS晶體管MN48被列選擇單元中的讀出放大器電路共同使用。依據(jù)第一偏置電壓發(fā)生器43-E的控制信號(hào)POSE，NMOS晶體管MN48被接通/關(guān)斷。
圖12是根據(jù)本發(fā)明附加實(shí)施例的偏置-補(bǔ)償放大器電路的布局圖。在圖12中，與圖2中的元件相同的組成元件被標(biāo)記為相同的參考數(shù)字，有關(guān)這些元件的描述將被省略。參考圖12，與圖2不同，信號(hào)線RN和RP以結(jié)合區(qū)40A為基礎(chǔ)被分隔開(kāi)。即，差分放大器的偏置電壓發(fā)生器43被排列為被設(shè)置在兩相鄰的結(jié)合區(qū)40A之間的相鄰讀出放大區(qū)30所共用。除了這一點(diǎn)，圖12中的偏置-補(bǔ)償放大器電路以與圖3相同的方式工作，冗余的描述將被省略。
如上所述，偏置-補(bǔ)償放大器電路使一觸發(fā)讀出放大器能執(zhí)行穩(wěn)定的讀出操作，與它本身的偏置電壓無(wú)關(guān)。偏置-補(bǔ)償放大器電路被散布和分別設(shè)置在讀出放大區(qū)和結(jié)合區(qū)。因此，通過(guò)運(yùn)用當(dāng)前的設(shè)計(jì)和工藝技術(shù)，偏置-補(bǔ)償放大器電路能被應(yīng)用到高密度存儲(chǔ)設(shè)備中。
本發(fā)明通過(guò)運(yùn)用典型的優(yōu)選實(shí)施例進(jìn)行描述。但是，可以理解的是，本發(fā)明的范圍不被公開(kāi)的實(shí)施例所限制。相反，它想要覆蓋各種修改和近似配置。因此，權(quán)利要求的范圍應(yīng)該符合最廣泛的詮釋，以便于包含所有這些修改和相似的配置。本發(fā)明的范圍由權(quán)利要求界定。
權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)器件，包括一第一位線和一第二位線，其位于一第一區(qū)中并與多個(gè)存儲(chǔ)單元連接；一偏置-補(bǔ)償放大器電路，其被構(gòu)造為用于探測(cè)一基于參考電壓的該第一位線的電壓變化并按照探測(cè)結(jié)果來(lái)驅(qū)動(dòng)該第二位線；一讀出放大器電路，其位于第二區(qū)中并被構(gòu)造為用于讀出和放大該第一位線和該第二位線間的電壓差；其中在探測(cè)出該第一位線的電壓變化前，在一第一控制信號(hào)的作用下，該偏置-補(bǔ)償放大器電路被構(gòu)造為按照該參考電壓補(bǔ)償一偏置電壓；且其中一部分該偏置-補(bǔ)償放大器電路被設(shè)置在該第一區(qū)，剩余部分的該偏置-補(bǔ)償放大器電路被設(shè)置在一不同于該第一區(qū)和該第二區(qū)的第三區(qū)。
2.按照權(quán)利要求1的半導(dǎo)體存儲(chǔ)器件，其中該偏置-補(bǔ)償放大器電路被構(gòu)造為在行激活前工作。
3.按照權(quán)利要求1的半導(dǎo)體存儲(chǔ)器件，其中該偏置-補(bǔ)償放大器電路被構(gòu)造為在激活該讀出放大器電路前被去激活。
4.按照權(quán)利要求1的半導(dǎo)體存儲(chǔ)器件，其中該偏置-補(bǔ)償放大器電路被構(gòu)造為在激活該讀出放大器電路后被去激活。
5.按照權(quán)利要求1的半導(dǎo)體存儲(chǔ)器件，其中該偏置-補(bǔ)償放大器電路包括一差分放大器，其具有一連接至該第一位線的第一輸入端、一被連接用于接收該參考電壓的第二輸入端、和一連接至該第二位線的輸出端；和一開(kāi)關(guān)，其被連接在該輸出端和該第一輸入端之間，且其被構(gòu)造為按照該第一控制信號(hào)而工作。
6.按照權(quán)利要求1的半導(dǎo)體存儲(chǔ)器件，其中該偏置-補(bǔ)償放大器電路包括一第一工具，其按照一第二控制信號(hào)而工作并被構(gòu)造為按照該參考電壓產(chǎn)生一偏置電壓；一第二工具，其被施加該偏置電壓并被構(gòu)造為按照該第一位線的電壓變化建立一第二位線電壓；以及一開(kāi)關(guān)，其連接于該第一位線和該第二位線之間，并被構(gòu)造為按照該第一控制信號(hào)而工作。
7.按照權(quán)利要求6的半導(dǎo)體存儲(chǔ)器件，其中該開(kāi)關(guān)和該第二工具位于該第二區(qū)中，且該第一工具位于該第三區(qū)中。
8.按照權(quán)利要求7的半導(dǎo)體存儲(chǔ)器件，其中用于驅(qū)動(dòng)該讀出放大器電路的驅(qū)動(dòng)器位于該第三區(qū)中。
9.按照權(quán)利要求6的半導(dǎo)體存儲(chǔ)器件，其中該參考電壓等于一位線預(yù)充電電壓。
10.按照權(quán)利要求6的半導(dǎo)體存儲(chǔ)器件，其中該參考電壓大于一位線預(yù)充電電壓。
11.按照權(quán)利要求6的半導(dǎo)體存儲(chǔ)器件，其中該第一工具包括一第一晶體管，其具有一形成于一電源電壓和一被構(gòu)造用于輸出該偏置電壓的第一內(nèi)結(jié)點(diǎn)之間的電流通道，且其具有一連接至該第一內(nèi)結(jié)點(diǎn)的柵極；一第二晶體管，其具有一形成于該第一內(nèi)結(jié)點(diǎn)和一第二內(nèi)結(jié)點(diǎn)之間的電流通道，且其具有一被構(gòu)造用于接收該參考電壓的柵極；以及一第三晶體管，其具有一形成于該第二內(nèi)結(jié)點(diǎn)和一接地電壓之間的電流通道，且其具有一被構(gòu)造用于接收該第二控制信號(hào)的柵極。
12.按照權(quán)利要求11的半導(dǎo)體存儲(chǔ)器件，其中該第一工具還包括一第四晶體管，其具有一形成于該電源電壓和該第一內(nèi)結(jié)點(diǎn)之間的電流通道，且其具有一被構(gòu)造用于接收該第二控制信號(hào)的柵極。
13.按照權(quán)利要求12的半導(dǎo)體存儲(chǔ)器件，其中該第二工具包括一第五晶體管，其具有一形成于該電源電壓和該第二位線之間的電流通道，且其具有一被連接用于接收該偏置電壓的柵極；和一第六晶體管，其具有一形成于該輸出端和該第二內(nèi)結(jié)點(diǎn)之間的電流通道，且其具有一連接至該一條位線的柵極。
14.按照權(quán)利要求5的半導(dǎo)體存儲(chǔ)器件，還包括一柵極電路，其按照一第一柵極信號(hào)和一第二柵極信號(hào)工作，且其被連接在該第一位線和該第二位線與該差分放大器之間。
15.按照權(quán)利要求14的半導(dǎo)體存儲(chǔ)器件，其中分別響應(yīng)該第一和第二柵極信號(hào)，該柵極電路連接該第一位線至該差分放大器的第一輸入端，并連接該第二位線至該差分放大器的輸出端，該差分放大器的第二輸入端被構(gòu)造為被施加該參考電壓。
16.按照權(quán)利要求14的半導(dǎo)體存儲(chǔ)器件，其中分別響應(yīng)該第一和第二柵極信號(hào)，該柵極電路連接該第二位線至該差分放大器的第一輸入端，并連接該第一位線至該差分放大器的輸出端。
17.按照權(quán)利要求12的半導(dǎo)體存儲(chǔ)器件，其中該第二工具包括一第五晶體管，其具有一形成于該電源電壓和該第二位線之間的電流通道，且其具有一連接至該第二內(nèi)結(jié)點(diǎn)的柵極；一第六晶體管，其具有一形成于該第二位線和一第三內(nèi)結(jié)點(diǎn)之間的電流通道，且其具有一連接至該第一位線的柵極；以及一第七晶體管，其具有一形成于該第三內(nèi)結(jié)點(diǎn)和該接地電壓之間的電流通道，且其具有一被構(gòu)造用于接收該第二控制信號(hào)的柵極。
18.一種半導(dǎo)體存儲(chǔ)器件，包括一第一位線和一第二位線，其位于一第一區(qū)中并與多個(gè)存儲(chǔ)單元連接；一偏置電壓發(fā)生器電路，其按照一第一控制信號(hào)工作并被構(gòu)造用于產(chǎn)生一基于參考電壓的偏置電壓；一驅(qū)動(dòng)器電路，其被構(gòu)造為被施加該偏置電壓并被構(gòu)造為按照該第一位線的電壓變化驅(qū)動(dòng)該第二位線；一開(kāi)關(guān)，其被構(gòu)造為按照一第二控制信號(hào)電連接該第一和第二位線；一讀出放大器電路，其位于一第二區(qū)中并被構(gòu)造用于讀出和放大該第一位線和該第二位線間的電壓差；其中該偏置電壓發(fā)生器電路和該驅(qū)動(dòng)器電路形成一差分放大器；且其中該驅(qū)動(dòng)器電路和該開(kāi)關(guān)被設(shè)置在該第二區(qū)，以及該偏置電壓發(fā)生器電路被設(shè)置在一不同于該第一區(qū)和該第二區(qū)的第三區(qū)。
19.按照權(quán)利要求18的半導(dǎo)體存儲(chǔ)器件，其中該第一控制信號(hào)被構(gòu)造為在行激活前被激活且在該讀出放大器電路被激活前被去激活。
20.按照權(quán)利要求18的半導(dǎo)體存儲(chǔ)器件，其中該第一控制信號(hào)被構(gòu)造為在行激活前被激活且在該讀出放大器電路被激活后被去激活。
21.按照權(quán)利要求18的半導(dǎo)體存儲(chǔ)器件，其中該第二控制信號(hào)被構(gòu)造為在行激活前的一預(yù)定時(shí)間期間內(nèi)被激活。
22.按照權(quán)利要求18的半導(dǎo)體存儲(chǔ)器件，其中該偏置電壓發(fā)生器電路包括一第一晶體管，其具有一形成于一電源電壓和一被構(gòu)造用于輸出該偏置電壓的第一內(nèi)結(jié)點(diǎn)之間的電流通道，且其具有一連接至該第一內(nèi)結(jié)點(diǎn)的柵極；一第二晶體管，其具有一形成于該第一內(nèi)結(jié)點(diǎn)和一第二內(nèi)結(jié)點(diǎn)之間的電流通道，且其具有一被構(gòu)造用于接收該參考電壓的柵極；一第三晶體管，其具有一形成于該第二內(nèi)結(jié)點(diǎn)和一接地電壓之間的電流通道，且其具有一被連接用于接收該第一控制信號(hào)的柵極；一第四晶體管，其具有一形成于該電源電壓和該第一內(nèi)結(jié)點(diǎn)之間的電流通道，且其具有一被連接用于接收該第一控制信號(hào)的柵極。
23.按照權(quán)利要求22的半導(dǎo)體存儲(chǔ)器件，其中該驅(qū)動(dòng)器電路包括一第五晶體管，其具有一形成于該電源電壓和該第二位線之間的電流通道，且其具有一連接至該第一內(nèi)結(jié)點(diǎn)的柵極；一第六晶體管，其具有一形成于該第二位線和一第二內(nèi)結(jié)點(diǎn)之間的電流通道，且其具有一連接至該第一位線的柵極；
24.按照權(quán)利要求22的半導(dǎo)體存儲(chǔ)器件，其中該驅(qū)動(dòng)器電路包括一第五晶體管，其具有一形成于該電源電壓和該第二位線之間的電流通道，且其具有一連接至該第二內(nèi)結(jié)點(diǎn)的柵極；一第六晶體管，其具有一形成于該第二位線和一第三內(nèi)結(jié)點(diǎn)之間的電流通道，且其具有一連接至該第一位線的柵極；和一第七晶體管，其具有一形成于該第三內(nèi)結(jié)點(diǎn)和該接地電壓之間的電流通道，且其具有一連接至該第二控制信號(hào)的柵極。
25.按照權(quán)利要求18的半導(dǎo)體存儲(chǔ)器件，其中當(dāng)該第一和第二控制信號(hào)被激活時(shí)，通過(guò)該開(kāi)關(guān)，一負(fù)反饋環(huán)路形成于該差分放大器，因此該差分放大器的輸入偏置電壓被消除。
26.按照權(quán)利要求25的半導(dǎo)體存儲(chǔ)器件，其中在消除該差分放大器的輸入偏置電壓后，根據(jù)該第一位線的電壓變化，該驅(qū)動(dòng)器電路驅(qū)動(dòng)該第二位線。
27.一種半導(dǎo)體存儲(chǔ)器件，包括第一、第二、第三和第四位線，其位于一第一區(qū)中并與多個(gè)存儲(chǔ)單元連接；一偏置電壓發(fā)生器電路，其按照一第一控制信號(hào)工作并產(chǎn)生一基于參考電壓的偏置電壓；一第一驅(qū)動(dòng)器電路，其被施加該偏置電壓并按照該第一位線的電壓變化驅(qū)動(dòng)該第二位線；一第二驅(qū)動(dòng)器電路，其被施加該偏置電壓并按照該第三位線的電壓變化驅(qū)動(dòng)該第四位線；一第一開(kāi)關(guān)電路，其按照一第二控制信號(hào)電連接該第一和第二位線；一第二開(kāi)關(guān)電路，其按照該第二控制信號(hào)電連接該第三和第四位線；一第三開(kāi)關(guān)電路，其分別根據(jù)該第一控制信號(hào)，提供該第一和第二驅(qū)動(dòng)器電路的一放電通道；以及一讀出放大器電路，其位于一第二區(qū)并分別讀出和放大該第一和第二位線間的電壓差和該第三和第四位線間的電壓差；其中該偏置電壓發(fā)生器電路、該第一驅(qū)動(dòng)器電路和該第三開(kāi)關(guān)電路形成一第一差分放大器；且該偏置電壓發(fā)生器電路、該第二驅(qū)動(dòng)器電路和該第三開(kāi)關(guān)電路形成一第二差分放大器；以及其中該第一和第二驅(qū)動(dòng)器電路和該第一至第三開(kāi)關(guān)電路被設(shè)置在該第二區(qū)中，以及該偏置電壓發(fā)生器電路被設(shè)置在一不同于該第一和第二區(qū)的第三區(qū)中。
28.按照權(quán)利要求27的半導(dǎo)體存儲(chǔ)器件，其中該第一驅(qū)動(dòng)器電路包括一第一晶體管，其具有一形成于一電源電壓和該第二位線之間的電流通道，且其具有一被連接用于接收該偏置電壓的柵極；和一第二晶體管，其具有一形成于該第二位線和該第三開(kāi)關(guān)電路之間的電流通道，且其具有一連接至該第一位線的柵極。
29.按照權(quán)利要求27的半導(dǎo)體存儲(chǔ)器件，其中該第二驅(qū)動(dòng)器電路包括一第一晶體管，其具有一形成于一電源電壓和該第二位線之間的電流通道，且其具有一被連接用于接收該偏置電壓的柵極；和一第二晶體管，其具有一形成于該第二位線和該第三開(kāi)關(guān)電路之間的電流通道，且其具有一連接至該第一位線的柵極。
30.按照權(quán)利要求27的半導(dǎo)體存儲(chǔ)器件，還包括一第一柵極電路，其根據(jù)第一和第二柵極信號(hào)工作并連接于該第一和第二位線與該第一差分放大器之間；和一第二柵極電路，其根據(jù)該第一和第二柵極信號(hào)工作并連接于該第三和第四位線與該第二差分放大器之間。
31.按照權(quán)利要求30的半導(dǎo)體存儲(chǔ)器件，其中該第一差分放大器具有一連接至該第一位線的第一輸入端、一被施加該參考電壓的第二輸入端、和一連接至該第二位線的輸出端。
32.按照權(quán)利要求31的半導(dǎo)體存儲(chǔ)器件，其中根據(jù)該第一和第二信號(hào)，該第一柵極電路連接該第一位線和該第一差分放大器的第一輸入端，并連接該第二位線和該第一差分放大器的輸出端。
33.按照權(quán)利要求30的半導(dǎo)體存儲(chǔ)器件，其中該第二差分放大器具有一連接至該第三位線的第一輸入端、一被施加該參考電壓的第二輸入端、和一連接至該第四位線的輸出端。
34.按照權(quán)利要求33的半導(dǎo)體存儲(chǔ)器件，其中根據(jù)該第一和第二信號(hào)，該第一柵極電路連接該第三位線和該第一差分放大器的第一輸入端，并連接該第四位線和該第一差分放大器的輸出端。
35.按照權(quán)利要求33的半導(dǎo)體存儲(chǔ)器件，其中根據(jù)該第一和第二信號(hào)，該第一柵極電路連接該第四位線和該第一差分放大器的第一輸入端，并連接該第三位線和該第一差分放大器的輸出端。
36.按照權(quán)利要求27的半導(dǎo)體存儲(chǔ)器件，其中當(dāng)該第一和第二控制信號(hào)被激活時(shí)，通過(guò)該第一開(kāi)關(guān)電路，一負(fù)反饋環(huán)路形成于該第一差分放大器，因此該第一差分放大器的一輸入偏置電壓被消除。
37.按照權(quán)利要求36的半導(dǎo)體存儲(chǔ)器件，其中在消除該第一差分放大器的輸入偏置電壓后，根據(jù)該第一位線的電壓變化，該第一驅(qū)動(dòng)器電路驅(qū)動(dòng)該第二位線。
38.按照權(quán)利要求27的半導(dǎo)體存儲(chǔ)器件，其中當(dāng)該第一和第二控制信號(hào)被激活時(shí)，通過(guò)該第二開(kāi)關(guān)電路，一負(fù)反饋環(huán)路形成于該第二差分放大器，因此該第二差分放大器的一輸入偏置電壓被消除。
39.按照權(quán)利要求38的半導(dǎo)體存儲(chǔ)器件，其中在消除該第二差分放大器的輸入偏置電壓后，根據(jù)該第三位線的電壓變化，該第二驅(qū)動(dòng)器電路驅(qū)動(dòng)該第四位線。
40.一種半導(dǎo)體存儲(chǔ)器件，包括一第一位線和一第二位線，均與位于一第一區(qū)中的多個(gè)存儲(chǔ)單元連接；一第一偏置電壓發(fā)生器電路，其按照一第一控制信號(hào)工作并產(chǎn)生一基于參考電壓的第一偏置電壓；一第二偏置電壓發(fā)生器電路，其按照一第二控制信號(hào)工作并產(chǎn)生一基于該參考電壓的第二偏置電壓；一第一驅(qū)動(dòng)器電路，其被施加該第一偏置電壓并按照該第一位線的電壓變化驅(qū)動(dòng)該第二位線；一第二驅(qū)動(dòng)器電路，其被施加該第二偏置電壓并按照該第二位線的電壓變化驅(qū)動(dòng)該第一位線；一開(kāi)關(guān)電路，其根據(jù)一第三控制信號(hào)電連接該第一和第二位線；以及一讀出放大器電路，其位于一第二區(qū)并讀出和放大該第一和第二位線間的電壓差；其中該第一偏置電壓發(fā)生器電路和該第一驅(qū)動(dòng)器電路形成一第一差分放大器；且該第二偏置電壓發(fā)生器電路和該第二驅(qū)動(dòng)器電路形成一第二差分放大器；以及其中該第一和第二驅(qū)動(dòng)器電路和該開(kāi)關(guān)電路被設(shè)置在該第二區(qū)中，以及該第一和第二偏置電壓發(fā)生器電路被設(shè)置在一不同于該第一和第二區(qū)的第三區(qū)中。
41.按照權(quán)利要求40的半導(dǎo)體存儲(chǔ)器件，其中用于驅(qū)動(dòng)該讀出放大器的多個(gè)驅(qū)動(dòng)器被設(shè)置在該第三區(qū)中。
42.按照權(quán)利要求40的半導(dǎo)體存儲(chǔ)器件，其中該第一和第二信號(hào)是補(bǔ)充信號(hào)。
43.按照權(quán)利要求40的半導(dǎo)體存儲(chǔ)器件，其中該第一和第二信號(hào)分別在行激活前被激活且在該讀出放大器電路被激活前或者被激活后被去激活。
44.按照權(quán)利要求40的半導(dǎo)體存儲(chǔ)器件，其中在行激活前的預(yù)定時(shí)間期間內(nèi)，該第三控制信號(hào)被激活。
45.按照權(quán)利要求40的半導(dǎo)體存儲(chǔ)器件，其中當(dāng)該第一和第三控制信號(hào)被激活時(shí)，通過(guò)該開(kāi)關(guān)電路在該第一差分放大器處形成一負(fù)反饋環(huán)路，因此該第一差分放大器的一輸入偏置電壓被消除。
46.按照權(quán)利要求40的半導(dǎo)體存儲(chǔ)器件，其中在消除該第一差分放大器的輸入偏置電壓后，該第一驅(qū)動(dòng)器電路按照該第一位線的電壓變化驅(qū)動(dòng)該第二位線。
47.按照權(quán)利要求40的半導(dǎo)體存儲(chǔ)器件，其中當(dāng)該第二和第三控制信號(hào)被激活時(shí)，通過(guò)該開(kāi)關(guān)電路在該第二差分放大器處形成一負(fù)反饋環(huán)路，因此該第二差分放大器的輸入偏置電壓被消除。
48.按照權(quán)利要求47的半導(dǎo)體存儲(chǔ)器件，其中在消除該第二差分放大器的輸入偏置電壓后，該第二驅(qū)動(dòng)器電路按照該第二位線的電壓變化驅(qū)動(dòng)該第一位線。
49.一種半導(dǎo)體存儲(chǔ)器件，包括第一、第二、第三和第四位線，其與位于一第一區(qū)的多個(gè)存儲(chǔ)單元連接；一第一偏置電壓發(fā)生器電路，其根據(jù)一第一控制信號(hào)工作并產(chǎn)生一基于參考電壓的第一偏置電壓；一第二偏置電壓發(fā)生器電路，其根據(jù)一第二控制信號(hào)工作并產(chǎn)生一基于參考電壓的第二偏置電壓；一第一驅(qū)動(dòng)器電路，其被施加該第一偏置電壓并根據(jù)該第一位線的電壓變化驅(qū)動(dòng)該第二位線；一第二驅(qū)動(dòng)器電路，其被施加該第一偏置電壓并根據(jù)該第三位線的電壓變化驅(qū)動(dòng)該第四位線；一第一開(kāi)關(guān)電路，其根據(jù)一第三控制信號(hào)電連接該第一和第二位線；一第二開(kāi)關(guān)電路，其根據(jù)該第三控制信號(hào)電連接該第三和第四位線；一第三開(kāi)關(guān)電路，其根據(jù)該第一控制信號(hào)提供該第一驅(qū)動(dòng)器電路的放電通道；一第四開(kāi)關(guān)電路，其根據(jù)該第二控制信號(hào)提供該第二驅(qū)動(dòng)器電路的放電通道；以及一讀出放大器電路，其位于一第二區(qū)中并分別讀出和放大該第一和第二位線間的電壓差和該第三和第四位線間的電壓差；其中該第一偏置電壓發(fā)生器電路、該第一驅(qū)動(dòng)器電路和該第三開(kāi)關(guān)電路形成一第一差分放大器；且該第二偏置電壓發(fā)生器電路、該第二驅(qū)動(dòng)器電路和該第四開(kāi)關(guān)電路形成一第二差分放大器；以及其中該第一和第二驅(qū)動(dòng)器電路和該第一至第四開(kāi)關(guān)電路被設(shè)置在該第二區(qū)中，以及該第一和第二偏置電壓發(fā)生器電路被設(shè)置在一不同于該第一區(qū)和該第二區(qū)的第三區(qū)中。
50.按照權(quán)利要求49的半導(dǎo)體存儲(chǔ)器件，其中用于驅(qū)動(dòng)該讀出放大器的驅(qū)動(dòng)器被設(shè)置在該第三區(qū)中。
51.按照權(quán)利要求49的半導(dǎo)體存儲(chǔ)器件，其中該第一和該第二控制信號(hào)是補(bǔ)充信號(hào)。
52.按照權(quán)利要求51的半導(dǎo)體存儲(chǔ)器件，其中該第一和第二信號(hào)在行激活前被激活且在該讀出放大器被激活前或者被激活后被去激活。
53.按照權(quán)利要求49的半導(dǎo)體存儲(chǔ)器件，其中在行激活前的預(yù)定時(shí)間期間內(nèi)，該第三控制信號(hào)被激活。
54.按照權(quán)利要求49的半導(dǎo)體存儲(chǔ)器件，其中當(dāng)該第一和第三控制信號(hào)被激活時(shí)，通過(guò)該第一開(kāi)關(guān)電路在該第一差分放大器處形成一負(fù)反饋環(huán)路，因此該第一差分放大器的一輸入偏置電壓被消除。
55.按照權(quán)利要求54的半導(dǎo)體存儲(chǔ)器件，其中在消除該第一差分放大器的輸入偏置電壓后，該第一驅(qū)動(dòng)器電路根據(jù)該第一位線的電壓變化驅(qū)動(dòng)該第二位線。
56.按照權(quán)利要求49的半導(dǎo)體存儲(chǔ)器件，其中當(dāng)該第二和第三控制信號(hào)被激活時(shí)，通過(guò)該第二開(kāi)關(guān)電路在第二差分放大器處形成一負(fù)反饋環(huán)路，因此該第二差分放大器的一輸入偏置電壓被消除。
57.按照權(quán)利要求56的半導(dǎo)體存儲(chǔ)器件，其中在消除該第二差分放大器的輸入偏置電壓后，該第二驅(qū)動(dòng)器電路根據(jù)該第二位線的電壓變化驅(qū)動(dòng)該第一位線。
全文摘要
本發(fā)明提供一種包含偏置－補(bǔ)償放大器電路的半導(dǎo)體存儲(chǔ)器件。該偏置－補(bǔ)償放大器電路使一觸發(fā)讀出放大器能執(zhí)行穩(wěn)定的讀出操作，與其自身的偏置電壓無(wú)關(guān)。一部分偏置－補(bǔ)償放大器電路被設(shè)置在一第一區(qū)中(例如，包含該觸發(fā)讀出放大器的區(qū)域)，且另一部分被設(shè)置在一第二區(qū)中(例如，該觸發(fā)讀出放大器的驅(qū)動(dòng)器所在的區(qū)域)，由于這種分布式配置結(jié)構(gòu)，一偏置－補(bǔ)償放大器電路可被包含在半導(dǎo)體存儲(chǔ)器件中。
文檔編號(hào)G11C11/409GK1471107SQ0314507
公開(kāi)日2004年1月28日 申請(qǐng)日期2003年7月2日 優(yōu)先權(quán)日2002年7月2日
發(fā)明者沈載潤(rùn) 申請(qǐng)人:三星電子株式會(huì)社