專利名稱：半導(dǎo)體儲(chǔ)存器和半導(dǎo)體儲(chǔ)存器的測(cè)試方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體儲(chǔ)存器和半導(dǎo)體儲(chǔ)存器的測(cè)試方法。特別是，本發(fā)明涉及具有處理外部和內(nèi)部存取功能的半導(dǎo)體儲(chǔ)存器和測(cè)試這種半導(dǎo)體儲(chǔ)存器的方法。
背景技術(shù)：
電子信息器件包括具有大存儲(chǔ)容量的半導(dǎo)體儲(chǔ)存器(即動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM))。DRAM具有自更新功能，根據(jù)由內(nèi)部電路執(zhí)行的計(jì)算操作更新存儲(chǔ)單元的數(shù)據(jù)。DRAM不需要外部器件進(jìn)行更新。這降低了功耗和簡(jiǎn)化了DRAM的外圍電路的設(shè)計(jì)。
在具有自更新功能的DRAM中，內(nèi)部電路的定時(shí)器以預(yù)定時(shí)間間隔產(chǎn)生更新請(qǐng)求(內(nèi)部存取)。此外，外部器件的主控制器在一定的定時(shí)寫(xiě)/讀該請(qǐng)求。換言之，異步產(chǎn)生內(nèi)部和外部存取。相應(yīng)地，需要評(píng)估具有兩個(gè)異步存取模式的DRAM。
圖1是表示具有自更新功能的現(xiàn)有半導(dǎo)體儲(chǔ)存器(DRAM)50的輸入部分的電路示意方框圖。
DRAM 50經(jīng)過(guò)外部端子接收多個(gè)控制信號(hào)CTL和多個(gè)(圖2中只有兩位)外部地址信號(hào)ADD?？刂菩盘?hào)CTL包括芯片啟動(dòng)信號(hào)/CE、寫(xiě)啟動(dòng)信號(hào)/WE、和輸出啟動(dòng)信號(hào)/OE。外部地址信號(hào)ADD包括地址信號(hào)A0和A1。信號(hào)/CE、/WE、/OE、A0和A1分別經(jīng)過(guò)輸入緩沖器61-65輸入到轉(zhuǎn)變檢測(cè)信號(hào)發(fā)生電路70。輸入緩沖器61-65用做初始輸入級(jí)電路，它將輸入信號(hào)轉(zhuǎn)換成具有對(duì)應(yīng)該器件的內(nèi)部電壓電平的信號(hào)。此外，輸入緩沖器61-65各由CMOS反相器或C/W差分放大器構(gòu)成。
轉(zhuǎn)變檢測(cè)信號(hào)發(fā)生電路70包括多個(gè)(圖1中為5個(gè))轉(zhuǎn)變檢測(cè)器(TD)71-75和脈沖合成電路76。
轉(zhuǎn)變檢測(cè)器71-73分別檢測(cè)控制信號(hào)CTL(/CE、/WE和/OE)的轉(zhuǎn)變(高電平和低電平之間的轉(zhuǎn)變)，以便產(chǎn)生輸入檢測(cè)信號(hào)ceb、web和oeb。轉(zhuǎn)變檢測(cè)器74和75分別檢測(cè)輸入外部地址信號(hào)ADD(A0和A1)的狀態(tài)的轉(zhuǎn)變(每個(gè)位的變化)，以便產(chǎn)生地址檢測(cè)信號(hào)ad0和ad1。檢測(cè)信號(hào)ceb、web、oeb、ad0和ad1提供給脈沖合成電路76。
脈沖合成電路76根據(jù)檢測(cè)信號(hào)ceb、web、oeb、ad0和ad1產(chǎn)生轉(zhuǎn)變檢測(cè)信號(hào)mtd，并將該轉(zhuǎn)變檢測(cè)信號(hào)mtd提供給存儲(chǔ)器控制電路77。根據(jù)該轉(zhuǎn)變檢測(cè)信號(hào)mtd，存儲(chǔ)器控制電路77產(chǎn)生字線激活定時(shí)信號(hào)w1-定時(shí)，以便激活存儲(chǔ)單元的字線。存儲(chǔ)單元的字線對(duì)應(yīng)由外部地址信號(hào)ADD分配的預(yù)定讀/寫(xiě)地址。定時(shí)信號(hào)w1-定時(shí)提供給存儲(chǔ)器芯79。
更新定時(shí)器78連接到存儲(chǔ)器控制電路77。該更新定時(shí)器78以預(yù)定時(shí)間間隔產(chǎn)生更新請(qǐng)求信號(hào)ref-req，并將該更新請(qǐng)求信號(hào)ref-req提供給存儲(chǔ)器控制電路77。根據(jù)該更新請(qǐng)求信號(hào)ref-req，存儲(chǔ)器控制電路77產(chǎn)生字線激活定時(shí)信號(hào)w1-定時(shí)，以便激活存儲(chǔ)單元的字線。存儲(chǔ)單元的字線對(duì)應(yīng)內(nèi)部地址計(jì)數(shù)器(未示出)產(chǎn)生的預(yù)定更新地址。
該存儲(chǔ)器控制電路77還從測(cè)試電路(未示出)接收測(cè)試信號(hào)test，以便根據(jù)該測(cè)試信號(hào)test按測(cè)試模式進(jìn)行測(cè)試。
圖2是存儲(chǔ)器控制電路77的電路示意方框圖。該存儲(chǔ)器控制電路77包括更新確認(rèn)電路81、內(nèi)部指令發(fā)生電路82、和定時(shí)發(fā)生器83。
更新確認(rèn)電路81接收轉(zhuǎn)變檢測(cè)信號(hào)mtd、更新請(qǐng)求信號(hào)ref-req、和測(cè)試信號(hào)test。響應(yīng)該更新請(qǐng)求信號(hào)ref-req，該更新確認(rèn)電路81產(chǎn)生表示開(kāi)始更新(內(nèi)部存取)的更新開(kāi)始信號(hào)ref-start和更新?tīng)顟B(tài)信號(hào)ref-state。更新開(kāi)始信號(hào)ref-start提供給定時(shí)發(fā)生器83，更新?tīng)顟B(tài)信號(hào)ref-state提供給內(nèi)部指令發(fā)生電路82。
當(dāng)在更新請(qǐng)求信號(hào)ref-req之前接收到轉(zhuǎn)變檢測(cè)信號(hào)mtd時(shí)，更新確認(rèn)電路81暫停更新并且不產(chǎn)生更新信號(hào)。
在這種狀態(tài)下，更新確認(rèn)電路81給讀/寫(xiě)操作(外部存取)提供優(yōu)先權(quán)，并在完成讀/寫(xiě)操作之后開(kāi)始更新。更具體地說(shuō)，在來(lái)自定時(shí)發(fā)生器83的讀/寫(xiě)狀態(tài)信號(hào)rw-state復(fù)位之后，更新確認(rèn)電路81產(chǎn)生更新開(kāi)始信號(hào)ref-start和更新?tīng)顟B(tài)信號(hào)ref-state。
更新確認(rèn)電路81確認(rèn)異步輸入的更新請(qǐng)求信號(hào)ref-req和轉(zhuǎn)變檢測(cè)信號(hào)mtd的輸入定時(shí)，并確認(rèn)在有一個(gè)以上存取時(shí)更新操作和讀/寫(xiě)操作之一具有優(yōu)先權(quán)。
響應(yīng)該轉(zhuǎn)變檢測(cè)信號(hào)mtd，內(nèi)部指令發(fā)生電路82產(chǎn)生開(kāi)始讀/寫(xiě)操作的讀/寫(xiě)開(kāi)始信號(hào)rw-state，并將該讀寫(xiě)開(kāi)始信號(hào)rw-state提供給定時(shí)發(fā)生器83。當(dāng)內(nèi)部指令發(fā)生電路82接收接收到更新?tīng)顟B(tài)信號(hào)ref-state時(shí)，在更新?tīng)顟B(tài)信號(hào)ref-state復(fù)位之后內(nèi)部指令發(fā)生電路82向定時(shí)發(fā)生器83提供讀/寫(xiě)開(kāi)始信號(hào)rw-state。
定時(shí)發(fā)生器83接收更新開(kāi)始信號(hào)ref-start和讀/寫(xiě)開(kāi)始信號(hào)rw-start。響應(yīng)該更新開(kāi)始信號(hào)ref-start，定時(shí)發(fā)生器83產(chǎn)生對(duì)應(yīng)更新地址的字線激活定時(shí)信號(hào)w1-定時(shí)。響應(yīng)讀/寫(xiě)開(kāi)始信號(hào)rw-start，定時(shí)發(fā)生器83產(chǎn)生讀/寫(xiě)狀態(tài)信號(hào)rw-state，并產(chǎn)生對(duì)應(yīng)讀/寫(xiě)地址的字線激活定時(shí)信號(hào)w1-定時(shí)。
除了字線激活定時(shí)信號(hào)w1-定時(shí)之外，定時(shí)發(fā)生器83還產(chǎn)生其它內(nèi)部操作信號(hào)，如用于激活讀出放大器的讀出放大器激活定時(shí)信號(hào)。下面將只介紹字線激活定時(shí)信號(hào)w1-定時(shí)。
下面討論DRAM 50的操作。圖3是表示轉(zhuǎn)變檢測(cè)信號(hào)發(fā)生電路70的操作的波形圖。
例如，當(dāng)芯片啟動(dòng)信號(hào)/CE為低時(shí)，轉(zhuǎn)變檢測(cè)器71產(chǎn)生輸入檢測(cè)信號(hào)ceb(脈沖信號(hào))。脈沖合成電路76根據(jù)該轉(zhuǎn)變信號(hào)mtd產(chǎn)生轉(zhuǎn)變檢測(cè)信號(hào)mtd。然后，例如，當(dāng)?shù)刂沸盘?hào)A0為高(1)時(shí)，轉(zhuǎn)變檢測(cè)器74產(chǎn)生地址檢測(cè)信號(hào)ad0(脈沖信號(hào))。根據(jù)該檢測(cè)信號(hào)ad0，脈沖合成電路76產(chǎn)生轉(zhuǎn)變檢測(cè)信號(hào)mtd。
在轉(zhuǎn)變檢測(cè)信號(hào)發(fā)生電路70中，當(dāng)在控制信號(hào)(/CE、/WE和/OE)和地址信號(hào)ADD(A0和A1)中的任一個(gè)中發(fā)生轉(zhuǎn)變時(shí)，脈沖合成電路76產(chǎn)生轉(zhuǎn)變檢測(cè)信號(hào)mtd。
圖4和5是表示存儲(chǔ)器控制電路77的操作的波形圖。圖4表示同時(shí)有一個(gè)以上的存取和在更新請(qǐng)求信號(hào)ref-req之前將轉(zhuǎn)變檢測(cè)信號(hào)mtd提供給存儲(chǔ)器控制電路77的例子。
在控制信號(hào)CTL和外部地址信號(hào)ADD當(dāng)中，脈沖合成電路76檢測(cè)經(jīng)過(guò)轉(zhuǎn)變(即高和低之間的電平的偏移)的信號(hào)并產(chǎn)生轉(zhuǎn)變檢測(cè)信號(hào)mtd。然后，更新定時(shí)器78產(chǎn)生更新請(qǐng)求信號(hào)ref-req。這樣，在讀/寫(xiě)操作之后進(jìn)行更新操作。
更具體地說(shuō)，內(nèi)部指令發(fā)生電路82根據(jù)該轉(zhuǎn)變檢測(cè)信號(hào)mtd產(chǎn)生讀寫(xiě)開(kāi)始信號(hào)rw-start。定時(shí)發(fā)生器83根據(jù)讀寫(xiě)開(kāi)始信號(hào)rw-start產(chǎn)生讀/寫(xiě)狀態(tài)信號(hào)rw-state和字線激活定時(shí)信號(hào)w1-定時(shí)。在這種狀態(tài)下，對(duì)應(yīng)預(yù)定讀/寫(xiě)地址的字線被激活以讀或?qū)憜卧獢?shù)據(jù)。
當(dāng)完成讀/寫(xiě)操作和讀寫(xiě)狀態(tài)信號(hào)rw-state復(fù)位時(shí)，更新確認(rèn)電路81產(chǎn)生更新開(kāi)始信號(hào)ref-start和更新?tīng)顟B(tài)信號(hào)ref-state。根據(jù)更新開(kāi)始信號(hào)ref-start，定時(shí)發(fā)生器83產(chǎn)生字線激活定時(shí)信號(hào)w1-定時(shí)。這激活了對(duì)應(yīng)預(yù)定更新地址的字線并對(duì)單元數(shù)據(jù)進(jìn)行更新。
圖5示出了在轉(zhuǎn)變檢測(cè)信號(hào)mtd之前將更新請(qǐng)求信號(hào)ref-req提供給存儲(chǔ)器控制電路77的例子。與圖4中所示的操作相反，讀/寫(xiě)操作在更新操作之后進(jìn)行。
更新確認(rèn)電路81根據(jù)更新請(qǐng)求信號(hào)ref-req產(chǎn)生更新開(kāi)始信號(hào)ref-start和更新?tīng)顟B(tài)信號(hào)ref-state。定時(shí)發(fā)生器83根據(jù)更新開(kāi)始信號(hào)ref-start產(chǎn)生字線激活定時(shí)信號(hào)w1-定時(shí)。這激活了對(duì)應(yīng)預(yù)定更新地址的字線并對(duì)單元數(shù)據(jù)進(jìn)行更新。
當(dāng)完成更新操作和更新?tīng)顟B(tài)信號(hào)ref-state復(fù)位時(shí)，內(nèi)部指令發(fā)生電路82響應(yīng)轉(zhuǎn)變檢測(cè)信號(hào)mtd產(chǎn)生讀/寫(xiě)開(kāi)始信號(hào)rw-start。根據(jù)該讀/寫(xiě)開(kāi)始信號(hào)rw-start定時(shí)發(fā)生器83產(chǎn)生讀/寫(xiě)狀態(tài)信號(hào)rw-state和字線激活定時(shí)信號(hào)w1-定時(shí)。在這種狀態(tài)下，進(jìn)行單元數(shù)據(jù)的讀或?qū)憽?br> 當(dāng)同時(shí)有一個(gè)以上的存取和在更新操作(內(nèi)部存取)之后進(jìn)行讀/寫(xiě)操作時(shí)，讀/寫(xiě)操作的速度變得最慢。即，外部存取時(shí)間最長(zhǎng)。這樣，為了評(píng)估具有兩個(gè)存取模式(外部存取模式和內(nèi)部存取模式)的DRAM 50的特性，在外部存取時(shí)間為最大值(即最壞圖形)時(shí)必須檢測(cè)工作圖形。
圖6是表示測(cè)試模式的的波形圖。更具體地說(shuō)，圖6是模擬在更新操作之后進(jìn)行讀/寫(xiě)操作時(shí)的工作圖形的波形圖。
在測(cè)試模式中，更新確認(rèn)電路81從測(cè)試電路(未示出)接收測(cè)試信號(hào)test。當(dāng)更新確認(rèn)電路81接收到測(cè)試信號(hào)test時(shí)，更新確認(rèn)電路81根據(jù)轉(zhuǎn)變檢測(cè)信號(hào)mtd產(chǎn)生更新開(kāi)始信號(hào)ref-start。
更新確認(rèn)電路81異步地接收更新請(qǐng)求信號(hào)ref-req和轉(zhuǎn)變檢測(cè)信號(hào)mtd。這樣，當(dāng)在測(cè)試模式期間響應(yīng)更新請(qǐng)求信號(hào)ref-rwq進(jìn)行更新時(shí)，希望的工作圖形不重復(fù)。因而，在該測(cè)試模式中，更新確認(rèn)電路81根據(jù)轉(zhuǎn)變檢測(cè)信號(hào)mtd產(chǎn)生更新開(kāi)始信號(hào)ref-start和更新?tīng)顟B(tài)信號(hào)ref-state。當(dāng)完成更新操作和更新?tīng)顟B(tài)信號(hào)ref-state復(fù)位時(shí)，內(nèi)部指令發(fā)生電路82根據(jù)轉(zhuǎn)變檢測(cè)信號(hào)mtd產(chǎn)生讀/寫(xiě)開(kāi)始信號(hào)rw-start。
在該測(cè)試模式中，采用轉(zhuǎn)變檢測(cè)信號(hào)mtd產(chǎn)生作為觸發(fā)器，開(kāi)始更新操作，以便模擬和再現(xiàn)最壞圖形，因此可以檢測(cè)外部存取時(shí)間，以便評(píng)估讀/寫(xiě)操作。
然而，現(xiàn)有技術(shù)DRAM 50具有下述問(wèn)題。
例如，當(dāng)有連續(xù)外部存取時(shí)DRAM 50的一個(gè)問(wèn)題是該器件中的操作延遲(這是由處理波動(dòng)、溫度波動(dòng)或不足電壓余量造成的)，這延長(zhǎng)了周期長(zhǎng)度。結(jié)果是，DRAM 50不能變換到下一周期的讀/寫(xiě)操作。
圖7是表示這種無(wú)效模式的波形圖。圖7表示當(dāng)芯片啟動(dòng)信號(hào)/CE為低、輸出啟動(dòng)信號(hào)/OE為高或地址信號(hào)ADD(A0和A1)改變時(shí)產(chǎn)生的轉(zhuǎn)變檢測(cè)信號(hào)mtd的例子。
當(dāng)芯片啟動(dòng)信號(hào)/CE為低時(shí)，產(chǎn)生轉(zhuǎn)變檢測(cè)信號(hào)mtd。根據(jù)該轉(zhuǎn)變檢測(cè)信號(hào)mtd，產(chǎn)生讀/寫(xiě)開(kāi)始信號(hào)rw-start和讀/寫(xiě)狀態(tài)信號(hào)rw-state。這就進(jìn)行讀/寫(xiě)操作。
然后，當(dāng)輸出啟動(dòng)信號(hào)/OE為高時(shí)，產(chǎn)生轉(zhuǎn)變檢測(cè)信號(hào)mtd。在這種狀態(tài)下，例如，當(dāng)在器件中有操作延遲時(shí)，不能進(jìn)入下一個(gè)周期。這樣，不產(chǎn)生讀/寫(xiě)開(kāi)始信號(hào)rw-start和讀/寫(xiě)狀態(tài)信號(hào)rw-state(圖7中虛線表示正常操作)。
當(dāng)如在圖7中有無(wú)效模式和如果如圖8所示在輸出啟動(dòng)信號(hào)/OE為高之后地址信號(hào)ADD改變時(shí)，根據(jù)轉(zhuǎn)變檢測(cè)信號(hào)mtd產(chǎn)生讀/寫(xiě)開(kāi)始信號(hào)rw-start和讀/寫(xiě)狀態(tài)信號(hào)rw-state。
在這種情況下，由于開(kāi)始進(jìn)行讀/寫(xiě)操作，即使實(shí)際上有無(wú)效模式也檢測(cè)不到無(wú)效性。這樣，根據(jù)現(xiàn)有技術(shù)實(shí)際上不能進(jìn)行器件評(píng)估。

在測(cè)試模式中，根據(jù)轉(zhuǎn)變檢測(cè)信號(hào)mtd產(chǎn)生更新開(kāi)始信號(hào)ref-start以開(kāi)始更新操作。這樣，在測(cè)試模式期間，由于更新操作不能在正常模式期間進(jìn)行，因此不可能在所希望的操作圖形中進(jìn)行測(cè)試。
圖9是表示在正常模式期間的操作圖形的例子的波形圖。圖9示出了當(dāng)用于寫(xiě)操作的外部請(qǐng)求和用于更新操作的內(nèi)部請(qǐng)求以及首先進(jìn)行更新操作(最壞圖形)時(shí)的操作圖形。在本例中，當(dāng)芯片啟動(dòng)信號(hào)/CE為低和寫(xiě)啟動(dòng)信號(hào)/WE為高時(shí)產(chǎn)生轉(zhuǎn)變檢測(cè)信號(hào)mtd。在圖9的例子中，當(dāng)芯片啟動(dòng)信號(hào)/CE為低時(shí)，進(jìn)行寫(xiě)操作。
圖10是表示在測(cè)試模式中進(jìn)行圖9的操作圖形的例子的波形圖。
在圖10的例子中，當(dāng)芯片啟動(dòng)信號(hào)/CE為低時(shí)產(chǎn)生轉(zhuǎn)變檢測(cè)信號(hào)mtd。根據(jù)該轉(zhuǎn)變檢測(cè)信號(hào)mtd產(chǎn)生更新開(kāi)始信號(hào)ref-start和開(kāi)始更新操作。當(dāng)完成更新操作時(shí)，根據(jù)轉(zhuǎn)變檢測(cè)信號(hào)mtd產(chǎn)生讀/寫(xiě)開(kāi)始信號(hào)rw-start(更具體地說(shuō)，是寫(xiě)開(kāi)始信號(hào))和開(kāi)始寫(xiě)操作。
在完成寫(xiě)操作之后，當(dāng)寫(xiě)啟動(dòng)信號(hào)/WE為高和根據(jù)該寫(xiě)啟動(dòng)信號(hào)/WE產(chǎn)生轉(zhuǎn)變檢測(cè)信號(hào)mtd時(shí)，根據(jù)該轉(zhuǎn)變檢測(cè)信號(hào)mtd進(jìn)行第二次更新操作。相應(yīng)地，在現(xiàn)有技術(shù)測(cè)試模式中，由于第二次更新操作不是有意進(jìn)行的，因此不能再現(xiàn)圖9的正常模式中的操作圖形。
圖11是表示正常模式中的另一個(gè)的操作圖形的例子的波形圖。圖11表示當(dāng)同時(shí)請(qǐng)求寫(xiě)操作和更新操作并且在寫(xiě)操作之后進(jìn)行讀操作時(shí)的操作圖形。在本例中，當(dāng)芯片啟動(dòng)信號(hào)/CE為低、寫(xiě)啟動(dòng)信號(hào)/WE為高和輸出啟動(dòng)信號(hào)/OE為高(未示出)時(shí)，產(chǎn)生轉(zhuǎn)變檢測(cè)信號(hào)mtd。在圖11所示的例子中，當(dāng)芯片啟動(dòng)信號(hào)/CE為低時(shí)開(kāi)始寫(xiě)操作，當(dāng)輸出啟動(dòng)信號(hào)/OE為低時(shí)開(kāi)始讀操作。
圖12是表示在測(cè)試模式中進(jìn)行圖11的操作的例子的波形圖。當(dāng)芯片啟動(dòng)信號(hào)/CE為低時(shí)產(chǎn)生轉(zhuǎn)變檢測(cè)信號(hào)mtd。根據(jù)該轉(zhuǎn)變檢測(cè)信號(hào)mtd產(chǎn)生更新開(kāi)始信號(hào)ref-start和開(kāi)始更新操作。當(dāng)完成更新操作時(shí)，根據(jù)轉(zhuǎn)變檢測(cè)信號(hào)mtd產(chǎn)生讀/寫(xiě)開(kāi)始信號(hào)rw-start(更具體地說(shuō)是寫(xiě)開(kāi)始信號(hào))和開(kāi)始寫(xiě)操作，其中轉(zhuǎn)變檢測(cè)信號(hào)mtd用做開(kāi)始更新操作的觸發(fā)器。
在完成寫(xiě)操作之后，當(dāng)寫(xiě)啟動(dòng)信號(hào)/WE為高時(shí)，根據(jù)該寫(xiě)啟動(dòng)信號(hào)/WE產(chǎn)生轉(zhuǎn)變檢測(cè)信號(hào)mtd。根據(jù)該轉(zhuǎn)變檢測(cè)信號(hào)mtd進(jìn)行第二次更新操作。當(dāng)完成更新操作時(shí)，根據(jù)作為第二次更新操作的觸發(fā)器的轉(zhuǎn)變檢測(cè)信號(hào)mtd產(chǎn)生讀/寫(xiě)開(kāi)始信號(hào)rw-start(更具體地說(shuō)為讀開(kāi)始信號(hào))，以便開(kāi)始讀操作。
相應(yīng)地，在圖12所示的例子中，由于第二次更新操作不是有意進(jìn)行的，因此不能在測(cè)試模式中再現(xiàn)圖11的正常模式中的操作圖形。
在現(xiàn)有技術(shù)中，當(dāng)在測(cè)試模式期間進(jìn)行無(wú)意地更新操作時(shí)，利用不同于實(shí)際圖形的操作圖形進(jìn)行特性評(píng)估。因此不能適當(dāng)?shù)卦u(píng)估該器件。當(dāng)進(jìn)行測(cè)試模式時(shí)，由于不必要的更新操作使功耗增加。因此，根據(jù)測(cè)試結(jié)果，過(guò)分評(píng)估了保證操作，或者正常執(zhí)行功能被錯(cuò)誤地評(píng)估為不正常執(zhí)行功能。換言之，在現(xiàn)有技術(shù)中，利用預(yù)定操作圖形不能進(jìn)行測(cè)試，并且不能適當(dāng)?shù)卦u(píng)估器件。

發(fā)明內(nèi)容
本發(fā)明的一個(gè)方案是提供一種半導(dǎo)體儲(chǔ)存器，它包括第一和第二存取模式和入口信號(hào)發(fā)生電路，用于邏輯地合成多個(gè)輸入信號(hào)以產(chǎn)生用于進(jìn)入第一存取模式的第一入口信號(hào)?？刂齐娐愤B接到入口信號(hào)發(fā)生電路，以便響應(yīng)第一入口信號(hào)產(chǎn)生第一模式觸發(fā)信號(hào)。當(dāng)控制電路接收到第二入口信號(hào)以進(jìn)入第二存取模式時(shí)，控制電路響應(yīng)第二入口信號(hào)產(chǎn)生第二模式觸發(fā)信號(hào)。入口信號(hào)發(fā)生電路根據(jù)選擇控制信號(hào)以選擇方式邏輯地合成輸入信號(hào)，以便產(chǎn)生第一入口信號(hào)。
本發(fā)明的另一方案是提供一種半導(dǎo)體儲(chǔ)存器，包括第一和第二存取模式和入口信號(hào)發(fā)生電路，用于邏輯地合成多個(gè)輸入信號(hào)以產(chǎn)生用于進(jìn)入第一存取模式或第二存取模式的入口信號(hào)?？刂齐娐愤B接到入口信號(hào)發(fā)生電路，以便響應(yīng)該入口信號(hào)產(chǎn)生用于開(kāi)始第一存取模式的第一模式觸發(fā)信號(hào)，和響應(yīng)該入口信號(hào)產(chǎn)生用于開(kāi)始第二存取模式的第二模式觸發(fā)信號(hào)。該入口信號(hào)發(fā)生電路利用預(yù)定選擇控制信號(hào)以選擇方式邏輯地合成輸入信號(hào)，以便禁止產(chǎn)生入口信號(hào)。
本發(fā)明的另一方案是提供一種半導(dǎo)體儲(chǔ)存器，包括第一和第二存取模式和入口信號(hào)發(fā)生電路，用于邏輯地合成多個(gè)輸入信號(hào)，以便產(chǎn)生用于進(jìn)入第一存取模式的第一入口信號(hào)和用于進(jìn)入第二二存取模式的第二入口信號(hào)?？刂齐娐愤B接到入口信號(hào)發(fā)生電路，以便響應(yīng)第一入口信號(hào)產(chǎn)生用于開(kāi)始第一存取模式的第一模式觸發(fā)信號(hào)，和響應(yīng)第二入口信號(hào)產(chǎn)生用于開(kāi)始第二存取模式的第二模式觸發(fā)信號(hào)。入口信號(hào)發(fā)生電路利用預(yù)定選擇控制信號(hào)以選擇方式邏輯地合成輸入信號(hào)，以便禁止產(chǎn)生第一或第二入口信號(hào)。
本發(fā)明的又一方案是提供一種具有第一存取模式、第二存取模式和測(cè)試模式的半導(dǎo)體儲(chǔ)存器的測(cè)試方法。該方法包括接收測(cè)試信號(hào)以進(jìn)入測(cè)試模式，接收多個(gè)輸入信號(hào)在至少一個(gè)輸入信號(hào)選擇和檢測(cè)被選擇的至少一個(gè)輸入信號(hào)的轉(zhuǎn)變，以及根據(jù)被選擇的至少一個(gè)輸入信號(hào)的轉(zhuǎn)變檢測(cè)開(kāi)始一個(gè)存取模式。
本發(fā)明的再一方案是提供一種具有第一存取模式和第二存取模式的半導(dǎo)體儲(chǔ)存器的測(cè)試方法。該方法包括接收多個(gè)輸入信號(hào)，邏輯地合成輸入信號(hào)以產(chǎn)生用于進(jìn)入第一存取模式或第二存取模式的入口信號(hào)，根據(jù)該選擇控制信號(hào)以選擇方式邏輯地合成輸入信號(hào)，以便禁止產(chǎn)生入口信號(hào)。
本發(fā)明的另一方案是提供一種具有第一存取模式和第二存取模式的半導(dǎo)體儲(chǔ)存器的測(cè)試方法。該方法包括接收多個(gè)輸入信號(hào)，邏輯地合成輸入信號(hào)以產(chǎn)生用于進(jìn)入第一存取模式的入口信號(hào)，邏輯地合成輸入信號(hào)以產(chǎn)生用于進(jìn)入第二存取模式的第二入口信號(hào)，和根據(jù)該選擇控制信號(hào)以選擇方式邏輯地合成輸入信號(hào)，以便禁止產(chǎn)生入口信號(hào)。
通過(guò)下面參照附圖的詳細(xì)說(shuō)明使本發(fā)明的其它方案和優(yōu)點(diǎn)更明顯，其中附圖借助例子示出了本發(fā)明的原理。


通過(guò)下面參照附圖對(duì)本發(fā)明的優(yōu)選實(shí)施例的詳細(xì)說(shuō)明使本發(fā)明及其目的和優(yōu)點(diǎn)更容易被理解，附圖中圖1是現(xiàn)有技術(shù)半導(dǎo)體儲(chǔ)存器的電路示意方框圖；圖2是包括在圖1所示的半導(dǎo)體儲(chǔ)存器中的存儲(chǔ)器控制電路的電路示意方框圖；圖3是產(chǎn)生圖1所示的半導(dǎo)體儲(chǔ)存器的轉(zhuǎn)變檢測(cè)器的工作原理的波形圖；圖4和5是產(chǎn)生圖2所示的存儲(chǔ)器控制電路的工作原理的波形圖；圖6是表示圖1所示的半導(dǎo)體儲(chǔ)存器的測(cè)試模式的波形圖；圖7是表示圖8所示的半導(dǎo)體儲(chǔ)存器的無(wú)效模式的例子的波形圖；圖8是表示現(xiàn)有技術(shù)的操作圖形的例子的波形圖；圖9是表示現(xiàn)有技術(shù)的操作圖形的例子的波形圖；圖10是表示用于圖9所示的操作圖形的現(xiàn)有技術(shù)測(cè)試模式的波形圖；圖11是表示現(xiàn)有技術(shù)的操作圖形的例子的波形圖；圖12是表示用于圖11的操作圖形的現(xiàn)有技術(shù)測(cè)試模式的波形圖；圖13是根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體儲(chǔ)存器的電路示意方框圖；圖14是圖13的半導(dǎo)體儲(chǔ)存器中的轉(zhuǎn)變檢測(cè)器的電路示意圖；圖15是圖13的半導(dǎo)體儲(chǔ)存器中的更新確認(rèn)電路的電路示意圖；圖16是表示第一實(shí)施例中的無(wú)效模式檢測(cè)的波形圖；圖17是表示第一實(shí)施例中的測(cè)試模式的波形圖；圖18是根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體儲(chǔ)存器的電路示意方框圖；圖19是圖18的半導(dǎo)體儲(chǔ)存器的存儲(chǔ)器控制電路的電路示意方框圖；圖20是圖18的半導(dǎo)體儲(chǔ)存器中的轉(zhuǎn)變檢測(cè)器的電路示意圖；圖21是圖18中的半導(dǎo)體儲(chǔ)存器中的另一轉(zhuǎn)變檢測(cè)器的電路示意圖；圖22是表示第二實(shí)施例中的無(wú)效模式檢測(cè)的波形圖；和圖23和24是表示第二實(shí)施例中的測(cè)試模式的波形圖。
具體實(shí)施例方式
在全部附圖中相同的標(biāo)記表示相同的元件。
圖13是根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體儲(chǔ)存器(DRAM)100的輸入電路部分的電路示意方框圖。DRAM 100具有自更新功能。
DRAM 100經(jīng)過(guò)外部端子接收多個(gè)控制信號(hào)CTL和多個(gè)(圖13中只示出了兩個(gè))外部地址信號(hào)ADD?？刂菩盘?hào)CTL包括芯片啟動(dòng)信號(hào)/CE、寫(xiě)啟動(dòng)信號(hào)/WE和輸出啟動(dòng)信號(hào)/OE。外部地址信號(hào)ADD包括地址信號(hào)A0和A1。信號(hào)/CE、/WE、/OE、A0和A1分別經(jīng)過(guò)輸入緩沖器11-15輸入到轉(zhuǎn)變檢測(cè)信號(hào)發(fā)生電路20中。輸入緩沖器11-15用做初始輸入級(jí)電路，將輸入信號(hào)轉(zhuǎn)換成具有對(duì)應(yīng)該器件的內(nèi)部電壓的電平的信號(hào)。此外，輸入緩沖器11-15各由CMOS反相器或C/W差分放大器構(gòu)成。
轉(zhuǎn)變檢測(cè)信號(hào)發(fā)生電路20包括多個(gè)(圖13中為5個(gè))轉(zhuǎn)變檢測(cè)器(TD)21-25和脈沖合成電路26。
轉(zhuǎn)變檢測(cè)器21-23分別檢測(cè)控制信號(hào)CTL(/CE、/WE和/OE)的轉(zhuǎn)變(高電平和低電平之間的轉(zhuǎn)變)，以便產(chǎn)生輸入檢測(cè)信號(hào)ceb、web和oeb。轉(zhuǎn)變檢測(cè)器24和25分別檢測(cè)輸入外部地址信號(hào)ADD(A0和A1)的狀態(tài)的轉(zhuǎn)變(每個(gè)位的變化)，以便產(chǎn)生地址檢測(cè)信號(hào)ad0和ad1。檢測(cè)信號(hào)ceb、web、oeb、ad0和ad1提供給脈沖合成電路26。
脈沖合成電路26邏輯地合成檢測(cè)信號(hào)ceb、web、oeb、ad0和ad1以產(chǎn)生用于進(jìn)行讀/寫(xiě)程序的轉(zhuǎn)變檢測(cè)信號(hào)mtd(第一入口信號(hào))，或者外部存取(第一存取模式)。轉(zhuǎn)變檢測(cè)信號(hào)mtd提供給存儲(chǔ)器控制電路27。
代碼發(fā)生電路30連接到脈沖合成電路26。根據(jù)從測(cè)試電路(未示出)提供的測(cè)試信號(hào)，代碼發(fā)生電路30向脈沖合成電路26提供預(yù)存在內(nèi)部寄存器(未示出)中的脈沖產(chǎn)生控制代碼(選擇控制信號(hào))en-code脈沖產(chǎn)生控制代碼en-code表示由來(lái)自多個(gè)外部端子的輸入信號(hào)(未示出)設(shè)置的代碼信息。
更具體地說(shuō)，當(dāng)需要時(shí)，脈沖產(chǎn)生控制代碼en-code掩蓋了來(lái)自脈沖合成電路26的檢測(cè)信號(hào)ceb、web、oeb、ad0和ad1。也就是說(shuō)，在檢測(cè)信號(hào)ceb、web、oeb、ad0和ad1當(dāng)中，脈沖合成電路26根據(jù)脈沖產(chǎn)生控制代碼en-code選擇用于邏輯合成的信號(hào)。被脈沖產(chǎn)生控制代碼en-code無(wú)效的信號(hào)不產(chǎn)生轉(zhuǎn)變檢測(cè)信號(hào)mtd。
存儲(chǔ)器控制電路27從脈沖合成電路26接收轉(zhuǎn)變檢測(cè)信號(hào)mtd，并產(chǎn)生字線激活定時(shí)信號(hào)w1-定時(shí)以激活存儲(chǔ)單元的字線。被激活的存儲(chǔ)單元的字線對(duì)應(yīng)由外部地址信號(hào)ADD分配的預(yù)定讀/寫(xiě)地址。該定時(shí)信號(hào)w1-定時(shí)提供給存儲(chǔ)芯29。
更新定時(shí)器28連接到存儲(chǔ)器控制電路27。更新定時(shí)器28以預(yù)定時(shí)間間隔產(chǎn)生用于進(jìn)行更新處理的更新請(qǐng)求信號(hào)ref-req(第二入口信號(hào))，或者內(nèi)部存取(第二存取模式)，并將該更新請(qǐng)求信號(hào)ref-req提供給存儲(chǔ)器控制電路27。
存儲(chǔ)器控制電路27接收更新請(qǐng)求信號(hào)ref-req和產(chǎn)生字線激活定時(shí)信號(hào)w1-定時(shí)，以便激活存儲(chǔ)單元的字線。被激活的存儲(chǔ)單元的字線對(duì)應(yīng)從內(nèi)部地址計(jì)數(shù)器(未示出)輸出的預(yù)定更新地址。存儲(chǔ)器控制電路27還從測(cè)試電路(未示出)接收測(cè)試信號(hào)test，以便根據(jù)測(cè)試信號(hào)test按測(cè)試模式進(jìn)行測(cè)試。
存儲(chǔ)器控制電路27的結(jié)構(gòu)與圖2的存儲(chǔ)器控制電路77相同，并包括更新確認(rèn)電路81、內(nèi)部指令發(fā)生電路(模式觸發(fā)器發(fā)生電路)82以及定時(shí)發(fā)生器(信號(hào)發(fā)生電路)83。為了簡(jiǎn)明起見(jiàn)，下面不再說(shuō)明在存儲(chǔ)器控制電路77中使用的元件。
在第一實(shí)施例中，更新確認(rèn)電路81從更新定時(shí)器28接收更新請(qǐng)求信號(hào)ref-req，從脈沖合成電路26接收轉(zhuǎn)變檢測(cè)信號(hào)mtd。更新確認(rèn)電路81確定異步輸入的更新請(qǐng)求信號(hào)ref-req和轉(zhuǎn)變檢測(cè)信號(hào)mtd的輸入定時(shí)，以便確定更新操作和讀/寫(xiě)操作的優(yōu)先級(jí)別。根據(jù)該優(yōu)先級(jí)別，更新確認(rèn)電路81產(chǎn)生更新開(kāi)始信號(hào)ref-start(第二模式觸發(fā)信號(hào))。
在這種狀態(tài)下，更新確認(rèn)電路81從測(cè)試電路接收測(cè)試信號(hào)。當(dāng)接收轉(zhuǎn)變檢測(cè)信號(hào)mtd時(shí)，更新確認(rèn)電路響應(yīng)轉(zhuǎn)變檢測(cè)信號(hào)mtd產(chǎn)生更新開(kāi)始信號(hào)ref-start。
圖15表示更新確認(rèn)電路81的例子，它接收根據(jù)脈沖產(chǎn)生控制代碼en-code產(chǎn)生的轉(zhuǎn)變檢測(cè)信號(hào)mtd。
內(nèi)部指令測(cè)試電路82從脈沖合成電路26接收轉(zhuǎn)變檢測(cè)信號(hào)mtd。內(nèi)部指令測(cè)試電路82響應(yīng)轉(zhuǎn)變檢測(cè)信號(hào)mtd產(chǎn)生讀/寫(xiě)開(kāi)始信號(hào)rw-start(第一模式觸發(fā)信號(hào))。
定時(shí)發(fā)生器83從更新確認(rèn)電路81接收更新開(kāi)始信號(hào)ref-start，從內(nèi)部指令發(fā)生電路82接收讀/寫(xiě)開(kāi)始信號(hào)rw-start。定時(shí)發(fā)生器83響應(yīng)信號(hào)ref-start和rw-start的每個(gè)產(chǎn)生字線激活定時(shí)信號(hào)w1-定時(shí)(內(nèi)部操作信號(hào))。
圖14是表示轉(zhuǎn)變檢測(cè)信號(hào)發(fā)生電路20的例子的電路示意圖。
例如，當(dāng)芯片啟動(dòng)信號(hào)/CE為低時(shí)，轉(zhuǎn)變檢測(cè)器21產(chǎn)生一個(gè)發(fā)射脈沖，該發(fā)射脈沖的脈沖寬度取決于延遲電路的延遲時(shí)間。當(dāng)寫(xiě)啟動(dòng)信號(hào)/WE和輸出啟動(dòng)信號(hào)/OE分別為高時(shí)，轉(zhuǎn)變檢測(cè)器22和23產(chǎn)生一個(gè)發(fā)射脈沖。
當(dāng)?shù)刂沸盘?hào)A0為高或低時(shí)，轉(zhuǎn)變檢測(cè)器24產(chǎn)生一個(gè)發(fā)射脈沖。包括檢測(cè)地址信號(hào)的變化的轉(zhuǎn)變檢測(cè)器25的轉(zhuǎn)變檢測(cè)器的結(jié)構(gòu)與轉(zhuǎn)變檢測(cè)器24的結(jié)構(gòu)相同。
脈沖合成電路26包括例如，多個(gè)信號(hào)選擇電路(在圖14中，“與非”電路26a、26b、26c和26d)，和信號(hào)合成電路(在圖14中誒“與非”電路26e)。信號(hào)選擇電路26a-26d分別提供給轉(zhuǎn)變檢測(cè)器21-24。信號(hào)合成電路26e邏輯地合成信號(hào)選擇電路的輸出信號(hào)和輸出該被邏輯合成的信號(hào)。
更具體地說(shuō)，“與非”電路26a-26d分別從轉(zhuǎn)變檢測(cè)器21-14接收檢測(cè)信號(hào)ceb、web、oeb和ad0以及脈沖產(chǎn)生控制代碼en-codes(在圖14中，en-ceb、en-web、en-oeb和en-ad0)，其包括對(duì)應(yīng)代碼信息。
例如，當(dāng)脈沖產(chǎn)生控制代碼en-ceb為低時(shí)，“與非”電路26a使轉(zhuǎn)變檢測(cè)器21的檢測(cè)信號(hào)ceb無(wú)效。就是說(shuō)，當(dāng)“與非”電路26a接收低脈沖產(chǎn)生控制代碼en-ceb時(shí)，“與非”電路26a的輸出保持在高電平。通過(guò)相同的方式，當(dāng)脈沖產(chǎn)生控制代碼en-web、en-oeb、en-ad0為低時(shí)，“與非”電路26b-26d分別使來(lái)自轉(zhuǎn)變檢測(cè)器22-24的檢測(cè)信號(hào)web、oeb和ad0無(wú)效。
通過(guò)這種方式，脈沖合成電路26根據(jù)脈沖產(chǎn)生控制代碼以選擇方式邏輯地合成檢測(cè)信號(hào)ceb、web、oeb和ad0，以便產(chǎn)生轉(zhuǎn)變檢測(cè)信號(hào)mtd。
下面介紹第一實(shí)施例的DRAM 100的操作。圖16是表示其中檢測(cè)無(wú)效模式的例子的波形圖。
在圖16的例子中，當(dāng)芯片啟動(dòng)信號(hào)/CE為低和輸出啟動(dòng)信號(hào)/OE為高時(shí)，產(chǎn)生轉(zhuǎn)變檢測(cè)信號(hào)mtd，并且當(dāng)外部地址信號(hào)ADD(A0和A1)改變時(shí)不產(chǎn)生轉(zhuǎn)變檢測(cè)信號(hào)mtd。即，在轉(zhuǎn)變檢測(cè)信號(hào)發(fā)生電路20中，提供給脈沖合成電路26的地址檢測(cè)信號(hào)ad0和ad1被脈沖產(chǎn)生控制代碼en-code無(wú)效。
在圖16中，當(dāng)芯片啟動(dòng)信號(hào)/CE為低時(shí)產(chǎn)生轉(zhuǎn)變檢測(cè)信號(hào)mtd。根據(jù)該轉(zhuǎn)變檢測(cè)信號(hào)mtd產(chǎn)生讀/寫(xiě)開(kāi)始信號(hào)rw-start，以便進(jìn)行讀/寫(xiě)操作。
然后，當(dāng)輸出啟動(dòng)信號(hào)/OE為高時(shí)產(chǎn)生轉(zhuǎn)變檢測(cè)信號(hào)mtd。在這種狀態(tài)下，當(dāng)由于噪聲、處理波動(dòng)、溫度波動(dòng)和不足電壓余量而在器件中產(chǎn)生工作延遲時(shí)，讀/寫(xiě)操作不能進(jìn)入下一周期。換言之，不產(chǎn)生讀寫(xiě)開(kāi)始信號(hào)rw-start和讀/寫(xiě)狀態(tài)信號(hào)re-state(圖16中的單點(diǎn)劃線表示正常操作)。
輸出啟動(dòng)信號(hào)/OE為高之后，外部地址信號(hào)ADD(地址值)改變。然而，地址檢測(cè)信號(hào)ad0和ad1被脈沖產(chǎn)生控制代碼en-code無(wú)效。即，即使外部地址信號(hào)ADD改變也不產(chǎn)生轉(zhuǎn)變檢測(cè)信號(hào)mtd(圖16中的雙點(diǎn)劃線)。這樣，不產(chǎn)生讀/寫(xiě)開(kāi)始信號(hào)rw-start和讀/寫(xiě)狀態(tài)信號(hào)re-state。
相應(yīng)地，即使存在這種無(wú)效模式(沒(méi)有進(jìn)行應(yīng)該進(jìn)行的讀/寫(xiě)操作的無(wú)效性)，在第一實(shí)施例中進(jìn)行無(wú)效模式中的操作圖形的重復(fù)。這樣，可以精確地檢測(cè)器件的無(wú)效性。當(dāng)控制信號(hào)轉(zhuǎn)變時(shí)，可以停止產(chǎn)生轉(zhuǎn)變檢測(cè)信號(hào)mtd，以便檢測(cè)無(wú)效模式的存在。
圖17是表示測(cè)試模式的例子的波形圖。在圖17的例子中，當(dāng)在更新操作之后進(jìn)行寫(xiě)操作時(shí)的操作圖形(最壞圖形)在測(cè)試模式中重復(fù)(參見(jiàn)圖9)。在本例中，當(dāng)寫(xiě)啟動(dòng)信號(hào)/WE為高時(shí)，脈沖產(chǎn)生控制代碼en-code阻止轉(zhuǎn)變檢測(cè)信號(hào)mtd的產(chǎn)生。
當(dāng)芯片啟動(dòng)信號(hào)/CE為低時(shí)，產(chǎn)生轉(zhuǎn)變檢測(cè)信號(hào)mtd。轉(zhuǎn)變檢測(cè)信號(hào)mtd產(chǎn)生更新開(kāi)始信號(hào)ref-start并開(kāi)始更新操作。當(dāng)完成更新操作時(shí)，根據(jù)轉(zhuǎn)變檢測(cè)信號(hào)mtd產(chǎn)生讀/寫(xiě)開(kāi)始信號(hào)rw-start(更具體地說(shuō)，為寫(xiě)開(kāi)始信號(hào))，它用做開(kāi)始更新操作的觸發(fā)器。讀/寫(xiě)開(kāi)始信號(hào)rw-start開(kāi)始寫(xiě)操作。
完成寫(xiě)操作之后，寫(xiě)啟動(dòng)信號(hào)/WE為高。在這種狀態(tài)下，脈沖產(chǎn)生控制代碼en-code使轉(zhuǎn)變檢測(cè)器22的檢測(cè)信號(hào)web無(wú)效。即，即使寫(xiě)啟動(dòng)信號(hào)/WE轉(zhuǎn)移，也不產(chǎn)生轉(zhuǎn)變檢測(cè)信號(hào)mtd(圖17中的雙點(diǎn)劃線)。這樣，不產(chǎn)生更新開(kāi)始信號(hào)ref-start，并且不進(jìn)行更新操作。
在第一實(shí)施例中，例如，當(dāng)芯片啟動(dòng)信號(hào)/CE為低時(shí)，根據(jù)脈沖產(chǎn)生控制代碼en-code只進(jìn)行更新操作。相應(yīng)地，在測(cè)試模式中，不進(jìn)行無(wú)意地更新操作，并且模擬和重復(fù)圖9的最壞圖形。這樣，在測(cè)試模式中重復(fù)所希望的圖形，如最壞圖形，并精確地進(jìn)行器件評(píng)估。
第一實(shí)施例的DRAM 100具有以下優(yōu)點(diǎn)。
(1)通過(guò)根據(jù)脈沖產(chǎn)生控制代碼en-code以選擇方式邏輯地合成輸入檢測(cè)信號(hào)ceb、web和oeb，和地址信號(hào)ad0和ad1，脈沖合成電路26產(chǎn)生轉(zhuǎn)變檢測(cè)信號(hào)mtd。這有利于精確地檢測(cè)無(wú)效模式的的存在。
(2)當(dāng)進(jìn)行測(cè)試模式時(shí)，通過(guò)根據(jù)脈沖產(chǎn)生控制代碼en-code以選擇方式邏輯地合成檢測(cè)信號(hào)ceb、web、oeb、ad0和ad1，脈沖合成電路26產(chǎn)生轉(zhuǎn)變檢測(cè)信號(hào)mtd。這防止了進(jìn)行不必要的更新操作。這樣，可以模擬和重復(fù)所希望的圖形如最壞圖形。因而，更精確地進(jìn)行器件評(píng)估。
(3)脈沖產(chǎn)生控制代碼en-code控制由脈沖合成電路26產(chǎn)生的轉(zhuǎn)變檢測(cè)信號(hào)mtd。這樣，該電路規(guī)模與現(xiàn)有技術(shù)結(jié)構(gòu)相比不會(huì)增加。
圖18是根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體儲(chǔ)存器(DRAM)200的輸入電路部分的電路方框圖。在第二實(shí)施例的DRAM 200中，部分地修改了第一實(shí)施例的轉(zhuǎn)變檢測(cè)信號(hào)發(fā)生電路20中的脈沖合成電路26和存儲(chǔ)器控制電路27。
在第二實(shí)施例中，轉(zhuǎn)變檢測(cè)信號(hào)發(fā)生電路31包括多個(gè)(圖18中為5個(gè))轉(zhuǎn)變檢測(cè)器21-25和脈沖合成電路32。
脈沖合成電路32采用轉(zhuǎn)變檢測(cè)器21-25的檢測(cè)信號(hào)ceb、web、oeb、ad0和ad1以產(chǎn)生指令轉(zhuǎn)變檢測(cè)信號(hào)mtdcs(第一入口信號(hào))和更新轉(zhuǎn)變檢測(cè)信號(hào)mtdrs(第二或第三入口信號(hào))。更具體地說(shuō)，脈沖合成電路32根據(jù)脈沖產(chǎn)生控制代碼en-code以選擇方式邏輯地合成檢測(cè)信號(hào)ceb、web、oeb、ad0和ad1，以便產(chǎn)生指令轉(zhuǎn)變檢測(cè)信號(hào)mtdcs和更新轉(zhuǎn)變檢測(cè)信號(hào)mtdrs。
圖19是圖18的存儲(chǔ)器控制電路33的電路示意方框圖。存儲(chǔ)器控制電路33包括更新確認(rèn)電路41、內(nèi)部指令測(cè)試電路(模式觸發(fā)器發(fā)生電路)42和定時(shí)發(fā)生器(內(nèi)部操作信號(hào)發(fā)生電路)43。
更新確認(rèn)電路41從脈沖合成電路32接收更新轉(zhuǎn)變檢測(cè)信號(hào)mtdrs，從更新定時(shí)器28接收更新請(qǐng)求信號(hào)ref-req，和從測(cè)試電路(未示出)接收測(cè)試信號(hào)test。
當(dāng)有一個(gè)以上的請(qǐng)求時(shí)，更新確認(rèn)電路41從異步輸入的更新請(qǐng)求信號(hào)ref-req和轉(zhuǎn)變檢測(cè)信號(hào)mtdrs確認(rèn)更新操作和讀/寫(xiě)操作的優(yōu)先級(jí)別。
更具體地說(shuō)，更新確認(rèn)電路41響應(yīng)更新請(qǐng)求信號(hào)ref-req產(chǎn)生更新開(kāi)始信號(hào)ref-start和更新?tīng)顟B(tài)信號(hào)ref-state。當(dāng)在更新請(qǐng)求信號(hào)ref-req之前接收到轉(zhuǎn)變檢測(cè)信號(hào)mtdrs時(shí)，在讀/寫(xiě)狀態(tài)信號(hào)復(fù)位之后，更新確認(rèn)電路41產(chǎn)生更新開(kāi)始信號(hào)ref-start和更新?tīng)顟B(tài)信號(hào)ref-state。
內(nèi)部指令發(fā)生電路42從脈沖合成電路32接收轉(zhuǎn)變檢測(cè)信號(hào)mtdcs。響應(yīng)轉(zhuǎn)變檢測(cè)信號(hào)mtdcs，內(nèi)部指令發(fā)生電路42產(chǎn)生讀/寫(xiě)開(kāi)始信號(hào)rw-start。當(dāng)從更新確認(rèn)電路41接收到更新?tīng)顟B(tài)信號(hào)ref-state時(shí)，在更新?tīng)顟B(tài)信號(hào)ref-state復(fù)位之后，內(nèi)部指令發(fā)生電路42產(chǎn)生讀/寫(xiě)開(kāi)始信號(hào)rw-start。
定時(shí)發(fā)生器43從更新確認(rèn)電路41接收更新開(kāi)始信號(hào)ref-start，從內(nèi)部指令發(fā)生電路42接收讀/寫(xiě)開(kāi)始信號(hào)rw-start。定時(shí)發(fā)生器43響應(yīng)更新開(kāi)始信號(hào)ref-start產(chǎn)生字線激活定時(shí)信號(hào)w1-定時(shí)，這激活了對(duì)應(yīng)預(yù)定更新地址的字線。被激活的字線對(duì)應(yīng)由內(nèi)部地址計(jì)數(shù)器(未示出)產(chǎn)生的預(yù)定更新地址。
響應(yīng)讀/寫(xiě)開(kāi)始信號(hào)rw-start，定時(shí)發(fā)生器43產(chǎn)生讀/寫(xiě)狀態(tài)信號(hào)rw-state和字線激活定時(shí)信號(hào)w1-定時(shí)，這激活了字線。被激活的字線對(duì)應(yīng)由外部地址信號(hào)ADD分配的預(yù)定讀/寫(xiě)地址。
除了字線激活定時(shí)信號(hào)w1-定時(shí)之外，定時(shí)發(fā)生器43還產(chǎn)生包括讀出放大器激活定時(shí)信號(hào)的各種內(nèi)部操作信號(hào)，激活了讀出放大器。下面只介紹字線激活定時(shí)信號(hào)w1-定時(shí)。
圖20是表示轉(zhuǎn)變檢測(cè)信號(hào)發(fā)生電路31的例子的電路圖。脈沖合成電路32包括產(chǎn)生指令轉(zhuǎn)變檢測(cè)信號(hào)mtdcs的多個(gè)信號(hào)選擇電路(“與非”電路32a-32d)以及信號(hào)合成電路(“與非”電路32e)。此外，脈沖合成電路32包括產(chǎn)生更新轉(zhuǎn)變檢測(cè)信號(hào)mtdrs的多個(gè)信號(hào)選擇電路(“與非”電路32f-32i)和信號(hào)合成電路(“與非”電路32j)。
設(shè)置轉(zhuǎn)變檢測(cè)信號(hào)發(fā)生電路31的每個(gè)轉(zhuǎn)變檢測(cè)器的信號(hào)選擇電路。在圖20中，為了簡(jiǎn)明起見(jiàn)，分別對(duì)應(yīng)轉(zhuǎn)變檢測(cè)器21-24示出了“與非”電路32a-32d和32f-32i。
“與非”電路32a-32d分別接收來(lái)自轉(zhuǎn)變檢測(cè)器21-24的檢測(cè)信號(hào)ceb、web、oeb和ad0以及包括對(duì)應(yīng)代碼信息的脈沖產(chǎn)生控制代碼en-code(en-ceb1、en-web1、en-oeb1和en-ad01)。
例如，當(dāng)脈沖產(chǎn)生控制代碼en-code為低時(shí)，“與非”電路32a使轉(zhuǎn)變檢測(cè)器21的檢測(cè)信號(hào)ceb無(wú)效。也就是說(shuō)，當(dāng)“與非”電路32a接收到低脈沖產(chǎn)生控制代碼en-ceb1時(shí)，“與非”電路32a的輸出保持在高電平。用同樣的方式，當(dāng)脈沖產(chǎn)生控制代碼en-web、en-oeb和en-ad01為低時(shí)，“與非”電路32b-32d分別使來(lái)自轉(zhuǎn)變檢測(cè)器22-24的檢測(cè)信號(hào)web、oeb和ad0無(wú)效。
“與非”電路32f-32i分別接收來(lái)自轉(zhuǎn)變檢測(cè)器21-24的檢測(cè)信號(hào)ceb、web、oeb和ad0以及包括對(duì)應(yīng)代碼信息的脈沖產(chǎn)生控制代碼en-code(en-ceb2、en-web2、en-oeb2和en-ad02)。例如，當(dāng)脈沖產(chǎn)生控制代碼en-ceb2、en-web2、en-oeb2和en-ad02為低時(shí)，相關(guān)的“與非”電路32f-32i分別使來(lái)自轉(zhuǎn)變檢測(cè)器21-24的檢測(cè)信號(hào)ceb、web、oeb和ad0無(wú)效。
脈沖合成電路32根據(jù)脈沖產(chǎn)生控制代碼en-code(en-ceb1、en-web1、en-oeb1、en-ad01、en-ceb2、en-web2、en-oeb2和en-ad02)以選擇方式邏輯地合成檢測(cè)信號(hào)ceb、web、oeb和ad0，以便產(chǎn)生指令轉(zhuǎn)變檢測(cè)信號(hào)mtdcs和更新轉(zhuǎn)變檢測(cè)信號(hào)mtdrs。
下面討論DRAM 200的操作。圖22是表示檢測(cè)無(wú)效模式的例子的波形圖。圖22示出了根據(jù)外部地址信號(hào)ADD(A0和A1)的變化不產(chǎn)生轉(zhuǎn)變檢測(cè)信號(hào)mtdcs的例子。在這種情況下，脈沖產(chǎn)生控制代碼en-code使輸入脈沖合成電路32的檢測(cè)信號(hào)ad0和ad1無(wú)效。
此外，當(dāng)芯片啟動(dòng)信號(hào)/CE、輸出啟動(dòng)信號(hào)/OE和外部地址信號(hào)ADD(A0和A1)中的一個(gè)轉(zhuǎn)移電平時(shí)，不產(chǎn)生更新轉(zhuǎn)變檢測(cè)信號(hào)mtdrs。在這種情況下，脈沖產(chǎn)生控制代碼en-code使檢測(cè)信號(hào)ceb、web、oeb、ad0和ad1無(wú)效。
當(dāng)芯片啟動(dòng)信號(hào)/CE為低時(shí)，產(chǎn)生指令轉(zhuǎn)變檢測(cè)信號(hào)mtdcs，并根據(jù)檢測(cè)信號(hào)mtdcs產(chǎn)生讀/寫(xiě)開(kāi)始信號(hào)rw-start和讀/寫(xiě)狀態(tài)信號(hào)rw-state。這就進(jìn)行讀/寫(xiě)操作。
然后，當(dāng)輸出啟動(dòng)信號(hào)/OE為高時(shí)產(chǎn)生指令轉(zhuǎn)變檢測(cè)信號(hào)mtdcs。在這種狀態(tài)下，當(dāng)在器件中產(chǎn)生操作延遲時(shí)，讀/寫(xiě)操作不能進(jìn)入下一周期。即，當(dāng)產(chǎn)生操作延遲時(shí)，不產(chǎn)生正常產(chǎn)生的讀/寫(xiě)開(kāi)始信號(hào)rw-start和讀寫(xiě)狀態(tài)信號(hào)rw-state(圖22中的單點(diǎn)劃線表示正常操作)。
輸出啟動(dòng)信號(hào)/OE為高之后，外部地址信號(hào)ADD(地址值)改變。然而，地址檢測(cè)信號(hào)ad0和ad1被脈沖產(chǎn)生控制代碼en-code無(wú)效。這樣，即使外部地址信號(hào)ADD改變也不產(chǎn)生指令轉(zhuǎn)變檢測(cè)信號(hào)mtdcs(圖22中的雙點(diǎn)劃線)。結(jié)果是，不產(chǎn)生讀/寫(xiě)開(kāi)始信號(hào)rw-start和讀/寫(xiě)狀態(tài)信號(hào)rw-state。
因而，在第二實(shí)施例中，即使存在無(wú)效模式，也能在無(wú)效模式中再現(xiàn)操作圖形。這樣，可以精確地檢測(cè)器件的無(wú)效性。當(dāng)控制信號(hào)CTL(/CE、/WE、/OE)轉(zhuǎn)變電平時(shí)，可以停止產(chǎn)生指令轉(zhuǎn)變檢測(cè)信號(hào)mtdcs，以便檢測(cè)無(wú)效模式的存在。
圖23是表示測(cè)試模式的例子的波形圖。在圖23的例子中，按測(cè)試模式重復(fù)最壞圖形(參見(jiàn)圖9)。在圖23的例子中，當(dāng)芯片啟動(dòng)信號(hào)/CE為低時(shí)或?qū)憜?dòng)信號(hào)/WE為高時(shí)產(chǎn)生指令轉(zhuǎn)變檢測(cè)信號(hào)mtdcs。只有當(dāng)芯片啟動(dòng)信號(hào)/CE為低時(shí)產(chǎn)生更新轉(zhuǎn)變檢測(cè)信號(hào)mtdrs。當(dāng)寫(xiě)啟動(dòng)信號(hào)/WE為高時(shí)，脈沖產(chǎn)生控制代碼en-code禁止更新轉(zhuǎn)變檢測(cè)信號(hào)mtdrs的產(chǎn)生。
當(dāng)芯片啟動(dòng)信號(hào)/CE為低時(shí)產(chǎn)生轉(zhuǎn)變檢測(cè)信號(hào)mtdcs和mtdrs，并根據(jù)該更新轉(zhuǎn)變檢測(cè)信號(hào)mtdrs產(chǎn)生更新開(kāi)始信號(hào)ref-start(開(kāi)始更新操作)。當(dāng)更新操作結(jié)束時(shí)，根據(jù)當(dāng)芯片啟動(dòng)信號(hào)/CE為低時(shí)產(chǎn)生的指令轉(zhuǎn)變檢測(cè)信號(hào)mtdcs產(chǎn)生讀/寫(xiě)開(kāi)始信號(hào)rw-start(寫(xiě)開(kāi)始信號(hào))，以便開(kāi)始寫(xiě)操作。
寫(xiě)操作結(jié)束之后，寫(xiě)啟動(dòng)信號(hào)/WE為高。然后，脈沖產(chǎn)生控制代碼en-code使轉(zhuǎn)變檢測(cè)器22的檢測(cè)信號(hào)web無(wú)效。這樣，即使在寫(xiě)啟動(dòng)信號(hào)/WE轉(zhuǎn)變時(shí)也不產(chǎn)生更新檢測(cè)信號(hào)mtdrs(由圖23中的雙點(diǎn)劃線所示)。結(jié)果是，不產(chǎn)生更新開(kāi)始信號(hào)ref-start和不進(jìn)行更新操作。
在第二實(shí)施例中，只有在芯片啟動(dòng)信號(hào)/CE為低時(shí)進(jìn)行更新操作。相應(yīng)地，在測(cè)試模式中模擬和重復(fù)圖9的最壞圖形，并精確地評(píng)估該器件。
圖24是表示測(cè)試模式的另一例子的波形圖。圖24示出了在完成寫(xiě)操作之后進(jìn)行讀操作的最壞圖形的例子。按測(cè)試模式重復(fù)該最壞圖形(參見(jiàn)圖11)。
在圖24中，例如當(dāng)芯片啟動(dòng)信號(hào)/CE為低時(shí)當(dāng)寫(xiě)啟動(dòng)信號(hào)/WE為高時(shí)，或者當(dāng)輸出啟動(dòng)信號(hào)/OE為高時(shí)(未示出)產(chǎn)生指令轉(zhuǎn)變檢測(cè)信號(hào)mtdcs。當(dāng)芯片啟動(dòng)信號(hào)/CE為低，或輸出啟動(dòng)信號(hào)/OE為高(未出示)時(shí)，產(chǎn)生更新轉(zhuǎn)變檢測(cè)信號(hào)mtdrs。當(dāng)寫(xiě)啟動(dòng)信號(hào)/WE為高時(shí)，脈沖產(chǎn)生控制代碼en-code禁止更新轉(zhuǎn)變檢測(cè)信號(hào)mtdcs產(chǎn)生。
當(dāng)芯片啟動(dòng)信號(hào)/CE為低時(shí)產(chǎn)生轉(zhuǎn)變檢測(cè)信號(hào)mtdcs和mtdrs，并且根據(jù)更新轉(zhuǎn)變檢測(cè)信號(hào)mtdcs產(chǎn)生更新開(kāi)始信號(hào)ref-start(開(kāi)始更新操作)。當(dāng)更新操作結(jié)束時(shí)，根據(jù)在芯片啟動(dòng)信號(hào)/CE為低時(shí)產(chǎn)生的指令轉(zhuǎn)變檢測(cè)信號(hào)mtdcs產(chǎn)生讀/寫(xiě)開(kāi)始信號(hào)rw-start(寫(xiě)開(kāi)始信號(hào))，以便開(kāi)始寫(xiě)操作。
寫(xiě)操作結(jié)束之后，寫(xiě)啟動(dòng)信號(hào)/WE為高。在這種狀態(tài)下，脈沖產(chǎn)生控制代碼en-code使轉(zhuǎn)變檢測(cè)器22的檢測(cè)信號(hào)web無(wú)效。這樣，即使在寫(xiě)啟動(dòng)信號(hào)/WE轉(zhuǎn)變時(shí)也不產(chǎn)生更新檢測(cè)信號(hào)mtdrs(由圖24中的雙點(diǎn)劃線所示)。結(jié)果是，不產(chǎn)生更新開(kāi)始信號(hào)ref-start和不進(jìn)行更新操作。
然后，當(dāng)輸出啟動(dòng)信號(hào)/OE為低時(shí)，根據(jù)在寫(xiě)啟動(dòng)信號(hào)/WE為高時(shí)產(chǎn)生的指令轉(zhuǎn)變檢測(cè)信號(hào)mtdcs產(chǎn)生讀/寫(xiě)開(kāi)始信號(hào)rw-start(更具體地說(shuō)，是讀開(kāi)始信號(hào))。根據(jù)開(kāi)始信號(hào)rw-start開(kāi)始讀操作。
按第二實(shí)施例的測(cè)試模式，由指令轉(zhuǎn)變檢測(cè)信號(hào)mtdcs進(jìn)行讀操作，同時(shí)禁止不必要的更新操作。相應(yīng)地，按測(cè)試模式模擬和重復(fù)圖11的操作圖形(當(dāng)同時(shí)有一個(gè)以上的存取請(qǐng)求和在寫(xiě)操作之后連續(xù)進(jìn)行讀操作時(shí)，在更新操作之后連續(xù)進(jìn)行寫(xiě)操作)。
第二實(shí)施例的DRAM 200具有以下優(yōu)點(diǎn)。
(1)脈沖合成電路32根據(jù)脈沖產(chǎn)生控制代碼en-code以選擇方式邏輯地合成來(lái)自相關(guān)轉(zhuǎn)變檢測(cè)器21-25的檢測(cè)信號(hào)ceb、web、oeb、ad0和ad1。指令轉(zhuǎn)變檢測(cè)信號(hào)mtdcs用于處理外部存取(讀/寫(xiě)操作)。更新轉(zhuǎn)變檢測(cè)信號(hào)mtdrs用于處理內(nèi)部存取。由于不需要按測(cè)試模式進(jìn)行更新操作，因此可以用希望的方式進(jìn)行預(yù)定操作圖形(讀/寫(xiě)操作)。
對(duì)于本領(lǐng)域技術(shù)人員來(lái)說(shuō)應(yīng)該理解，在不脫離本發(fā)明的精神或范圍的情況下本發(fā)明可以以很多其它特殊形式實(shí)施。特別是，應(yīng)該理解本發(fā)明可以以下列形式實(shí)施。
在上述每個(gè)例子中，在更新操作之后進(jìn)行寫(xiě)操作的最壞圖形按測(cè)試模式重復(fù)。然而，可以在測(cè)試模式中模擬和重復(fù)在更新操作之后進(jìn)行讀操作的最壞圖形。
在上述每個(gè)實(shí)施例中，從外部裝置輸入的控制信號(hào)CTL不限于芯片啟動(dòng)信號(hào)/CE、寫(xiě)啟動(dòng)信號(hào)/WE和輸出啟動(dòng)信號(hào)/OE。
在上述實(shí)施例的每個(gè)中，為了簡(jiǎn)明起見(jiàn)，在圖13和18中只示出了作外部地址ADD的地址信號(hào)A0和A1。然而，外部地址信號(hào)ADD包括多位。
在上述的每個(gè)實(shí)施例中，當(dāng)輸入指令時(shí)，可以經(jīng)過(guò)外部端子(不包括測(cè)試端子或在進(jìn)行測(cè)試時(shí)不使用的其它端子)隨機(jī)地存取脈沖產(chǎn)生控制代碼en-code。在這種情況下，脈沖產(chǎn)生控制代碼en-code對(duì)從轉(zhuǎn)變檢測(cè)器21-25輸出的檢測(cè)信號(hào)ceb、web、oeb、ad0和ad1的某些邊緣(上升緣或下降緣)進(jìn)行遮蔽。
當(dāng)評(píng)估器件時(shí)，在需要設(shè)置存在于該器件(DRAM)中的無(wú)效模式時(shí)可以改變?cè)诿}沖合成電路26和32中邏輯地合成的信號(hào)。
在每個(gè)實(shí)施例中，在測(cè)試模式中模擬和重復(fù)的操作圖形只是例子，也可以在測(cè)試模式中重復(fù)其它操作圖形，以便評(píng)估器件。
圖14中的轉(zhuǎn)變檢測(cè)信號(hào)發(fā)生電路20的結(jié)構(gòu)和圖15中的更新確認(rèn)電路81的結(jié)構(gòu)只是例子。本發(fā)明不限于這些例子。
在第二實(shí)施例中，圖20中的轉(zhuǎn)變檢測(cè)信號(hào)發(fā)生電路31可以用圖21中所示的轉(zhuǎn)變檢測(cè)信號(hào)發(fā)生電路31替換。當(dāng)在測(cè)試模式中評(píng)估器件時(shí)采用脈沖合成電路34。
更具體地說(shuō)，脈沖合成電路34包括產(chǎn)生指令轉(zhuǎn)變檢測(cè)信號(hào)mtdcs的多個(gè)反相器電路34a-34d和單信號(hào)合成電路(“與非”電路34e)。脈沖合成電路34包括產(chǎn)生更新轉(zhuǎn)變檢測(cè)信號(hào)mtdcs的多個(gè)信號(hào)選擇電路(“與非”電路32f-32i)和單信號(hào)合成電路(“與非”電路32j)。脈沖合成電路34根據(jù)脈沖產(chǎn)生控制代碼en-code(en-ceb、en-web、en-oeb和en-ad0)以選擇方式邏輯地合成檢測(cè)信號(hào)ceb、web、oeb和ad0。
這些例子和實(shí)施例被認(rèn)為是示意性的而非限制性的，并且本發(fā)明不限于這里描述的細(xì)節(jié)，可以在所附權(quán)利要求書(shū)的范圍和等效形式范圍進(jìn)行修改。
權(quán)利要求
1.一種半導(dǎo)體儲(chǔ)存器，包括第一和第二存取模式和入口信號(hào)發(fā)生電路(20；31)，用于邏輯地合成多個(gè)輸入信號(hào)以產(chǎn)生用于進(jìn)入第一存取模式的第一入口信號(hào)(mtds，mtdcs)；以及連接到入口信號(hào)發(fā)生電路的控制電路(27；33)，以便響應(yīng)第一入口信號(hào)產(chǎn)生第一模式觸發(fā)信號(hào)(rw-start)，并且當(dāng)控制電路接收到第二入口信號(hào)(ref-req)以進(jìn)入第二存取模式時(shí)，控制電路響應(yīng)第二入口信號(hào)產(chǎn)生第二模式觸發(fā)信號(hào)(ref-start)，其特征在于，入口信號(hào)發(fā)生電路(20；31)根據(jù)選擇控制信號(hào)(en-code)以選擇方式邏輯地合成輸入信號(hào)，以便產(chǎn)生第一入口信號(hào)。
2.根據(jù)權(quán)利要求1的半導(dǎo)體儲(chǔ)存器，其特征在于，選擇控制信號(hào)包括與邏輯合成輸入信號(hào)相關(guān)的代碼信息。
3.根據(jù)權(quán)利要求1的半導(dǎo)體儲(chǔ)存器，其特征在于，該半導(dǎo)體儲(chǔ)存器還包括測(cè)試模式，其中，根據(jù)測(cè)試信號(hào)按測(cè)試模式將選擇控制信號(hào)供給入口信號(hào)發(fā)生電路。
4.根據(jù)權(quán)利要求1的半導(dǎo)體儲(chǔ)存器，其特征在于，入口信號(hào)發(fā)生電路包括多個(gè)轉(zhuǎn)變檢測(cè)器(21-25)，每個(gè)檢測(cè)器檢測(cè)一個(gè)輸入信號(hào)的相關(guān)轉(zhuǎn)變，以便產(chǎn)生檢測(cè)信號(hào)；和脈沖合成電路(26；32)，它連接到轉(zhuǎn)變檢測(cè)器，以根據(jù)選擇控制信號(hào)邏輯地合成檢測(cè)信號(hào)，并產(chǎn)生第一入口信號(hào)。
5.根據(jù)權(quán)利要求1-4之任一項(xiàng)的半導(dǎo)體儲(chǔ)存器，其特征在于，該半導(dǎo)體儲(chǔ)存器還包括測(cè)試模式，其中控制電路根據(jù)用于進(jìn)入測(cè)試模式的測(cè)試信號(hào)使第二入口信號(hào)無(wú)效，并響應(yīng)第一入口信號(hào)產(chǎn)生第二模式觸發(fā)信號(hào)。
6.根據(jù)權(quán)利要求1的半導(dǎo)體儲(chǔ)存器，其特征在于，入口信號(hào)發(fā)生電路(31)根據(jù)選擇控制信號(hào)邏輯地合成輸入信號(hào)，并且還產(chǎn)生用于進(jìn)入第二存取模式的第三入口信號(hào)(mtdrs)。
7.根據(jù)權(quán)利要求6的半導(dǎo)體儲(chǔ)存器，其特征在于，入口信號(hào)發(fā)生電路包括多個(gè)轉(zhuǎn)變檢測(cè)器(21-25)，每個(gè)檢測(cè)器檢測(cè)一個(gè)輸入信號(hào)的相關(guān)轉(zhuǎn)變，以便產(chǎn)生檢測(cè)信號(hào)；和脈沖合成電路(32)，它連接到轉(zhuǎn)變檢測(cè)器，以根據(jù)選擇控制信號(hào)邏輯地合成檢測(cè)信號(hào)，并產(chǎn)生第一和第三入口信號(hào)。
8.根據(jù)權(quán)利要求6的半導(dǎo)體儲(chǔ)存器，其特征在于，控制電路根據(jù)用于進(jìn)入測(cè)試模式的測(cè)試信號(hào)使第二入口信號(hào)無(wú)效，并響應(yīng)第三入口信號(hào)產(chǎn)生第二模式觸發(fā)信號(hào)。
9.根據(jù)權(quán)利要求6-8任一項(xiàng)的半導(dǎo)體儲(chǔ)存器，其特征在于，控制電路(31)包括模式觸發(fā)發(fā)生電路(42)，它連接到入口信號(hào)發(fā)生電路，以便響應(yīng)第一入口信號(hào)產(chǎn)生第一模式觸發(fā)信號(hào)；確認(rèn)電路(41)，它連接到入口信號(hào)發(fā)生電路，根據(jù)測(cè)試信號(hào)使第二入口信號(hào)無(wú)效，并響應(yīng)第三入口信號(hào)產(chǎn)生第二模式觸發(fā)信號(hào)；和內(nèi)部操作信號(hào)發(fā)生電路(43)，它連接到模式觸發(fā)發(fā)生電路和確認(rèn)電路，以便根據(jù)第一模式觸發(fā)信號(hào)和第二模式觸發(fā)信號(hào)產(chǎn)生內(nèi)部操作信號(hào)。
10.根據(jù)權(quán)利要求1的半導(dǎo)體儲(chǔ)存器，其特征在于，輸入信號(hào)包括多個(gè)控制信號(hào)和多個(gè)地址信號(hào)。
11.根據(jù)權(quán)利要求1的半導(dǎo)體儲(chǔ)存器，其特征在于，還包括選擇信號(hào)發(fā)生電路(30)，它連接到入口信號(hào)發(fā)生電路以產(chǎn)生選擇控制信號(hào)。
12.根據(jù)權(quán)利要求1的半導(dǎo)體儲(chǔ)存器，其特征在于，還包括連接到控制電路的定時(shí)器(28)，以便產(chǎn)生第二入口信號(hào)。
13.根據(jù)權(quán)利要求1的半導(dǎo)體儲(chǔ)存器，其特征在于，第一存取模式是讀操作模式或?qū)懖僮髂Ｊ?，并且第二存取模式是自更新操作模式?br> 14.一種半導(dǎo)體儲(chǔ)存器，包括第一和第二存取模式和入口信號(hào)發(fā)生電路(20)，用于邏輯地合成多個(gè)輸入信號(hào)，以產(chǎn)生用于進(jìn)入第一存取模式或第二存取模式的入口信號(hào)(mtds)；以及連接到入口信號(hào)發(fā)生電路的控制電路(27)，以便響應(yīng)該入口信號(hào)產(chǎn)生用于開(kāi)始第一存取模式的第一模式觸發(fā)信號(hào)(rw-start)和響應(yīng)該入口信號(hào)產(chǎn)生用于開(kāi)始第二存取模式的第二模式觸發(fā)信號(hào)(rw-start)，其特征在于，該入口信號(hào)發(fā)生電路根據(jù)預(yù)定選擇控制信號(hào)(en-code)以選擇方式邏輯地合成輸入信號(hào)，以便禁止產(chǎn)生入口信號(hào)。
15.一種半導(dǎo)體儲(chǔ)存器，包括第一和第二存取模式和入口信號(hào)發(fā)生電路(31)，用于邏輯地合成多個(gè)輸入信號(hào)，以便產(chǎn)生用于進(jìn)入第一存取模式的第一入口信號(hào)(mtdcs)和用于進(jìn)入第二存取模式的第二入口信號(hào)(mtdcs)；以及連接到進(jìn)入信號(hào)發(fā)生電路的控制電路(33)，它響應(yīng)第一入口信號(hào)產(chǎn)生用于開(kāi)始第一存取模式的第一模式觸發(fā)信號(hào)(rw-start)和響應(yīng)第二入口信號(hào)產(chǎn)生用于開(kāi)始第二存取模式的第二模式觸發(fā)信號(hào)(rw-start)，其特征在于，入口信號(hào)發(fā)生電路根據(jù)預(yù)定選擇控制信號(hào)(en-code)以選擇方式邏輯地合成輸入信號(hào)，以便禁止產(chǎn)生第一入口信號(hào)或第二入口信號(hào)。
16.一種具有第一存取模式、第二存取模式和測(cè)試模式的半導(dǎo)體儲(chǔ)存器的測(cè)試方法，其特征在于，方法包括以下步驟接收測(cè)試信號(hào)以進(jìn)入測(cè)試模式；接收多個(gè)輸入信號(hào)；選擇至少一個(gè)輸入信號(hào)和檢測(cè)被選擇的至少一個(gè)輸入信號(hào)的轉(zhuǎn)變；和根據(jù)被選擇的至少一個(gè)輸入信號(hào)的轉(zhuǎn)變檢測(cè)，開(kāi)始一個(gè)存取模式。
17.根據(jù)權(quán)利要求16的方法，還包括以下步驟在完成所述一個(gè)存取模式之后，根據(jù)被選擇的至少一個(gè)輸入信號(hào)的轉(zhuǎn)變進(jìn)行其它存取模式。
18.根據(jù)權(quán)利要求17的方法，還包括以下步驟根據(jù)不包括被選擇的至少一個(gè)輸入信號(hào)的至少一個(gè)輸入信號(hào)的轉(zhuǎn)變，進(jìn)行所述其它存取模式。
19.根據(jù)權(quán)利要求16的方法，其特征是，半導(dǎo)體儲(chǔ)存器以預(yù)定時(shí)間間隔產(chǎn)生請(qǐng)求進(jìn)入所述一個(gè)存取模式的存取請(qǐng)求信號(hào)，并且，所述一個(gè)存取模式的開(kāi)始包括利用測(cè)試信號(hào)使存取請(qǐng)求信號(hào)無(wú)效。
20.一種具有第一存取模式和第二存取模式的半導(dǎo)體儲(chǔ)存器的測(cè)試方法，該方法的特征在于，包括以下步驟接收多個(gè)輸入信號(hào)；邏輯地合成輸入信號(hào)以產(chǎn)生用于進(jìn)入第一存取模式或第二存取模式的入口信號(hào)；根據(jù)該選擇控制信號(hào)以選擇方式邏輯地合成輸入信號(hào)，以便禁止產(chǎn)生入口信號(hào)。
21.一種具有第一存取模式和第二存取模式的半導(dǎo)體儲(chǔ)存器的測(cè)試方法，該方法的特征在于，包括以下步驟接收多個(gè)輸入信號(hào)；邏輯地合成輸入信號(hào)，以產(chǎn)生用于進(jìn)入第一存取模式的入口信號(hào)；邏輯地合成輸入信號(hào)，以產(chǎn)生用于進(jìn)入第二存取模式的第二入口信號(hào)；和根據(jù)該選擇控制信號(hào)以選擇方式邏輯地合成輸入信號(hào)，以便禁止產(chǎn)生第一入口信號(hào)或第二入口信號(hào)。
全文摘要
本發(fā)明提供一種用于容易地和精確地評(píng)估器件的半導(dǎo)體儲(chǔ)存器。該儲(chǔ)存器具有第一存取模式和第二存取模式。該儲(chǔ)存器包括入口信號(hào)發(fā)生電路(20)以便合成輸入信號(hào)和產(chǎn)生用于進(jìn)入第一存取模式的第二入口信號(hào)(mtdcs)?？刂齐娐?27)，它響應(yīng)第一入口信號(hào)產(chǎn)生第一模式觸發(fā)信號(hào)(rw－start)。控制電路還接收用于進(jìn)入第二存取模式的第二入口信號(hào)(ref－req)和響應(yīng)第二入口信號(hào)產(chǎn)生第二模式觸發(fā)信號(hào)(ref－start)。入口信號(hào)發(fā)生電路根據(jù)選擇控制信號(hào)(en－code)以選擇方式邏輯地合成輸入信號(hào)以產(chǎn)生第一入口信號(hào)。
文檔編號(hào)G11C29/08GK1495796SQ0315266
公開(kāi)日2004年5月12日 申請(qǐng)日期2003年8月5日 優(yōu)先權(quán)日2002年8月8日
發(fā)明者中川佑之 申請(qǐng)人:富士通株式會(huì)社