專(zhuān)利名稱(chēng)：在閃存器件的多扇區(qū)擦除期間用于控制擦除電壓的系統(tǒng)與方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種非易失性存儲(chǔ)器。更具體而言，本發(fā)明涉及一種用于控制在閃存器件的擦除期間所施加的柵極電壓的方法。
背景技術(shù)：
許多的電子裝置，如計(jì)算機(jī)、個(gè)人數(shù)字助理、移動(dòng)電話(huà)、數(shù)字相機(jī)等相類(lèi)似的系統(tǒng)與裝置均包括處理器與存儲(chǔ)器。該存儲(chǔ)器用于儲(chǔ)存通過(guò)該裝置被執(zhí)行的計(jì)算機(jī)程序和/或通過(guò)該處理器所運(yùn)算的數(shù)據(jù)以實(shí)現(xiàn)該裝置的功能。許多的裝置與系統(tǒng)要求將該信息保存在永久性?xún)?chǔ)存單元/非易失性媒介，以致于當(dāng)電源切斷時(shí)該數(shù)據(jù)與計(jì)算機(jī)程序不會(huì)流失。
目前的半導(dǎo)體存儲(chǔ)器件已發(fā)展成不要求周?chē)?ambient)電源來(lái)保持儲(chǔ)存于其中的數(shù)據(jù)。這些器件被稱(chēng)為“非易失性”半導(dǎo)體存儲(chǔ)器件。在一般針對(duì)非易失性半導(dǎo)體存儲(chǔ)器件的設(shè)計(jì)中，數(shù)據(jù)是以所謂扇區(qū)的存儲(chǔ)器單元的形式被擦除，而無(wú)法以字節(jié)為單元被擦除。每一個(gè)扇區(qū)劃分成所謂“頁(yè)”(page)的多個(gè)部分。當(dāng)該整體扇區(qū)被存取用于擦除時(shí)，數(shù)據(jù)通過(guò)頁(yè)的形式被存取用于讀取和編程。
閃存(或快閃隨機(jī)存取存儲(chǔ)器(Flash RAM))是非易失性存儲(chǔ)器件的一個(gè)示例。閃存器件利用具有浮動(dòng)?xùn)艠O結(jié)構(gòu)的存儲(chǔ)單元晶體管。在閃存器件中典型的存儲(chǔ)單元包含存取(access)晶體管以及儲(chǔ)存元件，如浮動(dòng)?xùn)艠O等。閃存器件中的數(shù)據(jù)在襯底與浮動(dòng)?xùn)艠O之間的薄絕緣膜分別通過(guò)電荷的累積或耗盡被編程或擦除。通過(guò)在該晶體管施加足夠的電位差以導(dǎo)致過(guò)量的電子累積在浮動(dòng)?xùn)艠O而產(chǎn)生該存儲(chǔ)單元的編程。該浮動(dòng)?xùn)艠O上過(guò)量的電子的累積提高了柵極上的電荷和晶體管的臨界電壓。所升高的該晶體管臨界電壓顯著的超過(guò)在讀取周期所施加的電壓，據(jù)此該晶體管在讀取周期中不會(huì)開(kāi)啟。因此，編程后的存儲(chǔ)單元不會(huì)載運(yùn)電流，且表示為邏輯值“0”。通過(guò)在該扇區(qū)的每一個(gè)存儲(chǔ)單元中的晶體管施加電位差以使每一個(gè)晶體管中的浮動(dòng)?xùn)艠O的過(guò)量電子離開(kāi)該膜的過(guò)程來(lái)產(chǎn)生該數(shù)據(jù)扇區(qū)的擦除。因此，該晶體管的臨界電壓低于施加在該晶體管上用于讀取該數(shù)據(jù)的電勢(shì)。在擦除后的狀態(tài)中，電流不會(huì)流過(guò)該晶體管。當(dāng)施加讀取電勢(shì)時(shí)，該電流會(huì)流過(guò)該存儲(chǔ)單元的晶體管，且表示為儲(chǔ)存在該存儲(chǔ)單元中的邏輯值“1”。
圖1中的現(xiàn)有技術(shù)顯示了示例的非易失性存儲(chǔ)器件的簡(jiǎn)略方塊圖，該非易失性存儲(chǔ)器件包括多個(gè)由區(qū)塊SA0、SA1、SA2...SA63以及SS0、SS1、SS2...SS7所指示的存儲(chǔ)器扇區(qū)。該存儲(chǔ)器扇區(qū)SA0、SA1、SA2...SA63以及SS0、SS1、SS2...SS7排列成多個(gè)行(row)與列(column)，其中每一行包含四個(gè)存儲(chǔ)器扇區(qū)。該存儲(chǔ)器扇區(qū)的行從Z4(0)至Z4(17)被連續(xù)編號(hào)，且該存儲(chǔ)器扇區(qū)的列從Z3(0)至Z3(3)被連續(xù)編號(hào)。標(biāo)示為SA0、SA1、SA2...SA63的扇區(qū)可用于儲(chǔ)存數(shù)據(jù)或編碼，而標(biāo)示為SS0、SS1、SS2...SS7的扇區(qū)則保留作為程序代碼儲(chǔ)存。每一個(gè)扇區(qū)包含排列成多個(gè)行與列的存儲(chǔ)單元陣列。多個(gè)字線(xiàn)耦接至該存儲(chǔ)單元的各個(gè)行，且多個(gè)位線(xiàn)耦接至該存儲(chǔ)單元的各個(gè)列。舉例而言，如果該標(biāo)示為SA0、SA1、SA2...SA63的扇區(qū)的每一個(gè)扇區(qū)具有64千字節(jié)的存儲(chǔ)器，則每一個(gè)扇區(qū)可包括包含512個(gè)字線(xiàn)與1024個(gè)位線(xiàn)的陣列。
在低電壓閃存器件的一種類(lèi)型中要求用于編程與擦除的電壓必須通過(guò)具有有限的電流容量的電荷泵(charge pump)予以產(chǎn)生。舉例而言，器件可由1.8伏特或3伏特的外部電壓供電，并利用大約10伏特的內(nèi)部電壓。針對(duì)依靠電荷泵作為擦除與編程電壓的器件，可同時(shí)編程或擦除的存儲(chǔ)單元數(shù)量是有限的。
圖2A中的現(xiàn)有技術(shù)顯示了當(dāng)編程存儲(chǔ)單元時(shí)實(shí)施加在該存儲(chǔ)單元的典型電壓。該存儲(chǔ)單元200的漏極D被施加大約5伏特的電壓，柵極G被施加大約9伏特的電壓，而該存儲(chǔ)單元200的源極S則接地。
圖2B中的現(xiàn)有技術(shù)顯示了當(dāng)利用負(fù)柵極擦來(lái)除擦除存儲(chǔ)單元時(shí)實(shí)施加在該存儲(chǔ)單元200的源極與柵極的典型電壓。該存儲(chǔ)單元200的源極S被施加大約5伏特的電壓，而該柵極G被施加大約-9伏特的電壓。一種可替代的擦除方法是利用接地的柵極與正向偏壓的源極。在柵極接地的情況下，提高柵極擦除電壓是指增加該柵極與源極之間的電壓。
除圖2B的結(jié)構(gòu)外，其它如溝道擦除等擦除技術(shù)均可以利用。溝道擦除的討論可參見(jiàn)美國(guó)專(zhuān)利第6,188,609號(hào)，“Ramped or stepped gatechannel erase for flash memory application”，其所有的內(nèi)容將并入本文作為參照。
圖2C中的現(xiàn)有技術(shù)顯示了當(dāng)有缺陷(weakly)編程時(shí)施加在該存儲(chǔ)單元200的漏極、源極與柵極的典型電壓。施加大約5伏特的電壓至該存儲(chǔ)單元200的漏極D，且該柵極G與源極S接地。缺陷編程又稱(chēng)的為“擦除后自動(dòng)編程干擾”(Automatic Program Disturb after Erase；APDE)，是可施加在過(guò)擦除(over-erase)存儲(chǔ)單元的自限性(self-limiting)修正。
舉例而言，為了編程16位的字，位于十六個(gè)位線(xiàn)的十六列存儲(chǔ)單元被歸類(lèi)成四個(gè)組，每一個(gè)組包含四列。當(dāng)該存儲(chǔ)單元以傳統(tǒng)的嵌入編程模式被編程時(shí)，該傳統(tǒng)的內(nèi)部泵提供灌注電流通過(guò)各個(gè)位線(xiàn)，以便以一次一組的方式編程該存儲(chǔ)單元。舉例而言，典型的具有編號(hào)0～15的位的16位可歸類(lèi)至位編號(hào)為0～3、4～7、8～11與12～15的四個(gè)組。當(dāng)任何組的四個(gè)位被編程至四個(gè)“0”時(shí)，此種排列確保了足夠的灌注電流通過(guò)各個(gè)位線(xiàn)施加至每一個(gè)存儲(chǔ)單元的漏極。當(dāng)該存儲(chǔ)單元處于傳統(tǒng)的嵌入芯片擦除模式時(shí)，該傳統(tǒng)的內(nèi)部泵同樣會(huì)限制于僅能以一次一組存儲(chǔ)單元的方式通過(guò)施加源極電壓至該源極以擦除該存儲(chǔ)單元。
因?yàn)閭鹘y(tǒng)的內(nèi)部泵具有限制的電流供應(yīng)且僅能以一次一組的方式編程或擦除在該位線(xiàn)上的存儲(chǔ)單元，在沿著每一個(gè)字線(xiàn)編程或擦除每個(gè)符期間其需要多個(gè)通過(guò)該內(nèi)部泵產(chǎn)生的將被提供至不同組位線(xiàn)的脈沖。此外，在編程或擦除每個(gè)字期間來(lái)自該內(nèi)部泵的電源必須切換至不同組的位線(xiàn)。因此，在習(xí)知的嵌入編程與擦除模式下整體存儲(chǔ)單元扇區(qū)的編程與擦除是耗時(shí)的。
在另一種閃存器件類(lèi)型中，通過(guò)允許額外的較高電壓的選擇輸入來(lái)避免該電荷泵的內(nèi)部限制，該額外的較高電壓能夠被選擇以取代由該電荷泵所產(chǎn)生的內(nèi)部電壓。此種類(lèi)型的器件由于具有較大的電流量因此提供較快速的編程與擦除。該選擇的高電壓輸入提供用于同時(shí)傳送擦除脈沖至多個(gè)扇區(qū)的能力。擦除脈沖實(shí)質(zhì)上是針對(duì)時(shí)間周期所施加的電壓。然而，即便一個(gè)擦除脈沖可施加的扇區(qū)數(shù)量已經(jīng)增加，用于施加脈沖的基本過(guò)程大部分仍然與用于擦除單一扇區(qū)的過(guò)程相同。
在典型的單一扇區(qū)擦除過(guò)程中，可以連續(xù)的提高該擦除電壓以保持對(duì)該擦除/校驗(yàn)過(guò)程的精確控制。在扇區(qū)被擦除與校驗(yàn)之后，該擦除電壓被復(fù)位至起始值。在多個(gè)扇區(qū)擦除中，該擦除脈沖被施加至多個(gè)扇區(qū)，且該扇區(qū)被逐個(gè)的予以校驗(yàn)。在各個(gè)扇區(qū)完成校驗(yàn)之后，可能會(huì)有一個(gè)或多個(gè)剩余的扇區(qū)會(huì)要求額外的脈沖。盡管在校驗(yàn)單一扇區(qū)之后復(fù)位該擦除電壓是無(wú)害的，但是針對(duì)剩余扇區(qū)所要求的任何后續(xù)脈沖將隨著該復(fù)位電壓而起始，其通常比先前所施加的電壓要低。在復(fù)位之后，將會(huì)要求一些脈沖以達(dá)到實(shí)際提高針對(duì)剩余扇區(qū)所施加的電壓。額外脈沖的要求導(dǎo)致較長(zhǎng)的整體擦除時(shí)間。因此，需要一種擦除電壓控制方法，用于提供在多個(gè)扇區(qū)擦除期間不要求提高所施加的脈沖數(shù)量的復(fù)位。

發(fā)明內(nèi)容
本發(fā)明提供一種用于控制在同時(shí)擦除閃存的多個(gè)扇區(qū)期間所施加的擦除電壓。該方法在存儲(chǔ)器扇區(qū)組的子集的改變受到一系列擦除/校驗(yàn)周期所支配時(shí)提供增進(jìn)的擦除性能。在擦除程序期間，每一個(gè)施加至給定的一個(gè)或多個(gè)扇區(qū)的擦除脈沖等于或大于先前的脈沖。
本發(fā)明揭露一種用于擦除閃存的方法。在具有多扇區(qū)的閃存器件中，選定扇區(qū)的子集并同時(shí)對(duì)該子集中的全部扇區(qū)施加擦除脈沖。在具有起始電壓值的擦除脈沖施加之后，校驗(yàn)該子集中的至少一個(gè)扇區(qū)。如果該校驗(yàn)扇區(qū)中具有至少一個(gè)未擦除的扇區(qū)，則調(diào)整該擦除電壓并施加另一個(gè)擦除脈沖至該扇區(qū)的子集。該擦除電壓的調(diào)整可以是已經(jīng)施加在該子集的擦除脈沖次數(shù)的函數(shù)。在該子集重復(fù)該周期直至該選定的扇區(qū)被校驗(yàn)為已擦除為止。在扇區(qū)校驗(yàn)之后，在該子集中剩余扇區(qū)的一個(gè)或多個(gè)扇區(qū)施加該擦除/校驗(yàn)周期直至該剩余扇區(qū)的每一個(gè)扇區(qū)被校驗(yàn)為已擦除為止。在該子集中的所有扇區(qū)被擦除之后，將該擦除電壓復(fù)位至其起始值，并選定該扇區(qū)的另一個(gè)子集以前述的方式予以擦除/校驗(yàn)。可重復(fù)該程序直至該器件中的所有存儲(chǔ)器扇區(qū)均被擦除為止。
在本發(fā)明的一個(gè)實(shí)施例中，在具有多個(gè)四個(gè)存儲(chǔ)器扇區(qū)的閃存器件中選定四個(gè)扇區(qū)。在該四個(gè)扇區(qū)施加具有起始擦除電壓值的擦除脈沖并校驗(yàn)第一扇區(qū)。重復(fù)脈沖施加與校驗(yàn)直至該第一扇區(qū)被校驗(yàn)為已擦除為止。在該擦除/校驗(yàn)周期的重復(fù)期間，施加斜坡函數(shù)(rampfunction)至該擦除脈沖電壓值。一旦該第一扇區(qū)的校驗(yàn)結(jié)果為已擦除，則施加該擦除/校驗(yàn)周期至該第二和第四扇區(qū)，在該第二扇區(qū)上執(zhí)行校驗(yàn)。一旦該第二扇區(qū)的校驗(yàn)結(jié)果為已擦除，則施加該擦除/校驗(yàn)周期至該第三扇區(qū)。一旦該第三扇區(qū)的校驗(yàn)結(jié)果為已擦除，則施加該擦除/校驗(yàn)周期至該第四扇區(qū)。在該第四扇區(qū)的校驗(yàn)結(jié)果為已擦除之后，將該擦除脈沖電壓值復(fù)位至其起始值。
在另一實(shí)施例中，閃存器件可具有用于選擇多個(gè)扇區(qū)并決定施加的柵極擦除電壓的嵌入邏輯。該嵌入邏輯還可提供編程、缺陷編程(APDE)與校驗(yàn)等功能。


圖1是現(xiàn)有技術(shù)，用于顯示典型的非易失性存儲(chǔ)器件中存儲(chǔ)器扇區(qū)的排列；圖2A是現(xiàn)有技術(shù)，用于顯示當(dāng)包含典型的二進(jìn)制雙柵極NOR器件的存儲(chǔ)單元在快速編程模式下被編程時(shí)施加至該存儲(chǔ)單元的漏極、源極與柵極的電壓的實(shí)施例；圖2B是先前技術(shù)，用于顯示當(dāng)如圖5A所示的存儲(chǔ)單元在快速芯片擦除模式下被擦除時(shí)施加至該存儲(chǔ)單元的漏極、源極與柵極的電壓的實(shí)施例；圖2C是先前技術(shù)，用于顯示當(dāng)如圖5A所示的存儲(chǔ)單元在快速芯片擦除模式下被缺陷編程(APDE)時(shí)施加至該存儲(chǔ)單元的漏極、源極與柵極的電壓的實(shí)施例；圖3顯示了依據(jù)本發(fā)明一個(gè)實(shí)施例的加速電路的方塊圖；圖4顯示了依據(jù)本發(fā)明一個(gè)實(shí)施例在快速芯片擦除模式下執(zhí)行快速擦除操作的步驟期間供應(yīng)源極電壓至該存儲(chǔ)單元的源極的加速電路的電路圖；圖5顯示了依據(jù)本發(fā)明一個(gè)實(shí)施例在快速芯片擦除模式下執(zhí)行快速缺陷編程操作的步驟期間供應(yīng)漏極電壓至該存儲(chǔ)單元的漏極的加速電路的電路圖；圖6顯示了依據(jù)本發(fā)明一個(gè)實(shí)施例結(jié)合快速芯片擦除功能的閃存器件的電路圖；圖7A顯示了依據(jù)本發(fā)明一個(gè)實(shí)施例的整體擦除程序的流程圖；圖7B顯示了依據(jù)本發(fā)明一個(gè)實(shí)施例的包含APDE的整體擦除程序的流程圖；圖8顯示了依據(jù)本發(fā)明一個(gè)實(shí)施例的多個(gè)扇區(qū)同時(shí)擦除的流程圖；以及圖9顯示了依據(jù)本發(fā)明一個(gè)實(shí)施例的四個(gè)扇區(qū)同時(shí)擦除的流程圖。
具體實(shí)施例方式
以下將針對(duì)本發(fā)明的一種在閃存器件的多個(gè)扇區(qū)擦除期間用于控制擦除電壓的系統(tǒng)以及方法的較佳實(shí)施例更具體的予以揭露。當(dāng)本發(fā)明伴隨著較佳實(shí)施例被說(shuō)明時(shí)，應(yīng)了解到本發(fā)明并非限定于該實(shí)施例中。相反的，在不脫離后敘權(quán)利要求的精神與范圍的前提下，本發(fā)明的范圍應(yīng)包括任何修飾、變更與等效替換。
此外，在以下本發(fā)明的詳細(xì)說(shuō)明中，所提及的許多的具體說(shuō)明用于提供對(duì)于本發(fā)明的了解。然而，本領(lǐng)域技術(shù)人員應(yīng)了解的是本發(fā)明可在不需要如此具體說(shuō)明的情況下被實(shí)施。另一方面，為避免模糊本發(fā)明的觀點(diǎn)因此已知的方法、程序、構(gòu)件以及電路將不予以具體描述。
圖3顯示了依據(jù)本發(fā)明一個(gè)實(shí)施例的加速電路的方塊圖。
圖3顯示了依據(jù)本發(fā)明一個(gè)實(shí)施例的用于存儲(chǔ)單元的快速編程與快速芯片擦除的加速電路305的方塊圖300。該加速電路305的詳細(xì)討論可參見(jiàn)2001年3月27日所公告的美國(guó)專(zhuān)利第6,208,558號(hào)，其內(nèi)容將通過(guò)引用并入本文。該加速電路305通常包含加速輸入330，其能夠提供加速電壓Vacc以供應(yīng)在快閃編程模式下用于一次編程所有組位線(xiàn)上的存儲(chǔ)單元的電流。此外，該加速電路305包含耦接至該加速輸入330的觸發(fā)電路310，其能夠使該內(nèi)部電壓供應(yīng)泵405(顯示在圖4和5中)停止工作，并能夠響應(yīng)存在于該加速輸入330的加速電壓Vacc使加速電壓Vacc一次施加至所有組的位線(xiàn)。該加速電壓Vacc可由加速管腳(請(qǐng)參見(jiàn)圖6的元件符號(hào)630)予以供應(yīng)，該加速管腳用作加速輸入330并能夠?yàn)樵摲且资源鎯?chǔ)器接收來(lái)自集成電路芯片外部源的加速電壓Vacc。
在圖3所示的實(shí)施例中，該觸發(fā)電路310包含耦接至該加速輸入330用于接收該加速電壓Vacc的高電壓檢測(cè)器315，在一個(gè)實(shí)施例中該加速電壓Vacc的范圍大約介于7伏特至10伏特之間。該高電壓檢測(cè)器315一旦檢測(cè)到位于該加速輸入330的加速電壓Vacc時(shí)產(chǎn)生加速電壓指示器信號(hào)ACCH，并將該加速電壓指示器信號(hào)ACCH反饋給邏輯電路320。
該邏輯電路320耦接有用于接收來(lái)自該高電壓檢測(cè)器315的加速電壓指示器信號(hào)ACCH的輸入，并具有至少一個(gè)指令寫(xiě)入輸入325以在快速操作模式中設(shè)定該非易失性存儲(chǔ)陣列。在該非易失性存儲(chǔ)陣列以快速編程模式被設(shè)定的實(shí)施例中，該指令寫(xiě)入輸入325還包含能夠接收編程指令的編程指令寫(xiě)入輸入。在該非易失性存儲(chǔ)陣列以快速芯片擦除模式被設(shè)定的另一個(gè)實(shí)施例中，該指令寫(xiě)入輸入325還包含能夠接收擦除指令的擦除指令寫(xiě)入輸入。
該邏輯電路320具有能夠響應(yīng)由該高電壓檢測(cè)器315所產(chǎn)生的加速電壓指示器信號(hào)ACCH以及存在于該編程指令寫(xiě)入輸入325的編程指令而產(chǎn)生快速編程指令FPGM 340以在快速編程模式中設(shè)定該非易失性存儲(chǔ)陣列的輸出。在另一個(gè)實(shí)施例中，邏輯電路320具有能夠產(chǎn)生快速芯片擦除指令FCER 335以在快速芯片擦除模式中設(shè)定該非易失性存儲(chǔ)陣列的第二輸出。該邏輯電路320響應(yīng)來(lái)自該高電壓檢測(cè)器315的加速電壓指示器信號(hào)ACCH以及存在于該擦除指令寫(xiě)入輸入325的擦除指令而產(chǎn)生快速快速芯片擦除指令FCER 335。
圖4顯示了依據(jù)本發(fā)明在快速芯片擦除模式下的快速擦除操作期間該存儲(chǔ)陣列460的一個(gè)實(shí)施例的電路圖。在此實(shí)施例中，調(diào)整器415耦接至該加速輸入330以將該加速電壓Vacc降低至源極電壓VS以擦除具有位“1”的該存儲(chǔ)單元，在一個(gè)實(shí)施例中該加速電壓Vacc大約介于7伏特至10伏特間，而該源極電壓VS則約為5伏特。
如圖4所示，通過(guò)源極擦除電路425將調(diào)整的電壓VS提供至包括在存儲(chǔ)陣列460中的存儲(chǔ)單元435a、435b、440a與440b的存儲(chǔ)單元的源極，在一個(gè)實(shí)施例中的源極擦除電路425可為本領(lǐng)域技術(shù)人員所知的傳統(tǒng)的源極擦除電路以將該調(diào)整的電壓VS分散至該存儲(chǔ)單元435a、435b、440a、440b...的源極。請(qǐng)參閱圖4，分別通過(guò)該源極線(xiàn)路430a與430b將該電壓VS供應(yīng)至該存儲(chǔ)單元435a、440a與435b、440b。在該快速芯片擦除模式下對(duì)該存儲(chǔ)單元執(zhí)行快速擦除操作步驟期間，為連接至該存儲(chǔ)單元柵極的字線(xiàn)供應(yīng)典型的約為-9伏特的柵極電壓。在執(zhí)行快速擦除操作步驟期間該存儲(chǔ)單元435a、440a與435b、440b的漏極處于浮動(dòng)狀態(tài)。
因?yàn)樵谠摽焖傩酒脸Ｊ较碌目焖俨脸僮髌陂g該源極電壓VS與該漏極電壓VD相同，該漏極電壓VD針對(duì)典型的雙柵極NOR存儲(chǔ)單元在快速預(yù)先編程與快速缺陷編程(APDE)操作期間典型的約為5伏特，所以可使用該相同的調(diào)整器415以將該加速電壓Vacc(在一實(shí)施例中該加速電壓Vacc大約介于7伏特至10伏特間)降低至與快速預(yù)先編程和快速APDE操作的漏極電壓以及快速擦除操作的源極電壓相同的大約5伏特的調(diào)整的電壓。此外，該相同的調(diào)整器415用于在快速編程模式下產(chǎn)生該大約5伏特的漏極電壓VD。
圖5顯示了存儲(chǔ)器扇區(qū)的電路圖，該存儲(chǔ)器扇區(qū)包括存儲(chǔ)陣列460、也被稱(chēng)為X解碼器420的行解碼器、也被稱(chēng)為Y解碼器410的列解碼器、觸發(fā)電路310以及當(dāng)該存儲(chǔ)單元在快速編程模式下的加速輸入330。在此實(shí)施例中，通過(guò)該觸發(fā)電路310所產(chǎn)生的快速編程指令信號(hào)FPGM允許該加速輸入330供應(yīng)電源以產(chǎn)生該漏極電壓VD。在一個(gè)實(shí)施例中該加速電壓Vacc大約介于7伏特至10伏特之間，調(diào)整器415耦接至該加速輸入330以將該加速電壓Vacc降低至預(yù)期的漏極電壓VD，在一個(gè)實(shí)施例中針對(duì)傳統(tǒng)的包含雙柵極NOR器件的閃存單元該漏極電壓VD大約是5伏特。
在圖5所示的示例中，快速編程開(kāi)關(guān)540包含傳統(tǒng)的能夠供應(yīng)該漏極電壓VD至該Y解碼器410的MOS晶體管。在一實(shí)施例中，該Y解碼器410包含多行傳統(tǒng)的MOS晶體管，以選擇性的將該漏極電壓VD所產(chǎn)生的電流分散至存儲(chǔ)陣列中的位線(xiàn)。在圖5所示的示例中，該Y解碼器410包含耦接至該快速編程晶體管540的四個(gè)第一層MOS晶體管560、580、600與620。來(lái)自每個(gè)第一層MOS晶體管560、580、600與620的電流流至多個(gè)第二層MOS晶體管。舉例而言，流過(guò)該第一層晶體管560的電流會(huì)流至第二層晶體管640a、640b、640c...。此外，每一個(gè)第二層晶體管640a、640b、640c耦接至二個(gè)第三層MOS晶體管，每一個(gè)第三層MOS晶體管連接至該存儲(chǔ)陣列460中的各個(gè)位線(xiàn)以在將該編程電流供應(yīng)至各位線(xiàn)上的存儲(chǔ)單元的漏極。舉例而言，該第二層晶體管640耦接至二個(gè)第三層晶體管660a與660b，其分別將編程電流分散至位線(xiàn)680a與680b。
該晶體管行的數(shù)量以及在該Y解碼器410的每一行中晶體管的數(shù)量依據(jù)存儲(chǔ)陣列每一個(gè)扇區(qū)中位線(xiàn)的數(shù)量而定。舉例而言，如果耦接該調(diào)整器415以供應(yīng)編程電流至64個(gè)位線(xiàn)，四個(gè)第一層MOS耦接至該快速編程晶體管540，八個(gè)第二層MOS晶體管耦接至每一個(gè)第一層晶體管，且二個(gè)第三層MOS晶體管耦接至該Y解碼器410中的每一個(gè)第二層晶體管。
在快速編程模式中，該Y解碼器410中的MOS晶體管可選擇性的開(kāi)啟或關(guān)閉以選擇性的編程該位線(xiàn)，但當(dāng)每一個(gè)字線(xiàn)在快速編程模式下被編程時(shí)，該陣列460中所有選定將被編程的位線(xiàn)被提供漏極電壓VD的單一脈沖。圖5所示的列譯碼結(jié)構(gòu)僅為說(shuō)明用于將由該加速電壓Vacc所產(chǎn)生的電流供應(yīng)至閃存陣列中的每一個(gè)位線(xiàn)的機(jī)制的示例。然而，本發(fā)明并不限定于圖5中所示的列譯碼結(jié)構(gòu)。在本發(fā)明的范圍中也可利用其它的列譯碼結(jié)構(gòu)以將來(lái)自該加速輸入330的電流分散至該存儲(chǔ)陣列中的位線(xiàn)。
在另一個(gè)實(shí)施例中，在快速編程模式中該加速電壓Vacc可作為用于該存儲(chǔ)單元的柵極電壓被供應(yīng)至該字線(xiàn)。圖5顯示了具有四個(gè)分別包含傳統(tǒng)雙柵極NOR器件的存儲(chǔ)單元435a、435b、440a與440b的存儲(chǔ)陣列460的部分。該存儲(chǔ)單元435a與435b的柵極通過(guò)字線(xiàn)470連接至該X解碼器420，而該存儲(chǔ)單元440a與440b的柵極則通過(guò)字線(xiàn)475連接至該X解碼器420。盡管用于典型的雙柵極NOR器件的該柵極開(kāi)啟電壓典型的大約為9伏特，但大約7伏特至10伏特的電壓也足以開(kāi)啟選定的將被編程的字線(xiàn)上的NOR器件。
在每一行中的該NOR器件的柵極連接至各個(gè)字線(xiàn)。由于該字線(xiàn)僅用于將柵極電壓供應(yīng)至各個(gè)行中的存儲(chǔ)單元，所以流過(guò)選定將被編程的字線(xiàn)的電流小的可以忽略。因此，針對(duì)該X解碼器420的電源供應(yīng)通常不會(huì)是該電源所供應(yīng)的電流的限制關(guān)鍵。
請(qǐng)?jiān)賲㈤唸D4，在一個(gè)實(shí)施例中，無(wú)需調(diào)整即將來(lái)自該加速輸入330的加速電壓Vacc供應(yīng)至該X解碼器420。當(dāng)該存儲(chǔ)陣列460在快速編程模式時(shí)，該存儲(chǔ)陣列460中的字線(xiàn)470、475...可成功的被一次開(kāi)啟一個(gè)以編程每一個(gè)字線(xiàn)的存儲(chǔ)單元。舉例而言，當(dāng)將該加速電壓Vacc供應(yīng)至該字線(xiàn)470時(shí)，該NOR器件435a與435b開(kāi)啟。舉例而言，當(dāng)由該調(diào)整器415通過(guò)降低該加速電壓Vacc產(chǎn)生的漏極電壓VD通過(guò)該快速編程開(kāi)關(guān)54以及Y解碼器410將編程電流提供至該存儲(chǔ)單元435a的漏極時(shí)，存儲(chǔ)單元435a統(tǒng)位“0”予以編程。
在沿著該字線(xiàn)470的所有存儲(chǔ)單元被編程之后，該未調(diào)整的加速電壓Vacc通過(guò)該X解碼器420被供應(yīng)至該下一字線(xiàn)475，以沿著該字線(xiàn)475開(kāi)啟存儲(chǔ)單元。然后漏極電壓VD的單一脈沖能夠通過(guò)位“0”編程包括沿著字線(xiàn)475的存儲(chǔ)單元440a與440b的所有存儲(chǔ)單元。在依據(jù)本發(fā)明的快速編程模式中，該存儲(chǔ)單元的源極接地。圖5所示的電路可用于執(zhí)行快速編程或快速缺陷編程(APDE)的其中之一。針對(duì)APDE，該字線(xiàn)470與475接地。
圖6顯示了依據(jù)本發(fā)明一個(gè)實(shí)施例的結(jié)合快速芯片擦除功能的閃存器件的電路圖600。該器件具有耦接至狀態(tài)控制與指令寄存器605、上層數(shù)據(jù)庫(kù)610與下層數(shù)據(jù)庫(kù)615的地址總線(xiàn)620。在此實(shí)施例中，該上層數(shù)據(jù)庫(kù)610與下層數(shù)據(jù)庫(kù)615是可同時(shí)寫(xiě)入與讀出的存儲(chǔ)陣列。數(shù)據(jù)總線(xiàn)625也耦接至該狀態(tài)控制與指令寄存器605、上層數(shù)據(jù)庫(kù)610與下層數(shù)據(jù)庫(kù)615。WP#/ACC管腳630用作寫(xiě)入保護(hù)和Vacc的輸入。該狀態(tài)控制與指令寄存器605通過(guò)狀態(tài)線(xiàn)635耦接至該數(shù)據(jù)總線(xiàn)625并通過(guò)控制線(xiàn)640耦接至該上層數(shù)據(jù)庫(kù)610與下層數(shù)據(jù)庫(kù)615。該狀態(tài)控制與指令寄存器605可提供嵌入編程、擦除與APDE功能。
圖7A顯示了依據(jù)本發(fā)明一個(gè)實(shí)施例的整體擦除程序的流程圖。在步驟705中，執(zhí)行預(yù)先編程/校驗(yàn)以將閃存器件內(nèi)一組存儲(chǔ)單元中所有位設(shè)定至“0”。這可使該組存儲(chǔ)單元的晶體管的臨界電壓正常化，以至于可獲得更一致的起始行為。在步驟715中，對(duì)該組存儲(chǔ)單元施加擦除電壓。在步驟720中，校驗(yàn)步驟715中所執(zhí)行的擦除。如果該組存儲(chǔ)單元并未完全被擦除，則在步驟725中斜坡化該擦除電壓并重復(fù)步驟715。當(dāng)重復(fù)步驟715時(shí)，該組存儲(chǔ)單元可能會(huì)或可能不會(huì)與先前的組相同。如果該組存儲(chǔ)單元校驗(yàn)為已擦除，則在步驟730中復(fù)位該擦除電壓。圖7A中所示的程序可用于以反復(fù)的方式擦除閃存器件。
圖7B顯示了依據(jù)本發(fā)明一個(gè)實(shí)施例的包含APDE的整體擦除程序的流程圖。在步驟705中，執(zhí)行預(yù)先編程/校驗(yàn)以將閃存器件內(nèi)一組存儲(chǔ)單元中所有位設(shè)定至“0”。在步驟715中，對(duì)該組存儲(chǔ)單元施加該擦除電壓。在步驟720中，校驗(yàn)步驟715中所執(zhí)行的擦除。如果該組存儲(chǔ)單元并未完全被擦除，則在步驟725中斜坡化該擦除電壓并重復(fù)步驟715。當(dāng)重復(fù)步驟715時(shí)，該組存儲(chǔ)單元可能會(huì)或可能不會(huì)與先前的組相同。如果該組存儲(chǔ)單元校驗(yàn)為已被擦除時(shí)，接著在步驟735中執(zhí)行APDE步驟。在步驟730中，復(fù)位該擦除電壓。圖7B中所示的程序可用于以反復(fù)的方式擦除閃存器件。
如圖7A與7B所示，該整體的擦除程序可包括預(yù)先編程與APDE步驟以使可變性最小化并提供過(guò)度擦除與不足擦除的修正。雜本發(fā)明中，當(dāng)對(duì)被擦除的扇區(qū)組的子集重復(fù)的實(shí)施該擦除與擦除校驗(yàn)時(shí)，所施加的柵極擦除電壓?jiǎn)握{(diào)的遞增。即，從選定用于擦除的該扇區(qū)組之時(shí)開(kāi)始，到在一系列擦除脈沖施加之后該組中的最后扇區(qū)被校驗(yàn)為已擦除時(shí)，該施加的柵極擦除電壓不會(huì)降低。該柵極擦除電壓僅在另一組未擦除扇區(qū)被選擇時(shí)才降低(復(fù)位)。
圖8顯示了依據(jù)本發(fā)明一個(gè)實(shí)施例的多個(gè)扇區(qū)同時(shí)擦除的流程圖。在步驟810中，選擇閃存器件中的一組存儲(chǔ)器扇區(qū)。當(dāng)該組存儲(chǔ)器扇區(qū)被選擇予以擦除時(shí)，該柵極擦除電壓被設(shè)定為起始值。在步驟810中，選擇在步驟805中所選定的組的子集用于擦除脈沖的施加。在步驟820中，對(duì)步驟815中所選定的扇區(qū)的子集施加擦除脈沖。該步驟815的子集可包括該組中的所有扇區(qū)。在步驟825中，擦除校驗(yàn)該子集中的一個(gè)或多個(gè)扇區(qū)。如果步驟825所校驗(yàn)的扇區(qū)未被擦除時(shí)，則在步驟830中調(diào)整該柵極擦除電壓。需特別注意的是步驟820與825的執(zhí)行順序可被調(diào)換，該柵極擦除電壓可取決于具體過(guò)程被提高，或該電壓僅當(dāng)以當(dāng)前電壓施加特定的脈沖數(shù)量時(shí)被增加。舉例而言，在施加四個(gè)-5.2伏特的脈沖之后，-5.2伏特的起始柵極電壓會(huì)降低0.13伏特至-5.33伏特。在此示例中，該電壓將降低直至存儲(chǔ)單元被校驗(yàn)為已擦除或達(dá)到如-9.2伏特的最大柵極電壓為止。
如果在步驟825中該存儲(chǔ)器扇區(qū)被校驗(yàn)為已擦除時(shí)，則在步驟835中檢查以確認(rèn)在該組中是否有任何未擦除的扇區(qū)。如果在步驟835中有未擦除的扇區(qū)時(shí)，則重復(fù)步驟815。如果沒(méi)有未擦除的扇區(qū)存在于該組中，則復(fù)位該柵極擦除電壓并在步驟845中檢查以確認(rèn)該器件中是否有任何未擦除的扇區(qū)。如果有未擦除的扇區(qū)存在于該器件中，則重復(fù)該步驟810。如果該器件中未存在有任何未擦除的扇區(qū)，則在步驟850中完成擦除。
圖9顯示了依據(jù)本發(fā)明一個(gè)實(shí)施例的四個(gè)扇區(qū)同時(shí)擦除的流程圖。在步驟910中，選擇閃存器件中用于擦除的四個(gè)存儲(chǔ)器扇區(qū)。在步驟915中，校驗(yàn)該四個(gè)存儲(chǔ)器扇區(qū)的第一個(gè)存儲(chǔ)器扇區(qū)。如果該第一存儲(chǔ)器扇區(qū)未被校驗(yàn)為已擦除時(shí)，則在步驟920中對(duì)所有四個(gè)存儲(chǔ)器扇區(qū)施加擦除脈沖。在步驟925中，施加?xùn)艠O電壓斜坡。該柵極擦除電壓可隨著每一個(gè)脈沖而提高，或可在給定電壓的一些脈沖施加之后被提高。重復(fù)步驟915、920與925直至該第一存儲(chǔ)器扇區(qū)被校驗(yàn)為已擦除為止。
在步驟930中，校驗(yàn)該第二存儲(chǔ)器扇區(qū)。如果該第二存儲(chǔ)器扇區(qū)未被校驗(yàn)為已擦除時(shí)，則在步驟935中對(duì)該第二與第四存儲(chǔ)器扇區(qū)施加擦除脈沖。在步驟940中，施加?xùn)艠O電壓斜坡。該柵極擦除電壓可隨著每一個(gè)脈沖而提高，或可在給定電壓的一些脈沖施加之后被提高。重復(fù)步驟930、935與940直至該第二存儲(chǔ)器扇區(qū)被校驗(yàn)為已擦除為止。
在步驟945中，校驗(yàn)該第三存儲(chǔ)器扇區(qū)。如果該第三存儲(chǔ)器扇區(qū)未被校驗(yàn)為已擦除時(shí)，則在步驟950中對(duì)該第三存儲(chǔ)器扇區(qū)施加擦除脈沖。在步驟955中，施加?xùn)艠O電壓斜坡。該柵極擦除電壓可隨著每一個(gè)脈沖而提高，或可在給定電壓的一些脈沖施加之后被提高。重復(fù)步驟945、950與955直至該第三存儲(chǔ)器扇區(qū)被校驗(yàn)為已擦除為止。
在步驟960中，校驗(yàn)該第四存儲(chǔ)器扇區(qū)。如果該第四存儲(chǔ)器扇區(qū)未被校驗(yàn)為已擦除，則在步驟965中對(duì)該第四存儲(chǔ)器扇區(qū)施加擦除脈沖。在步驟970中，施加?xùn)艠O電壓斜坡。該柵極擦除電壓可隨著每一個(gè)脈沖而提高，或可在給定電壓的一些脈沖施加之后被提高。重復(fù)步驟960、965與970直至該第四存儲(chǔ)器扇區(qū)被校驗(yàn)為已擦除為止。
在該四個(gè)存儲(chǔ)器扇區(qū)在步驟960被校驗(yàn)為已擦除之后，在步驟975復(fù)位該柵極電壓。在步驟980中，執(zhí)行檢查以確認(rèn)是否存在有未擦除的扇區(qū)。如果不存在有未擦除的扇區(qū)，則在步驟985完成該器件的擦除。如果存在有未擦除的扇區(qū)，則重復(fù)步驟910，且繼續(xù)該過(guò)程直至該器件被擦除為止。
圖8和9中所示的過(guò)程可嵌入在該閃存器件的邏輯中(如圖6的狀態(tài)控制與指令寄存器控制605)。當(dāng)嵌入該擦除程序時(shí)，可利用簡(jiǎn)化的指令以起始整體芯片的擦除。
權(quán)利要求
1.一種在包含多個(gè)存儲(chǔ)扇區(qū)的閃存器件的擦除期間用于控制柵極電壓的方法，包含(a)選擇該多個(gè)存儲(chǔ)扇區(qū)的一部分(810)；(b)選擇該多個(gè)存儲(chǔ)扇區(qū)的一部分的未擦除子集(815)；(c)對(duì)該存儲(chǔ)器扇區(qū)的子集施加具有柵極擦除電壓的擦除脈沖(820)；(d)從該子集選擇存儲(chǔ)器扇區(qū)并擦除校驗(yàn)該選定的扇區(qū)(825)；(e)如果該選定的扇區(qū)未被擦除，則對(duì)該柵極擦除電壓施加單調(diào)遞增函數(shù)(830)；(f)重復(fù)步驟(c)至(e)直至擦除該存儲(chǔ)器扇區(qū)的子集為止；(g)重復(fù)步驟(b)至(f)直至擦除該多個(gè)存儲(chǔ)器扇區(qū)的部分為止；(h)復(fù)位該柵極擦除電壓(840)；以及(i)重復(fù)步驟(a)至(h)直至擦除該多個(gè)存儲(chǔ)器扇區(qū)為止。
2.如權(quán)利要求1的方法，其中該柵極擦除電壓是負(fù)電壓。
3.如權(quán)利要求1的方法，其中該方法被嵌入在該閃存器件(600)中。
4.如權(quán)利要求1的方法，還包含施加擦除后自動(dòng)編程干擾(APDE)脈沖。
5.如權(quán)利要求1的方法，其中該柵極擦除電壓通過(guò)位于該閃存器件(600)外部的電源予以取得。
6.如權(quán)利要求1的方法，還包含施加預(yù)先編程脈沖(705)。
7.如權(quán)利要求1的方法，其中該柵極接地而該源極則正向偏壓。
8.一種閃存器件，包含多個(gè)存儲(chǔ)器扇區(qū)(610、615)；用于選擇該多個(gè)存儲(chǔ)器扇區(qū)的子集的嵌入邏輯(605)；用于在一系列的脈沖中施加單調(diào)遞增柵極擦除電壓至該子集中的存儲(chǔ)器扇區(qū)直至該子集中的存儲(chǔ)器扇區(qū)被擦除為止的邏輯(605)；以及用于復(fù)位該柵極擦除電壓的邏輯(605)。
9.如權(quán)利要求8的閃存器件，其中該子集包含四個(gè)存儲(chǔ)器扇區(qū)。
10.如權(quán)利要求8的閃存器件，其中該系列中的第一脈沖被施加至該子集中的所有存儲(chǔ)器扇區(qū)。
全文摘要
一種用于擦除閃存的方法，在具有多扇區(qū)的閃存器件中選定多個(gè)用于擦除的扇區(qū)(810)。選定扇區(qū)的子集(815)并對(duì)該子集中的全部扇區(qū)同時(shí)施加擦除脈沖(820)。在具有起始電壓值的擦除脈沖施加之后，校驗(yàn)該子集中的至少一個(gè)扇區(qū)(825)。如果該校驗(yàn)扇區(qū)中具有至少一個(gè)未擦除的扇區(qū)，則調(diào)整該擦除電壓(830)并對(duì)該扇區(qū)的子集施加另一個(gè)擦除脈沖(820)。該擦除電壓的調(diào)整可以是已經(jīng)施加在該子集的擦除脈沖次數(shù)的函數(shù)。對(duì)該子集重復(fù)該周期直至該選定的扇區(qū)被校驗(yàn)為已擦除為止。在扇區(qū)校驗(yàn)之后，對(duì)該子集中剩余扇區(qū)的一個(gè)或多個(gè)扇區(qū)施加該擦除/校驗(yàn)周期，直至該剩余扇區(qū)的每一個(gè)扇區(qū)被校驗(yàn)為已擦除為止。在該子集中的所有扇區(qū)被擦除之后，見(jiàn)該擦除電壓復(fù)位至其起始值(840)，并選定該扇區(qū)的另一個(gè)子集以前述的方式予以擦除/校驗(yàn)(815)。可重復(fù)該過(guò)程直至該器件中的所有存儲(chǔ)器扇區(qū)均被擦除為止(850)。具有嵌入邏輯的閃存器件可用于執(zhí)行該方法。
文檔編號(hào)G11C16/16GK1672218SQ03817940
公開(kāi)日2005年9月21日 申請(qǐng)日期2003年3月11日 優(yōu)先權(quán)日2002年7月31日
發(fā)明者E·V·小包蒂斯塔, K·C·謝, W·F·李 申請(qǐng)人:先進(jìn)微裝置公司