專利名稱：變更擦除單位而制造的非易失半導(dǎo)體存儲(chǔ)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及非易失半導(dǎo)體存儲(chǔ)裝置，特別涉及可變更擦除單位存儲(chǔ)塊結(jié)構(gòu)的閃速存儲(chǔ)器。
背景技術(shù)：
在功能上，閃速存儲(chǔ)器是成批擦除型的可電寫入擦除的非易失半導(dǎo)體存儲(chǔ)裝置。由于閃速存儲(chǔ)器成本低并具有電擦除功能，在便攜式電器等中有很大的需求，近年來其研究開發(fā)盛行。閃速存儲(chǔ)器，例如設(shè)有浮動(dòng)?xùn)诺?、可改變閾值電壓的晶體管(以下稱為存儲(chǔ)晶體管)被作為存儲(chǔ)單元使用。
圖26是傳統(tǒng)的閃速存儲(chǔ)器的陣列結(jié)構(gòu)的示圖。
圖26中，為了使說明簡(jiǎn)單，就整體為8M位的存儲(chǔ)陣列的情況進(jìn)行說明。存儲(chǔ)陣列500含有各由相當(dāng)于4k字(64k位)的存儲(chǔ)單元構(gòu)成的存儲(chǔ)塊B000～B007，各由相當(dāng)于32k字(512k位)的存儲(chǔ)單元構(gòu)成的存儲(chǔ)塊B008～B022，以及存儲(chǔ)塊B100。存儲(chǔ)塊B000～B022，各為在閃速存儲(chǔ)器中成為擦除操作的基本單位的存儲(chǔ)塊。
在閃速存儲(chǔ)器中，通常需要4k字的區(qū)域，因此，存儲(chǔ)陣列500含有存儲(chǔ)量比通常的數(shù)據(jù)存儲(chǔ)區(qū)少的存儲(chǔ)塊B000～B007。這樣的4k字的區(qū)域，例如可稱為引導(dǎo)塊或參數(shù)塊。
引導(dǎo)塊是在接通電源后的系統(tǒng)啟動(dòng)時(shí)安裝閃速存儲(chǔ)器的系統(tǒng)的CPU所讀出的區(qū)域。而參數(shù)塊是將頻繁重寫可能性高的數(shù)據(jù)暫時(shí)寫入的區(qū)域。另一方面，32k字存儲(chǔ)量的存儲(chǔ)塊，通常作為存儲(chǔ)數(shù)據(jù)或程序的區(qū)域使用。在閃速存儲(chǔ)器中，必須這樣按用途設(shè)置不同尺寸的存儲(chǔ)塊。
另外，存儲(chǔ)塊B100，是在地址分配上相當(dāng)于存儲(chǔ)塊B000～B007的區(qū)域，是被設(shè)為不使用的區(qū)域。即使不使用，出于保持存儲(chǔ)陣列上的信號(hào)的連續(xù)性的需要，存儲(chǔ)塊B100也具有與存儲(chǔ)塊B008～B022的各結(jié)構(gòu)同樣的結(jié)構(gòu)。
存儲(chǔ)塊的選擇，通過選擇存儲(chǔ)塊的縱向位置的塊選擇信號(hào)BAVSO、BAVS1、BAVM0～BAVM3和選擇存儲(chǔ)塊的橫向位置的塊選擇信號(hào)BAH0～BAH3進(jìn)行。若縱向的存儲(chǔ)塊位置和橫向的存儲(chǔ)塊位置同時(shí)被激活，則位于該交點(diǎn)上的存儲(chǔ)塊就被選擇。例如，選擇存儲(chǔ)塊B008時(shí)，選擇信號(hào)BAVM0與BAH1被激活，剩下的選擇信號(hào)被去激活。
圖27是表示產(chǎn)生存儲(chǔ)塊的選擇信號(hào)的傳統(tǒng)的塊選擇解碼器結(jié)構(gòu)的方框圖。
參照?qǐng)D26、圖27，塊選擇解碼器502采用由外部供給的地址信號(hào)的地址位A12～A18產(chǎn)生塊選擇信號(hào)BAVS0、BAVS1、BAVM0～BAVM3、BAH0～BAH3。塊選擇解碼器502含有接受地址位A15、A16、A17、A18并輸出選擇信號(hào)BOP的四輸入端NOR電路562，按照地址位A14、A17、A18及選擇信號(hào)BOP輸出縱向位置的選擇信號(hào)BAVS0、BAVS1、BAVM0～BAVM3的縱向塊選擇電路564，以及按照地址位A12、A13、A15、A16及選擇信號(hào)BOP輸出橫向位置的選擇信號(hào)BAH0～BAH3的橫向塊選擇電路566。
縱向塊選擇電路564含有按照選擇信號(hào)BOP被激活，對(duì)地址位A14進(jìn)行解碼并將信號(hào)BAVS0、BAVS1輸出的地址解碼部分582，以及在選擇信號(hào)BOP為非激活態(tài)時(shí)工作，且選擇信號(hào)BOP被激活時(shí)停止工作的地址解碼部分584。地址解碼部分584，在激活時(shí)對(duì)地址位A17、A18進(jìn)行解碼并將信號(hào)BAVM0～BAVM3輸出。
橫向塊選擇電路566含有選擇信號(hào)BOP被激活時(shí)，以地址位A12、A13為選擇地址位SA0、SA1輸出，且在選擇信號(hào)BOP為非激活態(tài)時(shí)，以地址位A15、A16為選擇地址位SA0、SA1輸出的地址選擇部分610，以及對(duì)選擇地址位SA0、SA1進(jìn)行解碼并將信號(hào)BAH0～BAH3輸出的地址解碼部分612。
在圖26所示的8M位的存儲(chǔ)陣列中，采用1字為16位的結(jié)構(gòu)時(shí)，選擇32k字存儲(chǔ)塊的地址位為A15、A16、A17、A18。并且，選擇4k字存儲(chǔ)塊的地址位為A12、A13、A14。在這里說明的傳統(tǒng)例中，就圖26所示的橫向布置四個(gè)存儲(chǔ)塊的結(jié)構(gòu)的情況進(jìn)行說明。
首先，由NOR電路562決定選擇4k字區(qū)的信號(hào)BOP的激活/非激活。
當(dāng)輸入相當(dāng)于存儲(chǔ)塊B008～B022的地址時(shí)，信號(hào)BOP被去激活，且地址解碼部分582將信號(hào)BAVS0、BAVS1去激活，地址解碼部分584按照地址位A17、A18激活縱向存儲(chǔ)塊的選擇信號(hào)BAVM0～BAVM3中的任意一個(gè)。
這時(shí)，由于地址選擇部分610以地址位A15、A16為選擇地址位SA0、SA1輸出，地址解碼部分612對(duì)地址位A15、A16進(jìn)行解碼，激活選擇信號(hào)BAH0～BAH3中的任意一個(gè)。
另一方面，當(dāng)?shù)刂肺籄15～A18全部為L(zhǎng)電平時(shí)，選擇信號(hào)BOP被激活。這表示有與圖26中設(shè)為不使用的存儲(chǔ)塊B100相對(duì)應(yīng)的地址輸入。這時(shí)，選擇存儲(chǔ)塊B000～B007中的對(duì)應(yīng)區(qū)域而不選擇存儲(chǔ)塊B100。具體地說，當(dāng)信號(hào)BOP處于激活態(tài)時(shí)，地址解碼部分584被去激活，且信號(hào)BAVM0～BAVM3被去激活。然后通過地址解碼部分582地址位A14被解碼，信號(hào)BAVS0、BAVS1中的任一方被激活。
并且，當(dāng)信號(hào)BOP處于激活態(tài)時(shí)，地址選擇部分6 10以地址位A12、A13為選擇地址位SA0、SA1輸出，因此，地址解碼部分612將地址位A12、A13解碼，并使信號(hào)BAH0～BAH3中的任意一個(gè)激活。
一直以來，由塊選擇解碼器502所決定的存儲(chǔ)塊分割與地址分配通常被固定。就是說，8M位大小的區(qū)域通常分為8個(gè)4k字存儲(chǔ)塊和15個(gè)32k字存儲(chǔ)塊B008～B022共23個(gè)存儲(chǔ)塊加以使用。
如以上說明，由于圖26的存儲(chǔ)陣列500中有23個(gè)使用的存儲(chǔ)塊B000～B022，為了擦除整個(gè)8M位的存儲(chǔ)陣列，必須由芯片外部指示23次的擦除操作。
并且，圖26中，8個(gè)4k字的存儲(chǔ)塊即存儲(chǔ)塊B000～B007被分配到地址的最下位側(cè)。這稱為底部引導(dǎo)型。但是，依據(jù)被使用的系統(tǒng)，有時(shí)需要4k字的存儲(chǔ)塊分配在地址的最上位側(cè)的頂部引導(dǎo)型的閃速存儲(chǔ)器。在傳統(tǒng)技術(shù)中，為了將底部引導(dǎo)型的存儲(chǔ)器變更為頂部引導(dǎo)型的存儲(chǔ)器使用，在地址輸入緩沖器中，進(jìn)行特定的地址位反相的操作。
圖28是表示傳統(tǒng)的地址輸入緩沖器516結(jié)構(gòu)的電路圖。
參照?qǐng)D28，地址輸入緩沖器516中有按照被切換到頂部引導(dǎo)型的存儲(chǔ)器而使用時(shí)被激活的信號(hào)TOP，將地址位A15、A16、A17的正相/反相分別切換的地址反相電路520、522、524。
地址反相電路520中設(shè)有接受由外部供給的地址位ext.A15并加以反相的倒相器526，接受信號(hào)TOP并加以反相的倒相器528，接受倒相器526的輸出和信號(hào)TOP的NAND電路530，接受地址位ext.A15和倒相器528的輸出的NAND電路532，以及接受NAND電路530、532的輸出并將地址位A15輸出的NAND電路534。
地址反相電路522的不同之處在于輸入地址位ext.A16并輸出地址位A16，但其內(nèi)部結(jié)構(gòu)與地址反相電路520相同，不再重復(fù)說明。地址反相電路524的不同之處在于輸入地址位ext.A17并輸出地址位A17，但其內(nèi)部結(jié)構(gòu)與地址反相電路520相同，不再重復(fù)說明。
圖29是另一種傳統(tǒng)閃速存儲(chǔ)器的陣列結(jié)構(gòu)的示圖。
參照?qǐng)D29，存儲(chǔ)塊B000～B015是各由相當(dāng)于32k字(512k位)的存儲(chǔ)單元構(gòu)成的存儲(chǔ)塊。在存儲(chǔ)陣列700中，沒有相當(dāng)于4k字的存儲(chǔ)單元構(gòu)成的存儲(chǔ)塊，全部是由相當(dāng)于32k字的存儲(chǔ)單元構(gòu)成的16個(gè)存儲(chǔ)塊構(gòu)成8M位區(qū)。在圖26的存儲(chǔ)陣列500中，對(duì)擦除8M位區(qū)需要23次的擦除操作，但在存儲(chǔ)陣列700中，對(duì)擦除8M位區(qū)由16次擦除操作完成。
另外，關(guān)于存儲(chǔ)塊擦除的先有技術(shù)文獻(xiàn)，例如有日本專利申請(qǐng)?zhí)亻_2002-133877號(hào)公報(bào)。
在傳統(tǒng)技術(shù)中，存儲(chǔ)塊分割與對(duì)各存儲(chǔ)塊的地址分配常時(shí)固定。結(jié)果，例如，如圖26中說明的那樣，在8M位的閃速存儲(chǔ)器的產(chǎn)品中有4k字的存儲(chǔ)塊的規(guī)格的產(chǎn)品中，存在8個(gè)4k字存儲(chǔ)塊和15個(gè)32k字存儲(chǔ)塊共23個(gè)存儲(chǔ)塊。
另一方面，如圖29中說明的那樣，在不設(shè)有4k字的存儲(chǔ)塊的閃速存儲(chǔ)器的產(chǎn)品中，由16個(gè)32k字存儲(chǔ)塊構(gòu)成8M位。就是說，需根據(jù)是否有4k字，設(shè)計(jì)并制造完全不同的產(chǎn)品。
并且，隨著閃速存儲(chǔ)器的容量的擴(kuò)大，開發(fā)了不僅僅在地址分配的最上位側(cè)或最下位側(cè)，而是在地址最下位側(cè)和最上位側(cè)均有4k字存儲(chǔ)塊的引導(dǎo)塊的芯片。這樣的芯片稱為雙引導(dǎo)型芯片。在組合兩片雙引導(dǎo)型芯片作為較大的存儲(chǔ)空間使用時(shí)，在地址空間的中央部分有4k字的細(xì)小的存儲(chǔ)塊，存在使用上不便的問題。
發(fā)明內(nèi)容
本發(fā)明的目的在于在分割為多個(gè)擦除存儲(chǔ)塊，且其中存儲(chǔ)量較小的存儲(chǔ)塊例如設(shè)有引導(dǎo)塊的閃速存儲(chǔ)器中，用一個(gè)芯片同時(shí)實(shí)現(xiàn)有4k字存儲(chǔ)塊的閃速存儲(chǔ)器和沒有4k字存儲(chǔ)塊的閃速存儲(chǔ)器，并簡(jiǎn)化其設(shè)計(jì)與制造。
概括言之，本發(fā)明是一種非易失半導(dǎo)體存儲(chǔ)裝置，其中設(shè)有成為成批擦除的單位的第一基本存儲(chǔ)塊，多個(gè)第二基本存儲(chǔ)塊，以及擦除控制電路。第一基本存儲(chǔ)塊，其中多個(gè)存儲(chǔ)單元矩陣狀排列，具有構(gòu)成成批擦除的單位的第一存儲(chǔ)量。在具有小于第一存儲(chǔ)量的第二存儲(chǔ)量的第一基本存儲(chǔ)塊的一部分上，不構(gòu)成成批擦除的單位。多個(gè)第二基本存儲(chǔ)塊，與第一基本存儲(chǔ)塊分開另外設(shè)置。在多個(gè)第二基本存儲(chǔ)塊的各存儲(chǔ)塊中，多個(gè)存儲(chǔ)單元矩陣狀排列。多個(gè)第二基本存儲(chǔ)塊各自具有第二存儲(chǔ)量。多個(gè)第二基本存儲(chǔ)塊的存儲(chǔ)量的總和與第一容量相同。擦除控制電路按照切換信號(hào)切換第一操作與第二操作，也就是按照擦除指令擦除多個(gè)第二基本存儲(chǔ)塊中的一個(gè)存儲(chǔ)塊的第一操作和按照擦除指令成批地擦除多個(gè)第二基本存儲(chǔ)塊的第二操作。
本發(fā)明另一形態(tài)的非易失半導(dǎo)體存儲(chǔ)裝置中設(shè)有成為成批擦除單位的第一基本存儲(chǔ)塊，多個(gè)第二基本存儲(chǔ)塊，以及擦除控制電路。第一基本存儲(chǔ)塊，其中多個(gè)存儲(chǔ)單元矩陣狀排列，具有構(gòu)成成批擦除單位的第一存儲(chǔ)量。在具有小于第一存儲(chǔ)量的第二存儲(chǔ)量的第一基本存儲(chǔ)塊的一部分上，不構(gòu)成成批擦除的單位。多個(gè)第二基本存儲(chǔ)塊，與第一基本存儲(chǔ)塊分開另外設(shè)置。在多個(gè)第二基本存儲(chǔ)塊的各存儲(chǔ)塊中，多個(gè)存儲(chǔ)單元矩陣狀排列。多個(gè)第二基本存儲(chǔ)塊各自具有第二存儲(chǔ)量。多個(gè)第二基本存儲(chǔ)塊的存儲(chǔ)量的總和與第一容量相同。擦除控制電路按照切換信號(hào)切換第一操作與第二操作，也就是按照擦除指令擦除多個(gè)第二基本存儲(chǔ)塊中的一個(gè)存儲(chǔ)塊的第一操作和按照擦除指令擦除第一基本存儲(chǔ)塊的第二操作。
因此，依據(jù)本發(fā)明，通過變更切換信號(hào)的供給方法就能實(shí)現(xiàn)多種非易失半導(dǎo)體存儲(chǔ)裝置，如將存儲(chǔ)塊作為各自擦除單位的和集中較小的存儲(chǔ)塊作為一個(gè)擦除單位的非易失半導(dǎo)體存儲(chǔ)裝置，從而能夠減少多品種的開發(fā)費(fèi)用與制造管理費(fèi)用。
對(duì)于本發(fā)明的上述以及其它的目的、特征、形態(tài)及優(yōu)點(diǎn)，以下借助附圖理解的關(guān)于本發(fā)明的詳細(xì)說明將給出清晰闡述。
圖1是表示本發(fā)明實(shí)施例1的非易失存儲(chǔ)裝置的結(jié)構(gòu)的簡(jiǎn)略框圖。
圖2是用以說明存儲(chǔ)陣列26的各存儲(chǔ)塊上矩陣狀排列的存儲(chǔ)晶體管MT的剖視圖。
圖3是表示圖1中的切換信號(hào)發(fā)生電路10的結(jié)構(gòu)的電路圖。
圖4是說明對(duì)圖3的切換信號(hào)發(fā)生電路的焊接選擇方案的示圖。
圖5是說明信號(hào)#NOBOOT、#BOOT的設(shè)定狀態(tài)和切換用的信號(hào)BOOTE之間的關(guān)系的示圖。
圖6是用以說明圖1的前置解碼器的結(jié)構(gòu)的方框圖。
圖7是用以說明圖6中的縱向塊選擇電路的結(jié)構(gòu)的電路圖。
圖8是表示圖6中的橫向塊選擇電路的結(jié)構(gòu)的電路圖。
圖9是用以說明圖1中的內(nèi)部控制器的存儲(chǔ)塊擦除時(shí)的操作流程的流程圖。
圖10是用以說明圖3中說明的切換信號(hào)發(fā)生電路的第一變形例的電路圖。
圖11是說明圖10所示的切換信號(hào)發(fā)生電路的設(shè)定和輸出的示圖。
圖12是表示切換信號(hào)發(fā)生電路的第二變形例的電路圖。
圖13是用以說明熔絲元件的狀態(tài)和控制切換的信號(hào)BOOTE之間的關(guān)系的示圖。
圖14是表示切換信號(hào)發(fā)生電路的第三變形例的電路圖。
圖15是在圖14的切換信號(hào)發(fā)生電路的存儲(chǔ)晶體管上設(shè)定的閾值電壓和信號(hào)BOOTE之間的關(guān)系的示圖。
圖16是用以說明實(shí)施例1的變形例的非易失半導(dǎo)體存儲(chǔ)裝置結(jié)構(gòu)的方框圖。
圖17是用以說明圖16中的內(nèi)部控制器的擦除操作的流程圖。
圖18是表示實(shí)施例2的前置解碼器18B的結(jié)構(gòu)的方框圖。
圖19是表示圖18中的縱向塊選擇電路的結(jié)構(gòu)的電路圖。
圖20是表示圖18中的橫向塊選擇電路的結(jié)構(gòu)的電路圖。
圖21是用以說明適用本發(fā)明的、在地址區(qū)的底部和頂部?jī)蓚?cè)均設(shè)置4k字存儲(chǔ)塊的雙引導(dǎo)型存儲(chǔ)陣列的示圖。
圖22是說明實(shí)現(xiàn)組合兩芯片時(shí)的雙引導(dǎo)的結(jié)構(gòu)的示圖。
圖23是說明實(shí)現(xiàn)組合兩芯片時(shí)的底部引導(dǎo)的結(jié)構(gòu)的示圖。
圖24是說明實(shí)現(xiàn)組合兩芯片時(shí)的頂部引導(dǎo)的結(jié)構(gòu)的示圖。
圖25是說明實(shí)現(xiàn)組合兩芯片時(shí)的無(wú)引導(dǎo)型的結(jié)構(gòu)的示圖。
圖26是傳統(tǒng)的閃速存儲(chǔ)器的陣列結(jié)構(gòu)的示圖。
圖27是表示產(chǎn)生存儲(chǔ)塊的選擇信號(hào)的傳統(tǒng)的塊選擇解碼器結(jié)構(gòu)的方框圖。
圖28是表示傳統(tǒng)的地址輸入緩沖器516的結(jié)構(gòu)的電路圖。
圖29是另一種傳統(tǒng)閃速存儲(chǔ)器的陣列結(jié)構(gòu)的示圖。
具體實(shí)施例方式
以下，參照附圖對(duì)本發(fā)明的實(shí)施例進(jìn)行詳細(xì)說明。另外，圖中同一符號(hào)表示相同或相當(dāng)?shù)牟糠帧?br>
實(shí)施例1圖1是表示本發(fā)明實(shí)施例1的非易失存儲(chǔ)裝置結(jié)構(gòu)的簡(jiǎn)略框圖。
參照?qǐng)D1，非易失半導(dǎo)體存儲(chǔ)裝置1包括輸入輸出數(shù)據(jù)緩沖器22，進(jìn)行寫入、讀出、擦除的控制的控制部分2，行/列解碼器20，Y門24，以及存儲(chǔ)陣列26。
輸入輸出數(shù)據(jù)緩沖器22，在寫入時(shí)從芯片的外部接受信號(hào)DQ0～DQ15，在讀出時(shí)向芯片的外部輸出信號(hào)DQ0～DQ15。
控制部分2包括程序設(shè)計(jì)&校驗(yàn)電路4，讀出放大器6，內(nèi)部控制器8，地址緩沖器16，前置解碼器18，以及切換信號(hào)發(fā)生電路10。內(nèi)部控制器8，接受來自外部的信號(hào)CE、WE、OE、RP、WP等控制信號(hào)，辨認(rèn)由外部供給的指示并對(duì)地址緩沖器16、前置解碼器18及程序設(shè)計(jì)&校驗(yàn)電路4進(jìn)行控制。并且內(nèi)部控制器8，在將電源接入芯片時(shí)向切換信號(hào)發(fā)生電路10輸出的通電復(fù)位信號(hào)POR激活一定時(shí)間后進(jìn)行復(fù)位解除。
切換信號(hào)發(fā)生電路10按照預(yù)定的設(shè)定輸出信號(hào)BOOTE。地址緩沖器16，分別接受由外部供給的地址信號(hào)的地址位ext.A0～ext.A18，向前置解碼器18輸出地址位A0～A18。前置解碼器18，根據(jù)由內(nèi)部控制器8供給的信號(hào)BLKSEL等控制信號(hào)和由切換信號(hào)發(fā)生電路10供給的信號(hào)BOOTE進(jìn)行操作的切換，并改變地址位A0～A18的解碼結(jié)果。前置解碼器18向行/列解碼器20輸出解碼結(jié)果。
存儲(chǔ)陣列26含有各自具有4k字的存儲(chǔ)量的存儲(chǔ)塊B000～B007和各自具有32k字的存儲(chǔ)量的存儲(chǔ)塊B008～B022、B100。但是，存儲(chǔ)塊B100是通常不被使用的區(qū)域，但為了存儲(chǔ)陣列的制造上的方便以及保持圖案的連續(xù)性，設(shè)為與存儲(chǔ)塊B008～B022同樣的結(jié)構(gòu)。
存儲(chǔ)塊B000～B007是存儲(chǔ)量比普通的存儲(chǔ)塊小的引導(dǎo)塊與參數(shù)塊。不需要引導(dǎo)塊時(shí)，通過焊接選擇等將信號(hào)BOOTE設(shè)為L(zhǎng)電平。在擦除時(shí)信號(hào)BLKSEL為H電平時(shí)，控制部分2進(jìn)行橫向排列的四個(gè)存儲(chǔ)塊的同時(shí)選擇。并且，此時(shí)控制部分2進(jìn)行縱向的兩個(gè)存儲(chǔ)塊的同時(shí)選擇。結(jié)果進(jìn)行8個(gè)存儲(chǔ)塊B000～B007等的選擇。引導(dǎo)塊與參數(shù)塊可作為具有與普通存儲(chǔ)塊同樣容量的一個(gè)存儲(chǔ)塊成批擦除。
圖2是說明存儲(chǔ)陣列26的各存儲(chǔ)塊上矩陣狀排列的存儲(chǔ)晶體管MT的剖視圖。
參照?qǐng)D2，存儲(chǔ)晶體管MT包括在襯底SUB上形成的雜質(zhì)區(qū)即源極S與漏極D，在源極S和漏極D之間的區(qū)域的上部形成的浮動(dòng)?xùn)臚，以及浮動(dòng)?xùn)臚的上部形成的控制柵極G。
可通過使供給控制柵極的電壓VG、供給源極的電壓VS、供給漏極的電壓VD以及供給襯底部分的電壓VWELL滿足預(yù)定的條件來改變向存儲(chǔ)晶體管MT的浮動(dòng)?xùn)臚充電的電荷量，從而，存儲(chǔ)晶體管MT的閾值電壓變化，因此，存儲(chǔ)晶體管MT能夠存儲(chǔ)由閾值電壓的值提供的信息。
圖3是表示圖1中的切換信號(hào)發(fā)生電路10的結(jié)構(gòu)的電路圖。
參照?qǐng)D3，切換信號(hào)發(fā)生電路10包括在被供給信號(hào)#NOBOOT的焊盤56和節(jié)點(diǎn)N2之間連接的電阻32，在被供給信號(hào)#BOOT的焊盤58和節(jié)點(diǎn)N1之間連接的電阻34，在節(jié)點(diǎn)N1和供給電源電位VCC的節(jié)點(diǎn)之間連接的電容36，在節(jié)點(diǎn)N2和接地節(jié)點(diǎn)之間連接的電容42，在節(jié)點(diǎn)N2上連接輸入端且在節(jié)點(diǎn)N1上連接輸出端的倒相器38，在節(jié)點(diǎn)N1上連接輸入端且在節(jié)點(diǎn)N2上連接輸出端的倒相器40，在節(jié)點(diǎn)N2上連接輸入端的倒相器44，以及接受倒相器44的輸出而反相并輸出信號(hào)BOOTE的倒相器46。
圖4是用以說明對(duì)圖3的切換信號(hào)發(fā)生電路的焊接選擇的示圖。
圖5是用以說明信號(hào)#NOBOOT、#BOOT的設(shè)定狀態(tài)和切換用的信號(hào)BOOTE之間的關(guān)系的示圖。
參照?qǐng)D4、圖5，將供給信號(hào)#NOBOOT的焊盤56設(shè)定至L電平時(shí)，用導(dǎo)線54將在芯片50周圍的多個(gè)引線中被供給接地電位的引線52和焊盤56相連。這時(shí)，焊盤58不與任何引線連接，或者用另一導(dǎo)線與被供給電源電位的引線連接。如此設(shè)定時(shí)，用以切換的信號(hào)BOOTE被設(shè)定為L(zhǎng)電平。
信號(hào)BOOTE設(shè)定為L(zhǎng)電平時(shí)，圖1的存儲(chǔ)塊B000～B007作為一個(gè)具有32k字存儲(chǔ)量的存儲(chǔ)塊，能用一次指示成批擦除。在不需要引導(dǎo)塊的場(chǎng)合，為了縮短擦除時(shí)間，就這樣選擇焊接，進(jìn)行非易失半導(dǎo)體存儲(chǔ)裝置的生產(chǎn)。
另一方面，不是用導(dǎo)線54進(jìn)行連接，而是用導(dǎo)線55將引線52和焊盤58連接時(shí)，信號(hào)#BOOT被設(shè)定為L(zhǎng)電平。在這種場(chǎng)合焊盤56可采用其它導(dǎo)線與供給電源電位的引線連接，也可為未連接狀態(tài)。這樣設(shè)定時(shí)，用以切換的信號(hào)BOOTE被設(shè)定為H電平。
當(dāng)信號(hào)BOOTE設(shè)定為H電平時(shí)，相當(dāng)于需要引導(dǎo)塊的場(chǎng)合，存儲(chǔ)塊B000～B007各自作為基本的擦除單位使用。
圖6是用以說明圖1的前置解碼器的結(jié)構(gòu)的方框圖。
參照?qǐng)D6，前置解碼器18包括接受地址位A15、A16、A17、A18并輸出信號(hào)BOP的四輸入端NOR電路62，作為控制信號(hào)接受信號(hào)BOOTE、BLKSEL及BOP并將按照地址位A14、A17、A18進(jìn)行縱向的存儲(chǔ)塊位置的選擇的信號(hào)BAVS0、BAVS1、BAVM0～BAVM3輸出的縱向塊選擇電路64，作為控制信號(hào)接受信號(hào)BOOTE、BLKSEL及BOP并將用以根據(jù)地址位A12、A13、A15、A16進(jìn)行橫向的存儲(chǔ)塊位置的選擇的信號(hào)BAH0～BAH3輸出的橫向塊選擇電路66，接受地址位A6～A15并輸出與行選擇相關(guān)的前置解碼信號(hào)PDROW的前置解碼電路68，以及基于地址位A0～A5輸出與列選擇相關(guān)的前置解碼信號(hào)PDCOL的前置解碼電路70。
基于信號(hào)BAVS0、BAVS1、BAVM0～BAVM3與信號(hào)BAH0～BAH3、前置解碼信號(hào)PDROW，行解碼器72進(jìn)行行選擇。并且基于信號(hào)BAH0～BAH3與前置解碼信號(hào)PDCOL，列解碼器74進(jìn)行列選擇。
作為控制信號(hào)供給的信號(hào)BOOTE是由圖1的切換信號(hào)發(fā)生電路10產(chǎn)生的信號(hào)，在需要4k字引導(dǎo)塊時(shí)設(shè)定至H電平。并且信號(hào)BLKSEL是圖1的內(nèi)部控制器8的輸出信號(hào)，是控制多個(gè)存儲(chǔ)塊的同時(shí)選擇操作的信號(hào)。
圖7是用以說明圖6的縱向塊選擇電路的結(jié)構(gòu)的電路圖。
參照?qǐng)D7，縱向塊選擇電路64包括按照地址位A14輸出信號(hào)BAVS0、BAVS1的地址解碼部分82和按照地址位A17、A18輸出信號(hào)BAVM0～BAVM3的地址解碼部分84。
地址解碼部分82包括在信號(hào)BLKSEL為H電平，且信號(hào)BOOTE為L(zhǎng)電平時(shí)，輸出H電平的信號(hào)而在其它情況下輸出L電平的信號(hào)的門電路86，在信號(hào)BOOTE為H電平，且地址位A14為L(zhǎng)電平時(shí)，輸出H電平的信號(hào)而在其它情況下輸出L電平的信號(hào)的門電路88，以及接受信號(hào)BOOTE與地址位A14的AND電路90。
地址解碼部分82還包括接受門電路86、88的輸出的OR電路92，接受門電路86的輸出和AND電路90的輸出的OR電路94，接受OR電路92的輸出和信號(hào)BOP并輸出信號(hào)BAVS0的AND電路96，以及接受OR電路94的輸出和信號(hào)BOP并輸出信號(hào)BAVS1的AND電路98。
地址解碼部分84包括接受信號(hào)BOP和地址位A17、A18并輸出信號(hào)BAVM0的三輸入端的NOR電路102，在信號(hào)BOP為L(zhǎng)電平時(shí)被激活地址位A17為H電平且地址位A18為L(zhǎng)電平時(shí)將信號(hào)BAVM1激活的門電路104，在地址位A17為L(zhǎng)電平且地址位A18為H電平時(shí)將信號(hào)BAVM2激活的門電路106，以及接受地址位A17、A18并輸出信號(hào)BAVM3的AND電路108。
之所以不向門電路106與AND電路108輸入信號(hào)BOP，是因?yàn)榈刂肺籄18為H電平時(shí)，圖6的NOR電路62將BOP設(shè)定至L電平，無(wú)需輸入。
另外，當(dāng)信號(hào)BOOTE為H電平時(shí)，縱向塊選擇電路64的操作與傳統(tǒng)的縱向塊選擇電路完全相同。在信號(hào)BOOTE為L(zhǎng)電平且信號(hào)BLKSEL為L(zhǎng)電平時(shí)，縱向塊選擇電路64的操作也與傳統(tǒng)的縱向塊選擇電路完全相同。
在信號(hào)BOOTE為L(zhǎng)電平且信號(hào)BLKSEL為H電平時(shí)，不管地址位A14處于L電平還是H電平，信號(hào)BAVS0、BAVS1同時(shí)成為H電平，進(jìn)行縱向的兩存儲(chǔ)塊的同時(shí)選擇。
圖8是表示圖6中的橫向塊選擇電路的結(jié)構(gòu)的電路圖。
參照?qǐng)D8，橫向塊選擇電路66包括按照信號(hào)BOP決定將地址位A12、A13作為選擇地址位SA0、SA1選擇還是將地址位A15、A16作為選擇地址位SA0、SA1選擇的地址選擇部分110，進(jìn)行選擇地址位SA0、SA1的解碼的地址解碼部分112，以及決定地址解碼部分112的輸出是否有效的輸出部分114。
地址選擇部分110包括接受信號(hào)BOP并加以反相的倒相器116，接受地址位A12和信號(hào)BOP的NAND電路118，接受地址位A15和倒相器116的輸出的NAND電路120，以及接受NAND電路118、120的輸出并將選擇地址位SA0輸出的NAND電路122。
地址選擇部分110還包括接受地址位A13和信號(hào)BOP的NAND電路124，接受地址位A16和倒相器116的輸出的NAND電路126，接受NAND電路124、126的輸出并將選擇地址位SA1輸出的NAND電路128。
地址解碼部分112包括檢出選擇地址位SA0、SA1均為L(zhǎng)電平的情況的解碼門電路130，檢出選擇地址位SA0為H電平且選擇地址位SA1為L(zhǎng)電平的情況的解碼門電路132，檢出選擇地址位SA0為L(zhǎng)電平且選擇地址位SA1為H電平的情況的解碼門電路134，以及檢出選擇地址位SA0、SA1同時(shí)為H電平的情況的解碼門電路136。
輸出部分114包括探測(cè)信號(hào)BLKSEL、BOP同時(shí)為H電平且信號(hào)BOOTE為L(zhǎng)電平的情況的門電路138，接受門電路138的輸出和解碼門電路130的輸出并將信號(hào)BAH0輸出的OR電路140，接受門電路138的輸出和解碼門電路132的輸出并將信號(hào)BAH1輸出的OR電路142，接受門電路138的輸出和解碼門電路134的輸出并將信號(hào)BAH2輸出的OR電路144，以及接受門電路138的輸出和解碼門電路136的輸出并將信號(hào)BAH3輸出的OR電路146。
當(dāng)信號(hào)BOOTE為H電平時(shí)，圖8所示的橫向塊選擇電路66的操作與傳統(tǒng)的橫向塊選擇電路完全相同。當(dāng)信號(hào)BOOTE為L(zhǎng)電平且信號(hào)BLKSEL為L(zhǎng)電平時(shí)，橫向塊選擇電路66的操作也與傳統(tǒng)的橫向塊選擇電路完全相同。
在信號(hào)BOOTE為L(zhǎng)電平且信號(hào)BLKSEL為H電平時(shí)，不管地址位A12、A13是L電平還是H電平，信號(hào)BAH0、BAH1、BAH2、BAH3同時(shí)成為H電平，進(jìn)行橫向排列的四存儲(chǔ)塊的同時(shí)選擇。此時(shí)，在圖7的縱向塊選擇電路中，不管地址位A14是L電平還是H電平，信號(hào)BAVS0、BAVS1同時(shí)成為H電平，進(jìn)行縱向的兩存儲(chǔ)塊的同時(shí)選擇，因此，結(jié)果多存儲(chǔ)塊B000～B007等8個(gè)存儲(chǔ)塊被選擇。
圖9是用以說明圖1中的內(nèi)部控制器的存儲(chǔ)塊擦除時(shí)的操作流程的流程圖。
參照?qǐng)D9，就本發(fā)明實(shí)施例1的閃速存儲(chǔ)器中對(duì)作為本發(fā)明特征的存儲(chǔ)塊單位的擦除操作進(jìn)行說明。
以成批方式進(jìn)行存儲(chǔ)塊擦除是閃速存儲(chǔ)器的特征。但是，在擦除操作過程中，對(duì)于整個(gè)存儲(chǔ)塊的存儲(chǔ)單元成批地施加脈沖，是指步驟S2中的存儲(chǔ)塊成批寫入，在步驟S4中進(jìn)行的存儲(chǔ)塊成批擦除脈沖1的施加，在步驟S5中進(jìn)行的存儲(chǔ)塊成批軟寫入，以及在步驟S7中進(jìn)行的存儲(chǔ)塊成批擦除脈沖2的施加。另外，所謂存儲(chǔ)塊成批軟寫入，是指比在步驟S2中進(jìn)行的寫入脈沖施加時(shí)間更短或?qū)⑹┘拥拿}沖電壓抑制得較低的較弱的成批寫入。
本發(fā)明中，執(zhí)行步驟S2、S4、S5、S7等四步驟時(shí)，能夠?qū)?個(gè)4k字的存儲(chǔ)塊B000～B007用圖7所示的縱向塊選擇電路64與圖8所示的橫向塊選擇電路66來同時(shí)選擇。在這四個(gè)步驟中，可將8個(gè)4k字存儲(chǔ)塊作為1個(gè)主存儲(chǔ)塊(32k字存儲(chǔ)塊)進(jìn)行處理。
按順序說明圖9的操作流程時(shí)，從外部輸入擦除指令和對(duì)應(yīng)的地址時(shí)，在步驟S1中開始擦除操作。在步驟S2中指示對(duì)成為擦除對(duì)象的存儲(chǔ)塊的成批寫入。內(nèi)部控制器8在執(zhí)行步驟S2時(shí)，將信號(hào)BLKSEL設(shè)定至H電平。從而進(jìn)行多個(gè)存儲(chǔ)塊的同時(shí)選擇，因此，在設(shè)定為不使用4k字的場(chǎng)合，圖1的存儲(chǔ)塊B000～B007同時(shí)被選擇并被成批地施加寫入脈沖。
這種信號(hào)BLKSEL僅在擦除存儲(chǔ)塊的存儲(chǔ)單元上成批地供給脈沖的步驟中才被設(shè)定為H電平。就是說，執(zhí)行步驟S2外的其它步驟S4、S5、S7時(shí)，設(shè)定為H電平，其它場(chǎng)合設(shè)定為L(zhǎng)電平。
接著進(jìn)入步驟S3執(zhí)行擦除校驗(yàn)1。擦除校驗(yàn)1是確認(rèn)指定的存儲(chǔ)塊的存儲(chǔ)晶體管的閾值電壓是否成為對(duì)應(yīng)于預(yù)定的擦除狀態(tài)的閾值電壓的操作。在未達(dá)到一定的擦除狀態(tài)時(shí)，擦除校驗(yàn)失敗(Fail)進(jìn)入步驟S4，存儲(chǔ)塊成批擦除脈沖施加在擦除對(duì)象存儲(chǔ)塊上。步驟S4中的擦除脈沖的施加結(jié)束時(shí)，再次進(jìn)入步驟S3執(zhí)行擦除校驗(yàn)1。
在步驟S3中，擦除校驗(yàn)1為通過(Pass)時(shí)進(jìn)入步驟S5，并進(jìn)行存儲(chǔ)塊成批軟寫入。然后進(jìn)入步驟S6執(zhí)行擦除校驗(yàn)2。當(dāng)擦除校驗(yàn)2未完成時(shí)，進(jìn)入步驟S7向選擇存儲(chǔ)塊供給存儲(chǔ)塊成批擦除脈沖2。然后進(jìn)入步驟S6，再次執(zhí)行擦除校驗(yàn)2。
如在步驟S6中擦除校驗(yàn)2為通過，則在步驟S8中執(zhí)行檢測(cè)過擦除狀態(tài)的過擦除校驗(yàn)。所謂過擦除是指由于擦除脈沖的施加，存儲(chǔ)晶體管的閾值電壓超過預(yù)定范圍的變化。
當(dāng)檢測(cè)出過擦除，且過擦除校驗(yàn)失敗時(shí)，在步驟S9中進(jìn)行過擦除恢復(fù)操作。然后在步驟S10中進(jìn)行閾值電壓Vth的下限值的檢驗(yàn)即校驗(yàn)，若該結(jié)果為失敗時(shí)，返回步驟S9。如果步驟S10中校驗(yàn)結(jié)果為通過時(shí)，在步驟S8中再次進(jìn)行過擦除校驗(yàn)。在步驟S8中，若該結(jié)果為通過時(shí)，進(jìn)入步驟S11存儲(chǔ)塊擦除的操作結(jié)束。
切換信號(hào)發(fā)生電路的變形例圖10是用以說明圖3中說明的切換信號(hào)發(fā)生電路的第一變形例的電路圖。
參照?qǐng)D10，切換信號(hào)發(fā)生電路10A包括在被供給信號(hào)#BOOT的焊盤152和節(jié)點(diǎn)N3之間連接的電阻156，接受通電復(fù)位信號(hào)POR并進(jìn)行反相的倒相器154，在電源節(jié)點(diǎn)和節(jié)點(diǎn)N3之間連接且其柵極接受倒相器154的輸出的P型溝道MOS晶體管158，以及在電源節(jié)點(diǎn)和節(jié)點(diǎn)N3之間連接的電容160。
切換信號(hào)發(fā)生電路10A還包括輸入端連接在節(jié)點(diǎn)N3且輸出端連接在節(jié)點(diǎn)N4的倒相器164，在電源節(jié)點(diǎn)和節(jié)點(diǎn)N3之間連接且其柵極與節(jié)點(diǎn)N4連接的P型溝道MOS晶體管162，在節(jié)點(diǎn)N4和接地節(jié)點(diǎn)之間連接的電容166，輸入端連接在節(jié)點(diǎn)N4的倒相器168，以及接受倒相器168的輸出并加以反相然后輸出信號(hào)BOOTE的倒相器170。
圖11是說明圖10所示的切換信號(hào)發(fā)生電路的設(shè)定和輸出的示圖。
參照?qǐng)D11，通過導(dǎo)線焊接選擇在被供給接地電位的引線上連接焊盤152時(shí)，信號(hào)#BOOT設(shè)定為L(zhǎng)電平，相應(yīng)地信號(hào)BOOTE設(shè)定為H電平。
另一方面，用導(dǎo)線將焊盤152連接到接受電源電位的引線時(shí)，或處于開路不與引線連接的狀態(tài)下，信號(hào)BOOTE設(shè)定為L(zhǎng)電平。也可如此對(duì)切換信號(hào)發(fā)生電路10進(jìn)行更改。
圖12是表示切換信號(hào)發(fā)生電路的第二變形例的電路圖。
參照?qǐng)D12，切換信號(hào)發(fā)生電路10B包括接受通電復(fù)位信號(hào)POR并加以反相的倒相器172，在電源節(jié)點(diǎn)和節(jié)點(diǎn)N5之間連接的、其柵極接受倒相器172的輸出的P型溝道MOS晶體管174，在節(jié)點(diǎn)N5和節(jié)點(diǎn)N6之間連接的、可由激光光束切斷的熔絲元件176，以及在節(jié)點(diǎn)N6和接地節(jié)點(diǎn)之間連接的、其柵極接受倒相器172的輸出的N型溝道MOS晶體管178。
切換信號(hào)發(fā)生電路10B還包括輸入端連接在節(jié)點(diǎn)N5且輸出端連接在節(jié)點(diǎn)N7的倒相器182，在電源節(jié)點(diǎn)和節(jié)點(diǎn)N5之間連接的、其柵極與節(jié)點(diǎn)N7連接的P型溝道MOS晶體管174，接受倒相器172的輸出并加以反相的倒相器184，接受倒相器182的輸出和倒相器184的輸出的NOR電路186，接受NOR電路186的輸出并加以反相的倒相器188，以及接受倒相器188的輸出并反相然后輸出信號(hào)BOOTE的倒相器190。
圖13是用以說明熔絲元件的狀態(tài)和控制切換的信號(hào)BOOTE之間的關(guān)系的示圖。
參照?qǐng)D12、圖13，熔絲元件176被激光束切斷時(shí)，節(jié)點(diǎn)N5保持H電平而節(jié)點(diǎn)N7成為L(zhǎng)電平。然后，在通電復(fù)位被解除后，倒相器184的輸出也成為L(zhǎng)電平。這樣用以切換控制的信號(hào)BOOTE被設(shè)定為H電平。
另一方面，在熔絲元件176處于導(dǎo)通狀態(tài)時(shí)，若通電復(fù)位被解除，則節(jié)點(diǎn)N5設(shè)定為L(zhǎng)電平，其結(jié)果節(jié)點(diǎn)N7設(shè)定為H電平。這樣NOR電路186的輸出成為L(zhǎng)電平，因此，用以切換的信號(hào)BOOTE設(shè)定為L(zhǎng)電平。
非易失半導(dǎo)體存儲(chǔ)裝置這樣的半導(dǎo)體存儲(chǔ)裝置中存在不良存儲(chǔ)單元時(shí)，為與冗余存儲(chǔ)單元進(jìn)行置換往往設(shè)有切斷熔絲元件的工序。因此，在這種切斷工序中，若切斷切換信號(hào)發(fā)生電路的熔絲元件，則無(wú)需使用特別的裝置也能改變切換信號(hào)的設(shè)定。
圖14是表示切換信號(hào)發(fā)生電路的第三變形例的電路圖。
參照?qǐng)D14，切換信號(hào)發(fā)生電路10C包括接受通電復(fù)位信號(hào)POR并加以反相的倒相器192，在電源節(jié)點(diǎn)和節(jié)點(diǎn)N8之間連接的、其柵極接受倒相器192的輸出的P型溝道MOS晶體管196，將節(jié)點(diǎn)N8和比普通電源電位高的電源電位HVCC有選擇地與節(jié)點(diǎn)N9連接的開關(guān)198，在節(jié)點(diǎn)N9和節(jié)點(diǎn)N10之間連接的存儲(chǔ)晶體管200，在節(jié)點(diǎn)N10和接地節(jié)點(diǎn)之間連接的開關(guān)202，以及用以控制存儲(chǔ)晶體管200的控制柵極的開關(guān)194。
存儲(chǔ)晶體管200，具有與本發(fā)明的非易失半導(dǎo)體存儲(chǔ)裝置的存儲(chǔ)陣列所包含的存儲(chǔ)晶體管相同的結(jié)構(gòu)。因此，無(wú)需增加新的工序，可通過變更設(shè)計(jì)圖案來將存儲(chǔ)晶體管200設(shè)在切換信號(hào)發(fā)生電路10C的內(nèi)部。開關(guān)198、194、202，為在預(yù)定的測(cè)試模式中按照擦除指令或程序指令，控制節(jié)點(diǎn)N9、節(jié)點(diǎn)N10及存儲(chǔ)晶體管200的控制柵極而設(shè)置。在這種預(yù)定的測(cè)試模式中，設(shè)定存儲(chǔ)晶體管200的浮動(dòng)?xùn)诺谋３謨?nèi)容。
在設(shè)定存儲(chǔ)晶體管200的存儲(chǔ)內(nèi)容之后，開關(guān)194將倒相器192的輸出供給存儲(chǔ)晶體管200的控制柵極，且開關(guān)198連接節(jié)點(diǎn)N8和節(jié)點(diǎn)N9，開關(guān)202將節(jié)點(diǎn)N10連接到接地節(jié)點(diǎn)。
切換信號(hào)發(fā)生電路10C還包括輸入端連接在節(jié)點(diǎn)N8且輸出端連接在節(jié)點(diǎn)N10的倒相器206，在電源節(jié)點(diǎn)和節(jié)點(diǎn)N8之間連接的、其柵極與節(jié)點(diǎn)N10連接的P型溝道MOS晶體管204，接受倒相器192的輸出并加以反相的倒相器208，接受倒相器206的輸出和倒相器208的輸出的NOR電路210，接受NOR電路210的輸出并加以反相的倒相器212，以及接受倒相器212的輸出并反相然后輸出信號(hào)BOOTE的倒相器214。
圖15是在圖14的切換信號(hào)發(fā)生電路的存儲(chǔ)晶體管上設(shè)定的閾值電壓和信號(hào)BOOTE之間的關(guān)系的示圖。
參照?qǐng)D14、圖15，當(dāng)存儲(chǔ)晶體管200的閾值電壓Vth高于預(yù)定電壓時(shí)，即使倒相器192的輸出被激活，存儲(chǔ)晶體管200也成為非導(dǎo)通狀態(tài)。因此，成為與圖12中熔絲元件176被切斷時(shí)的狀態(tài)同樣的狀態(tài)，且與此相應(yīng)地信號(hào)BOOTE被設(shè)定為H電平。
另一方面，當(dāng)存儲(chǔ)晶體管200的閾值電壓Vth低于預(yù)定的值時(shí)，若倒相器192的輸出成為H電平，則存儲(chǔ)晶體管200導(dǎo)通，節(jié)點(diǎn)N9與節(jié)點(diǎn)N10連接。因此，成為與圖12的電路中熔絲元件176導(dǎo)通時(shí)同樣的狀態(tài)，信號(hào)BOOTE被設(shè)定為L(zhǎng)電平。
這樣，由于本發(fā)明中采用了制造非易失存儲(chǔ)單元的工藝流程，即使為設(shè)定信號(hào)BOOTE，而使用與非易失存儲(chǔ)單元同樣的存儲(chǔ)晶體管也不用增加制造工序，能夠很好地發(fā)生切換信號(hào)。
實(shí)施例1的變形例在以上的實(shí)施例中，就通過在施加多個(gè)同時(shí)存在的固定脈沖時(shí)在圖1的前置解碼器18中的存儲(chǔ)塊選擇用一次指示同時(shí)擦除多個(gè)存儲(chǔ)塊的結(jié)構(gòu)進(jìn)行了說明，但在內(nèi)部控制器中，按照一次來自外部的指示依次進(jìn)行多個(gè)存儲(chǔ)塊的擦除，能夠進(jìn)行從外部看時(shí)同樣的操作。
圖16是用以說明實(shí)施例1的變形例的非易失半導(dǎo)體存儲(chǔ)裝置的結(jié)構(gòu)的方框圖。
參照?qǐng)D16，非易失半導(dǎo)體存儲(chǔ)裝置221，由控制部分2A代替圖1中說明的非易失半導(dǎo)體存儲(chǔ)裝置1的結(jié)構(gòu)中的控制部分2。控制部分2A設(shè)有內(nèi)部控制器8A和前置解碼器18A，分別代替圖1的控制部分2的結(jié)構(gòu)中的內(nèi)部控制器8和前置解碼器18。其它部分的非易失半導(dǎo)體存儲(chǔ)裝置221的結(jié)構(gòu)與圖1所示的非易失半導(dǎo)體存儲(chǔ)裝置1相同，因此不重復(fù)說明。
前置解碼器18A進(jìn)行與圖27中說明的傳統(tǒng)的存儲(chǔ)塊選擇操作同樣的操作。
圖17是用以說明圖16中的內(nèi)部控制器的擦除操作的流程圖。
參照?qǐng)D17，內(nèi)部控制器8A從外部通過控制信號(hào)來接受預(yù)定存儲(chǔ)塊的擦除指示時(shí)，在步驟S21中開始擦除操作。
在步驟S22中，指示向成為擦除對(duì)象的存儲(chǔ)塊成批寫入。接著，進(jìn)入步驟S23執(zhí)行擦除校驗(yàn)1。擦除校驗(yàn)1是確認(rèn)指定的存儲(chǔ)塊的存儲(chǔ)晶體管的閾值電壓是否成為對(duì)應(yīng)于預(yù)定的擦除狀態(tài)的閾值電壓的操作。在未達(dá)到一定的擦除狀態(tài)時(shí)，擦除校驗(yàn)失敗且進(jìn)入步驟S24，存儲(chǔ)塊成批擦除脈沖施加在擦除對(duì)象存儲(chǔ)塊上。若步驟S24中的擦除脈沖的施加結(jié)束，再次進(jìn)入步驟S23執(zhí)行擦除校驗(yàn)1。
在步驟S23中擦除校驗(yàn)1為通過時(shí)，進(jìn)入步驟S25執(zhí)行存儲(chǔ)塊成批軟寫入。然后進(jìn)入步驟S26執(zhí)行擦除校驗(yàn)2。在未完成擦除校驗(yàn)2的場(chǎng)合，進(jìn)入步驟S27，向選擇存儲(chǔ)塊供給存儲(chǔ)塊成批擦除脈沖2。然后進(jìn)入步驟S26再次執(zhí)行擦除校驗(yàn)2。
在步驟S26中擦除校驗(yàn)2為通過時(shí)，在步驟S28中進(jìn)行檢測(cè)過擦除狀態(tài)的過擦除校驗(yàn)。
檢測(cè)出過擦除，即過擦除校驗(yàn)為失敗時(shí)，在步驟S29中進(jìn)行過擦除恢復(fù)操作。然后，在步驟S30中進(jìn)行閾值電壓Vth的下限值的檢驗(yàn)即校驗(yàn)，若該結(jié)果為失敗則返回步驟S29。
在步驟S30中若校驗(yàn)結(jié)果為通過，則在步驟S28中再次進(jìn)行過擦除校驗(yàn)。在步驟S28中若結(jié)果為通過則進(jìn)入步驟S31。
在步驟S31中，檢驗(yàn)由切換信號(hào)發(fā)生部分產(chǎn)生的信號(hào)BOOTE。若信號(hào)BOOTE為H電平，則意味著需要引導(dǎo)塊，因此，只擦除最初指定的存儲(chǔ)塊并進(jìn)入步驟S34結(jié)束擦除操作。
另一方面，若信號(hào)BOOTE為L(zhǎng)電平，則意味著不需要引導(dǎo)塊，因此，4k字的存儲(chǔ)塊B000～B007成為成批擦除的對(duì)象。因此，進(jìn)入步驟S32，且判斷此時(shí)擦除結(jié)束的存儲(chǔ)塊是否是成為成批擦除的對(duì)象的存儲(chǔ)塊中的最終存儲(chǔ)塊。
當(dāng)不是最終存儲(chǔ)塊時(shí)進(jìn)入步驟S33，擦除對(duì)象變更為下一存儲(chǔ)塊。例如剛擦除的存儲(chǔ)塊為存儲(chǔ)塊B000時(shí)，擦除對(duì)象變更為下一個(gè)存儲(chǔ)塊B001。然后再次進(jìn)入步驟S22執(zhí)行成為對(duì)象的存儲(chǔ)塊的成批擦除。
在步驟S32中若檢測(cè)出存儲(chǔ)塊為最終存儲(chǔ)塊時(shí)，即從存儲(chǔ)塊B000依次進(jìn)行擦除且此時(shí)結(jié)束擦除的存儲(chǔ)塊為B007時(shí)，進(jìn)入步驟S34。并且若此時(shí)擦除的存儲(chǔ)塊不是4k字的存儲(chǔ)塊而是存儲(chǔ)塊B008～B022時(shí)，也同樣進(jìn)入步驟S34結(jié)束擦除操作。
這樣即使不進(jìn)行多個(gè)存儲(chǔ)塊的同時(shí)選擇，也可以在控制器中裝入按照一次擦除指示對(duì)多個(gè)存儲(chǔ)塊進(jìn)行逐塊的擦除的時(shí)序。
實(shí)施例2實(shí)施例1中，就能夠用預(yù)定的設(shè)定對(duì)個(gè)別地擦除圖1的4k字的存儲(chǔ)塊B000～B007的場(chǎng)合和成批地擦除的場(chǎng)合進(jìn)行切換的非易失存儲(chǔ)器作了說明。這時(shí)為了存儲(chǔ)陣列的連續(xù)性而需設(shè)置存儲(chǔ)塊B100，但它是常時(shí)不被使用的區(qū)域。無(wú)需4k字存儲(chǔ)塊的場(chǎng)合，可構(gòu)成前置解碼器，以取代存儲(chǔ)塊B000～B007而選擇傳統(tǒng)上不使用的存儲(chǔ)塊B100。
圖18是表示實(shí)施例2中的前置解碼器18B的結(jié)構(gòu)的方框圖。
參照?qǐng)D18，前置解碼器18B在圖6中說明的前置解碼器18的結(jié)構(gòu)中，以BOP發(fā)生電路62B取代了NOR電路62，以縱向塊選擇電路64B取代了縱向塊選擇電路64，以橫向塊選擇電路66B取代了橫向塊選擇電路66。其它部分的前置解碼器18B的結(jié)構(gòu)與圖6中說明的前置解碼器18相同，因此不重復(fù)說明。
BOP發(fā)生電路62B包括接受地址位A15、A16、A17、A18的四輸入端NOR電路222，以及接受NOR電路222的輸出和信號(hào)BOOTE并輸出信號(hào)BOP的AND電路223。
在實(shí)施例1中，這種信號(hào)BOP是在對(duì)應(yīng)于不使用的存儲(chǔ)塊B100的地址輸入時(shí)，將前置解碼器的操作切換為選擇存儲(chǔ)塊B000～B007的操作的信號(hào)。在圖18所示的結(jié)構(gòu)中，信號(hào)BOOTE為L(zhǎng)電平時(shí)，信號(hào)BOP常時(shí)被去激活至L電平，存儲(chǔ)塊B000～B007不會(huì)被選中，而代之以選擇32k字的存儲(chǔ)塊B100。因此，由外部給與的擦除指示與圖30中說明的存儲(chǔ)陣列700一樣用16次來完成。
圖19是表示圖18中的縱向塊選擇電路的結(jié)構(gòu)的電路圖。
參照?qǐng)D19，縱向塊選擇電路64B含有地址解碼部分82A，代替圖7中說明的縱向塊選擇電路64的結(jié)構(gòu)中的地址解碼部分82。其它部分的縱向塊選擇電路64B的結(jié)構(gòu)與圖7中說明的縱向塊選擇電路64相同，因此不重復(fù)說明。
地址解碼部分82A含有在信號(hào)BOP被激活為H電平時(shí)將地址位A14反相并輸出信號(hào)BAVS0的門電路224，以及接受信號(hào)BOP和地址位A14并輸出信號(hào)BAVS1的AND電路226。
在信號(hào)BOP被去激活至L電平時(shí)，選擇縱向存儲(chǔ)塊的信號(hào)BAVS0、BAVS1同時(shí)被去激活至L電平，存儲(chǔ)塊B000～B007成為未被選擇的狀態(tài)。另一方面，在信號(hào)BOP被激活至H電平時(shí)，按照地址位A14，信號(hào)BAVS0、BAVS1中任意一方被激活至H電平，可選擇存儲(chǔ)塊B000～B007中的任意一塊。
圖20是表示圖18中的橫向塊選擇電路的結(jié)構(gòu)的電路圖。
參照?qǐng)D20，橫向塊選擇電路66B含有地址選擇部分110和地址解碼部分112。由于地址選擇部分110與地址解碼部分112的結(jié)構(gòu)已在圖8中進(jìn)行了說明，故不重復(fù)說明。另外，與圖8不同的是在橫向塊選擇電路66B中，由地址解碼部分112的解碼門電路130、132、134、136分別輸出信號(hào)BAH0、BAH1、BAH2、BAH3。
圖18的信號(hào)BOOTE是決定是否具有與實(shí)施例1相同的4k字區(qū)的信號(hào)。在實(shí)施例2中，也可以采用如實(shí)施例1中說明的切換信號(hào)發(fā)生電路10、10A、10B、10C產(chǎn)生該信號(hào)。在圖18的BOP發(fā)生電路62B中，通過由信號(hào)BOOTE直接控制信號(hào)BOP，可在信號(hào)BOP為H電平時(shí)選擇存儲(chǔ)塊B000～B007，且在信號(hào)BOP為L(zhǎng)電平時(shí)選擇存儲(chǔ)塊B100。由此，能夠以一種存儲(chǔ)器同時(shí)實(shí)現(xiàn)具有4k字存儲(chǔ)塊的閃速存儲(chǔ)器和不具有4k字存儲(chǔ)塊的閃速存儲(chǔ)器。
在以上說明的實(shí)施例中，8個(gè)4k字區(qū)只在地址小的一側(cè)(底部側(cè))，但它們?cè)诘刂反蟮囊粋?cè)(頂部側(cè))時(shí)也能進(jìn)行樣同的切換操作。并且，也可以在底部和頂部?jī)蓚?cè)均設(shè)置8個(gè)4k字區(qū)的存儲(chǔ)塊。
應(yīng)用例圖21是用以說明采用本發(fā)明的在地址區(qū)的底部和頂部?jī)蓚?cè)均設(shè)置4k字存儲(chǔ)塊的所謂雙引導(dǎo)型存儲(chǔ)陣列的示圖。
參照?qǐng)D21，存儲(chǔ)陣列300包括對(duì)應(yīng)于底部引導(dǎo)的存儲(chǔ)塊B000～B007，對(duì)應(yīng)于主存儲(chǔ)塊的存儲(chǔ)塊B008～B021，以及對(duì)應(yīng)于頂部引導(dǎo)的存儲(chǔ)塊B022～B029。
之所以要求頂部引導(dǎo)和底部引導(dǎo)，是因?yàn)樵谑褂梅且资О雽?dǎo)體存儲(chǔ)裝置的系統(tǒng)所裝的CPU在最初存取哪個(gè)區(qū)域因CPU類型的不同而存在兩種方式。
若使用的系統(tǒng)對(duì)應(yīng)于底部引導(dǎo)時(shí)，存儲(chǔ)塊B000～B007設(shè)為可個(gè)別地擦除的結(jié)構(gòu)，且可以如實(shí)施例1中說明的以一個(gè)擦除指示成批擦除存儲(chǔ)塊B022～B029的結(jié)構(gòu)，或者可以進(jìn)行切換，以選擇存儲(chǔ)塊B200來代替存儲(chǔ)塊B022～B029的選擇。
若使用的系統(tǒng)對(duì)應(yīng)于頂部引導(dǎo)時(shí)，存儲(chǔ)塊B022～B029設(shè)為可個(gè)別地擦除的結(jié)構(gòu)，可以如實(shí)施例1中說明的那樣，以一個(gè)擦除指示成批擦除存儲(chǔ)塊B000～B007的結(jié)構(gòu)，或者可以進(jìn)行切換，以選擇存儲(chǔ)塊B100來代替存儲(chǔ)塊B000～B007的選擇。
如在可雙引導(dǎo)的存儲(chǔ)陣列上采用本發(fā)明的存儲(chǔ)塊選擇結(jié)構(gòu)，則無(wú)論系統(tǒng)為底部引導(dǎo)的場(chǎng)合或頂部引導(dǎo)的場(chǎng)合或無(wú)引導(dǎo)型均預(yù)先生產(chǎn)一種芯片，以可根據(jù)需要由引線接合的變更或熔絲的切斷或進(jìn)行預(yù)定的非易失存儲(chǔ)單元的存儲(chǔ)內(nèi)容的變更來對(duì)應(yīng)各種各樣的結(jié)構(gòu)。
組合兩片這樣的對(duì)應(yīng)于雙引導(dǎo)的非易失存儲(chǔ)器使用的場(chǎng)合，傳統(tǒng)技術(shù)中，由于在地址的中央部分存在所謂4k字的細(xì)小的存儲(chǔ)塊，存在使用不便的問題，但將本發(fā)明的非易失存儲(chǔ)器切換為頂部引導(dǎo)型、底部引導(dǎo)型、無(wú)引導(dǎo)型來組合使用，從而即使在兩芯片結(jié)構(gòu)的場(chǎng)合也能實(shí)現(xiàn)各種類型的非易失存儲(chǔ)器。
圖22是說明實(shí)現(xiàn)組合兩芯片時(shí)的雙引導(dǎo)的結(jié)構(gòu)的示圖。
參照?qǐng)D22，存儲(chǔ)器302通過組合存儲(chǔ)陣列304和存儲(chǔ)陣列306而實(shí)現(xiàn)。存儲(chǔ)陣列304通過使圖21中說明的雙引導(dǎo)型的存儲(chǔ)陣列300對(duì)應(yīng)底引導(dǎo)來實(shí)現(xiàn)，而存儲(chǔ)陣列306通過使存儲(chǔ)陣列300對(duì)應(yīng)頂部引導(dǎo)而供使用。因此，在用戶看來，在地址的中央部分上的細(xì)小的4k字的存儲(chǔ)塊是不存在的，從而使用起來很方便。
圖23是說明組合兩芯片時(shí)的實(shí)現(xiàn)底部引導(dǎo)的結(jié)構(gòu)的示圖。
參照?qǐng)D23，存儲(chǔ)器308通過組合存儲(chǔ)陣列310和存儲(chǔ)陣列312來實(shí)現(xiàn)。存儲(chǔ)陣列310通過使圖21中說明的雙引導(dǎo)型的存儲(chǔ)陣列300對(duì)應(yīng)底部引導(dǎo)來實(shí)現(xiàn)，而存儲(chǔ)陣列312通過使存儲(chǔ)陣列300對(duì)應(yīng)無(wú)引導(dǎo)型來使用。這種場(chǎng)合，在用戶看來，在地址的中央部分或頂部上，細(xì)小的4k字的存儲(chǔ)塊是不存在的，從而使用起來很方便。
圖24是說明組合兩芯片時(shí)的實(shí)現(xiàn)頂部引導(dǎo)的結(jié)構(gòu)的示圖。
參照?qǐng)D24，存儲(chǔ)器314通過組合存儲(chǔ)陣列316和存儲(chǔ)陣列318來實(shí)現(xiàn)。存儲(chǔ)陣列316通過使圖21中說明的雙引導(dǎo)型的存儲(chǔ)陣列300對(duì)應(yīng)無(wú)引導(dǎo)型來實(shí)現(xiàn)，而存儲(chǔ)陣列318通過使存儲(chǔ)陣列300對(duì)應(yīng)頂部引導(dǎo)來使用。這種場(chǎng)合，在用戶看來，在地址的中央部分或底部，細(xì)小的4k字的存儲(chǔ)塊是不存在的，從而使用起來很方便。
圖25是說明組合兩芯片時(shí)的實(shí)現(xiàn)無(wú)引導(dǎo)型的結(jié)構(gòu)的示圖。
參照?qǐng)D25，存儲(chǔ)器320通過組合存儲(chǔ)陣列322和存儲(chǔ)陣列324來實(shí)現(xiàn)。存儲(chǔ)陣列322、324通過使圖21中說明的雙引導(dǎo)型的存儲(chǔ)陣列300對(duì)應(yīng)無(wú)引導(dǎo)型來實(shí)現(xiàn)。這種場(chǎng)合，在用戶看來，在地址的頂部、中央部分、底部上，細(xì)小的4k字的存儲(chǔ)塊是不存在的，從而使用起來很方便。
以上對(duì)本發(fā)明作了詳細(xì)說明，但這僅為例示，并不限制本發(fā)明，應(yīng)當(dāng)明白本發(fā)明的精神和范圍由所附的權(quán)利要求書加以規(guī)定。
權(quán)利要求
1.一種非易失半導(dǎo)體存儲(chǔ)裝置，其中設(shè)有多個(gè)存儲(chǔ)單元矩陣狀排列而成的第一基本存儲(chǔ)塊，它具有成為成批擦除的單位的第一存儲(chǔ)量，在具有小于所述第一存儲(chǔ)量的第二存儲(chǔ)量的一部分上不構(gòu)成成批擦除的單位；與所述第一基本存儲(chǔ)塊分開另外設(shè)置的、各自有多個(gè)存儲(chǔ)單元矩陣狀排列而成的多個(gè)第二基本存儲(chǔ)塊，它們各自具有所述第二存儲(chǔ)量，存儲(chǔ)量的總和與所述第一存儲(chǔ)量相同；以及擦除控制電路，它按照切換信號(hào)切換按照擦除指令擦除所述多個(gè)第二基本存儲(chǔ)塊中的一個(gè)存儲(chǔ)塊的第一操作和按照所述擦除指令成批地擦除所述第二基本存儲(chǔ)塊的第二操作。
2.如權(quán)利要求1所述的非易失半導(dǎo)體存儲(chǔ)裝置，其特征在于所述多個(gè)第二基本存儲(chǔ)塊中的至少一個(gè)存儲(chǔ)塊是在使用所述非易失半導(dǎo)體存儲(chǔ)裝置的系統(tǒng)的啟動(dòng)時(shí)讀出的引導(dǎo)塊。
3.如權(quán)利要求1所述的非易失半導(dǎo)體存儲(chǔ)裝置，其特征在于所述多個(gè)第二基本存儲(chǔ)塊中的至少一個(gè)存儲(chǔ)塊是用以將重寫可能性比寫入所述第一基本存儲(chǔ)塊的數(shù)據(jù)高的數(shù)據(jù)寫入的存儲(chǔ)塊。
4.如權(quán)利要求1所述的非易失半導(dǎo)體存儲(chǔ)裝置，其特征在于還設(shè)有供給預(yù)定的固定電位的引線，以及用以相對(duì)于所述擦除控制電路切換所述切換信號(hào)的極性的焊盤；所述擦除控制電路含有接合所述引線和所述焊盤時(shí)，將所述切換信號(hào)設(shè)定于第一極性的切換信號(hào)發(fā)生電路。
5.如權(quán)利要求1所述的非易失半導(dǎo)體存儲(chǔ)裝置，其特征在于所述擦除控制電路含有輸出所述切換信號(hào)的切換信號(hào)發(fā)生電路；所述切換信號(hào)發(fā)生電路含有，用以按照存儲(chǔ)內(nèi)容決定所述切換信號(hào)的非易失存儲(chǔ)元件。
6.如權(quán)利要求5所述的非易失半導(dǎo)體存儲(chǔ)裝置，其特征在于所述非易失存儲(chǔ)元件是按照有無(wú)連接來決定所述切換信號(hào)的熔絲元件。
7.如權(quán)利要求5所述的非易失半導(dǎo)體存儲(chǔ)裝置，其特征在于所述非易失存儲(chǔ)元件具有與所述第一、第二基本存儲(chǔ)塊所包含的非易失存儲(chǔ)單元相同的結(jié)構(gòu)。
8.如權(quán)利要求1所述的非易失半導(dǎo)體存儲(chǔ)裝置，其特征在于所述擦除控制電路，在進(jìn)行所述第二操作的場(chǎng)合，在成批地對(duì)多個(gè)非易失存儲(chǔ)單元供給脈沖時(shí)，集中選擇所述多個(gè)第二基本存儲(chǔ)塊。
9.如權(quán)利要求1所述的非易失半導(dǎo)體存儲(chǔ)裝置，其特征在于所述擦除控制電路，在進(jìn)行所述第二操作的場(chǎng)合，依次選擇所述多個(gè)第二基本存儲(chǔ)塊，在已選擇的基本存儲(chǔ)塊的擦除結(jié)束后，開始下一基本存儲(chǔ)塊的擦除操作。
10.如權(quán)利要求1所述的非易失半導(dǎo)體存儲(chǔ)裝置，其特征在于所述多個(gè)第二基本存儲(chǔ)塊和所述第一基本存儲(chǔ)塊被分配在預(yù)定的地址區(qū)；所述多個(gè)第二基本存儲(chǔ)塊在所述預(yù)定的地址區(qū)中，配置在最上位側(cè)。
11.如權(quán)利要求1所述的非易失半導(dǎo)體存儲(chǔ)裝置，其特征在于所述多個(gè)第二基本存儲(chǔ)塊和所述第一基本存儲(chǔ)塊被分配在預(yù)定的地址區(qū)；所述多個(gè)第二基本存儲(chǔ)塊在所述預(yù)定的地址區(qū)中，配置在最下位側(cè)。
12.如權(quán)利要求1所述的非易失半導(dǎo)體存儲(chǔ)裝置，其特征在于還包括各自具有比所述第一基本存儲(chǔ)塊更小的存儲(chǔ)量的、構(gòu)成成批擦除單位的多個(gè)第三基本存儲(chǔ)塊；所述多個(gè)第三基本存儲(chǔ)塊、所述多個(gè)第二基本存儲(chǔ)塊和所述第一基本存儲(chǔ)塊被分配在預(yù)定的地址區(qū)，所述多個(gè)第二基本存儲(chǔ)塊和所述多個(gè)第三基本存儲(chǔ)塊中的任意一方，配置在所述預(yù)定的地址區(qū)中的最上位側(cè)，而另一方配置在所述預(yù)定的地址區(qū)中的最下位側(cè)。
13.一種非易失半導(dǎo)體存儲(chǔ)裝置，其中設(shè)有多個(gè)存儲(chǔ)單元矩陣狀排列而成的第一基本存儲(chǔ)塊，它具有構(gòu)成成批擦除單位的第一存儲(chǔ)量，在含有小于所述第一存儲(chǔ)量的第二存儲(chǔ)量的一部分上不構(gòu)成成批擦除的單位；與所述第一基本存儲(chǔ)塊分開另外設(shè)置的、各自有多個(gè)存儲(chǔ)單元矩陣狀排列而成的多個(gè)第二基本存儲(chǔ)塊，它們各自具有所述第二存儲(chǔ)量，存儲(chǔ)量的總和與所述第一存儲(chǔ)量相同；以及擦除控制電路，它按照切換信號(hào)切換按照擦除指令擦除所述多個(gè)第二基本存儲(chǔ)塊中的一個(gè)存儲(chǔ)塊的第一操作和按照所述擦除指令擦除所述第一基本存儲(chǔ)塊的第二操作的。
14.如權(quán)利要求13所述的非易失半導(dǎo)體存儲(chǔ)裝置，其特征在于還包括供給預(yù)定的固定電位的引線，以及用以相對(duì)于所述擦除控制電路切換所述切換信號(hào)的極性的焊盤；所述擦除控制電路含有接合所述引線和所述焊盤時(shí)，將所述切換信號(hào)設(shè)定于第一極性的切換信號(hào)發(fā)生電路。
15.如權(quán)利要求13所述的非易失半導(dǎo)體存儲(chǔ)裝置，其特征在于所述擦除控制電路含有輸出所述切換信號(hào)的切換信號(hào)發(fā)生電路；所述切換信號(hào)發(fā)生電路含有，用以按照存儲(chǔ)內(nèi)容決定所述切換信號(hào)的非易失存儲(chǔ)元件。
全文摘要
存儲(chǔ)塊B000～B007是存儲(chǔ)量比普通存儲(chǔ)塊小的引導(dǎo)塊與參數(shù)塊。當(dāng)不需要引導(dǎo)塊時(shí)，用焊接選擇等方法將信號(hào)BOOTE設(shè)定至L電平。在擦除時(shí)信號(hào)BLKSEL為H電平時(shí)，控制部分(2)進(jìn)行橫向排列的四個(gè)存儲(chǔ)塊的同時(shí)選擇。并且，此時(shí)控制部分(2)進(jìn)行縱向的兩個(gè)存儲(chǔ)塊的同時(shí)選擇。結(jié)果，進(jìn)行了8個(gè)存儲(chǔ)塊B000～B007的選擇。引導(dǎo)塊與參數(shù)塊可作為具有與普通存儲(chǔ)塊相同容量的一個(gè)存儲(chǔ)塊而成批擦除。因此，能夠以一個(gè)芯片同時(shí)實(shí)現(xiàn)含引導(dǎo)塊和不含引導(dǎo)塊時(shí)的閃速存儲(chǔ)器，從而可簡(jiǎn)化芯片的設(shè)計(jì)與制造。
文檔編號(hào)G11C16/06GK1518002SQ20031010156
公開日2004年8月4日 申請(qǐng)日期2003年10月8日 優(yōu)先權(quán)日2003年1月27日
發(fā)明者二箇谷知士, 早坂隆, 小倉(cāng)卓, 二 谷知士 申請(qǐng)人:株式會(huì)社瑞薩科技