專利名稱：一種電可擦寫存儲(chǔ)器編程電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成芯片的編程單元電路，更具體地指一種電可擦寫存儲(chǔ)器編程電路，該電路同時(shí)具備數(shù)據(jù)暫存和高壓轉(zhuǎn)換(Level-Shift)功能，能夠用較少的元件和較低的功耗實(shí)現(xiàn)EEPROM存儲(chǔ)單元的并行寫入。
背景技術(shù)：
在集成芯片中，傳統(tǒng)的電可擦寫存儲(chǔ)器(EEPROM)編程單元電路包含一個(gè)獨(dú)立的數(shù)據(jù)寄存器和一個(gè)獨(dú)立的高壓控制電路，它們分別完成數(shù)據(jù)暫存和高壓轉(zhuǎn)換功能。EEPROM寫入一般分兩個(gè)階段進(jìn)行(假設(shè)EEPROM一次寫入N位數(shù)據(jù)，并且在此之前待寫入單元已經(jīng)全部擦除，也即當(dāng)前數(shù)據(jù)全部置為“1”)1.待寫入的數(shù)據(jù)自串行接口輸入，經(jīng)移位處理后進(jìn)入N位數(shù)據(jù)寄存器暫存；2.在寫信號(hào)控制下，N位暫存器通過(guò)各自的位控制電路在存儲(chǔ)單元位線上輸出不同的編程電壓(為“0”的位輸出編程高壓，為“1”的位輸出零伏)，這種根據(jù)輸入邏輯信號(hào)決定輸出高壓或零電平的控制電路稱為高壓轉(zhuǎn)換電路。
由于傳統(tǒng)的EEPROM編程單元電路包含一個(gè)獨(dú)立的數(shù)據(jù)寄存器和一個(gè)獨(dú)立的高壓控制電路，因此，該單元電路結(jié)構(gòu)復(fù)雜，電路所需面積大、功耗較大的缺陷。

發(fā)明內(nèi)容
本發(fā)明的目的是針對(duì)傳統(tǒng)的EEPROM編程單元電路存在的上述缺點(diǎn)，提出一種電可擦寫存儲(chǔ)器編程電路，編程電路能在同一電路中實(shí)現(xiàn)需要兩組電路完成的數(shù)據(jù)暫存和高壓轉(zhuǎn)換功能。
為了實(shí)現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案該電可擦寫存儲(chǔ)器編程電路包括六只場(chǎng)效應(yīng)管M1-M6，其中，場(chǎng)效應(yīng)管M1-M4連接成一靜態(tài)隨機(jī)存取存儲(chǔ)器，存取存儲(chǔ)器輸入端為輸入數(shù)據(jù)端～D，存取存儲(chǔ)器輸出端為電壓輸出端，存取存儲(chǔ)器中的一端為高壓產(chǎn)生電路輸出端VHV，另一端為接地端GND，場(chǎng)效應(yīng)管M6的源、漏極分別與場(chǎng)效應(yīng)管M1漏極、場(chǎng)效應(yīng)管M3源極相接，場(chǎng)效應(yīng)管M5漏極與場(chǎng)效應(yīng)管M1的漏極相接，場(chǎng)效應(yīng)管M5與M6的柵極并接后作為清零信號(hào)端clr，場(chǎng)效應(yīng)管M5的源極接至接地端GND。
在本發(fā)明的上述技術(shù)方案中，僅用六只場(chǎng)效應(yīng)管M1-M6就構(gòu)成了編程電路，數(shù)據(jù)輸入階段，利用四只場(chǎng)效應(yīng)管M1-M4連接成一靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)，鎖存準(zhǔn)備寫入存儲(chǔ)器的數(shù)據(jù)，利用場(chǎng)效應(yīng)管M6來(lái)隔斷M1與M3的通路，避免狀態(tài)強(qiáng)制轉(zhuǎn)換時(shí)出現(xiàn)大的轉(zhuǎn)換電流；在編程階段，輸出端VHV輸出編程高壓，M1-M4又構(gòu)成一高壓轉(zhuǎn)換電路(level-shift)，負(fù)責(zé)將鎖存在靜態(tài)隨機(jī)存取存儲(chǔ)器中的數(shù)據(jù)轉(zhuǎn)換成需要的擦寫電壓。因此，本發(fā)明利用同一電路實(shí)現(xiàn)了傳統(tǒng)電路中需要兩個(gè)獨(dú)立電路才能實(shí)現(xiàn)的數(shù)據(jù)鎖存和高壓轉(zhuǎn)換功能，本發(fā)明減少了編程電路面積，降低了電路功耗，并使EEPROM內(nèi)部電路的接口更加簡(jiǎn)單。


圖1為本發(fā)明的電可擦寫存儲(chǔ)器編程電路原理示意圖。
具體實(shí)施例方式
請(qǐng)參閱圖1所示，本發(fā)明的電可擦寫存儲(chǔ)器編程電路包括六只場(chǎng)效應(yīng)管M1-M6，其中，場(chǎng)效應(yīng)管M1-M4連接成一靜態(tài)隨機(jī)存取存儲(chǔ)器，存取存儲(chǔ)器輸入端為輸入數(shù)據(jù)端～D，存取存儲(chǔ)器輸出端為電壓輸出端Q，存取存儲(chǔ)器中的一端為高壓產(chǎn)生輸出端VHV，另一端為接地端GND，場(chǎng)效應(yīng)管M6的源、漏極分別與場(chǎng)效應(yīng)管M1漏極、場(chǎng)效應(yīng)管M3源極相接，場(chǎng)效應(yīng)管M5漏極與場(chǎng)效應(yīng)管M1的漏極相接，場(chǎng)效應(yīng)管M5與M6的柵極并接后作為清零信號(hào)端clr，場(chǎng)效應(yīng)管M5的源極接至接地端GND。
在所述的靜態(tài)隨機(jī)存取存儲(chǔ)器中，場(chǎng)效應(yīng)管M2、M4的漏、源極相接，兩者的柵極并接后與場(chǎng)效應(yīng)管M1的漏極相接且為電壓輸出端Q，場(chǎng)效應(yīng)管M2、M4的源、漏極分別接至接地端GND和高壓輸出端VHV。
在所述的靜態(tài)隨機(jī)存取存儲(chǔ)器中，場(chǎng)效應(yīng)管M1、M3的柵極并接后與場(chǎng)效應(yīng)管M2的漏極相接且為輸入數(shù)據(jù)端～D，場(chǎng)效應(yīng)管M1、M3的源、漏極分別接至接地端GND和高壓輸出端VHV。
在本發(fā)明的編程電路中，VHV為高壓產(chǎn)生電路的輸出電壓，它提供給EEPROM的所有位線，在對(duì)EEPROM進(jìn)行編程時(shí)，高壓產(chǎn)生電路輸出高壓(VPP)，而在非編程狀態(tài)下，它直接輸出電源電壓(VDD)。GND為地，clr為清零信號(hào)，～D為輸入數(shù)據(jù)(反相)，Q為編程單元提供給位線的電壓輸出。在真正對(duì)EEPROM進(jìn)行寫操作之前，VHV＝VDD，場(chǎng)效應(yīng)管M1，M2，M3，M4構(gòu)成四管靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)，寫入數(shù)據(jù)前首先清除SRAM中的數(shù)據(jù)(清除信號(hào)可以借用EEPROM編程前的擦信號(hào))，此時(shí)clr＝1，由于外部未輸入未數(shù)據(jù)，～D輸入為高阻，SRAM數(shù)據(jù)被置為“0”，以上過(guò)程中場(chǎng)效應(yīng)管M6的作用是隔斷場(chǎng)效應(yīng)管M1與M3的通路，避免狀態(tài)強(qiáng)制轉(zhuǎn)換時(shí)出現(xiàn)大的轉(zhuǎn)換電流。
寫入時(shí)，clr＝0，～D接通串行數(shù)據(jù)輸入，輸入數(shù)據(jù)為0時(shí)，SRAM保持清“0”狀態(tài)不變，輸入數(shù)據(jù)為1時(shí)，在～D信號(hào)強(qiáng)制SRAM翻轉(zhuǎn)，完成從“0”到“1”狀態(tài)的轉(zhuǎn)換后，地址加1，串行數(shù)據(jù)輸入接到其它位，～D輸入恢復(fù)高阻態(tài)，至此SRAM就鎖存了要寫入該位的數(shù)據(jù)并將數(shù)據(jù)在Q節(jié)點(diǎn)輸出。在隨后的編程階段，如前所述，VHV為高壓VPP，clr＝1，～D輸入為高阻，這時(shí)編程電路變成高壓轉(zhuǎn)換電路，高壓轉(zhuǎn)換電路工作原理如下當(dāng)前狀態(tài)下，場(chǎng)效應(yīng)管M5、M6均截止，起作用的是SRAM即先前鎖存在其中的數(shù)據(jù)Q，若數(shù)據(jù)Q為“1”，即Q節(jié)點(diǎn)為高電平，則場(chǎng)效應(yīng)管M4趨于截止(這里認(rèn)為柵源電壓接近VPP才會(huì)維持導(dǎo)通)，場(chǎng)效應(yīng)管M2導(dǎo)通，同時(shí)由于SRAM的另一輸出端——先前的數(shù)據(jù)輸入節(jié)點(diǎn)～D與Q反相，故節(jié)點(diǎn)～D為低電平，該低電平會(huì)促進(jìn)M3的導(dǎo)通同時(shí)維持場(chǎng)效應(yīng)管M1處于截止態(tài)。以上管子狀態(tài)的變化類似一個(gè)正反饋的過(guò)程，反饋的結(jié)果是最后場(chǎng)效應(yīng)管M3完全導(dǎo)通，漏端輸出的高壓又將場(chǎng)效應(yīng)管M4完全關(guān)斷，從而達(dá)到在Q節(jié)點(diǎn)輸出沒(méi)有損失的高壓VPP而控制電路本身又沒(méi)有靜態(tài)功耗的目的。數(shù)據(jù)為“0”的情況和以上過(guò)程類似，最后Q輸出無(wú)誤差的零電平。
綜上所述，本發(fā)明用同一電路實(shí)現(xiàn)了傳統(tǒng)方法需要兩個(gè)獨(dú)立電路才能實(shí)現(xiàn)的靜態(tài)隨機(jī)存取存儲(chǔ)器和高壓轉(zhuǎn)換功能，該編程電路具有電路開銷小，沒(méi)有靜態(tài)功耗，接口方便等優(yōu)點(diǎn)，適用于EEPROM編程以及其它需要數(shù)據(jù)鎖存和高壓控制的應(yīng)用場(chǎng)合。
權(quán)利要求
1.一種電可擦寫存儲(chǔ)器編程電路，其特征在于該編程電路包括六只場(chǎng)效應(yīng)管M1-M6，其中，場(chǎng)效應(yīng)管M1-M4連接成一靜態(tài)隨機(jī)存取存儲(chǔ)器，存取存儲(chǔ)器輸入端為輸入數(shù)據(jù)端～D，存取存儲(chǔ)器輸出端為電壓輸出端Q，存取存儲(chǔ)器中的一端為高壓產(chǎn)生電路輸出端VHV，另一端為接地端GND，場(chǎng)效應(yīng)管M6的源、漏極分別與場(chǎng)效應(yīng)管M1漏極、場(chǎng)效應(yīng)管M3源極相接，場(chǎng)效應(yīng)管M5漏極與場(chǎng)效應(yīng)管M1的漏極相接，場(chǎng)效應(yīng)管M5與M6的柵極并接后作為清零信號(hào)端clr，場(chǎng)效應(yīng)管M5的源極接至接地端GND。
2.如權(quán)利要求1的述的電可擦寫存儲(chǔ)器編程電路，其特征在于在所述的靜態(tài)隨機(jī)存取存儲(chǔ)器中，場(chǎng)效應(yīng)管M2、M4的漏、源極相接，兩者的柵極并接后與場(chǎng)效應(yīng)管M1的漏極相接且為電壓輸出端Q，場(chǎng)效應(yīng)管M2、M4的源、漏極分別接至接地端GND和高壓輸出端VHV。
3.如權(quán)利要求2的述的電可擦寫存儲(chǔ)器編程電路，其特征在于在所述的靜態(tài)隨機(jī)存取存儲(chǔ)器中，場(chǎng)效應(yīng)管M1、M3的柵極并接后與場(chǎng)效應(yīng)管M2的漏極相接且為輸入數(shù)據(jù)端～D，場(chǎng)效應(yīng)管M1、M3的源、漏極分別接至接地端GND和高壓輸出端VHV。
全文摘要
本發(fā)明公開了一種電可擦寫存儲(chǔ)器編程電路，該電路利用四只場(chǎng)效應(yīng)管M1－M4連接成一靜態(tài)隨機(jī)存取存儲(chǔ)器，在非編程狀態(tài)下，利用場(chǎng)效應(yīng)管M6來(lái)隔斷M1與M3的通路，避免狀態(tài)強(qiáng)制轉(zhuǎn)換時(shí)出現(xiàn)大的轉(zhuǎn)換電流；而有高壓轉(zhuǎn)換下，利用場(chǎng)效應(yīng)管M5，M6的截止鎖存在存取存儲(chǔ)器中的數(shù)據(jù)。因此，本發(fā)明利用同一電路實(shí)現(xiàn)了傳統(tǒng)電路中需要兩個(gè)獨(dú)立電路才能實(shí)現(xiàn)的靜態(tài)隨機(jī)存取存儲(chǔ)器和高壓轉(zhuǎn)換功能，本發(fā)明減少了編程電路面積，降低了電路功耗，并使EEPROM內(nèi)部電路的接口更加簡(jiǎn)單。
文檔編號(hào)G11C16/10GK1632879SQ20031012265
公開日2005年6月29日 申請(qǐng)日期2003年12月24日 優(yōu)先權(quán)日2003年12月24日
發(fā)明者王光春 申請(qǐng)人:上海貝嶺股份有限公司