專利名稱：使用變阻元件的非易失性雙穩(wěn)態(tài)多諧振蕩器電路的驅(qū)動方法
技術(shù)領(lǐng)域：
本發(fā)明涉及使用變阻元件的非易失性雙穩(wěn)態(tài)多諧振蕩器電路的驅(qū)動方法，特別是涉及通常動作時高速動作、電源斷開等時可以非易失性動作的非易失性雙穩(wěn)態(tài)多諧振蕩器電路的驅(qū)動方法。
背景技術(shù)：
近年來由于便攜式儀器的普及，要求半導(dǎo)體元件小型化、低耗電化。此外，在便攜式儀器中使用非易失性存儲器的必要性也增加?，F(xiàn)在閃存器和強(qiáng)電介體存儲器(Fe RAM)等作為非易失性存儲器已實用化。此外，在便攜式儀器中，為了小型化，非易失性存儲器也有時被混裝在邏輯電路中。此外，關(guān)于以Si芯片為中心的數(shù)據(jù)處理用的半導(dǎo)體元件，不僅要求小型化、低耗電化，而且也要求高速化。可是作為具有代表性的非易失性存儲器的閃存器寫入動作速度慢，需要高電壓。所以非易失性存儲器不適合用于便攜式儀器。所以，可以以低耗電高速動作的強(qiáng)電介體存儲器(Fe RAM)受到關(guān)注。可是在把強(qiáng)電介體存儲器混裝在Si芯片上的情況下，由于強(qiáng)電介體的成膜溫度高和要使用Pt等貴金屬的電極，工藝成本增加。此外，把非易失性存儲器外加在Si芯片上構(gòu)成電路的情況下，由于實際安裝面積增加，對儀器的小型化和輕量化有不利影響。再有用Si芯片構(gòu)成的邏輯器件的動作速度由于比上述的非易失性存儲器高，數(shù)據(jù)向非易失性存儲器的輸入輸出時間對于邏輯器件的處理變得被架空(overhead)。
對此，特開2000-293989號公報提出了構(gòu)成發(fā)揮Si器件的高速特性和非易失性存儲器的非易失特性兩方面優(yōu)點的電路的方案。此電路是在大量用Si器件的雙穩(wěn)態(tài)多諧振蕩器(下面記作FF)電路中加入強(qiáng)電介體電容器的結(jié)構(gòu)，通常動作時與Si器件的邏輯動作一樣高速動作，必要時在強(qiáng)電介體電容器中進(jìn)行數(shù)據(jù)的寫入。
對上述公示的專利公報(參照第6頁～第9頁和圖2)公開的電路的動作進(jìn)行說明。圖8表示上述公示專利公報的圖2的電路結(jié)構(gòu)。用晶體管101、102構(gòu)成的反相器(inverter)和用晶體管103、104構(gòu)成的反相器中的一個輸出被連接在另一個的輸入上，構(gòu)成FF部分。此外兩個存儲節(jié)點109、110各自的柵極部通過被連接在字線113上的旁路晶體管105、106，被連接在位線111、112上。此外強(qiáng)電介體電容器107、108被連接在存儲節(jié)點109、110和板(PL)線(plate line)115之間。
READ動作和WRITE動作進(jìn)行與通常的雙穩(wěn)態(tài)多諧振蕩器一樣的動作。
向強(qiáng)電介體電容器107、108的寫入動作(下面記作STORE動作)用以下的方法進(jìn)行。首先使被設(shè)定為1/2的電源電壓Vdd的板線115升高到電源電壓Vdd后，成為接地電壓。利用此動作，根據(jù)存儲節(jié)點109、110的電壓Q1、Q2，在強(qiáng)電介體電容器107、108上施加分別相反的電壓。然后，使板線115為0V，使電源線114的電壓DD為0V，切斷供電。用以上的動作，相互反向設(shè)定強(qiáng)電介體電容器107、108的極化。
從強(qiáng)電介體電容器107、108的讀出動作(下面記作RECALL動作)用以下方法進(jìn)行。仍使板線115固定在0V，使電源線114的電壓DD逐漸升高。由于極化方向和所施加的電壓方向的不同，強(qiáng)電介體電容器107、108的極化狀態(tài)的變化也不同，所以使電源電壓升高時，一個強(qiáng)電介體電容器產(chǎn)生極化倒置，另一個強(qiáng)電介體電容器不產(chǎn)生極化倒置。因此實際有效的容量不同，隨電源電壓的升高的存儲節(jié)點109、110的電壓升高速度產(chǎn)生差別。利用此差別可以重新設(shè)定存儲節(jié)點109、110的電壓Q1、Q2。
可是在上述的現(xiàn)有技術(shù)中存在以下問題。
第一是如在強(qiáng)電介體中施加的電場超過某個值(矯頑電場)，引起極化倒置。根據(jù)此極化狀態(tài)的不同，表示成數(shù)據(jù)的“0”、“1”，在施加矯頑電場以下的電場的情況下，也產(chǎn)生一些極化倒置。因此在STORE、RECALL以外的動作時，即使在強(qiáng)電介體上施加矯頑電場以下的電場的情況下，極化狀態(tài)也稍有變化，產(chǎn)生被稱為想保持的極化狀態(tài)被破壞的干擾現(xiàn)象。因此為了防止強(qiáng)電介體電容器107、108的干擾，必須正確控制加在強(qiáng)電介體電容器107、108上的電壓。
第2是由于強(qiáng)電介體電容器107、108被連接在FF部分的兩個存儲節(jié)點109、110上，所以強(qiáng)電介體電容器107、108的寄生容量增加。此外即使在FF部分的動作中，在強(qiáng)電介體電容器107、板線115、電介體電容器108的通路中施加電壓。強(qiáng)電介體電容器107、108的漏電流由于比SiO2等的Si器件中使用的絕緣膜的漏電流大，在FF部分的動作中，在上述通路中產(chǎn)生漏電流。此外通常動作中，由于用于把板線固定在Vdd/2的電流是必須的，所以增加了電流消耗。

發(fā)明內(nèi)容
本發(fā)明的目的是提供穩(wěn)定進(jìn)行電的動作，通常動作時高速而且低電耗進(jìn)行動作的非易失性雙穩(wěn)態(tài)多諧振蕩器電路的驅(qū)動方法。
達(dá)到上述目的的本發(fā)明的、使用變阻元件的非易失性雙穩(wěn)態(tài)多諧振蕩器電路的驅(qū)動方法中，該非易失性雙穩(wěn)態(tài)多諧振蕩器電路具有輸入端子連接在第一存儲節(jié)點上、輸出端子連接在第二存儲節(jié)點上的第一反相器；輸入端子連接在所述第二存儲節(jié)點上、輸出端子連接在所述第一存儲節(jié)點上的第二反相器；字線連接在柵極上、連接在第一位線和所述第一存儲節(jié)點之間的第一旁路晶體管；所述字線連接在柵極上、連接在第二位線和所述第二存儲節(jié)點之間的第二旁路晶體管；連接在所述第一存儲節(jié)點和板線之間的串聯(lián)的第一控制用開關(guān)元件和第一變阻元件；以及連接在所述第二存儲節(jié)點和所述板線之間的串聯(lián)的第二控制用開關(guān)元件和第二變阻元件，所述第一和第二變阻元件的電阻值通過電流的發(fā)熱的不同而可以改變，其特征在于，所述非易失性雙穩(wěn)態(tài)多諧振蕩器電路的驅(qū)動方法順序具有存儲步驟，和復(fù)檢(recall)步驟，所述存儲步驟具有使所述第一和第二變阻元件雙方為低電阻的第一步驟；以及在所述第一步驟后從所述第一和第二變阻元件中，使連接于存儲“0”的存儲節(jié)點上的變阻元件仍保持在低電阻，僅使連接于存儲“1”的存儲節(jié)點上的變阻元件為高電阻的第二步驟，在所述復(fù)檢步驟中，在與所述第一和第二變阻元件中為高電阻的變阻元件連接的存儲節(jié)點上存儲“1”，在與所述第一和第二變阻元件中為低電阻的變阻元件連接的存儲節(jié)點上存儲“0”。


第1圖為表示本發(fā)明實施方式的非易失性雙穩(wěn)態(tài)多諧振蕩器電路的電路圖。
第2圖為表示在STORE動作的第一步驟中施加在各控制線上的電壓的時序圖。
第3圖為表示在STORE動作的第一步驟中流經(jīng)兩個變阻元件的電流的模擬結(jié)果的圖示。
第4圖為表示在STORE動作的第二步驟中施加在各控制線上的電壓的時序圖。
第5圖為表示在STORE動作的第二步驟中流經(jīng)兩個變阻元件的電流的模擬結(jié)果的圖示。
第6圖為表示在RECALL動作中施加在各控制線上的電壓的時序圖。
第7圖為表示在RECALL動作中存儲節(jié)點的電壓模擬結(jié)果的圖示。
第8圖為表示現(xiàn)有的非易失性存儲器電路的電路圖。
具體實施例方式
下面參照附圖對本發(fā)明的實施方式進(jìn)行說明。第1圖為表示本發(fā)明實施方式的非易失性雙穩(wěn)態(tài)多諧振蕩器電路的電路圖。本非易失性雙穩(wěn)態(tài)多諧振蕩器電路具有構(gòu)成第一反相器INV1的第一晶體管1和第二晶體管2、構(gòu)成第二反相器INV2的第三晶體管3和第四晶體管4、第一和第二的旁路晶體管的第五晶體管5和第六晶體管6、第一存儲節(jié)點9和第二存儲節(jié)點10、字線13、第一位線11和第二位線12、第一和第二的電源線14a和14b、第一和第二的控制用開關(guān)元件的第七晶體管7和第八晶體管8、第一變阻元件15和第二變阻元件16、控制信號線的CS線17和板線18。其中對構(gòu)成第一反相器INV1的第一和第二的晶體管1和2、構(gòu)成第二反相器INV2的第三和第四的晶體管3和4分別為互補(bǔ)型晶體管。下面對第一、第三、第五～第八的晶體管1、3、5～8為N型MOS晶體管、第二和第四的晶體管2、4為P型晶體管的情況進(jìn)行說明。
第一晶體管1的源極被接地，第二晶體管2的源極被連接在第一電源線14a上。同樣第三晶體管3的源極被接地，第四晶體管4的源極被連接在第二電源線14b上。第一和第二晶體管1、2的柵極相互連接，構(gòu)成第一反相器INV1的輸入端子IN1，第一和第二晶體管1、2的漏極相互連接，構(gòu)成第一反相器INV1的輸出端子OUT1。同樣第三和第四晶體管3、4的柵極和漏極分別相互連接，構(gòu)成第二反相器INV2的輸入端子IN2和輸出端子OUT2。此外第一反相器INV1的輸入端子IN1通過第一存儲節(jié)點9連接在第二反相器INV2的輸出端子OUT2上，第一反相器INV1的輸出端子OUT1通過第二存儲節(jié)點10連接在第二反相器INV2的輸入端子IN2上。由此，構(gòu)成作為反饋電路的雙穩(wěn)態(tài)多諧振蕩器電路。此外作為旁路晶體管的第五和第六的晶體管5、6在柵極上連接有字線13，利用它們可以進(jìn)行漏極選擇。再有在第一和第二存儲節(jié)點9、10上分別連接控制用開關(guān)元件的第七和第八的晶體管7、8，這些控制用開關(guān)元件在柵極上連接作為控制信號線的CS線17，控制用開關(guān)元件分別連接在第一和第二變阻元件15、16的一端。第一和第二變阻元件15、16的另一端連接在板線18上。
第一和第二變阻元件15、16是作成元件后可以改變電阻值的元件，在本實施方式中，作為一個例子，是使用用GeTeSb等的硫族元素化合物構(gòu)成的相轉(zhuǎn)變材料的變阻元件。用后面敘述的裝置可以使第一和第二變阻元件15、16的電阻值改變。這樣可以在電源切斷后也能保持雙穩(wěn)態(tài)多諧振蕩器的存儲信息，實現(xiàn)非易失性能。
在提供電源的通常的動作時，旁路晶體管的第五和第六的晶體管5、6為導(dǎo)通狀態(tài)。這樣進(jìn)行從第一和第二存儲節(jié)點9、10將存儲信息讀取到第一和第二位線11、12中的READ動作或從位線11、12把存儲信息寫入第一和第二存儲節(jié)點9、10的WRITE動作。當(dāng)然在雙穩(wěn)態(tài)多諧振蕩器電路中，第一和第二存儲節(jié)點9、10中的某一個存儲“1(也就是“High”)”，另一個存儲“0(也就是“Low”)”。
此外在電源切斷時，進(jìn)行把雙穩(wěn)態(tài)多諧振蕩器的存儲信息寫入第一和第二變阻元件15、16的STORE動作。在重新提供電源時，進(jìn)行把寫入第一和第二變阻元件15、16的信息讀取的RECALL動作。下面對這些動作進(jìn)行具體說明。
(STORE動作)對圖1所示的非易失性雙穩(wěn)態(tài)多諧振蕩器電路的STORE動作進(jìn)行說明。STORE動作由以下所示的兩步驟構(gòu)成。在STORE動作的第一步驟中，把第一和第二變阻元件15、16都變成結(jié)晶狀態(tài)，使它們的電阻值變成低電阻。
在STORE動作的第二步驟中，僅使第一和第二變阻元件15、16中的某一個變成非晶態(tài)，使其中一個變阻元件的電阻值變成高電阻。這樣把雙穩(wěn)態(tài)多諧振蕩器的存儲信息寫入到第一和第二變阻元件15、16中。具體說，把連接在存儲“0”的存儲節(jié)點(9或10中的某一個)上的變阻元件仍保持在低電阻，僅把連接在存儲“1”的存儲節(jié)點(10或9中的某一個)上的變阻元件(16或15中的某一個)變成高電阻。
(1)第一步驟對于STORE動作的第一步驟用圖2、3進(jìn)行說明。圖2為表示在STORE動作的第一步驟中，施加在圖1所示的電路的各控制線上的電壓的時序圖。在圖2中，CS、PL、DD分別表示CS線17、板線18、電源線14a、14b的電壓。
首先在從某瞬間到時間Tb之間，在CS線17上施加比電源電壓Vdd升壓后的電壓Vbt。在此時間Tb1要開始之前，仍保持在第一和第二反相器INV1、INV2的電源線14a、14b上施加電源電壓Vdd的狀態(tài)、和在板線18上施加接地電壓的狀態(tài)，控制用開關(guān)元件的第七和第八晶體管7、8被變成導(dǎo)通的狀態(tài)。
然后從向CS線17施加電壓開始后經(jīng)時間Tb1后，在時間Tb2之間，在板線上施加電源電壓Vdd。如后所述，為了使因發(fā)熱變成高溫的第一和第二變阻元件15、16進(jìn)行結(jié)晶，緩慢冷卻是必要的，因此使施加在板線上的電壓緩慢傾斜上升(上升時間Δt1)、緩慢傾斜下降(下降時間Δt2)。
也就是在圖2中的時間Tb2開始前的時間Δt1中，電源電壓Vdd施加在第一和第二反相器INV1、INV2的電源線14a、14b上的狀態(tài)和第七和第八晶體管7、8導(dǎo)通的狀態(tài)仍保持不變，施加在板線18上的電壓緩慢傾斜上升。然后，在下一時間Tb2，電源電壓Vdd施加在第一和第二反相器INV1、INV2的電源線14a、14b上的狀態(tài)和控制用開關(guān)元件的第七和第八晶體管7、8導(dǎo)通的狀態(tài)仍保持不變，施加在板線18上的電壓保持在規(guī)定電壓(Vdd)。在時間Tb2終了，到時間Tb3剛開始后，電源電壓Vdd施加在第一和第二反相器INV1、INV2的電源線14a、14b上的狀態(tài)和控制用開關(guān)元件的第七和第八晶體管7、8導(dǎo)通的狀態(tài)仍保持不變，使施加在板線18上的電壓從規(guī)定電壓(Vdd)逐漸向接地電壓降低。
此外經(jīng)過時間Tb2后，至少到板線的電壓變?yōu)?V之前，保持CS線17的電壓為升壓后的電壓Vbt。即Tb3＞Δt2。也就是在時間Tb3(除了Δt2的時間)，電源電壓Vdd施加在第一和第二反相器INV1、INV2的電源線14a、14b上的狀態(tài)、板線18上施加接地電壓的狀態(tài)和控制用開關(guān)元件的第七和第八晶體管7、8導(dǎo)通的狀態(tài)保持不變。
這樣第七和第八晶體管7、8成導(dǎo)通狀態(tài)，電流在第一和第二變阻元件15、16中流動。第一和第二變阻元件15、16用GeTeSb等的硫族元素化合物構(gòu)成的相轉(zhuǎn)變材料形成。把一定焦?fàn)栆陨系臒崽峁┙o相轉(zhuǎn)變材料后，如逐漸冷卻，則變成結(jié)晶狀態(tài)，成為低電阻。已經(jīng)知道要使在絕緣膜中用SiO2的直徑φ190nm的相轉(zhuǎn)變材料成為結(jié)晶狀態(tài)的單位體積的焦?fàn)枱釣?.6pJ(S.Tyson et al.，AerospaceConference Proceedings，2000 IEEE vol.5pp385-390)。
關(guān)于圖1所示的電路按圖2所示的時序圖，在施加電壓CS、PL、DD的條件下進(jìn)行模擬，對STORE動作的第一步驟進(jìn)行解析。作為一個例子，在初始狀態(tài)設(shè)第二變阻元件16的電阻值為第一變阻元件15的電阻值的10倍。此外設(shè)施加在CS線17上被升壓的電壓Vbt為3.9V，關(guān)于施加電壓的時間設(shè)Tb為100ns、設(shè)Tb1、Tb2同設(shè)為50ns。此外由于模擬變阻元件的發(fā)熱量是目的，所以設(shè)Tb3、Δt同設(shè)為0ns。關(guān)于第一和第二變阻元件15、16都使直徑為φ190nm，使用SiO2作為絕緣膜。
圖3表示在這些條件下進(jìn)行的在第一和第二變阻元件15、16中流動電流的模擬結(jié)果。在圖3中設(shè)從第一和第二存儲節(jié)點9、10流向板線18的電流方向為正。設(shè)現(xiàn)在雙穩(wěn)態(tài)多諧振蕩器的第一存儲節(jié)點9保持“1”(對應(yīng)于電源電流Vdd)，第二存儲節(jié)點10保持“0”(對應(yīng)于接地電壓0V)。把此信息寫入第一和第二變阻元件15、16中。
首先在CS線17上施加被升壓后的電壓Vbt＝3.9V，第七和第八晶體管7、8成導(dǎo)通狀態(tài)。然后開始向CS線17施加被升壓后的電壓Vbt后，在時間Tb1＝50ns期間，使板線18的電壓保持為0V。電源線14a、14b的電壓DD保持電源電壓Vdd。此時第一變阻元件15的兩端電壓為Vdd和0V，從圖3可以看出，在第一變阻元件15(R1)上流動約210μA的電流，產(chǎn)生約21pJ的焦?fàn)枱?。由于第二變阻元?6(R2)的兩端電壓都是0V，所以在第二變阻元件16(R2)上沒有電流流過。
然后如圖2所示，在時間Tb1之后，在時間Tb2＝50ns期間，使CS線的電壓仍保持Vbt，在板線18上施加電源電壓Vdd。電源線14a、14b的電壓DD保持電源電壓Vdd。此時由于第二變阻元件16(R2)的兩端電壓變成0V和Vdd，所以從圖3可以看出，在第二變阻元件16(R2)上在與第一變阻元件15(R1)相反方向流動約32μA的電流，產(chǎn)生約5.4pJ的焦?fàn)枱?。此外由于第一變阻元?5(R1)的兩端電壓都是Vdd，所以在第一變阻元件15(R1)上沒有電流流過。上述中在第一和第二變阻元件15、16中產(chǎn)生的焦?fàn)枱峋徛鋮s的話，有足夠的熱量成為結(jié)晶狀態(tài)。
這樣在STORE動作的第一步驟中，首先把升壓后的電壓Vbt施加在控制信號線的CS線17上，使控制用開關(guān)元件的第七和第八晶體管7、8成導(dǎo)通狀態(tài)。然后使板線18的電壓在規(guī)定時間(Tb1)期間為0V后，設(shè)定規(guī)定時間(Tb2)期間電壓Vdd。這樣在第一和第二變阻元件15、16中流過電流，可以實現(xiàn)把要都成為結(jié)晶狀態(tài)需要的焦?fàn)枱崽峁┙o它們。
再有把因焦?fàn)枱嶙兂筛邷氐脑诘谝缓偷诙冏柙?5、16進(jìn)行緩慢冷卻是必要的。冷卻需要的時間與發(fā)熱量、溫度、變阻元件和它周圍的熱特性(導(dǎo)熱性、散熱性)等有關(guān)。例如如電阻值小，由于發(fā)熱量比較大，可以考慮沒有電流后，冷卻時間要比較長。與此相反，如電阻大，由于發(fā)熱量比較小，可以考慮沒有電流后的冷卻時間比較短。因此在此第一步驟中，不希望施加在第一和第二變阻元件15、16上的電壓產(chǎn)生急劇的變化。無論第一和第二變阻元件15、16的初始電阻值是大是小，希望使施加的電壓緩慢傾斜地變化，以便緩慢冷卻。也就是在圖2中，施加在板線18上的脈沖電壓的上升時間Δt1是用于保證在時間Tb1期間流過電流而產(chǎn)生熱量的變阻元件(在上述模擬中的第一變阻元件15)緩慢冷卻的時間。同樣施加在板線18上的脈沖電壓的下降時間Δt2是用于保證在時間Tb2期間流過電流而產(chǎn)生熱量的變阻元件(在上述模擬中的第一變阻元件16)緩慢冷卻的時間。因此經(jīng)過時間Tb2后，在施加在板線18上的脈沖電壓的下降時間Δt2以上的時間，在CS線上施加電壓是必要的。也就是Tb3＞Δt2是必要的。例如設(shè)Tb3為50ns，對應(yīng)于第一和第二變阻元件15、16的原材料，可以同在5ns以上20ns以下的范圍內(nèi)對Δt1和Δt2進(jìn)行調(diào)節(jié)。
在上述中在使控制用開關(guān)元件的第七和第八晶體管7、8成為導(dǎo)通的狀態(tài)下，對使把板線18設(shè)定為0V的時間Tb1為50ns、把板線18設(shè)定為Vdd的時間Tb2為50ns的情況進(jìn)行了說明，但并不限定于此。可以設(shè)定時間Tb1、Tb2，使在第一和第二變阻元件15、16中生成的焦?fàn)枱釣槭顾鼈兎謩e成為結(jié)晶狀態(tài)所需要的焦?fàn)枱?。此外也可以使用直流電壓來取代脈沖電壓。
(2)第二步驟用圖4、5對STORE動作的第二步驟進(jìn)行說明。在此STORE動作的第二步驟中，在第一步驟后在第一和第二變阻元件15、16中，把連接在存儲“0”的存儲節(jié)點(9或10中)上的變阻元件(15或16中的某一個)仍保持在低電阻，僅把連接在存儲“1”的存儲節(jié)點(10或9中)上的變阻元件(16或15中的某一個)變成高電阻。
第一和第二變阻元件15、16的電阻值利用第一步驟都成為結(jié)晶狀態(tài)，成為相同程度值的低電阻。圖4表示在STORE動作的第二步驟中，施加在圖1所示的電路的各控制線上的電壓的時序圖。
在從某個瞬間開始的時間Tc期間，在CS線17上施加被升壓后的電壓Vbt，使第七和第八晶體管7、8成為導(dǎo)通的狀態(tài)。也就是仍保持在第一和第二反相器INV1、INV2的電源線14a、14b上施加電源電壓Vdd的狀態(tài)，和在板線18上仍保持施加接地電壓的狀態(tài)，而控制用開關(guān)元件的第七和第八晶體管7、8被變成導(dǎo)通狀態(tài)。
設(shè)現(xiàn)在第一和第二存儲節(jié)點9、10的電壓以對應(yīng)“1”、“0”的方式分別保持為Vdd、0V。由于板線18的電壓被設(shè)定為0V，所以第一變阻元件15兩端的電壓為Vdd，第一變阻元件15中流過大的電流。另一方面第二變阻元件16兩端的電壓為0V，第二變阻元件16中幾乎沒有流過電流。
第一和第二變阻元件15、16用上述的GeTeSb等相轉(zhuǎn)變材料制成。把一定焦?fàn)栆陨系臒崽峁┙o相轉(zhuǎn)變材料后，達(dá)到熔點以上，如急速冷卻，則變成非晶態(tài)，成為高電阻。要使在絕緣膜中用SiO2的直徑φ190nm的相轉(zhuǎn)變材料成為非晶態(tài)的單位體積的焦?fàn)枱釣?.6pJ(參照S.Tyson et al.的上述文獻(xiàn))。調(diào)節(jié)把電壓施加在控制信號線的CS線17上的時間Tc，僅使第一變阻元件15成非晶態(tài)狀態(tài)，也就是成為高電阻。此時幾乎不流過電流的第二變阻元件16仍為結(jié)晶狀態(tài)，也就是仍為低電阻。
與第一步驟相同，關(guān)于圖1所示的非易失性雙穩(wěn)態(tài)多諧振蕩器電路，按圖4所示的時序圖，在施加電壓CS、PL、DD的條件下進(jìn)行模擬，對STORE動作的第二步驟進(jìn)行了解析。作為一個例子，設(shè)施加在CS線17上的被升壓后的電壓Vbt為3.9V，施加時間Tc為10ns。關(guān)于第一和第二變阻元件15、16同設(shè)直徑為φ190nm，作為絕緣膜使用SiO2，設(shè)電阻值都為10kΩ。
圖5表示在這些條件下進(jìn)行的在第一和第二變阻元件15、16中流過的電流的模擬結(jié)果。從圖5可以看出，在穩(wěn)定狀態(tài)下，在第一變阻元件15中流過208μA的電流。此時在第一變阻元件15中產(chǎn)生的焦?fàn)枱峒s為4.8pJ。這是足夠使變阻元件成為非晶態(tài)狀態(tài)的值。經(jīng)過時間Tc后，通過使CS線17急速變?yōu)?V，使第一變阻元件15快冷，可以使第一變阻元件15從結(jié)晶狀態(tài)變成非晶態(tài)狀態(tài)。此時由于在第二變阻元件16中幾乎不流過電流，所以仍保持結(jié)晶狀態(tài)。這樣第一變阻元件15變成非晶態(tài)狀態(tài)，變成高電阻。另一方面，第二變阻元件16仍為結(jié)晶狀態(tài)，是低電阻。這樣例如第一變阻元件15的電阻值為第二變阻元件16的10倍，電阻值的大小關(guān)系變成與最初的狀態(tài)(實施第一步驟前)相反。與此相反，如第一存儲節(jié)點為0V，第二存儲節(jié)點為Vdd，上述的第二步驟的結(jié)果例如第二變阻元件16的電阻值變成是第一變阻元件15的10倍，電阻值的大小關(guān)系與最初的狀態(tài)(實施第一步驟前)相同。
如上所述在第二步驟中，經(jīng)過時間Tc后，仍保持在第一和第二反相器INV1、INV2的電源線14a、14b上施加電源電壓Vdd的狀態(tài)，和在板線18上仍保持施加接地電壓的狀態(tài)，而控制用開關(guān)元件的第七和第八晶體管7、8被快速變成不導(dǎo)通狀態(tài)。
這樣在STORE動作的第2步驟中，利用在CS線17上施加被升壓的電壓Vbt，使控制用開關(guān)元件的第七和第八晶體管7、8被變成導(dǎo)通狀態(tài)，可以實現(xiàn)僅向被連接在雙穩(wěn)態(tài)多諧振蕩器的兩個存儲節(jié)點中變成“1”的存儲節(jié)點上的變阻元件提供成為非晶態(tài)狀態(tài)需要的焦?fàn)枱?。此外用STORE動作的第一步驟和第二步驟，把雙穩(wěn)態(tài)多諧振蕩器的存儲信息寫入第一和第二變阻元件15、16中，也就是通過作為第一和第二變阻元件15、16的電阻值的大小關(guān)系保存，變成非易失地保持信息。因此，在STORE動作結(jié)束后，可以使非易失性雙穩(wěn)態(tài)多諧振蕩器電路斷開而信息不消失。
在上述STORE動作的第2步驟中，設(shè)控制用開關(guān)元件成為導(dǎo)通狀態(tài)的時間Tc為10ns，但并不限定于此，只要是可以提供使變阻元件成為非晶態(tài)狀態(tài)需要的焦?fàn)枱峋涂梢浴?br> 此外在上述中，對為了使第七和第八晶體管7、8變成導(dǎo)通狀態(tài)，在CS線上施加被升壓后的電壓Vbt的情況進(jìn)行了說明，但這是為了抑制晶體管的閥值電壓造成的電壓降低。因此希望施加被升壓的電壓Vbt(特別是在第二步驟中)，但即使使用電源電壓Vdd也可以實現(xiàn)上述的STORE動作。
(RECALL動作)
下面用圖6、7對RECALL動作進(jìn)行說明。用上述的STORE動作使第一變阻元件15的電阻值為第二變阻元件16的10倍。STORE動作完成后，在這樣的電阻值的狀態(tài)下，對非易失性雙穩(wěn)態(tài)多諧振蕩器電路停止提供電源。由于停止提供電源，從第一和第二存儲節(jié)點9、10提供對應(yīng)于存儲內(nèi)容(也就是某一個為1(也就是“High”)的電壓，另一個沒有被提供電壓(為0(也就是變成“Low”)而被去除。在RECALL動作中，STORE動作完成后恢復(fù)在停止提供電源前的存儲節(jié)點9、10的內(nèi)容。
具體說，在此復(fù)檢步驟中，在連接在第一和第二變阻元件15、16中高電阻的變阻元件(15或16中的某一個)上的存儲節(jié)點(9或10中的某一個)上存儲“1(也就是“High”)”，連接在第一和第二變阻元件15、16中低電阻的變阻元件(16或15中的某一個)上的存儲節(jié)點(10或9中的某一個)上存儲“0(也就是“Low”)”。
圖6為表示在RECALL動作中施加在圖1所示電路的各控制線上的電壓的時序圖。設(shè)字線13、第一和第二位線11、12的電壓為0V。在從某一個瞬間開始的時間Ta期間，使電源線14a、14b的電壓DD從0V傾斜增加到Vdd。此時同時在CS線17上施加電源電壓Vdd，使控制用開關(guān)元件的第七和第八晶體管7、8成導(dǎo)通狀態(tài)。
也就是保持在第一和第二反相器INV1、INV2的電源線14a、14b施加接地電壓的狀態(tài)、和保持在板線18上施加接地電壓的狀態(tài)，而使控制用開關(guān)元件的第七和第八晶體管7、8變成導(dǎo)通狀態(tài)。然后仍保持在板線18上施加接地電壓0V的狀態(tài)、和控制用開關(guān)元件的第七和第八晶體管7、8的導(dǎo)通狀態(tài)，施加在第一和第二反相器INV1、INV2的電源線14a、14b上的電壓從接地電壓緩慢向電源電壓升高。
第一和第二的存儲節(jié)點9、10的電壓Q1、Q2隨電源線14a、14b的電壓升高一起升高?？墒怯捎诜謩e連接在第一和第二的存儲節(jié)點9、10上的第一和第二變阻元件15、16的電阻值不同，電壓Q1、Q2升高的速度產(chǎn)生差異。如上所述，由于第一變阻元件15的電阻值比第二變阻元件16大，第一存儲節(jié)點9的電壓Q1也比第二存儲節(jié)點的電壓Q2大。電壓Q1、Q2的差成為某一定大小以上時，使CS線17從電源電壓Vdd降到0V。
也就是保持在板線18上施加接地電壓的狀態(tài)、使在第一和第二反相器INV1、INV2的電源線14a、14b上施加的電壓向電源電壓緩慢提高的狀態(tài)，同時使控制用開關(guān)元件的第七和第八晶體管7、8變成不導(dǎo)通的狀態(tài)。此后仍保持在板線18上施加接地電壓的狀態(tài)、和第七和第八晶體管7、8不導(dǎo)通的狀態(tài)，把施加在第一和第二反相器INV1、INV2的電源線14a、14b上的電壓緩慢升高，最終施加電源電壓(Vdd)。
這樣第一和第二變阻元件15、16從雙穩(wěn)態(tài)多諧振蕩器斷開，電壓Q1、Q2被固定(閂鎖)，此后在電源線14a、14b上的電壓DD變成Vdd后，電壓Q1變成Vdd，電壓Q2變成0V。
關(guān)于圖1所示的非易失性雙穩(wěn)態(tài)多諧振蕩器電路，按圖6所示的時序圖，在施加電壓CS、PL、DD的條件下進(jìn)行模擬，對RECALL動作進(jìn)行了解析。作為一個例子，設(shè)MOS晶體管(第一～第八的晶體管1～8)的最小柵極長為0.35μm，設(shè)電源電壓Vdd為3.3V。此外設(shè)N型晶體管(第一、第三、第五～第八晶體管1、3、5～8)的閥值電壓為0.5V，設(shè)P型晶體管(第二、第四晶體管2、4)的閥值電壓為0.6V。此外設(shè)電壓DD的上升時間Ta為10ns。設(shè)第二變阻元件16的電阻值R2為與構(gòu)成雙穩(wěn)態(tài)多諧振蕩器的MOS晶體管的導(dǎo)通電阻的值相同程度的10kΩ，設(shè)第一變阻元件15的電阻值R1是R2的10倍的100kΩ。
圖7為表示第一和第二的存儲節(jié)點9、10的電壓Q1、Q2的電壓模擬結(jié)果的圖示。從圖7可以看出，電壓Q1、Q2最初一起升高。可是由于分別連接第一和第二的存儲節(jié)點9、10的第一和第二變阻元件15、16的電阻值不同，電壓Q1、Q2上產(chǎn)生差異。在本實施方式中，作為一個例子，在電壓Q1、Q2上產(chǎn)生約0.5V左右的差異的時刻(Ta1＝5.4ns)，使CS線17的電壓CS從Vdd降低。這樣第一和第二變阻元件從雙穩(wěn)態(tài)多諧振蕩器斷開，從電壓DD開始升高時經(jīng)過時間Ta(10ns)后，第一存儲節(jié)點9的電壓Q1升高到Vdd，第二存儲節(jié)點10的電壓Q2降低到0V，分別保持此值。
在上述中，說明了在兩個存儲節(jié)點的電壓Q1、Q2的差變?yōu)榧s0.5V時，把電源線14a、14b的電壓降低的情況，兩個存儲節(jié)點9、10的電壓Q1、Q2的差為MOS晶體管的閥值電壓左右就可以。原因是因為雙穩(wěn)態(tài)多諧振蕩器的第一晶體管1的柵極連接在第一存儲節(jié)點9上，漏極連接在第二節(jié)點10上，如電壓Q1、Q2的差在第一晶體管1的閥值以上，第一晶體管1變成導(dǎo)通狀態(tài)，漏極連接的第二存儲節(jié)點10變成0V。
這樣確認(rèn)了如第一和第二變阻元件15、16的電阻值中存在差異，因連接具有更大電阻值的變阻元件的一方的存儲節(jié)點的電壓變大，兩個存儲節(jié)點的電壓被確定。在上述中，設(shè)第一和第二變阻元件15、16的電阻值的比為10倍，用模擬判斷出即使是5倍，也能實現(xiàn)與上述相同的RECALL動作。也就是可以說圖1所示的RECALL動作其電阻比的容限(margin)非常大。
這樣用RECALL動作使控制用開關(guān)元件的第七和第八晶體管7、8導(dǎo)通，通過在第一和第二變阻元件15、16中流過電流，在第一和第二的存儲節(jié)點9、10的電壓產(chǎn)生差異，可以恢復(fù)切斷電源前的雙穩(wěn)態(tài)多諧振蕩器存儲的信息。此外兩個存儲節(jié)點9、10的電壓的差異在變成構(gòu)成雙穩(wěn)態(tài)多諧振蕩器的MOS晶體管的閥值電壓以上時，如使第七和第八晶體管7、8成為非導(dǎo)通狀態(tài)，可以以更低的電耗恢復(fù)切斷電源前的雙穩(wěn)態(tài)多諧振蕩器存儲的信息。此外由于第一和第二變阻元件15、16的電阻比即使是5倍左右也能正常進(jìn)行RECALL動作，所以動作容限非常大。也就是只要兩個變阻元件的電阻值的大小關(guān)系不反轉(zhuǎn)，相對于電阻值的平衡和變動，RECALL動作是穩(wěn)定的。
在上述中，說明了使電源線14a、14b的電壓DD緩慢升高的情況，但并不限定于此。即使電源線14a、14b的電壓比較快的升高，在開始動作的電源電壓附近，把施加電壓控制成使雙穩(wěn)態(tài)多諧振蕩器的兩個存儲節(jié)點9、10的電壓差為MOS晶體管的閥值電壓左右就可以。
在上述中，對設(shè)RECALL需要的時間Ta為10ns的情況進(jìn)行了說明，但并不限定于此，Ta比約1ns左右小也可以。
此外對Ta1為5.4ns的情況進(jìn)行了說明，但并不限定于此。例如電源線14a、14b的電壓DD升高開始后產(chǎn)生不穩(wěn)定區(qū)域之后，第一和第二的存儲節(jié)點9、10的電壓差在變成MOS晶體管閥值電壓以上的時刻，也可以使CS線17的電壓為0V。
如上所述，采用本發(fā)明的話，一般通過控制用開關(guān)元件使變阻元件分別連接在通常的雙穩(wěn)態(tài)多諧振蕩器的兩個存儲節(jié)點上，可以非易失地保持雙穩(wěn)態(tài)多諧振蕩器的存儲信息。
(通常動作READ/WRITE動作)對通常動作的READ動作、WRITE動作進(jìn)行說明。此時設(shè)定CS線17為0V，設(shè)控制用開關(guān)元件的第七和第八晶體管7、8為非導(dǎo)通狀態(tài)，從雙穩(wěn)態(tài)多諧振蕩器切斷第一和第二變阻元件15、16。在此狀態(tài)下，把電源電壓Vdd施加在字線13上，利用使旁路晶體管的第五和第六晶體管5、6成為導(dǎo)通狀態(tài)，進(jìn)行從第一和第二的存儲節(jié)點9、10在位線11、12中讀出存儲信息的READ動作、或進(jìn)行從位線11、12把存儲信息寫入第一和第二的存儲節(jié)點9、10的WRITE動作。此時第一和第二變阻元件15、16由于用第七和第八晶體管7、8從雙穩(wěn)態(tài)多諧振蕩器切斷，在READ動作和WRITE動作中作為寄生電阻不起作用。此外第一和第二的存儲節(jié)點9、10的電壓Q1、Q2分別保持0V或Vdd。此情況下，由于在構(gòu)成雙穩(wěn)態(tài)多諧振蕩器的反相器中幾乎不流過貫通電流，在本實施方式的電路中待機(jī)時幾乎不流過漏電流。
用圖8所示的現(xiàn)有技術(shù)用構(gòu)成電路的強(qiáng)電介體的漏電流，與通常的雙穩(wěn)態(tài)多諧振蕩器相比，在WRITE動作和READ動作中的電耗增加，而在本發(fā)明中，變阻元件由于用控制用開關(guān)元件(第七和第八晶體管7、8)切斷，漏電流被抑制，電耗幾乎不增加。此外如圖8所示，在現(xiàn)有的電路中，因強(qiáng)電介體的干擾，在RECALL動作中動作是不穩(wěn)定的，在本實施方式中，使用變阻元件，由于兩個變阻元件的電阻比在5倍以上恢復(fù)，動作的容限大。再有如存儲節(jié)點9、10的電壓差變成MOS晶體管的閥值電壓左右，由于控制用開關(guān)元件的第七和第八晶體管7、8變成非導(dǎo)通狀態(tài)，所以用低的電耗進(jìn)行動作。
在上述中，對使用GeTeSb作為在變阻元件中使用的相轉(zhuǎn)變材料的情況進(jìn)行了說明，但只要是用流過電流可以使電阻值改變的材料，無論什么物質(zhì)都可以使用。
此外在上述中，作為變阻元件的連接作成按存儲節(jié)點、控制用開關(guān)元件、變阻元件、板線的順序串聯(lián)，按存儲節(jié)點、變阻元件、控制用開關(guān)元件、其他變阻元件、板線的順序串聯(lián)也可以。
在本實施方式中，作為構(gòu)成雙穩(wěn)態(tài)多諧振蕩器的反相器，使用了用MOS晶體管的反相器，但也可以是用MOS晶體管和電阻構(gòu)成的反相器。
工業(yè)實用性如采用本發(fā)明，可以提供在接通電源時，可以以穩(wěn)定的動作恢復(fù)雙穩(wěn)態(tài)多諧振蕩器的存儲信息的非易失性雙穩(wěn)態(tài)多諧振蕩器電路的驅(qū)動方法。此外在雙穩(wěn)態(tài)多諧振蕩器的通常動作時，由于把變阻元件從雙穩(wěn)態(tài)多諧振蕩器切斷，變阻元件作為寄生電阻不起作用，可以提供以高速而且低電耗動作的非易失性雙穩(wěn)態(tài)多諧振蕩器電路的驅(qū)動方法。
權(quán)利要求
1.一種非易失性雙穩(wěn)態(tài)多諧振蕩器電路的驅(qū)動方法，該非易失性雙穩(wěn)態(tài)多諧振蕩器電路具有輸入端子連接在第一存儲節(jié)點上、輸出端子連接在第二存儲節(jié)點上的第一反相器；輸入端子連接在所述第二存儲節(jié)點上、輸出端子連接在所述第一存儲節(jié)點上的第二反相器；字線連接在柵極上、連接在第一位線和所述第一存儲節(jié)點之間的第一旁路晶體管；所述字線連接在柵極上、連接在第二位線和所述第二存儲節(jié)點之間的第二旁路晶體管；連接在所述第一存儲節(jié)點和板線之間的串聯(lián)的第一控制用開關(guān)元件和第一變阻元件；以及連接在所述第二存儲節(jié)點和所述板線之間的串聯(lián)的第二控制用開關(guān)元件和第二變阻元件，所述第一和第二變阻元件的電阻值通過電流的發(fā)熱而可以改變，其特征在于，所述非易失性雙穩(wěn)態(tài)多諧振蕩器電路的驅(qū)動方法順序具有存儲步驟，和復(fù)檢步驟，所述存儲步驟具有使所述第一和第二變阻元件雙方為低電阻的第一步驟；以及在所述第一步驟后從所述第一和第二變阻元件中，使連接于存儲“0”的存儲節(jié)點上的變阻元件仍保持在低電阻，僅使連接于存儲“1”的存儲節(jié)點上的變阻元件為高電阻的第二步驟，在所述復(fù)檢步驟中，在與所述第一和第二變阻元件中為高電阻的變阻元件連接的存儲節(jié)點上存儲“1”，在與所述第一和第二變阻元件中為低電阻的變阻元件連接的存儲節(jié)點上存儲“0”。
2.如權(quán)利要求1所述的非易失性雙穩(wěn)態(tài)多諧振蕩器電路的驅(qū)動方法，其特征在于，所述第一步驟順序具有仍保持在所述第一和第二反相器的電源線上施加電源電壓的狀態(tài)和在所述板線上施加接地電壓的狀態(tài)，使所述第一和第二控制用開關(guān)元件變成導(dǎo)通狀態(tài)的步驟；仍保持在所述第一和第二反相器的電源線上施加電源電壓的狀態(tài)和所述第一和第二控制用開關(guān)元件導(dǎo)通狀態(tài)，使施加在所述板線上的電壓從所述接地電壓緩慢向規(guī)定電壓升高的步驟；仍保持在所述第一和第二反相器的電源線上施加電源電壓的狀態(tài)和所述第一和第二控制用開關(guān)元件導(dǎo)通的狀態(tài)，使施加在所述板線上的電壓保持在所述規(guī)定電壓的步驟；仍保持在所述第一和第二反相器的電源線上施加電源電壓的狀態(tài)和所述第一和第二控制用開關(guān)元件導(dǎo)通的狀態(tài)，使施加在所述板線上的電壓從所述規(guī)定電壓緩慢向接地電壓降低的步驟；以及保持所述第一和第二反相器的電源線上施加電源電壓的狀態(tài)、在所述板線上施加接地電壓的狀態(tài)、和所述第一和第二控制用開關(guān)元件導(dǎo)通的狀態(tài)的步驟。
3.如權(quán)利要求1所述的非易失性雙穩(wěn)態(tài)多諧振蕩器電路的驅(qū)動方法，其特征在于，所述第二步驟順序具有仍保持在所述第一和第二反相器的電源線上施加電源電壓的狀態(tài)和在所述板線上施加接地電壓的狀態(tài)，使所述第一和第二控制用開關(guān)元件變成導(dǎo)通狀態(tài)的步驟；以及仍保持在所述第一和第二反相器的電源線上施加電源電壓的狀態(tài)和在所述板線上施加接地電壓的狀態(tài)，使所述第一和第二控制用開關(guān)元件快速變成不導(dǎo)通狀態(tài)的步驟。
4.如權(quán)利要求1所述的非易失性雙穩(wěn)態(tài)多諧振蕩器電路的驅(qū)動方法，其特征在于，所述復(fù)檢步驟順序具有保持在所述第一和第二反相器的電源線上施加接地電壓的狀態(tài)和在所述板線上施加接地電壓的狀態(tài)，同時使所述第一和第二控制用開關(guān)元件變成導(dǎo)通狀態(tài)的步驟；仍保持在所述板線上施加接地電壓的狀態(tài)和所述第一和第二控制用開關(guān)元件導(dǎo)通的狀態(tài)，使在所述第一和第二反相器的電源線上施加的電壓從所述接地電壓緩慢向電源電壓升高的步驟；保持在所述板線上施加接地電壓的狀態(tài)、和使在所述第一和第二反相器的電源線上施加的電壓緩慢向電源電壓升高的狀態(tài)，同時使所述第一和第二控制用開關(guān)元件變成不導(dǎo)通狀態(tài)的步驟；以及仍保持在所述板線上施加接地電壓的狀態(tài)和所述第一和第二控制用開關(guān)元件不導(dǎo)通的狀態(tài)，使所述第一和第二反相器的電源線上施加的電壓緩慢升高，最終施加電源電壓的步驟。
5.如權(quán)利要求2所述的非易失性雙穩(wěn)態(tài)多諧振蕩器電路的驅(qū)動方法，其特征在于，所述第一和第二控制用開關(guān)元件都是晶體管，施加在所述晶體管的柵極上的電壓比電源電壓高。
6.如權(quán)利要求3所述的非易失性雙穩(wěn)態(tài)多諧振蕩器電路的驅(qū)動方法，其特征在于，所述第一和第二控制用開關(guān)元件都是晶體管，施加在所述晶體管的柵極上的電壓比電源電壓高。
7.如權(quán)利要求4所述的非易失性雙穩(wěn)態(tài)多諧振蕩器電路的驅(qū)動方法，其特征在于，所述第一和第二控制用開關(guān)元件都是晶體管，施加在所述晶體管的柵極上的電壓比電源電壓高。
8.如權(quán)利要求1所述的非易失性雙穩(wěn)態(tài)多諧振蕩器電路的驅(qū)動方法，其特征在于，所述第一反相器由各個柵極連接在所述第一存儲節(jié)點上、而且各個漏極連接在所述第二存儲節(jié)點上的互補(bǔ)型第一晶體管和第二晶體管構(gòu)成，所述第二反相器由各個柵極連接在所述第二存儲節(jié)點上、而且各個漏極連接在所述第一存儲節(jié)點上的互補(bǔ)型第三晶體管和第四晶體管構(gòu)成。
9.如權(quán)利要求1所述的非易失性雙穩(wěn)態(tài)多諧振蕩器電路的驅(qū)動方法，其特征在于，所述第一和第二反相器分別由MOS晶體管和電阻構(gòu)成。
10.如權(quán)利要求8所述的非易失性雙穩(wěn)態(tài)多諧振蕩器電路的驅(qū)動方法，其特征在于，所述第一和第三晶體管是N型MOS晶體管，所述第二和第四晶體管是P型MOS晶體管。
11.如權(quán)利要求1所述的非易失性雙穩(wěn)態(tài)多諧振蕩器電路的驅(qū)動方法，其特征在于，所述第一和第二變阻元件由硫族化合物的相變材料構(gòu)成。
12.如權(quán)利要求1所述的非易失性雙穩(wěn)態(tài)多諧振蕩器電路的驅(qū)動方法，其特征在于，所述第一和第二變阻元件在高電阻狀態(tài)下分別具有低電阻狀態(tài)的電阻值的約五倍以上的電阻值。
13.如權(quán)利要求8所述的非易失性雙穩(wěn)態(tài)多諧振蕩器電路的驅(qū)動方法，其特征在于，所述第一和第二變阻元件的高電阻狀態(tài)的電阻值比所述第一～第四晶體管全部的導(dǎo)通電阻值大。
全文摘要
本發(fā)明是在雙穩(wěn)態(tài)多諧振蕩器電路的第一、第二存儲節(jié)點上通過控制用晶體管連接第一、第二變阻元件的非易失性雙穩(wěn)態(tài)多諧振蕩器電路中，在存儲步驟中在把第一和第二變阻元件的雙方變成低電阻后，在第一和第二變阻元件中，仍使連接在存儲“0”的存儲節(jié)點上的變阻元件保持在低電阻，僅把連接在存儲“1”的存儲節(jié)點上的變阻元件變成高電阻，在復(fù)檢步驟中順序進(jìn)行在連接于高電阻的變阻元件的存儲節(jié)點上存儲“1”，在連接于低電阻的變阻元件的存儲節(jié)點上存儲“0”的非易失性雙穩(wěn)態(tài)多諧振蕩器電路的驅(qū)動方法。
文檔編號G11C14/00GK1711611SQ200380102920
公開日2005年12月21日 申請日期2003年10月29日 優(yōu)先權(quán)日2002年11月1日
發(fā)明者豐田健治, 大塚隆 申請人:松下電器產(chǎn)業(yè)株式會社