專利名稱：非易失性半導(dǎo)體存儲器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種非易失性半導(dǎo)體存儲器件，其中數(shù)據(jù)可以被電擦除或者電寫入。
背景技術(shù)：
在常見的非易失性半導(dǎo)體存儲器件中，將通過參照附圖以EEPROM為例在下文中進行描述。
圖23示出了一種常見的EEPROM(非易失性半導(dǎo)體存儲器件)的框圖，所述EEPROM減少了用于從主機設(shè)備寫數(shù)據(jù)所需要的時間。圖24示出了處于常見的EEPROM(非易失性半導(dǎo)體存儲器件)的擦除狀態(tài)以及寫入狀態(tài)的閾值電壓分配圖。
如圖23中所示，采用這樣一種結(jié)構(gòu)作為用于縮短從主機設(shè)備寫數(shù)據(jù)所需時間的結(jié)構(gòu)的例子，其中所述結(jié)構(gòu)包括EEPROM的接口電路101、EEPREOM 1400、SRAM的接口電路1301以及SRAM 1300。
在圖23中，所述EEPROM 1400包括存儲單元晶體管陣列110、讀出放大電路120、寫數(shù)據(jù)鎖存電路130、地址譯碼器電路140、高壓控制電路150和控制電路160。所述SRAM 1300包括存儲單元晶體管陣列1310、讀出放大電路1320、地址譯碼器電路1340和控制電路1360。
現(xiàn)在，以下將描述EEPROM 1400中的寫操作。
對于來自于所述主機設(shè)備的寫指令來說，在SRAM 1300中通過SRAM的接口電路1301以高速臨時寫入數(shù)據(jù)。在完成來自于主機設(shè)備的寫指令以后，通過SRAM的接口電路1301和EEPROM的接口電路101、將存儲在SRAM 1300中的數(shù)據(jù)寫入所述EEPROM 1400。所述SRAM 1300和所述EEPROM具有常見的普通結(jié)構(gòu)。
對于來自于所述主機設(shè)備的讀指令來說，為了讀取SRAM 1300的數(shù)據(jù)，將所述數(shù)據(jù)經(jīng)由SRAM的接口電路1301讀出。同樣地，為了讀出EEPROM1400的數(shù)據(jù)，經(jīng)由EEPROM的接口電路101讀出數(shù)據(jù)。
依照此操作，當(dāng)寫數(shù)據(jù)時，在將數(shù)據(jù)以高速臨時寫入SRAM 1300以后，將所述數(shù)據(jù)寫入EEPROM 1400，以便實現(xiàn)所存儲的數(shù)據(jù)的非易失性特性， (例如，參見專利文獻)。
公開號為平-4-291644的未決日本專利。
公開號為平-4-337666的未決日本專利。
上述的常見的非易失性半導(dǎo)體存儲器件必須包括輔助存儲器(SRAM等等)，所述輔助存儲器能夠以高速寫入數(shù)據(jù)，以便縮短從主機設(shè)備寫數(shù)據(jù)所需要的時間。
如上所述，當(dāng)將所述輔助存儲器(SRAM等等)作為非易失性半導(dǎo)體存儲器件設(shè)置在LSI中時，無法避免的要增加LSI的面積。由此，不方便地極大提高了非易失性半導(dǎo)體存儲器件的成本。

發(fā)明內(nèi)容
本發(fā)明是將上述問題納入需要考慮的事項而提出的，從而本發(fā)明的一個目的在于提供一種非易失性半導(dǎo)體存儲器件，該器件能夠極大地縮短從主機設(shè)備寫數(shù)據(jù)所需要的時間，而不會非常大地增加成本，這是由于其中無需包括輔助存儲器(SRAM等等)。
為了解決上述問題，依照本發(fā)明的非易失性半導(dǎo)體存儲器件包括寫操作選擇電路，用于選擇具有存儲單元晶體管元件的規(guī)定記錄時間的臨時寫操作、以及選擇用于存儲單元晶體管元件的附加寫操作；以及記錄時間控制電路，用于依照寫操作選擇電路的輸出信號控制附加寫操作的時間。
可以鑒別由臨時寫操作寫入存儲單元晶體管元件中的數(shù)據(jù)，并且可以將鑒別出的數(shù)據(jù)傳送到用于附加寫操作的寫數(shù)據(jù)保持電路。
依照上述結(jié)構(gòu)，對于來自于主機設(shè)備的寫指令來說，只臨時執(zhí)行用于初始讀數(shù)的正常操作在最小限度上所需的臨時寫操作，以便縮短記錄時間。在那之后，將臨時寫入非易失性半導(dǎo)體存儲器件中的寫數(shù)據(jù)、利用讀出放大電路傳送到寫數(shù)據(jù)鎖存電路，然后，根據(jù)寫數(shù)據(jù)鎖存電路的數(shù)據(jù)來執(zhí)行為確?？煽啃运匦璧母郊訉懖僮?。由此，可以確?？煽啃?。
優(yōu)選的是，所述非易失性半導(dǎo)體存儲器件包括驗證操作控制電路，該電路用于控制驗證操作，所述驗證操作用于鑒別所述數(shù)據(jù)是否通過臨時寫操作正常寫入存儲單元晶體管元件；以及包括驗證電路，用于依照驗證操作控制電路的輸出信號執(zhí)行驗證操作。
依照此結(jié)構(gòu)，可以降低因存儲單元晶體管或電路的制造特性方面的不規(guī)則而導(dǎo)致的在寫特性方面的不規(guī)則性。此外，可以將臨時寫操作中的記錄時間盡可能地限制在最小限度。
優(yōu)選的是，所述非易失性半導(dǎo)體存儲器件包括寫電壓置位電路，用于依照寫操作選擇電路輸出信號控制寫電壓的設(shè)定值。
依照上述結(jié)構(gòu)，可以將臨時寫操作中的寫電壓設(shè)定的比附加寫操作中的電壓高，以便可以縮短臨時寫操作中的記錄時間。
在執(zhí)行附加寫操作以前，可以執(zhí)行擦除操作。
依照上述結(jié)構(gòu)，當(dāng)希望將數(shù)據(jù)保持在擦除狀態(tài)的存儲單元晶體管的閾值電壓、通過臨時寫操作帶進低的擦除狀態(tài)時，執(zhí)行臨時寫操作，以便鑒別寫入存儲單元晶體管元件中的數(shù)據(jù)，并且將鑒別出的數(shù)據(jù)傳送到用于附加寫操作的寫數(shù)據(jù)保持電路。在為用于執(zhí)行附加寫操作的存儲單元晶體管陣列中的寫單元執(zhí)行通常的擦除操作以后，執(zhí)行附加寫操作。由此，可以確保擦除數(shù)據(jù)和寫數(shù)據(jù)的可靠性。
優(yōu)選的是，所述非易失性半導(dǎo)體存儲器件包括擦除操作選擇電路，用于選擇具有存儲單元晶體管元件的規(guī)定擦除時間的原始擦除操作，以及具有長于原始擦除操作的擦除時間的輔助擦除操作，并且還包括擦除時間控制電路，用于依照擦除操作選擇電路的輸出信號控制擦除時間。
依照上述結(jié)構(gòu)，對于來自于主機設(shè)備的寫指令來說，僅僅臨時執(zhí)行正常操作在最小限度上所需要的原始擦除操作和臨時寫操作，以便縮短擦除時間和記錄時間。在那之后，將臨時寫入非易失性半導(dǎo)體存儲器件中的寫數(shù)據(jù)、利用讀出放大電路傳送到寫數(shù)據(jù)鎖存電路，然后，根據(jù)寫數(shù)據(jù)鎖存電路的數(shù)據(jù)來執(zhí)行為確?？煽啃运匦璧妮o助擦除操作和附加寫操作。由此，可以確?？煽啃?。
優(yōu)選的是，所述非易失性半導(dǎo)體存儲器件包括讀操作選擇電路，該電路能夠選擇臨時寫操作之后的臨時讀操作，并且提供了附加寫操作之后的讀操作。
此外，優(yōu)選的是，所述非易失性半導(dǎo)體存儲器件包括讀電壓置位電路，該電路被提供了與讀操作選擇電路的輸出信號相連，并且其中當(dāng)所述輸出信號表示臨時讀操作時，將字線電壓的設(shè)定值設(shè)定為臨時讀電壓。
依照上述結(jié)構(gòu)，當(dāng)寫操作之后的存儲單元晶體管的閾值電壓高于擦除操作之后的存儲單元晶體管的閾值電壓時，將臨時寫數(shù)據(jù)的讀電壓設(shè)定為低于讀電壓的電壓。即使當(dāng)寫操作之后存儲單元晶體管的閾值電壓較低時，也能夠準確地鑒別數(shù)據(jù)，并且可以縮短記錄時間。
優(yōu)選的是，所述非易失性半導(dǎo)體存儲器件包括參考電流置位電路，該電路被提供以用于當(dāng)判定讀數(shù)據(jù)時、允許作為電流判定參考的參考電流流向存儲單元晶體管元件，并且用于依照讀操作選擇電路的輸出信號控制參考電流的設(shè)定值。
依照上述結(jié)構(gòu)，當(dāng)寫操作之后的存儲單元晶體管的閾值電壓低于擦除操作之后的存儲單元晶體管的閾值電壓時，將讀取臨時寫數(shù)據(jù)時的參考電流設(shè)定為低于讀取附加寫數(shù)據(jù)時的參考電流。由此，即使當(dāng)寫操作之后的存儲單元晶體管的閾值電壓較低時，也能正確地鑒別數(shù)據(jù)，記錄時間也可能得以縮短，并且在具有低閾電壓的晶體管中還可以獲得更多的效用。
所述寫數(shù)據(jù)保持電路可以包括按每條位線一個的比例提供的鎖存器以及用于使所述鎖存器電氣上獨立于所述位線的傳輸門，并且還包括用于檢測位線電壓的位線電勢檢測電路，以及用于依照位線電勢檢測電路的輸出反相鎖存數(shù)據(jù)的鎖存器反相電路。
依照上述結(jié)構(gòu)，對于選定的存儲單元可以同時執(zhí)行程序驗證操作以及數(shù)據(jù)傳送操作，并且可以以高速執(zhí)行所述程序驗證操作和數(shù)據(jù)傳送操作。
優(yōu)選的是，所述非易失性半導(dǎo)體存儲器件包括中斷輸入電路，當(dāng)為存儲單元晶體管陣列中的每個寫單元寫入數(shù)據(jù)時，并且當(dāng)執(zhí)行附加寫操作期間輸入寫指令時，提供所述中斷輸入電路，其中在完成附加寫操作以后、在不執(zhí)行其他寫單元的附加寫操作時，允許輸入寫指令。
此外，優(yōu)選的是，所述非易失性半導(dǎo)體存儲器件包括為執(zhí)行附加寫操作時、通知有關(guān)禁止輸入寫數(shù)據(jù)的信息而設(shè)的就緒/繁忙輸出電路。
依照上述結(jié)構(gòu)，可以識別這樣一個狀態(tài)，其中在執(zhí)行附加寫操作期間因來自于主機設(shè)備的就緒/繁忙信號而無法輸入寫指令。此外，從主機設(shè)備輸入中斷信號以便停止對下一個寫單元的附加寫操作。由此，可以縮短主機設(shè)備臨時寫指令的輸入等待時間。
可以提供一寫標(biāo)志，用于存儲與所述存儲單元晶體管陣列中每個寫單元相關(guān)的數(shù)據(jù)寫狀態(tài)是與每個寫單元相關(guān)的臨時寫操作(臨時寫狀態(tài))之后的狀態(tài)、還是所述附加寫操作(附加寫狀態(tài))之后的狀態(tài)。此外，可以控制附加寫操作以便根據(jù)寫標(biāo)志信息對臨時寫操作之后的寫單元執(zhí)行該操作。
依照上述結(jié)構(gòu)，即使當(dāng)同時存在臨時寫狀態(tài)和附加寫狀態(tài)時，其也能鑒別出哪個寫單元處于臨時寫數(shù)據(jù)的狀態(tài)。由此，可以僅僅對其中臨時寫數(shù)據(jù)的寫單元執(zhí)行附加寫操作，以便可以執(zhí)行高效的寫操作。
優(yōu)選的是，所述非易失性半導(dǎo)體存儲器件包括字線電壓開關(guān)電路，該電路為根據(jù)寫標(biāo)志信息、改變讀操作時施加到字線上的讀電壓而設(shè)。
依照上述結(jié)構(gòu)，當(dāng)讀操作時預(yù)先讀取寫標(biāo)志中的數(shù)據(jù)，并且當(dāng)所述數(shù)據(jù)處于臨時寫數(shù)據(jù)的狀態(tài)的存儲單元中時，通過所述字線電壓開關(guān)電路改變施加到所述字線的讀電壓。由此可以加速讀取速度。
因此，在讀數(shù)據(jù)的過程中，在不考慮存儲單元讀取速度方面差異的情況下，可以按與通常讀取速度相同的讀取速度來讀取臨時寫數(shù)據(jù)，這是通過執(zhí)行臨時寫操作而發(fā)生的。
優(yōu)選的是，所述非易失性半導(dǎo)體存儲器件包括為選擇多個非易失性半導(dǎo)體存儲器件中的任意一個并且控制操作而設(shè)的選擇器。
優(yōu)選的是，所述非易失性半導(dǎo)體存儲器件包括為執(zhí)行附加寫操作時、輸出用于禁止向選擇器輸入寫數(shù)據(jù)的指令而設(shè)的就緒/繁忙輸出電路。
依照上述結(jié)構(gòu)，在多個非易失性半導(dǎo)體存儲器件中的一個里執(zhí)行臨時寫操作之后，可執(zhí)行附加寫操作。然后，在附加寫操作期間，同時在其他非易失性半導(dǎo)體存儲器件中執(zhí)行臨時寫操作。由此，主機設(shè)備的等待時間相對于數(shù)據(jù)記錄時間得以縮短。
優(yōu)選的是，所述非易失性半導(dǎo)體存儲器件包括ECC電路。
依照上述結(jié)構(gòu)，即使當(dāng)存在其中閾值電壓在臨時寫操作之后較低的存儲單元晶體管時，并且當(dāng)讀出放大電路鑒別出所述數(shù)據(jù)是擦除數(shù)據(jù)時，如果可以在ECC電路中糾正數(shù)據(jù)的位數(shù)，那么可以將已糾正的數(shù)據(jù)由數(shù)據(jù)傳送電路傳送到寫數(shù)據(jù)保持電路。由此，可以另外地寫入正確數(shù)據(jù)。
如上所述，依照本發(fā)明，可以將包括臨時寫操作和附加寫操作的兩種寫操作作為同一非易失性存儲器單元晶體管陣列的寫入系統(tǒng)來執(zhí)行。由此，對于來自于主機設(shè)備的寫指令來說，臨時寫操作可以縮短記錄時間。所述數(shù)據(jù)的可靠性可以通過隨后的附加寫操作得以確實地保持。
另外，根據(jù)本發(fā)明控制向非易失性半導(dǎo)體存儲器件寫入的方法包括如下步驟選擇用于存儲單元晶體管元件的具有規(guī)定寫時間的一個臨時寫操作，和根據(jù)所述臨時寫操作的選擇控制所述附加寫操作的時間。
附圖簡述

圖1是依照第一實施例的非易失性半導(dǎo)體存儲器件的框圖；圖2A是浮動?xùn)判痛鎯卧w管的剖面圖，而圖2B是存儲單元晶體管陣列的框圖；圖3A是示出了寫狀態(tài)閾值電壓按時間的關(guān)系曲線的視圖，圖3B示出了閾值電壓分布而圖3C是示出了第一實施例中存儲單元電流按字線電壓的關(guān)系曲線的視圖；圖4是依照第二實施例的非易失性半導(dǎo)體存儲器件的框圖；圖5A示出了閾值電壓分布而圖5B示出了第二實施例中的閾值電壓分布；圖6是依照第三實施例的非易失性半導(dǎo)體存儲器件的框圖；圖7A是示出了寫狀態(tài)閾值電壓按記錄時間以及按寫電壓的關(guān)系曲線的視圖，圖7B示出了閾值電壓分布而圖7C是示出了第三實施例中的存儲單元電流按字線電壓的關(guān)系曲線的視圖；圖8是依照第四實施例的非易失性半導(dǎo)體存儲器件的框圖；圖9示出了依照第四實施例的閾值電壓分布；圖10是依照第五實施例的非易失性半導(dǎo)體存儲器件的框圖；圖11A是示出了寫狀態(tài)閾值電壓按記錄時間的關(guān)系曲線的視圖，而圖11B示出了第五實施例中的閾值電壓分布；圖12是依照第六實施例的非易失性半導(dǎo)體存儲器件的框圖；圖13A示出了閾值電壓分布，而圖13B是示出了在第六實施例中寫狀態(tài)閾值電壓按記錄時間以及按寫電壓的關(guān)系曲線的視圖；圖14A是示出了存儲單元電流按字線電壓的關(guān)系曲線的視圖，圖14B是示出了在第六實施例中存儲單元電流按字線電壓的關(guān)系曲線的視圖；圖15是依照第七實施例的非易失性半導(dǎo)體存儲器件的框圖；圖16是示出了依照第七實施例的非易失性半導(dǎo)體存儲器件的寫數(shù)據(jù)鎖存電路、位線電勢檢測電路以及鎖存器反相電路的結(jié)構(gòu)的電路圖；圖17示出了依照第七實施例的閾值電壓分布；圖18是依照一個第八實施例的非易失性半導(dǎo)體存儲器件的框圖；圖19是依照第九實施例的非易失性半導(dǎo)體存儲器件的框圖；圖20是依照第十實施例的非易失性半導(dǎo)體存儲器件的框圖；圖21是依照第十一實施例的非易失性半導(dǎo)體存儲器件的框圖；圖22是依照第十二實施例的非易失性半導(dǎo)體存儲器件的框圖；圖23是常見的非易失性半導(dǎo)體存儲器件的框圖；以及圖24示出了常見的非易失性半導(dǎo)體存儲器件中的閾值電壓分布。
具體實施例方式
在本發(fā)明的每個實施例中，即使當(dāng)不提供用于縮短從主機設(shè)備寫數(shù)據(jù)所需時間的輔助存儲器(SRAM等等)時，也能夠極大地降低從主機設(shè)備將數(shù)據(jù)寫入非易失性半導(dǎo)體存儲器件所需的時間?，F(xiàn)在，將EEPROM作為非易失性半導(dǎo)體存儲器件的一個例子來詳細說明。
將參照圖1、2和3來說明本發(fā)明的第一實施例。
圖1是示出了依照第一實施例的EEPROM的結(jié)構(gòu)的圖表。
圖2A是浮動?xùn)判痛鎯卧w管的剖面圖，而圖2B示出了依照第一實施例的EEPROM中的存儲單元晶體管陣列的結(jié)構(gòu)。
圖3A示出了寫狀態(tài)中的閾值電壓按時間的關(guān)系曲線的視圖，圖3B示出了閾值電壓分布而圖3C示出了依照第一實施例的EEPROM中存儲單元電流按字線電壓的關(guān)系曲線的視圖。
在圖1中，與圖23中所示的上述EEPROM的那些部件具有相同功能的部件、用相同的參考標(biāo)記來表示，并且省略了對這些部件的詳細說明。這里，僅對具有與上述EEPROM不同結(jié)構(gòu)的那些部件進行說明。
如圖1中所示，除類似于圖23中所示的上述結(jié)構(gòu)(110到150)之外，EEPROM 100還具有控制電路160。所述控制電路160包括寫操作選擇電路161和記錄時間控制電路162。
此外，還提供了輸出數(shù)據(jù)開關(guān)電路170和輸入數(shù)據(jù)開關(guān)電路180。輸出數(shù)據(jù)開關(guān)電路170的輸出經(jīng)由寫數(shù)據(jù)傳送總線DB 106輸入所述輸入數(shù)據(jù)開關(guān)電路180。
在存儲單元晶體管的結(jié)構(gòu)中，如圖2A中所示，在基板6中形成源極4和漏極5。然后，在隧道氧化層3上形成浮動?xùn)?。此外，經(jīng)由ONO(氧化物-氮化物-氧化物)層1a形成控制柵1，并且將字線8與其相連。將高電場施加到隧道氧化層3以生成隧道電流，以便在浮動?xùn)?上積累的電子被吸引并且注滿。由此，存儲單元的閾值電壓得以控制以便寫以及擦除數(shù)據(jù)。
此外，在存儲單元晶體管陣列中，以矩陣的形式、在多條字線8和多條位線10的交叉部分上設(shè)置存儲單元晶體管元件7。將存儲單元晶體管元件7的源極分別與源線9相連。
現(xiàn)在，將在下面描述EEPROM 100中的臨時寫操作。
將對組件110到150執(zhí)行如在相關(guān)技術(shù)中的EEPROM中的寫操作那樣的臨時寫操作。
這時，在此實施例的臨時寫操作中，所述寫操作選擇電路161為來自于主機設(shè)備的寫指令的輸入信號S100選擇臨時寫操作。由此，記錄時間控制電路162設(shè)定最小限度所需的記錄時間，以便正常地執(zhí)行初始讀取操作。
例如，如圖3A、3B和3C中所示，所述記錄時間(tp)是1ms，這是與謀取認為能夠保證可靠性的通常記錄時間(例如tp＝10ms)一樣短的時間。
寫數(shù)據(jù)所必需的高壓通過接收寫操作的控制信號S101的高壓控制電路150控制，并且被提供給寫數(shù)據(jù)鎖存電路130和地址譯碼器電路140。來自于數(shù)據(jù)總線DB100和DB101的寫數(shù)據(jù)經(jīng)由輸入數(shù)據(jù)開關(guān)電路180和寫數(shù)據(jù)總線DB102保持在寫數(shù)據(jù)鎖存電路130中。
為了編址存儲單元晶體管陣列110中的寫數(shù)據(jù)，將必要的高壓在由記錄時間控制電路162設(shè)定的時間內(nèi)、由寫數(shù)據(jù)鎖存電路130和所述地址譯碼器電路140提供，以便執(zhí)行臨時寫操作。
現(xiàn)在，下面將描述此實施例中的附加寫操作。
將對組件110到150執(zhí)行如在相關(guān)技術(shù)的EEPROM中的讀和寫操作那樣的附加寫操作。
這時，在依照此實施例的附加寫操作中，對于來自于主機設(shè)備的數(shù)據(jù)鑒別指令、數(shù)據(jù)傳送指令和寫指令的輸入信號S100來說，控制電路160向每個組件輸出控制信號S101。由此，執(zhí)行由三個操作階段組成的附加寫操作，這三個操作階段包括用于由讀出放大電路120鑒別存儲單元晶體管陣列110中的臨時寫數(shù)據(jù)的鑒別操作，用于由輸出數(shù)據(jù)開關(guān)電路170和輸入數(shù)據(jù)開關(guān)電路180向?qū)憯?shù)據(jù)鎖存電路130傳送數(shù)據(jù)的數(shù)據(jù)傳送操作，以及寫操作。
現(xiàn)在，將說明上述數(shù)據(jù)鑒別操作。當(dāng)由讀出放大電路120鑒別存儲單元晶體管陣列110的數(shù)據(jù)時，依照臨時寫數(shù)據(jù)以及由讀出放大電路120中的參考電流控制電路121生成的規(guī)定參考電流(Iref)改變的存儲單元晶體管的當(dāng)前值之間的差異被采用。
例如，經(jīng)由地址總線AB102向所述地址譯碼器電路140選擇的存儲單元晶體管的字線施加2V。將1V施加到位線DB103。
這時，將所選擇的存儲單元晶體管的位線10和源線9之間提供的漏極電流、經(jīng)由位線DB104輸入到讀出放大電路120。
上述漏極電流由所選擇的存儲單元晶體管的字線電壓、位線電壓和閾值電壓等等確定。來自于讀出放大電路120的輸出數(shù)據(jù)將由讀出放大電路120中的參考電流控制電路121生成的規(guī)定參考電流(例如，Iref＝20μA)與漏極電流相比較。當(dāng)漏極電流量大于參考電流時，所述數(shù)據(jù)變?yōu)椤?”。當(dāng)漏極電流量小于參考電流時，所述數(shù)據(jù)變?yōu)椤?”。
現(xiàn)在，將在下文描述數(shù)據(jù)傳送操作。
將通過數(shù)據(jù)鑒別操作從讀出放大電路120輸出的數(shù)據(jù)、經(jīng)由讀數(shù)據(jù)傳送總線DB105、輸出數(shù)據(jù)開關(guān)電路170、寫數(shù)據(jù)傳送總線DB106、輸入數(shù)據(jù)開關(guān)電路180和寫數(shù)據(jù)總線DB102輸入到并保持在寫數(shù)據(jù)鎖存電路130中。
為了讀出臨時寫數(shù)據(jù)并且將所述數(shù)據(jù)輸出到EEPROM 100的外部，相對于來自于主機設(shè)備的讀指令輸入信號S100、從控制電路160輸出控制信號S101。用和上面描述的一樣的方法來執(zhí)行數(shù)據(jù)鑒別操作。讀出放大電路120的輸出經(jīng)由讀數(shù)據(jù)傳送總線DB105、輸出數(shù)據(jù)開關(guān)電路170和數(shù)據(jù)總線DB107來讀取。
現(xiàn)在，將在下面描述所述寫操作。
除了根據(jù)通過數(shù)據(jù)傳送操作保持在寫數(shù)據(jù)鎖存電路130中的數(shù)據(jù)來執(zhí)行寫操作、并且將由記錄時間控制電路162設(shè)定的記錄時間設(shè)定為長于臨時寫操作中的記錄時間并認為能夠保證通常的可靠性之外，執(zhí)行與在臨時寫操作中說明的相同的操作。
上述數(shù)據(jù)鑒別操作、數(shù)據(jù)傳送操作以及寫操作可以依照來自于主機設(shè)備的指令的輸入信號S100來執(zhí)行，以便可以另外寫入臨時寫入存儲單元晶體管陣列110中的數(shù)據(jù)。
依照上述操作，在相對于來自于主機設(shè)備的對EEPROM 100的寫指令，于正常執(zhí)行初始讀取操作的最小限度所需的記錄時間之內(nèi)執(zhí)行臨時寫操作。然后，將臨時寫入EEPROM 100中的數(shù)據(jù)另外地寫入。據(jù)此，可以獲得非易失性半導(dǎo)體存儲器件能夠極大地降低從主機設(shè)備將數(shù)據(jù)寫入EEPROM 100所必需的時間，而不會很大地增加成本。
現(xiàn)在，將通過參考圖4和5在下面描述本發(fā)明的第二實施例。
圖4是依照第二實施例的EEPROM的框圖。
圖5A是示出了閾值電壓分布的視圖，并且圖5B是示出了依照第二實施例的閾值電壓分布(當(dāng)執(zhí)行驗證操作時)視圖。
如圖4中所示，EEPROM 200包括字線電壓調(diào)節(jié)電路241、驗證操作控制電路262、驗證電路290、字線電壓調(diào)節(jié)信號S200、驗證判定結(jié)果輸出信號S201以及驗證數(shù)據(jù)總線DB200和DB201，這些僅僅是與第一實施例不同的，除上述組件之外，所述EEPROM 200具有與由相同參考標(biāo)記表示并且依照本發(fā)明第一實施例說明的相同的結(jié)構(gòu)。
存儲單元晶體管在臨時寫操作之后的閾值電壓取決于因存儲單元晶體管或電路的制造特性方面的不規(guī)則而導(dǎo)致的在寫入特性方面的不規(guī)則性。當(dāng)臨時寫操作中的記錄時間(例如，tp＝1ms)被固定時，記錄時間需要通過考慮這樣的情況而確定，在所述情況中，寫操作之后的閾值電壓深度相對于在將制造方面出現(xiàn)的不規(guī)則性考慮在內(nèi)的如圖5A中所示tp＝1ms的情況下的讀電壓是不夠的。
由此，在所有產(chǎn)品中將臨時記錄時間設(shè)定為較長。由此，在本發(fā)明中，在臨時寫操作中執(zhí)行驗證操作，以便為每個產(chǎn)品確保臨時寫操作之后的閾值電壓達最小限度所需的時間之久。
據(jù)此，為控制驗證操作提供了驗證操作控制電路，用于鑒別所述數(shù)據(jù)是否通過臨時寫操作正常地寫入存儲單元晶體管元件中。所述驗證電路被提供以便依照驗證操作控制電路的輸出信號執(zhí)行驗證操作。由此，可以減少因在存儲單元晶體管或電路的制造特性方面的不規(guī)則而導(dǎo)致的在寫特性方面的不規(guī)則性，并且將臨時寫操作中的記錄時間盡可能地限制為最小。
現(xiàn)在，將通過參考圖6和7在下面描述依照本發(fā)明的第三實施例。
圖6是依照所述第三實施例的EEPROM的框圖。
圖7A是示出了寫狀態(tài)閾值電壓按記錄時間以及按寫電壓的關(guān)系曲線的視圖，圖7B示出了閾值電壓分布而圖7C是示出了第三實施例中的存儲單元電流按字線電壓的關(guān)系曲線的視圖。
如圖6中所示，EEPROM 300包括寫電壓置位電路362、字線電壓調(diào)節(jié)信號S300和位線電壓調(diào)節(jié)信號S301，這些僅僅是與本發(fā)明第一實施例不同的。除上述組件之外，所述EEPROM具有與由相同參考標(biāo)記表示的并且本發(fā)明第一實施例說明的相同的結(jié)構(gòu)。
用于通過寫操作選擇電路161的輸出信號控制寫電壓的設(shè)定值的寫電壓置位電路362被提供。據(jù)此，可以將臨時寫操作中的寫電壓設(shè)定為高于附加寫操作中的電壓。由此，可以縮短臨時寫操作中的記錄時間。例如，假定附加寫操作時用于寫數(shù)據(jù)的高壓是VPP[V]，并且臨時寫操作時用于寫數(shù)據(jù)的高壓是VPP+1[V]，當(dāng)寫數(shù)據(jù)之后的閾值電壓的目標(biāo)值是4[V]時，這與圖7A中所示相同，VPP+1[V]的臨時寫操作在比附加寫操作的寫時間少一個形態(tài)的情況下達到4[V]。
臨時寫操作的高壓被提高。在該情況下，當(dāng)希望將數(shù)據(jù)保持在擦除狀態(tài)的存儲單元晶體管的閾值電壓、通過臨時寫操作帶進低的寫狀態(tài)時，執(zhí)行臨時寫操作以便鑒別寫入存儲單元晶體管元件中的數(shù)據(jù)，并且將鑒別出的數(shù)據(jù)傳送到用于附加寫操作的寫數(shù)據(jù)保持電路。在為用于執(zhí)行附加寫操作的存儲單元晶體管陣列中的寫單元執(zhí)行擦除操作以后，執(zhí)行附加寫操作。由此，可以確保擦除數(shù)據(jù)和寫數(shù)據(jù)的可靠性。
現(xiàn)在，將通過參考圖8和9在下面描述依照本發(fā)明的第四實施例。
圖8是依照所述第四實施例的EEPROM的框圖。
圖9是示出了依照第四實施例的閾值電壓分布的視圖。
如圖8中所示，EEPROM 400包括擦除操作選擇電路461、擦除時間控制電路462和擦除操作選擇信號S400，這些僅僅是和本發(fā)明第一實施例不同的。所述EEPROM具有與由相同參考標(biāo)記表示的以及在本發(fā)明第一實施例中描述的其他組件相同的結(jié)構(gòu)。
所述擦除操作選擇電路461被提供以用于選擇具有存儲單元晶體管元件的規(guī)定擦除時間的原始擦除操作，以及選擇具有長于原始擦除操作的擦除時間的輔助擦除操作。所述擦除時間控制電路462被提供以用于依照擦除操作選擇電路的輸出信號控制擦除時間。由此，對于來自于主機設(shè)備的寫指令來說，僅僅臨時執(zhí)行正常操作在最小限度上需要的原始擦除操作和臨時寫操作，以便縮短擦除時間和記錄時間。在那之后，將臨時寫入EEPROM 400中的寫數(shù)據(jù)、利用讀出放大電路傳送到寫數(shù)據(jù)鎖存電路，然后，根據(jù)寫數(shù)據(jù)鎖存電路的數(shù)據(jù)來執(zhí)行為確?？煽啃运匦璧妮o助擦除操作和附加寫操作。由此，可以確?？煽啃?。
現(xiàn)在，將通過參考圖10和11在下面描述依照本發(fā)明的第五實施例。
圖10是依照所述第五實施例的EEPROM的框圖。
圖11A是示出了寫狀態(tài)閾值電壓按記錄時間的關(guān)系曲線的視圖，而圖11B示出了第五實施例中的閾值電壓分布。
如圖10中所示，EEPROM 500包括讀操作選擇電路561、讀電壓置位電路562以及字線電壓調(diào)節(jié)信號S500，這些僅僅是和本發(fā)明第一實施例不同的。所述EEPROM具有與由相同參考標(biāo)記表示的以及在本發(fā)明第一實施例中描述的其他組件相同的結(jié)構(gòu)。
所述讀操作選擇電路561被提供以便可以選擇臨時寫數(shù)據(jù)的讀操作以及附加寫數(shù)據(jù)的讀操作。此外，所述讀電壓置位電路562被提供，其中將讀數(shù)據(jù)時字線電壓的設(shè)定值依照讀操作選擇電路的輸出信號設(shè)定為臨時寫數(shù)據(jù)讀電壓(Vrtmp)，當(dāng)所述輸出信號表示臨時讀操作時，并且，當(dāng)所述輸出信號表示附加讀操作時，將字線電壓的設(shè)定值設(shè)定為讀電壓(Vr)。由此，當(dāng)數(shù)據(jù)寫操作之后的存儲單元晶體管的閾值電壓高于數(shù)據(jù)擦除操作之后的存儲單元晶體管的閾值電壓時，將臨時寫數(shù)據(jù)的讀電壓(例如，Vrtmp＝3[V])設(shè)定為低于讀電壓(Vr＝4[V])的電壓。即使當(dāng)數(shù)據(jù)寫操作之后存儲單元晶體管的閾值電壓較低時，也能夠準確地鑒別數(shù)據(jù)，并且可以縮短記錄時間。
Vrtmp低于Vr。由此，當(dāng)通過利用臨時寫數(shù)據(jù)的讀電壓Vrtmp讀取臨時寫數(shù)據(jù)時，可以將低于附加寫數(shù)據(jù)在讀操作時的字線電壓的電壓、從字線電壓調(diào)節(jié)電路141提供給字線AB102。所述臨時寫數(shù)據(jù)的讀操作可以利用低于附加寫數(shù)據(jù)的讀操作的功率消耗來執(zhí)行臨時寫數(shù)據(jù)的讀操作。
現(xiàn)在，將參考圖12、13和14來說明依照本發(fā)明的第六實施例。
圖12是依照所述第六實施例的EEPROM的框圖。
圖13A示出了閾值電壓分布，而圖13B是示出了在第六實施例中寫狀態(tài)閾值電壓按記錄時間以及按寫電壓的關(guān)系曲線的視圖。
圖14A是示出了存儲單元電流按字線電壓的關(guān)系曲線的視圖，圖14B是示出了在第六實施例中存儲單元電流按字線電壓的關(guān)系曲線的視圖。
如圖12中所示，EEPROM 600包括參考電流置位電路662和參考電流設(shè)定信號S600，這些僅僅是與本發(fā)明的第一實施例或者第五實施例不同的。所述EEPROM具有與由相同參考標(biāo)記表示或者以及在本發(fā)明第一實施例或者第五實施例中描述或者其他組件相同或者結(jié)構(gòu)。
寫數(shù)據(jù)之后的存儲單元晶體管的閾值電壓低于擦除數(shù)據(jù)之后的存儲單元晶體管的閾值電壓。在該情況下，如果允許Vrtmp高于對應(yīng)于如第五實施例的情況那樣、在輕輕地寫入數(shù)據(jù)之后的低閾值電壓Vr，那么當(dāng)利用用于臨時寫數(shù)據(jù)的讀電壓Vrtmp來讀取臨時寫數(shù)據(jù)時，需要將高于附加寫數(shù)據(jù)的讀操作時的字線電壓的電壓、從字線電壓調(diào)節(jié)電路141提供給字線AB102。由此，臨時寫數(shù)據(jù)的讀操作需要消耗比附加寫數(shù)據(jù)的讀操作更多的功率。
據(jù)此，提供了參考電流置位電路662，以用于當(dāng)判定讀數(shù)據(jù)時、允許作為電流判定參考的參考電流流向存儲單元晶體管，并且用于依照讀操作選擇電路561的輸出信號控制讀數(shù)據(jù)時的參考電流的設(shè)定值。由此，當(dāng)寫數(shù)據(jù)之后的存儲單元晶體管的閾值電壓低于擦除數(shù)據(jù)之后的存儲單元晶體管的閾值電壓時，將讀取臨時寫數(shù)據(jù)時的參考電流設(shè)定為低于讀取附加寫數(shù)據(jù)時的參考電流。由此，即使當(dāng)寫數(shù)據(jù)之后的存儲單元晶體管的閾值電壓較低時，如圖14B中所示，也能正確地鑒別數(shù)據(jù)，以便縮短記錄時間。
現(xiàn)在，將參考圖15、16和17說明本發(fā)明的第七實施例。
圖15是依照所述第七實施例的EEPROM的框圖。
如圖15中所示，EEPROM 700包括寫數(shù)據(jù)鎖存電路730、位線電勢檢測電路740、鎖存器反相電路750和鎖存器反相信號S702。
圖16是示出了EEPROM 700的寫數(shù)據(jù)鎖存電路730、位線電勢檢測電路740和鎖存器反相電路750的結(jié)構(gòu)的電路圖。
如圖16中所示，EEPROM 700的寫數(shù)據(jù)鎖存電路730包括鎖存器731，用于使位線BL0電氣獨立于鎖存器731的傳輸門732，以及用于驅(qū)動形成傳輸門732的P溝道晶體管MPTO的反相INVT。
位線電勢檢測電路740具有NOR邏輯、其中一個輸入端與位線BL0相連并且另一個輸入端與控制信號S742相連。當(dāng)將控制信號S742設(shè)定為“L”并且位線BL0的電勢低于位線電勢檢測電路的反相點時，將“H”輸出到鎖存器反相信號S702。
所述鎖存器反相電路750包括用于將鎖存器731的波節(jié)NODE0接地的晶體管MNR0，用于將波節(jié)NODE1接地的晶體管MNR1以及用于通過數(shù)據(jù)傳送信號S751和鎖存器反相信號S702控制這些晶體管的反相INVR、或非門NORR以及與門ANDR。
現(xiàn)在，將說明上述EEPROM 700的操作。除編程和程序驗證操作以及數(shù)據(jù)傳送操作之外，由于EEPROM 700的操作與第一實施例的EEPROM 100的操作相同，因此以下將說明程序驗證操作和數(shù)據(jù)傳送操作。
首先，將通過參考圖16說明編程操作以及程序驗證操作。在編程操作中，首先在鎖存器731中設(shè)定編程數(shù)據(jù)。
與用于執(zhí)行所述編程的存儲單元相連的鎖存器的NODE0保持“H”級別狀態(tài)。與沒有編程的存儲單元相連的鎖存器的NODE0保持“L”級別狀態(tài)。為編程所述存儲單元，首先將VPP電壓設(shè)置為編程電壓。然后，將傳輸門的控制信號TFG激活，以便將位線BL0電氣連接到鎖存器731。作為此操作同時選擇的存儲單元的字線被選擇。
這里，當(dāng)鎖存器731的數(shù)據(jù)處于狀態(tài)“H”中時，將編程電壓提供給與其相連的位線BL0，并且相對于所選擇的存儲單元執(zhí)行所述編程。當(dāng)鎖存器731的數(shù)據(jù)處于狀態(tài)“L”時，位線BL0的電勢變?yōu)?V。據(jù)此，不在所選擇的存儲單元中執(zhí)行所述編程。
現(xiàn)在，將在下文描述程序驗證操作。
這里，將這樣一種情況作為例子來說明，其中處于擦除狀態(tài)中的存儲單元在閾值電壓方面較高，而處于寫狀態(tài)中的存儲單元在閾值電壓方面較低。
在程序驗證操作中，將數(shù)據(jù)傳送信號S751固定為“L”，并且將VPP的電壓電平作為驗證電壓設(shè)定為VDD。然后，使傳輸門732被激活，以便僅僅對由在鎖存器731中保持的“H”位組成的位線預(yù)充電到VDD。
當(dāng)完成預(yù)充電操作時，使傳輸門被去激活，并且將程序驗證電壓施加到所選擇的存儲單元的字線。這時，當(dāng)正確地執(zhí)行存儲單元的程序時，將允許存儲單元電流輕徽地流動以便使預(yù)充電位線的電荷放電。
當(dāng)允許存儲單元電流流動規(guī)定周期之久后、將位線電勢檢測電路的控制信號S742設(shè)定為“L”時，位線BL0的電勢超過位線電勢檢測電路740的反相點。由此，將鎖存器反相信號S702帶進狀態(tài)“H”。由于所述數(shù)據(jù)傳送信號S751處于狀態(tài)“L”，所以晶體管MNR0被打開，將NODE0接地，并且將保持在“H”狀態(tài)的鎖存器731重寫為“L”。
當(dāng)沒有正確地執(zhí)行編程時，不將電流提供給位線并且不重寫鎖存器的數(shù)據(jù)。當(dāng)重寫鎖存器的數(shù)據(jù)時，保持狀態(tài)“L”并且隨后不將編程電壓以及程序驗證電壓施加到位線。
這時，當(dāng)將所選擇的字線的電壓設(shè)定為兩種電壓，這兩種電壓包括臨時寫驗證字線電壓以及附加寫驗證字線電壓。由此，可以以相同的電路實現(xiàn)臨時寫驗證操作以及附加寫驗證操作。
例如，如果將臨時寫驗證字線電壓設(shè)定為3.0V，并且將附加寫驗證字線電壓設(shè)定為1.5v，那么獲得如圖17中所示的存儲單元的閾值電壓分布。
現(xiàn)在，將在下文描述數(shù)據(jù)傳送操作。當(dāng)傳送所述數(shù)據(jù)時，將數(shù)據(jù)傳送信號S751設(shè)定為“H”。最初，將所有的鎖存器(NODE0)設(shè)定為“L”。
然后，將所選擇的字線電壓設(shè)定為臨時寫驗證字線電壓，以便將所有的位線預(yù)充電到VDD。然后，執(zhí)行與程序驗證操作相同的操作。
當(dāng)所述存儲單元處于臨時寫狀態(tài)時，將位線電勢檢測電路740的輸出的鎖存器反相信號S702帶進狀態(tài)“H”，晶體管MNR1被打開，將NODE1設(shè)定為“L”并且將NODE0設(shè)定為“H”。當(dāng)所述存儲單元處于擦除狀態(tài)時，將鎖存器反相信號S702帶進狀態(tài)“L”并且在NODE0中保持L。如此，完成數(shù)據(jù)傳送操作。
如上所述，依照此實施例，為每個位線提供位線電勢檢測電路740和鎖存器反相電路750。據(jù)此，可以相對于字線所選擇的所有存儲單元同時執(zhí)行程序驗證操作和數(shù)據(jù)傳送操作。因此，可以以高速執(zhí)行程序驗證操作和數(shù)據(jù)傳送操作。
例如，在數(shù)據(jù)總線DB107的總線寬度是32位的結(jié)構(gòu)的情況下，讀出放大電路120的數(shù)目是32，位線的數(shù)目是1024，并且每隔16位線提供一個讀出放大器，數(shù)據(jù)傳送操作需要的時間被縮短到1/32，與利用讀出放大器傳送數(shù)據(jù)需要的時間一樣。
此外，由于設(shè)置了讀出放大器，以便使高負荷的數(shù)據(jù)總線DB107得以以高速驅(qū)動，因此提高了操作時所消耗的電流。位線電勢檢測電路740僅僅驅(qū)動鎖存器反相電路750，以便可以極大地降低傳送數(shù)據(jù)時所消耗的電流。
現(xiàn)在，將參考圖18說明本發(fā)明的第八實施例。
圖18是依照所述第八實施例的EEPROM的框圖。
如圖18中所示，EEPROM 800包括就緒及繁忙輸出/中斷輸入電路863、就緒及繁忙輸出/中斷輸入控制信號S800、就緒及繁忙輸出信號S801和記錄時間控制信號S802，這些僅僅是與本發(fā)明第一實施例不同的。所述EEPROM具有與由相同參考標(biāo)記表示的以及在本發(fā)明第一實施例中描述的其他組件相同的結(jié)構(gòu)。
在附加寫操作期間，輸入數(shù)據(jù)開關(guān)電路180取出寫數(shù)據(jù)傳送總線DB106的輸入，并輸出到寫數(shù)據(jù)鎖存電路130。由此，新的寫數(shù)據(jù)無法從寫數(shù)據(jù)總線DB101處取出。因此，提供了就緒及繁忙輸出電路，以用于在附加寫操作期間向主機設(shè)備輸出禁止輸入寫指令。
此外，還提供了中斷輸入電路。在此中斷輸入電路中，當(dāng)執(zhí)行附加寫操作的同時來輸入寫指令時，在完成對執(zhí)行附加寫操作的寫單元的附加寫操作之后，允許寫指令的輸入，而不會執(zhí)行其他寫單元的附加寫操作。
由此，在執(zhí)行附加寫操作期間，能夠依照就緒和繁忙信號識別出所述主機設(shè)備無法輸入寫指令。此外，從主機設(shè)備輸入中斷信號以便可以停止對下一個寫單元的附加寫操作。在停止附加寫操作之后，可以從主機設(shè)備輸入寫指令，以便可以縮短等待主機設(shè)備的臨時寫指令的輸入的時間。
現(xiàn)在，將參考圖19說明本發(fā)明的第九實施例。
圖19是依照所述第九實施例的EEPROM的框圖。
如圖19中所示，EEPROM 900包括寫標(biāo)志990和寫標(biāo)志讀數(shù)據(jù)總線DB 909，這些僅僅是與本發(fā)明的第一實施例不同的。所述EEPROM具有與由相同參考標(biāo)記表示的以及在本發(fā)明第一實施例中描述的其他組件相同的結(jié)構(gòu)。
所述EEPROM 900由外部信號控制以便存儲和讀取數(shù)據(jù)。參考標(biāo)記160表示用于控制EEPROM 900的讀操作或者寫操作的控制電路。參考標(biāo)記863表示就緒及繁忙輸出/中斷輸入電路，用于通知外部部件EEPROM是否操作。當(dāng)從外部部件輸入中斷過程信號時，就緒及繁忙輸出/中斷輸入電路控制以便當(dāng)完成當(dāng)前執(zhí)行的操作時、接收來自于外部部件的操作指令。
參考標(biāo)記161表示寫操作選擇電路，用于當(dāng)向EEPROM 900中寫數(shù)據(jù)時選擇通常的寫操作或者選擇比通常寫操作的時間短的寫操作，并且控制所述操作。參考標(biāo)記162表示記錄時間控制電路，用于接收寫操作選擇電路161的操作的選擇，并且控制通常的寫操作時間、或者控制比通常的寫操作時間短的寫操作時間。
參考標(biāo)記110是能夠電寫數(shù)據(jù)或者電擦除數(shù)據(jù)的存儲單元晶體管陣列。990表示通過通常的寫操作或者通過比由寫操作選擇電路161選擇的通常寫操作時間短的寫操作存儲的寫標(biāo)志，為每個寫單元部件寫入數(shù)據(jù)。
參考標(biāo)記150表示高壓控制電路，用于接收從控制電路160輸入的控制信號，并且擦除存儲單元晶體管陣列110的數(shù)據(jù)或者控制寫高壓。140表示地址譯碼器電路，用于選擇存儲單元晶體管陣列110、擦除數(shù)據(jù)，或者當(dāng)寫操作時、將從高壓控制電路150輸入的高壓施加到存儲單元晶體管陣列110。
參考標(biāo)記120表示讀出放大電路，用于讀取存儲單元晶體管陣列110和寫標(biāo)志990的數(shù)據(jù)。130表示寫數(shù)據(jù)鎖存電路，以便臨時保存待寫入存儲單元晶體管陣列110中的數(shù)據(jù)以及待寫入寫標(biāo)志990中的數(shù)據(jù)。
180表示輸入數(shù)據(jù)開關(guān)電路，用于控制以便將來自于讀出放大電路120的輸出數(shù)據(jù)、或者將來自于控制電路160的寫數(shù)據(jù)輸入到寫數(shù)據(jù)鎖存電路130。170表示輸出數(shù)據(jù)開關(guān)電路，用于轉(zhuǎn)換從讀出放大電路120輸出的數(shù)據(jù)是輸出到外部部件還是輸出到輸入數(shù)據(jù)開關(guān)電路180。
據(jù)此，無論將數(shù)據(jù)寫入存儲單元晶體管陣列110的狀態(tài)是通常的寫狀態(tài)還是臨時寫狀態(tài)，都可以通過寫標(biāo)志990對每個寫單元部件進行管理，其中所述臨時寫狀態(tài)比通常的寫狀態(tài)的時間短。讀出寫標(biāo)志990的狀態(tài)，以便鑒別所述附加寫操作是否是某一寫單元部件的存儲單元晶體管陣列110所必需的。
因此，可以僅僅為存儲單元晶體管陣列110的寫單元執(zhí)行附加寫數(shù)據(jù)操作，在所述存儲單元晶體管陣列110中，執(zhí)行比通常的寫操作時間短的臨時寫操作。
下面將描述上述操作步驟。當(dāng)從主機設(shè)備在存儲單元晶體管陣列110的所有寫單元中執(zhí)行臨時寫操作時，EEPROM 900同時將臨時寫操作的信息寫入所述寫標(biāo)志990。
然后，當(dāng)所述主機設(shè)備執(zhí)行其他操作時，所述控制電路160檢測它，并且EEPROM 900在后臺執(zhí)行附加寫操作。當(dāng)EEPROM讀取某一地址的寫標(biāo)志990的數(shù)據(jù)并且所述控制電路160鑒別出該數(shù)據(jù)是臨時寫數(shù)據(jù)時，所述控制電路經(jīng)由輸出數(shù)據(jù)開關(guān)電路170和輸入數(shù)據(jù)開關(guān)電路180向所述寫數(shù)據(jù)鎖存電路130發(fā)送此地址的數(shù)據(jù)，以便執(zhí)行所述附加寫操作。所述附加寫操作被執(zhí)行以便將所述數(shù)據(jù)更確實地寫入所述存儲單元晶體管陣列110。
當(dāng)執(zhí)行所述附加寫操作時，將示出通常的寫操作的信息同時寫入所述寫標(biāo)志990。這里，當(dāng)所述主機設(shè)備從輸入信號S100發(fā)送讀指令到EEPROM 900時，所述EEPROM 900結(jié)束到當(dāng)前執(zhí)行的附加寫操作為止的一個操作，即使當(dāng)存在其中只有所述臨時寫操作已經(jīng)完成的存儲單元晶體管陣列110時。
這時，將示出繁忙狀態(tài)的信號從所述就緒及繁忙輸出/中斷輸入電路輸出，直到完成當(dāng)前執(zhí)行的附加寫操作。在完成所述附加寫操作之后，輸出一個就緒信號以便通知所述主機設(shè)備為接收另一個指令做準備。所述EEPROM 900從所述主機設(shè)備接收新的指令，以便讀取數(shù)據(jù)。
在那之后，當(dāng)所述主機設(shè)備不訪問EEPROM 900時，所述EEPROM 900再次執(zhí)行附加寫操作。這時，所述EEPROM讀取所述寫標(biāo)志以便鑒別其中還在執(zhí)行的臨時寫操作的地址，并且僅僅在需要所述附加寫操作的寫單元中執(zhí)行所述附加寫操作。
因此，可以消除這樣一種錯誤操作，其中將數(shù)據(jù)進一步另外寫入已經(jīng)完成附加寫操作的寫單元中。由此，可以有效地另外寫入數(shù)據(jù)。
此外，由于可以不必將多余的電壓施加到所述存儲單元晶體管陣列110，所以還可以改善所述存儲單元的可靠性。
此外，當(dāng)寫數(shù)據(jù)時，所述主機設(shè)備只需要等待臨時寫操作所需要的時間，并且甚至在所述附加寫操作期間，可以中斷所述操作以執(zhí)行諸如讀數(shù)據(jù)的其他操作。
(第十實施例)現(xiàn)在，將參考圖20說明本發(fā)明的第十實施例。
圖20是依照所述第十實施例的EEPROM的框圖。
如圖20中所示，所述EEPROM 1000包括字線電壓開關(guān)電路1041，這是僅僅與所述第一實施例或者第九實施例不同的。所述EEPROM具有與由相同參考標(biāo)記表示以及在本發(fā)明第一實施例或者第九實施例中描述或者其他組件相同的結(jié)構(gòu)。
所述EEPROM 1000由外部信號控制以便存儲以及讀取數(shù)據(jù)。
參考標(biāo)記160表示用于控制EEPROM 1000的讀操作或者寫操作的控制電路。參考標(biāo)記161表示寫操作執(zhí)行選擇電路，用于當(dāng)向EEPROM 1000中寫數(shù)據(jù)時選擇通常的寫操作或者選擇比通常的寫操作執(zhí)行的時間短的臨時寫操作，并且控制所述操作。
參考標(biāo)記162表示記錄時間控制電路，用于接收寫操作選擇電路161的操作的選擇，并且控制通常的寫操作時間或者臨時寫操作時間。參考標(biāo)記110是能夠電寫數(shù)據(jù)或者擦除數(shù)據(jù)的晶體管陣列。
990表示通過通常的寫操作或者比由寫操作選擇電路161選擇的通常的臨時寫操作時間短的臨時寫操作存儲的寫標(biāo)志，為每個寫單元部件寫入數(shù)據(jù)。
參考標(biāo)記150表示高壓控制電路，用于接收從控制電路160輸入的控制信號，并且控制施加到所述存儲單元晶體管陣列110的高壓。140表示地址譯碼器電路，用于選擇所述存儲單元晶體管陣列110，并且當(dāng)操作時、將從所述高壓控制電路150輸入的高壓施加到存儲單元晶體管陣列110。
參考標(biāo)記1041表示所述字線電壓開關(guān)電路，用于將從所述高壓控制電路150輸入的高壓的規(guī)定電壓施加到由所述地址譯碼器電路140表示的存儲單元晶體管陣列110中的字線上。參考標(biāo)記120表示讀出放大電路，用于讀取存儲單元晶體管陣列110和寫標(biāo)志990的數(shù)據(jù)。
參考標(biāo)記130表示寫數(shù)據(jù)鎖存電路，用于臨時保存待寫入存儲單元晶體管陣列110中的數(shù)據(jù)以及待寫入寫標(biāo)志990中的數(shù)據(jù)。180表示輸入數(shù)據(jù)開關(guān)電路，用于控制以便將來自于讀出放大電路120的輸出數(shù)據(jù)、或者將來自于控制電路160的寫數(shù)據(jù)輸入到寫數(shù)據(jù)鎖存電路130。
參考標(biāo)記170表示輸出數(shù)據(jù)開關(guān)電路，用于轉(zhuǎn)換從讀出放大電路120輸出的數(shù)據(jù)是輸出到外部部件還是輸出到輸入數(shù)據(jù)開關(guān)電路180。
據(jù)此，無論將數(shù)據(jù)寫入所述存儲單元晶體管陣列110的狀態(tài)是通常的寫狀態(tài)還是臨時寫狀態(tài)，都可以由寫標(biāo)志990對每個寫單元部件進行管理。
這里，在所述臨時寫狀態(tài)下的存儲單元中，可以立刻將所述數(shù)據(jù)方便地寫入存儲單元。然而，由于所述數(shù)據(jù)被輕輕地寫入，所以讀出放大電路120很慢才能判定所述數(shù)據(jù)。結(jié)果，讀取速度被不利的延遲了。
據(jù)此，當(dāng)臨時寫狀態(tài)下的存儲單元中的字線電壓開關(guān)電路改變讀取數(shù)據(jù)和讀取施加到字線上的電壓時，預(yù)先讀取寫標(biāo)志990中的數(shù)據(jù)。由此，可以加速所述讀取速度。因此，在不考慮因所述臨時寫操作產(chǎn)生的存儲單元讀取速度惡化的情況下，用戶可以按與通常的讀取速度相同的讀取速度使用EEPROM 1000。
(第十一實施例)現(xiàn)在，將參考圖21說明本發(fā)明的第十一實施例。
圖21是依照第十一實施例的EEPROM的框圖。
如圖21中所示，EEPROM 1100包括EEPROM-A1101、EEPROM-B1102、選擇器1112、控制信號S1100、S1110和S1120、數(shù)據(jù)總線DB1100、DB1110和DB1120，以及地址總線AB1100、AB1110和AB1120，這些僅僅是與本發(fā)明第一實施例不同的。所述EEPROM具有與由相同參考標(biāo)記表示的以及在本發(fā)明第一實施例中描述的其他組件相同的結(jié)構(gòu)。
所述EEPROM 1100由外部控制信號控制，以便存儲和讀取數(shù)據(jù)。參考標(biāo)記1112表示選擇器。參考標(biāo)記1101和1102分別表示EEPROM-A和EEPROM-B，所述選擇器1112接收輸入到EEPROM 1100的外部信號，以便獨立地控制EEPROM-A 1101和EEPROM-B 1102。
依照常見的電路結(jié)構(gòu)，當(dāng)將數(shù)據(jù)寫入EEPROM-A 1101和EEPROM-B1102的所有存儲單元晶體管時，需要在所有的存儲單元晶體管陣列中執(zhí)行通常的寫操作。由此，用戶必須等到所有的數(shù)據(jù)都被完全寫入為止。
據(jù)此，如在本結(jié)構(gòu)中那樣，首先執(zhí)行臨時寫操作以便將數(shù)據(jù)寫入所有的存儲單元晶體管陣列。
然后，當(dāng)EEPROM-A 1101操作時，EEPROM-B 1102在后臺并在存儲單元晶體管陣列中另外地寫數(shù)據(jù)。當(dāng)所述EEPROM-B 1102操作時，所述EEPROM-A 1101在后臺中并在存儲單元晶體管陣列中另外寫數(shù)據(jù)。因此，用戶只需要臨時寫操作的記錄時間來將數(shù)據(jù)寫入EEPROM 1100的所有空間。
據(jù)此，用戶的等待時間可以相對于數(shù)據(jù)的記錄時間被減少，并且所述EEPROM 1100可以更有效地使用。
(第十二實施例)現(xiàn)在，將參考圖22說明本發(fā)明的第十二實施例。
圖22是依照第十二實施例的EEPROM的框圖。
如圖22中所示，EEPROM 1200包括ECC電路10100以及ECC輸出信號S1202，這是僅僅與本發(fā)明第一實施例不同的。所述EEPROM具有與由相同參考標(biāo)記表示的以及在本發(fā)明第一實施例中描述的其他組件相同的結(jié)構(gòu)。
所述EEPROM 1200由外部信號控制以便存儲以及讀取數(shù)據(jù)。參考標(biāo)記160表示用于控制EEPROM 1200的讀操作或者寫操作的控制電路。參考標(biāo)記161表示寫操作選擇電路，用于當(dāng)將數(shù)據(jù)寫入EEPROM 1200中時，選擇通常的寫操作或者臨時寫操作，并且控制所述操作。
參考標(biāo)記162表示記錄時間控制電路，用于接收寫操作選擇電路161的操作選擇，并且控制通常的寫操作時間或者比所述通常的寫操作時間短的臨時寫操作時間。參考標(biāo)記110是能夠電寫數(shù)據(jù)或者電擦除數(shù)據(jù)的存儲單元晶體管陣列。
參考標(biāo)記150表示高壓控制電路，用于接收從控制電路160輸入的控制信號，并且擦除存儲單元晶體管陣列110的數(shù)據(jù)或者控制寫高壓。
參考標(biāo)記140表示地址譯碼器電路，用于當(dāng)選擇存儲單元晶體管陣列110來擦除數(shù)據(jù)或者寫數(shù)據(jù)時，將從高壓控制電路150輸入的高壓施加到存儲單元晶體管陣列110。參考標(biāo)記120表示讀出放大電路，用于讀取存儲單元晶體管陣列110的數(shù)據(jù)。
參考標(biāo)記130表示寫數(shù)據(jù)鎖存電路，用于臨時保存待寫入存儲單元晶體管陣列110的數(shù)據(jù)。
參考標(biāo)記180表示輸入數(shù)據(jù)開關(guān)電路，用于控制以便將來自于讀出放大電路120的輸出數(shù)據(jù)、或者將來自于控制電路160的寫數(shù)據(jù)輸入到寫數(shù)據(jù)鎖存電路130。
參考標(biāo)記170表示輸出數(shù)據(jù)開關(guān)電路，用于轉(zhuǎn)換從讀出放大電路120輸出的數(shù)據(jù)是輸出到外部部件還是輸出到輸入數(shù)據(jù)開關(guān)電路180。
參考標(biāo)記10100表示ECC電路，用于當(dāng)將所述數(shù)據(jù)和寫入錯誤糾正數(shù)據(jù)連同實際數(shù)據(jù)寫入存儲單元晶體管陣列110時，根據(jù)實際上待寫入的數(shù)據(jù)來生成錯誤糾正位。
當(dāng)讀取所述數(shù)據(jù)時，同時讀取實際數(shù)據(jù)和錯誤糾正數(shù)據(jù)。當(dāng)錯誤地讀取所述數(shù)據(jù)時，所述數(shù)據(jù)進行計算過程，以便將錯誤的數(shù)據(jù)糾正為標(biāo)準數(shù)據(jù)并向外部部件輸出所述數(shù)據(jù)。
據(jù)此，即使在比通常的寫操作時間短的時間內(nèi)執(zhí)行所述寫操作，以至于不充分地寫數(shù)據(jù)并且由讀出放大電路120作為錯誤的數(shù)據(jù)輸出讀取數(shù)據(jù)，那么可以由ECC電路10100將所述數(shù)據(jù)糾正為標(biāo)準數(shù)據(jù)，并且向外部部件輸出。
此外，當(dāng)所述ECC電路10100檢測出所述讀取數(shù)據(jù)被糾正時，將標(biāo)準數(shù)據(jù)另外寫入所述地址的數(shù)據(jù)。由此，還可以改善用于臨時寫操作的EEPROPM 1200的數(shù)據(jù)的可靠性。
如上面具體描述的，依照本發(fā)明的非易失性半導(dǎo)體存儲器件，可以將包括臨時寫操作和附加寫操作的兩種操作作為相同的非易失性存儲器單元晶體管陣列的寫入系統(tǒng)來執(zhí)行。由此，對于來自于所述主機設(shè)備的寫指令來說，通過所述臨時寫操作有效地縮短了記錄時間，并且通過隨后的附加寫操作將有效地確保數(shù)據(jù)的可靠性。
應(yīng)該理解的是，可以將多個實施例結(jié)合在一起以便進一步有效地縮短相對于所述主機設(shè)備的記錄時間。
盡管已經(jīng)以其優(yōu)選的形式并依照一定的詳細程度說明了本發(fā)明，但是應(yīng)該理解的是，在不脫離以此后的權(quán)利要求限定的本發(fā)明的精神和范圍的情況下，所述優(yōu)選形式的本公開內(nèi)容可以在結(jié)構(gòu)細節(jié)、組合方式以及部件設(shè)置方面進行變化。
權(quán)利要求
1.一種非易失性半導(dǎo)體存儲器件，包括寫操作選擇電路，用于選擇具有存儲單元晶體管元件的規(guī)定記錄時間的臨時寫操作以及存儲單元晶體管元件的附加寫操作；以及記錄時間控制電路，用于依照寫操作選擇電路的輸出信號控制附加寫操作的時間。
2.如權(quán)利要求1所述的非易失性半導(dǎo)體存儲器件，其中鑒別通過所述臨時寫操作寫入存儲單元晶體管元件中的數(shù)據(jù)，并且將已鑒別的數(shù)據(jù)傳送到用于附加寫操作的寫數(shù)據(jù)保持電路。
3.如權(quán)利要求2所述的非易失性半導(dǎo)體存儲器件，還包括驗證操作控制電路，用于控制驗證操作以便鑒別所述數(shù)據(jù)是否通過臨時寫操作被正常地寫入所述存儲單元晶體管元件；以及驗證電路，用于依照驗證操作控制電路的輸出信號執(zhí)行驗證操作。
4.如權(quán)利要求2所述的非易失性半導(dǎo)體存儲器件，還包括寫電壓置位電路，用于依照寫操作選擇電路的輸出信號控制寫電壓的設(shè)定值。
5.如權(quán)利要求2所述的非易失性半導(dǎo)體存儲器件，其中在執(zhí)行附加寫操作以前執(zhí)行擦除操作。
6.如權(quán)利要求2所述的非易失性半導(dǎo)體存儲器件，還包括擦除操作選擇電路，用于選擇原始擦除操作以及具有用于存儲單元晶體管元件的規(guī)定擦除時間的輔助擦除操作；以及擦除時間控制電路，用于依照擦除操作選擇電路的輸出信號控制擦除時間。
7.如權(quán)利要求2所述的非易失性半導(dǎo)體存儲器件，還包括讀操作選擇電路，該電路能夠在臨時寫操作之后選擇臨時讀操作并且在附加寫操作之后選擇讀操作。
8.如權(quán)利要求7所述的非易失性半導(dǎo)體存儲器件，還包括讀電壓置位電路，與讀操作選擇電路的輸出信號相連，并且其中當(dāng)所述輸出信號表示臨時讀操作時，將字線電壓的設(shè)定值設(shè)定為臨時讀電壓。
9.如權(quán)利要求7所述的非易失性半導(dǎo)體存儲器件，還包括參考電流置位電路，用于當(dāng)判定讀取數(shù)據(jù)時、允許參考電流作為電流的判定參考流動到存儲單元晶體管元件，并且依照讀操作選擇電路的輸出信號控制參考電流的設(shè)定值。
10.如權(quán)利要求2所述的非易失性半導(dǎo)體存儲器件，其中所述寫數(shù)據(jù)保持電路包括按每條位線或者多條位線一個的比例提供的鎖存器，以及用于使所述鎖存器電氣上獨立于所述位線的傳輸門，并且還包括用于檢測位線電壓的位線電勢檢測電路，以及用于依照位線電勢檢測電路的輸出反相鎖存數(shù)據(jù)的鎖存器反相電路。
11.如權(quán)利要求2所述的非易失性半導(dǎo)體存儲器件，還包括中斷輸入電路，其中為存儲單元晶體管陣列中的每個寫單元寫數(shù)據(jù)，并且當(dāng)執(zhí)行所述附加寫操作期間輸入寫指令時，在完成所述附加寫操作之后允許輸入寫指令、而不會在其他寫單元中執(zhí)行附加寫操作。
12.如權(quán)利要求11所述的非易失性半導(dǎo)體存儲器件，還包括就緒/繁忙輸出電路，用于當(dāng)執(zhí)行附加寫操作時，通知有關(guān)禁止輸入寫數(shù)據(jù)的信息。
13.如權(quán)利要求2所述的非易失性半導(dǎo)體存儲器件，還包括寫標(biāo)志，用于存儲與存儲單元晶體管陣列中每個寫單元相關(guān)的數(shù)據(jù)的寫狀態(tài)是與每個寫單元相關(guān)的臨時寫狀態(tài)之后的狀態(tài)、還是附加寫狀態(tài)之后的狀態(tài)。
14.如權(quán)利要求13所述的非易失性半導(dǎo)體存儲器件，其中根據(jù)寫標(biāo)志的信息來控制臨時寫操作之后、將為所述寫單元執(zhí)行的附加寫操作。
15.如權(quán)利要求13所述的非易失性半導(dǎo)體存儲器件，還包括字線電壓開關(guān)電路，用于根據(jù)寫標(biāo)志的信息來改變讀操作時施加到字線上的讀電壓。
16.如權(quán)利要求2所述的非易失性半導(dǎo)體存儲器件，還包括選擇器，用于選擇多個非易失性半導(dǎo)體存儲器件中的任何一個，并且控制操作。
17.如權(quán)利要求16所述的非易失性半導(dǎo)體存儲器件，其中就緒/繁忙輸出電路被提供以用于輸出指令，所述指令用于當(dāng)執(zhí)行附加寫操作時抑制向所述選擇器輸入寫數(shù)據(jù)。
18.如權(quán)利要求2所述的非易失性半導(dǎo)體存儲器件，其中還提供了ECC電路。
19.一種控制向非易失性半導(dǎo)體存儲器件寫入的方法，包括如下步驟選擇用于存儲單元晶體管元件的具有規(guī)定寫入時間的一個臨時寫操作；和根據(jù)所述臨時寫操作的選擇控制一個附加寫操作的時間。
全文摘要
提供了寫操作選擇電路以用于選擇具有存儲單元晶體管元件的規(guī)定記錄時間的臨時寫操作和用于存儲單元晶體管元件的附加寫操作。提供了記錄時間控制電路以用于通過寫操作選擇電路的輸出信號控制附加寫操作時間。
文檔編號G11C16/06GK1542857SQ200410005950
公開日2004年11月3日 申請日期2004年2月23日 優(yōu)先權(quán)日2003年2月21日
發(fā)明者三角賢治, 則, 藤原淳, 夫, 松浦正則, 西本敏夫 申請人:松下電器產(chǎn)業(yè)株式會社