專利名稱：靜態(tài)隨機(jī)存取存儲(chǔ)器的輸出裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于靜態(tài)隨機(jī)存取存儲(chǔ)器的技術(shù)領(lǐng)域，尤指一種靜態(tài)隨機(jī)存取存儲(chǔ)器的輸出裝置。
背景技術(shù)：
圖1為一般雙接口靜態(tài)隨機(jī)存取存儲(chǔ)器與其輸出裝置的詳細(xì)電路圖，為方便敘明起見，僅顯示靜態(tài)隨機(jī)存取存儲(chǔ)器的復(fù)數(shù)個(gè)存儲(chǔ)單元的其中二個(gè)存儲(chǔ)單元100，其中，存儲(chǔ)單元100是由復(fù)數(shù)個(gè)MOS晶體管所構(gòu)成，存儲(chǔ)單元100的輸出處有一NMOS晶體管MR，晶體管MR的漏極連接至輸出裝置120的一端點(diǎn)E，其柵極連接至一控制信號(hào)RWL(Read Word Line)，以控制存儲(chǔ)單元的資料是否輸出至端點(diǎn)E。輸出裝置120是由PMOS晶體管101、103、105及107及NMOS晶體管102、104及106所構(gòu)成。
輸出裝置的工作時(shí)序圖如圖2所示，當(dāng)欲讀出存儲(chǔ)單元100的資料時(shí)，必須先使輸出裝置120的端點(diǎn)E維持在高電壓，即進(jìn)行預(yù)先充電(Precharge)過(guò)程，所以于T1時(shí)段，先使預(yù)先充電信號(hào)PRE及RWL均為低電位，晶體管MR處于關(guān)閉狀態(tài)，晶體管101為導(dǎo)通狀態(tài)，使得晶體管101的源極所連接電壓Vdd，來(lái)對(duì)端點(diǎn)E進(jìn)行預(yù)先充電而維持在高電壓。接著，在T2時(shí)段，預(yù)先充電信號(hào)PRE由低電壓轉(zhuǎn)成高電壓，代表上述端點(diǎn)E的預(yù)先充電已經(jīng)確實(shí)完成。接著，在T3時(shí)段下，控制信號(hào)RWL由低電壓轉(zhuǎn)成高電壓，NMOS晶體管MR導(dǎo)通，代表存儲(chǔ)單元100的資料已經(jīng)開始傳送到輸出裝置120。若在T3以后，傳送存儲(chǔ)單元100的資料為高電位時(shí)，會(huì)使得存儲(chǔ)單元100的F點(diǎn)會(huì)處于低電位，此時(shí)存儲(chǔ)單元100的晶體管MP不導(dǎo)通，而端點(diǎn)E因已進(jìn)行預(yù)先充電而維持在高電壓，因此導(dǎo)通NMOS晶體管102，造成G點(diǎn)維持在低電位，然后經(jīng)由MOS晶體管106與107所構(gòu)成反相電路122，在OUT端輸出高電位(與存儲(chǔ)單元100的資料相同為高電位)。反之，傳送存儲(chǔ)單元100的資料為低電位時(shí)，會(huì)使得存儲(chǔ)單元100的F點(diǎn)會(huì)處于高電位，此時(shí)存儲(chǔ)單元100的晶體管MP導(dǎo)通，其源極的電位gnd并開始將端點(diǎn)E的準(zhǔn)位由高電位轉(zhuǎn)為低電位，同時(shí)PMOS晶體管103導(dǎo)通將G點(diǎn)維持在高電位，使得由MOS晶體管106與107所構(gòu)成反相電路122，在OUT端輸出低電位(與存儲(chǔ)單元100的資料相同為低電位)。然而上述在將G點(diǎn)由低電壓轉(zhuǎn)成在高電位卻常要一段長(zhǎng)時(shí)間浪費(fèi)，這是由于端點(diǎn)E由高電位轉(zhuǎn)為低電位，E點(diǎn)同時(shí)連接多個(gè)存儲(chǔ)單元，使得E點(diǎn)負(fù)載較大(以電容108代表)，故拉下E點(diǎn)的電位需較多時(shí)間，此外NMOS晶體管102先在端點(diǎn)E的高電位下維持導(dǎo)通，減慢晶體管103將G點(diǎn)拉至高電位的時(shí)間，并使得G點(diǎn)接收到MOS晶體管102的源極電壓gnd影響維持在低電位，造成PMOS晶體管105導(dǎo)通，其源極電壓Vdd仍供應(yīng)到端點(diǎn)E，因此端點(diǎn)E由高電位轉(zhuǎn)為低電位的切換將不易快速達(dá)成，且往往需要一段較長(zhǎng)時(shí)間，因此也造成存儲(chǔ)單元100的傳送資料為低電位時(shí)，往往需要較長(zhǎng)時(shí)間才能切換過(guò)來(lái)。
此外，若前次讀出的存儲(chǔ)單元為低電位，端點(diǎn)E在低電位，由于PMOS晶體管103在端點(diǎn)E低電位下導(dǎo)通，而使其源極電壓Vdd供應(yīng)到G點(diǎn)，在G點(diǎn)高電位下使得NMOS晶體管104導(dǎo)通，因此晶體管104的源極電壓gnd直接提供到E點(diǎn)上，當(dāng)在T1時(shí)段要進(jìn)行預(yù)先充電過(guò)程中，晶體管101的源極電壓Vdd對(duì)端點(diǎn)E充電到高電壓，兩晶體管101與104的作用如圖3所示，晶體管104用以將E點(diǎn)維持在低電壓，而晶體管101用以將E點(diǎn)維持在高電壓，因此在設(shè)計(jì)上，往往會(huì)將晶體管104的尺寸設(shè)計(jì)很小，而且遠(yuǎn)小于晶體管101的尺寸，而使晶體管101可以具有較大驅(qū)動(dòng)力來(lái)達(dá)成對(duì)E點(diǎn)的預(yù)先充電。
然而晶體管104在尺寸很小下而驅(qū)動(dòng)力較差下，對(duì)上述存儲(chǔ)單元100的傳輸資料為低電位亦會(huì)造成影響，因?yàn)镚點(diǎn)在浪費(fèi)一段時(shí)間轉(zhuǎn)成在高電位后，導(dǎo)通NMOS晶體管104，使得其源極電壓gnd供應(yīng)到E點(diǎn)，而可以加快E點(diǎn)降到低電位，但在晶體管104在尺寸很小而驅(qū)動(dòng)力較差下，此加快E點(diǎn)降到低電位效果就減少許多，因此存儲(chǔ)單元的讀出速度無(wú)法提高，所以已知靜態(tài)隨機(jī)存取存儲(chǔ)器的輸出裝置的設(shè)計(jì)仍有諸多缺點(diǎn)而有子以改進(jìn)的必要。

發(fā)明內(nèi)容
本發(fā)明的目的是在提供一種靜態(tài)隨機(jī)存取存儲(chǔ)器的輸出裝置，以加速該輸出裝置各端點(diǎn)的電位切換，進(jìn)而提高該存儲(chǔ)器的讀取速度。
為達(dá)成前述的目的，本發(fā)明的一種靜態(tài)隨機(jī)存取存儲(chǔ)器的輸出裝置，該靜態(tài)隨機(jī)存取存儲(chǔ)器有復(fù)數(shù)個(gè)存儲(chǔ)單元以供儲(chǔ)存資料，其特征在于，該輸出裝置包括一預(yù)充電電路，耦合至該復(fù)數(shù)個(gè)存儲(chǔ)單元的共同輸出端，其內(nèi)部并具有一預(yù)充點(diǎn)，至少一傳輸閘耦合至該共同輸出端及該預(yù)充點(diǎn)，當(dāng)欲讀取該復(fù)數(shù)個(gè)存儲(chǔ)單元其中之一時(shí)，對(duì)該預(yù)充點(diǎn)進(jìn)行預(yù)先充電至一高電位；一充放電路徑電路，連接該預(yù)充點(diǎn)，并依據(jù)該預(yù)充點(diǎn)的電壓，控制該充放電路徑電路的輸出端電壓；一電壓保持電路，連接該充放電路徑電路的輸出端與該預(yù)充點(diǎn)，并依據(jù)該充放電路徑電路的輸出點(diǎn)電壓，控制該電壓保持電路的輸出端電壓；以及一輸出反相電路，依據(jù)該放電路徑控制電路的輸出端電壓，產(chǎn)生一反相電壓并輸出之。
其中，該傳輸閘為一第一NMOS晶體管，是用以傳輸該共同輸出端的邏輯位準(zhǔn)至該預(yù)充點(diǎn)。
其中，該第一NMOS晶體管的閘極連接至一高電位。
其中，該預(yù)充電電路還包含一第一PMOS晶體管，以當(dāng)欲讀取該復(fù)數(shù)個(gè)存儲(chǔ)單元其中之一時(shí)，該第一PMOS晶體管是被導(dǎo)通，而將該預(yù)充點(diǎn)進(jìn)行預(yù)先充電至一高電位。
其中，該充放電路徑電路是由一第PMOS晶體管與一第二NMOS晶體管串聯(lián)構(gòu)成，當(dāng)該預(yù)充點(diǎn)電壓為高電位時(shí)，第二NMOS晶體管導(dǎo)通，當(dāng)該預(yù)充點(diǎn)電壓為低電位時(shí)，第二PMOS晶體管導(dǎo)通。
其中，該電壓保持電路是由一第三PMOS晶體管與一第三NMOS晶體管串聯(lián)構(gòu)成，當(dāng)該充放電路徑電路的輸出點(diǎn)電壓為高電位時(shí)，第三NMOS晶體管導(dǎo)通，當(dāng)該充放電路徑電路的輸出點(diǎn)電壓為低電位時(shí)，第三PMOS晶體管導(dǎo)通。
其中，該輸出反相電路是由一第四PMOS晶體管與第四NMOS串聯(lián)所構(gòu)成，依據(jù)該放電路徑控制電路的輸出端電壓，產(chǎn)生一反相電壓并輸出之。
由于本發(fā)明設(shè)計(jì)新穎，能提供產(chǎn)業(yè)上利用，且確有增進(jìn)功效，故依法申請(qǐng)發(fā)明專利。


為進(jìn)一步說(shuō)明本發(fā)明的技術(shù)內(nèi)容，以下結(jié)合實(shí)施例及附圖詳細(xì)說(shuō)明如后，其中圖1是已知的靜態(tài)隨機(jī)存取存儲(chǔ)器的輸出裝置的電路圖。
圖2是已知的靜態(tài)隨機(jī)存取存儲(chǔ)器的輸出裝置工作時(shí)的時(shí)序圖。
圖3是已知的靜態(tài)隨機(jī)存取存儲(chǔ)器的輸出裝置上作時(shí)的等效電路圖。
圖4是本發(fā)明的靜態(tài)隨機(jī)存取存儲(chǔ)器的輸出裝置的電路圖。
圖5是本發(fā)明的靜態(tài)隨機(jī)存取存儲(chǔ)器的輸出裝置工作時(shí)的模擬時(shí)序圖。
具體實(shí)施例方式
圖4顯示本發(fā)明的靜態(tài)隨機(jī)存取存儲(chǔ)器的輸出裝置的一較佳實(shí)施例的詳細(xì)電路圖，其中，靜態(tài)隨機(jī)存取存儲(chǔ)器具有復(fù)數(shù)個(gè)連接至一端點(diǎn)E的存儲(chǔ)單元，在此僅以一個(gè)存儲(chǔ)單元100代表，輸出裝置200則包含有一預(yù)先充電電路210、一充放電路徑電路220、一電壓保持電路230、及一輸出反相電路240。
該預(yù)充電電路210是由PMOS晶體管301及NMOS晶體管302所構(gòu)成，PMOS晶體管301的閘極連接至一預(yù)先充電信號(hào)PRE，其源極連接至一高電位Vdd，其漏極連接至一預(yù)充端點(diǎn)H。NMOS晶體管302是作為一傳輸閘，并耦合至該共同輸出端E及該預(yù)充端點(diǎn)H之間，其閘極連接至至一高電位Vdd。
當(dāng)讀取該復(fù)數(shù)個(gè)存儲(chǔ)單元100之一之前，該預(yù)先充電信號(hào)PRE會(huì)變?yōu)榈碗娢?，將該P(yáng)MOS晶體管301導(dǎo)通，使得該P(yáng)MOS晶體管301的源極所連接電壓Vdd，來(lái)對(duì)預(yù)充端點(diǎn)H進(jìn)行預(yù)先充電而維持在高電壓。該預(yù)先充電信號(hào)PRE為低電位且對(duì)預(yù)充端點(diǎn)H進(jìn)行預(yù)先充電時(shí)，由于該NMOS晶體管302的柵極連接至一高電位(Vdd)，故端點(diǎn)E只能被充電至一(Vdd-VT)的電壓位準(zhǔn)。
充放電路徑電路220是由PMOS晶體管303及NMOS晶體管304所構(gòu)成，晶體管303的柵極連接至預(yù)充端點(diǎn)H，其源極連接至一高電位Vdd，其漏極連接至晶體管304的漏極，晶體管304的源極連接至接地電壓gnd，其柵極連接至該預(yù)充端點(diǎn)H。
電壓保持電路230是由PMOS晶體管305及NMOS晶體管306所構(gòu)成，晶體管305的柵極連接至晶體管303的漏極及晶體管306的閘極，其源極連接至一高電位Vdd，其漏極連接至晶體管306的漏極及預(yù)充端點(diǎn)H。晶體管306的源極連接至接地電壓gnd。其中，電壓保持電路230以充放電路徑電路220的輸出端點(diǎn)G的電壓，來(lái)控制NMOS晶體管306導(dǎo)通與否，以保持端點(diǎn)H的電位。
該輸出反相電路240是由PMOS晶體管307及NMOS晶體管308所構(gòu)成，晶體管307的柵極連接至端點(diǎn)G及晶體管308的柵極，其漏極連接至OUT端點(diǎn)及晶體管308的漏極，其源極連接至一高電位，而晶體管308的源極連接至一低電位。該輸出反相電路240依據(jù)該放電路徑控制電路230的輸出端G電壓，產(chǎn)生一反相電壓并輸出之。
圖5顯示有關(guān)本發(fā)明的靜態(tài)隨機(jī)存取存儲(chǔ)器的輸出裝置200讀取資料時(shí)的工作時(shí)序圖，其說(shuō)明圖4中輸出裝置200運(yùn)作。其中，輸出裝置200可工作的輸入電壓范圍設(shè)定在例如為0V到1.8V之間。首先在T1時(shí)段，輸出裝置200進(jìn)行充電過(guò)程，以預(yù)先充電信號(hào)PRE為低電位，使得預(yù)充電電路210的PMOS晶體管301導(dǎo)通，其源極電壓Vdd對(duì)預(yù)充端點(diǎn)H進(jìn)行預(yù)先充電至一高電位(Vdd)。由于該NMOS晶體管302的柵極連接至一高電位(Vdd)，故端點(diǎn)E只能被充電至一(Vdd-VT)的電壓位準(zhǔn)。
接著，在T2時(shí)期后，預(yù)先充電信號(hào)PRE由低準(zhǔn)位轉(zhuǎn)成高準(zhǔn)位，表示已經(jīng)完成對(duì)預(yù)充端點(diǎn)H進(jìn)行預(yù)先充電至一高電位的目的。然后進(jìn)入到T3時(shí)期后，控制信號(hào)RWL由低電壓轉(zhuǎn)成高電壓，NMOS晶體管MR導(dǎo)通，代表存儲(chǔ)單元100的資料已經(jīng)開始傳送到輸出裝置200。
若存儲(chǔ)單元100所儲(chǔ)存的資料為高電位(圖5顯示為低電位傳送，在此并無(wú)顯示)，端點(diǎn)F為低電位，此時(shí)，晶體管MR為導(dǎo)通狀態(tài)，晶體管MP為關(guān)閉狀態(tài)，預(yù)充端點(diǎn)H保持為充電后的高電位(Vdd)，造成晶體管303為關(guān)閉狀態(tài)，同時(shí)使NMOS晶體管304導(dǎo)通，所提供第一接地路徑11使G點(diǎn)保持為低電位，再經(jīng)過(guò)一反相電路240作用，使得端點(diǎn)OUT輸出高電位。
相反的，若存儲(chǔ)單元100所儲(chǔ)存的資料為低電位(即如圖5所示要將原先正點(diǎn)由(Vdd-VT)的電壓位準(zhǔn)轉(zhuǎn)為低電位)，即端點(diǎn)F為高電位，此時(shí)，晶體管MR、MP導(dǎo)通，會(huì)使E點(diǎn)由(Vdd-VT)的電壓位準(zhǔn)轉(zhuǎn)為低電位。故晶體管303導(dǎo)通并提供高電位給G點(diǎn)，使得反相電路240輸出端點(diǎn)OUT輸出低電位，同時(shí)使得晶體管306為導(dǎo)通狀態(tài)。由于E點(diǎn)由(Vdd-VT)的電壓位準(zhǔn)轉(zhuǎn)為低電位所需時(shí)間較由(Vdd)的電壓位準(zhǔn)轉(zhuǎn)為低電位為少，故可由圖5的正點(diǎn)電壓變化圖中看出由原先(1)變成(2)的曲線，也因此在OUT點(diǎn)電壓變化圖中看出本發(fā)明的作用下的曲線(2)的切換時(shí)間遠(yuǎn)快于曲線(1)的切換時(shí)間。
由上述說(shuō)明可知，在T1時(shí)段，由于在預(yù)充電電路210增加一NMOS晶體管302，其使端點(diǎn)E只能被充電至一(vdd-VT)的電壓位準(zhǔn)。由于端點(diǎn)E只被充電至一(vdd-VT)的電壓位準(zhǔn)，故在T3時(shí)段時(shí)，使得端點(diǎn)E電位會(huì)更快被下拉至低電位，而可提高存儲(chǔ)單元的讀取速度。
上述實(shí)施例僅是為了方便說(shuō)明而舉例而已，本發(fā)明所主張的權(quán)利范圍自應(yīng)以申請(qǐng)專利范圍所述為準(zhǔn)，而非僅限于上述實(shí)施例。
權(quán)利要求
1.一種靜態(tài)隨機(jī)存取存儲(chǔ)器的輸出裝置，該靜態(tài)隨機(jī)存取存儲(chǔ)器有復(fù)數(shù)個(gè)存儲(chǔ)單元以供儲(chǔ)存資料，其特征在于，該輸出裝置包括一預(yù)充電電路，耦合至該復(fù)數(shù)個(gè)存儲(chǔ)單元的共同輸出端，其內(nèi)部并具有一預(yù)充點(diǎn)，至少一傳輸閘耦合至該共同輸出端及該預(yù)充點(diǎn)，當(dāng)欲讀取該復(fù)數(shù)個(gè)存儲(chǔ)單元其中之一時(shí)，對(duì)該預(yù)充點(diǎn)進(jìn)行預(yù)先充電至一高電位；一充放電路徑電路，連接該預(yù)充點(diǎn)，并依據(jù)該預(yù)充點(diǎn)的電壓，控制該充放電路徑電路的輸出端電壓；一電壓保持電路，連接該充放電路徑電路的輸出端與該預(yù)充點(diǎn)，并依據(jù)該充放電路徑電路的輸出點(diǎn)電壓，控制該電壓保持電路的輸出端電壓；以及一輸出反相電路，依據(jù)該放電路徑控制電路的輸出端電壓，產(chǎn)生一反相電壓并輸出之。
2.如權(quán)利要求1所述的靜態(tài)隨機(jī)存取存儲(chǔ)器的輸出裝置，其特征在于，其中，該傳輸閘為一第一NMOS晶體管，是用以傳輸該共同輸出端的邏輯位準(zhǔn)至該預(yù)充點(diǎn)。
3.如權(quán)利要求2所述的靜態(tài)隨機(jī)存取存儲(chǔ)器的輸出裝置，其特征在于，其中，該第一NMOS晶體管的閘極連接至一高電位。
4.如權(quán)利要求1所述的靜態(tài)隨機(jī)存取存儲(chǔ)器的輸出裝置，其特征在于，其中，該預(yù)充電電路還包含一第一PMOS晶體管，以當(dāng)欲讀取該復(fù)數(shù)個(gè)存儲(chǔ)單元其中之一時(shí)，該第一PMOS晶體管是被導(dǎo)通，而將該預(yù)充點(diǎn)進(jìn)行預(yù)先充電至一高電位。
5.如權(quán)利要求1所述的靜態(tài)隨機(jī)存取存儲(chǔ)器的輸出裝置，其特征在于，其中，該充放電路徑電路是由一第二PMOS晶體管與一第二NMOS晶體管串聯(lián)構(gòu)成，當(dāng)該預(yù)充點(diǎn)電壓為高電位時(shí)，第二NMOS晶體管導(dǎo)通，當(dāng)該預(yù)充點(diǎn)電壓為低電位時(shí)，第二PMOS晶體管導(dǎo)通。
6.如權(quán)利要求1所述的靜態(tài)隨機(jī)存取存儲(chǔ)器的輸出裝置，其特征在于，其中，該電壓保持電路是由一第三PMOS晶體管與一第三NMOS晶體管串聯(lián)構(gòu)成，當(dāng)該充放電路徑電路的輸出點(diǎn)電壓為高電位時(shí)，第三NMOS晶體管導(dǎo)通，當(dāng)該充放電路徑電路的輸出點(diǎn)電壓為低電位時(shí)，第三PMOS晶體管導(dǎo)通。
7.如權(quán)利要求1所述的靜態(tài)隨機(jī)存取存儲(chǔ)器的輸出裝置，其特征在于，其中，該輸出反相電路是由一第四PMOS晶體管與第四NMOS串聯(lián)所構(gòu)成，依據(jù)該放電路徑控制電路的輸出端電壓，產(chǎn)生一反相電壓并輸出之。
全文摘要
本發(fā)明是提出靜態(tài)隨機(jī)存取存儲(chǔ)器的輸出裝置主要包括一預(yù)充電電路、一充放電路徑電路、一電壓保持電路及一輸出反相電路。預(yù)充電電路耦合至復(fù)數(shù)個(gè)存儲(chǔ)單元的共同輸出端，其內(nèi)部并具有一預(yù)充點(diǎn)，至少一傳輸閘耦合至該共同輸出端及該預(yù)充點(diǎn)，當(dāng)欲讀取該復(fù)數(shù)個(gè)存儲(chǔ)單元其中之一時(shí)，對(duì)該預(yù)充點(diǎn)進(jìn)行預(yù)先充電至一高電位，傳輸閘的閘極連接至一高電位，當(dāng)在進(jìn)行預(yù)先充電時(shí)，使得該共同輸出端的電位只能被充至(Vdd－V
文檔編號(hào)G11C11/413GK1661725SQ20041000665
公開日2005年8月31日 申請(qǐng)日期2004年2月25日 優(yōu)先權(quán)日2004年2月25日
發(fā)明者黃超圣 申請(qǐng)人:威盛電子股份有限公司