專利名稱：半導(dǎo)體裝置、半導(dǎo)體電路、電子設(shè)備及時(shí)鐘信號(hào)供給控制方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置、半導(dǎo)體電路、電子設(shè)備及時(shí)鐘信號(hào)供給控制方法。
背景技術(shù)：
對(duì)SRAM、SDRAM等的半導(dǎo)體存儲(chǔ)介質(zhì)進(jìn)行存取的半導(dǎo)體裝置在電源處于ON狀態(tài)下，能夠不斷地對(duì)CPU等的總線主控器供給時(shí)鐘信號(hào)。
專利文獻(xiàn)1特開(kāi)平9-83247號(hào)公報(bào)(日本專利1997-83247號(hào)公報(bào))發(fā)明內(nèi)容由此，諸如處于低速的半導(dǎo)體存儲(chǔ)介質(zhì)等待狀態(tài)的CPU也被供給時(shí)鐘信號(hào)而造成電力浪費(fèi)。
本發(fā)明鑒于以上問(wèn)題，其目的在于削減對(duì)半導(dǎo)體存儲(chǔ)介質(zhì)進(jìn)行存取的半導(dǎo)體裝置的功耗。
(1)本發(fā)明涉及一種對(duì)半導(dǎo)體存儲(chǔ)介質(zhì)進(jìn)行存取的半導(dǎo)體裝置，其特征在于包括預(yù)設(shè)的總線主控模塊，其作為總線主控器發(fā)揮作用；總線接口模塊，其根據(jù)預(yù)設(shè)的總線主控模塊對(duì)半導(dǎo)體存儲(chǔ)介質(zhì)的存取請(qǐng)求，對(duì)半導(dǎo)體存儲(chǔ)介質(zhì)進(jìn)行存取控制；以及時(shí)鐘信號(hào)供給控制電路，其根據(jù)存對(duì)半導(dǎo)體存儲(chǔ)介質(zhì)的存取狀態(tài)的取狀態(tài)信息，控制對(duì)總線主控模塊的時(shí)鐘信號(hào)供給的有無(wú)，其中，該時(shí)鐘信號(hào)供給控制電路，其包括根據(jù)存取狀態(tài)信息進(jìn)行至少一個(gè)控制的電路，該控制包括當(dāng)判斷總線接口為BUSY狀態(tài)時(shí)，該電路進(jìn)行使對(duì)總線主控模塊的時(shí)鐘信號(hào)供給停止的控制；以及當(dāng)判斷總線接口為非BUSY狀態(tài)時(shí)，該電路進(jìn)行使時(shí)鐘信號(hào)對(duì)總線主控模塊供給的控制。
(2)本發(fā)明涉及一種半導(dǎo)體電路，其對(duì)作為總線主控器發(fā)揮作用的預(yù)設(shè)的總線主控模塊進(jìn)行時(shí)鐘信號(hào)供給有無(wú)的控制，該半導(dǎo)體電路的特征在于包括控制信號(hào)生成電路，其根據(jù)存對(duì)半導(dǎo)體存儲(chǔ)介質(zhì)的存取狀態(tài)的存取狀態(tài)信息，生成用于對(duì)預(yù)設(shè)的總線主控模塊指示時(shí)鐘信號(hào)供給有無(wú)的總線主控時(shí)鐘信號(hào)供給控制信號(hào)；以及控制電路，其根據(jù)該總線主控時(shí)鐘信號(hào)供給控制信號(hào)，控制時(shí)鐘信號(hào)發(fā)生器產(chǎn)生的時(shí)鐘信號(hào)對(duì)預(yù)設(shè)的總線主控模塊供給的有無(wú)，其中，該控制信號(hào)生成電路在存取狀態(tài)信息表示為存取執(zhí)行中時(shí)，將總線主控時(shí)鐘信號(hào)供給控制信號(hào)設(shè)為禁止?fàn)顟B(tài)，該控制電路包括在總線主控時(shí)鐘信號(hào)供給信號(hào)為禁止?fàn)顟B(tài)時(shí)，控制使時(shí)鐘信號(hào)發(fā)生器產(chǎn)生的時(shí)鐘信號(hào)不對(duì)總線主控模塊供給的電路。
(3)本發(fā)明的電子設(shè)備，器特征在于包括上述任一所述的半導(dǎo)體裝置或包括上述任一所述的半導(dǎo)體電路的半導(dǎo)體裝置，接受輸入信息的裝置；以及用于輸出根據(jù)輸入信息由該信息處理裝置處理的結(jié)果的裝置。
(4)本發(fā)明涉及一種時(shí)鐘信號(hào)供給控制方法，其對(duì)半導(dǎo)體裝置的總線主控模塊進(jìn)行時(shí)鐘信號(hào)供給有無(wú)的控制，其特征在于包括根據(jù)對(duì)半導(dǎo)體存儲(chǔ)介質(zhì)的存儲(chǔ)狀態(tài)的存取狀態(tài)信息，生成用于對(duì)預(yù)設(shè)的總線主控模塊指示時(shí)鐘信號(hào)供給有無(wú)的總線主控時(shí)鐘信號(hào)供給控制信號(hào)的步；以及根據(jù)該總線主控時(shí)鐘信號(hào)供給控制信號(hào)，控制時(shí)鐘信號(hào)發(fā)生器產(chǎn)生的時(shí)鐘信號(hào)對(duì)預(yù)設(shè)的總線主控模塊供給的有無(wú)的步驟，并進(jìn)行如下控制在存取狀態(tài)信息表示為存取執(zhí)行中時(shí)，將總線主控時(shí)鐘信號(hào)供給控制信號(hào)設(shè)為禁止?fàn)顟B(tài)，在總線主控時(shí)鐘信號(hào)供給信號(hào)為禁止?fàn)顟B(tài)時(shí)，控制使時(shí)鐘信號(hào)發(fā)生器產(chǎn)生的時(shí)鐘信號(hào)不能對(duì)總線主控模塊供給。


圖1是用于說(shuō)明本實(shí)施例的半導(dǎo)體裝置、半導(dǎo)體電路的一例的示意圖。
圖2是用于說(shuō)明本實(shí)施例的控制信號(hào)生成電路的構(gòu)成的一例的示意圖。
圖3是圖2的各信號(hào)的時(shí)序圖。
圖4是用于說(shuō)明本實(shí)施例的控制電路的構(gòu)成的一例的示意圖。
圖5是圖4的各信號(hào)的時(shí)序圖。
圖6是用于說(shuō)明時(shí)鐘信號(hào)被供給到預(yù)設(shè)的總線主控模塊的期間和時(shí)鐘信號(hào)被供給到總線接口模塊的期間的示意圖。
圖7示出了包括本實(shí)施例的半導(dǎo)體裝置或半導(dǎo)體電路的微型計(jì)算機(jī)的硬件模塊圖的一例。
圖8示出了包括微型計(jì)算機(jī)的電子設(shè)備的模塊圖的一例。
圖9(A)、圖9(B)和圖9(C)示出了各種電子設(shè)備的外觀圖示例。
具體實(shí)施例方式
1.本實(shí)施例的特征(1)本實(shí)施例的對(duì)半導(dǎo)體存儲(chǔ)介質(zhì)進(jìn)行存取的半導(dǎo)體裝置，其特征在于包括預(yù)設(shè)的總線主控模塊，其作為總線主控器發(fā)揮作用；總線接口模塊，其根據(jù)預(yù)設(shè)的總線主控模塊對(duì)半導(dǎo)體存儲(chǔ)介質(zhì)的存取請(qǐng)求，對(duì)半導(dǎo)體存儲(chǔ)介質(zhì)進(jìn)行存取控制；以及時(shí)鐘信號(hào)供給控制電路，其根據(jù)對(duì)半導(dǎo)體存儲(chǔ)介質(zhì)的存取狀態(tài)的存取狀態(tài)信息，對(duì)總線主控模塊進(jìn)行時(shí)鐘信號(hào)供給有無(wú)的控制，其中，該時(shí)鐘信號(hào)供給控制電路，其包括根據(jù)存取狀態(tài)信息進(jìn)行至少一個(gè)控制的電路，該控制包括當(dāng)判斷總線接口為BUSY狀態(tài)時(shí)，該電路使對(duì)總線主控模塊的時(shí)鐘信號(hào)供給停止的控制；以及當(dāng)判斷總線接口為非BUSY狀態(tài)時(shí)，該電路使對(duì)總線主控模塊的時(shí)鐘信號(hào)供給進(jìn)行的控制。
作為總線主控器發(fā)揮作用的所說(shuō)的預(yù)設(shè)的總線主控模塊包括諸如CPU、高速SRAM、MMU、超高速緩沖存儲(chǔ)器、DMA等。
可以根據(jù)存取狀態(tài)信息，判斷總線接口為BUSY狀態(tài)時(shí)將總線主控時(shí)鐘信號(hào)控制信號(hào)設(shè)為禁止?fàn)顟B(tài)，該總線主控時(shí)鐘信號(hào)控制信號(hào)用于對(duì)總線主控模塊進(jìn)行時(shí)鐘信號(hào)供給有無(wú)的控制，當(dāng)總線主控時(shí)鐘信號(hào)控制信號(hào)為禁止?fàn)顟B(tài)時(shí)使對(duì)總線主控器的時(shí)鐘信號(hào)供給停止。
這里，作為存取狀態(tài)信息，可以使用諸如總線主控器輸出的請(qǐng)求信號(hào)、總線接口輸出的BUSY信號(hào)、或總線接口輸出的有效信號(hào)(存取的數(shù)據(jù)發(fā)送期間產(chǎn)生有效信號(hào))等。
可以使用諸如BUSY信號(hào)判斷總線接口是否處于BUSY狀態(tài)。
根據(jù)本實(shí)施例，總線接口為BUSY狀態(tài)時(shí)，能停止對(duì)CPU、高速SRAM、MMU、超高速緩沖存儲(chǔ)器、DMA等的總線主控器的時(shí)鐘信號(hào)的供給。由此能停止對(duì)半導(dǎo)體存儲(chǔ)介質(zhì)處于存取等待狀態(tài)的總線主控器的時(shí)鐘信號(hào)的供給，實(shí)現(xiàn)低功耗，防止浪費(fèi)電力。
(2)本實(shí)施例的半導(dǎo)體存儲(chǔ)裝置，其特征在于該時(shí)鐘信號(hào)供給控制電路在預(yù)設(shè)的總線主控模塊輸出的請(qǐng)求信號(hào)終止后，進(jìn)行使對(duì)預(yù)設(shè)的總線主控模塊的時(shí)鐘信號(hào)供給停止的處理。
所謂的總線主控模塊的請(qǐng)求終止后，是指總線主控模塊輸出的請(qǐng)求信號(hào)降低請(qǐng)求的情況(如請(qǐng)求信號(hào)從H電平變?yōu)長(zhǎng)電平的情況)等。
此外，所謂的在總線主控模塊的請(qǐng)求終止后使供給到總線主控模塊的時(shí)鐘信號(hào)停止，可以是指諸如檢測(cè)出總線主控模塊的請(qǐng)求終止后(如檢測(cè)出請(qǐng)求信號(hào)從H電平變?yōu)長(zhǎng)電平的情況后)使對(duì)總線主控模塊的時(shí)鐘信號(hào)的供給停止的情況，還可以是指總線接口模塊從非BUSY狀態(tài)(空閑狀態(tài))變?yōu)锽USY狀態(tài)后或變化后至少經(jīng)過(guò)1個(gè)時(shí)鐘信號(hào)后(此期間總線主控模塊的請(qǐng)求終止)，使對(duì)總線主控模塊的時(shí)鐘信號(hào)供給停止的情況。
根據(jù)本實(shí)施例，因?yàn)槟茉陬A(yù)設(shè)的總線主控模塊輸出的請(qǐng)求信號(hào)終止后使對(duì)預(yù)設(shè)的總線主控模塊的時(shí)鐘信號(hào)供給停止，由此能防止在總線主控器降低請(qǐng)求之前對(duì)總線主控器供給的時(shí)鐘信號(hào)被停止。
(3)本實(shí)施例的半導(dǎo)體電路，其對(duì)作為總線主控器發(fā)揮作用的預(yù)設(shè)的總線主控模塊的時(shí)鐘信號(hào)供給的有無(wú)進(jìn)行控制，其特征在于包括控制信號(hào)生成電路，其根據(jù)對(duì)半導(dǎo)體存儲(chǔ)介質(zhì)的存取狀態(tài)的存取狀態(tài)信息，生成用于對(duì)預(yù)設(shè)的總線主控模塊指示時(shí)鐘信號(hào)供給有無(wú)的總線主控時(shí)鐘信號(hào)供給控制信號(hào)；以及控制電路，其根據(jù)該總線主控時(shí)鐘信號(hào)供給控制信號(hào)，控制時(shí)鐘信號(hào)發(fā)生器產(chǎn)生的時(shí)鐘信號(hào)對(duì)預(yù)設(shè)的總線主控模塊供給的有無(wú)，其中，該控制信號(hào)生成電路在存取狀態(tài)信息表示為存取執(zhí)行中時(shí)，將總線主控時(shí)鐘信號(hào)供給控制信號(hào)設(shè)為禁止?fàn)顟B(tài)，該控制電路具有在總線主控時(shí)鐘信號(hào)供給信號(hào)為禁止?fàn)顟B(tài)時(shí)，控制使時(shí)鐘信號(hào)發(fā)生器產(chǎn)生的時(shí)鐘信號(hào)不對(duì)總線主控模塊供給的電路。
所謂的存取執(zhí)行中，至少包括總線接口對(duì)半導(dǎo)體存儲(chǔ)介質(zhì)正在進(jìn)行存取的期間(如總線接口處于BUSY狀態(tài)的期間)。
這里，作為存取狀態(tài)信息，可以使用諸如總線主控器輸出的請(qǐng)求信號(hào)、總線接口輸出的BUSY信號(hào)、或總線接口輸出的有效信號(hào)(存取的數(shù)據(jù)發(fā)送期間產(chǎn)生有效信號(hào))等。
例如可以使用BUSY信號(hào)判斷總線接口是否處于BUSY狀態(tài)。
根據(jù)本實(shí)施例，在半導(dǎo)體存儲(chǔ)介質(zhì)存取執(zhí)行中時(shí)，能使對(duì)CPU、高速SRAM、MMU、超高速緩沖存儲(chǔ)器、DMA等的總線主控器的時(shí)鐘信號(hào)供給停止。由此能對(duì)半導(dǎo)體存儲(chǔ)介質(zhì)處于存取等待狀態(tài)的總線主控器停止供給時(shí)鐘信號(hào)，實(shí)現(xiàn)低功耗，防止浪費(fèi)電力。
(4)本實(shí)施例的半導(dǎo)體存儲(chǔ)裝置，其特征在于該控制信號(hào)生成電路在預(yù)設(shè)的總線主控模塊輸出的請(qǐng)求信號(hào)終止后將總線主控時(shí)鐘信號(hào)供給信號(hào)設(shè)為禁止?fàn)顟B(tài)。
所謂的總線主控模塊的請(qǐng)求終止后，是指總線主控模塊輸出的請(qǐng)求信號(hào)降低請(qǐng)求的情況(如請(qǐng)求信號(hào)從H電平變?yōu)長(zhǎng)電平的情況)等。
此外，所謂的總線主控模塊的請(qǐng)求終止后使供給到總線主控模塊的時(shí)鐘信號(hào)停止，可以是指諸如檢測(cè)出總線主控模塊的請(qǐng)求終止后(如檢測(cè)出請(qǐng)求信號(hào)從H電平變?yōu)長(zhǎng)電平的情況后)使對(duì)總線主控模塊的時(shí)鐘信號(hào)供給停止，還可以是指總線接口模塊從非BUSY狀態(tài)(空閑狀態(tài))變?yōu)锽USY狀態(tài)后或變化后至少經(jīng)過(guò)1個(gè)時(shí)鐘信號(hào)后(此期間總線主控模塊的請(qǐng)求終止)，使對(duì)總線主控模塊的時(shí)鐘信號(hào)供給停止的情況。
根據(jù)本實(shí)施例，因?yàn)槟茉陬A(yù)設(shè)的總線主控模塊輸出的請(qǐng)求信號(hào)終止后使對(duì)預(yù)設(shè)的總線主控模塊的時(shí)鐘信號(hào)供給停止，由此能防止在總線主控器降低請(qǐng)求之前對(duì)總線主控器供給的時(shí)鐘信號(hào)被停止。
(5)本實(shí)施例的電子設(shè)備，其特征在于包括上述任一所述的半導(dǎo)體裝置或包括上述任一所述的半導(dǎo)體電路的半導(dǎo)體裝置；
接受輸入信息的裝置；以及用于輸出根據(jù)輸入信息由該信息處理裝置處理的結(jié)果的裝置。
(6)本實(shí)施例的時(shí)鐘信號(hào)供給控制方法，其對(duì)半導(dǎo)體裝置的總線主控模塊進(jìn)行時(shí)鐘信號(hào)供給有無(wú)的控制，其特征在于包括根據(jù)對(duì)半導(dǎo)體存儲(chǔ)介質(zhì)的存取狀態(tài)的存取狀態(tài)信息，生成用于對(duì)預(yù)設(shè)的總線主控模塊指示時(shí)鐘信號(hào)供給有無(wú)的總線主控時(shí)鐘信號(hào)供給控制信號(hào)的步驟；以及根據(jù)該總線主控時(shí)鐘信號(hào)供給控制信號(hào)，控制時(shí)鐘信號(hào)發(fā)生器產(chǎn)生的時(shí)鐘信號(hào)對(duì)預(yù)設(shè)的總線主控模塊供給有無(wú)的步驟，并進(jìn)行如下控制在存取狀態(tài)信息表示為存取執(zhí)行中時(shí)，將總線主控時(shí)鐘信號(hào)供給控制信號(hào)設(shè)為禁止?fàn)顟B(tài)，在總線主控時(shí)鐘信號(hào)供給信號(hào)為禁止?fàn)顟B(tài)時(shí)，控制使時(shí)鐘信號(hào)發(fā)生器產(chǎn)生的時(shí)鐘信號(hào)不能對(duì)總線主控模塊供給。
(7)本實(shí)施例的時(shí)鐘信號(hào)供給控制方法，其特征在于預(yù)設(shè)的總線主控模塊輸出的請(qǐng)求終止后將總線主控時(shí)鐘信號(hào)供給信號(hào)設(shè)為禁止?fàn)顟B(tài)。
后面將結(jié)合附圖詳細(xì)說(shuō)明本實(shí)施例的優(yōu)選實(shí)施方式。
(8)本實(shí)施例涉及一種對(duì)半導(dǎo)體存儲(chǔ)介質(zhì)進(jìn)行存取的半導(dǎo)體裝置，其特征在于包括預(yù)設(shè)的總線主控模塊，其作為總線主控器發(fā)揮作用；總線接口模塊，其根據(jù)預(yù)設(shè)的總線主控模塊對(duì)半導(dǎo)體存儲(chǔ)介質(zhì)的存取請(qǐng)求，對(duì)半導(dǎo)體存儲(chǔ)介質(zhì)進(jìn)行存取控制；以及時(shí)鐘信號(hào)供給控制電路，其根據(jù)對(duì)半導(dǎo)體存儲(chǔ)介質(zhì)的存取狀態(tài)的存取狀態(tài)信息，對(duì)總線接口模塊進(jìn)行時(shí)鐘信號(hào)供給有無(wú)的控制，其中，該時(shí)鐘信號(hào)供給控制電路，其包括根據(jù)存取狀態(tài)信息進(jìn)行至少一個(gè)控制的電路，該控制包括當(dāng)判斷為非存取執(zhí)行中時(shí)，該電路進(jìn)行使時(shí)鐘信號(hào)對(duì)總線接口模塊供給停止的控制；以及當(dāng)判斷總線接口為存取執(zhí)行中時(shí)，該電路進(jìn)行使時(shí)鐘信號(hào)對(duì)總線接口模塊供給的控制。
所謂的作為總線主控器發(fā)揮作用的預(yù)設(shè)的總線主控模塊包括諸如CPU、高速SRAM、MMU、超高速緩沖存儲(chǔ)器、DMA等。
可以根據(jù)存取狀態(tài)信息，判斷為非存取執(zhí)行中時(shí)，將對(duì)總線接口模塊的時(shí)鐘信號(hào)供給的有無(wú)進(jìn)行控制的總線接口時(shí)鐘信號(hào)控制信號(hào)設(shè)為禁止?fàn)顟B(tài)，總線接口時(shí)鐘信號(hào)控制信號(hào)為禁止?fàn)顟B(tài)時(shí)，使對(duì)總線接口的時(shí)鐘信號(hào)的供給停止。
這里，作為存取狀態(tài)信息，可以使用諸如總線主控器輸出的請(qǐng)求信號(hào)、總線接口輸出的BUSY信號(hào)、或總線接口輸出的有效信號(hào)(存取的數(shù)據(jù)發(fā)送期間產(chǎn)生有效信號(hào))等。
例如可以使用BUSY信號(hào)及請(qǐng)求信號(hào)判斷請(qǐng)求中或BUSY狀態(tài)為存取執(zhí)行中，也可以使用BUSY信號(hào)、請(qǐng)求信號(hào)及有效信號(hào)判斷請(qǐng)求中或BUSY狀態(tài)、或有效狀態(tài)為存取執(zhí)行中。
根據(jù)本實(shí)施例，在存取執(zhí)行中時(shí)，能使對(duì)總線接口的時(shí)鐘信號(hào)供給停止。由此能停止對(duì)處于空閑狀態(tài)的總線接口的時(shí)鐘信號(hào)供給，實(shí)現(xiàn)低功耗，防止浪費(fèi)電力。
(9)本實(shí)施例的半導(dǎo)體存儲(chǔ)裝置，其特征在于該總線接口模塊包括
公共總線接口模塊，其在對(duì)不同的半導(dǎo)體存儲(chǔ)介質(zhì)進(jìn)行存取時(shí)共用，進(jìn)行存取控制所需的操作；以及專用總線接口模塊，其在只對(duì)指定的半導(dǎo)體存儲(chǔ)介質(zhì)進(jìn)行存取時(shí)，進(jìn)行存取控制所需的操作，該時(shí)鐘信號(hào)供給控制電路，根據(jù)某個(gè)半導(dǎo)體存儲(chǔ)介質(zhì)是否為存取執(zhí)行對(duì)象的存取介質(zhì)信息，檢測(cè)出非存取執(zhí)行對(duì)象的半導(dǎo)體存儲(chǔ)介質(zhì)，使對(duì)非存取執(zhí)行對(duì)象的半導(dǎo)體存儲(chǔ)介質(zhì)的專用總線接口模塊的時(shí)鐘信號(hào)供給停止，使時(shí)鐘信號(hào)能夠供給到公共總線接口模塊和作為存取執(zhí)行對(duì)象的半導(dǎo)體存儲(chǔ)介質(zhì)的專用總線接口模塊。
根據(jù)本實(shí)施例，即使總線接口處于存取執(zhí)行中，也能使對(duì)非存取執(zhí)行對(duì)象的半導(dǎo)體存儲(chǔ)介質(zhì)的專用總線接口模塊的時(shí)鐘信號(hào)供給停止，由此能進(jìn)一步削減功耗。
(10)本實(shí)施例的半導(dǎo)體存儲(chǔ)裝置，其特征在于該時(shí)鐘信號(hào)供給控制電路在總線接口模塊輸出的有效信號(hào)終止后，進(jìn)行使對(duì)總線接口模塊的時(shí)鐘信號(hào)供給停止的處理。
所謂的總線接口模塊輸出的有效信號(hào)終止后，是指總線接口模塊輸出的有效信號(hào)諸如從H電平變?yōu)長(zhǎng)電平的情況等。
所謂的在總線接口模塊輸出的有效信號(hào)終止后使對(duì)總線接口模塊供給的時(shí)鐘信號(hào)停止，可以是指諸如檢測(cè)出總線接口模塊輸出了的有效信號(hào)后，使供給到總線接口模塊的時(shí)鐘信號(hào)停止，還可以是指總線接口模塊從BUSY狀態(tài)變?yōu)榉荁USY狀態(tài)后(BUSY信號(hào)從H電平變?yōu)長(zhǎng)電平后)或變化后至少經(jīng)過(guò)1個(gè)以上(大于等于1個(gè))時(shí)鐘信號(hào)后(此期間總線接口模塊輸出有效信號(hào))，使供給到總線接口模塊的時(shí)鐘信號(hào)停止的情況。
這樣一來(lái)，對(duì)總線接口模塊的時(shí)鐘信號(hào)供給能持續(xù)到總線接口降低有效信號(hào)。
(11)本實(shí)施例的半導(dǎo)體電路，其根據(jù)總線主控模塊對(duì)半導(dǎo)體存儲(chǔ)介質(zhì)的存取請(qǐng)求，控制對(duì)總線接口模塊的時(shí)鐘信號(hào)供給的有無(wú)，該總線接口模塊對(duì)半導(dǎo)體存儲(chǔ)介質(zhì)進(jìn)行存取控制，其特征在于包括控制信號(hào)生成電路，其根據(jù)表示對(duì)半導(dǎo)體存儲(chǔ)介質(zhì)的存取狀態(tài)的存取狀態(tài)信息，生成用于對(duì)預(yù)設(shè)的總線接口模塊指示時(shí)鐘信號(hào)供給有無(wú)的總線接口時(shí)鐘信號(hào)供給控制信號(hào)；以及控制電路，其根據(jù)該總線接口時(shí)鐘信號(hào)供給控制信號(hào)，控制時(shí)鐘信號(hào)發(fā)生器產(chǎn)生的時(shí)鐘信號(hào)對(duì)預(yù)設(shè)的總線接口模塊供給的有無(wú)，其中，該控制信號(hào)生成電路在存取狀態(tài)信息表示為非存取執(zhí)行中時(shí)，將總線接口時(shí)鐘信號(hào)供給控制信號(hào)設(shè)為禁止?fàn)顟B(tài)，該控制電路具有在總線接口時(shí)鐘信號(hào)供給信號(hào)為禁止?fàn)顟B(tài)時(shí)，控制使時(shí)鐘信號(hào)發(fā)生器產(chǎn)生的時(shí)鐘信號(hào)不對(duì)總線接口模塊供給的電路。
所謂的存取執(zhí)行中，至少包括總線接口對(duì)半導(dǎo)體存儲(chǔ)介質(zhì)正在進(jìn)行存取的期間(如總線接口處于BUSY狀態(tài)的期間)。
這里，作為存取狀態(tài)信息，可以使用諸如總線主控器輸出的請(qǐng)求信號(hào)、總線接口輸出的BUSY信號(hào)、總線接口輸出的有效信號(hào)(存取的數(shù)據(jù)傳輸期間產(chǎn)生有效信號(hào))等。
例如可以使用BUSY信號(hào)及請(qǐng)求信號(hào)判斷請(qǐng)求進(jìn)行中或BUSY狀態(tài)為存取執(zhí)行中，也可以使用BUSY信號(hào)、請(qǐng)求信號(hào)及有效信號(hào)判斷請(qǐng)求進(jìn)行中或BUSY狀態(tài)或有效狀態(tài)為存取執(zhí)行中。
根據(jù)本實(shí)施例，在存取執(zhí)行中時(shí)，能使對(duì)總線接口的時(shí)鐘信號(hào)供給停止。由此能停止對(duì)處于空閑狀態(tài)的總線接口的時(shí)鐘信號(hào)供給，實(shí)現(xiàn)低功耗，防止浪費(fèi)電力。
(12)本實(shí)施例的半導(dǎo)體電路，其特征在于該總線接口模塊包括公共總線接口模塊，其在對(duì)不同的半導(dǎo)體存儲(chǔ)介質(zhì)進(jìn)行存取時(shí)共用，進(jìn)行存取控制所需的操作；以及專用總線接口模塊，其在只對(duì)指定的半導(dǎo)體存儲(chǔ)介質(zhì)進(jìn)行存取時(shí)，進(jìn)行存取控制所需的操作，該控制信號(hào)生成電路根據(jù)存取介質(zhì)信息，檢測(cè)出非存取執(zhí)行對(duì)象的半導(dǎo)體存儲(chǔ)介質(zhì)，將對(duì)非存取執(zhí)行對(duì)象的半導(dǎo)體存儲(chǔ)介質(zhì)的專用總線接口模塊的專用總線接口時(shí)鐘信號(hào)供給信號(hào)設(shè)為禁止?fàn)顟B(tài)，該存取介質(zhì)信息是總線接口模塊表示某個(gè)半導(dǎo)體存儲(chǔ)介質(zhì)是否為存取執(zhí)行對(duì)象的信息，該控制電路包括在專用總線接口時(shí)鐘信號(hào)供給信號(hào)為禁止?fàn)顟B(tài)時(shí)，控制使時(shí)鐘信號(hào)發(fā)生器產(chǎn)生的時(shí)鐘信號(hào)不能對(duì)非存取執(zhí)行對(duì)象的半導(dǎo)體存儲(chǔ)介質(zhì)的專用總線接口模塊供給的電路。
根據(jù)本實(shí)施例，即使總線接口處于存取執(zhí)行中，也能使對(duì)非存取執(zhí)行對(duì)象的半導(dǎo)體存儲(chǔ)介質(zhì)的專用總線接口模塊的時(shí)鐘信號(hào)的供給停止，由此能進(jìn)一步削減功耗。
(13)本實(shí)施例的半導(dǎo)體電路，其特征在于該控制信號(hào)生成電路在從總線接口模塊傳來(lái)的有效信號(hào)終止后，將專用總線接口時(shí)鐘信號(hào)供給信號(hào)設(shè)為禁止?fàn)顟B(tài)。
所謂的總線接口模塊輸出的有效信號(hào)終止后，是指總線接口模塊輸出的有效信號(hào)諸如從H電平變?yōu)長(zhǎng)電平的情況等。
所謂的在總線接口模塊輸出的有效信號(hào)終止后使供給到總線接口模塊的時(shí)鐘信號(hào)停止，可以是指諸如檢測(cè)出總線接口模塊輸出了有效信號(hào)后，使供給到總線接口模塊的時(shí)鐘信號(hào)停止，還可以是指總線接口模塊從BUSY狀態(tài)變?yōu)榉荁USY狀態(tài)后(BUSY信號(hào)從H電平變?yōu)長(zhǎng)電平后)或變化后至少經(jīng)過(guò)1個(gè)以上(大于等于1個(gè))時(shí)鐘信號(hào)后(此期間總線接口模塊輸出有效信號(hào))，使供給到總線接口模塊的時(shí)鐘信號(hào)的停止的情況。
這樣一來(lái)，對(duì)總線接口模塊的時(shí)鐘信號(hào)的供給能持續(xù)到總線接口降低有效信號(hào)。
(14)本實(shí)施例的特征還在于包括上述任一所述的半導(dǎo)體裝置或包括上述任一所述的半導(dǎo)體電路的半導(dǎo)體裝置；接受輸入信息的裝置；以及用于輸出根據(jù)輸入信息由該信息處理裝置處理的結(jié)果的裝置。
(15)本實(shí)施例的時(shí)鐘信號(hào)供給控制方法，其對(duì)半導(dǎo)體裝置的總線接口模塊的時(shí)鐘信號(hào)供給的有無(wú)進(jìn)行控制，其特征在于包括根據(jù)表示對(duì)半導(dǎo)體存儲(chǔ)介質(zhì)的存取狀態(tài)的存取狀態(tài)信息，生成用于對(duì)預(yù)設(shè)的總線接口模塊指示時(shí)鐘信號(hào)供給有無(wú)的總線接口時(shí)鐘信號(hào)供給控制信號(hào)的步驟；以及根據(jù)該總線接口時(shí)鐘信號(hào)供給控制信號(hào)，控制時(shí)鐘信號(hào)發(fā)生器產(chǎn)生的時(shí)鐘信號(hào)對(duì)預(yù)設(shè)的總線接口模塊供給的有無(wú)的步驟，并進(jìn)行如下控制在存取狀態(tài)信息表示為非存取執(zhí)行中時(shí)，將總線接口時(shí)鐘信號(hào)供給控制信號(hào)設(shè)為禁止?fàn)顟B(tài)，
在總線接口時(shí)鐘信號(hào)供給信號(hào)為禁止?fàn)顟B(tài)時(shí)，控制使時(shí)鐘信號(hào)發(fā)生器產(chǎn)生的時(shí)鐘信號(hào)不能對(duì)總線接口模塊供給。
(16)本實(shí)施例的時(shí)鐘信號(hào)供給控制方法，其特征在于該總線接口模塊包括公共總線接口模塊，其在對(duì)不同的半導(dǎo)體存儲(chǔ)介質(zhì)進(jìn)行存取時(shí)共用，進(jìn)行存取控制所需的操作；以及專用總線接口模塊，其在只對(duì)指定的半導(dǎo)體存儲(chǔ)介質(zhì)進(jìn)行存取時(shí)，進(jìn)行存取控制所需的操作，并進(jìn)行如下控制根據(jù)總線接口模塊表示的某個(gè)半導(dǎo)體存儲(chǔ)介質(zhì)是否為存取執(zhí)行對(duì)象的存取介質(zhì)信息，檢測(cè)出非存取執(zhí)行對(duì)象的半導(dǎo)體存儲(chǔ)介質(zhì)，將對(duì)非存取執(zhí)行對(duì)象的半導(dǎo)體存儲(chǔ)介質(zhì)的專用總線接口模塊的專用總線接口時(shí)鐘信號(hào)供給信號(hào)設(shè)為禁止?fàn)顟B(tài)，在專用總線接口時(shí)鐘信號(hào)供給信號(hào)為禁止?fàn)顟B(tài)時(shí)，使時(shí)鐘信號(hào)發(fā)生器產(chǎn)生的時(shí)鐘信號(hào)不能對(duì)非存取執(zhí)行對(duì)象的半導(dǎo)體存儲(chǔ)介質(zhì)的專用總線接口模塊供給。
(17)本實(shí)施例的時(shí)鐘信號(hào)供給控制方法，其特征在于在總線接口模塊傳來(lái)的有效信號(hào)終止后，將專用總線接口時(shí)鐘信號(hào)供給信號(hào)設(shè)為禁止?fàn)顟B(tài)。
以下，結(jié)合附圖詳細(xì)說(shuō)明本發(fā)明的優(yōu)選實(shí)施例。
2.半導(dǎo)體電路、半導(dǎo)體裝置圖1是用于說(shuō)明本實(shí)施例的半導(dǎo)體裝置、半導(dǎo)體電路的一個(gè)例子的示意圖。
本實(shí)施例的半導(dǎo)體裝置10可以對(duì)外部或內(nèi)部的半導(dǎo)體存儲(chǔ)介質(zhì)90[如SRAM(Static Random Access Memory)92、SDRAM(StaticRandom Access Memory)94、ROM(Read Only Memory)96等]進(jìn)行存取。
本實(shí)施例的半導(dǎo)體裝置10包括作為總線主控器20發(fā)揮作用的預(yù)設(shè)的總線主控模塊20[如CPU(廣義上是指處理電路)22、高速SRAM 24、MMU(Memory Management Unit)26、超高速緩沖存儲(chǔ)器28、DMAC(Direct Access Memory Controller)30中的至少一個(gè)]。
此外，本實(shí)施例的半導(dǎo)體裝置10包括根據(jù)預(yù)設(shè)的總線主控模塊20對(duì)半導(dǎo)體存儲(chǔ)介質(zhì)的存取請(qǐng)求，對(duì)半導(dǎo)體存儲(chǔ)介質(zhì)進(jìn)行存取控制的總線接口40。
還有，本實(shí)施例的半導(dǎo)體裝置10包括時(shí)鐘信號(hào)供給控制電路70。時(shí)鐘信號(hào)供給控制電路70，在表示對(duì)半導(dǎo)體存儲(chǔ)介質(zhì)90的存取狀態(tài)的存取狀態(tài)信息(如BUSY信息50、請(qǐng)求信號(hào)34、有效信號(hào)54中的至少一個(gè))表示為存取執(zhí)行中時(shí)，可以進(jìn)行處理使供給到總線主控模塊20的時(shí)鐘信號(hào)32停止。
此外，時(shí)鐘信號(hào)供給控制電路70，在存取狀態(tài)信息(如BUSY信息50、請(qǐng)求信號(hào)34、有效信號(hào)54中的至少一個(gè))表示為非存取執(zhí)行中時(shí)，可以進(jìn)行處理使供給到總線接口模塊40的時(shí)鐘信號(hào)76、78、80、82停止。
此外，時(shí)鐘信號(hào)供給控制電路70作為本實(shí)施例的半導(dǎo)體電路發(fā)揮作用，具有對(duì)作為總線主控器發(fā)揮作用的預(yù)設(shè)的總線主控模塊20(如CPU 22、高速SRAM 24、MMU 26、超高速緩沖存儲(chǔ)器28、DMA 30中的至少一個(gè))進(jìn)行時(shí)鐘信號(hào)供給、停止的控制。
本實(shí)施例的半導(dǎo)體電路70包括控制信號(hào)生成電路72?？刂菩盘?hào)生成電路72根據(jù)表示對(duì)半導(dǎo)體存儲(chǔ)介質(zhì)90(如SRAM 92、SDRAM 94、ROM 96等)的存取狀態(tài)的存取狀態(tài)信息，生成用于對(duì)預(yù)設(shè)的總線主控模塊指示時(shí)鐘信號(hào)供給或停止的時(shí)鐘信號(hào)供給控制信號(hào)。
本實(shí)施例的半導(dǎo)體電路70包括控制電路74。控制電路74根據(jù)時(shí)鐘信號(hào)供給控制信號(hào)，控制時(shí)鐘信號(hào)發(fā)生器60產(chǎn)生的時(shí)鐘信號(hào)對(duì)預(yù)設(shè)的總線主控模塊20的供給或停止。
這里，該控制信號(hào)生成電路72，在存取狀態(tài)信息表示存取執(zhí)行中時(shí)，使總線主控時(shí)鐘信號(hào)供給控制信號(hào)為禁止?fàn)顟B(tài)，該控制電路74可以包括這樣的電路，在總線主控時(shí)鐘信號(hào)供給信號(hào)為禁止?fàn)顟B(tài)時(shí)，控制使時(shí)鐘信號(hào)發(fā)生器產(chǎn)生的時(shí)鐘信號(hào)不對(duì)預(yù)設(shè)的總線主控模塊供給的電路。
還有，該控制信號(hào)生成電路72，在存取狀態(tài)信息表示為非存取執(zhí)行中時(shí)，使總線主控時(shí)鐘信號(hào)供給控制信號(hào)為允許狀態(tài)，該控制電路74可以包括這樣的電路，在總線主控時(shí)鐘信號(hào)供給信號(hào)為允許狀態(tài)時(shí)，控制使時(shí)鐘信號(hào)發(fā)生器產(chǎn)生的時(shí)鐘信號(hào)對(duì)預(yù)設(shè)的總線主控模塊供給的電路。
總線接口40可以包括公共總線接口模塊42和專用總線接口模塊44、46，該公共總線接口模塊42對(duì)不同的半導(dǎo)體存儲(chǔ)介質(zhì)進(jìn)行存取時(shí)共用、進(jìn)行存取控制所需的操作；該專用總線接口模塊44、46只在對(duì)指定的半導(dǎo)體存儲(chǔ)介質(zhì)進(jìn)行存取時(shí)進(jìn)行存取控制所需的操作，……。
此時(shí)，時(shí)鐘信號(hào)供給控制電路70可以進(jìn)行如下控制根據(jù)存取介質(zhì)信息52，檢測(cè)出非存取執(zhí)行對(duì)象的半導(dǎo)體存儲(chǔ)介質(zhì)，使對(duì)非存取執(zhí)行對(duì)象的半導(dǎo)體存儲(chǔ)介質(zhì)的專用總線接口模塊的時(shí)鐘信號(hào)供給停止，使時(shí)鐘信號(hào)能供給到公共總線接口模塊42和作為存取執(zhí)行對(duì)象的半導(dǎo)體存儲(chǔ)介質(zhì)的專用總線接口模塊，該存取介質(zhì)信息52是由總線接口模塊表示的某個(gè)半導(dǎo)體存儲(chǔ)介質(zhì)是否為存取執(zhí)行對(duì)象的信息。
例如控制信號(hào)生成電路72可以完成如下控制根據(jù)存取介質(zhì)信息52，檢測(cè)出非存取執(zhí)行對(duì)象的半導(dǎo)體存儲(chǔ)介質(zhì)，使非存取執(zhí)行對(duì)象的半導(dǎo)體存儲(chǔ)介質(zhì)的專用總線接口時(shí)鐘信號(hào)供給信號(hào)為禁止?fàn)顟B(tài)，該控制電路74在專用總線接口時(shí)鐘信號(hào)供給信號(hào)為禁止?fàn)顟B(tài)時(shí)，使時(shí)鐘信號(hào)發(fā)生器產(chǎn)生的時(shí)鐘信號(hào)不能對(duì)非存取執(zhí)行中的半導(dǎo)體存儲(chǔ)介質(zhì)的專用總線接口模塊供給，該存取介質(zhì)信息52是總線接口模塊表示的某個(gè)半導(dǎo)體存儲(chǔ)介質(zhì)是否為存取執(zhí)行對(duì)象的信息。
圖2是本實(shí)施例的控制信號(hào)生成電路72的構(gòu)成一例的示意圖。圖3是圖2的各信號(hào)的時(shí)序圖。
34是總線主控器90(如CPU 22、超高速緩沖存儲(chǔ)器24、MMU26、DMAC 30)對(duì)總線接口輸出的半導(dǎo)體存儲(chǔ)介質(zhì)存取(讀/寫)的請(qǐng)求信號(hào)。
50是BUSY信息，這里，使用作為表示總線接口的BUSY狀態(tài)/空閑狀態(tài)的信息的1位的信息。
52是存取介質(zhì)信息，是用于特定處于存取執(zhí)行狀態(tài)的半導(dǎo)體存儲(chǔ)介質(zhì)的信息，這里，使用2位的信息。例如“00”表示第1半導(dǎo)體存儲(chǔ)介質(zhì)(如SRAM)，“01”表示第2半導(dǎo)體存儲(chǔ)介質(zhì)(如SDRAM)…等，能夠?qū)?yīng)標(biāo)識(shí)。
54是有效信號(hào)，是總線接口存取的數(shù)據(jù)在總線上傳輸時(shí)建立的信號(hào)。
公共總線接口時(shí)鐘信號(hào)供給控制信號(hào)110是用于對(duì)公共總線接口指示時(shí)鐘信號(hào)供給或停止的信號(hào)。
第1半導(dǎo)體存儲(chǔ)介質(zhì)專用總線接口時(shí)鐘信號(hào)供給控制信號(hào)120是用于對(duì)第1半導(dǎo)體存儲(chǔ)介質(zhì)專用總線接口指示時(shí)鐘信號(hào)供給或停止的信號(hào)。
第2半導(dǎo)體存儲(chǔ)介質(zhì)專用總線接口時(shí)鐘信號(hào)供給控制信號(hào)130是用于對(duì)第2半導(dǎo)體存儲(chǔ)介質(zhì)專用總線接口指示時(shí)鐘信號(hào)供給或停止的信號(hào)。
總線主控時(shí)鐘信號(hào)供給控制信號(hào)140是用于對(duì)作為總線主控器發(fā)揮作用的CPU、MMU、超高速緩沖存儲(chǔ)器等指示時(shí)鐘信號(hào)的供給或停止的信號(hào)。
控制信號(hào)生成電路72包括第1“或”電路180。第1“或”電路180以對(duì)請(qǐng)求信號(hào)43和第2“或”電路188的輸出信號(hào)189進(jìn)行OR(“或”)運(yùn)算為條件，輸出公共總線接口時(shí)鐘信號(hào)供給控制信號(hào)。
控制信號(hào)生成電路72包括第2“或”電路188。第2“或”電路188以對(duì)有效信號(hào)54和BUSY信息(信號(hào))進(jìn)行“或”運(yùn)算為條件，生成輸出信號(hào)190。
控制信號(hào)生成電路72包括第3“或”電路182。第3“或”電路182以對(duì)請(qǐng)求信號(hào)43和第1“與”電路190的輸出信號(hào)191進(jìn)行“或”運(yùn)算為條件，生成第1半導(dǎo)體存儲(chǔ)介質(zhì)時(shí)鐘信號(hào)供給控制信號(hào)120。
控制信號(hào)生成電路72包括第4“或”電路184。第4“或”電路184以對(duì)請(qǐng)求信號(hào)43和第2“與”電路192的輸出信號(hào)193進(jìn)行“或”運(yùn)算為條件，生成第2半導(dǎo)體存儲(chǔ)介質(zhì)時(shí)鐘信號(hào)供給控制信號(hào)130。
控制信號(hào)生成電路72包括第1“與”電路190。第1“與”電路190，在對(duì)第2“或”電路188的輸出信號(hào)189和第1比較電路194的輸出信號(hào)185進(jìn)行AND(“與”)運(yùn)算的條件下，生成輸出信號(hào)191。
控制信號(hào)生成電路72包括第2“與”電路192。第2“與”電路192，在對(duì)第2“或”電路188的輸出信號(hào)189和第2比較電路196的輸出信號(hào)187進(jìn)行“與”運(yùn)算的條件下，生成輸出信號(hào)193。
控制信號(hào)生成電路72包括變換電路186。變換電路186以對(duì)BUSY信息(信號(hào))進(jìn)行NOT(“非”)運(yùn)算為條件，生成總線主控時(shí)鐘信號(hào)供給控制信號(hào)140。
根據(jù)本實(shí)施例，在總線主控器的請(qǐng)求進(jìn)行中(參照?qǐng)D3的310)或總線接口為BUSY狀態(tài)(參照?qǐng)D3的320)或總線接口為有效信號(hào)輸出進(jìn)行中(參照?qǐng)D3的330)，公共總線接口供給控制信號(hào)為允許狀態(tài)(H電平)(參照?qǐng)D3的340)，由此能對(duì)公共總線接口供給時(shí)鐘信號(hào)(參照?qǐng)D3的350)。
而且，當(dāng)不是總線主控器的請(qǐng)求進(jìn)行中或總線接口為BUSY狀態(tài)或總線主接口為有效信號(hào)輸出進(jìn)行中的任一種情況時(shí)，使公共總線接口供給控制信號(hào)為禁止?fàn)顟B(tài)(L電平)，可以使對(duì)公共總線接口的時(shí)鐘信號(hào)的供給停止。
此外，在總線主控器的請(qǐng)求進(jìn)行中(參照?qǐng)D3的310)、總線接口為BUSY狀態(tài)(參照?qǐng)D3的320)及總線接口為有效信號(hào)輸出進(jìn)行中(參照?qǐng)D3的330)時(shí)，成為存取執(zhí)行對(duì)象的半導(dǎo)體存儲(chǔ)介質(zhì)的專用總線接口供給控制信號(hào)為ON(例如H)(參照?qǐng)D3的360)，由此能對(duì)成為存取執(zhí)行對(duì)象的半導(dǎo)體存儲(chǔ)介質(zhì)的專用總線接口供給時(shí)鐘信號(hào)(參照?qǐng)D3的360)。
還有，通過(guò)使非存取執(zhí)行對(duì)象的半導(dǎo)體存儲(chǔ)介質(zhì)的專用總線接口供給控制信號(hào)為禁止?fàn)顟B(tài)(L電平)，由此可以使對(duì)是存取執(zhí)行對(duì)象的半導(dǎo)體存儲(chǔ)介質(zhì)的專用總線接口的時(shí)鐘信號(hào)的供給停止。
還有，根據(jù)本實(shí)施例，總線接口為不是BUSY狀態(tài)期間(參照?qǐng)D3的380、382)，總線主控器供給控制信號(hào)為禁止?fàn)顟B(tài)(H電平)(參照?qǐng)D3的390、392)，由此能對(duì)總線主控器供給時(shí)鐘信號(hào)(參照?qǐng)D3的400、402)。
還有，總線接口為BUSY狀態(tài)期間，總線主控供給控制信號(hào)為禁止?fàn)顟B(tài)(L電平)，可以使對(duì)總線主控器的時(shí)鐘信號(hào)的供給停止。
另外，例如總線主控器傳來(lái)的請(qǐng)求信號(hào)為H電平時(shí)，可以暫且使屬于總線接口模塊的所有模塊的總線接口時(shí)鐘信號(hào)供給控制信號(hào)為允許狀態(tài)(H電平)。這樣，存取執(zhí)行對(duì)象以外的半導(dǎo)體存取介質(zhì)的專用總線接口時(shí)鐘信號(hào)供給信號(hào)都為允許狀態(tài)(H電平)(參照?qǐng)D3的410)，具有對(duì)請(qǐng)求能快速反應(yīng)的效果。
圖4是用于說(shuō)明本實(shí)施例的控制電路74的構(gòu)成的一例的示意圖，圖5是圖4的各信號(hào)的時(shí)序圖。
控制電路74包括總線主控器控制電路210?？偩€主控器控制電路210根據(jù)總線主控時(shí)鐘信號(hào)供給控制信號(hào)140及時(shí)鐘信號(hào)發(fā)生器產(chǎn)生的時(shí)鐘信號(hào)62，對(duì)CPU等的總線主控模塊20控制時(shí)鐘信號(hào)32的供給或停止?？偩€主控器控制電路210可以包括諸如鎖存電路212和“與”電路216。這里，鎖存電路212可以根據(jù)總線主控時(shí)鐘信號(hào)供給控制信號(hào)140及時(shí)鐘信號(hào)發(fā)生器產(chǎn)生的時(shí)鐘信號(hào)62，生成屏蔽信號(hào)214，“與”電路216可以以對(duì)屏蔽信號(hào)214和時(shí)鐘信號(hào)62進(jìn)行“與”運(yùn)算為條件，生成向總線主控模塊20供給的時(shí)鐘信號(hào)32(參照?qǐng)D5)。
控制電路74包括公共總線接口控制電路220。公共總線接口控制電路220根據(jù)公共總線接口時(shí)鐘信號(hào)供給控制信號(hào)110及時(shí)鐘信號(hào)發(fā)生器產(chǎn)生的時(shí)鐘信號(hào)62，對(duì)公共總線接口模塊42控制時(shí)鐘信號(hào)82的供給或停止。公共總線接口控制電路220可以包括諸如鎖存電路222和“與”電路226。這里，鎖存電路222可以根據(jù)公共總線接口時(shí)鐘信號(hào)供給控制信號(hào)110及時(shí)鐘信號(hào)發(fā)生器產(chǎn)生的時(shí)鐘信號(hào)62，生成屏蔽信號(hào)224，“與”電路226以對(duì)屏蔽信號(hào)224和時(shí)鐘信號(hào)62進(jìn)行“與”運(yùn)算為條件，生成對(duì)公共總線接口模塊42供給的時(shí)鐘信號(hào)82。
控制電路74包括第1半導(dǎo)體存儲(chǔ)介質(zhì)專用總線接口控制電路230。第1半導(dǎo)體存儲(chǔ)介質(zhì)專用總線接口控制電路230根據(jù)第1半導(dǎo)體存儲(chǔ)介質(zhì)專用總線接口時(shí)鐘信號(hào)供給控制信號(hào)120及時(shí)鐘信號(hào)發(fā)生器產(chǎn)生的時(shí)鐘信號(hào)62，對(duì)第1半導(dǎo)體存儲(chǔ)介質(zhì)專用總線接口模塊44控制時(shí)鐘信號(hào)78的供給或停止。第1半導(dǎo)體存儲(chǔ)介質(zhì)專用總線接口控制電路230可以包括諸如鎖存電路232和“與”電路236。這里，鎖存電路232根據(jù)第1半導(dǎo)體存儲(chǔ)介質(zhì)專用總線接口時(shí)鐘信號(hào)供給控制信號(hào)120及時(shí)鐘信號(hào)發(fā)生器產(chǎn)生的時(shí)鐘信號(hào)62，生成屏蔽信號(hào)234，“與”電路236以對(duì)屏蔽信號(hào)234和時(shí)鐘信號(hào)62進(jìn)行“與”運(yùn)算為條件，可以生成對(duì)第1半導(dǎo)體存儲(chǔ)介質(zhì)專用總線接口模塊44供給的時(shí)鐘信號(hào)78。
控制電路74包括第n半導(dǎo)體存儲(chǔ)介質(zhì)專用總線接口控制電路240。第n半導(dǎo)體存儲(chǔ)介質(zhì)專用總線接口控制電路240根據(jù)第n半導(dǎo)體存儲(chǔ)介質(zhì)專用總線接口時(shí)鐘信號(hào)供給控制信號(hào)130及時(shí)鐘信號(hào)發(fā)生器產(chǎn)生的時(shí)鐘信號(hào)62，對(duì)第n半導(dǎo)體存儲(chǔ)介質(zhì)專用總線接口模塊48控制時(shí)鐘信號(hào)76的供給或停止。第n半導(dǎo)體存儲(chǔ)介質(zhì)專用總線接口控制電路240可以包括諸如鎖存電路242和“與”電路246。這里，鎖存電路242可以根據(jù)第n半導(dǎo)體存儲(chǔ)介質(zhì)專用總線接口時(shí)鐘信號(hào)供給控制信號(hào)130及時(shí)鐘信號(hào)發(fā)生器產(chǎn)生的時(shí)鐘信號(hào)62，生成屏蔽信號(hào)244，“與”電路246以對(duì)屏蔽信號(hào)244和時(shí)鐘信號(hào)62進(jìn)行“與”運(yùn)算為條件，生成對(duì)第n半導(dǎo)體存儲(chǔ)介質(zhì)專用總線接口模塊48供給的時(shí)鐘信號(hào)76。
圖6是用于說(shuō)明時(shí)鐘信號(hào)被供給到預(yù)設(shè)的總線主控模塊的期間和時(shí)鐘信號(hào)被供給到總線接口模塊的期間的示意圖。
如圖6所示，請(qǐng)求信號(hào)34從H電平變?yōu)長(zhǎng)電平后，使總線主控時(shí)鐘信號(hào)供給控制信號(hào)140為L(zhǎng)電平(禁止?fàn)顟B(tài))，由此在總線主控模塊輸出的請(qǐng)求終止后，能使對(duì)總線主控模塊供給的時(shí)鐘信號(hào)停止。
這里，所謂的總線主控器的請(qǐng)求終止后，是指總線主控模塊輸出的請(qǐng)求信號(hào)降低請(qǐng)求的情況(如請(qǐng)求信號(hào)34從H電平變?yōu)長(zhǎng)電平的情況)等。
此外，為了在總線主控模塊的請(qǐng)求終止后使供給到總線主控模塊的時(shí)鐘信號(hào)停止，可以在諸如檢測(cè)出總線主控模塊的請(qǐng)求的終止后(如檢測(cè)出請(qǐng)求信號(hào)34從H電平變?yōu)長(zhǎng)電平后)使對(duì)總線主控模塊的時(shí)鐘信號(hào)的供給停止。
還有，可以在總線接口模塊從非BUSY狀態(tài)變?yōu)锽USY狀態(tài)后(BUSY信號(hào)從L電平變?yōu)镠電平后)或變化后至少經(jīng)過(guò)1個(gè)時(shí)鐘信號(hào)后(此期間總線主控模塊的請(qǐng)求終止)，使對(duì)總線主控模塊供給的時(shí)鐘信號(hào)32停止。
由此，對(duì)總線主控器供給時(shí)鐘信號(hào)(參照310)能持續(xù)到總線主控器降低有效信號(hào)(參照312)。
還有，在BUSY信號(hào)為非BUSY狀態(tài)(空閑狀態(tài))時(shí)或有效信號(hào)54產(chǎn)生(從L電平變?yōu)镠電平)計(jì)時(shí)時(shí)，使總線主控時(shí)鐘信號(hào)供給控制信號(hào)140為H電平，由此能使時(shí)鐘信號(hào)供給到等待狀態(tài)終止的總線主控器(參照320)。
還有，如該圖所示，總線接口模塊輸出的有效信號(hào)54終止后(有效信號(hào)從H電平變?yōu)長(zhǎng)電平后)(參照330)，使總線接口時(shí)鐘信號(hào)供給控制信號(hào)140為L(zhǎng)電平(禁止?fàn)顟B(tài))(參照332)，由此能使對(duì)總線接口模塊的時(shí)鐘信號(hào)82的供給停止(參照334)。
另外，這里，所謂的總線接口模塊可以是公共總線接口模塊，也可以是專用總線接口模塊。而且，所謂的總線接口時(shí)鐘信號(hào)供給控制信號(hào)可以是公共總線接口時(shí)鐘信號(hào)供給控制信號(hào)，可以是專用總線接口時(shí)鐘信號(hào)供給控制信號(hào)。
所謂的在總線接口模塊輸出有效信號(hào)54后使供給到總線接口模塊的時(shí)鐘信號(hào)停止，可以是指諸如檢測(cè)出總線接口模塊輸出有效信號(hào)54后，使供給到總線接口模塊的時(shí)鐘信號(hào)停止，還可以是指總線接口模塊從BUSY狀態(tài)變?yōu)榉荁USY狀態(tài)后(BUSY信號(hào)從H電平變?yōu)長(zhǎng)電平后)或變化后至少經(jīng)過(guò)1個(gè)以上(大于等于1個(gè))時(shí)鐘信號(hào)后(此期間總線接口模塊輸出有效信號(hào))，供給到對(duì)總線接口的時(shí)鐘信號(hào)停止的情況。
由此，對(duì)總線接口模塊供給時(shí)鐘信號(hào)(參照334)能持續(xù)到總線接口降低有效信號(hào)54(參照330)。
還有，在請(qǐng)求信號(hào)34(從L電平變?yōu)镠電平)的計(jì)時(shí)(參照314)，使總線接口時(shí)鐘信號(hào)供給控制信號(hào)140為H電平(參照350)，由此能使對(duì)總線接口供給時(shí)鐘信號(hào)(參照352)，所以能對(duì)應(yīng)總線主控器傳來(lái)的請(qǐng)求迅速反應(yīng)。
3.微型計(jì)算機(jī)圖7是包括本實(shí)施例的半導(dǎo)體裝置或半導(dǎo)體電路的微型計(jì)算機(jī)的硬件模塊圖的一例的示意圖。
本微型計(jì)算機(jī)700包括CPU 510、超高速緩沖存儲(chǔ)器520、存儲(chǔ)器管理單元(MMU)730、LCD控制器530、復(fù)位電路540、程控計(jì)時(shí)器550、實(shí)時(shí)時(shí)鐘信號(hào)(RTC)560、DMA控制器F570、中斷控制器580、通信控制電路590、總線控制器600、A/D轉(zhuǎn)換器610、D/A轉(zhuǎn)換器620、輸入端口630、輸出端口640、I/O端口650、時(shí)鐘信號(hào)發(fā)生裝置660、預(yù)引比例器670、時(shí)鐘信號(hào)供給控制電路740以及連接它們的總線680等、各種插針690等。
這里，時(shí)鐘信號(hào)供給控制電路740具有如圖1-圖6所說(shuō)明的構(gòu)成。
4.電子設(shè)備圖8是本實(shí)施例的電子設(shè)備模塊圖的一例示意圖。本電子設(shè)備800包括微型計(jì)算機(jī)(或ASIC)810、輸入部分820、存儲(chǔ)器830，電源生成部分840、LCD 850和聲音輸出部分860。
這里，輸入部分820用于輸入各種數(shù)據(jù)。微型計(jì)算機(jī)810根據(jù)由該輸入部分820輸入的數(shù)據(jù)進(jìn)行各種處理。存儲(chǔ)器830是微型計(jì)算機(jī)810等的工作區(qū)域。電源生成部分840用于生成電子設(shè)備800中使用的各種電源。LCD 850用于輸出電子設(shè)備顯示的各種圖像(文字、圖符、圖形等)。聲音輸出部分860用于輸出電子設(shè)備800輸出的各種聲音(聲音、游戲聲音等)，其功能由揚(yáng)聲器等硬件實(shí)現(xiàn)。
這里，微型計(jì)算機(jī)(或ASIC)810具有如圖7所說(shuō)明的構(gòu)成。
圖9(A)是作為電子設(shè)備之一的移動(dòng)電話950外觀圖的一例示意圖。該移動(dòng)電話950具備作為輸入部分發(fā)揮作用的撥號(hào)鍵按鈕952，顯示電話號(hào)碼、名字或圖符等的LCD 954，以及作為聲音輸出部分發(fā)揮作用輸出聲音的揚(yáng)聲器956。
圖9(B)是作為電子設(shè)備之一的便攜式游戲裝置960外觀圖的一例示意圖。該便攜式游戲裝置960具備作為輸入部分發(fā)揮作用的操作按鈕962、十字鍵964、顯示游戲圖像的LCD 966、以及作為聲音輸出部分發(fā)揮作用的輸出游戲聲音的揚(yáng)聲器968。
圖9(C)是作為電子設(shè)備之一的個(gè)人計(jì)算機(jī)970外觀圖的一例示意圖。該個(gè)人計(jì)算機(jī)970具備作為輸入部分發(fā)揮作用的鍵盤972，顯示文字、數(shù)字、圖像等的LCD 974，以及聲音輸出部分976。
此外，作為能利用本實(shí)施例的電子設(shè)備，除了圖9(A)、圖9(B)、圖9(C)所示之外，可以考慮便攜式信息終端設(shè)備、傳呼機(jī)、筆記本電腦、具備觸摸板的裝置、投影機(jī)、文字處理機(jī)、取景器型或監(jiān)控直視型的帶式錄像機(jī)、汽車駕駛導(dǎo)向裝置等使用LCD的各種電子設(shè)備。
此外，本發(fā)明并不限定于本實(shí)施例，在本發(fā)明的總的發(fā)明構(gòu)思范圍內(nèi)可以實(shí)施各種變形。
在本實(shí)施例中，以時(shí)鐘信號(hào)供給控制電路對(duì)總線主控器的時(shí)鐘信號(hào)供給的有無(wú)進(jìn)行控制及對(duì)總線接口的時(shí)鐘信號(hào)供給的有無(wú)進(jìn)行控制為例進(jìn)行了說(shuō)明，例如也可以只進(jìn)行其中一個(gè)控制。
附圖標(biāo)記說(shuō)明10半導(dǎo)體裝置20總線主控器22CPU24高速SRAM 26MMU 28超高速緩沖存儲(chǔ)器
30DMAC 32供給到總線主控器的時(shí)鐘信號(hào)34請(qǐng)求信號(hào) 40總線接 42公共總線接口44第1半導(dǎo)體存儲(chǔ)介質(zhì)專用總線接口46第2半導(dǎo)體存儲(chǔ)介質(zhì)專用總線接口48第n半導(dǎo)體存儲(chǔ)介質(zhì)專用總線接口50BUSY信息 52存取介質(zhì)信息54有效信號(hào)60時(shí)鐘信號(hào)發(fā)生器 70時(shí)鐘信號(hào)供給控制電路72控制信號(hào)生成電路 74控制電路76對(duì)第n半導(dǎo)體存儲(chǔ)介質(zhì)專用總線接口供給的時(shí)鐘信號(hào)78對(duì)第2半導(dǎo)體存儲(chǔ)介質(zhì)專用總線接口供給的時(shí)鐘信號(hào)80對(duì)第1半導(dǎo)體存儲(chǔ)介質(zhì)專用總線接口供給的時(shí)鐘信號(hào)82對(duì)公共總線接口供給的時(shí)鐘信號(hào)90半導(dǎo)體存儲(chǔ)介質(zhì)110公共總線接口時(shí)鐘信號(hào)供給控制信號(hào)120第1半導(dǎo)體存儲(chǔ)介質(zhì)專用總線接口時(shí)鐘信號(hào)供給控制信號(hào)130第2半導(dǎo)體存儲(chǔ)介質(zhì)專用總線接口時(shí)鐘信號(hào)供給控制信號(hào)140公共總線接口時(shí)鐘信號(hào)供給控制信號(hào)
510CPU 530LCD控制器 540復(fù)位電路550程控計(jì)時(shí)器560實(shí)時(shí)時(shí)鐘信號(hào)(RTC)570DMA控制器 580中斷控制器590通信控制電路 600總線控制器610A/D轉(zhuǎn)換器 620D/A轉(zhuǎn)換器 630輸入端口640輸出端650I/O端口660時(shí)鐘信號(hào)發(fā)生裝置(PLL) 670預(yù)引比例器680各種總線 690各種插針 700微型計(jì)算機(jī)710ROM 720RAM 730MMU740時(shí)鐘信號(hào)供給控制電路 800電子設(shè)備
權(quán)利要求
1.一種對(duì)半導(dǎo)體存儲(chǔ)介質(zhì)進(jìn)行存取的半導(dǎo)體裝置，其特征在于包括預(yù)設(shè)的總線主控模塊，其作為總線主控器發(fā)揮作用；總線接口模塊，其根據(jù)預(yù)設(shè)的總線主控模塊對(duì)半導(dǎo)體存儲(chǔ)介質(zhì)的存取請(qǐng)求，對(duì)半導(dǎo)體存儲(chǔ)介質(zhì)進(jìn)行存取控制；以及時(shí)鐘信號(hào)供給控制電路，其根據(jù)對(duì)半導(dǎo)體存儲(chǔ)介質(zhì)的存取狀態(tài)的存取狀態(tài)信息，對(duì)總線主控模塊進(jìn)行時(shí)鐘信號(hào)供給有無(wú)的控制，其中，所述時(shí)鐘信號(hào)供給控制電路，其包括根據(jù)存取狀態(tài)信息進(jìn)行至少一個(gè)控制的電路，所述控制包括當(dāng)判斷總線接口為BUSY狀態(tài)時(shí)，所述電路進(jìn)行使對(duì)總線主控模塊的時(shí)鐘信號(hào)供給停止的控制；以及當(dāng)判斷總線接口為非BUSY狀態(tài)時(shí)，所述電路進(jìn)行使時(shí)鐘信號(hào)對(duì)總線主控模塊供給的控制。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于所述時(shí)鐘信號(hào)供給控制電路，其在預(yù)設(shè)的總線主控模塊輸出的請(qǐng)求終止后，進(jìn)行使對(duì)預(yù)設(shè)的總線主控模塊的時(shí)鐘信號(hào)供給停止的處理。
3.一種半導(dǎo)體電路，其對(duì)作為總線主控器發(fā)揮作用的預(yù)設(shè)的總線主控模塊進(jìn)行時(shí)鐘信號(hào)供給有無(wú)的控制，其特征在于包括控制信號(hào)生成電路，其根據(jù)對(duì)半導(dǎo)體存儲(chǔ)介質(zhì)的存取狀態(tài)的存取狀態(tài)信息，生成用于對(duì)預(yù)設(shè)的總線主控模塊指示時(shí)鐘信號(hào)供給有無(wú)的總線主控時(shí)鐘信號(hào)供給控制信號(hào)；以及控制電路，其根據(jù)所述總線主控時(shí)鐘信號(hào)供給控制信號(hào)，控制時(shí)鐘信號(hào)發(fā)生器產(chǎn)生的時(shí)鐘信號(hào)對(duì)預(yù)設(shè)的總線主控模塊供給的有無(wú)，其中，所述控制信號(hào)生成電路，其在存取狀態(tài)信息表示為存取執(zhí)行中時(shí)，將總線主控時(shí)鐘信號(hào)供給控制信號(hào)設(shè)為禁止?fàn)顟B(tài)，所述控制電路，其包括在總線主控時(shí)鐘信號(hào)供給信號(hào)為禁止?fàn)顟B(tài)時(shí)，控制使時(shí)鐘信號(hào)發(fā)生器產(chǎn)生的時(shí)鐘信號(hào)不對(duì)預(yù)設(shè)的總線主控模塊供給的電路。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體電路，其特征在于所述控制信號(hào)生成電路，其在預(yù)設(shè)的總線主控模塊輸出的請(qǐng)求終止后，將總線主控時(shí)鐘信號(hào)供給信號(hào)設(shè)為禁止?fàn)顟B(tài)。
5.一種電子設(shè)備，其特征在于包括權(quán)利要求1或2所述的半導(dǎo)體裝置或包括權(quán)利要求3或4所述的半導(dǎo)體電路的半導(dǎo)體裝置；接受輸入信息的裝置；以及用于輸出根據(jù)輸入信息由所述信息處理裝置處理的結(jié)果的裝置。
6.一種時(shí)鐘信號(hào)供給控制方法，其對(duì)半導(dǎo)體裝置的總線主控模塊進(jìn)行時(shí)鐘信號(hào)供給有無(wú)的控制，其特征在于包括根據(jù)對(duì)半導(dǎo)體存儲(chǔ)介質(zhì)的存取狀態(tài)的存取狀態(tài)信息，生成用于對(duì)預(yù)設(shè)的總線主控模塊指示時(shí)鐘信號(hào)供給有無(wú)的總線主控時(shí)鐘信號(hào)供給控制信號(hào)的步驟；以及根據(jù)所述總線主控時(shí)鐘信號(hào)供給控制信號(hào)，控制時(shí)鐘信號(hào)發(fā)生器產(chǎn)生的時(shí)鐘信號(hào)對(duì)預(yù)設(shè)的總線主控模塊供給的有無(wú)的步驟，并進(jìn)行如下控制在存取狀態(tài)信息表示為存取執(zhí)行中時(shí)，將總線主控時(shí)鐘信號(hào)供給控制信號(hào)設(shè)為禁止?fàn)顟B(tài)，在總線主控時(shí)鐘信號(hào)供給信號(hào)為禁止?fàn)顟B(tài)時(shí)，控制使時(shí)鐘信號(hào)發(fā)生器產(chǎn)生的時(shí)鐘信號(hào)不能對(duì)預(yù)設(shè)的總線主控模塊供給。
7.根據(jù)權(quán)利要求6所述的時(shí)鐘信號(hào)供給控制方法，其特征在于在預(yù)設(shè)的總線主控模塊輸出的請(qǐng)求終止后，將總線主控時(shí)鐘信號(hào)供給信號(hào)設(shè)為禁止?fàn)顟B(tài)。
全文摘要
本發(fā)明提供了一種以削減對(duì)半導(dǎo)體存儲(chǔ)介質(zhì)進(jìn)行存取的半導(dǎo)體裝置的功耗為目的的半導(dǎo)體裝置。該半導(dǎo)體裝置(10)包括作為總線主控器發(fā)揮作用的預(yù)設(shè)的總線主控器(20)；根據(jù)總線主控器(20)的存取請(qǐng)求，對(duì)半導(dǎo)體存儲(chǔ)介質(zhì)(90)進(jìn)行存取控制的總線接口(40)；以及根據(jù)表示的對(duì)半導(dǎo)體存儲(chǔ)介質(zhì)(90)的存取狀態(tài)的存取狀態(tài)信息(34、50、52、54)控制對(duì)總線主控器(20)的時(shí)鐘信號(hào)供給有無(wú)的時(shí)鐘信號(hào)供給控制電路(70)。時(shí)鐘信號(hào)供給控制電路(70)，在總線接口為BUSY狀態(tài)時(shí)，進(jìn)行使對(duì)總線主控器的時(shí)鐘信號(hào)供給停止的控制，在總線接口為非BUSY狀態(tài)時(shí)，進(jìn)行使時(shí)鐘信號(hào)供給到總線主控器的控制。
文檔編號(hào)G11C7/10GK1532664SQ200410008679
公開(kāi)日2004年9月29日 申請(qǐng)日期2004年3月16日 優(yōu)先權(quán)日2003年3月20日
發(fā)明者工藤真 申請(qǐng)人:精工愛(ài)普生株式會(huì)社