專利名稱：用于預(yù)燒測(cè)試的存儲(chǔ)器裝置以及方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種存儲(chǔ)器裝置，且特別是有關(guān)于一種用于預(yù)燒測(cè)試的存儲(chǔ)器裝置以及一種于晶片階段，在動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)中檢測(cè)出瑕疵存儲(chǔ)器的方法。
背景技術(shù)：
一般而言，預(yù)燒測(cè)試系對(duì)一半導(dǎo)體存儲(chǔ)器進(jìn)行測(cè)試以防止可靠度問題。更精確地說，是在存儲(chǔ)器已經(jīng)組裝(assembled)或封裝(packaged)完成之后。被檢測(cè)出來的元件若是有瑕疵的話，無法以激光修復(fù)或重新組裝(re-assembled)。因此，大量生產(chǎn)會(huì)非常昂貴。預(yù)燒測(cè)試通常在高壓以及高溫之下進(jìn)行，半導(dǎo)體存儲(chǔ)元件在讀或?qū)懙臓顟B(tài)下操作，以檢測(cè)出可能有問題的瑕疵，例如存儲(chǔ)器元件的晶體管的柵極層、儲(chǔ)存節(jié)點(diǎn)、p/n接面、電容的絕緣層、相鄰字符線、相鄰位元線、字符線以及位元線的瑕疵。但是開啟的字符線系根據(jù)列位址依序決定，特別是對(duì)DRAM而言，且開啟的字符線還要根據(jù)更新周期的數(shù)目。舉例來說，一個(gè)特定的字符線以4M DRAM為例，在1024個(gè)周期中會(huì)選擇一次；以16M DRAM為例，在2048或4096個(gè)周期中會(huì)選擇一次；以64MDRAM為例，在4096或8192個(gè)周期中會(huì)選擇一次。此外，當(dāng)估計(jì)一個(gè)受電壓加壓的存儲(chǔ)器的效率時(shí)，字符線的工作周期以及互補(bǔ)的預(yù)燒測(cè)試數(shù)據(jù)(1與0)是不可忽視的。如果預(yù)燒測(cè)試時(shí)間無法增加的話，加壓的效率會(huì)很低，特別是對(duì)于新一代高密度的存儲(chǔ)器元件而言。對(duì)于一個(gè)行位址而言，取用儲(chǔ)存的數(shù)據(jù)或?qū)懭胄聰?shù)據(jù)也會(huì)遭受類似的困難。如果所有的字符線同時(shí)啟動(dòng)，且所有的存儲(chǔ)器同步更新，預(yù)燒測(cè)試時(shí)間以及費(fèi)用會(huì)大幅度降低，特別是對(duì)晶片階段而言。
考慮上述的問題，一些傳統(tǒng)的方式，包括電路以及方法，能在晶片階段或封裝階段增加預(yù)燒測(cè)試效率。以下作簡短的敘述。
在美國專利No.5265057中，所有的字符線同時(shí)啟動(dòng)，或分群啟動(dòng)，以對(duì)相鄰的字符線加壓。操作電壓不作用在元件上，使得加壓電壓可以輸入，或者將連接至增強(qiáng)電路的通過閘(pass gate)關(guān)閉，其中通過閘系連接于增強(qiáng)電路以及字符線驅(qū)動(dòng)器之間。這樣，加壓電壓可以由外部腳位輸入。預(yù)燒測(cè)試數(shù)據(jù)經(jīng)由位元線預(yù)充電元件輸入，并加壓在互補(bǔ)位元線之上。如此，預(yù)燒測(cè)試數(shù)據(jù)即寫入存儲(chǔ)器。
在美國專利No.5293340中，加壓電壓經(jīng)由一預(yù)定外部測(cè)試腳位提供。經(jīng)由一PMOS同時(shí)對(duì)字符線加壓。兩個(gè)額外的NMOS晶體管分別連接到位元線對(duì)(bit line pair)，并輸入預(yù)燒數(shù)據(jù)。
在美國專利No.5381373中，當(dāng)元件在預(yù)燒測(cè)試中，增強(qiáng)電路不啟動(dòng)并且字符線電壓源與元件操作電壓源短路。預(yù)燒測(cè)試數(shù)據(jù)亦從位元線預(yù)充電元件輸入，除此之外，位元線預(yù)充電產(chǎn)生器與電容板電壓產(chǎn)生器分開。
在美國專利No.5590079以及No.5790465中，兩個(gè)NMOS元件經(jīng)過連接將一字符線驅(qū)動(dòng)器的NMOS拉到低(low)電位，且在正常模式或預(yù)燒測(cè)試模式中只有兩個(gè)NMOS中的一個(gè)NMOS可以啟動(dòng)。在正常的操作中，一接地的NMOS開啟以用于減低字符線噪聲信號(hào)。其他NMOS在預(yù)燒測(cè)試模式中開啟以提供字符線加壓電壓。
在美國專利No.5638331中，一測(cè)試電路用于將NMOS型的字符線驅(qū)動(dòng)器設(shè)于高阻抗?fàn)顟B(tài)。在預(yù)燒測(cè)試模式設(shè)定的前，預(yù)燒背景數(shù)據(jù)寫入存儲(chǔ)器，然后操作電壓經(jīng)由PMOS加在字符線之上以對(duì)柵極氧化層加壓。
在美國專利No.5926423中，電容板電壓經(jīng)由CMOS通過閘(pass gate)與一位元線預(yù)充電電壓分開，其中CMOS通過閘系在電壓產(chǎn)生器的輸出端。位元線加壓電壓由外部電壓或互補(bǔ)內(nèi)部電壓經(jīng)由加壓轉(zhuǎn)換PMOS以及位元線預(yù)充電NMOS傳送至位元線。
在美國專利No.6055199中，一位元線預(yù)充電電路連接到一外部測(cè)試腳位用以供給一位元線加壓電壓以及一位元線預(yù)充電元件以及一存儲(chǔ)器。字符線分成偶數(shù)與奇數(shù)的位址，位元線加壓電壓經(jīng)由位元線預(yù)充電元件供應(yīng)至存儲(chǔ)器。如此，一存儲(chǔ)器測(cè)試型樣(pattern)就產(chǎn)生了。
在美國專利No.6169694中，提出一完全晶片內(nèi)晶片階段預(yù)燒測(cè)試電路。其中包括三個(gè)主要的電路。一個(gè)高電壓產(chǎn)生器單元產(chǎn)生一字符線加壓電壓用以檢測(cè)柵極氧化層瑕疵。位元線預(yù)充電電壓和電容板電壓分別由位元線預(yù)充電電壓產(chǎn)生單元和電容板電壓產(chǎn)生單元提供。預(yù)燒測(cè)試數(shù)據(jù)由位元線預(yù)充電元件輸入，電容板電壓用于對(duì)存儲(chǔ)器加壓。
在上述的傳統(tǒng)方式中，柵極氧化層加壓電壓來自一外部電源，經(jīng)由一預(yù)定外部測(cè)試腳位或一內(nèi)部高電壓產(chǎn)生器輸入。不論晶片設(shè)計(jì)者選用什么樣的電壓源，電壓源可供應(yīng)的最大電流永遠(yuǎn)存在。例如，在預(yù)燒測(cè)試中，一字符線瑕疵成功的燒出，或者有字符線內(nèi)部相關(guān)的瑕疵。兩者都造成在此位元線的漏電流路徑。在極端的狀況中，這些瑕疵造成字符線直接短路到地，使得漏電流太大以至于電壓源無法供應(yīng)。因?yàn)殡妷涸礋o法支持漏電流，所以字符線加壓電壓大幅度降低。當(dāng)加壓電壓降低時(shí)，跨越柵極氧化層的電場(chǎng)不足。因此，其他柵極氧化層相關(guān)的瑕疵就無法檢測(cè)出來。
更進(jìn)一步的說，在傳統(tǒng)晶片階段預(yù)燒測(cè)試方法中，預(yù)燒背景數(shù)據(jù)經(jīng)由一位元線預(yù)充電源元件或一額外連接到位元線的元件寫入，在這種方法中，電容板電壓需要與位元線預(yù)充電電壓分開。前者對(duì)電容器絕緣層加壓，后者寫入預(yù)燒測(cè)試數(shù)據(jù)。位元線和互補(bǔ)位元線通常有相同的電壓位準(zhǔn)，因此兩者之間不存在電場(chǎng)。這個(gè)方法無法檢測(cè)出相鄰位元線間相關(guān)的瑕疵。另一個(gè)缺點(diǎn)是分開的電壓位準(zhǔn)對(duì)接地噪聲信號(hào)有不同的反應(yīng)，在正常的操作中，這會(huì)對(duì)位元線信號(hào)檢測(cè)有不好的效果。

發(fā)明內(nèi)容因此本發(fā)明的目的就是在提供一種存儲(chǔ)器裝置以及一預(yù)燒測(cè)試電路，在預(yù)燒測(cè)試且嚴(yán)重瑕疵存在時(shí)能維持加壓狀況。
本發(fā)明的另一目的是在提供一種存儲(chǔ)器裝置、一預(yù)燒測(cè)試電路以及一方法，此方法能使字符線驅(qū)動(dòng)電路處于高阻抗?fàn)顟B(tài)，使得字符線加壓電壓可以由一漏電流限制單元輸入。
本發(fā)明的又一目的是在提供一種存儲(chǔ)器裝置以及一預(yù)燒測(cè)試電路，能夠經(jīng)由一正常數(shù)據(jù)讀寫路徑寫入預(yù)燒測(cè)試背景數(shù)據(jù)。
本發(fā)明的再一目的是在提供一種存儲(chǔ)器裝置、一預(yù)燒測(cè)試電路以及一方法，此方法能增加預(yù)燒測(cè)試效率以及減少預(yù)燒測(cè)試時(shí)間。
根據(jù)本發(fā)明的上述目的，提出一種用于預(yù)燒測(cè)試的存儲(chǔ)器裝置。此存儲(chǔ)器裝置包括一存儲(chǔ)器陣列、多個(gè)字符線、多個(gè)位元線以及一漏電流限制單元。漏電流限制單元經(jīng)由此多個(gè)字符線連接至此存儲(chǔ)器陣列。
當(dāng)預(yù)燒測(cè)試時(shí)，漏電流限制單元以一預(yù)定字符線電流值限制流經(jīng)每一字符線的電流，且一字符線加壓電壓經(jīng)由漏電流限制單元提供予存儲(chǔ)器陣列中的每一行存儲(chǔ)器，并以該字符線加壓電壓對(duì)每一行存儲(chǔ)器進(jìn)行加壓。其中每一行存儲(chǔ)器連接于一字符線。
漏電流限制單元更包括多個(gè)次陣列字符線漏電流限制單元以及多個(gè)單一字符線漏電流限制單元。其中每一次陣列字符線漏電流限制單元連接至一數(shù)目的字符線。次陣列字符線漏電流限制單元以一預(yù)定次陣列電流值限制流經(jīng)此數(shù)目的字符線的總電流值。
預(yù)定次陣列電流值與預(yù)備字符線的數(shù)目有關(guān)。每一個(gè)單一字符線漏電流限制單元連接至一字符線，且以預(yù)定字符線電流值限制流經(jīng)該字符線的電流。因?yàn)榱鹘?jīng)一字符線的電流受限制，所以電壓源能供應(yīng)足夠的電壓以加壓所有的字符線。如此，此存儲(chǔ)器裝置在預(yù)燒測(cè)試且嚴(yán)重瑕疵存在時(shí)能維持加壓狀況。
根據(jù)本發(fā)明的目的，提出一種保持一字符線驅(qū)動(dòng)器的輸出端于高阻抗?fàn)顟B(tài)的方法。此方法用于一存儲(chǔ)器的預(yù)燒測(cè)試。此字符線驅(qū)動(dòng)器具有一交互連接的負(fù)載。
此方法包含下列步驟。首先，使每一個(gè)MOS晶體管處于高阻抗?fàn)顟B(tài)。接著，將一預(yù)定高電壓加在此交互連接的負(fù)載之上。接著，經(jīng)由一字符線提供一預(yù)定低電壓予此字符線驅(qū)動(dòng)器的輸出端。此方法能將字符線驅(qū)動(dòng)器置于高阻抗?fàn)顟B(tài)，使得使得字符線加壓電壓可以由一漏電流限制單元輸入。
根據(jù)本發(fā)明的目的，提出一種切換電路，在一正常數(shù)據(jù)進(jìn)入路徑以及一預(yù)燒測(cè)試路徑之間作切換。當(dāng)正常模式時(shí)，一列存儲(chǔ)器的讀寫動(dòng)作系經(jīng)由正常數(shù)據(jù)進(jìn)入路徑進(jìn)行，其中此列存儲(chǔ)器連接于一位元線。
當(dāng)預(yù)燒測(cè)試模式時(shí)，經(jīng)由預(yù)燒測(cè)試路徑，一位元線加壓電壓輸入此列存儲(chǔ)器以進(jìn)行預(yù)燒測(cè)試。因此，此切換電路能夠經(jīng)由一正常數(shù)據(jù)讀寫路徑寫入預(yù)燒測(cè)試背景數(shù)據(jù)。
根據(jù)本發(fā)明的目的，提出一種對(duì)存儲(chǔ)器裝置進(jìn)行預(yù)燒測(cè)試的方法。此方法包括下列步驟。首先，將字符線驅(qū)動(dòng)器的交互連接的負(fù)載加上一預(yù)定高電壓。接著，以一預(yù)燒測(cè)試模式信號(hào)通知此存儲(chǔ)器裝置。
接著，將多個(gè)字符線加上一字符線加壓電壓。接著，將存儲(chǔ)器陣列的儲(chǔ)存電容器加上一電容板電壓。接著，將多個(gè)位元線加上一位元線加壓電壓。此方法包括將感測(cè)放大器控制信號(hào)失能，以及將所有的次陣列字符線以及位元切換器開啟。此方法能增加預(yù)燒測(cè)試效率以及減少預(yù)燒測(cè)試時(shí)間。
必須了解的是前述的一般描述以及接下來的實(shí)施方式皆為舉例，用以對(duì)本發(fā)明的申請(qǐng)專利范圍提供進(jìn)一步的解釋。

為讓本發(fā)明之上述和其他目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉一較佳實(shí)施例，并配合所附圖式，作詳細(xì)說明如下圖1A繪示本發(fā)明的一較佳實(shí)施例的方塊圖；圖1B繪示本發(fā)明的較佳實(shí)施例的細(xì)部結(jié)構(gòu)方塊圖；圖1C繪示本發(fā)明的較佳實(shí)施例的一范例的電路圖；圖2A繪示一字符線驅(qū)動(dòng)器的一部分電路圖；圖2B繪示增強(qiáng)電路、次陣列解碼器、字符線驅(qū)動(dòng)器、單一字符線漏電流限制單元以及次陣列字符線漏電流限制單元的范例電路圖；圖3A繪示本發(fā)明的切換電路的方塊圖；圖3B繪示一解釋預(yù)燒數(shù)據(jù)寫入路徑的電路圖；以及圖4系預(yù)燒測(cè)試模式的操作時(shí)序波型圖的范例。
具體實(shí)施方式本發(fā)明以實(shí)作實(shí)施例方式詳述，實(shí)施例中的范例以參照?qǐng)D式的方式描述。圖式以及說明書中相同的標(biāo)號(hào)代表相同或相類似的部分。
圖1A繪示本發(fā)明的一較佳實(shí)施例的方塊圖。圖1B繪示本發(fā)明的較佳實(shí)施例的細(xì)部結(jié)構(gòu)方塊圖。請(qǐng)參照?qǐng)D1A和圖1B，存儲(chǔ)器裝置102包括一存儲(chǔ)器陣列112、多個(gè)字符線106、多個(gè)位元線110以及一漏電流限制單元108。
每一個(gè)字符線106連接于存儲(chǔ)器陣列112中的一行。每一個(gè)位元線110連接于存儲(chǔ)器陣列112中的一列。漏電流限制單元108經(jīng)由多個(gè)字符線106連接于存儲(chǔ)器陣列112。
存儲(chǔ)器112例如一DRAM元件包(DRAM cell)。請(qǐng)參照?qǐng)D1A以及圖1B，每一存儲(chǔ)器112包括一擷取晶體管114以及一儲(chǔ)存電容器116。擷取晶體管114的柵極118連接于一字符線。擷取晶體管114的漏極120連接于一位元線。擷取晶體管114的源極122連接于儲(chǔ)存電容器116。
請(qǐng)參照?qǐng)D1B，舉例來說，漏電流限制單元108包括多個(gè)單一字符線漏電流限制單元124以及多個(gè)次陣列字符線漏電流限制單元126。每一個(gè)單一字符線漏電流限制單元124連接于一字符線且以一預(yù)定字符線電流值限制流經(jīng)此字符線的電流。
每一次陣列字符線漏電流限制單元126連接于一數(shù)目的字符線，并且以一預(yù)定次陣列電流值限制流經(jīng)此數(shù)目的字符線的總電流值。次陣列字符線漏電流限制單元126經(jīng)由單一字符線漏電流限制單元124連接至此數(shù)目的字符線。
圖1C繪示本發(fā)明的較佳實(shí)施例的一范例的電路圖。單一字符線漏電流限制單元124例如一MOS晶體管。圖2B繪示增強(qiáng)電路(boost circuit)138、次陣列解碼器262、字符線驅(qū)動(dòng)器208、單一字符線漏電流限制單元124以及次陣列字符線漏電流限制單元126的范例電路圖。舉例而言，次陣列字符線漏電流限制單元126至少包括一電平轉(zhuǎn)換器，每一電平轉(zhuǎn)換器用以限制電流。
請(qǐng)參照?qǐng)D1C和圖2B，在正常模式，預(yù)燒測(cè)試模式信號(hào)WBI 142處于低電位狀態(tài)。腳位125和128在正常模式下可以用來監(jiān)測(cè)。腳位125和128在預(yù)燒測(cè)試模式下可以用來強(qiáng)迫加電壓。電壓產(chǎn)生器130產(chǎn)生一預(yù)定高電壓127(即VW)并提供給所有PMOS的n型井(n well)。在圖2B中，PMOS晶體管204以及206的源極或漏極經(jīng)由單一字符線漏電流限制單元124連接至字符線106。
電壓產(chǎn)生器電路132產(chǎn)生電壓VEQ136供應(yīng)電容板電壓(cell platevoltage)以及位元線預(yù)充電電壓(bit line precharge voltage)。增強(qiáng)信號(hào)(boost signal)134是一個(gè)外部RAS命令相關(guān)信號(hào)。當(dāng)一RAS命令發(fā)出時(shí)，增強(qiáng)信號(hào)134變成高電位以致能增強(qiáng)電路138。依據(jù)列位址，增強(qiáng)電路138將電荷灌注至字符線。依據(jù)列位址的決定，次陣列字符線驅(qū)動(dòng)器140為啟動(dòng)狀態(tài)。
在正常模式，依據(jù)WBI 142的決定，單一字符線漏電流限制單元124以及次陣列字符線漏電流限制單元126均為失能，因此節(jié)點(diǎn)WBG 144、ODD 146以及EVEN 148均維持在低電位狀態(tài)。位元切換器150、152或154、156由行位址決定。在一個(gè)寫入的周期當(dāng)中，輸入數(shù)據(jù)由腳位151以及153輸入。同時(shí)，切換器S1 158以及S3 160開啟。輸入數(shù)據(jù)接著輸入至IO線(IO0 162，IO0N 164)。接著，放大器172將輸入數(shù)據(jù)傳送至數(shù)據(jù)線(DLΦ166，DLΦN 168)。輸入數(shù)據(jù)經(jīng)由位元切換器150以及152寫入一感測(cè)放大器170。最后，存儲(chǔ)器112經(jīng)由感測(cè)放大器170充電或放電。
在預(yù)燒測(cè)試中，預(yù)燒測(cè)試模式信號(hào)，WBI 142，設(shè)定至高電位狀態(tài)。當(dāng)WBI 142為高電位狀態(tài)時(shí)，所有的輸入緩沖器180、181、182、183、184以及185為失能；增強(qiáng)電路138致能以協(xié)助字符線驅(qū)動(dòng)器208維持在高阻抗?fàn)顟B(tài)；所有的次陣列字符線驅(qū)動(dòng)器140為開啟狀態(tài)；所有的位元切換器為開啟狀態(tài)；以及利用關(guān)閉感測(cè)放大器控制信號(hào)的方式，使所有的感測(cè)放大器為關(guān)閉狀態(tài)。
預(yù)定高電壓127(VW)由腳位125輸入。此時(shí)，預(yù)定高電壓127(VW)以高于電壓產(chǎn)生器130原始設(shè)計(jì)的電壓值強(qiáng)迫輸入。為防止電壓產(chǎn)生器130與預(yù)定高電壓127(VW)之間電壓競爭(contention)，電壓產(chǎn)生器130自動(dòng)失能。腳位107、109以及111用于建立字符線預(yù)燒測(cè)試型態(tài)，此型態(tài)為對(duì)字符線進(jìn)行同步或交替預(yù)燒測(cè)試。這表示若信號(hào)ODD 146以及EVEN 148皆為高電位狀態(tài)，則開啟信號(hào)WBG 144使之處于高電位狀態(tài)。如此，字符線106同時(shí)加壓。另一個(gè)例子是信號(hào)ODD 146以及EVEN 148在高電位狀態(tài)與低電位狀態(tài)之間交替切換，如此，字符線106則分群交替加壓。
位元線加壓電壓由腳位115輸入。切換器117以及119開啟使得位元線加壓電壓經(jīng)由正常讀寫路徑至數(shù)據(jù)線(DLΦ166，DLΦN 168 and DL1 121，DL1N123)。因?yàn)樗械奈辉袚Q器以及所有的感測(cè)放大器分別為開啟以及關(guān)閉狀態(tài)，位元線加壓電壓容易寫入存儲(chǔ)器112。在預(yù)燒測(cè)試模式，依據(jù)WBI 142，電壓產(chǎn)生器電路132失能。因此，由腳位128強(qiáng)迫加上電容板電壓VEQ 136以對(duì)儲(chǔ)存電容器116(如圖1B所示)的絕緣層(insulator film)加壓，以輸入數(shù)據(jù)。
圖2A繪示一字符線驅(qū)動(dòng)器的一部分電路圖。請(qǐng)參照?qǐng)D2A和圖2B，字符線驅(qū)動(dòng)器208具有一交互連接的負(fù)載210。此交互連接的負(fù)載210具有一第一PMOS晶體管212以及一第二PMOS晶體管214。
第一PMOS晶體管212的源極216連接于第二PMOS晶體管214的源極218。第一PMOS晶體管212的柵極220連接于第二PMOS晶體管214的漏極222。第二PMOS晶體管214的柵極224連接于第一PMOS晶體管212的漏極226。字符線驅(qū)動(dòng)器208的輸出端228位于第一PMOS晶體管212的的漏極226。字符線230連接于存儲(chǔ)器112以及字符線驅(qū)動(dòng)器208的輸出端228。
圖2B繪示增強(qiáng)電路138、次陣列解碼器262、字符線驅(qū)動(dòng)器208、單一字符線漏電流限制單元124以及次陣列字符線漏電流限制單元126的范例電路圖。在正常模式，PRECH 232處于高電位狀態(tài)；LKSPN 234處于高電位狀態(tài)；以及BOOST 134處于低電位狀態(tài)。在發(fā)出一RAS命令之前，MOS晶體管236用于對(duì)節(jié)點(diǎn)VH 240作預(yù)充電，且預(yù)充電至VCC 238的電位高度。當(dāng)一RAS命令已經(jīng)發(fā)出，PRECH 232處于低電位狀態(tài)；LKSPN 234處于低電位狀態(tài)；以及BOOST 134處于高電位狀態(tài)。儲(chǔ)存于電容器C 242的電荷灌注至節(jié)點(diǎn)VH 240，在一個(gè)長的RAS周期動(dòng)作中，PMOS晶體管244用于維持一個(gè)啟動(dòng)的字符線的漏電流。
在正常模式中，一或多個(gè)次陣列字符線驅(qū)動(dòng)器140被選擇，因此信號(hào)SUB ARRAY 246變成高電壓狀態(tài)且節(jié)點(diǎn)VHΦ 248的電壓水準(zhǔn)由VCC 238變成VH 240。一組列位址決定信號(hào)ROW_1 251處于高電位狀態(tài)，ROW_2N 250處于低電位狀態(tài)，以及ROW_3N 252處于低電位狀態(tài)，使得一個(gè)字符線處于開啟狀態(tài)。增強(qiáng)電荷(boot charge)經(jīng)由MOS晶體管254及PMOS晶體管212傳送至擷取晶體管114的柵極，開啟存儲(chǔ)器112以供讀寫動(dòng)作。因?yàn)閃BI 142處于低電位狀態(tài)，次陣列字符線漏電流限制單元126的輸出端，包括三個(gè)電平轉(zhuǎn)換器203，205以及207，皆處于低電位狀態(tài)，意即WBG 144、ODD 146以及EVEN 148皆處于低電位狀態(tài)，在單一字符線漏電流限制單元124中的NMOS皆處于關(guān)閉狀態(tài)。
在預(yù)燒測(cè)試模式中，請(qǐng)參考圖2A，以下的例子敘述一種保持字符線驅(qū)動(dòng)器208的輸出端228于高阻抗?fàn)顟B(tài)的方法。首先，除了第一PMOS晶體管212與第二PMOS晶體管214之外，使每一個(gè)MOS晶體管(264以及266)處于高阻抗?fàn)顟B(tài)。其中MOS晶體管264以及266位于字符線驅(qū)動(dòng)器208的內(nèi)且連接于字符線驅(qū)動(dòng)器208的輸出端228。
接著，將預(yù)定高電壓127(VW)加在第一PMOS晶體管212的源極216上，使得第一PMOS晶體管212以及第二PMOS晶體管214的源極皆維持在預(yù)定高電壓127(VW)。接著，經(jīng)由字符線230提供一預(yù)定低電壓予字符線驅(qū)動(dòng)器208的輸出端228。
圖2B提供了一種保持字符線驅(qū)動(dòng)器208的輸出端228于高阻抗?fàn)顟B(tài)方法的細(xì)節(jié)電路圖。請(qǐng)參照?qǐng)D2B，在預(yù)燒測(cè)試模式中，WBI 142處于高電位狀態(tài)；增強(qiáng)電路138處于致能狀態(tài)；PRECH 232處于低電位狀態(tài)；LKSPN 234處于低電位狀態(tài)；BOOST 134處于高電位狀態(tài)；所有的次陣列字符線驅(qū)動(dòng)器140皆被選取；所有的次陣列解碼器262皆處于啟動(dòng)狀態(tài)；因?yàn)镻MOS晶體管244以及MOS晶體管254皆為開啟狀態(tài)，節(jié)點(diǎn)VHΦ248的電壓等同于預(yù)定高電壓127(VW)。WBI 142將ROW_1 251設(shè)于低電壓狀態(tài)，ROW_2N 250設(shè)于低電壓狀態(tài)以及ROW_3N 252設(shè)于低電壓狀態(tài)，意即MOS晶體管263、MOS晶體管264以及MOS晶體管266皆處于關(guān)閉狀態(tài)。
在預(yù)燒測(cè)試狀態(tài)模式早期的時(shí)候，腳位107以及109皆處于低電位狀態(tài)。腳位111先設(shè)定于高電位狀態(tài)，因此WBG 144處于高電位狀態(tài)，ODD 146以及EVEN 148處于低電位狀態(tài)(即預(yù)定低電壓)，因此字符線驅(qū)動(dòng)器208的PMOS晶體管214開啟且PMOS晶體管212的柵極220提高至預(yù)定高電壓127(VW)以關(guān)閉PMOS晶體管212。因此，字符線驅(qū)動(dòng)器208的MOS晶體管264、266以及PMOS晶體管212皆為關(guān)閉狀態(tài)，其中MOS晶體管264、266以及PMOS晶體管212皆連接到字符線230。因此，字符線驅(qū)動(dòng)器208處于高阻抗?fàn)顟B(tài)。
在預(yù)燒測(cè)試模式中，測(cè)試腳位109和107在高電位狀態(tài)和低電位狀態(tài)之間交替切換，因此電平轉(zhuǎn)換器205以及207的輸出端等同于VW 127或VSS，其中VSS即為預(yù)燒測(cè)試模式中的最低電壓。此敘述依照測(cè)試時(shí)間型樣(testtiming pattern)而定。舉例而言，腳位111以及107處于高電位狀態(tài)，腳位109處于低電位狀態(tài)。接著，WBG 144以及EVEN 148處于VW 127的位準(zhǔn)，ODD146處于低電位狀態(tài)。因此，偶數(shù)字符線WL0 230…WL_(2n)211提升至VW-Vthn，此即為字符線加壓電壓。Vthn是單一字符線漏電流限制單元124中MOS晶體管的定限電壓(threshold voltage)。即使在此測(cè)試狀態(tài)下，PMOS晶體管214會(huì)關(guān)閉，或有一點(diǎn)漏電流路徑(leakage)在PMOS晶體管212的柵極220中存在。PMOS晶體管212的柵極220并不會(huì)維持在VW 127的位準(zhǔn)以維持PMOS晶體管212的關(guān)閉狀態(tài)，此時(shí)字符線加壓電壓依然維持在VW-Vthn或VW 127。
單一字符線漏電流限制單元124中的MOS晶體管當(dāng)作一限流裝置使用，此限流裝置將通過一單一字符線的最大電流或單一瑕疵(defected)字符線的最大支持漏電流(sustain leakage current)作限制。其中最大支持漏電流即為預(yù)定字符線電流值。字符線加壓電壓(即VW-Vthn)系經(jīng)由漏電流限制單元108(如圖1A所示)加電壓在存儲(chǔ)器陣列112中的每一行，其中存儲(chǔ)器陣列112中的每一行系連接于一字符線。電平轉(zhuǎn)換器203、205以及207當(dāng)作另外一個(gè)限流裝置，此限流裝置限制流經(jīng)次陣列103(如圖1B所示)的最大字符線加壓電流。其中最大字符線加壓電流即為預(yù)定次陣列電流值。次陣列字符線漏電流限制單元126中的預(yù)定次陣列電流值依據(jù)備用字符線的數(shù)目而定。
預(yù)定次陣列電流值介于一第一電流值以及一電流和值之間。此第一電流值為備用字符線能提供的最大電流值，此電流和值為此第一電流值和一第二電流值之和。此第二電流值為一額外的備用字符線能提供的最大電流值。
舉例而言，在一個(gè)次陣列中有兩個(gè)備用字符線可以用來替換瑕疵字符線。若預(yù)定字符線電流值設(shè)定為300uA，則電平轉(zhuǎn)換器205的PMOS晶體管204或電平轉(zhuǎn)換器207的PMOS晶體管206的最大電流則設(shè)在600uA~900uA之間。在這個(gè)例子中，第一電流值(600uA)即為這些備用字符線能提供的最大電流值。第二電流值(300uA)即為一個(gè)額外的備用字符線能提供的最大電流值。電流和值(900uA)即為第一電流值(600uA)和第二電流值(300uA)之和。因此，預(yù)定次陣列電流值介于第一電流值(600uA)以及電流和值(900uA)之間。一個(gè)具有超過900uA的漏電流(leakage)的晶片(die)必須要放棄，因?yàn)闆]有足夠的備用字符線可以使用。
更進(jìn)一步地說，字符線加壓電壓必須維持在一個(gè)足夠高的位準(zhǔn)以加壓其它的晶片(die)，特別是在晶片階段平行測(cè)試時(shí)(wafer level parallel test)。事實(shí)上，若一個(gè)電壓產(chǎn)生器130供應(yīng)太多電流給少數(shù)瑕疵字符線，則沒有足夠的電流可供應(yīng)其它的字符線，造成無效的預(yù)燒(ineffective burn-in)。在極端的狀況中，漏電流超過了電壓源所能提供的電流，因此字符線加壓電壓下降太多。
如圖1A所示，流進(jìn)存儲(chǔ)器裝置102的總電流限制于一預(yù)定總電流。此預(yù)定總電流少于一電壓源能提供的最大電流。其中此電壓源提供字符線加壓電壓予存儲(chǔ)器裝置102。
在圖2B中，MOS晶體管280、282以及284分別當(dāng)作電平轉(zhuǎn)換器203、205以及207的負(fù)載，用以減緩電平轉(zhuǎn)換器203、205以及207的傳送以及降低預(yù)燒測(cè)試模式中的峰值(peak value)電流至最小值。
圖3A繪示本發(fā)明的切換電路的方塊圖。請(qǐng)參照?qǐng)D3A，切換電路300用于在一正常數(shù)據(jù)進(jìn)入路徑304以及一預(yù)燒測(cè)試路徑306之間作切換。切換電路300用于在預(yù)燒測(cè)試中測(cè)試存儲(chǔ)器陣列112中的一列。切換電路300包括一數(shù)據(jù)進(jìn)入單元308以及一切換器302。數(shù)據(jù)進(jìn)入單元308用于經(jīng)由一位元線309傳送輸入數(shù)據(jù)予存儲(chǔ)器陣列112中的此列存儲(chǔ)器，其中位元線309系連接于該列存儲(chǔ)器112。切換器302連接于數(shù)據(jù)進(jìn)入單元308，切換器302用于在正常數(shù)據(jù)進(jìn)入路徑304以及預(yù)燒測(cè)試路徑306之間作切換。切換器302傳送輸入數(shù)據(jù)，其中此輸入數(shù)據(jù)系由正常數(shù)據(jù)進(jìn)入路徑304或預(yù)燒測(cè)試路徑306擇一輸入數(shù)據(jù)進(jìn)入單元308。
在正常模式，此列存儲(chǔ)器的讀寫動(dòng)作系經(jīng)由正常數(shù)據(jù)進(jìn)入路徑304，其中此列存儲(chǔ)器連接于位元線309。在預(yù)燒測(cè)試模式時(shí)，一位元線加壓電壓即為輸入數(shù)據(jù)，且經(jīng)由預(yù)燒測(cè)試路徑306，此位元線加壓電壓輸入此列存儲(chǔ)器以進(jìn)行預(yù)燒測(cè)試。
圖3B繪示一解釋預(yù)燒數(shù)據(jù)寫入路徑的電路圖，此預(yù)燒數(shù)據(jù)寫入路徑系經(jīng)過預(yù)燒測(cè)試路徑306以及正常讀寫路徑311進(jìn)入一存儲(chǔ)器112。在預(yù)燒測(cè)試模式，所有的位元切換器為開啟。BSΦ310以及VCCSA 312皆等同于VCC。感測(cè)放大器控制信號(hào)設(shè)為關(guān)閉狀態(tài)。SP1 314以及SP2 316皆處于高電位狀態(tài)。SN1 318以及SN2 320皆處于低電位狀態(tài)。PMOS晶體管322、324以及NMOS晶體管326、328皆處于關(guān)閉狀態(tài)。EQD 330處于低電位狀態(tài)。位元線預(yù)充電裝置332為關(guān)閉狀態(tài)。MOS晶體管334、336以及338為關(guān)閉狀態(tài)。預(yù)燒背景數(shù)據(jù)當(dāng)作輸入數(shù)據(jù)由腳位115經(jīng)由預(yù)燒測(cè)試路徑306以及放大器172進(jìn)入DLΦ166以及互補(bǔ)的DLΦN 168。
舉例來說，DLΦ 166等于VCC；DLΦN 168等于VSS；BLΦ 340等于VCC-Vthn；BLΦN 342等于VSS；Vthn是位元切換器150以及152的定限電壓(threshold voltage)。對(duì)一個(gè)被加壓的字符線而言，依據(jù)存儲(chǔ)器112是連接到位元線346或是互補(bǔ)位元線348而定，存儲(chǔ)器112以VCC-Vthn或VSS的電壓寫入。電容板電壓(VEQ 136)由腳位128強(qiáng)迫輸入，因此，儲(chǔ)存電容器350的絕緣層受到VEQ 136以及VCC-Vthn之間的電壓加壓或是VEQ 136以及VSS之間的電壓加壓。
圖4系預(yù)燒測(cè)試模式的操作時(shí)序波型圖的范例。此操作時(shí)序波型圖是對(duì)存儲(chǔ)器102進(jìn)行預(yù)燒測(cè)試的方法(如圖1A所示)。請(qǐng)參照?qǐng)D4、圖1B、第1C圖、第2B圖以及圖3B，此方法包括下列步驟首先，將一預(yù)定高電壓127(VW)加在字符線驅(qū)動(dòng)器208的第一PMOS晶體管212的源極216之上。接著，以一預(yù)燒測(cè)試模式信號(hào)WBI 142通知存儲(chǔ)器裝置102。接著，利用WBG 144、ODD 146以及EVEN 148將多個(gè)字符線106加上一字符線加壓電壓。接著，將存儲(chǔ)器陣列112的儲(chǔ)存電容器加116上一電容板電壓(VEQ 136)。接著，經(jīng)由腳位115將多個(gè)位元線加上一位元線加壓電壓。
當(dāng)多個(gè)位元線110(如圖1B所示)加上一位元線加壓電壓時(shí)，此電容板電壓(VEQ 136)在一高電位狀態(tài)以及一低電位狀態(tài)之間交替切換，使得存儲(chǔ)器112上的跨壓以及參考存儲(chǔ)器344上的跨壓以不同的電壓值完全加壓，其中存儲(chǔ)器112連接于一位元線346(如圖3B所示)，參考存儲(chǔ)器344(即相臨的存儲(chǔ)器)連接于一互補(bǔ)的位元線348。
在交替切換的電容板電壓(VEQ 136)之上升緣407以及下降緣408處保持?jǐn)?shù)據(jù)進(jìn)入設(shè)置時(shí)間(set up time)(Tds 402)以及數(shù)據(jù)進(jìn)入保持時(shí)間(holdtime)(Tdh 404)。如圖4所示，以O(shè)DD 146和EVEN 148對(duì)奇數(shù)字符線以及偶數(shù)字符線分群，并將字符線加壓電壓以交替切換方式加在偶數(shù)字符線以及奇數(shù)字符線之上。
在圖2B中，偶數(shù)字符線以WL_(2n)211表示，奇數(shù)字符線以WL_(2n-1)215表示。字符線傳送延遲時(shí)間(word line transition delay)(Td 406)置于交替切換的字符線加壓電壓之間，其中字符線加壓電壓以交替切換方式加在偶數(shù)字符線211以及奇數(shù)字符線215之上。
定義時(shí)間參數(shù)Td 406、Tds 402以及Tdh404以防止電壓競爭(contention)以及減少操作的電流突波(peak current)。以VCC 410或VCCSA 412決定存儲(chǔ)器102(如圖1A所示)的操作電壓以及儲(chǔ)存在儲(chǔ)存電容器116的電壓(如圖1B所示)。
存儲(chǔ)器112的跨壓等同于VCC-Vthn或VSS。舉例來說，如圖1C所示，WBI 142、腳位111、109、107以及115的高電位等同于VCC，且用于執(zhí)行預(yù)燒測(cè)試。如圖1B所示，VW 127的高電位決定存儲(chǔ)器112的擷取晶體管114的柵極118，此柵極118以VW-Vthn的電壓加壓。測(cè)試腳位128(即電容板電壓VEQ 136)的高電位以及低電位狀態(tài)決定儲(chǔ)存電容器116的絕緣層的電場(chǎng)，如圖1B所示。預(yù)燒測(cè)試模式信號(hào)，WBI 142，在VW 127上升2Tds之后致能。在預(yù)燒測(cè)試模式的早期，ODD 146以及EVEN 148必須持在低電位狀態(tài)以保持字符線驅(qū)動(dòng)器208處于高阻抗?fàn)顟B(tài)。除此的外，VEQ 136尚未強(qiáng)迫加壓，以保持對(duì)電壓產(chǎn)生器電路132沒有電壓競爭(contention)。
在圖4的例子里，最低的頻率是測(cè)試腳位115。VEQ 136的頻率是雙倍，EVEN 148以及ODD 146是四倍。EVEN 148和ODD 146交替切換以對(duì)擷取晶體管114的柵極118以及相鄰的字符線加壓。依據(jù)存儲(chǔ)器112連接到位元線346或互補(bǔ)位元線348而定，寫入存儲(chǔ)器112的電壓可以是1或0，如圖3B所示。因此，電容板電壓(VEQ 136)需要轉(zhuǎn)換到另一個(gè)位準(zhǔn)并且交替開啟奇數(shù)以及偶數(shù)字符線，以使所有的存儲(chǔ)器112以不同的電壓完全加壓。
雖然本發(fā)明已以一較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何熟習(xí)此技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動(dòng)與潤飾，因此本發(fā)明的保護(hù)范圍應(yīng)根據(jù)的權(quán)利要求書的范圍所界定為準(zhǔn)。
權(quán)利要求
1.一種用于預(yù)燒測(cè)試的存儲(chǔ)器裝置，至少包含一存儲(chǔ)器陣列；多個(gè)字符線，其中每個(gè)字符線連接至該存儲(chǔ)器陣列中的一行；以及一漏電流限制單元，經(jīng)由該多個(gè)字符線連接至該存儲(chǔ)器陣列；其中當(dāng)預(yù)燒測(cè)試時(shí)，該漏電流限制單元以一預(yù)定字符線電流值限制流經(jīng)每一字符線的電流，且一字符線加壓電壓經(jīng)由該漏電流限制單元提供予該存儲(chǔ)器陣列中的每一行存儲(chǔ)器，并以該字符線加壓電壓對(duì)該每一行存儲(chǔ)器進(jìn)行加壓，其中該每一行存儲(chǔ)器連接于一字符線。
2.根據(jù)權(quán)利要求1所述的存儲(chǔ)器裝置，其特征在于，包含多個(gè)位元線，其中每一個(gè)位元線連接至該存儲(chǔ)器陣列中的一行，每一存儲(chǔ)器至少包含一擷取晶體管以及一儲(chǔ)存電容，該擷取晶體管的柵極連接至一字符線，該擷取晶體管的漏極連接至一個(gè)位元線，該擷取晶體管的源極連接至該儲(chǔ)存電容。
3.根據(jù)權(quán)利要求1所述的存儲(chǔ)器裝置，其特征在于，該漏電流限制單元更包含多個(gè)單一字符線漏電流限制單元，其中每一個(gè)單一字符線漏電流限制單元連接至一字符線，且以該預(yù)定字符線電流值限制流經(jīng)該字符線的電流。
4.根據(jù)權(quán)利要求3所述的存儲(chǔ)器裝置，其特征在于，該單一字符線漏電流限制單元包括一金屬氧化物半導(dǎo)體晶體管。
5.根據(jù)權(quán)利要求1所述的存儲(chǔ)器裝置，其特征在于，該漏電流限制單元進(jìn)一步包含多個(gè)次陣列字符線漏電流限制單元，其中每一次陣列字符線漏電流限制單元連接至一數(shù)目的字符線，并且以一預(yù)定次陣列電流值限制流經(jīng)該數(shù)目的字符線的總電流值。
6.根據(jù)權(quán)利要求5所述的存儲(chǔ)器裝置，其特征在于，該次陣列字符線漏電流限制單元包含至少一電平轉(zhuǎn)換器，每一電平轉(zhuǎn)換器用以限制電流。
7.根據(jù)權(quán)利要求5所述的存儲(chǔ)器裝置，其特征在于，該漏電流限制單元更包含多個(gè)單一字符線漏電流限制單元，該多個(gè)次陣列字符線漏電流限制單元經(jīng)由該多個(gè)單一字符線漏電流限制單元連接于該多個(gè)字符線，每一個(gè)單一字符線漏電流限制單元連接于一字符線且以該預(yù)定字符線電流值限制該流經(jīng)該字符線的電流。
8.根據(jù)權(quán)利要求7所述的存儲(chǔ)器裝置，其特征在于，該預(yù)定次陣列電流值范圍介于一第一電流值與一電流和值之間，該第一電流值為備用字符線能提供的最大電流值，該電流和值為該第一電流值和一第二電流值之和，該第二電流值為一額外的備用字符線能提供的最大電流值。
9.根據(jù)權(quán)利要求1所述的存儲(chǔ)器裝置，其特征在于，流進(jìn)該存儲(chǔ)器裝置的總電流限制于一預(yù)定總電流，該預(yù)定總電流少于一電壓源能提供的最大電流，其中該電壓源提供該字符線加壓電壓予該存儲(chǔ)器裝置。
10.一種保持一字符線驅(qū)動(dòng)器的輸出端于高阻抗?fàn)顟B(tài)的方法，該方法用于一存儲(chǔ)器的一預(yù)燒測(cè)試，其中該字符線驅(qū)動(dòng)器具有一交互連接的負(fù)載，該交互連接的負(fù)載具有一第一PMOS晶體管以及一第二PMOS晶體管，該第一PMOS晶體管的源極連接于該第二PMOS晶體管的源極，該第一PMOS晶體管的柵極連接于該第二PMOS晶體管的漏極，該第二PMOS晶體管的柵極連接于該第一PMOS晶體管的漏極，該字符線驅(qū)動(dòng)器的輸出端位于該第一PMOS晶體管的漏極，該方法至少包含將該存儲(chǔ)器與該字符線驅(qū)動(dòng)器的輸出端經(jīng)由一字符線連接；除了該第一PMOS晶體管與該第二PMOS晶體管的外，使每一個(gè)MOS晶體管處于高阻抗?fàn)顟B(tài)，其中該每一個(gè)MOS晶體管位于該字符線驅(qū)動(dòng)器的內(nèi)且連接于該字符線驅(qū)動(dòng)器的輸出端；將該第一PMOS晶體管的源極加上一預(yù)定高電壓，使得該第一PMOS晶體管與該第二PMOS晶體管的源極皆處于該預(yù)定高電壓；以及經(jīng)由一字符線提供一預(yù)定低電壓予該字符線驅(qū)動(dòng)器的輸出端。
11.根據(jù)權(quán)利要求10所述的方法，其特征在于，該存儲(chǔ)器至少包含一擷取晶體管以及一儲(chǔ)存電容器，該擷取晶體管的柵極連接于一字符線，該擷取晶體管的漏極連接于一位元線，該擷取晶體管的源極連接于該儲(chǔ)存電容器。
12.一種切換電路，在一正常數(shù)據(jù)進(jìn)入路徑以及一預(yù)燒測(cè)試路徑之間作切換，該切換電路用于在預(yù)燒測(cè)試中測(cè)試存儲(chǔ)器陣列中的一列，該切換電路至少包含一數(shù)據(jù)進(jìn)入單元，用于經(jīng)由一位元線傳送輸入數(shù)據(jù)予該列存儲(chǔ)器，其中該位元線連接于該列存儲(chǔ)器；以及一切換器，連接于該數(shù)據(jù)進(jìn)入單元，該切換器用于在該正常數(shù)據(jù)進(jìn)入路徑以及該預(yù)燒測(cè)試路徑之間作切換，該切換器傳送該輸入數(shù)據(jù)，其中該輸入數(shù)據(jù)系由該正常數(shù)據(jù)進(jìn)入路徑或該預(yù)燒測(cè)試路徑擇一輸入；其中該切換電路具有一正常模式以及一預(yù)燒測(cè)試模式；當(dāng)正常模式時(shí)，該列存儲(chǔ)器的讀寫動(dòng)作系經(jīng)由該正常數(shù)據(jù)進(jìn)入路徑進(jìn)行，其中該列存儲(chǔ)器連接于該位元線；以及當(dāng)預(yù)燒測(cè)試模式時(shí)，一位元線加壓電壓即為輸入數(shù)據(jù)，且經(jīng)由該預(yù)燒測(cè)試路徑，該位元線加壓電壓輸入該列存儲(chǔ)器以進(jìn)行預(yù)燒測(cè)試。
13.根據(jù)權(quán)利要求12所述的切換電路，其特征在于，每一存儲(chǔ)器至少包含一擷取晶體管以及一儲(chǔ)存電容器，該擷取晶體管的柵極連接至一字符線，該擷取晶體管的漏極連接至一位元線，該擷取晶體管的源極連接至一儲(chǔ)存電容。
14.一種存儲(chǔ)器裝置，用于一預(yù)燒測(cè)試，該存儲(chǔ)器裝置至少包含一存儲(chǔ)器電路，包含一存儲(chǔ)器陣列；多個(gè)字符線，每一字符線連接于該存儲(chǔ)器陣列中的一行；以及多個(gè)位元線，每一位元線連接于該存儲(chǔ)器陣列中的一列；其中每一存儲(chǔ)器由一字符線以及一位元線選定；多個(gè)切換電路，其中每一個(gè)切換電路用于對(duì)該存儲(chǔ)器陣列中的一列作預(yù)燒測(cè)試，且每一個(gè)切換電路連接于一位元線且在一正常數(shù)據(jù)進(jìn)入路徑以及一預(yù)燒測(cè)試路徑之間作切換；以及多個(gè)字符線驅(qū)動(dòng)器，其中每一個(gè)字符線驅(qū)動(dòng)器至少包含一交互連接的負(fù)載，該交互連接的負(fù)載具有一第一PMOS晶體管以及一第二PMOS晶體管，該第一PMOS晶體管的源極連接于該第二PMOS晶體管的源極，該第一PMOS晶體管的柵極連接于該第二PMOS晶體管的漏極，該第二PMOS晶體管的柵極連接于該第一PMOS晶體管的漏極，該字符線驅(qū)動(dòng)器的輸出端位于該第一PMOS晶體管的漏極，每一字符線驅(qū)動(dòng)器經(jīng)由該字符線驅(qū)動(dòng)器的輸出連接于一字符線。
15.根據(jù)權(quán)利要求14所述的存儲(chǔ)器裝置，其特征在于，每一存儲(chǔ)器至少包含一擷取晶體管以及一儲(chǔ)存電容器，該擷取晶體管的柵極連接于一字符線，該擷取晶體管的漏極連接于一位元線，該擷取晶體管的源極連接于該儲(chǔ)存電容器。
16.根據(jù)權(quán)利要求14所述的存儲(chǔ)器裝置，其特征在于，更包含一漏電流限制單元，經(jīng)由該多個(gè)字符線連接于該存儲(chǔ)器陣列，其中當(dāng)預(yù)燒測(cè)試時(shí)，該漏電流限制單元以一預(yù)定字符線電流值限制流經(jīng)每一字符線的電流，且一字符線加壓電壓經(jīng)由該漏電流限制單元提供予該存儲(chǔ)器陣列中的每一行存儲(chǔ)器，并以該字符線加壓電壓對(duì)該每一行存儲(chǔ)器進(jìn)行加壓，其中該每一行存儲(chǔ)器連接于一字符線。
17.一種對(duì)申請(qǐng)專利范圍第14所述的存儲(chǔ)器裝置進(jìn)行預(yù)燒測(cè)試的方法，該方法至少包含將該字符線驅(qū)動(dòng)器的該第一PMOS晶體管的源極加上一預(yù)定高電壓；以一預(yù)燒測(cè)試模式信號(hào)通知該存儲(chǔ)器裝置；將該多個(gè)字符線加上一字符線加壓電壓；將該存儲(chǔ)器陣列的儲(chǔ)存電容器加上一電容板電壓；以及將該多個(gè)位元線加上一位元線加壓電壓。
18.根據(jù)權(quán)利要求17所述的方法，其特征在于，當(dāng)該多個(gè)位元線加上一位元線加壓電壓時(shí)，該電容板電壓在一高電位狀態(tài)以及一低電位狀態(tài)之間交替切換，使得一存儲(chǔ)器上的跨壓以及參考存儲(chǔ)器上的跨壓以不同的電壓值完全加壓，其中該存儲(chǔ)器連接于一位元線，該參考存儲(chǔ)器連接于一互補(bǔ)位元線。
19.根據(jù)權(quán)利要求18所述的方法，其特征在于，在該交替切換的電容板電壓之上升緣以及下降緣處保持?jǐn)?shù)據(jù)進(jìn)入設(shè)置時(shí)間以及數(shù)據(jù)進(jìn)入保持時(shí)間。
20.根據(jù)權(quán)利要求17所述的方法，其特征在于，對(duì)偶數(shù)字符線以及奇數(shù)字符線分群，并將該字符線加壓電壓以交替切換方式加在偶數(shù)字符線以及奇數(shù)字符線之上。
21.根據(jù)權(quán)利要求20所述的方法，其特征在于，字符線傳送延遲時(shí)間置于該交替切換的字符線加壓電壓之間，其中該字符線加壓電壓以交替切換方式加在偶數(shù)字符線以及奇數(shù)字符線之上。
全文摘要
一種用于預(yù)燒測(cè)試的存儲(chǔ)器裝置以及方法。此存儲(chǔ)器裝置具有多個(gè)次陣列字符線漏電流限制單元以及多個(gè)單一字符線漏電流限制單元。此存儲(chǔ)器裝置以一預(yù)定字符線電流值限制流經(jīng)每一字符線的電流。在預(yù)燒測(cè)試中，字符線驅(qū)動(dòng)器的輸出端處于高阻抗?fàn)顟B(tài)。位元線加壓電壓經(jīng)由一正常讀寫路徑加壓在一列存儲(chǔ)器之上。在預(yù)燒測(cè)試模式，偶數(shù)字符線以及奇數(shù)字符線分群且分別由字符線加壓電壓以交替切換的方式加在偶數(shù)字符線以及奇數(shù)字符線之上。
文檔編號(hào)G11C29/00GK1664959SQ200410028640
公開日2005年9月7日 申請(qǐng)日期2004年3月3日 優(yōu)先權(quán)日2004年3月3日
發(fā)明者周敏忠 申請(qǐng)人:晶豪科技股份有限公司