專利名稱：存儲電路中動態(tài)存儲單元之更新方法及存儲電路的制作方法
技術領域：
本發(fā)明關于一種用于一存儲電路中更新動態(tài)存儲單元的方法。再者，本發(fā)明關于一存儲電路具有一存儲單元陣列且具有一更新電路用以更新存儲單元。
一動態(tài)存儲單元經常具有一儲存電容，其可以在可開關的模式中經由一存儲晶體管被連接到一位線。存儲晶體管系經由一字線來驅動，存儲晶體管的開或阻擋根據一激活信號來指定。在存儲單元讀取期間，首先存儲晶體管系藉由激活信號被打開且儲存在儲存電容中的電荷涌入連接到存儲單元的位線。
在一動態(tài)存儲電路中，位線在每一例子中以成對方式被配置，一激活信號造成一儲存電路僅被連接到一位線對之位線其中之一。流動到位線之儲存電容的電荷引發(fā)一充電電位差異在位線對之位線上，其系藉由一連接到位線對之感應放大器而放大。在此例中，具有較低電位之位線之充電電位系被充電到一低充電電位以及具有較高電位之位線之電位系被充電到一高充電電位。因此，一方面來說，低儲存電荷系以一信號可在感應放大器的輸出端被讀取的方式被放大且，另一方面來說，被儲存的信號系被寫回到存儲單元讀取，因此被儲存的充電信息在充電信息已經從存儲單元被讀出之后不會遺失。存儲單元遺失電荷，且因此儲存在其中的信息，不僅在存取存儲單元的期間，也在漏電流之中。為了此原因，一集成電路之每一存儲單元習慣性地具有儲存其中的信息再次被寫入。此操作系被稱為更新。
存儲單元本來系藉由對應的字線之一激活來更新，電荷從連接至字線之存儲單元的儲存電容流到一分別的位線對之位線其中之一，其越過字線。在位線上的結果電荷差異系藉由個別的感應放大器來放大，連接到存儲單元之位線電位系被充電至一高或低充電電位，依賴于儲存在存儲單元中的充電信息。由于字線仍然維持激活一段時間，其中感應放大器放大電荷差異，電荷可自位線被放大的電位流回進入存儲單元。
存儲單元之更新系在規(guī)律的間隔被重復，因此在儲存電容中由于漏電流或者類似的其它原因所引起的電荷損失并不會導致充電信息的遺失。在一字線上更新操作之間的時間期間系被選擇以使存儲單元的容量可在每一更新操作期間被確實地讀出。
在一具有動態(tài)存儲單元的存儲電路中循環(huán)的更新操作本質上決定一動態(tài)存儲電路之電流消耗。在此例中，電流消耗系僅部分地被寫入存儲單元的電荷所決定。其它電流消耗明顯的因素包含由周邊裝置電路所占用的電流以及大體上依賴字線之周期性的驅動之頻率。
電流消耗對于動態(tài)存儲電路是一明顯的系數。特別是行動應用，需要電流消耗盡可能的被降低。因次，特別地，動態(tài)存儲單元之更新構成電流消耗中一相當大的因素，因此本發(fā)明之一目的系提供一更新動態(tài)存儲單元之電流節(jié)省方法。本發(fā)明再一目的系提供一存儲電路具有一更新電路騎具有一盡可能低的電流消耗。
目的系由根據申請專利范圍第1項所述之方法以及根據申請專利范圍第8項所述之存儲電路達成。
本發(fā)明之其它優(yōu)點系說明于附屬申請專利范圍中。
本發(fā)明之一第一觀點提供一種方法用于一存儲電路中更新一動態(tài)存儲單元。存儲電路具有配置再一字線以及一位線對之一位線之存儲單元。在讀出之后，位線對之位線電位系被充電到一共享中心電位。在存儲單元讀出期間，字線被激活且在位線對之位線上一由其所引發(fā)之一電荷差異系被分開成一高充電電位以及一低充電電位。在存儲單元更新期間，字線系被激活。位線對之位線充電電位系被分開，依賴存儲單元之充電信息，在一高更新電位以及一低更新電路的方向。在存儲單元更新之后，字線被去能且位線對之位線電位系被充電至一更新中心電位。高更新店位以及更新中心電位之間的電位差異系大于高充電電位以及共享中心電位之間的電位差異。
根據本發(fā)明之方法具有的優(yōu)點為，在更新期間，充電信息系被儲存于存儲單元中一較長的時間。由于增加高更新店位以及更新中心電位之間的電荷差異，高更新電位需要，對于相同的漏電流作用，比關于高充電電位與共享中心電位之間的一電位差異有一較長時間來更新其更新中心電位。結果儲存在存儲單元的電荷被儲存一較長時間，因此存儲單元必須較少頻率地被更新。換句話說，存儲單元更新所使用的更新頻率可因此被降低。
因為機體存儲電路之電流消耗依賴于一大范圍的更新頻率，因此可能降低一存儲電路中的電流消耗。此為可能因為電流消耗系不僅被引導至存儲單元的電荷所決定，且由相同頻率被操作的周邊裝置電路來決定，即，更新頻率。當電荷寫入存儲單元時，即到儲存電容器，大致上線性依賴可能的最小更新頻率且，結果，不可能去達成電流消耗上的一縮減，特別是其可能明顯地降低外圍電路之電流消耗，例如驅動存儲單元。
較佳地，更新存儲單元之充電信息對象之高更新電位系大于從一已定位的存儲單元讀出信息之高充電電位。此表示增加高更新電位與更新中心電位之間之電荷差異之一簡單的可能性，因此，對于更新操作來說，必須使其對感應放大器有用僅僅一電位大于高充電電位，例如用于從存儲單元讀取或寫入。
對于增加電位差異之一再一可能性包含降低更新中心電位關于共享中心電位在存儲單元讀出期間。以此方式，高更新電位以及高充電電位可能被選擇為相似的且，在同時，可能去增加存儲單元中的信息的保存時間。
如一可選擇的，中心電位可能位于低與高更新電位之間的中心，因此分開成一高以及一低更新電位可能大致上對稱于中心電位而被實施。
較佳地，字線在更新期間比在字線之存儲單元其中之一的讀出期間維持激活一較短的時間期間。因為字線系經常在一高電位被激活，漏電流從字線流過，因此必須維持字線的高電位。如果字線再一較短時間期間被激活，則其中漏電流流自字線之時間期間可被縮減。亦可能以此方式降低字線譯碼器之電流消耗其根據激活信號來激活字線。
其可能提供的是存儲單元之更新系以一自身更新操作來實施。一自身更新操作系被開始如果存儲電路不被存取一相對長的時間。在存儲電路中所提供之一自身測試電路接著確認更新藉由存儲電路自身而無外部的控制被執(zhí)行。
再一選擇，中心電位亦可能位于低以及高充電電位之間的中心，如同在存儲單元讀出期間所使用。
在一字線之存儲被周期性地更新之后的更新周期系較佳地僅在第一更新之后在一寫以及/或讀的存取到相關存儲單元之后增加，因為僅在其后在高更新電位以及更新中心電位之間增加的電位差異系可用于存儲單元。此提供特別是當高更新電位關于高充電電位系被增加。
本發(fā)明之一再一觀點提供一存儲電路具有一存儲單元陣列具有一存儲單元配置在一字線以及一位線對。存儲電路具有一更新電路用以更新存儲單元。對于更新存儲單元，更新電路激活字線以供應存儲單元之充電信息對象到位線對之位線其中之一。位線對系被連接到一感應放大器以分開位線對之位線之間的電荷差異成為一高充電電位以及一低充電電位。更新電路系更被配置以此方式以使用一高更新電位以及一低更新電位到感應放大器在更新期間，因此，在更新期間，位線對之位線其中之一的電位系在高更新電位的方向被充電以及位線對之其它位線系在低更新電位的方向被充電。在此例中，根據本發(fā)明，高更新電位系大于高電荷電位。
在此方式中，為了更新目的，位線在字線激活之后，取得一較高電位由于從存儲單元流動之電荷被拉到一較高電壓電位比高充電電位經常被達成在相關存儲單元讀出期間。因為字線仍然激活直到具有高更新電位之位線已經幾乎或完全被達到高更新電位，此電位系被寫回到存儲單元，即儲存電容器。一較高的電荷在存儲單元中具有結果為存儲單元電荷與在去能字線之后充電到位線之中心電位之間的電位差異系大于當存儲讀取以及/或寫到存儲單元且存儲單元因此留住充電信息時間長于一存儲單元被充電僅到高充電電位。在此方式中，儲存在存儲單元中的充電信息可更加可靠地被儲存。
其可能被提供的是更新電位實施存儲單元之一第一更新在一寫/讀存取到存儲之后的一第一時間期間之后且實施存儲單元之一再一更新在一第二時間期間之后，第一時間期間少于第二時間期間。第一時間期間系由最大時間來決定，其中存儲單元之充電信息可被可靠地讀出。因為存儲單元，即儲存電容器，可被充電至多具有一高充電電位在寫/讀存取之后，存儲單元之第一更新必須被實現(xiàn)再一第一時間期間，在其后存儲單元之充電信息不會遺失。因為第一更新系以一高更新電位實現(xiàn)，其系必須-在存儲單元根據儲存的信息被以一高電位充電的例子中-實行第一更新在一比隨后另外的更新操作更短時間期間之后。
其可能提供的是更新電路，在存儲單元之更新期間，留下字線被激活僅僅直到具有較高電位之位線對之位線具有一充電電位較高一經定義電位量，當在一寫/讀存取之后期間一高充電電壓系被寫入到存儲單元。此使其可能去確認存儲單元之充電信息在更新操作期間系被留住一較長時間。此外，較短時間期間的結果，其中字線被激活，其可能去降低漏電流在字線上于被激活的狀態(tài)中因為字線系在一高電位僅維持一較短時間期間。
一本發(fā)明之再一觀點提供一另外的存儲電路。存儲電路具有一充電等化裝置用以在存儲單元已經讀出以及/或寫入之后充電位線對之位線到一共享中心電位。更新電路系被連接到充電等化裝置以此方式在存儲單元之更新之后來充電位線對之位線到一更新中心電位。在此例中，更新中心電位系被選擇少于共享中心電位。此亦使其可能去增加更新期間高更新電位以及被偵測關于存儲單元之充電信息之電位之間的電位差異，因此電荷系被留住一較長時間。此不需要的是高更新電位被選擇為較大于高充電電位，因此其不必須增加在感應放大器之驅動中的電路結構。
本發(fā)明之一較佳實施例系更加詳細被解釋于下參考隨附的圖標，其中第1圖顯示根據本發(fā)明從一存儲電路之一細部；第2圖顯示根據先前技藝用于更新一動態(tài)存儲單元之方法之一計時圖標；第3圖顯示根據本發(fā)明用于更新一存儲單元之方法之一計時圖標；第4圖顯示一圖標說明存儲單元之一放電由于漏電流；以及第5圖顯示根據本發(fā)明之一另外存儲電路之一細部。
第1圖說明從根據本發(fā)明之一存儲電路之一細部圖。存儲電路具有一存儲單元陣列1，其中存儲單元2系被配置在字線WL以及位線對BLP。存儲單元2系以此方式被配置使得一存儲單元2系被配置僅在字線WL以及位線對之一位線BL其中之一之間的交叉點上。
存儲單元2在每個例子中具有一存儲晶體管T以及一儲存電容C。存儲單元2之信息系被儲存如充電信息于儲存電容C中關于一中心電位使用于儲存電容。儲存電容C可經由存儲晶體管T被連接到位線對BLP之位線BL其中之一。存儲晶體管T系被連接到對應的字線藉由其控制輸入端。
在字線WL之激活上，即在字線WL上一從一低電位到一高電位的過度期間，存儲晶體管T系開關到開的狀態(tài)，因此儲存電容C系被連接到位線BL。儲存在儲存電容C中的電荷流到相關的位線BL上且引發(fā)一電荷差異在位線對BLP之兩個位線BL之間。字線WL之激活系藉由一字線譯碼器3被實施，其譯碼一字線地址且激活字線WL之一根據字線位置因此來定位位線對BLP之存儲單元。字線WL在每一次存儲單元2被讀出以及寫入時系被激活。
每一位線對BLP系被連接到一感應放大器4，其，在存儲單元2之激活之后被讀取，放大存在于位線BL上的電荷差異。感應放大器4系以此方式被裝配以提高位線BL其顯出兩位線電位之較高的電位在一高充電電位方向且提高位線BL之電位其顯出兩位線電位到一較低充電電位之較低電位。此增加在兩位線對BLP之位線BL上的電荷差異。
字線WL維持激活直到放大操作大致上結束，因此儲存電容C的電荷，其系一開始由于流到對應的位線上而遺失，再次被充電到對應的充電電位在藉由感應放大器4的放大操作期間。僅當時為字線WL被去能，因此充電信息，其接著已經被寫回存儲單元2，被保存。在同時，感應放大器4輸出在兩數據線5之電位差異，因此符合存儲單元讀取之充電信息的數據可被輸出外部地經由一信息總線。
一旦已定位的字線WL已經被去能且讀出的信息已經經由數據線5被讀出，位線對BLP之位線BL必須被返回到一共享中心電位接著以使在位線對BLP之相同或下一存儲單元2可計算。在此例中，中心電位必須位于一電位范圍其中感應放大器4可最佳地偵測一小電荷差異在兩位線BL上且可以放大其正或負方向。因此，電荷差異在中心電位的范圍中應該可以在一較低電壓電位以及一較高電壓電位的方向放大到一足夠的量。
感應放大器4之高與低充電電位系藉由一控制電路6被提供，其，為此目的，系被連接到感應放大器4經由一第一電位線路7用于低充電電位以及一第二電位線路8用于高充電電位。一接地電位系較佳地被供應作為低充電電位經由第一電位線路7。
一旦充電信息在一讀取操作或一寫入操作之后已經被寫入儲存電容C，儲存電容經由漏電流失去電荷。漏電流具有儲存電容C的電荷接近中心電位的效果，因此較少電荷可流到相關的位線上當存儲晶體管被激活時。在位線對之位線之間的電位差異之一特定起增值之下，感應放大器4不能接著偵測且可靠地放大位線BL上過小的電荷差異。特別是當一正電荷被儲存在儲存電容C時，其拉高被連接的位線BL到一較高的電位，漏電流相較于一儲存電容C系特別大，其已經儲存一負的電荷(關于中心電位)其拉高位線在一較低充電電位的方向。
在儲存電容C之電荷因此掉到一特定起增值之下之前，因此需要更新存儲單元2中的充電信息。在更新期間，以與一讀出或寫入操作期間相同的方法，連接到存儲單元2之字線WL系被激活。此具有效果為殘余的電荷在儲存電容C中流到被連接的位線BL上且感應放大器4分開位線對BLP之位線BL之充電電位。那就是說，經常地，電位其中之一系被拉到一低充電電位以及個別的其它位線之電位系被拉到一高充電電位。低與高充電電位系被感應放大器4藉由控制電路6指定。
存儲單元2系在周期時間間隔被更新，其中一字線WL在其它為了更新存儲單元2被激活之后位于其上。字線譯碼器3以及其它外圍電路(未顯示)在以對應的更新頻率造成更新周期之更新期間系被驅動。此引起，在字線譯碼器3以及其它外圍電路中，一電流消耗系大體上依賴于更新頻率。
此發(fā)明的一目的系降低更新頻率，因此其可能降低存儲電路之電流消耗。此在其中被達成的是，在存儲單元2之更新期間，感應放大器4系被供應以一低更新電位以及一高更新電位經由第一以及第二電位線路7，8。高更新電位，特別地，系大于高充電電位因為一正電荷，特別地，在儲存電容C中相較于儲存電容C中一負儲存電荷系易受到較高漏電流的影響。低更新電位較佳地實質上符合低充電電位，因此其系不需要提供一電位來源用于提供一分開的低更新電位。
為此因素，存儲電路6具有一第一電位來源9以及一第二電位來源10。第一電位來源9供應高充電電位藉其感應放大器4系被供給如果一充電信息對象系傾向于從一存儲單元2被讀取。如果沒有充電信息傾向被讀出，而僅坐落在位線對之存儲單元的內容被更新，則第二電位來源10系被連接到第二電位線路8以使高更新電位可用于感應放大器4。
一轉換開關11系配置在第二電位線路8以及第一與第二電位來源9，10之間，其轉換在一讀/寫模式以及一更新模式之間的開關改變根據從一更新電路13之一控制信號。
在讀/寫模式期間，高充電電位出現(xiàn)在感應放大器4系朝上地藉由一快速存取到存儲單元的時間傾向可能而被限制。越大電荷差異進入感應放大器其中放大位線BL之電位，則位線之充電電位再次被等化為一共享中心電位的時間需求越長。此局限一存儲單元可在一先前存取到相同位線之一存儲單元之后被存取的迅速性。為了此因素，在現(xiàn)今習慣上的存儲電路中，高充電電位系被限制在接近1.8伏特。
因為存取時間在更新操作期間系實質上不重要，其系需要在更新模式中增加儲存在儲存電容C中的電荷相關于正常儲存在讀/寫模式中的電荷，且如此做以接受充電電壓在位線BL上之等化將藉此被拉長。此系不為關鍵性的因為可能拉長周期性的更新之間的時間周期，藉其亦拉長個別的字線激活之間的時間期間。
更新電路13系根據一外部指定的更新指令被激活且系被連接到字線譯碼器3以指定更新地址，根據字線WL，在其上存儲單元系傾向于被激活以用來更新。
控制單元6此外控制一等化晶體管12，其系被連接在每一位線對BLP之位線之間且連接位線到彼此根據一等化信號，藉其等化在位線上的電荷。因此，一中心電壓VBLEQ系通常被假設，其系在具有較高充電電位之位線以及具有較低充電電壓之位線之間。
第2圖說明一計時圖標指示時間信號量變曲線在字線激活信號以及位線對之位線上的電壓之間。其可看到的是，在字線WL激活之后，即字線WL設定從一低電位到一高電位，連接到對應的位線對BLP之存儲晶體管T系被激活，因此存儲單元2被連接到的位線BL之電位提高給予儲存電容關于中心電位VBLEQ一對應高的電荷，而互補的位線/BL之與其相關的電位在中心電位維持不變。在一瞬間TA，感應放大器4開始放大被偵測的電荷差異且提高具有較低充電電壓之位線，即存儲單元不配置于其上之位線，在一低充電電位的方向，例如接地電位，以及較高充電電位之位線系出現(xiàn)在高充電電位VBLH之方向。
字線維持激活直到充電電位在位線已經大致上到達由感應放大器之位線指定所需要的值，因此電位系以一電荷的形式被寫回儲存電容C。字線一被去能，儲存在儲存電容中的充電信息就被保持，無關于位線之電位在去能之后再次被等化的事實。
等化系以藉由控制電路6驅動之等化晶體管12的協(xié)助實現(xiàn)。時間期間直到去能字線系被稱為TRAS且字線之去能與兩個字線之中心電位之到達之間的時間期間稱為TRP。
第3圖說明字線激活信號以及位線對BLP之位線BL在更新操作期間之充電電位依照根據本發(fā)明之方法。第3標說明字線激活信號以及以一虛線方法習慣上存儲模塊之位線上的充電電位之量變曲線。虛線說明大致上符合根據第2圖之信號曲線。
由于高充電電位藉由一差異電壓值ΔV增加到高更新電位，首先中心電位VBLEQ改變，其系被假設基于位線BL上的等化晶體管12激活之上。從那繼續(xù)進行，儲存電容C之充電信息系被使用于位線以及感應放大器4系隨后被激活，即在TA瞬間，因此具有較高充電電位之位線電位被拉到高讀取電位且具有較低充電電位之位線電位系被拉到低讀取電位，其符合所示范例中之低充電電位。
字線WL之去能實質上終止寫入充電信息回到儲存電容C的步驟。此可被實現(xiàn)當高或低更新電位一到達位線上。然而，其亦可在高更新電位達到之前以及瞬間電位在位線上超出高充電電位之后被實現(xiàn)。由于高更新電位，在位線上的電壓曲線的梯度系實質上較高，因此高充電電位系被達到或者超過一較短的時間。此更加使得縮短字線激活信號之激活時間為可能，且因此降低時間期間其中漏電流在激活時間期間從字線流過。此亦可作出一貢獻來降低存儲電路之電流消耗。
第4圖說明保留時間TREF，其系為時間期間，在期間存儲單元之充電信息-給予一儲存電荷大于中心電壓-可被迅速地讀出且沒有任何錯誤或可被迅速地更新且無任何錯誤，如何依賴于高充電電位或高更新電位。其可被看出的是高更新電位中關于高充電電位VBLH的增加造成一不非明顯的增加保留時間為ΔT，在期間，存儲單元之充電信息系被維持。增加時間期間TREF的原因是位線電位起因于最小電位差異在位線之間在存儲單元已經連接到位線其中之一之上系被沖擊僅在一較長時間期間之后。在存儲單元之充電電位之一增加因此導致保留時間TREF拉長一差異時間ΔT。
本發(fā)明的例子中不可或缺的是增加中心電壓VBLEQ以及高更新電位之間的距離，藉其增加電壓范圍，儲存電容之充電電位系因此被容許衰退。此可能由于高充電電位在更新期間被增加到一高更新電位，中心電壓VBLEQ同樣地被增加如果中心電壓VBLEQ，如同在第1圖中所示之電路圖，實質上起因于高充電電位以及低充電電位之等化。因此，存儲單元之充電電位藉由電壓差異系被容許衰退更多，且增加大約高更新電位以及高充電電位之間的差異的一半。
第5圖說明本發(fā)明再一實施例。在此實施例中，不可或缺的是中心電位系不被藉由一等化晶體管12在去能對應的字線之后來等化位線之充電電位來達到，而中心電位系被指定藉由一固定的電位來源。此系實質上藉由兩個額外的等化晶體管14被實現(xiàn)，其控制端系被連接到控制單元6，且兩額外等化晶體管14系因此依照一對應的控制信號同時地被激活或關上。
額外的等化晶體管14系以串聯(lián)方式被連接，一中心電位自一第三電位來源15被使用于晶體管14之間。第三電位來源15提供一中心電位到其每一位線對之位線在讀/寫模式中在去能字線之后系被充電。一第四電位來源16系被提供，其可被連接到額外的等化晶體管14以相同的方式如第三電位來源15經由一額外的改變開關17。第四電位來源16提供一等化中心電位，其系少于由第三電位來源15所提供之中心電位。額外的轉換開關17系被連接于更新電路13之控制下，因此在更新期間，位線被充電到被降低的更新中心電位當個別的字線WL一被去能時。
其亦可能，依照一再一實施例，增加高更新電位關于高充電電位，但是維持中心電位在相同電位等級在讀/寫操作以及更新操作期間均如此。此相同地使其可能去增加電壓范圍超過，儲存電容C之充電電位在更新操作期間系被容許衰退。
有關的事物系實質上為一增加電位范圍的母體，其中存儲單元仍然可以被正確地讀出在更新期間。
位線充電逆轉之電流消耗系由于一增加的高更新電位被增加，但是此增加的電流消耗系再次藉由拉長的更新周期補償且因此較少的每單位時間更新存取。因此，更新存儲單元的方法的優(yōu)點主要地存在外圍電路之電流的節(jié)省，其驅動存儲單元陣列1。在一傳統(tǒng)存儲模塊用與不用根據本發(fā)明之更新方法之一典型的電流分布系說明于下表
所說明的數值關于一存儲電路其中高充電電位將被增加0.1伏特。在范例中顯示，此導致更新周期的拉長10％且因此造成整體電流節(jié)省之一降低接近4％。
當讀/寫操作與更新操作之間改變，更新周期系被容許拉長依照增加的更新電壓僅當高更新電位已經被寫入至少一次到存儲單元中，其系傾向被更新。
特別地，其系有利于實行根據本發(fā)明的方法，在一自身更新模式期間。在自身更新模式期間，更新操作的控制系藉由存儲電路來執(zhí)行，特別是藉由更新電路13，且系不被外部指定。為了控制自身更新模式，一開始信號以及一停止信號被傳送從一控制電路到存儲模塊，沒有其它命令在開始信號以及停止信號之間被送到存儲模塊。
如果，在自身更新模式中，一更新在更新模式之時間臨界終點期間系被執(zhí)行，則一具有習慣上計時的傳統(tǒng)更新操作必須被執(zhí)行以避免來自于其之計時沖突。
參考符號列表1存儲單元陣列2存儲單元3字線譯碼器
4感應放大器5數據線6控制電路7第一電位線路8第二電位線路9第一電位來源10 第二電位來源11 轉換開關12 等化晶體管13 更新電路14 另一等化晶體管15 第三電位來源16 第四電位來源17 另一轉換開關WL 字線BL 位線BLP 位線對
權利要求
1.一種用于更新一存儲電路中之一動態(tài)存儲單元的方法，該存儲單元(2)配置于一字線(WL)以及一位線對(BLP)之一位線(BL)，在該存儲單元(2)的讀取期間，該字線(WL)被激活且在該位線對(BLP)之該位線(BL)上隔離其所引發(fā)的一電荷差異為一高充電電位以及一低充電電位，在讀取之后，該位線對(BLP)之該位線(BL)之電位被充電到一共享中心電位，在該存儲單元(2)的更新期間，該字線(WL)被激活，以及該位線對(BLP)之位線(BL)的充電電位被分離，依賴該存儲單元(2)的充電信息，在一高更新電位以及一低更新電位的方向，以及，在該存儲單元(2)的更新之后，該字線(WL)被去能且該位線對(BLP)之位線(BL)的電位被充電到一更新中心電位，其中在該高更新電位以及該更新中心電位之間的電位差異系大于高充電電位以及中心電位之間的電位差異。
2.根據申請專利范圍第1項所述之方法，其中該高更新電位系大于該高充電電位。
3.根據申請專利范圍第1或第2項所述之方法，其中該中心電位系大于該更新中心電位。
4.根據申請專利范圍第2項所述之方法，其中該中心電位位于該低以及高更新電位之間的中心。
5.根據申請專利范圍第1至第4任一項所述之方法，其中該字線(WL)在更新期間比在讀取存儲單元(2)其中之一期間具有一較短時間期間維持激活。
6.根據申請專利范圍第1至第5任一項所述之方法，其中該存儲單元(2)之更新系實施于一自身更新操作中。
7.根據申請專利范圍第1至第6任一項其中一項所述之方法，該更新周期之時間期間之后該存儲單元(2)系周期性地被更新而在一寫以及/或讀的存取到該存儲單元(2)之后在該第一更新之后被增加。
8.根據申請專利范圍第7項所述之方法，其中該更新電路(13)在一讀/寫存取到該存儲單元(2)之后的一第一時間期間之后實施該存儲單元(2)之一第一更新且在一第二時間期間之后實施一進一步的更新，該第一時間期間少于該第二時間期間。
9. 根據申請專利范圍第7或第8項所述之存儲電路，其中該更新電路(13)，在該存儲單元(2)的更新期間，留下該字線(WL)激活僅到具有該較高電位的該位線對(BLP)之位線(BL)具有一較高一經定義電位量的充電電位，如同在一寫/讀存取之后。
10.根據申請專利范圍第7至第9任一項所述之存儲電路，其中該更新電路(13)，在更新之后，將該位線對(BLP)之該位線(BL)充電到一更新中心電位，該更新中心電位大概位于高與低更新電位的中心。
11.一存儲電路具有一存儲單元陣列(1)有一存儲單元(2)配置在一字線(WL)以及一位線對(BLP)，且具有一更新電路(13)用以更新該存儲單元(2)，該更新電路(13)，在該存儲單元(2)的更新期間，激活該字線(WL)以供應該存儲單元(2)之充電信息到位線對(BLP)之該位線(BL)其中之一，該位線對(BLP)被連接到一感應放大器以將該位線對(BLP)之位線(BL)之間的電荷差異分離成為一高充電電位以及一低充電電位，其中該更新電路(13)系被裝備以在更新期間提供一高更新電位以及一低更新電位到該感應放大器(4)，因此，在更新期間，位線對(BLP)之一位線(BL)之電位系被引到該高更新電位的方向，而位線對(BLP)之其它位線(BL)系被引到低更新電位的方向，一充電等化裝置(14)被提供用以在該存儲單元(2)已經被讀取以及/或寫入之后將該位線對(BLP)之該位線(BL)充電到一共享中心電位，該更新電路(13)系被連接到該充電等化裝置(14)以使該位線對(BLP)之位線(BL)在該存儲單元更新之后充電到一更新中心電位，該更新中心電位比該共享中心電位低。
全文摘要
本發(fā)明系關于一種用于更新一存儲電路中之一動態(tài)存儲單元之方法，存儲單元配置在一字線以及一位線對之一位線，在讀取存儲單元期間，字線被激活且將位線對之位線上其所引發(fā)之一電荷差異分開成為一高充電電位以及一低充電電位，在讀取之后，位線對之位線電位被充電到一共享中心電位，在存儲更新期間，字線被激活，且位線對之位線充電電位被分開，依賴于存儲之充電信息，在一高更新電位以及一低更新電位的方向，且，在存儲更新之后，字線被去能以及位線對之位線電位被充電到一更新中心電位，其中高更新電位以及更新中心電位之間的電位差異大于高充電電位與中心電位之間的電位差異。
文檔編號G11C11/406GK1542840SQ20041003234
公開日2004年11月3日 申請日期2004年4月2日 優(yōu)先權日2003年4月2日
發(fā)明者M·多勒, M 多勒 申請人:因芬尼昂技術股份公司