專利名稱：存儲裝置和半導體器件的制作方法
背景技術：
發(fā)明領域本發(fā)明涉及一種具有特性校正功能的存儲裝置和安裝有這種存儲裝置的半導體器件。
背景技術：
半導體存儲器(下文簡稱為存儲器)是一種典型的存儲裝置，它主要由MOS晶體管配置，具有這些方面的優(yōu)點能夠以比磁記錄介質高的速度來操作；不需要機械驅動部分；幾乎不發(fā)生擊穿；壽命長，等等。典型存儲器中所包括的是易失性存儲器的DRAM(動態(tài)隨機存取存儲器)和SRAM，以及非易失性存儲器的掩模ROM、EPROM、EEPROM、閃速存儲器和鐵電存儲器，等等。其中每種都是用單晶半導體襯底形成的這些存儲器已投入實用并可在市場上大量得到。最近已預期，用單片方式在玻璃基板上形成集成電路和像素部分的工藝，即面板上的系統(tǒng)，在用不昂貴的玻璃襯底形成的平板顯示器方面將要取得進展。由此，促進了利用半導體薄膜的存儲器的實際應用研究。
如上所述，有各種存儲器。在每種存儲器中，存儲單元一般都配置在字線與位線的交叉區(qū)。配置在存儲單元中的是存儲元件和(在許多情況下)用于控制向存儲元件寫入數(shù)據(jù)的開關元件。通過選擇一定的字線和位線，每個存儲單元被選擇，并可以執(zhí)行數(shù)據(jù)的寫入和讀出。
至于用單晶半導體襯底的半導體元件，在同一襯底上的特性變化是很小的，然而，在許多情況下，在襯底或批之間的特性變化是比較大的。存儲器有同樣的問題。在存儲器以不同的批和在不同的襯底上形成的情況下，開關元件或存儲元件的特性往往會在芯片之間變化。另外，由于集成電路等產生的熱量或隨著驅動時間過程的劣化，甚至在同一芯片上特性也。隨時間變化。
另一方面，至于用半導體薄膜形成的存儲器，用作開關元件的半導體元件的特性比用單晶半導體襯底的元件的特性的變化經常要大。特性的均勻性不僅在芯片之間而且在一塊芯片中都很難獲得。
作為典型半導體元件的薄膜晶體管(TFT)在用多晶半導體膜形成時，比用非晶半導體膜形成時可以實現(xiàn)高的遷移率和大的導通電流。因而，通過使用用多晶半導體膜形成的TFT作為開關元件，可以在存儲單元中以較高的速度實現(xiàn)數(shù)據(jù)的寫入和讀出。然而，由于在晶粒間界處的缺陷，遷移率、閾值電壓等的特性變化往往會發(fā)生。
如上所述，在用半導體薄膜形成的存儲器中，開關元件或存儲元件的特性往往會在同一芯片的單元陣列中所包含的存儲單元之間變化。除了單元陣列內的變化外，由于如溫度這樣的環(huán)境或劣化引起的同一芯片內的特性隨時間的改變也會發(fā)生，如在使用單晶半導體襯底的存儲器中那樣。
在開關元件或存儲器元件的特性被改變時，包括數(shù)據(jù)的寫入、保持和讀出在內的一系列的操作也許受到干擾。例如，在某存儲單元中，也許不是為擦除而適當?shù)貙懭牖騼Υ鏀?shù)據(jù)，或者，因為讀出數(shù)據(jù)占用很長時間，也許不執(zhí)行準確的讀出數(shù)據(jù)。于是，一般要確定芯片的技術規(guī)格，以便在實際操作存儲器時，在所有存儲單元中都一般地執(zhí)行系列操作而無失效。電源一般具有確定的技術規(guī)格。需要留有裕量地設計芯片，以便能操作其特性最劣化的存儲單元。
然而，在多個存儲單元中或在組成一個單元陣列的所有存儲單元中，字線的電位是共用的。因而，當字線的電位根據(jù)其特性是劣化的存儲器或存儲單元來確定時，字線電位的絕對值對于其它存儲器或存儲單元來說太大，造成不必要的增加的功耗。在一些情況下，字線電位的這個太大的絕對值也許引起其特性是優(yōu)越的而不是劣化的存儲器或存儲單元中的開關元件或存儲元件的特性劣化。當特性變化很大時也許會看到這種趨勢。

發(fā)明內容
鑒于上述情況，本發(fā)明的主要目的是提供一種存儲裝置，這種存儲裝置能夠在抑制功耗的同時在所要求的操作條件下操作，以及提供使用這種存儲裝置的半導體器件。
為解決上述問題，在按照本發(fā)明的存儲器中，提供用于在多個電位中選擇操作存儲單元的電源電位的選擇電路和用于供給選擇電路以多個電位的電源電路。該選擇電路包括用于存儲要被選擇的電位的數(shù)據(jù)的存儲電路。
為使電位最優(yōu)化而使用的硬件不限于選擇電路和電源電路?？梢栽诖鎯ζ髦刑峁┯糜谶x擇存儲電路和寫入數(shù)據(jù)的譯碼器和選擇器。在存儲器中不一定提供該譯碼器和選擇器，可以將它們作為存儲器接口芯片連接到CPU上，以控制用于在一個或多個存儲器中的執(zhí)行最優(yōu)化的每個硬件。
按照本發(fā)明，如用存儲器中提供的諸如選擇電路或電源電路這樣的硬件選擇和設定用于在所要求的操作條件下操作存儲器的最優(yōu)電位。
利用CPU(中央處理裝置)由軟件控制用于設定最優(yōu)電位的一系列操作。具體地說，通過重寫入儲存在存儲電路中的數(shù)據(jù)來改變多個電位中要被選擇的電位。用這種方式，在所選擇的電位供給存儲單元時斷定存儲單元的操作狀態(tài)。視該操作狀態(tài)，選擇對應于所要求的操作條件的最優(yōu)電位和在設定電位的存儲電路中儲存所選電位的數(shù)據(jù)。根據(jù)其特性是最劣化的存儲單元，按從公用布線供給其電位的列或行來執(zhí)行矩陣存儲器中的電位最優(yōu)化。在實際操作存儲單元時，最優(yōu)電位可以由選擇電路選擇并供給存儲單元。
例如，在最優(yōu)化字線的電位的情況下，要從電源電路對選擇電路供給的多個電位被選擇和供給每條字線以操作每個存儲單元。用這種方式，用于在所要求的操作條件下操作存儲單元的電位被軟件選出。在實際操作存儲器時，所選出的最優(yōu)電位被選擇電路選擇并供給字線。
要注意到，不僅字線的電位，而且預充電電位和要被供給每個存儲單元的電源電位，即，所有與存儲器操作有關的信號電位和電源電位可以被最優(yōu)化。在這種情況下，對用于供給存儲單元要被最優(yōu)化的信號電位或電源電位的相應布線提供選擇電路。如上所述，通過由軟件控制信號或電源的電位，也可以最優(yōu)化存儲單元的存取時間和功耗。
雖然從電源電路供給選擇電路的多個電位可以是固定的，但多個電位本身可以按最優(yōu)化改變。在這種情況下，在電源電路中提供用于儲存多個電位作為數(shù)據(jù)的存儲電路，而寫入到存儲電路的數(shù)據(jù)在最優(yōu)化時被重寫入。
用戶可以適當選擇最優(yōu)化所需的操作條件，而最優(yōu)電位可以根據(jù)所需的操作條件而有所不同。操作條件不限于一個，最優(yōu)化時可以滿足多個操作條件。雖然操作條件由功耗、操作速度、不正常操作的存儲單元的比例等代表，然而可以執(zhí)行最優(yōu)化以滿足其它操作條件。
在用單晶半導體襯底的存儲器中，不同的襯底上形成的存儲器之間的特性變化并不很小，而在一些情況下，同一存儲器中的存儲單元之間的特性變化在可允許的范圍內。在這種情況下，可以不按存儲單元檢查操作來執(zhí)行供給多個存儲器的電位的最優(yōu)化。通過只檢查被選作樣品的一個或多個存儲單元的操作粗略斷定整個存儲器的特性，例如可以最優(yōu)化在所有存儲器中為公用的電位。另外，不必為每條字線提供選擇電路，可以為所有字線提供一個選擇電路。
要注意到，諸如掩模ROM、DRAM、SRAM、EPROM、EEPROM、閃速存儲器和FRAM之類的任何矩陣存儲器均可適用于本發(fā)明的存儲器。
用上述配置有可能抑制存儲器中的存儲單元之間或者在不同的芯片上的存儲器之間的特性變化。另外，按照本發(fā)明，可以抑制功耗，并且可以按照操作條件最優(yōu)化電位。也有可能抑制由于供給太高或太低電位引起的開關元件或存儲元件的特性的劣化。
本發(fā)明的存儲器包括作為硬件用于電位最優(yōu)化的選擇電路、電源電路等，用CPU由軟件執(zhí)行電位最優(yōu)化。在最優(yōu)化的一系列操作不由程序而由專用硬件控制的情況下，必然在存儲器中提供大規(guī)模的和復雜的硬件。在這種情況下，提供電位最優(yōu)化功能時很難減少半導體器件的尺寸和功耗。因而，這是不現(xiàn)實的。另外，由于需要不同的硬件以按照用戶需要而提供，故具有很差的通用性。在本發(fā)明中，通過部分地利用硬件和用軟件控制最優(yōu)化操作，與只由硬件執(zhí)行最優(yōu)化的情況相比，可以簡化存儲器的配置，可以自由得多地執(zhí)行對應于操作條件的最優(yōu)化，以及可以抑制功耗。
要注意到，本發(fā)明的半導體器件包括例如半導體存儲器可應用于其中的微處理器、圖像處理電路和半導體顯示器件的所有半導體器件。半導體顯示器件包括液晶顯示器件、在每個像素中都包括由有機發(fā)光二極管(OLED)所代表的發(fā)光元件的發(fā)光器件、DMD(數(shù)字微鏡器件)、PDP(等離子體顯示屏)、FED(場發(fā)射顯示器)和其中在它們的驅動電路中利用了使用半導體膜的電路元件的其它顯示器件。
本發(fā)明的存儲器包括作為硬件用于校正的選擇電路和電源電路，通過由軟件控制選擇電路和電源電路來執(zhí)行應用選擇電路和電源電路的單元陣列特性的校正。如上所述，通過部分地利用硬件和由軟件執(zhí)行校正，可以更自由地執(zhí)行對應于操作條件的最優(yōu)化，并且，與只由硬件執(zhí)行校正的情況相比，可以簡化存儲器的配置。


圖1是本發(fā)明存儲裝置的配置圖。
圖2是表示本發(fā)明存儲裝置中操作流程的流程圖。
圖3是表示本發(fā)明存儲裝置中操作流程的流程圖。
圖4是本發(fā)明存儲裝置的配置圖。
圖5A和5B是圖4所示存儲單元中提供的存儲元件的截面圖。
圖6A到6D是表示圖4所示存儲單元中提供的存儲元件的操作的圖。
圖7A和7B是圖4所示存儲裝置中包括的單元陣列的配置和時序圖。
圖8是本發(fā)明存儲裝置的配置圖。
圖9是表示本發(fā)明的半導體器件的實施模式。
圖10A到10C是對其應用本發(fā)明半導體器件的電子裝置的視圖。
具體實施例方式將用圖1解釋按照本發(fā)明的存儲器的配置。圖1所示的存儲器是DRAM，所解釋的是其中字線的電位被最優(yōu)化的一個實施模式。
在圖1的存儲器中，參考數(shù)字100表示其中以矩陣形式排列多個存儲單元101的單元陣列。每個存儲單元101包括字線WL、位線BL、用作開關元件的晶體管(通道晶體管)111和電容器112。參考數(shù)字102表示行譯碼器；參考數(shù)字103表示列譯碼器；參考數(shù)字104表示選擇器；參考數(shù)字105表示R/W電路；參考數(shù)字106表示選擇電路；以及參考數(shù)字107表示電源電路。選擇電路106包括用作存儲電路的寄存器109。行譯碼器102、列譯碼器103、選擇器104和R/W電路105對應于用來控制存儲單元101的操作的驅動電路。參考數(shù)字108表示對寄存器109的選擇器，為與選擇器104相區(qū)別稱為電位設定選擇器108。參考數(shù)字110表示對寄存器109的譯碼器，為與行譯碼器102相區(qū)別稱為電位設定譯碼器110。電源電壓Vdd和Vss(Vdd＞Vss)被供給電源電路107。
包含作為數(shù)據(jù)的地址的地址(Ax、Ay)被輸入到存儲器芯片。然后，地址Ax被輸入到列譯碼器103，相應的位線BL被選擇器104選擇。地址Ay被輸入到行譯碼器102，相應的字線WL被選擇。在每個存儲單元101中，通道晶體管111的ON/關斷由供給字線WL的信號的電位控制。在字線WL被選擇和通道晶體管111被接通時，數(shù)據(jù)經過所選擇的位線BL被寫入到電容器112或者從電容器112被讀出。
不管寫入還是讀出數(shù)據(jù)都被諸如供給R/W電路105的RE(讀出允許)和WE(寫入允許)這樣的信號選擇。要注意到，用于選擇在其中形成存儲器的芯片(存儲器芯片)的信號CE(芯片允許)可以被輸入到R/W電路105。在寫入被信號RE或WE所選擇時，數(shù)據(jù)通過被選擇器104選擇的位線BL而被寫入；在讀出被信號RE或WE所選擇時，數(shù)據(jù)通過被選擇器104選擇的位線BL而被讀出。
在本實施模式中，多個電位從電源電路107被供給選擇電路106。選擇電路106按照儲存在寄存器109中的數(shù)據(jù)在多個電位中選擇某個電位，并將該電位供給由行譯碼器102選擇的字線WL。用于選擇電位的該數(shù)據(jù)在下文被稱為選擇數(shù)據(jù)，以區(qū)于別要被寫入到存儲單元的數(shù)據(jù)。由選擇電路106選擇的電位可以通過重寫入儲存在寄存器109中的選擇數(shù)據(jù)而被改變。具體地說，在指定給寄存器109的地址被輸入到存儲器芯片時，寄存器109被電位設定譯碼器和電位設定選擇器選擇，選擇數(shù)據(jù)被寫入到寄存器109。
接著解釋的將是用于為減少圖1所示存儲器的功耗而最優(yōu)化字線的電位的一系列操作。字線的電位在被選擇時和未被選擇時之間具有不同的兩個值，這兩個電位都可以被最優(yōu)化。在本實施模式中所解釋的是被選擇時的字線的電位，即用于接通通道晶體管111的電位的最優(yōu)化。
圖2是為減少存儲器功耗的最優(yōu)化的流程圖的例子。首先，如圖2所示，最優(yōu)化供給第一行的字線的電位。也就是說，在對應于該字線的選擇電路106中，重寫入寄存器109的選擇數(shù)據(jù)以設定在選擇時字線的電位的絕對值較小。在這里，字線的電位的絕對值可以被一一減少，或按二個或多個被減少。
接著，使用字線的設定電位，在共用第一行的該字線的存儲單元101中執(zhí)行一系列的操作，包括數(shù)據(jù)寫入、保持和讀出。在共用第一行的字線的存儲單元的每一個中，都檢查所寫入的數(shù)據(jù)是否匹配所讀出的數(shù)據(jù)，以判斷操作是有否問題?？梢园凑沼捎脩粼O定的操作條件適當?shù)卦O定操作是否有問題的判斷基準。例如，在共用第一行的字線的所有存儲單元中所寫入的數(shù)據(jù)匹配所讀出的數(shù)據(jù)的情況可以被判斷為非有問題的，而在共用第一行的字線的存儲單元的至少一個存儲單元中所寫入的數(shù)據(jù)不匹配所讀出的數(shù)據(jù)的情況可以被判斷為有問題的。而在共用第一行的字線的所有存儲單元之中的固定比率的存儲單元或更多存儲單元中所寫入的數(shù)據(jù)匹配所讀出的數(shù)據(jù)的情況可以被判斷為非有問題的。
在操作被判斷為非有問題的時，再重寫入選擇數(shù)據(jù)，以致具有第一行的字線的電位的較小絕對值，判斷操作是否有問題。在另一方面，在操作被判斷為有問題時，在對應于第一行的字線的選擇電路中重寫入已儲存在寄存器中的選擇數(shù)據(jù)，以致具有字線的電位的較大絕對值。此處可以逐一地或按二個或多個增加字線的電位的絕對值。然而，字線的電位的絕對值被設定為在比所減小的范圍窄的范圍內增加。
然后，在共用第一行的字線的存儲單元101中執(zhí)行包括數(shù)據(jù)寫入、保持和讀出的一系列操作，判斷操作是否有問題。也就是說，檢查所寫入的數(shù)據(jù)是否匹配所讀出的數(shù)據(jù)，以判斷操作是否有問題?？梢园凑沼捎脩粼O定的操作條件適當設定操作是否有問題的判斷基準。
在操作被判斷為有問題時，進一步增加電位的絕對值。在操作被判斷為非有問題時，電位作為最優(yōu)的值而被設定，完成了要供給第一行的字線的電位的最優(yōu)化。
接著，以相同的方式最優(yōu)化供給第二行和后續(xù)各行的字線的電位，最終完成所有字線的電位的最優(yōu)化。由于上述的最優(yōu)化，可以用較小的功耗操作存儲器。
雖然用圖2解釋了對于功耗減少的操作條件最優(yōu)化字線的電位的情況，然而，可以對于存儲器的較高的操作速度的操作條件執(zhí)行最優(yōu)化。接著用圖3解釋的將是用于為增加存儲器的操作速度而最優(yōu)化字線的電位的一系列操作。
圖3是為增加存儲器的操作速度而最優(yōu)化的流程圖。典型情況是，存儲器占用比寫入數(shù)據(jù)長的讀出數(shù)據(jù)時間。因而，實現(xiàn)較高操作速度的關鍵之點是縮短數(shù)據(jù)讀出所需要的時間(下文稱為讀出訪問時間)。在本實施模式中，首先設定用于以所要求的速度操作存儲器的讀出訪問時間。然后，檢查在所有存儲單元中在訪問時間內讀出數(shù)據(jù)讀出是否有可能。
具體地說，設定讀出訪問時間，然后設定要被供給第一行的字線的電位。接著，在共用第一行的字線的存儲單元101中寫入數(shù)據(jù)，然后讀出數(shù)據(jù)。在讀出訪問時間后相互比較所寫入的數(shù)據(jù)和所讀出的數(shù)據(jù)，以判斷在設定的讀出訪問時間內數(shù)據(jù)讀出是否有可能。可以按照由用戶設定的操作條件適當?shù)卦O定數(shù)據(jù)讀出是否有可能的判斷基準。例如，只在共用第一行的字線的所有存儲單元中所寫入的數(shù)據(jù)匹配所讀出的數(shù)據(jù)的情況下或者在共用第一行的字線的所有存儲單元之中的固定比率的存儲單元或更多存儲單元中所寫入的數(shù)據(jù)匹配所讀出的數(shù)據(jù)的情況下，可以判斷數(shù)據(jù)讀出有可能。
在判斷數(shù)據(jù)讀出為不可能時，重新設定供給第一行的字線的電位，再檢查數(shù)據(jù)寫入和數(shù)據(jù)讀出的操作。在甚至在嘗試從電源電路107供給的所有電位之后判斷數(shù)據(jù)讀出為不可能的情況下，發(fā)現(xiàn)在設定的讀出訪問時間內的操作是不可能的。因而，可以重新設定讀出訪問時間為更長，可以再檢查數(shù)據(jù)寫入和數(shù)據(jù)讀出的操作。
要注意到，在除了較高操作速度的操作條件外還有功耗減少的操作條件的情況下，通過從最低的電位起檢查操作的相繼選擇字線的電位，可以獲得能夠抑制較多功耗的電位。
在判斷數(shù)據(jù)讀出為可能時，設定供給第二行和后續(xù)各行的字線的電位，以相同的方式檢查操作。最終完成對所有字線的電位設定和操作檢查。通過如上所述的一系列操作，可以最優(yōu)化字線的電位，以致按照讀出訪問時間操作存儲單元。另外，判斷設定的讀出訪問時間內的操作為可能時，可以重新設定訪問時間為更短，可以再檢查在所有存儲單元中的操作。通過利用上述配置，有可能選出可以在其內從存儲單元中讀出數(shù)據(jù)的較短的讀出訪問時間。
軟件按照上述流程圖執(zhí)行這些最優(yōu)化。另外，只通過重寫軟件就可以對各種應用執(zhí)行最優(yōu)化。在需要儲存在存儲器中的數(shù)據(jù)的情況下，有可能將數(shù)據(jù)暫時轉移到另一個存儲器和在最優(yōu)化后替換它。
在存儲器或安裝該存儲器的半導體器件作為產品的裝運之前，或者在裝運之后接通安裝該存儲器的半導體器件時，可以執(zhí)行由圖2和圖3表示的最優(yōu)化。在裝運之后而不是裝運之前未執(zhí)行最優(yōu)化的情況下，用非易失存儲器作為寄存器。在沒有對存儲器的訪問，例如數(shù)據(jù)寫入或數(shù)據(jù)讀出時，也可以執(zhí)行最優(yōu)化。
在本實施模式中所解釋的是為本發(fā)明的存儲器之一的增益單元型的DRAM和用于設定供給DRAM的存儲單元的電位的方法。
圖4表示按照本實施模式的存儲器的配置。參考數(shù)字300表示在單元陣列中提供的存儲單元之一。雖然圖4上只表示了一個存儲單元300，然而，實際上在單元陣列的矩陣中提供多個存儲單元300。在本實施模式中，存儲單元300包括位線BL、二條字線WLb和WLf、源線SL和用作存儲元件和開關元件的TFT 302。
參考數(shù)字303表示行譯碼器；304a和304b表示選擇電路；305表示電位設定選擇器；306表示電位設定譯碼器；以及307表示電源電路。選擇電路304a和304b分別包括用于儲存選擇數(shù)據(jù)的寄存器308a和308b、用于從電源電路307中選擇要被供給選擇電路304a和304b的電位的開關309a和309b、以及用于控制所選擇的電位供給由行譯碼器303選擇的字線WLb和WLf的開關310a和310b。
分別對應于字線WLb和WLf提供選擇電路304a和304b。按照本實施模式，從電源電路307中供給對應于字線WLf的選擇電路304a以3個電位Vf0、Vf1和Vf2。從電源電路307中供給對應于字線WLb的選擇電路304b以3個電位Vb0、Vb1和Vb2。要注意到，雖然在本實施模式中從電源電路307供給選擇電路304a和304b中的每一個以3個電位，然而，本發(fā)明不限于此。可以從電源電路307供給選擇電路304a和304b 4中的每一個以兩個、四個或更多個電位。
分別由儲存在寄存器308a和308b中的選擇數(shù)據(jù)控制開關309a和309b。具體地說，開關309a不是選擇電位Vf1就是選擇電位Vf2，而開關309b不是選擇電位Vb1就是選擇電位Vb2。由從行譯碼器303供給的信號和PE(清除允許)信號來控制開關310a和310b。
具體地說，由信號PE選擇由開關309a選擇的電位Vf0或Vf1或Vf2，經過由行譯碼器303選擇的開關310a供給字線WLf以該選擇的電位。由信號PE選擇由開關309b選擇的電位Vb0或Vb1或Vb2，經過由行譯碼器303選擇的開關310b供給字線WLb以該選擇的電位。
對應于寄存器308a和308b中的每一個的地址被輸入到存儲器芯片，寄存器308a和308b由電位設定譯碼器306和電位設定選擇器305選擇，輸入數(shù)據(jù)被寫入到其中。
要注意到，在本實施模式中被最優(yōu)化的是要被供給2條字線WLf和WLb的電位，盡管本發(fā)明的配置不限于此。在存儲器中可以如此提供諸如選擇電路、電源電路、電位設定選擇器和電位設定譯碼器這樣的硬件，以致字線WLf和WLb中只有一條能被最優(yōu)化。供給源線SL或位線BL的電位也可以像字線WLf和WLb一樣被最優(yōu)化。
接著，將解釋圖4所示的DRAM中包含的TFT 302的結構。
圖5是圖4所示的TFT 302的截面圖。在本實施模式中用作存儲元件的TFT 302包括2個電極(下文稱為第一棚電極501和第二棚電極502)、有源層503、第一絕緣膜504和第二絕緣膜505。有源層503包括源區(qū)506、漏區(qū)507和夾在中間的溝道形成區(qū)508。
如圖5A所示，有源層503夾在第一棚電極501與第二棚電極502之間。第一絕緣膜504夾在第一棚電極501與有源層503之間，而第二絕緣膜505夾在第二棚電極502與有源層503之間。
有源層503的結構不限于圖5A所示的結構。例如，在有源層503中可以包含與第一棚電極501或第二棚電極502重疊的一個或多個LDD(輕摻雜漏)區(qū)或雜質區(qū)。另外，可以利用其中溝道形成區(qū)508的一部分不與第一棚電極501或第二棚電極502重疊的結構。
借助于要被供給第一棚電極501、第二棚電極502、源區(qū)506和漏區(qū)507的電位，可以控制DRAM的各種操作。按照本實施模式，通過利用伴隨碰撞電離的對溝道形成區(qū)的電荷積累，在上述TFT中執(zhí)行數(shù)據(jù)寫入和數(shù)據(jù)讀出。具體地說，用供給源區(qū)506和漏區(qū)507的電位能夠控制在數(shù)據(jù)寫入(程序)時的碰撞電離。
圖5B表示表示碰撞電離期間空穴被積累的狀態(tài)的模式圖。圖5B是圖5A所示的TFT的放大圖。在該圖中，通過字線WLb供給第一棚電極501以電位Vb，以及通過字線WLf供給第二棚電極502以電位Vf。另外，通過源線SL供給源區(qū)506以電位Vs，以及通過位線BL供給漏區(qū)507以電位Vd。
通過提升漏電壓(被稱為Vds)可以引起碰撞電離，通過從漏區(qū)507的電位Vd減去源區(qū)506的電位Vs獲得該漏電壓。調整該漏電壓Vds，以致使電場高到足以使載流子達到電離的閾值能量。引起碰撞電離的漏電壓Vds的值依賴于TFT的結構或特性，具體地說，例如有源層的結晶度或雜質濃度而有所不同。按照本發(fā)明，設定漏電壓Vds的值，以致數(shù)據(jù)能按照由于碰撞電離引起的閾值電壓或漏電流的變化而被寫入或讀出。
在碰撞電離發(fā)生時產生電子-空穴對，所產生的電子流入到漏區(qū)，空穴流入到源區(qū)。在如圖5B中用“+”表示的溝道形成區(qū)508中積累一些空穴。通過使第一棚電極501的電位Vb比源區(qū)的電位Vs低，可以控制并進而保持要被積累的空穴的數(shù)量。
在空穴被積累時，在溝道形成區(qū)508的第一棚電極501側的電位按照空穴的數(shù)量被提升，由此TFT的閾值電壓也像漏電流一樣被增加。通過利用按照碰撞電離而改變的閾值電壓或漏電流能讀出數(shù)據(jù)。數(shù)據(jù)的每個位可以有2個狀態(tài)或者3個或更多個狀態(tài)。
接著，將利用圖6A到6D解釋用于在每個操作控制用于儲存數(shù)據(jù)的TFT的電位的方法。
首先解釋數(shù)據(jù)寫入(程序)的操作。圖6A表示TFT電路圖的一個例子和數(shù)據(jù)寫入時供給每個部分的電位。注意，圖6A到6D上所示的是在對DRAM儲存具有2個狀態(tài)的數(shù)據(jù)的情況下的例子。
在寫入數(shù)據(jù)時，設定通過從第二棚電極的電位Vf減去源區(qū)的電位Vs獲得的棚電壓(被稱為Vgs)比TFT的閾值電壓Vth高，借此把TFT接通。根據(jù)是否由碰撞電離積累空穴來改變漏電壓Vds。在由碰撞電離積累空穴的情況下，設定漏電壓Vds等于或高于引起碰撞電離的電壓(這里被稱為Vip)，如圖6A的左圖所示。另一方面，在故意不積累任何空穴的情況下，設定漏電壓Vds低于電壓Vip，如圖6A的右圖所示。那么，在兩種情況下，均保持第一棚電極的電位Vb低于源區(qū)的電位Vs，以便保持溝道形成區(qū)中的電荷狀態(tài)。
在圖6A中，在左圖中假定，Vs＝0伏，Vd＝5伏，Vb＝-5伏，以及Vf＝3伏；而在右圖中假定，Vs＝0伏，Vd＝2伏，Vb＝-5伏，以及Vf＝3伏。
圖6B表示TFT電路圖的例子和在保持在圖6A已寫入的數(shù)據(jù)(保持)時供給每個部分的電位。在保持數(shù)據(jù)時，設定棚電壓Vgs等于或小于閾值電壓Vth(Vgs≤Vth)，以致保持所寫入的數(shù)據(jù)，借此關斷TFT。為了在保持電荷狀態(tài)的同時不引起碰撞電離，設定Vds近似等于0(Vds0)，保持第一棚的電位Vb比源區(qū)的電位Vs低。
在圖6B中假定，Vs＝2伏，Vd＝2伏，Vb＝-5伏，以及Vf＝0伏。
圖6C表示TFT的電路圖的例子和在讀出在圖6B已保持的數(shù)據(jù)(讀出)時供給每個部分的電位。在讀出數(shù)據(jù)時，設定棚電壓高于閾值電壓Vth(Vgs＞Vth)，以便讀出所保持的數(shù)據(jù)，借此接通TFT。為了在保持電荷狀態(tài)的同時不引起碰撞電離的情況下讀出數(shù)據(jù)，滿足0＜Vds＜Vip的不等式，并保持第一棚電極的電位Vb比源區(qū)的電位Vs低。
在圖6C中假定，Vs＝0伏，Vd＝2伏，Vb＝-5伏，以及Vf＝3伏。
接著，解釋在重寫入或刷新(刷新)時執(zhí)行的清除操作(清除)。圖6D表示TFT的電路圖的例子和在清除操作時供給每個部分的電位。在清除時，設定棚電壓高于閾值電壓Vth(Vgs＞Vth)，以便釋放所保持的電荷，借此接通TFT。為了在不引起碰撞電離的情況下釋放電荷，滿足0＜Vds＜Vip的不等式。要注意到，最理想的情況是，設定第一棚電極的電位Vb高于在寫入、保持和讀出數(shù)據(jù)時的電位。更加理想的情況是，設定第一棚電極的電位Vb等于或高于源區(qū)的電位Vs(Vb≥Vs)，盡管這不是必要的，因為甚至在保持第一棚電極的電位Vb低于源區(qū)的電位Vs的情況下供給電位Vf的高電位時也能釋放電荷。然而，通過為Vb≥Vs的不等式的設置，能夠實現(xiàn)以高速釋放電荷和清除操作的省時。
在圖6中假定，Vs＝0伏，Vd＝2伏，Vb＝0伏，以及Vf＝3伏。
如上所述，可以通過利用TFT執(zhí)行一系列操作，包括寫入、讀出、保持和清除。要注意到，在圖6A到6D上所示的Vs、Vd、Vb和Vf的具體值只不過是例子而己，本發(fā)明不限于這些值。另外，在最優(yōu)化如圖4所示的字線WLf和WLb的電位時，可以滿足一些操作條件，例如較低的功耗，較高的寫入、讀出和清除的速度以及較長的保持時間。
接著，用圖7A和7B解釋在包括多個存儲單元的存儲單元陣列中的上述操作中的每一個。
首先，在圖7A中表示每個存儲單元之間布線連接的例子。圖7A表示具有4個存儲單元(單元1、單元2、單元3和單元4)的單元陣列的電路圖，這些電路圖中的每一個都包括用于儲存數(shù)據(jù)的TFT 302。雖然在圖7A的存儲單元陣列中配置這4個存儲單元，但是，不用說，存儲單元的數(shù)目不限于此。
在每個存儲單元中的TFT 302分別從2條字線WLb和WLf接收電位Vb和Vf，從位線BL接收電位Vd，以及從源線SL接收電位Vs。注意，每條布線的布局不限于圖7A所示的布局。
具體地說，在圖7A中，存儲單元(單元1)對應于字線WLb1和WLf1、位線BL1以及源線SL1；存儲單元(單元2)對應于字線WLb1和WLf1、位線BL2以及源線SL1；存儲單元(單元3)對應于字線WLb2和WLf2、位線BL1以及源線SL2；存儲單元(單元4)對應于字線WLb2和WLf2、位線BL2以及源線SL2。
圖7B表示其中第一行的存儲單元(單元1)和(單元2)被刷新的時序圖的例子。
為了防止儲存在存儲單元中的數(shù)據(jù)隨著時間流逝而丟失，要進行刷新操作。具體地說，儲存在存儲單元中的數(shù)據(jù)被讀出一次并被重寫入到同一存儲單元。需要以固定的間隔進行刷新操作。按照本發(fā)明，根據(jù)在晶體管的溝道形成區(qū)中積累的空穴的保持時間來確定該間隔。按照本發(fā)明的刷新操作由一系列操作，包括讀出、清除和寫入來執(zhí)行。清除操作是這樣一種操作，即，在其中，晶體管的溝道形成區(qū)中積累的空穴完全被釋放，借此重新設定存儲單元的狀態(tài)。
按照本發(fā)明，共用字線WLb的存儲單元，即一行的存儲單元，一次被完全清除。在另一方面，可以在同時用與請除操作相同的方式按存儲單元或按存儲單元的行執(zhí)行寫入和讀出。因而，按照本發(fā)明，按照總線寬度按位或者按存儲單元的行等執(zhí)行寫入和讀出，而按存儲單元的行執(zhí)行刷新操作。
參照用圖6A到6D的上述說明，可以解釋圖7B中在每個周期供給每個存儲單元的電位Vs、Vd、Vb和Vf之間的關系。首先讀出的數(shù)據(jù)被一次儲存在鎖存電路中，然后，在清除之后重被寫入到存儲單元。在本實施模式中，寫入數(shù)據(jù)，以便存儲單元(單元1)將具有在其中無任何空穴被積累的狀態(tài)，而存儲單元(單元2)將具有在其中空穴被積累的狀態(tài)。要注意到，在寫入時供給存儲單元(單元4)的電位也被BL2(寫入時的應力)改變，這里重要的是，設定電位，以致在存儲單元(單元4)中積累的空穴不受該電位變化影響。
也要注意到，在接通開關后立刻寫入數(shù)據(jù)時，也許有由于熱量、靜電等而電荷已被積累的情況，因而，最理想的情況是在清除后寫入數(shù)據(jù)。
與具有利用電容器的典型配置的DRAM不同，按照本發(fā)明的DRAM不用再寫入就能讀出數(shù)據(jù)，因為，甚至在按漏電流讀出數(shù)據(jù)后，電荷積累狀態(tài)也能被保持一些時間。因而，在同一數(shù)據(jù)被要求時，可以減少重復寫入的次數(shù)，導致DRAM的較低功耗。而在寫入數(shù)據(jù)一次后蓋寫另一數(shù)據(jù)時，必須增加在第一棚電極上的電位和清除所積累的電荷，借此在寫入數(shù)據(jù)之前完全清除掉以前的數(shù)據(jù)。
在薄膜晶體管與用單晶半導體膜形成的晶體管進行比較時，一般認為，由于有源層中的晶粒間界，電荷容易被泄漏出來，導致短的電荷保持時間。然而，對于用單晶半導體膜形成的晶體管，在形成插入有源層的2個棚電極方面必須使現(xiàn)有的工藝規(guī)程有極大的改變，由此導致較復雜的步驟和較高的成本。鑒于這些問題，本實施模式利用借助于金屬催化劑結晶的半導體膜作為薄膜晶體管的有源層。如在日本專利公開導通.2001-5426中所披露的，已證實，在借助于金屬催化劑結晶的半導體膜中，在晶粒間界處2個不同的晶粒以很好的匹配性連結。換句話說，該膜具有其中在晶粒間界處晶格連續(xù)連結的結構，很難產生由于晶體缺陷等引起陷阱能級。因而，幾乎沒有成為電子-空穴對的生長核的區(qū)域，從而可以實現(xiàn)具有高電荷保持特性的薄膜晶體管。還有，與單晶晶體管的情況相比，不必使步驟復雜化就可以容易加上形成第二棚電極的步驟。因而，不像形成單晶晶體管的情況，可以抑制因復雜的步驟的成本提高。
要注意到，本實施模式的薄膜晶體管是全耗盡型的SOI(硅在絕緣體上)。全耗盡型SOI晶體管可以用薄有源層來實現(xiàn)，耗盡層廣布在有源層中。單晶SOI襯底有問題，它不能容易地提供很薄的單晶硅膜，而薄膜晶體管能容易地通過淀積半導體層提供薄有源層。
另外，在借助于金屬催化劑結晶的半導體膜中，因為與由其它結晶作用形成的膜相比，晶粒的大小和晶向比較均勻，所以保持電荷的薄膜晶體管的特性變化可以被減少。另外，通過最優(yōu)化要被供給存儲單元的電位，沒有必要在所有存儲單元的特性都被改變時按照本發(fā)明將所有存儲單元的操作條件調整到其特性是最劣化的存儲單元。因此，可以防止由供給太高或者太低的電位引起的存儲單元中的元件的太高功耗或者劣化。
如上所述，按照本實施模式，通過使用一個簿膜晶體管就可以儲存數(shù)據(jù)，因而不需要任何附加的電容器，可以減小存儲單元面積。因而，在削減成本的同時可以實現(xiàn)安裝DRAM的半導體器件的高集成和大容量。另外，按照半導體器件的高集成和大容量，可以在作為平板顯示器的像素部分的同一基板上整體地形成更多的半導體器件，從而可以完成高性能的面板上的系統(tǒng)。
要注意到，按照本實施模式，雖然可以通過為每個存儲單元提供至少一個薄膜晶體管來操作DRAM，但是薄膜晶體管的數(shù)目不限于此，也可以對每個存儲單元利用多個晶體管。例如，不只可以提供用于儲存數(shù)據(jù)的薄膜晶體管，也可以提供用于開關的薄膜晶體管，以便儲存在前者薄膜晶體管中的數(shù)據(jù)可以更可靠地被保持。然而，用于開關的薄膜晶體管可以不一定是雙棚型的，在有源層的任一側中只有一個棚的單棚薄膜晶體管也可以被利用。
本發(fā)明的存儲器不限于如圖4所示的增益單元型的DRAM。執(zhí)行電位最優(yōu)化的布線也不限于字線。
在本實施例中解釋的是這種情況，即，也像要對存儲單元供給電位一樣、最優(yōu)化要被從電源電路供給選擇電路的多個電位。
圖8表示按照本實施例的存儲器的配置。圖8是根據(jù)圖1的存儲器、在該存儲器中，另外提供最優(yōu)化被從電源電路供給選擇電路的多個電位的功能。在圖8中，用相同的參考數(shù)字表示已在圖1中表示的元件。圖8中所示的存儲器是DRAM，盡管按照本實施例的存儲器不限于此。另外，在圖8中也像圖1中一樣，表示最優(yōu)化字線的電位的實施模式，但是，按照本實施例的存儲器不限于此。
在圖8所示的存儲器中，電源電路107包括用于選擇要被從電源電路107供給選擇電路106的電位的寄存器。在電源電路107中，該寄存器在下文被稱為電源寄存器801，以與在選擇電路106中的寄存器106相區(qū)別。儲存在電源寄存器801中的是用于確定要被從電源電路107供給選擇電路106的多個的電位的數(shù)據(jù)(在下文，被稱為電源數(shù)據(jù))。
儲存在電源寄存器801中的電源數(shù)據(jù)的重寫入可以由電位設定譯碼器110和電位設定選擇器108來控制。
電源電路107供給多個電位，該多個電位已由重寫到選擇電路106的電源數(shù)據(jù)確定。要注意到，可以在本實施例的電源電路107中提供電壓升高電路802，以便供給存儲器的電源電位Vdd在產生所需的電位之前被增加。通過利用上述配置，能增加可從電源電路107輸出的電位的變化。
在存儲單元的特性是太劣化的特性以致例如在由從電源電路輸出的任何電位按所要求的操作條件無法操作時，上述按照本實施例的配置重新設定從電源電路輸出的電位，能實現(xiàn)按所要求的操作條件的操作。
在本實施例中將描述按照本發(fā)明的半導體器件之一的微處理器的配置。
圖9是按照本實施例的微處理器的透視圖。圖9的微處理器包括基板400。在基板400上形成的是CPU 401、主存儲器403、時鐘控制器404、超高速緩存控制器405、串行接口406、I/O端口407、接線端408、接口409、超高速緩沖存儲器410、子存儲器411等。不用說，圖9的微處理器恰好是一個具有簡化配置的例子，實際上，按照預計的用途，微處理器可以有各種類型的配置。
為了以高速操作CPU，需要的是能夠以足以適應CPU操作的高速度操作的存儲器。然而，一般說，利用具有對應于CPU 401的操作速度的存取時間的高速和大容量存儲器是很昂貴的。于是，在CPU 401與主存儲器403之間插入超高速緩沖存儲器410，與主存儲器403相比，超高速緩沖存儲器410具有小的容量并以高速操作。通過存取超高速緩沖存儲器410的數(shù)據(jù)，CPU 401能夠以高速操作，不依賴于主存儲器403的操作速度。
較可取地利用有助于成本減少和容量增加的DRAM作為主存儲器403，較可取地利用能夠以高速操作的SPAM作為超高速緩沖存儲器410。按照本發(fā)明的存儲器可以被利用于諸如主存儲器403和超高速緩沖存儲器410這樣的任何存儲器。
在本實施例中，子存儲器411所存儲的是用于供給在本發(fā)明的存儲器中所用的存儲單元的電位的最優(yōu)化的程序。例如，這里假定，主存儲器403是具有用于電位最優(yōu)化的硬件的按照本發(fā)明的存儲器。CPU401按照儲存在子存儲器411中的最優(yōu)化電位的程序控制主存儲器403中的硬件的操作。在本實施例中描述的是這種情況，即，用于電位最優(yōu)化的程序被儲存在子存儲器中，但是，本發(fā)明不特別限于該配置。例如，在主存儲器中的電位最優(yōu)化在裝運之前作為產品被完成的情況下，在裝運之后不再需要用于儲存電位最優(yōu)化程序的存儲器，因此可以從執(zhí)行最優(yōu)化的存儲裝置的外部供給程序。
另外，儲存在主存儲器403中的是要在CPU 401中被執(zhí)行的程序。例如，在初始運行時間，將儲存在主存儲器403中的程序下載到超高速緩沖存儲器410中。不僅可以下載儲存在主存儲器403中的程序，而且可以下載儲存在其它外部存儲器中的程序。超高速緩沖存儲器410起工作區(qū)的作用以及儲存要在CPU 401中被執(zhí)行的程序和暫存CPU401的計算結果等。
CPU的數(shù)目不限于一個，可以提供多個CPU。通過提供多個CPU和并行處理可以提高操作速度。當處理速度在各CPU之間變化時，在作為整體觀察處理時或許出現(xiàn)不方便。因而，在用作從設備的各CPU之間的處理速度的平衡可以利用作為主設備的CPU來調整。
雖然在本實施例中作為半導體器件的例子表示了微處理器，然而，在本發(fā)明的半導體器件中利用的存儲器的應用不限于該實施中所表示的應用。例如，本發(fā)明的存儲器最好應用于在顯示器件的驅動電路中利用的視頻RAM、圖像處理電路所需要的大容量存儲器和各種系統(tǒng)LSI。
本發(fā)明的半導體器件或存儲裝置可以應用到各種電子設備，例如攝像機、數(shù)碼相機、護目鏡型顯示器(頭載顯示器)、導航系統(tǒng)、聲音重放設備(汽車聲頻設備、聲頻部件等)、膝上型個人計算機、游戲設備、便攜式信息終端(移動計算機、便攜式電話、便攜式游戲設備或數(shù)字書本等)、帶有記錄介質的圖像重放設備(具體地說，帶有播放如數(shù)字通用光盤(DVD)這樣的記錄介質并顯示其圖像的顯示器的設備)。在圖10A到10C中表示出電子設備的具體例子。
圖10A表示便攜式信息終端(PDA)，它包括主體2101、顯示部分2102、操作鍵2103、揚聲器部分2104等。本發(fā)明的半導體器件可以應用于顯示部分2102和信號處理電路。
圖10B表示護目鏡型顯示設備，它包括主體2201、顯示部分2202、耳機2203和臂部分2204。本發(fā)明的半導體器件可以應用于顯示部分2202和顯示部分2202以外的信號處理電路。臂部分2204可以是用于將護目鏡型顯示設備固定到頭本身或使用者身體的頭以外的部分。
圖10C表示顯示設備，它包括機殼2401、顯示部分2402、揚聲器部分2403等。本發(fā)明的半導體器件可以應用于顯示部分2402和信號處理電路。所有諸如用于個人計算機、用于電視廣播接收機和用于廣告顯示器的信息顯示設備都包括在顯示設備中。
如上所述，本發(fā)明的應用范圍是如此廣，以致本發(fā)明可應用于所有領域的半導體器件。本實施例中的電子設備可以由具有實施例1到3中所述的配置中的任何一種的半導體器件組成。
本申請根據(jù)2003年5月26日在日本專利局提出的日本專利申請序列號2003-148181，其內容在此作為參考被引入。
盡管已通過實施模式并參照附圖完全地說明了本發(fā)明，但是要了解，對于本專業(yè)技術人員來說，各種各樣的改變和修改將是顯而易見的。因而，除非這樣的改變和修改偏離在下文規(guī)定的本發(fā)明的范圍，否則它們應該被認為包括在其中。
權利要求
1.一種存儲裝置，包括單元陣列，其中配置多個存儲單元；驅動電路；多個選擇電路；以及電源電路，其中多個選擇電路中的每一個都包含存儲電路；多個電位從電源電路被供給多個選擇電路中的每一個；按照儲存在多個選擇電路中的每一個中的存儲器中的數(shù)據(jù)在多個電位之中選擇一個電位；以及利用從驅動電路輸出的信號將該電位供給多個存儲單元之中的對應于多個選擇電路中的每一個的存儲單元。
2.一種存儲裝置，包括單元陣列，其中配置多個存儲單元；驅動電路；多個選擇電路；電源電路；譯碼器；以及選擇器，其中多個選擇電路中的每一個都包含存儲電路；多個電位從電源電路被供給多個選擇電路中的每一個；利用譯碼器和選擇器選擇包含在多個選擇電路中的每一個中的存儲電路和在所選擇的存儲電路中儲存數(shù)據(jù)；按照儲存在多個選擇電路中的每一個中的存儲電路中的數(shù)據(jù)在多個電位之中選擇一個電位；以及利用從驅動電路輸出的信號將該電位供給多個存儲單元之中的對應于多個選擇電路中的每一個的存儲單元。
3.一種存儲裝置，包括單元陣列，其中配置多個存儲單元；驅動電路；多個選擇電路；電源電路；譯碼器；以及選擇器，其中多個選擇電路中的每一個都包含存儲電路；多個電位從電源電路被供給多個選擇電路中的每一個；利用譯碼器和選擇器選擇包含在多個選擇電路中的每一個中的存儲電路和重寫入在所選擇的存儲電路中儲存的數(shù)據(jù)；按照在多個選擇電路中的每一個中的重寫入的數(shù)據(jù)在多個電位之中選擇一個電位；以及利用從驅動電路輸出的信號將該電位供給多個存儲單元之中的對應于多個選擇電路中的每一個的存儲單元。
4.一種存儲裝置，包括單元陣列，其中配置多個存儲單元；驅動電路；多個選擇電路；電源電路；譯碼器；以及選擇器，其中多個選擇電路中的每一個都包含存儲電路；多個電位從電源電路被供給多個選擇電路中的每一個；利用譯碼器和選擇器選擇包含在多個選擇電路中的每一個中的存儲電路和重寫入在所選擇的存儲電路中儲存的數(shù)據(jù)；按照在多個選擇電路中的每一個中的重寫入的數(shù)據(jù)在多個電位之中選擇一個電位；利用從驅動電路輸出的信號將該電位供給多個存儲單元之中的對應于多個選擇電路中的每一個的存儲單元；以及CPU選擇是通過再重寫入數(shù)據(jù)利用選擇電路在多個電位之中選擇另一個電位，還是通過利用程序根據(jù)相應的存儲單元的操作狀態(tài)利用選擇器不再重寫入數(shù)據(jù)。
5.一種半導體器件，包括單元陣列，其中配置多個存儲單元；驅動電路；多個選擇電路；電源電路；其中多個選擇電路中的每一個都包含存儲電路；多個電位從電源電路被供給多個選擇電路中的每一個；按照儲存在多個選擇電路中的每一個中的存儲電路中的數(shù)據(jù)在多個電位之中選擇一個電位；以及利用從驅動電路輸出的信號將該電位供給多個存儲單元之中的對應于多個選擇電路中的每一個的存儲單元。
6.一種半導體器件，包括單元陣列，其中配置多個存儲單元；驅動電路；多個選擇電路；電源電路；譯碼器；以及選擇器，其中多個選擇電路中的每一個都包含存儲電路；多個電位從電源電路被供給多個選擇電路中的每一個；利用譯碼器和選擇器選擇包含在多個選擇電路中的每一個中的存儲電路和在所選擇的存儲電路中儲存數(shù)據(jù)；按照儲存在多個選擇電路中的每一個中的存儲電路中的數(shù)據(jù)在多個電位之中選擇一個電位；以及利用從驅動電路輸出的信號將該電位供給多個存儲單元之中的對應于多個選擇電路中的每一個的存儲單元。
7.一種半導體器件，包括單元陣列，其中配置多個存儲單元；驅動電路；多個選擇電路；電源電路；譯碼器；以及選擇器，其中多個選擇電路中的每一個都包含存儲電路；多個電位從電源電路被供給多個選擇電路中的每一個；利用譯碼器和選擇器選擇包含在多個選擇電路中的每一個中的存儲電路和重寫入在所選擇的存儲電路中的儲存的數(shù)據(jù)；按照在多個選擇電路中的每一個中的重寫入的數(shù)據(jù)在多個電位之中選擇一個電位；以及利用從驅動電路輸出的信號將該電位供給多個存儲單元之中的對應于多個選擇電路中的每的存儲單元。
8.一種半導體器件，包括單元陣列，其中配置多個存儲單元；驅動電路；多個選擇電路；電源電路；譯碼器；以及選擇器，其中多個選擇電路中的每一個都包含存儲電路；多個電位從電源電路被供給多個選擇電路中的每一個；利用譯碼器和選擇器選擇包含在多個選擇電路中的每一個中的存儲電路和重寫入在所選擇的存儲電路中儲存的數(shù)據(jù)；按照在多個選擇電路中的每一個中的重寫入的數(shù)據(jù)在多個電位之中選擇一個電位；利用從驅動電路輸出的信號將該電位供給多個存儲單元之中的對應于多個選擇電路中的每一個的存儲單元；以及CPU選擇是通過再重寫入數(shù)據(jù)利用選擇電路在多個電位之中選擇另一個電位，還是通過利用程序根據(jù)相應的存儲單元的操作狀態(tài)利用選擇器不再重寫入數(shù)據(jù)。
9.按照權利要求1的存儲裝置，其中，多個存儲單元中的每一個都包含薄膜晶體管；以及其中，薄膜晶體管包含有源層以及與插入其間的有源層互相重疊的第一和第二電極。
10.按照權利要求2的存儲裝置，其中，多個存儲單元中的每一個都包含薄膜晶體管；以及其中，薄膜晶體管包含有源層以及與插入其間的有源層互相重疊的第一和第二電極。
11.按照權利要求3的存儲裝置，其中，多個存儲單元中的每一個都包含薄膜晶體管；以及其中，薄膜晶體管包含有源層以及與插入其間的有源層互相重疊的第一和第二電極。
12.按照權利要求4的存儲裝置，其中，多個存儲單元中的每一個都包含薄膜晶體管；以及其中，薄膜晶體管包含有源層以及與插入其間的有源層互相重疊的第一和第二電極。
13.按照權利要求5的半導體器件，其中，多個存儲單元中的每一個都包含薄膜晶體管；以及其中，薄膜晶體管包含有源層以及與插入其間的有源層互相重疊的第一和第二電極。
14.按照權利要求6的半導體器件，其中，多個存儲單元中的每一個都包含薄膜晶體管；以及其中，薄膜晶體管包含有源層以及與插入其間的有源層互相重疊的第一和第二電極。
15.按照權利要求7的半導體器件，其中，多個存儲單元中的每一個都包含薄膜晶體管；以及其中，薄膜晶體管包含有源層以及與插入其間的有源層互相重疊的第一和第二電極。
16.按照權利要求8的半導體器件，其中，多個存儲單元中的每一個都包含薄膜晶體管；以及其中，薄膜晶體管包含有源層以及與插入其間的有源層互相重疊的第一和第二電極。
17.一種按照權利要求1的具有存儲裝置的電子設備，其中，所述電子設備從由攝像機、數(shù)碼相機、護目鏡型顯示器、導航系統(tǒng)、聲音重放設備、膝上型個人計算機、游戲設備、便攜式信息終端、圖像重放設備組成的組中選擇。
18.一種按照權利要求2的具有存儲裝置的電子設備，其中，所述電子設備從由攝像機、數(shù)碼相機、護目鏡型顯示器、導航系統(tǒng)、聲音重放設備、膝上型個人計算機、游戲設備、便攜式信息終端、圖像重放設備組成的組中選擇。
19.一種按照權利要求3的具有存儲裝置的電子設備，其中，所述電子設備從由攝像機、數(shù)碼相機、護目鏡型顯示器、導航系統(tǒng)、聲音重放設備、膝上型個人計算機、游戲設備、便攜式信息終端、圖像重放設備組成的組中選擇。
20.一種按照權利要求4的具有存儲裝置的電子設備，其中，所述電子設備從由攝像機、數(shù)碼相機、護目鏡型顯示器、導航系統(tǒng)、聲音重放設備、膝上型個人計算機、游戲設備、便攜式信息終端、圖像重放設備組成的組中選擇。
21.一種按照權利要求5的具有半導體器件的電子設備，其中，所述電子設備從由攝像機、數(shù)碼相機、護目鏡型顯示器、導航系統(tǒng)、聲音重放設備、膝上型個人計算機、游戲設備、便攜式信息終端、圖像重放設備組成的組中選擇。
22.一種按照權利要求6的具有半導體器件的電子設備，其中，所述電子設備從由攝像機、數(shù)碼相機、護目鏡型顯示器、導航系統(tǒng)、聲音重放設備、膝上型個人計算機、游戲設備、便攜式信息終端、圖像重放設備組成的組中選擇。
23.一種按照權利要求7的具有半導體器件的電子設備，其中，所述電子設備從由攝像機、數(shù)碼相機、護目鏡型顯示器、導航系統(tǒng)、聲音重放設備、膝上型個人計算機、游戲設備、便攜式信息終端、圖像重放設備組成的組中選擇。
24.一種按照權利要求8的具有半導體器件的電子設備，其中，所述電子設備從由攝像機、數(shù)碼相機、護目鏡型顯示器、導航系統(tǒng)、聲音重放設備、膝上型個人計算機、游戲設備、便攜式信息終端、圖像重放設備組成的組中選擇。
全文摘要
一種能夠按要求的操作條件以較少的功耗操作的存儲裝置和一種使用該存儲裝置的半導體器件。存儲電路包括其中配置多個存儲單元的單元陣列、驅動電路、其中的每個都包含存儲電路的多個選擇電路以及電源電路。多個電位從電源電路被供給多個選擇電路中的每一個，多個選擇電路中的每一個按照儲存在每個存儲電路中的數(shù)據(jù)在多個電位之中選擇一個電位，利用從驅動電路輸出的信號將所選擇的電位供給多個存儲單元之中的對應于多個選擇電路中的每一個的存儲單元。
文檔編號G11C11/408GK1574079SQ200410045960
公開日2005年2月2日 申請日期2004年5月26日 優(yōu)先權日2003年5月26日
發(fā)明者加藤清 申請人:株式會社半導體能源研究所