專利名稱：光學(xué)讀取頭取樣介面系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種介面電路系統(tǒng)，特別是指一種取樣介面電路，在不同工作電壓的芯片或電路之間，提供一個(gè)信號(hào)取樣與保持的功能，并可在高壓操作時(shí)，保護(hù)較低工作電壓的芯片或電路。
背景技術(shù)：
當(dāng)一信號(hào)經(jīng)由一較高工作電壓電路傳送至一較低工作電壓電路，在此二電路之間，必須有一介面電路，將此信號(hào)衰減至該較低工作電壓電路所能容忍的范圍。例如，一般光學(xué)讀取頭工作電壓為5伏特，光驅(qū)控制芯片工作電壓為3.3伏特。若將光學(xué)讀取頭輸出的燒錄電壓(Writing Voltage 3.3伏特～5伏特)直接輸入光驅(qū)控制芯片，則此光驅(qū)控制芯片在長時(shí)間工作后，其輸入端3.3伏特制程的氧化層將會(huì)崩潰，造成芯片的永久毀損。
已知技術(shù)如圖1所示，光學(xué)讀取頭90有一電壓輸入101，其可為燒錄電壓(Writing Voltage 約3.3伏特～5伏特)及讀片電壓(ReadingVoltage約1.4至2.8伏特)。利用第一分壓電阻102及第二分壓電阻103所組成的分壓電路，將燒錄電壓衰減至3伏特以內(nèi)以使光驅(qū)控制芯片100在可接受范圍內(nèi)，由于燒錄電壓經(jīng)分壓電路被控制在3伏特以下，所以可避免光驅(qū)控制芯片100輸入端的氧化層發(fā)生崩潰。至于電壓輸入101產(chǎn)生的讀片電壓時(shí)，則透過光驅(qū)控制芯片輸入端，如交換式運(yùn)算放大器104，進(jìn)行信號(hào)取樣與保持作用，來產(chǎn)生一電壓輸出105至光驅(qū)控制芯片內(nèi)部。
然而分壓電路所形成的通路I，光學(xué)讀取頭必須提供額外的電流，造成消耗額外的功率并引入熱噪聲。且電阻102與103越大，交換式運(yùn)算放大器的輸入端的設(shè)定時(shí)間就越大，也就減少了實(shí)際取樣時(shí)間。另外分壓電路除了衰減不取樣的燒錄電壓外，也衰減了欲取樣的讀片電壓。若衰減的讀片電壓再與后端的噪聲混合，將會(huì)使得信號(hào)噪聲比SNR下降，且兩個(gè)電阻會(huì)在芯片上占有相當(dāng)大的面積。

發(fā)明內(nèi)容
鑒于上述的發(fā)明背景中，已知技術(shù)必須提供額外的電流來驅(qū)動(dòng)電阻的負(fù)荷，電阻愈大，則交換式運(yùn)算放大器的設(shè)定時(shí)間就愈大，相對而言就減少了實(shí)際取樣的時(shí)間。同時(shí)除了衰減不取樣的燒錄電壓也衰減了欲取樣的讀片電壓。
本發(fā)明的一目的，在于使用-N型金氧半導(dǎo)體(NMOS)來取代分壓電路，以減低光學(xué)讀取頭的驅(qū)動(dòng)負(fù)荷，并對讀片電壓不產(chǎn)生衰減，以提高信號(hào)噪聲比，同時(shí)減少交換式運(yùn)算放大器取樣時(shí)間并增加實(shí)際取樣時(shí)間，如此也可減少功率消耗。
本發(fā)明提供一種光學(xué)讀取頭取樣介面系統(tǒng)，包含一光學(xué)讀取頭，輸出一讀片電壓與一燒錄電壓兩者之一；一開關(guān)電路，包含一N型金氧半導(dǎo)體(NMOS)，具有一第一源/漏極(Drain)接收該讀片電壓或燒錄電壓，一柵極(Gate)接收一柵極電壓(Gate Voltage)，當(dāng)接收該讀片電壓時(shí)，使該第一源/漏極與該NMOS的一第二源/漏極為導(dǎo)通狀態(tài)，當(dāng)接收該燒錄電壓時(shí)，使該第一源/漏極與該第二源/漏極為截止?fàn)顟B(tài)；以及一取樣保持電路，連接到該NMOS的該第二源/漏極，對該讀片電壓進(jìn)行取樣保持。
本發(fā)明的另一目的為利用一輔助路徑，以處理過高的讀片電壓，因各光學(xué)讀寫頭規(guī)格不定，有些讀片電壓過高將造成無法判斷，故激活輔助路徑電路，使光驅(qū)控制芯片得到實(shí)際的讀片電壓。因此本發(fā)明另提供一光學(xué)讀取頭取樣介面系統(tǒng)，包含一光學(xué)讀取頭，輸出一讀片電壓與一燒錄電壓兩者之一；一開關(guān)電路，包含一N型金氧半導(dǎo)體(NMOS)，具有一第一源/漏極接收該讀片電壓或燒錄電壓，一柵極接收一柵極電壓，當(dāng)接收該讀片電壓時(shí)，使該第一源/漏極與該NMOS的一第二源/漏極為導(dǎo)通狀態(tài)，當(dāng)接收該燒錄電壓時(shí)，使該第一源/漏極與該第二源/漏極為截止?fàn)顟B(tài)；一輔助路徑電路，連接該第一源/漏極與該第二源/漏極之間，用以使該第一源/漏極與該第二源/漏極電位相同；以及一取樣保持電路，連接到該NMOS的該第二源/漏極，對該讀片電壓進(jìn)行取樣保持。


圖1顯示已知光學(xué)讀寫頭取樣介面電路；圖2顯示一符合本發(fā)明的一具體實(shí)施例示意圖；圖3顯示一符合本發(fā)明的另一具體實(shí)施例示意圖；圖4顯示一符合本發(fā)明的另一具體實(shí)施例示意圖；圖5顯示一符合本發(fā)明的另一具體實(shí)施例示意圖；以及圖6顯示一符合本發(fā)明的另一具體實(shí)施例示意圖。
圖中符號(hào)說明101電壓輸入102電阻103電阻104交換式運(yùn)算放大器105電壓輸出201電壓輸入202NMOS203交換式運(yùn)算放大器204電壓輸出301電壓輸入302NMOS303分壓電路304交換式運(yùn)算放大器
305電壓輸出401電壓輸入402NMOS403NMOS404NMOS405PMOS406電容407交換式運(yùn)算放大器408電壓輸出409邏輯電路501電壓輸入502NMOS503電阻504NMOS505邏輯電路506交換式運(yùn)算放大器507電壓輸出601電壓輸入602NMOS603原生NMOS604多路復(fù)用器605交換式運(yùn)算放大器606電壓輸出具體實(shí)施方式
本發(fā)明用的示意圖詳細(xì)描述如下，在詳述本發(fā)明實(shí)施例時(shí)，表示光學(xué)讀取頭取樣介面電路的架構(gòu)圖會(huì)不依一般比例作局部放大以利說明，然不應(yīng)以此作為有限定的認(rèn)知。
參照圖2，于一實(shí)施例中，電壓輸入201由光學(xué)讀取頭180輸出一電壓，此電壓至少可為讀片電壓(約1.4至2.8伏特)或燒錄電壓(約3.3至5伏特)，并以一開關(guān)電路(圖2以一NMOS晶體管202代表)作為第一路徑電路，置于光學(xué)讀取頭180與交換式運(yùn)算放大器203之間，用以接收讀片電壓或燒錄電壓。上述燒錄電壓與讀片電壓可為交錯(cuò)地出現(xiàn)。其次，開關(guān)電路例如為一NMOS202用以阻隔燒錄電壓及適時(shí)將讀片電壓傳送到交換式運(yùn)算放大器203，其連接的架構(gòu)是以第一源/漏極接收輸入電壓201，第二源/漏極連接到交換式運(yùn)算放大器203，柵極則受一柵極電壓VDD控制，其運(yùn)作說明如下當(dāng)電壓輸入201為讀片電壓(約1.4至2.8伏特)時(shí)，NMOS晶體管202為一開啟(導(dǎo)通)的狀態(tài)，使得NMOS晶體管的第一源/漏極與第二源/漏極呈現(xiàn)導(dǎo)通狀態(tài)而造成電壓相等，此時(shí)讀片電壓直接傳送到交換式運(yùn)算放大器203進(jìn)行取樣，并產(chǎn)生一電壓輸出204。反之當(dāng)電壓輸入201為燒錄電壓(約3.3至5伏特)時(shí)，NMOS晶體管202第一源/漏極電壓約3.3伏特至5伏特，造成基體X(接地)與第一源/漏極Y之間形成一逆偏二極管，因此第一源/漏極Y與第二源/漏極Z呈現(xiàn)截止?fàn)顟B(tài)，燒錄電壓無法透過NMOS晶體管202傳到交換式運(yùn)算放大器203而達(dá)到阻隔的作用，此時(shí)第二源/漏極Z在柵極電壓(在此為VDD)控制與通道限制下，第二源/漏極Z電位輸出為(VDD-Vt)。上述VDD為光學(xué)控制芯片的工作電壓一般約3.3伏特，Vt為NMOS的臨限電壓通常約為0.7伏特，因此(VDD-Vt)約2.6伏特，故輸入到交換式運(yùn)算放大器203也不會(huì)發(fā)生其氧化層因過高電壓輸入而發(fā)生崩潰情形，但此時(shí)為燒錄電壓輸入，所以交換式運(yùn)算放大器203不會(huì)對第二源/漏極Z所傳過來的(VDD-Vt)作取樣。要注意的是，上述交換式運(yùn)算放大器可使用具有，取樣保持電路的任何替代電路即可，此處只是一較佳實(shí)施例的說明。由于讀片電壓直接提供到取樣保持電路所以沒有如已知使用電阻而產(chǎn)生衰減，因此大幅提高信號(hào)對噪聲比，且因無電阻存在因此無功率消耗與芯片面積占用的問題，另外在實(shí)際取樣時(shí)間也不會(huì)大幅增加。
然上述實(shí)施例中，NMOS晶體管的第二源/漏極Z電位最高只能達(dá)到(VDD-Vt)(例如2.6伏特)。雖然大部分廠商會(huì)回避使用到2.6伏特以上的讀片電壓范圍，但若有過高的讀片電壓(超過VDD-Vt)產(chǎn)生或使用下，第二源/漏極Z電位也只能達(dá)到(VDD-Vt)，即過高的讀片電壓亦被NMOS202阻隔而造成無法讀取，本發(fā)明也使用外加電路配合第一路徑，藉以解決此問題，接下來提供一些較佳實(shí)施例。
為克服較高讀片電壓問題，我們首先利用調(diào)高柵極電壓，以使所有可能的讀片電壓范圍小于柵極電壓。如圖3所示為一符合本發(fā)明的一具體實(shí)施例。此電路與圖2所示相似，電壓輸入301經(jīng)由NMOS302選取讀片電壓后，此讀片電壓輸入一取樣保持電路，如交換式運(yùn)算放大器(SOP)304，最后有一電壓輸出305。其中，此實(shí)施例更利用一分壓電路303采用金屬變換(metal change)技術(shù)以控制NMOS302的柵極電壓(VG)。其分壓電路電壓介于光學(xué)讀取頭電壓與光盤控制芯片工作電壓之間。此實(shí)施例光學(xué)讀取頭電壓約為5伏特，光盤控制芯片工作電壓VDD約為3.3伏特。此目的為避免電壓輸入301的讀片電壓過高，例如略高于或等于2.6伏特。應(yīng)用時(shí)，例如電壓輸入301的讀片電壓為2.6伏特，而燒錄電壓為5.5伏特，利用分壓電路303使NMOS302的柵極電壓(VG)為3.5伏特，此時(shí)NMOS302的源極最大電壓可為(3.5-Vt)，即大約2.8伏特。如此一來，NMOS302接收讀片電壓2.6伏特便不會(huì)有問題，且亦可阻隔過高的燒錄電壓5.5伏特。
另外，克服較高讀片電壓問題，我們可以使圖2中第一源/漏極Y與第二源/漏極Z之間建立輔助路徑電路，而讓第一源/漏極Y與第二源/漏極Z適時(shí)連接，如此取樣保持電路就可取得實(shí)際上較高讀片電壓。如圖4所示為符合本發(fā)明的另一具體實(shí)施例。此電路與圖2所示相似，由電壓輸入401經(jīng)由NMOS402選取讀片電壓，而讀片電壓輸入交換式運(yùn)算放大器407，最后有一電壓輸出408，其中NMOS402的柵極受一柵極電壓VDD控制。于此實(shí)施例中，有一輔助路徑電路置于NMOS402的第一源/漏極與第二源/漏極之間，以處理NMOS402接收過高的讀片電壓。此實(shí)施例中，輔助路徑電路包含NMOS403、電容406與邏輯電路409，其中邏輯電路409由若干或門(OR gate)與反向器所組成。可以選擇的，輔助路徑電路更包含NMOS 404與PMOS405。
應(yīng)用時(shí)，例如電壓輸入401的讀片電壓過高時(shí)，設(shè)定CDRW等于1，利用電容406做電壓提升，例如將C點(diǎn)推升到(1.5+3.3)為4.8伏特，此時(shí)以NMOS403為主要導(dǎo)通，可提升B點(diǎn)最高電壓范圍。此優(yōu)點(diǎn)是可以將超過制程可靠電壓的時(shí)間，減少到只有設(shè)定在CDRW等于1的時(shí)候才發(fā)生，且只發(fā)生在NMOS403，其量值可以經(jīng)由調(diào)整1.5伏特電壓而改變。電路操作細(xì)節(jié)如下，首先系統(tǒng)提供兩組上下緣皆可調(diào)整的電壓SAMPLE以及SAMPLE2，其中SAMPLE2為1的時(shí)間，要完全包含SAMPLE，如此可以保證B點(diǎn)已經(jīng)設(shè)定完成后才作取樣。邏輯電路409的目的，為了使E點(diǎn)為1的時(shí)間可以完全包含D點(diǎn)，以使C點(diǎn)回到接近1.5伏特，且PMOS 405再導(dǎo)通以減少不必要的電荷充放電(因PMOS 405漏極接1.5伏特)。NMOS 404用以保護(hù)PMOS 405，當(dāng)C點(diǎn)高于3.3伏特時(shí)，NMOS 404限制A點(diǎn)不超過3.3伏特以保護(hù)PMOS 405。在此可簡要的說明，SAMPLE以及SAMPLE2為取樣保持控制信號(hào)，當(dāng)輸入為讀片電壓時(shí)作取樣，當(dāng)輸入為其它電壓如燒錄電壓時(shí)不作取樣，保持前一狀態(tài)。又CDRW為控制輔助路徑電路是否激活的信號(hào)。如此，當(dāng)讀片電壓過高時(shí)(約高于2.6伏特)則輔助路徑電路激活，讀片電壓經(jīng)由輔助路徑電路，而于取樣保持電路如交換式運(yùn)算放大器作取樣，最后取出讀片電壓輸出。
如圖5所示為符合本發(fā)明的又另一具體實(shí)施例。此電路與圖2所示相似，由電壓輸入501經(jīng)由NMOS502選取讀片電壓，而讀片電壓輸入交換式運(yùn)算放大器506，SAMPLE信號(hào)為控制交換式運(yùn)算放大器506的取樣，最后有一電壓輸出507。NMOS502的柵極受一工作電壓VDD控制，輔助路徑電路置于NMOS502的第一源/漏極與第二源/漏極之間，以處理NMOS502過高的讀片電壓。輔助路徑電路包含電阻503、PMOS 504，其中，邏輯電路505主要為一與非門509與一延遲電路508。
應(yīng)用時(shí)，當(dāng)讀片電壓未超過(VDD-Vt)時(shí)，邏輯電路505中的Path2_ON＝0，關(guān)閉輔助路徑電路，當(dāng)電壓輸入501有過高的讀片電壓，當(dāng)Path2_ON＝1時(shí)，加上SAMPLE信號(hào)為1進(jìn)行取樣，經(jīng)與非門509作用后，柵極H低電壓使得PMOS 504導(dǎo)通，因此NMOS502的第一源/漏極與第二源/漏極會(huì)經(jīng)由輔助路徑電路連接在一起，所以可接受較高的讀片電壓。反之若燒錄電壓于電壓輸入501時(shí)，，由于電阻503的關(guān)，G點(diǎn)的電壓會(huì)比F點(diǎn)高一Vt，G點(diǎn)約4伏特，而電壓輸入501最高為5伏特，在此，電流被電阻503限制住，且流入VDD對整個(gè)系統(tǒng)而言，只消耗部分功率，而此時(shí)H＝F＝VDD(SAMPLE信號(hào)為0)，關(guān)閉PMOS 504通道，所以隔離燒錄電壓，則工作如圖2所示一樣，此外當(dāng)邏輯電路505設(shè)定輔助路徑電路開啟時(shí)，過高的讀片電壓必須經(jīng)電阻503設(shè)定，所以需一時(shí)間常數(shù)的延遲，因此邏輯電路505內(nèi)的延遲電路508就可連接于在交換式運(yùn)算放大器506控制端，來進(jìn)行一延遲時(shí)間的調(diào)整。
如圖6所示為符合本發(fā)明的又另一具體實(shí)施例。此電路與圖2所示相似，由電壓輸入601經(jīng)由NMOS602選取讀片電壓，而讀片電壓輸入交換式運(yùn)算放大器605，SAMPLE信號(hào)為控制交換式運(yùn)算放大器605的取樣，最后有一電壓輸出606。NMOS602的柵極受一工作電壓VDD控制，輔助路徑電路置于NMOS602的第一源/漏極與第二源/漏極之間，其中輔助路徑電路包含原生NMOS 603(Native NMOS)與多路復(fù)用器604。要說明的是，原生NMOS 603為制程保留的一種元件，一般是用來處理靜電電路。在制程進(jìn)入深次微米制程后，原先直接載在P型基板上的NMOS已不能操作在正常的工作區(qū)域，故先進(jìn)制程實(shí)際上是把NMOS改載在P型井上，而此時(shí)原本載在P型基板上的NMOS則保留使用，故稱為原生NMOS。
應(yīng)用時(shí)，原生NMOS 603與一般NMOS602并聯(lián)，并用多路復(fù)用器604從復(fù)數(shù)個(gè)直流電壓中選擇適當(dāng)一控制電壓。當(dāng)一般NMOS602可以處理正常的讀片電壓時(shí)(約小于2.6伏特)，多路復(fù)用器604選擇的控制電壓例如切到0伏特，關(guān)閉具有原生NMOS 603的輔助路徑電路。但當(dāng)讀片電壓過大時(shí)，則由多路復(fù)用器604選擇一控制電壓，又因原生NMOS 603的Vt值很小甚至可能為負(fù)，故此時(shí)交換式運(yùn)算放大器605輸入端可接收的讀片電壓，如此讀片電壓過高的問題便得以解決。
以上所述僅為本發(fā)明的較佳實(shí)施例而已，并非用以限定本發(fā)明的申請專利范圍；凡其它未脫離本發(fā)明所揭示的精神下所完成的等效改變或修飾，均應(yīng)包含在所述的申請專利范圍中。
權(quán)利要求
1.一種光學(xué)讀取頭取樣介面系統(tǒng)，其特征在于，包含一光學(xué)讀取頭，輸出一讀片電壓與一燒錄電壓兩者之一；一開關(guān)電路，包含一N型金氧半導(dǎo)體(NMOS)，具有一第一源/漏極接收該讀片電壓或燒錄電壓，一柵極接收一柵極電壓，當(dāng)接收該讀片電壓時(shí)，使該第一源/漏極與該NMOS的一第二源/漏極為導(dǎo)通狀態(tài)，當(dāng)接收該燒錄電壓時(shí)，使該第一源/漏極與該第二源/漏極為截止?fàn)顟B(tài)；以及一取樣保持電路，連接到該NMOS的該第二源/漏極，對該讀片電壓進(jìn)行取樣保持。
2.如權(quán)利要求1所述的光學(xué)讀取頭取樣介面系統(tǒng)，其中該燒錄電壓大于該讀片電壓。
3.如權(quán)利要求2所述的光學(xué)讀取頭取樣介面系統(tǒng)，其中該燒錄電壓為3.3至5伏特，該讀片電壓為1.4至2.8伏特。
4.如權(quán)利要求1所述的光學(xué)讀取頭取樣介面系統(tǒng)，其中該開關(guān)電路更包含一分壓電路，連接于該NMOS的柵極，用以控制該柵極電壓大小。
5.如權(quán)利要求1所述的光學(xué)讀取頭取樣介面系統(tǒng)，其中該當(dāng)該第一源/漏極接收該燒錄電壓時(shí)，該NMOS為截止?fàn)顟B(tài)，該第二源/漏極電壓為該柵極電壓減去該NMOS的臨限電壓。
6.如權(quán)利要求1所述的光學(xué)讀取頭取樣介面系統(tǒng)，其中該介面電路的取樣保持電路，為一交換式運(yùn)算放大器SOP。
7.一種光學(xué)讀取頭取樣介面系統(tǒng)，其特征在于，包含一光學(xué)讀取頭，輸出一讀片電壓與一燒錄電壓兩者之一；一開關(guān)電路，包含一N型金氧半導(dǎo)體(NMOS)，具有一第一源/漏極接收該讀片電壓或該燒錄電壓，一柵極接收一柵極電壓，當(dāng)接收該讀片電壓時(shí)，使該第一源/漏極與該NMOS的一第二源/漏極為導(dǎo)通狀態(tài)，當(dāng)接收該燒錄電壓時(shí)，使該第一源/漏極與該第二源/漏極為截止?fàn)顟B(tài)；一輔助路徑電路，連接該第一源/漏極與該第二源/漏極之間，用以使該第一源/漏極與該第二源/漏極電位相同；以及一取樣保持電路，連接到該第二源/漏極，對該讀片電壓進(jìn)行取樣保持。
8.如權(quán)利要求7所述的光學(xué)讀取頭取樣介面系統(tǒng)，其中該輔助路徑電路，至少包含一輔助NMOS以及一電容，其中該輔助NMOS的兩個(gè)源/漏極對應(yīng)連接到該NMOS的該第一源/漏極與該第二源/漏極，該電容連接于該輔助NMOS的柵極，用以提高該第二源/漏極所能接收的該讀片電壓。
9.如權(quán)利要求7所述的光學(xué)讀取頭取樣介面系統(tǒng)，其中該輔助輔助路徑電路，至少包含一電阻，一P型金氧半導(dǎo)體(PMOS)以及一控制電路，該電阻一端連接該第一源/漏極，該P(yáng)型金氧半導(dǎo)體的兩個(gè)源/漏極對應(yīng)連接該電阻另一端與該第二源/漏極，該控制電路控制該P(yáng)MOS開啟。
10.如權(quán)利要求9所述的光學(xué)讀取頭取樣介面系統(tǒng)，其中該控制電路包括一延遲電路與一邏輯電路，該延遲電路連接到該取樣保持電路，用以延遲該取樣保持電路運(yùn)作時(shí)間，該邏輯電路根據(jù)該讀片電壓與該燒錄電壓，決定該P(yáng)MOS的開啟。
11.如權(quán)利要求7所述的光學(xué)讀取頭取樣介面系統(tǒng)，其中該輔助路徑電路，包含一原生(Native)NMOS以及一多路復(fù)用器，該原生NMOS的兩個(gè)源/漏極對應(yīng)連接該NMOS的該第一源/漏極與該第二源/漏極，該多路復(fù)用器選擇一控制電壓輸入到該原生NMOS的柵極。
12.如權(quán)利要求7所述的光學(xué)讀取頭取樣介面系統(tǒng)，其中該燒錄電壓大于該讀片電壓。
13.如權(quán)利要求12所述的光學(xué)讀取頭取樣介面系統(tǒng)，其中該燒錄電壓為3.3至5伏特，該讀片電壓為1.4至2.8伏特。
14.如權(quán)利要求7所述的光學(xué)讀取頭取樣介面系統(tǒng)，其中該當(dāng)該第一源/漏極接收該燒錄電壓時(shí)，該NMOS為截止?fàn)顟B(tài)，該第二源/漏極的電壓由該柵極電壓減去該NMOS的臨限電壓。
15.如權(quán)利要求7所述的光學(xué)讀取頭取樣介面系統(tǒng)，其中該介面電路的取樣保持電路，為一交換式運(yùn)算放大器SOP。
全文摘要
一種光學(xué)讀取頭取樣介面系統(tǒng)，包含一光學(xué)讀取頭，輸出一讀片電壓與一燒錄電壓兩者之一。一開關(guān)電路，包含一N型金氧半導(dǎo)體(NMOS)，具有一第一源/漏極接收讀片電壓或燒錄電壓，一柵極接收一柵極電壓，當(dāng)接收讀片電壓時(shí)，使第一源/漏極與NMOS的一第二源/漏極為導(dǎo)通狀態(tài)，當(dāng)接收燒錄電壓時(shí)，使第一源/漏極與第二源/漏極為截止?fàn)顟B(tài)。最后由一取樣保持電路，連接到NMOS的第二源/漏極，對讀片電壓進(jìn)行取樣保持。
文檔編號(hào)G11B21/00GK1588548SQ200410062920
公開日2005年3月2日 申請日期2004年7月1日 優(yōu)先權(quán)日2004年7月1日
發(fā)明者劉智民 申請人:威盛電子股份有限公司