專利名稱：分離式柵極快閃存儲(chǔ)器及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種分離式柵極快閃存儲(chǔ)器的結(jié)構(gòu)和制造方法，特別是涉及一種可由自我對(duì)準(zhǔn)方式形成的分離式柵極快閃存儲(chǔ)器的結(jié)構(gòu)和制造方法。
背景技術(shù)：
在半導(dǎo)體存儲(chǔ)裝置中，快閃存儲(chǔ)器是一種非揮發(fā)性(non-volatile)存儲(chǔ)器，且屬于可抹除及可編程的只讀存儲(chǔ)器(erasable programmable read-onlymemory，EPROM)。快閃存儲(chǔ)器的優(yōu)點(diǎn)是其可針對(duì)整個(gè)存儲(chǔ)器區(qū)塊進(jìn)行抹除，且抹除速度快，約只需1至2秒。因此，近年來，快閃存儲(chǔ)器已被廣泛地運(yùn)用于電子消費(fèi)性產(chǎn)品，例如數(shù)碼相機(jī)、數(shù)字?jǐn)z影機(jī)、移動(dòng)電話、手提電腦、隨身聽等產(chǎn)品上。
圖1繪示出一現(xiàn)有分離柵極式快閃存儲(chǔ)器的結(jié)構(gòu)剖面圖。標(biāo)號(hào)100為一硅基底，基底100中具有一源極區(qū)S及一漏極區(qū)D。在源極區(qū)S上設(shè)置有一源極線110。源極線110外側(cè)設(shè)置有一浮置柵極104、一氧化層102及一保護(hù)層106，且浮置柵極104藉由一間隙壁108與源極線110絕緣。以形成間隙壁的方式所形成的弧狀控制柵極114設(shè)置于浮置柵極104外側(cè)，且以氧化層113作絕緣。另外，位于漏極區(qū)D上方接觸窗119內(nèi)的位線120藉由層間介電層(interlayer dielectric，ILD)118及間隙壁116與控制柵極(字線)114絕緣。
然而，上述的快閃存儲(chǔ)器結(jié)構(gòu)中，弧狀控制柵極114的厚度不易控制，亦即不易控制控制柵極的關(guān)鍵圖形尺寸(critical dimension，CD)。另外，由于位線119需與控制柵極114保持一間距L以防止位線119與控制柵極114短路而造成元件失效，因此限制了于位線119的線寬而難以生產(chǎn)制造且無法縮短元件之間的間距而降低集成度。
并且，因?yàn)楝F(xiàn)有快閃存儲(chǔ)器的制造工藝全部仰賴光掩模以界定元件的大小及位置，但是光掩模的精密度有其極限，因此對(duì)于線寬較小的元件，光掩模對(duì)準(zhǔn)的困難度大為提高，只要些微的光刻偏差(misalignment)就足以造成半導(dǎo)體元件電性的短路或斷路，使得元件失去原先設(shè)計(jì)的功能。此外，現(xiàn)有的快閃存儲(chǔ)器元件在抹除步驟的操作電壓偏高，造成電路設(shè)計(jì)的復(fù)雜化。此外，現(xiàn)有的制造工藝結(jié)構(gòu)乃利用浮置柵極(floating gate)來定義控制柵極(controlgate)的圖案。因此，在外圍晶體管的柵極需增加額外的沉積及光掩模步驟。

發(fā)明內(nèi)容
有鑒于此，為了解決上述問題，本發(fā)明的主要目的在于提供一種分離式柵極快閃存儲(chǔ)器的制造方法，可藉由自對(duì)準(zhǔn)的方式形成。此外，本發(fā)明的另一目的在于提供一種分離式柵極快閃存儲(chǔ)器，可幫助浮置柵極中的電荷在抹除步驟中快速轉(zhuǎn)出(transfer)。并利用控制柵極來定義浮置柵極而精簡(jiǎn)了制造步驟。
根據(jù)上述目的，本發(fā)明提供一種分離式柵極快閃存儲(chǔ)器的制造方法，包括下列步驟(a)提供一半導(dǎo)體基底，其中半導(dǎo)體基底上依序形成有一柵極介電層、一控制柵極、一摻雜氧化層；(b)從側(cè)面方向移除部份摻雜氧化層；(c)氧化控制柵極，以在控制柵極側(cè)邊露出的表面上形成一氧化層，其中氧化層的頂部呈鳥嘴狀；(d)形成一第一間隙壁于摻雜氧化層上；(e)形成一填充絕緣層以保護(hù)控制柵極、摻雜氧化層及第一間隙壁的一側(cè)邊；(f)以填充絕緣層及第一間隙壁為蝕刻掩模，移除部分露出表面的摻雜氧化層，以形成一銳角狀空隙；(g)氧化暴露的半導(dǎo)體基底及控制柵極以形成一中間介電層；及(h)形成一第四間隙壁于第一間隙壁及控制柵極的外側(cè)側(cè)壁上，第四間隙壁填滿銳角狀空隙。
根據(jù)上述目的，本發(fā)明提供一種分離式柵極快閃存儲(chǔ)器，包括一控制柵極設(shè)置于一基板上；一浮置柵極設(shè)置于基板上且部分浮置柵極鄰接于控制柵極側(cè)壁?？刂茤艠O具有一銳角狀結(jié)構(gòu)覆蓋于控制柵極的部分頂部表面；及一中間介電層，設(shè)置于控制柵極與浮置柵極之間。
為使本發(fā)明的上述和其它目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉一優(yōu)選實(shí)施例，并配合附圖作詳細(xì)說明。


圖1為顯示現(xiàn)有分離柵極式快閃存儲(chǔ)器的剖面示意圖。
圖2-18為顯示本發(fā)明優(yōu)選實(shí)施例分離柵極式快閃存儲(chǔ)器的剖面示意圖。
圖19為本發(fā)明分離式柵極快閃存儲(chǔ)器的上視示意圖。
簡(jiǎn)單符號(hào)說明現(xiàn)有技術(shù)100～基底； S～源極區(qū)；D～漏極區(qū)； 102、113～氧化層；104～浮置柵極； 106～護(hù)層；108～間隙壁； 110～源極線；110～源極線； 114～控制柵極；116～間隙壁； 118～層間介電層；119～接觸窗； 120～位線；L～間距；本發(fā)明技術(shù)200～半導(dǎo)體基底； 201～柵極介電層；202、202b、202c～第一導(dǎo)電層；203～摻雜氧化層； 204～硬掩模層；204a～圖形化硬掩模層； 202a～圖形化第一導(dǎo)電層；203a～圖形化的摻雜氧化層；235～缺口； 205～第一氧化層；206～犧牲層； 21～開口；207～第一絕緣層； 207a～第一間隙壁；208～第二間隙壁； D～漏極區(qū)；210～第二絕緣層； 210a～第三間隙壁；210b～填充絕緣層； S～源極區(qū)；22～光致抗蝕劑開口；211～光致抗蝕劑層；209a～摻雜氧化層； 23～第一導(dǎo)電層頂角；213～中間介電層； 214～第二導(dǎo)電層；24～銳角狀結(jié)構(gòu)；214a～第四間隙壁；
215～層間介電層；216～光致抗蝕劑層；25～圖案化開口； 217～位線接觸。
具體實(shí)施例方式
以下配合圖2-19說明本發(fā)明的一實(shí)施例。圖2-19為繪示一本發(fā)明的分離柵極式快閃存儲(chǔ)器的制造方法的結(jié)構(gòu)剖面圖。
首先，請(qǐng)參考圖2，提供一半導(dǎo)體基底，半導(dǎo)體基底200上依序形成有一柵極介電層201、一第一導(dǎo)電層202、一摻雜氧化層203及一硬掩模層(氮化層)204，其中摻雜氧化層203可以是例如摻雜磷的摻雜氧化層，磷的摻雜量?jī)?yōu)選為3％，以使摻雜氧化層203的蝕刻速率較一般熱氧化層為快。
接下來，以現(xiàn)有的光刻及蝕刻方法圖案化硬掩模層204。并接著以圖案化(構(gòu)圖)的硬掩模層為一蝕刻掩模204a，對(duì)第一導(dǎo)電層202、摻雜氧化層203及硬掩模層204進(jìn)行各向異性蝕刻以形成圖形化的第一導(dǎo)電層202a及摻雜氧化層203a。
其后，進(jìn)行一例如浸泡HF的各向同性蝕刻，以從側(cè)面方向蝕刻摻雜氧化層203。其中，由于摻雜氧化層203的蝕刻速率遠(yuǎn)較柵極介電層201為快，因此可以控制制造工藝條件，例如時(shí)間，使僅有少量的柵極介電層201被蝕刻，而能于摻雜氧化層203側(cè)壁產(chǎn)生一缺口235，如圖3所示。
如圖4所示，進(jìn)行氧化程序(thermal oxidation)，以在第一導(dǎo)電層202a露出的側(cè)表面上形成一第一氧化層205。在此優(yōu)選的熱氧化溫度為800℃～1100℃，且形成的第一氧化層優(yōu)選的厚度控制在100埃～～300埃。如此，由于上一步驟所形成的缺口，位于摻雜氧化層203a側(cè)邊下方的第一氧化層205頂部會(huì)呈現(xiàn)一鳥嘴狀205a。
其后，如圖5所示，于半導(dǎo)體基底200上全面性沉積一例如氧化硅的犧牲層206。在此，犧牲層206的厚度優(yōu)選為超過圖形化硬掩模層204a表面的高度，并接著對(duì)犧牲層進(jìn)行化學(xué)機(jī)械研磨的CMP的平坦化步驟，直至露出硬掩模層204a。
如圖6所示，去除硬掩模層204a以形成一露出摻雜氧化層表面的開口。在此，去除硬掩模層204a的方法優(yōu)選為一對(duì)于氮化硅和氧化硅有很高的蝕刻比的蝕刻氮化硅方法，例如浸泡磷酸。如此，在移除硬掩模層204a能不損傷到硬掩模層204a下方的摻雜氧化層203a。其后，于犧牲層206及開口21內(nèi)順應(yīng)性形成一例如氮化層的第一絕緣層207。在此，沉積的第一絕緣層207厚度優(yōu)選為500?！?000埃。
如圖7所示，對(duì)第一絕緣層進(jìn)行各向異性蝕刻(plasma etching或RIE)至露出犧牲層表面，以在該開口內(nèi)側(cè)側(cè)壁上形成一第一間隙壁207a。在此步驟的各向異性蝕刻，優(yōu)選為使用CHF3或是NF3為反應(yīng)氣體，并輔以等離子體反應(yīng)的蝕刻方法。
再來，如圖8所示，以第一間隙壁207a及犧牲層206為蝕刻掩模，依序?qū)β冻霰砻娴膿诫s氧化層203a及第一導(dǎo)電層202a進(jìn)行各向異性蝕刻(plasma etching或RIE)至露出柵極介電層。再如圖9所示，以一沉積及回蝕刻方法，于開口露出的第一導(dǎo)電層202b內(nèi)側(cè)側(cè)壁上形成一例如氮化硅所組成的第二間隙壁208。對(duì)開口21進(jìn)行離子注入步驟，以在對(duì)應(yīng)開口位置的半導(dǎo)體基底形成一漏極區(qū)D。
之后，以第一間隙壁207a及第二間隙壁208作為蝕刻掩模，依序?qū)奚鼘?06以及露出表面的第一氧化層205、第一導(dǎo)電層202b、柵極介電層201進(jìn)行各向異性蝕刻(plasma etching或RIE)直至露出半導(dǎo)體基底200，所形成的結(jié)構(gòu)如圖10所示。如圖11所示，于半導(dǎo)體基底上順應(yīng)性形成一第二絕緣層210，在此，第二絕緣層需填滿開口21，且第二絕緣層210的材料需與第一間隙壁207a及第二間隙壁208的材料相異，以使后續(xù)蝕刻第二絕緣層210能達(dá)到自我對(duì)準(zhǔn)的效果。在此，第二絕緣層210優(yōu)選為氧化硅所組成。
如圖12所示，對(duì)第二絕緣層進(jìn)行各向異性蝕刻(plasma etching或RIE)，以在第一間隙壁207a及第一導(dǎo)電層202c的外側(cè)側(cè)壁形成一第三間隙壁210a并于該開口內(nèi)形成一填充絕緣層210b。對(duì)半導(dǎo)體基底200進(jìn)行離子注入，以在第三間隙壁210a外側(cè)的半導(dǎo)體基底形成一源極區(qū)S。
接下來的步驟為將部分第三間隙壁210a移除，以在后續(xù)的步驟形成浮置柵極。在本實(shí)施例中，優(yōu)選的方法，如圖13所示，利用曝光顯影的方法形成一具有多個(gè)開口22的光致抗蝕劑層211，開口22露出部分的第三間隙壁210a。并利用各向異性蝕刻將暴露第三間隙壁210a移除，之后將光致抗蝕劑層211移除。
接下來，如圖14所示，以填充絕緣層210b及第一間隙壁207a為蝕刻掩模，對(duì)露出表面的摻雜氧化層209a及第一多晶硅202c層進(jìn)行側(cè)向蝕刻。在此，蝕刻主要為去除部份的摻雜氧化層并圓化第一導(dǎo)電層的頂角23，以在第一導(dǎo)電層的側(cè)邊上方會(huì)形成一銳角狀空隙。因此，在此的蝕刻方法可以是一浸泡HF，或是以CF4或CHF3為蝕刻氣體，并調(diào)整流量及功率以達(dá)到側(cè)向蝕刻摻雜氧化層209a，并修飾第一導(dǎo)電層202c頂角的效果。
如圖15所示，對(duì)半導(dǎo)體基底200進(jìn)行氧化程序(thermal oxidation)，以在露出表面的該半導(dǎo)體基底200及該第一導(dǎo)電層202c上形成一中間介電層213。并于半導(dǎo)體基底上全面性且順應(yīng)性地沉積一例如多晶硅所組成的第二導(dǎo)電層214，其中第二導(dǎo)電層214會(huì)填滿該銳角狀空隙以形成一銳角狀結(jié)構(gòu)24。
如圖16所示，對(duì)第二導(dǎo)電層進(jìn)行各向異性蝕刻步驟(plasma etching或RIE)，以在第一間隙壁207a及第一導(dǎo)電層202c的外側(cè)側(cè)壁上形成一第四間隙壁214a。第四間隙壁214a具有上述的銳角狀結(jié)構(gòu)24，且第四間隙壁214a用以作為一浮置柵極。
如圖17所示，于半導(dǎo)體基底200上依序全面性形成一例如氧化硅所組成的層間介電層215及一光致抗蝕劑層216。定義光致抗蝕劑層形成一圖案化開口25以露出該層間介電層215的表面，其中圖案化開口25的位置與基板上的漏極區(qū)D對(duì)應(yīng)。以光致抗蝕劑層216為蝕刻掩模，對(duì)層間介電層215進(jìn)行蝕刻直至露出漏極區(qū)D以形成一位線接觸開口。
如圖18所示，去除光致抗蝕劑層，并于位線接觸開口內(nèi)填入一金屬層以作為位線接觸(bit line contact)217。在此，金屬層優(yōu)選為鎢、銅、鋁或多晶硅層所組成。
請(qǐng)參照?qǐng)D18及圖19，圖19為本發(fā)明分離式柵極快閃存儲(chǔ)器的上視示意圖，圖18為圖19延18-18’的剖面圖。本發(fā)明提供的分離式柵極快閃存儲(chǔ)器，包括有具有源極區(qū)S及漏極區(qū)D的半導(dǎo)體基底200。一控制柵極214a設(shè)置于半導(dǎo)體基底200上，且與漏極區(qū)D耦接。一浮置柵極214a設(shè)置于半導(dǎo)體基底200上，與源極區(qū)S耦接，且位于漏極區(qū)D的相反側(cè)與控制柵極202c鄰接。浮置柵極214a具有一銳角狀結(jié)構(gòu)覆蓋于控制柵極202c的部分頂部表面。一中間介電層213，設(shè)置于控制柵極202c與浮置柵極214a之間。
因此，本發(fā)明提供的分離式柵極快閃存儲(chǔ)器及其制造方法的控制柵極202c及浮置柵極214a由自我對(duì)準(zhǔn)的方式形成，可以減少光刻對(duì)準(zhǔn)的誤差，及提升分離式柵極快閃存儲(chǔ)器信道區(qū)域的精確度。此外，由于本發(fā)明分離式柵極快閃存儲(chǔ)器的浮置柵極具有一銳角狀結(jié)構(gòu)24，其銳角狀結(jié)構(gòu)24具有尖端放電的特性，可以有效降低快閃存儲(chǔ)器在抹除數(shù)據(jù)時(shí)的操作電壓，避免電路設(shè)計(jì)的復(fù)雜化。
雖然本發(fā)明以優(yōu)選實(shí)施例揭露如上，然而其并非用以限定本發(fā)明，本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，可作些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以后附的權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1.一種分離式柵極快閃存儲(chǔ)器的制造方法，包括下列步驟(a)提供一基底，其中該基底上依序形成有一柵極介電層、一控制柵極、一摻雜氧化層及一保護(hù)層；(b)從一側(cè)面方向移除部份該摻雜氧化層以形成一缺口；(c)形成一中間介電層于該控制柵極的外側(cè)側(cè)壁及該基底上；及(d)形成一浮置柵極于該第一間隙壁及該控制柵極的外側(cè)側(cè)壁，該浮置柵極填入該缺口以形成一銳角狀結(jié)構(gòu)。
2.如權(quán)利要求1所述的分離式柵極快閃存儲(chǔ)器的制造方法，其中該保護(hù)層為一第一間隙壁，且該第一間隙壁由氮化硅所組成。
3.如權(quán)利要求1所述的分離式柵極快閃存儲(chǔ)器的制造方法，其中(b)步驟的移除部份摻雜氧化層以該控制柵極及該第一間隙壁為掩模，利用HF、CF4或CHF3對(duì)該摻雜氧化層進(jìn)行蝕刻。
4.如權(quán)利要求1所述的分離式柵極快閃存儲(chǔ)器的制造方法，其中該中間介電層以一熱氧化法所形成。
5.如權(quán)利要求1所述的分離式柵極快閃存儲(chǔ)器的制造方法，其中(b)步驟包括形成一填充絕緣層于該控制柵極、該摻雜氧化層及該第一間隙壁的內(nèi)側(cè)壁。
6.如權(quán)利要求2所述的分離式柵極快閃存儲(chǔ)器的制造方法，其中(a)步驟包括形成一硬掩模層于一導(dǎo)電層上、沉積并研磨一犧牲層于該半導(dǎo)體基底上、去除該硬掩模層以形成一開口、形成該第一間隙壁于該開口的內(nèi)側(cè)側(cè)壁。
7.如權(quán)利要求6所述的分離式柵極快閃存儲(chǔ)器的制造方法，其中形成該控制柵極的方法為以該第一間隙壁為掩模，蝕刻該導(dǎo)電層。
8.如權(quán)利要求1所述的分離式柵極快閃存儲(chǔ)器的制造方法，其中(d)步驟的形成浮置柵極的方法為沉積并回蝕刻一第二導(dǎo)電層。
9.一種分離式柵極快閃存儲(chǔ)器的制造方法，包括下列步驟(a)提供一半導(dǎo)體基底，其中該半導(dǎo)體基底上依序形成有一柵極介電層、一導(dǎo)電層、一摻雜氧化層及一硬掩模層；(b)從一側(cè)面方向移除部份該摻雜氧化層；(c)氧化該導(dǎo)電層，以在該導(dǎo)電層側(cè)邊露出的表面上形成一氧化層；(d)沉積并研磨一犧牲層于該半導(dǎo)體基底上，其中研磨后的犧牲層大體上與該硬掩模層等高；(e)去除該硬掩模層以形成一開口；(f)形成一第一間隙壁于該開口的內(nèi)側(cè)側(cè)壁；(g)以該第一間隙壁及該犧牲層為掩模，依序?qū)υ撻_口內(nèi)露出表面的該摻雜氧化層、及該導(dǎo)電層進(jìn)行蝕刻；(h)形成一第二間隙壁于該開口內(nèi)側(cè)側(cè)壁上；(i)以該第二間隙壁及該第一間隙壁作為蝕刻掩模，依序蝕刻該犧牲層、露出表面的該摻雜氧化層及該導(dǎo)電層至露出該半導(dǎo)體基底；(j)形成一填充絕緣層于該開口內(nèi)，并形成一第三間隙壁于該第一間壁與該第一導(dǎo)電層的外側(cè)側(cè)壁；(k)移除部份的第三間隙壁；(l)以該填充絕緣層及該第一間隙壁為蝕刻掩模，蝕刻部分露出表面的該摻雜氧化層，并且該導(dǎo)電層的側(cè)邊上方形成一缺口；(m)氧化暴露的該半導(dǎo)體基底及該導(dǎo)電層以形成一中間介電層；及(n)形成一第四間隙壁于該第一間隙壁及該導(dǎo)電層的外側(cè)側(cè)壁上，該第四間隙壁填滿該缺口以形成一銳角狀結(jié)構(gòu)。
10.如權(quán)利要求9所述的分離式柵極快閃存儲(chǔ)器的制造方法，其中在(e)步驟后還包括一離子注入步驟，以在該開口露出的該半導(dǎo)體基底形成一漏極區(qū)。
11.如權(quán)利要求9所述的分離式柵極快閃存儲(chǔ)器的制造方法，其中在(j)步驟更包括進(jìn)行一離子注入步驟，以在該半導(dǎo)體基底形成一源極區(qū)。
12.如權(quán)利要求9所述的分離式柵極快閃存儲(chǔ)器的制造方法，其中該硬掩模層為氮化硅層。
13.如權(quán)利要求9所述的分離式柵極快閃存儲(chǔ)器的制造方法，其中該導(dǎo)電層為多晶硅層。
14.如權(quán)利要求9所述的分離式柵極快閃存儲(chǔ)器的制造方法，其中該犧牲層為氧化硅層。
15.如權(quán)利要求9所述的分離式柵極快閃存儲(chǔ)器的制造方法，其中該第一間隙壁為氮化硅層。
16.如權(quán)利要求9所述的分離式柵極快閃存儲(chǔ)器的制造方法，其中該第二間隙壁為氮化硅層。
17.如權(quán)利要求9所述的分離式柵極快閃存儲(chǔ)器的制造方法，其中該第三間隙壁及該填充絕緣層為氧化硅層。
18.如權(quán)利要求9所述的分離式柵極快閃存儲(chǔ)器的制造方法，其中該第三間隙壁與該第一間隙壁及該第二間隙壁的材料相異。
19.如權(quán)利要求9所述的分離式柵極快閃存儲(chǔ)器的制造方法，其中(b)步驟及(1)步驟的移除部份摻雜氧化層利用氫氟酸對(duì)該摻雜氧化層進(jìn)行蝕刻。
20.如權(quán)利要求9所述的分離式柵極快閃存儲(chǔ)器的制造方法，其中該第四間隙壁為多晶硅層。
21.如權(quán)利要求9所述的分離式柵極快閃存儲(chǔ)器的制造方法，其中該其第四間隙壁為該分離式柵極快閃存儲(chǔ)器的浮置柵極。
22.如權(quán)利要求9所述的分離式柵極快閃存儲(chǔ)器的制造方法，其中該(g)步驟蝕刻后的該導(dǎo)電層為該分離式柵極快閃存儲(chǔ)器的控制柵極。
23.一種分離式柵極快閃存儲(chǔ)器，包括一控制柵極，設(shè)置于一基板上；一浮置柵極，設(shè)置于該基板上且鄰接該控制柵極的側(cè)壁，該浮置柵極具有一銳角狀結(jié)構(gòu)覆蓋于該控制柵極的部分頂部表面；及一中間介電層，設(shè)置于該控制柵極與該浮置柵極之間。
24.如權(quán)利要求23所述的分離式柵極快閃存儲(chǔ)器，尚包括一摻雜氧化層位于部分該控制柵極上鄰接該中間介電層，及一第一間隙壁位于該摻雜氧化層上且鄰接該浮置柵極。
25.如權(quán)利要求23所述的分離式柵極快閃存儲(chǔ)器，其中該第一間隙壁為氮化硅所組成。
26.如權(quán)利要求23所述的分離式柵極快閃存儲(chǔ)器，其中該控制柵極與一漏極區(qū)耦接。
27.如權(quán)利要求23所述的分離式柵極快閃存儲(chǔ)器，其中該浮置柵極與一源極區(qū)耦接。
全文摘要
本發(fā)明提供一種分離式柵極快閃存儲(chǔ)器及其制造方法，其中分離式柵極快閃存儲(chǔ)器具有一控制柵極、一浮置柵極及一中間介電層，浮置柵極具有一銳角狀結(jié)構(gòu)覆蓋于控制柵極的部分頂部表面，而中間介電層則設(shè)置于控制柵極與浮置柵極之間。
文檔編號(hào)G11C16/02GK1747149SQ20041007706
公開日2006年3月15日 申請(qǐng)日期2004年9月10日 優(yōu)先權(quán)日2004年9月10日
發(fā)明者王廷熏 申請(qǐng)人:茂德科技股份有限公司