專(zhuān)利名稱：用于低功率系統(tǒng)之半導(dǎo)體存儲(chǔ)器裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種半導(dǎo)體存儲(chǔ)器裝置，以及更特別地是有關(guān)于一種用以在一低供應(yīng)電壓下減少功率消耗之半導(dǎo)體存儲(chǔ)器裝置。
背景技術(shù)：
通常，半導(dǎo)體存儲(chǔ)器裝置是在從外部電路所輸入之供應(yīng)電壓或由包含于該半導(dǎo)體存儲(chǔ)器裝置中之電壓產(chǎn)生器所產(chǎn)生之低內(nèi)部電壓下操作。特別地，熟習(xí)該項(xiàng)技藝者聚焦于如果不降低該半導(dǎo)體存儲(chǔ)器裝置之操作速度，如何使供應(yīng)至該半導(dǎo)體存儲(chǔ)器裝置之供應(yīng)電壓變低。
圖1是顯示一傳統(tǒng)半導(dǎo)體存儲(chǔ)器裝置之核心區(qū)域的塊圖。
如所示，該傳統(tǒng)半導(dǎo)體存儲(chǔ)器裝置包括一行地址解碼器20、一列地址解碼器30、一單元區(qū)域100及一數(shù)據(jù)輸入/輸出塊40。
該單元區(qū)域100包括多個(gè)單元陣列(例如110、120、130及140)及多個(gè)感測(cè)放大塊(例如150及160)。該行地址解碼器20接收一行地址，及將該行地址解碼，以訪問(wèn)在該單元區(qū)域100中所存儲(chǔ)之?dāng)?shù)據(jù)；以及該列地址解碼器30接收一列地址，及將該列地址解碼，以訪問(wèn)在該單元區(qū)域100中所存儲(chǔ)之?dāng)?shù)據(jù)。該數(shù)據(jù)輸入/輸出塊40是用以輸出在該單元區(qū)域100中所存儲(chǔ)之?dāng)?shù)據(jù)或者將經(jīng)由一數(shù)據(jù)墊/針腳所輸入之?dāng)?shù)據(jù)傳送至該單元區(qū)域100。
亦即，在一讀取操作中，將響應(yīng)該行地址及該列地址所訪問(wèn)的數(shù)據(jù)輸出至該數(shù)據(jù)輸入/輸出塊40。另一情況，在一寫(xiě)入操作中，將一外部電路所輸入之?dāng)?shù)據(jù)經(jīng)由該數(shù)據(jù)輸入/輸出塊40存儲(chǔ)在一單位單元中，所述單位單元對(duì)應(yīng)于該行地址及該列地址。
詳而言之，包含于該單元區(qū)域100中之每一單元陣列(例如110)包括多個(gè)單位單元，每一單位單元用以存儲(chǔ)一個(gè)數(shù)據(jù)；以及每一感測(cè)放大塊(例如150)是用以感測(cè)及放大每一單元陣列所輸出之?dāng)?shù)據(jù)。
圖2是描述圖1所示之單元區(qū)域100的詳細(xì)結(jié)構(gòu)之塊圖。
如所示，第一單元陣列110包括多個(gè)位線對(duì)(例如BL及/BL)，多個(gè)單元(例如CELL1、CELL2、及CELL3)、以及多條字線(例如WL0到WL5)。在此，每一單元是由一電容器及一晶體管所構(gòu)成。例如第一單元CELL1包括耦合至板線PL之第一電容器C0及具有耦合至第一字線WL0之柵極的第一MOS晶體管M0。該第一MOS晶體管M0是耦合于該第一電容器C0與一位線BL之間，其用以使第一電容器C0與該位線BL連接或不連接，以響應(yīng)一字線WL0。
并且，將分別耦合至該第一字線WL0及第二字線WL1且彼此相鄰之第一單元CELL1及第二單元CELL2共同連接至該位線BL；以及該位線BL是耦合至一包含于該感測(cè)放大塊150中之感測(cè)放大器152a。
為了讀取在該第一單元CELL1中所存儲(chǔ)之?dāng)?shù)據(jù)，選擇及激活該第一字線WL0；結(jié)果，導(dǎo)通該第一MOS晶體管M0。將該第一電容器C0中所存儲(chǔ)之?dāng)?shù)據(jù)傳送至該位線BL。
接下來(lái)，該感測(cè)放大器152a藉由使用該位線BL(接收經(jīng)由該第一MOS晶體管M0所傳送之?dāng)?shù)據(jù))與一位線杠/BL(并未接收從包含于該第一單元陣列110中之任何單元所輸出的數(shù)據(jù))間之電位差來(lái)感測(cè)及放大該數(shù)據(jù)。
在上述藉由該感測(cè)放大器152a之感測(cè)及放大操作之后，將該已放大數(shù)據(jù)經(jīng)由一對(duì)局部數(shù)據(jù)總線LDB及LDBB輸出至該外部電路。于此，在感測(cè)及放大操作下，該感測(cè)放大器152a確定該位線BL及該位線杠/BL之邏輯電平。并且，將該位線BL及該位線杠/BL之每一邏輯電平傳送至該局部數(shù)據(jù)總線LDB及該互補(bǔ)局部數(shù)據(jù)總線LDBB之每一總線。
亦即，如果該第一單元CELL1存儲(chǔ)一高邏輯電平″1″之?dāng)?shù)據(jù)，亦即，充電該第一電容器C0，則在該感測(cè)及放大操作之后，該位線BL具有一電源電壓VDD之電壓電平及該位線杠/BL具有一接地電位GND之電壓電平。另一方面，亦即，如果該第一單元CELL1存儲(chǔ)一低邏輯電平″0″之?dāng)?shù)據(jù)，則在該感測(cè)及放大操作之后，該位線BL具有該接地GND之電壓電平及該位線杠/BL具有該電源電壓VDD之電壓電平。
因?yàn)樵诿恳粏卧娙萜髦兴鎯?chǔ)之電荷量是非常小的，所以在將該電荷傳送至該位線BL之后，應(yīng)該恢復(fù)在每一原始單元之電容器中之電荷。在藉由使用該感測(cè)放大器之一鎖存數(shù)據(jù)完成恢復(fù)之后，非激活對(duì)應(yīng)于該原始單元之字線。
于此，要描述何時(shí)讀取存儲(chǔ)在該第三單元CELL3中之?dāng)?shù)據(jù)。如果該第三單元CELL3存儲(chǔ)一高邏輯電平″1″之?dāng)?shù)據(jù)，亦即，充電該第三電容器C2，則在該感測(cè)及放大操作之后，該位線杠/BL具有一電源電壓VDD之電壓電平及該位線BL具有一接地GND之電壓電平。另一方面，亦即，如果該第三單元CELL3存儲(chǔ)一低邏輯電平″0″之?dāng)?shù)據(jù)，則在該感測(cè)及放大操作之后，該位線杠/BL具有該接地GND之電壓電平及該位線BL具有該電源電壓VDD之電壓電平。
再者，在該寫(xiě)入操作中，亦即，當(dāng)將一輸入數(shù)據(jù)存儲(chǔ)在該單元區(qū)域中時(shí)，對(duì)應(yīng)于輸入行及列地址之字線被激活，然后感測(cè)及放大在一耦合至該字線之單元中所存儲(chǔ)之?dāng)?shù)據(jù)。之后，在該感測(cè)放大器152a中以該輸入數(shù)據(jù)來(lái)取代該已放大數(shù)據(jù)。亦即，將該輸入數(shù)據(jù)鎖存于該感測(cè)放大器152a中。接下來(lái)，將該輸入數(shù)據(jù)存儲(chǔ)在對(duì)應(yīng)于該已激活字線之單元中。如果已完成將該輸入數(shù)據(jù)存儲(chǔ)在該單元中，則非激活對(duì)應(yīng)于該輸入行及列地址之字線。
圖3是描述在圖1所示之單元區(qū)域100中所包含之每一單元陣列及每一感測(cè)放大塊間之連接的塊圖。特別地，該傳統(tǒng)半導(dǎo)體存儲(chǔ)器裝置具有一共用位線感測(cè)放大器結(jié)構(gòu)。于此，該共用位線感測(cè)放大器結(jié)構(gòu)表示兩個(gè)相鄰單元陣列是耦合至一感測(cè)放大塊。
如所示，具有多個(gè)單元陣列110、130及180及多個(gè)感測(cè)放大塊150及170。該第一感測(cè)放大塊150是耦合至該第一單元陣列110及該第二單元陣列130；以及該第二感測(cè)放大塊170是耦合至該第二單元陣列130及該第三單元陣列180。
如果一單元陣列耦合至一感測(cè)放大塊，則該感測(cè)放大塊包括多個(gè)感測(cè)放大器，每一感測(cè)放大器對(duì)應(yīng)于在該單元陣列中所包含之每一位線對(duì)。亦即，該感測(cè)放大塊中所包含之感測(cè)放大器的數(shù)目相同于該單元陣列中所包含之位線的數(shù)目。然而，參考圖3，因?yàn)閮蓚€(gè)單元陣列在該共用位線感測(cè)放大器結(jié)構(gòu)下共同擁有一感測(cè)放大塊，所以該感測(cè)放大塊具有一些感測(cè)放大器，每一感測(cè)放大器對(duì)應(yīng)于每個(gè)兩位線對(duì)。亦即，該感測(cè)放大塊中所包含之感測(cè)放大器的數(shù)目可減少一半。
在用以達(dá)成較高整合電路之該共用位線感測(cè)放大器結(jié)構(gòu)下，該感測(cè)放大塊(例如150)進(jìn)一步包括第一連接塊151及第二連接塊153。因?yàn)樵摳袦y(cè)放大塊同時(shí)耦合至兩個(gè)相鄰單元陣列110及130，所以需要有可使該第一感測(cè)放大塊150與該兩個(gè)相鄰單元陣列110及130中之一連接或不連接之控制。該第一及第二連接塊151及153之每個(gè)具有多個(gè)開(kāi)關(guān)單元(例如晶體管)。在該第一連接塊151中，依據(jù)第一連接控制信號(hào)BISH1導(dǎo)通及關(guān)斷多個(gè)晶體管(例如MN1到MN4)；以及在該第二連接塊153中，依據(jù)第二連接控制信號(hào)BISL1導(dǎo)通及關(guān)斷多個(gè)晶體管(例如MN5到MN8)。
例如如果激活該第一連接控制信號(hào)BISH1，導(dǎo)通該第一連接塊151中之所有晶體管，亦即，使該第一單元陣列110耦合至該第一感測(cè)放大塊150之感測(cè)放大器塊152。另一情況，如果激活該第二連接控制信號(hào)BISL1，導(dǎo)通該第二連接塊153中之所有晶體管，亦即，使該第二單元陣列130耦合至該第一感測(cè)放大塊150之感測(cè)放大器塊152。
同樣地，另一感測(cè)放大塊170包括多個(gè)感測(cè)放大器及兩個(gè)連接塊，其中響應(yīng)其它連接控制信號(hào)BISH2及BISL2來(lái)控制該兩個(gè)連接塊，以使該感測(cè)放大塊170之感測(cè)放大器塊與該兩個(gè)相鄰單元陣列130及180中之一連接或不連接。
再者，除連接塊及感測(cè)放大器外，每一感測(cè)放大塊(例如150)包括一預(yù)充電塊及一數(shù)據(jù)輸出塊。
圖4是描述圖2所示之感測(cè)放大塊150之塊圖。
如所示，該感測(cè)放大塊150包括一感測(cè)放大器152a、一預(yù)充電塊155a、第一及第二均衡塊154a及157a及一數(shù)據(jù)輸出塊156a。
該感測(cè)放大器152a接收電源供應(yīng)信號(hào)SAP及SAN，以放大該位線BL與該位線杠/BL間之電位差。當(dāng)該感測(cè)放大器152a未被激活時(shí)，藉由一預(yù)充電信號(hào)BLEQ使能該預(yù)充電塊155a，以將該位線對(duì)BL及/BL預(yù)充電成為一位線預(yù)充電電壓VBLP。響應(yīng)該預(yù)充電信號(hào)BLEQ，該第一均衡塊154a使該位線BL之電壓電平相同于該位線杠/BL之電壓電平。相同于該第一均衡塊154a，該第二均衡塊157a亦用于使該位線BL之電壓電平相同于該位線杠/BL之電壓電平。最后，依據(jù)一列地址所產(chǎn)生之一列控制信號(hào)YI，該數(shù)據(jù)輸出塊156a將該感測(cè)放大器152a所放大之?dāng)?shù)據(jù)輸出至該對(duì)局部數(shù)據(jù)總線LDB及LDBB。
于此，該感測(cè)放大塊150進(jìn)一步包括兩個(gè)連接塊151a及153a，每一連接塊依據(jù)連接控制信號(hào)BISH及BISL以使該感測(cè)放大器152a與相鄰單元陣列中之一連接或不連接。
圖5是顯示該傳統(tǒng)半導(dǎo)體存儲(chǔ)器裝置之操作的波形圖。以下，參考第1-5圖，詳細(xì)描述該傳統(tǒng)半導(dǎo)體存儲(chǔ)器裝置之操作。
如所示，可將該讀取操作分成4個(gè)步驟一預(yù)充電步驟、一讀取步驟、一感測(cè)步驟及一恢復(fù)步驟。同樣地，該寫(xiě)入操作是非常相似于該讀取操作。然而，該寫(xiě)入操作包括一寫(xiě)入步驟，以取代在該讀取操作中之讀取步驟，以及更詳細(xì)地，在該感測(cè)步驟期間并非輸出一感測(cè)及放大的數(shù)據(jù)，而是將來(lái)自一外部電路之輸入數(shù)據(jù)鎖存在該感測(cè)放大器中。
以下，假設(shè)充電一單元之電容器，亦即存儲(chǔ)一高邏輯電平″1″。于此，符號(hào)’SN’表示在該單元之電容器中所改變之電位電平。并且，激活該感測(cè)放大塊中之兩個(gè)連接塊中之一，以及非激活另一連接塊。結(jié)果，將該感測(cè)放大塊耦合至兩個(gè)相鄰單元陣列中之一。
在該預(yù)充電步驟中，藉由該位線預(yù)充電電壓VBLP預(yù)充電該位線BL及該位線杠/BL。同時(shí)，非激活所有字線。通常，該位線預(yù)充電電壓VBLP是1/2核心電壓，亦即1/2Vcore＝VBLP。
當(dāng)激活該預(yù)充電信號(hào)BLEQ成為高邏輯電平時(shí)，亦使能該第一及第二均衡塊154a及157a。因而，將該位線BL及該位線杠/BL預(yù)充電成為1/2核心電壓。于此，亦激活該第一及第二連接塊151a及153a，亦即將該第一及第二連接塊151a及153a中之所有晶體管導(dǎo)通。
在該讀取步驟中，輸入及執(zhí)列一讀取命令。于此，如果該第一連接塊151a是耦合至該第一單元陣列110及該第二連接塊153a是耦合至該第二單元陣列130，則當(dāng)激活該第一連接塊151a及非激活該第二連接塊153a時(shí)，會(huì)將該感測(cè)放大器152a耦合至該第一單元陣列110。另一情況，當(dāng)激活該第二連接塊153a及非激活該第一連接塊151a時(shí)，會(huì)將該感測(cè)放大器152a耦合至該第二單元陣列130且與該第一單元陣列110斷開(kāi)。
此外，藉由一電源電壓VDD或一高電壓VPP來(lái)激活一對(duì)應(yīng)于一輸入地址之字線，直到該恢復(fù)步驟為止。
于此，為了激活該字線，因?yàn)闀?huì)要求該電源電壓VDD變低，所以通常使用該高電壓VPP，并且該半導(dǎo)體存儲(chǔ)器裝置之操作速度會(huì)變得較快。
如果激活該字線，則會(huì)將對(duì)應(yīng)于該字線之單元的MOS晶體管導(dǎo)通；以及將該單元之電容器中所存儲(chǔ)之?dāng)?shù)據(jù)傳送至該位線BL。
因此，將該1/2核心電壓所預(yù)充電之位線BL提升一預(yù)定電壓電平ΔV。于此，雖然將該電容器充電成為該核心電壓Vcore，但是因?yàn)樵撾娙萜髦娙萘緾c小于該位線BL之螺旋電容量(worm capacitance)Cb，所以該位線BL之電壓電平無(wú)法增加至該核心電壓Vcore。
參考圖5，在該讀取步驟中，可了解到該位線BL之電壓電平增加該預(yù)定電壓電平ΔV，以及符號(hào)’SN’亦減少至該電壓電平。
在此時(shí)，亦即，當(dāng)將該數(shù)據(jù)傳送至該位線BL時(shí)，并未傳送數(shù)據(jù)至該位線杠/BL，以及因而該位線杠/BL保持1/2核心電壓電平。
接下來(lái)，在該感測(cè)步驟中，該第一電源供應(yīng)信號(hào)SAP是供應(yīng)有該核心電壓Vcore，以及該第二電源供應(yīng)信號(hào)SAN是供應(yīng)有一接地電位GND。因此，該感測(cè)放大器可藉由使用該第一及第二電源供應(yīng)信號(hào)SAP及SAN來(lái)放大該位線BL與該位線杠/BL間之電位差。在此時(shí)，將該位線BL與該位線杠/BL間之相對(duì)高側(cè)放大至該核心電壓Vcore；以及將該位線BL與該位線杠/BL間之另一側(cè)亦即相對(duì)低側(cè)放大至該接地電位GND。
于此，該位線BL之電壓電平是高于該位線杠/BL之電壓電平。亦即，在放大該位線BL與該位線杠/BL之后，該位線BL是供應(yīng)有該核心電壓Vcore，以及該位線杠/BL是供應(yīng)該接地電位GND。
最后，在該恢復(fù)步驟中，使該讀取步驟中用以藉由該預(yù)定電壓電平ΔV以提升該位線BL之電容器所輸出的數(shù)據(jù)在該原始電容器中恢復(fù)。亦即，再充電該電容器。在該恢復(fù)步驟之后，非激活對(duì)應(yīng)于該電容器之字線。
然后，該傳統(tǒng)半導(dǎo)體存儲(chǔ)器裝置再次實(shí)施該預(yù)充電步驟。亦即，該第一及第二電源供應(yīng)信號(hào)SAP及SAN分別供應(yīng)有1/2核心電壓Vcore。并且，激活該預(yù)充電信號(hào)BLEQ，并且將其輸入至該第一及第二均衡塊154a及157a以及該預(yù)充電塊155a。在此時(shí)，該感測(cè)放大器152a是藉由該第一及第二連接塊151a及153a耦合至該兩個(gè)相鄰單元陣列(例如110及130)。
當(dāng)半導(dǎo)體存儲(chǔ)器裝置之設(shè)計(jì)技術(shù)快速地發(fā)展時(shí)，用以操作該半導(dǎo)體存儲(chǔ)器裝置之電源電壓的電壓電平變得較低。然而，雖然該電源電壓的電壓電平變得較低，但是要求該半導(dǎo)體存儲(chǔ)器裝置之操作速度變得較快。
為了達(dá)成有關(guān)該半導(dǎo)體存儲(chǔ)器裝置之操作速度的要求，該半導(dǎo)體存儲(chǔ)器裝置包括一內(nèi)部電壓產(chǎn)生器，其用以產(chǎn)生一具有低于該電源電壓VDD之電壓電平的核心電壓Vcore及一具有高于該核心電壓Vcore之電壓電平的高電壓VPP。
至目前為止，可藉由實(shí)施經(jīng)由使用上述用以克服該電源電壓VDD之電壓電平的減少之方法來(lái)制造該半導(dǎo)體存儲(chǔ)器裝置之納米技術(shù)(nano-scale technology)，以完成所要求之操作速度，而無(wú)其它特別方法可用。
例如雖然該電源電壓之電壓電平從約3.3V減少至約2.5V或2.5V以下，但是如果實(shí)施約500nm至約100nm為主之納米級(jí)技術(shù)，則可完成所要求之操作速度。此表示更高度整合該半導(dǎo)體存儲(chǔ)器裝置。亦即，當(dāng)提升(亦即，發(fā)展)該納米技術(shù)時(shí)，可減少該半導(dǎo)體存儲(chǔ)器裝置中所制造之晶體管的功率消耗，以及如果沒(méi)有減少該電源電壓之電壓電平，則該所制造晶體管之操作速度會(huì)變得較快。
然而，很難發(fā)展100nm以下之納米級(jí)技術(shù)。亦即，對(duì)進(jìn)一步整合該半導(dǎo)體存儲(chǔ)器裝置是有限制的。
并且，該電源電壓之所需電壓電平變得較低，例如從約2.0V變成約1.5V或甚至約1.0V。因此，無(wú)法只藉由發(fā)展該納米技術(shù)來(lái)完成有關(guān)該電源電壓之要求。
如果輸入該半導(dǎo)體存儲(chǔ)器裝置之電源電壓的電壓電平低于一預(yù)定電壓電平，則該半導(dǎo)體存儲(chǔ)器裝置中所包含之每一晶體管的操作邊際(operating margin)會(huì)變得不夠；以及結(jié)果，無(wú)法滿足所需操作速度及無(wú)法保證該半導(dǎo)體存儲(chǔ)器裝置之操作可靠度。
而且，因?yàn)樵谝坏碗娫措妷合卤３衷摼w管之一導(dǎo)通電壓(亦即，一閾值電壓)，所以為了穩(wěn)定地放大該位線BL與該位線杠/BL間之電壓差該感測(cè)放大器需要更多時(shí)間。
再者，如果在該位線對(duì)BL及/BL上產(chǎn)生噪聲，則會(huì)使該位線BL及該位線杠/BL之每一電壓電平波動(dòng)，亦即在該1/2核心電壓Vcore上增加或減少一預(yù)定電平。亦即，當(dāng)該電源電壓之電壓電平變得較低時(shí)，小的噪聲會(huì)嚴(yán)重地影響該半導(dǎo)體存儲(chǔ)器裝置之操作可靠度。
因此，在一預(yù)定電平下對(duì)該電源電壓之電壓電平的減少是有限制的。
此外，當(dāng)進(jìn)一步高度整合該半導(dǎo)體存儲(chǔ)器裝置時(shí)，該晶體管之尺寸會(huì)變小，以及該晶體管之柵極與該位線之距離會(huì)變得越來(lái)越靠近。結(jié)果，會(huì)產(chǎn)生泄放電流(bleed current)。于此，由于在一預(yù)定值下該晶體管之柵極與該位線間之實(shí)體距離，因而該泄放電流表示該晶體管之柵極與該位線間之漏電流。
圖6是描述該半導(dǎo)體存儲(chǔ)器裝置之一單位單元以便顯示該泄放電流(breed current)之成因的剖面圖。
如所示，該單位單元包括一襯底10、一裝置隔離層11、源極及漏極區(qū)域12a及12b、一柵極電極13、一位線17、一電容器14-16、以及絕緣層18及19。于此，符號(hào)’A’表示該晶體管之柵極電極13與該位線17間之距離。
當(dāng)快速發(fā)展用以制造該半導(dǎo)體存儲(chǔ)器裝置之納米技術(shù)時(shí)，該晶體管之柵極電極13與該位線17間之距離(亦即，’A’)會(huì)變得較短。
在該預(yù)充電步驟中，該位線BL是供應(yīng)有該1/2核心電壓，以及該柵極電極13(亦即，一字線)是供應(yīng)有接地電位。
如果因制造過(guò)程中發(fā)生錯(cuò)誤而使該單位單元中之位線17與柵極電極13電性短路，則在該預(yù)充電步驟期間會(huì)有一電流持續(xù)地流動(dòng)，以及會(huì)增加功率消耗。在此情況中，該半導(dǎo)體存儲(chǔ)器裝置包括多個(gè)額外單位單元，其用以取代發(fā)生該位線及該柵極電極電性短路之單位單元。在此時(shí)，以字線為基準(zhǔn)使用額外單元來(lái)取代錯(cuò)誤單元。
另一情況，如果在制造過(guò)程中沒(méi)有發(fā)生錯(cuò)誤，亦即在該半導(dǎo)體存儲(chǔ)器裝置之任何單元中沒(méi)有發(fā)生該位線17與該柵極電極13電性短路，則不會(huì)有泄放電流。然而，如果在該制程中沒(méi)有任何錯(cuò)誤之情況該晶體管之柵極電極13與該位線17間之距離(亦即，’A’)太短，則亦會(huì)使泄放電流產(chǎn)生及流動(dòng)。
最近，如何在一低功率狀態(tài)下操作半導(dǎo)體存儲(chǔ)器裝置是非常重要的。如果產(chǎn)生上述泄放電流，則雖然具有泄放電流之半導(dǎo)體存儲(chǔ)器裝置可正常操作，但是并不適合將該半導(dǎo)體存儲(chǔ)器裝置應(yīng)用在一系統(tǒng)中。
為了減少該泄放電流之量，建議在該晶體管之柵極電極與該位線之間加入一電阻器。然而，雖然該電阻器可減少一點(diǎn)泄放電流之量，但是對(duì)于減少及防止該泄放電流之流動(dòng)并非是有效及重要。

發(fā)明內(nèi)容
因此，本發(fā)明之一目的在于提供一種半導(dǎo)體裝置，其在一低功率狀態(tài)下以一快速度方式來(lái)操作，以及防止泄放電流之產(chǎn)生，藉此減少功率消耗。
依據(jù)本發(fā)明之一方面，提供一種包含于一半導(dǎo)體存儲(chǔ)器裝置中之設(shè)備，其用以預(yù)充電一位線及一位線杠以及感測(cè)及放大已傳送至該位線及該位線杠中之一的數(shù)據(jù)，該裝置包括一預(yù)充電塊，其用以預(yù)充電該位線及該位線杠成一接地電位；以及一感測(cè)放大塊，其藉由使用一具有低于該接地電位之電壓電平的低電壓及一具有高于一電源電壓之電壓電平的高電壓以感測(cè)及放大該數(shù)據(jù)。
依據(jù)本發(fā)明之另一方面，提供一種用以在該半導(dǎo)體裝置中預(yù)充電一位線及一位線杠以及感測(cè)和放大已傳送至該位線及該位線杠中之一的數(shù)據(jù)之方法，該方法包括下列步驟a)預(yù)充電該位線及該位線杠成一接地電位；以及b)藉由使用一具有低于該接地電位之電壓電平的低電壓及一具有高于一電源電壓之電壓電平的高電壓來(lái)感測(cè)及放大該數(shù)據(jù)。
依據(jù)本發(fā)明之另一方面，提供一種半導(dǎo)體存儲(chǔ)器裝置，其包括第一單元陣列，其具有多個(gè)單位單元，每一單元用以存儲(chǔ)一數(shù)據(jù)及將該數(shù)據(jù)輸出至一位線及一位線杠中之一，以響應(yīng)輸入之地址及命令；一預(yù)充電塊，其用以預(yù)充電該位線及該位線杠成為一接地電位；以及一感測(cè)放大塊，其藉由使用一具有低于該接地電位之電壓電平的低電壓及一具有高于該核心電壓之電壓電平的高電壓來(lái)感測(cè)及放大該數(shù)據(jù)。
依據(jù)本發(fā)明之另一方面，提供一種用以操作一半導(dǎo)體存儲(chǔ)器裝置之方法，其包括下列步驟a)存儲(chǔ)一數(shù)據(jù)于第一單元陣列中及輸出該數(shù)據(jù)至一位線及一位線杠中之一，以響應(yīng)輸入之地址及命令；b)預(yù)充電該位線及該位線杠成為一接地電位；以及c)藉由使用一用以操作該半導(dǎo)體存儲(chǔ)器裝置之核心電壓及一具有高于該核心電壓之電壓電平的高電壓來(lái)感測(cè)及放大該數(shù)據(jù)。


從下面較佳實(shí)施例之說(shuō)明并配合所附圖式可使本發(fā)明之上述及其它目的與特征變得更清楚。
圖1是顯示一傳統(tǒng)半導(dǎo)體存儲(chǔ)器裝置之核心區(qū)域的塊圖；圖2是描述圖1所示之單元區(qū)域的詳細(xì)結(jié)構(gòu)之塊圖；圖3是描述在圖1所示之單元區(qū)域中所包含之每一單元陣列及每一感測(cè)放大塊間之連接的塊圖；圖4是描述圖2所示之感測(cè)放大塊150之塊圖；圖5是顯示該傳統(tǒng)半導(dǎo)體存儲(chǔ)器裝置之操作的波形圖；圖6是描述該半導(dǎo)體存儲(chǔ)器裝置之一單位單元以便顯示該泄放電流之成因的剖面圖；圖7是顯示依據(jù)本發(fā)明之一實(shí)施例的一半導(dǎo)體存儲(chǔ)器裝置之核心區(qū)域的塊圖；圖8是描述圖7所示之一感測(cè)放大塊的塊圖。
圖9A及9B是描述在圖8所示之一感測(cè)放大器中所包含之PMOS晶體管的剖面圖；圖10A及10B是描述在圖8所示之感測(cè)放大器中所包含之NMOS晶體管的剖面圖；圖11是顯示圖8所示之第一及第二電源供應(yīng)器的電路圖；圖12是顯示圖8所示之第一及第二電源供應(yīng)器的操作之波形圖；圖13是顯示圖8所示之半導(dǎo)體存儲(chǔ)器裝置的操作之波形圖；圖14是顯示依據(jù)本發(fā)明之另一實(shí)施例的一半導(dǎo)體存儲(chǔ)器裝置之核心區(qū)域的塊圖；圖15是詳細(xì)描述圖10所示之半導(dǎo)體存儲(chǔ)器裝置的核心區(qū)域之塊圖；以及圖16是顯示圖10所示之半導(dǎo)體存儲(chǔ)器裝置的操作之波形圖。
具體實(shí)施例方式
以下，將配合所附圖式來(lái)描述依據(jù)本發(fā)明之用以在低功率狀態(tài)下操作的半導(dǎo)體存儲(chǔ)器裝置。
圖7是顯示依據(jù)本發(fā)明之實(shí)施例的一半導(dǎo)體存儲(chǔ)器裝置之核心區(qū)域的塊圖。
如所示，該半導(dǎo)體存儲(chǔ)器裝置包括第一參考單元塊400a、第二參考單元塊400b、第一單元陣列300a、第二單元陣列300b及一感測(cè)放大塊200。
于此，每一單元陣列(例如400a)包括多個(gè)單位單元，每一單元用以存儲(chǔ)一數(shù)據(jù)及輸出該數(shù)據(jù)至一位線及一位線杠中之一，以響應(yīng)輸入之地址及命令；以及該感測(cè)放大塊200是用以感測(cè)及放大每一單元陣列所輸出之?dāng)?shù)據(jù)。該第一單元陣列300a是經(jīng)由多個(gè)位線(例如BLn及BLn+1)耦合至該感測(cè)放大塊200。該第二單元陣列300b是經(jīng)由多個(gè)位線杠(例如/BLn及/BLn+1)耦合至該感測(cè)放大塊200。
詳而言之，在該第一及第二單元陣列300a及300b中所包含之每一單位單元是由一電容器(例如Cap)及一晶體管(例如TC)所構(gòu)成。
該第一及第二參考單元塊400a及400b是用以將一參考信號(hào)經(jīng)由多個(gè)位線(例如BLn及BLn+1)及多個(gè)位線杠(例如/BLn及/BLn+1)供應(yīng)至該感測(cè)放大塊200。
圖8是描述圖7所示之感測(cè)放大塊200的塊圖。
如所示，該感測(cè)放大塊200包括預(yù)充電塊220a及220b、連接控制塊230a及230b、一感測(cè)放大器210及一數(shù)據(jù)輸出塊240。在圖7所示之半導(dǎo)體存儲(chǔ)器裝置中，兩個(gè)相鄰單元陣列(例如300a及300b)是耦合至該一個(gè)感測(cè)放大塊200。
如所示，該第一單元陣列300a中所包含之一單位單元是經(jīng)由一位線BL耦合至該感測(cè)放大器210，以及該第二單元陣列300b中所包含之一單位單元是經(jīng)由一位線杠/BL耦合至該感測(cè)放大器210。于此，在該第一單元陣列300a與該感測(cè)放大器210間具有第一預(yù)充電塊220a及第一連接控制塊230a。同樣地，在該第二單元陣列300b與該感測(cè)放大器210間具有第二預(yù)充電塊220b及第二連接控制塊230b。
該感測(cè)放大器210接收第一電源供應(yīng)信號(hào)SAP及第二電源供應(yīng)信號(hào)SAN，以放大該位線BL與該位線杠/BL間之電位差(亦即，電壓差)。當(dāng)激活該感測(cè)放大器210時(shí)，輸入一高電壓VPP以作為該第一電源供應(yīng)信號(hào)SAP及輸入一低電壓VBB以作為該第二電源供應(yīng)信號(hào)SAN。如果停用該感測(cè)放大器210，則輸入一接地電位GND以作為該第一及第二電源供應(yīng)信號(hào)SAP及SAN。
于此，該高電壓VPP具有比從一外部電路所輸入之電源電壓VDD高的電壓電平；以及該低電壓VBB具有比該接地電位GND低之電壓電平。
當(dāng)非激活該感測(cè)放大器210時(shí)，藉由一預(yù)充電信號(hào)BLEQ使該第一及第二預(yù)充電塊220a及220b使能，以分別預(yù)充電該位線BL及該位線杠/BL成為該接地電位GND。最后，該數(shù)據(jù)輸出塊240依據(jù)所輸入之列地址將該感測(cè)放大器210所放大之?dāng)?shù)據(jù)輸出至一對(duì)本地?cái)?shù)據(jù)線(即LDB及LDBB)。
亦即，該預(yù)充電塊220是用以預(yù)充電該位線BL及該位線杠/BL成為接地電位GND；以及該感測(cè)放大塊210藉由使用該高電壓VPP及該低電壓VBB來(lái)感測(cè)及放大數(shù)據(jù)。亦即，分別輸入該高電壓VPP及該低電壓VBB以作為該第一電源供應(yīng)信號(hào)SAP及該第二電源供應(yīng)信號(hào)SAN。
再者，該感測(cè)放大塊210包括該第一及第二連接塊230a及230b，每一連接塊用以將載入該位線或該位線杠之?dāng)?shù)據(jù)傳送至該感測(cè)放大裝置及用以防止將該低電壓VBB傳送至該位線及該位線杠，其中該位線及該位線杠是個(gè)別耦合至該單元陣列。
例如如果經(jīng)由該位線BL輸出該第一單元陣列300a中所存儲(chǔ)之?dāng)?shù)據(jù)，以響應(yīng)一所輸入的命令，則激活該第一連接控制塊230a。結(jié)果，可將該數(shù)據(jù)傳送至該感測(cè)放大器210。然后，為了防止將該低電壓供應(yīng)至該連接至第一單元陣列300a之位線BL，在該感測(cè)放大器感測(cè)及放大該位線BL與該位線杠/BL間之電壓差的期間，停用該第一連接控制塊230a。同樣地，如果經(jīng)由該位線杠/BL輸出該第二單元陣列300b中所存儲(chǔ)之?dāng)?shù)據(jù)，以響應(yīng)一所輸入的命令，則激活該第二連接控制塊230b。結(jié)果，可將該數(shù)據(jù)傳送至該感測(cè)放大器210。然后，為了防止將該低電壓供應(yīng)至該連接至第一單元陣列300a之位線BL，在該感測(cè)放大器感測(cè)及放大該位線BL與該位線杠/BL間之電壓差的期間，停用該第二連接控制塊230b。
再者，在依據(jù)本發(fā)明之半導(dǎo)體存儲(chǔ)器裝置中，當(dāng)該第二單元陣列300b經(jīng)由該位線杠/BL將一數(shù)據(jù)輸出至該感測(cè)放大器210時(shí)，該第一參考單元塊400a將一參考信號(hào)供應(yīng)至該位線BL。同樣地，當(dāng)該第一單元陣列300a經(jīng)由該位線BL將一數(shù)據(jù)輸出至該感測(cè)放大器210時(shí)，該第二參考單元塊400b將該參考信號(hào)供應(yīng)至該位線杠/BL。
該第一及第二預(yù)充電塊220a及220b之每一預(yù)充電塊包括一晶體管，其用以將該接地電位GND供應(yīng)至該位線BL及該位線杠/BL以作為該預(yù)充電電壓，以響應(yīng)該預(yù)充電信號(hào)BLEQ。當(dāng)實(shí)施一預(yù)充電操作，亦即，激活該預(yù)充電信號(hào)BLEQ時(shí)，亦會(huì)激活該第一及第二連接控制塊230a及230b，以響應(yīng)一控制信號(hào)BI。
該感測(cè)放大塊210包括第一及第二PMOS晶體管TS1及TS2以及第一及第二NMOS晶體管TS3及TS4。
該第一PMOS晶體管TS1具有柵極、漏極及源極，該柵極是耦合至該位線杠/BL，該源極是用以接收該第一電源供應(yīng)信號(hào)SAP，以及該漏極是耦合至該位線BL。并且，該第二PMOS晶體管TS2具有柵極、漏極及源極，該柵極是耦合至該位線BL，該源極是用以接收該第一電源供應(yīng)信號(hào)SAP，以及該漏極是耦合至該位線杠/BL。
該第一NMOS晶體管TS3具有柵極、漏極及源極，該柵極是耦合至該位線杠/BL，該源極是用以接收該第二電源供應(yīng)信號(hào)SAN，以及該漏極是耦合至該位線BL；以及該第二NMOS晶體管TS4具有柵極、漏極及源極，該柵極是耦合至該位線BL，該源極是用以接收該第二電源供應(yīng)信號(hào)SAN，以及該漏極是耦合至該位線杠/BL。
在經(jīng)該感測(cè)放大器210放大后，將該數(shù)據(jù)經(jīng)由該數(shù)據(jù)輸出塊240傳送至一本地?cái)?shù)據(jù)線LDB及一本地?cái)?shù)據(jù)線杠LDBB。
該數(shù)據(jù)輸出塊240是用以將該感測(cè)放大塊210所放大之?dāng)?shù)據(jù)傳送至該本地?cái)?shù)據(jù)線LDB及該本地?cái)?shù)據(jù)線杠LDBB或者經(jīng)由該本地?cái)?shù)據(jù)線LDB及該本地?cái)?shù)據(jù)線杠LDBB將所輸入的數(shù)據(jù)傳送至該感測(cè)放大塊210。
詳而言之，該數(shù)據(jù)輸出塊240包括第一及第二MOS晶體管T01及T02。該第一MOS晶體管T01是耦合于該位線BL與該本地?cái)?shù)據(jù)線LDB之間，用以將該感測(cè)放大器210所放大之?dāng)?shù)據(jù)傳送至該本地?cái)?shù)據(jù)線LDB或經(jīng)由該本地?cái)?shù)據(jù)線LDB將輸入數(shù)據(jù)傳送至該感測(cè)放大器210，以響應(yīng)依據(jù)一輸入列地址之列控制信號(hào)YI。并且，該第二MOS晶體管T02是耦合于該位線杠/BL與該本地?cái)?shù)據(jù)線杠LDBB之間，用以將該感測(cè)放大器210所放大之?dāng)?shù)據(jù)傳送至該本地?cái)?shù)據(jù)線杠LDBB或經(jīng)由該本地?cái)?shù)據(jù)線杠LDBB將輸入數(shù)據(jù)傳送至該感測(cè)放大器210，以響應(yīng)該列控制信號(hào)YI。
圖9A及9B是描述在圖8所示之感測(cè)放大器210中所包含之第一及第二PMOS晶體管TS1及TS2的剖面圖。并且，圖10A及10B是描述在圖8所示之感測(cè)放大器210中所包含之第一及第二NMOS晶體管TS3及TS4的剖面圖。
如圖9A所示，在該第一PMOS晶體管TS1中，一N-井區(qū)是位于一P型襯底上。在該N-井區(qū)中，具有P型源極及漏極以及一N型本體。作為該第一PMOS晶體管TS1之柵極的位線杠/BL是位于該P(yáng)型源極與漏極間。于此，該P(yáng)型源極是耦合至該第一電源供應(yīng)信號(hào)SAP，以及該P(yáng)型漏極是耦合至該位線BL。該N型本體是耦合至該高電壓VPP。
該第二PMOS晶體管TS2相似于該第一PMOS晶體管TS1。然而，參考圖9B，該第二PMOS晶體管TS2包括作為柵極之位線BL及耦合至該位線杠/BL之漏極。
相較于圖9A及9B所示之第一及第二PMOS晶體管，在圖10A所示之第一NMOS晶體管TS3中，一N-井區(qū)是位于一P型襯底上，以及一P-井區(qū)是位于該N-井區(qū)上。在該P(yáng)-井區(qū)中，具有N型源極及漏極以及一P型本體。作為該第一NMOS晶體管TS3之柵極的位線杠/BL是位于該N型源極與漏極之間。再者，該第一NMOS晶體管TS3包括一在該N-井區(qū)中之N型接觸區(qū)域。該N型接觸區(qū)域是耦合至一電源電壓VDD，用以使該P(yáng)-井區(qū)自該P(yáng)型襯底電性斷開(kāi)。于此，該N型源極是耦合至該第二電源供應(yīng)信號(hào)SAN，以及該N型漏極是耦合至該位線BL。該P(yáng)型本體是耦合至該低電壓VBB。
該第二NMOS晶體管TS4相似于該第一NMOS晶體管TS3。然而，參考圖10B，該第二NMOS晶體管TS4包括作為柵極之位線BL及耦合至該位線杠/BL之漏極。
圖11是顯示圖8所示之第一及第二電源供應(yīng)器510及520的電路圖。
如所示，該第一電源供應(yīng)器510包括第一供應(yīng)晶體管MP及第二供應(yīng)晶體管MN1。該第一供應(yīng)晶體管MP將該高電壓VPP供應(yīng)至該感測(cè)放大器210以作為該第一電源供應(yīng)信號(hào)SAP，以響應(yīng)第一供應(yīng)控制信號(hào)SAP_VPP。第二電源晶體管MN1將該接地電位GND供應(yīng)至該感測(cè)放大器210以作為該第一電源供應(yīng)信號(hào)SAP，以響應(yīng)第二供應(yīng)控制信號(hào)SAP_GND。
同樣地，該第二電源供應(yīng)器520包括第三供應(yīng)晶體管MN2及第四供應(yīng)晶體管MN3。該第三供應(yīng)晶體管MN2將該低電壓VBB供應(yīng)至該感測(cè)放大器210以作為該第二電源供應(yīng)信號(hào)SAN，以響應(yīng)第三供應(yīng)控制信號(hào)SAN_VBB。第四供應(yīng)晶體管MN3將該接地電位GND供應(yīng)至該感測(cè)放大器210以作為該第二電源供應(yīng)信號(hào)SAN，以響應(yīng)第四供應(yīng)控制信號(hào)SAN_GND。
圖12是顯示圖8所示之第一及第二電源供應(yīng)器510及520的操作之波形圖。
如所示，一讀取或?qū)懭氩僮骺煞殖?個(gè)步驟一預(yù)充電步驟t0、一讀取步驟t1、一感測(cè)步驟t2-t3及一恢復(fù)步驟t4。
在該預(yù)充電步驟t0及該讀取步驟t1期間輸入該第一供應(yīng)控制信號(hào)SAP_VPP以作為該高電壓VPP，以及在該感測(cè)步驟t2及t3以及該恢復(fù)步驟t4期間輸入該第一供應(yīng)控制信號(hào)SAP_VPP以作為該接地電位GND。同樣地，在該預(yù)充電步驟t0及該讀取步驟t1期間輸入該第二供應(yīng)控制信號(hào)SAP_GND以作為該電源電壓VDD，以及在該感測(cè)步驟t2及t3以及該恢復(fù)步驟t4期間輸入該第二供應(yīng)控制信號(hào)SAP_GND以作為該接地電位GND。
結(jié)果，在該預(yù)充電步驟t0及該讀取步驟t1期間該第一電源供應(yīng)信號(hào)SAP變成該接地電位GND，以及在該感測(cè)步驟t2及t3以及該恢復(fù)步驟t4期間該第一電源供應(yīng)信號(hào)SAP變成該高電壓VPP。
在該預(yù)充電步驟t0及該讀取步驟t1期間輸入該第三供應(yīng)控制信號(hào)SAN_VBB以作為該低電壓VBB，以及在該感測(cè)步驟t2及t3以及該恢復(fù)步驟t4期間輸入該第三供應(yīng)控制信號(hào)SAN_VBB以作為該電源電壓VDD。同樣地，在該預(yù)充電步驟t0及該讀取步驟t1期間輸入該第四供應(yīng)控制信號(hào)SAN_GND以作為該接地電位GND，以及在該感測(cè)步驟t2及t3以及該恢復(fù)步驟t4期間輸入該第四供應(yīng)控制信號(hào)SAN_GND以作為該低電壓VBB。
結(jié)果，在該預(yù)充電步驟t0及該讀取步驟t1期間該第二電源供應(yīng)信號(hào)SAN變成該接地電位GND，以及在該感測(cè)步驟t2及t3以及該恢復(fù)步驟t4期間該第二電源供應(yīng)信號(hào)SAN變成該低電壓VBB。
圖13是顯示圖7所示之半導(dǎo)體存儲(chǔ)器裝置的操作之波形圖。以下，參考第7-13圖，詳細(xì)描述依據(jù)本發(fā)明之半導(dǎo)體存儲(chǔ)器裝置之操作。
如上所述，該讀取操作可分成4個(gè)步驟一預(yù)充電步驟t0、一讀取步驟t1、一感測(cè)步驟t2及t3及一恢復(fù)步驟t4。同樣地，一寫(xiě)入操作是非常相似于該讀取操作。然而該寫(xiě)入操作包括一寫(xiě)入步驟，以取代該讀取操作中之讀取步驟，以及更詳細(xì)地，在該感測(cè)步驟期間并非輸出經(jīng)感測(cè)及放大之?dāng)?shù)據(jù)，而是將來(lái)自一外部電路之輸入數(shù)據(jù)鎖存于該感測(cè)放大器中。再者，該感測(cè)步驟包括第一感測(cè)步驟t2及第二感測(cè)步驟t3。因?yàn)樵谠摰谝桓袦y(cè)步驟t2期間經(jīng)放大之?dāng)?shù)據(jù)是不穩(wěn)定的，所以在該第二感測(cè)步驟t3期間激活該數(shù)據(jù)輸出塊240。
以下，假設(shè)對(duì)耦合至該位線BL之第一單元陣列300a中所包含之一單元的電容器充電，亦即，存儲(chǔ)高邏輯電平數(shù)據(jù)″1″。
具體而言，將依據(jù)本發(fā)明之半導(dǎo)體存儲(chǔ)器裝置中的位線BL及位線杠/BL預(yù)充電成為該接地電位GND。并且，參考圖7，該半導(dǎo)體存儲(chǔ)器裝置具有一開(kāi)放位線結(jié)構(gòu)。
在該預(yù)充電步驟t0中，將該位線BL及該位線杠/BL預(yù)充電成為該接地電位GND，以取代一位線預(yù)充電電壓VBLP，其中該位線預(yù)充電電壓VBLP通常為1/2核心電壓，亦即，1/2Vcore＝VBLP。在此時(shí)，停用所有字線。亦即，如果在該預(yù)充電步驟t0期間保持已激活成高邏輯電平之預(yù)充電信號(hào)BLEQ，則該位線BL及該位線杠/BL預(yù)充電成為該接地電位GND。
在該讀取步驟t1中，輸入及執(zhí)列一讀取命令，以及然后藉由一電源電壓VDD或一高電壓VPP激活對(duì)應(yīng)于輸入地址之字線WL，直到該恢復(fù)步驟為止。
于此，為了激活該字線，通常使用該高電壓VPP，這是因?yàn)闀?huì)要求該電源電壓VDD變低，以及該半導(dǎo)體存儲(chǔ)器裝置之操作速度會(huì)變得較快。
如果激活該字線WL，則會(huì)將對(duì)應(yīng)于該字線之單元的MOS晶體管導(dǎo)通；以及將該第一單元陣列300a中所包含之單元的電容器中所存儲(chǔ)之?dāng)?shù)據(jù)傳送至該位線BL。在此時(shí)，停用輸入至該預(yù)充電塊220之預(yù)充電信號(hào)BLEQ。
同時(shí)，當(dāng)該第一單元陣列300a將存儲(chǔ)數(shù)據(jù)輸出至該位線BL時(shí)，耦合至該位線杠/BL之第二參考單元塊400b將具有該單元之電容器中所存儲(chǔ)之?dāng)?shù)據(jù)的1/2電壓電平之參考信號(hào)輸出至該位線杠/BL，以響應(yīng)第二參考控制信號(hào)REF_SEL2。
另一情況，當(dāng)該第二單元陣列300b將存儲(chǔ)數(shù)據(jù)輸出至該位線杠/BL時(shí)，耦合至該位線BL之第一參考單元塊400a將具有該第二單元陣列300b中所包含之單元的電容器中所存儲(chǔ)之?dāng)?shù)據(jù)的1/2電壓電平之參考信號(hào)輸出至該位線BL，以響應(yīng)第一參考控制信號(hào)REF_SEL1。
參考圖13，在該讀取步驟中，可了解到該位線BL及該位線杠/BL之每一電壓電平增加有每一預(yù)定電壓電平，例如約兩倍電壓電平。
接下來(lái)，在該感測(cè)步驟之感測(cè)步驟t2及t3中，該第一電源供應(yīng)信號(hào)SAP是供應(yīng)有該高電壓VPP，以及該第二電源供應(yīng)信號(hào)SAN是供應(yīng)有該低電壓VBB。
在該第一感測(cè)步驟t2中，該感測(cè)放大器210可藉由使用該第一及第二電源供應(yīng)信號(hào)SAP及SAN放大該位線BL與該位線杠/BL間之電壓差(亦即，電位差)。在此時(shí)，將該位線BL與該位線杠/BL間之相對(duì)高側(cè)放大至該高電壓VPP；以及將該位線BL與該位線杠/BL間之另一側(cè)(亦即，相對(duì)低側(cè))放大至該接地電位GND。然后，將該已放大電壓差鎖存于該感測(cè)放大器210中。具體而言，因?yàn)槭褂迷摳唠妷篤PP及該低電壓VBB以取代該電源電壓VDD及該接地電位GND，所以該感測(cè)放大器放大一電壓差會(huì)比該傳統(tǒng)感測(cè)放大器要快。
于此，該位線BL之電壓電平比該位線杠/BL之電壓電平高。亦即，在放大該位線BL及該位線杠/BL之后，該位線BL保持該高電壓VPP之電壓電平。然而，雖然因?yàn)橥Ｓ?亦即，關(guān)斷)該第二連接控制塊230b，所以可暫時(shí)將該位線杠/BL放大成為該低電壓VBB，但是該位線杠/BL仍會(huì)保持該接地電位GND之電壓電平。亦即，因?yàn)閷⒃撐痪€杠/BL預(yù)充電成為該接地電位GND(具有比該低電壓VBB高之電壓電平)，所以并未將該感測(cè)放大器210中之位線杠/BL放大至該低電壓VBB。結(jié)果，該第一單元陣列300a中之位線BL的電壓電平可保持成為該接地電位GND。
于此，該第一及第二連接控制塊是用以防止將該低電壓VBB傳送至該第二單元陣列300b中之位線杠/BL。
此外，因?yàn)樵摰诙卧嚵?00b中之位線BL所產(chǎn)生之螺旋電容量是相對(duì)大，所以流入該第二連接控制塊230b所包含之晶體管的電流量是非常小的。因此，在該感測(cè)步驟t2及t2以及該恢復(fù)步驟t4期間該第二單元陣列300b中之位線杠/BL的電壓電平可保持成為該接地電位GND。
同樣地，在將該位線BL放大成為該低電壓VBB時(shí)之情況中，停用該第一連接控制塊230a，以便防止將該低電壓VBB傳送至該第一單元陣列300a中之位線BL。
如果將該低電壓VBB傳送至該第一或第二單元陣列300a或300b中之位線BL或位線杠/BL，則破壞從該第一或第二單元陣列300a或300b感測(cè)的數(shù)據(jù)，亦即，對(duì)載入該位線BL或該位線杠/BL中之電荷實(shí)施放電。因而，可防止將該低電壓VBB經(jīng)由該第一或第二連接控制塊230a或230b傳送至該第一或第二單元陣列300a或300b。
亦即，該低電壓VBB是用以增加該感測(cè)放大器210之操作速度，然而禁止將其傳送至該第一及第二單元陣列300a及300b。
在該第一感測(cè)步驟t2后之第二感測(cè)步驟t3期間，該感測(cè)放大器210持續(xù)地接收該第一及第二電源供應(yīng)信號(hào)SAP及SAN，然后使該位線BL之電壓電平穩(wěn)定成為該高電壓VPP。并且，將一依據(jù)輸入列地址之輸入/輸出控制信號(hào)Yi激活成為高邏輯電平。響應(yīng)該已激活的輸入/輸出控制信號(hào)Yi，該數(shù)據(jù)輸出塊240將每一電壓電平(亦即，載入于該位線BL及該位線杠/BL之?dāng)?shù)據(jù))傳送至該本地?cái)?shù)據(jù)線LDB及該本地?cái)?shù)據(jù)線杠LDBB。
于此，當(dāng)未傳送任何數(shù)據(jù)時(shí)，使用1/2核心電壓Vcore來(lái)預(yù)充電該本地?cái)?shù)據(jù)線LDB及該本地?cái)?shù)據(jù)線杠LDBB。然后，當(dāng)將該數(shù)據(jù)傳送至該本地?cái)?shù)據(jù)線LDB及該本地?cái)?shù)據(jù)線杠LDBB時(shí)，因?yàn)樵撐痪€杠/BL之電壓電平為該接地電位GND，所以暫時(shí)將該本地?cái)?shù)據(jù)線杠LDBB之電壓電平減少至該接地電位GND。
最后，在該恢復(fù)步驟t4中，使用以將該位線BL提升該預(yù)定電壓電平的在該讀取步驟期間從電容器所輸出的數(shù)據(jù)在該原始電容器中恢復(fù)。亦即，再充電該電容器。在該恢復(fù)步驟t4之后，停用對(duì)應(yīng)于該電容器之字線。
在該恢復(fù)步驟之后，將該接地電位GND供應(yīng)至該感測(cè)放大器210，以作為該第一及第二電源供應(yīng)信號(hào)SAP及SAN。
在該傳統(tǒng)半導(dǎo)體存儲(chǔ)器裝置中，因?yàn)樵诮?jīng)由該本地?cái)?shù)據(jù)線LDB及該本地?cái)?shù)據(jù)線杠LDBB傳送任何數(shù)據(jù)時(shí)，將該本地?cái)?shù)據(jù)線LDB及該本地?cái)?shù)據(jù)線杠LDBB預(yù)充電成為該電源電壓VDD或1/2電源電壓(1/2VDD)，所以藉由該數(shù)據(jù)輸出塊240將由該感測(cè)放大器210放大至該接地電位GND之位線杠/BL的電壓電平增加至一預(yù)定電平。
因此，為了使該位線杠/BL之預(yù)定電平回復(fù)至該接地電位GND，該傳統(tǒng)半導(dǎo)體存儲(chǔ)器裝置對(duì)該恢復(fù)步驟具有充足時(shí)間。另一情況，在該恢復(fù)步驟中，可在該第一或第二單元陣列300a或300b之原始單元中恢復(fù)一錯(cuò)誤數(shù)據(jù)。例如當(dāng)一原始數(shù)據(jù)為″0″時(shí)，一恢復(fù)的數(shù)據(jù)可變成″1″。因此，在該傳統(tǒng)半導(dǎo)體存儲(chǔ)器裝置中，有充分時(shí)間(亦即，相對(duì)長(zhǎng)時(shí)間)來(lái)實(shí)施該恢復(fù)步驟t4。
然而，在本發(fā)明中，將該感測(cè)放大器210中之位線杠/BL的電壓電平放大成為該低電壓VBB，其中該低電壓VBB具有比該接地電位GND低之電壓電平。因此，如果將電源電壓VDD或一半電源電壓(亦即，1/2VDD)供應(yīng)至該感測(cè)放大器210中之位線杠/BL，則由于該低電壓VBB，該位線杠/BL之電壓電平幾乎沒(méi)有增加。
因此，在根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器裝置中，恢復(fù)步驟t4的周期可以被縮短。
然后，該半導(dǎo)體存儲(chǔ)器裝置再次實(shí)施一預(yù)充電步驟t5。并且，激活該預(yù)充電信號(hào)BLEQ及將其輸入至該預(yù)充電塊220。在此時(shí)，該感測(cè)放大器210是耦合至該兩個(gè)相鄰單元陣列(即300a及300b)。結(jié)果，將該位線BL及該位線杠/BL預(yù)充電成為該接地電位GND。
以下，假設(shè)對(duì)耦合至該位線BL之第一單元陣列300a中所包含之一單元的電容器充電，亦即，存儲(chǔ)低邏輯電平數(shù)據(jù)″0″。
同樣地，在該預(yù)充電步驟t0中，將該位線BL及該位線杠/BL預(yù)充電成為該接地電位GND。
在該讀取步驟t1中，輸入及執(zhí)列一讀取命令，以及然后藉由一電源電壓VDD或一高電壓VPP激活對(duì)應(yīng)于輸入地址之字線WL，直到該恢復(fù)步驟為止。
如果激活該字線WL，則會(huì)將對(duì)應(yīng)于該字線之單元的MOS晶體管導(dǎo)通；以及將該第一單元陣列300a中所包含之單元的電容器中所存儲(chǔ)之?dāng)?shù)據(jù)傳送至該位線BL。在此時(shí)，停用輸入至該預(yù)充電塊220之預(yù)充電信號(hào)BLEQ。然而，因?yàn)樵摂?shù)據(jù)是低邏輯電平″0″，所以未改變?cè)撐痪€BL之電壓電平，亦即，將其維持成該接地電位GND。
同時(shí)，當(dāng)該第一單元陣列300a將存儲(chǔ)數(shù)據(jù)輸出至該位線BL時(shí)，耦合至該位線杠/BL之第二參考單元塊400b將具有該單元之電容器中所存儲(chǔ)之?dāng)?shù)據(jù)的1/2電壓電平之參考信號(hào)輸出至該位線杠/BL，以響應(yīng)第二參考控制信號(hào)REF_SEL2。
接下來(lái)，在該感測(cè)步驟之第一感測(cè)步驟t2中，該第一電源供應(yīng)信號(hào)SAP是供應(yīng)有該高電壓VPP，以及該第二電源供應(yīng)信號(hào)SAN是供應(yīng)有該低電壓VBB。然后，該感測(cè)放大器210可藉由使用該第一及第二電源供應(yīng)信號(hào)SAP及SAN(亦即，該高電壓VPP及該低電壓VBB)放大該位線BL與該位線杠/BL間之電壓差(亦即，電位差)。在此時(shí)，將該位線BL與該位線杠/BL間之相對(duì)高側(cè)放大至該高電壓VPP；以及將該位線BL與該位線杠/BL間之另一側(cè)(亦即，相對(duì)低側(cè))放大至該接地電位GND。
于此，該第一及第二連接控制塊是用以防止該低電壓VBB傳送至該第一單元陣列300a中之位線BL。結(jié)果，因?yàn)橥Ｓ?亦即，關(guān)斷)該第一連接控制塊230a，所以該位線BL可將電壓電平保持在該接地電位GND。
因?yàn)橛靡愿袦y(cè)及放大一低邏輯電平數(shù)據(jù)(亦即，″0″)之其它步驟是相同于高邏輯電平數(shù)據(jù)(亦即，″1″)者，所以在此省略這些步驟的說(shuō)明。
繼續(xù)描述依據(jù)本發(fā)明之半導(dǎo)體存儲(chǔ)器裝置的寫(xiě)入操作。該寫(xiě)入操作從一外部電路接收一寫(xiě)入命令、一地址及一數(shù)據(jù)。然后，將該數(shù)據(jù)輸入至該本地?cái)?shù)據(jù)線LDB及該本地?cái)?shù)據(jù)線杠LDBB。在該感測(cè)步驟中，并未輸出該感測(cè)放大器210之經(jīng)感測(cè)及放大數(shù)據(jù)，而是將來(lái)自一外部電路之輸入數(shù)據(jù)鎖存在該感測(cè)放大器210中。于此，該感測(cè)步驟亦包括使用該高電壓VPP及該低電壓VBB之第一及第二感測(cè)步驟t2及t3，以便增加該感測(cè)放大器210之操作速度。然后，在該第二感測(cè)步驟t3中，將一輸入數(shù)據(jù)經(jīng)由該數(shù)據(jù)輸出塊240傳送及鎖存于該感測(cè)放大器210，以響應(yīng)該列控制信號(hào)YI。
接下來(lái)，在該恢復(fù)步驟t4中，將該感測(cè)步驟期間該感測(cè)放大器210中所鎖存之?dāng)?shù)據(jù)存儲(chǔ)在對(duì)應(yīng)于該輸入地址的電容器中。
如上所述，在該讀取操作及該寫(xiě)入操作中，將該位線BL及該位線杠/BL預(yù)充電成為該接地電位GND，以及該感測(cè)放大器210使用該高電壓VPP及該低電壓VBB，用以感測(cè)及放大一單元中所存儲(chǔ)之?dāng)?shù)據(jù)或者鎖存本地?cái)?shù)據(jù)線和本地?cái)?shù)據(jù)線對(duì)之輸入數(shù)據(jù)。
結(jié)果，亦即，因?yàn)樵摳袦y(cè)放大器210是供應(yīng)有該高電壓VPP，所以可增加(亦即，改善)依據(jù)本發(fā)明之半導(dǎo)體存儲(chǔ)器裝置之操作速度。并且，因?yàn)閷⒃撐痪€BL及該位線杠/BL預(yù)充電成為該接地電位GND，所以很難將該位線BL或該位線杠/BL之電壓電平提升至一預(yù)定電壓電平；然而，該感測(cè)放大器210可藉由使用該高電壓VPP及該低電壓VBB有效地放大該電壓電平。
依據(jù)如上所述之接地電平預(yù)充電操作，可預(yù)期有關(guān)依據(jù)本發(fā)明之半導(dǎo)體存儲(chǔ)器裝置的優(yōu)點(diǎn)。
首先，顯著地改善該感測(cè)放大之操作余量。
如果將該位線及該位線杠預(yù)充電成為1/2核心電壓，則該感測(cè)放大器將該位線及該位線杠之每一電壓電平放大成為該接地電位或該核心電壓。例如如果該核心電壓為約1.5V，則該感測(cè)放大器將約0.75V(亦即，1/2核心電壓)放大成約0V或約1.5V。在此，該核心電壓之電壓電平與該電源電壓之電壓電平成比例，其中該電源電壓是從一外部電路輸入至該半導(dǎo)體存儲(chǔ)器裝置。
如果該核心電壓為約5V，則不難將約2.5V增加至約5V或減少至約0V。然而，如果該核心電壓為約1.5V或1.5V以下，則響應(yīng)于噪聲或干擾，很難穩(wěn)定地操作該感測(cè)放大器。亦即，如果在預(yù)充電該位線及該位線杠至約0.75V時(shí)，將數(shù)據(jù)載入該位線及該位線杠中之一后，在該半導(dǎo)體存儲(chǔ)器裝置中發(fā)生噪聲，則該感測(cè)放大器無(wú)法感測(cè)該位線及該位線杠間之電壓差。因此，在由該感測(cè)放大器放大之后，會(huì)反轉(zhuǎn)該位線及該位線杠之每一電壓電平。
然而，在本發(fā)明中，將該位線及該位線杠預(yù)充電至該接地電位。因而，雖然該核心電壓是約1.5V，但是由于噪聲缺點(diǎn)之去除，所以該感測(cè)放大器可藉由使用電壓差將該位線與該位線杠之每一電壓電平放大成該核心電壓Vcore或該接地電位。亦即，在依據(jù)本發(fā)明之半導(dǎo)體存儲(chǔ)器裝置中，該感測(cè)放大器可在一低核心電壓下(亦即，輸入至該半導(dǎo)體存儲(chǔ)器裝置之電源電壓為低時(shí))穩(wěn)定地感測(cè)及放大數(shù)據(jù)。
第二，在依據(jù)本發(fā)明之半導(dǎo)體存儲(chǔ)器裝置中，可防止在一字線(亦即，每一單元中之晶體管的柵極)與一位線間所產(chǎn)生之泄放電流(breedcurrent)。當(dāng)將該位線及該位線杠預(yù)充電至該接地電位及停用該字線時(shí)，因?yàn)樵撐痪€及該位線杠中之一與該停用字線間沒(méi)有電壓差，所以不會(huì)有任何電流流動(dòng)。因此，可減少該半導(dǎo)體存儲(chǔ)器裝置之功率消耗。
第三，在依據(jù)本發(fā)明之半導(dǎo)體存儲(chǔ)器裝置中，雖然該電源電壓之電壓電平變低，但是因?yàn)樵摳袦y(cè)放大器是藉由使用該高電壓VPP及該低電壓VBB來(lái)操作，所以可改善操作速度。
第四，依據(jù)本發(fā)明之半導(dǎo)體存儲(chǔ)器裝置可減少該恢復(fù)步驟t4之周期。在傳統(tǒng)半導(dǎo)體存儲(chǔ)器裝置中，因?yàn)樵诮?jīng)由該本地?cái)?shù)據(jù)線LDB及該本地?cái)?shù)據(jù)線杠LDBB傳送任何數(shù)據(jù)時(shí)，將該本地?cái)?shù)據(jù)線LDB及該本地?cái)?shù)據(jù)線杠LDBB預(yù)充電至該電源電壓VDD或1/2電源電壓(1/2VDD)，所以可藉由該電源電壓VDD或1/2電源電壓(1/2VDD)將由該感測(cè)放大器210放大至該接地電位GND之位線杠/BL的電壓電平增加至一預(yù)定電平。然而，在本發(fā)明中，將該感測(cè)放大器210中之位線杠/BL放大至該低電壓VBB，其中該低電壓VBB具有比該接地電位GND低之電壓電平。因此，如果將該電源電壓VDD或一半電源電壓(1/2VDD)供應(yīng)至該感測(cè)放大器210中之位線杠/BL，則由于該低電壓VBB之故，該位線杠/BL之電壓電平幾乎不會(huì)增加。
圖14是顯示依據(jù)本發(fā)明之另一實(shí)施例的一半導(dǎo)體存儲(chǔ)器裝置之核心區(qū)域的塊圖。
如所示，該半導(dǎo)體存儲(chǔ)器裝置包括第一參考單元塊400c、第二參考單元塊400d、第一單元陣列300c、第二單元陣列300d及一感測(cè)放大塊200’。
于此，每一單元陣列(例如400c)包括多個(gè)單位單元，每一單元用以存儲(chǔ)一數(shù)據(jù)及輸出該數(shù)據(jù)至一位線及一位線杠中之一，以響應(yīng)輸入之地址及命令；以及該感測(cè)放大塊200’是用以感測(cè)及放大從每一單元陣列所輸出之?dāng)?shù)據(jù)。該第一單元陣列300a是經(jīng)由多個(gè)位線對(duì)(例如BLn及/BLn)耦合至該感測(cè)放大塊200’。該第二單元陣列300b是經(jīng)由多個(gè)位線對(duì)耦合至該感測(cè)放大塊200’。
該第一及第二參考單元塊400c及400d是用以將一參考信號(hào)經(jīng)由多個(gè)位線對(duì)(例如BLn及/BLn)供應(yīng)至該感測(cè)放大塊200’。
相較于圖7所示之半導(dǎo)體存儲(chǔ)器裝置，圖14所示之半導(dǎo)體存儲(chǔ)器裝置的每一單元陣列是經(jīng)由多個(gè)位線對(duì)耦合至該感測(cè)放大塊200’。并且，兩個(gè)相鄰單位單元間之位置及連接是不同的。亦即，參考圖7，兩個(gè)相鄰單位單元共同耦合至一個(gè)字線。然而，如圖10所示，兩個(gè)相鄰單位單元是共同耦合至一個(gè)板線PL，而非連接至一個(gè)字線。
圖15是詳細(xì)描述圖14所示之半導(dǎo)體存儲(chǔ)器裝置的核心區(qū)域之塊圖。
如所示，該感測(cè)放大塊200’包括一預(yù)充電塊220’、一感測(cè)放大器210’及一數(shù)據(jù)輸出塊240’。在圖10所示之半導(dǎo)體存儲(chǔ)器裝置中，兩個(gè)相鄰單元陣列(即300c及300d)是耦合至一個(gè)感測(cè)放大塊200’。
再者，該感測(cè)放大塊200’包括該第一連接控制塊250a’及該第二連接控制塊250b’，其用以使該兩個(gè)相鄰單元陣列(即300c及300d)中之一及該兩個(gè)參考單元陣列(400c及400d)中之一經(jīng)由該位線BL及該位線杠/BL與該感測(cè)放大器210’連接或斷開(kāi)。在此，該第一及第二電源供應(yīng)器510及520是相同于圖8所示者。
如所示，如果該第一單元陣列300c中所包含之一單位單元是經(jīng)由一位線BL耦合至該感測(cè)放大器210’，亦即將該第一單元陣列300c中所存儲(chǔ)之?dāng)?shù)據(jù)輸出至該感測(cè)放大器210’，則該第一參考單元塊400c經(jīng)由一位線杠/BL輸出一參考信號(hào)至該感測(cè)放大器210’。另一情況，如果該第二單元陣列300d中所包含之一單位單元是經(jīng)由一位線杠/BL耦合至該感測(cè)放大器210’，則該第二參考單元塊400d經(jīng)由一位線BL輸出一參考信號(hào)至該感測(cè)放大器210’。
亦即，在依據(jù)本發(fā)明之半導(dǎo)體存儲(chǔ)器裝置中，當(dāng)該第一單元陣列300c經(jīng)由該位線BL及該位線杠/BL中之一輸出一數(shù)據(jù)至該感測(cè)放大器210’時(shí)，該第一參考單元塊400c將一參考信號(hào)供應(yīng)至該位線BL及該位線杠/BL中之另一者。在此時(shí)，在該讀取步驟t1期間，激活該第一連接控制塊250a’，亦即，導(dǎo)通所有晶體管(例如TBH1)，以響應(yīng)第一連接控制信號(hào)BISH。此外，在該讀取步驟t1后之感測(cè)步驟t2及t3期間，停用該第一連接控制塊250a’，以防止數(shù)據(jù)之損壞。
同樣地，當(dāng)該第二單元陣列300d經(jīng)由該位線BL及該位線杠/BL中之一輸出一數(shù)據(jù)至該感測(cè)放大器210’時(shí)，該第二參考單元塊400d將參考信號(hào)供應(yīng)至該位線BL及該位線杠/BL中之另一者。在此時(shí)，在該讀取步驟t1期間，激活該第二連接控制塊250b’，亦即，導(dǎo)通所有晶體管(例如TBL1)，以響應(yīng)第二連接控制信號(hào)BISL。
該感測(cè)放大器210’接收該高電壓VPP作為該第一電源供應(yīng)信號(hào)SAP及該接地電位GND作為該第二電源供應(yīng)信號(hào)SAN，以放大該位線BL與該位線杠/BL間之電位差。當(dāng)非激活該感測(cè)放大器210’時(shí)，藉由一預(yù)充電信號(hào)BLEQ使該預(yù)充電塊220’使能，以預(yù)充電該位線BL及該位線杠/BL成為該接地電位GND。最后，該數(shù)據(jù)輸出塊240’依據(jù)所輸入之列地址將該感測(cè)放大器210’所放大之?dāng)?shù)據(jù)輸出至一對(duì)本地?cái)?shù)據(jù)線(例如LDB及LDBB)。
于此，該預(yù)充電塊220’是用以預(yù)充電該位線BL及該位線杠/BL成為接地電位GND；以及該感測(cè)放大塊210’藉由使用該高電壓VPP(具有比該電源電壓VDD高之電壓電平)及該低電壓VBB(具有比該接地電位GND低之電壓電平)來(lái)感測(cè)及放大數(shù)據(jù)。亦即，分別輸入該高電壓VPP及該低電壓VBB以作為該第一及第二電源供應(yīng)信號(hào)SAP及SAN。
該預(yù)充電塊220’包括第一及第二晶體管TP1’及TP2’。該第一晶體管TP1’接收一預(yù)充電信號(hào)BLEQ及供應(yīng)該接地電位GND至該位線BL以作為該預(yù)充電電壓，以響應(yīng)該預(yù)充電信號(hào)BLEQ。并且，該第二晶體管TP2’是用以接收該預(yù)充電信號(hào)BLEQ及供應(yīng)該接地電位GND至該位線杠/BL以作為該預(yù)充電電壓，以響應(yīng)該預(yù)充電信號(hào)BLEQ。
該感測(cè)放大塊210’包括第一及第二PMOS晶體管TS1’及TS2’以及第一及第二NMOS晶體管TS3’及TS4’。
該第一PMOS晶體管TS1’具有柵極、漏極及源極，該柵極是耦合至該位線杠/BL，該源極是用以接收該核心電壓Vcore與該高電壓VPP中之一以作為該電源供應(yīng)信號(hào)SAP，以及該漏極是耦合至該位線BL。并且，該第二PMOS晶體管TS2’具有柵極、漏極及源極，該柵極是耦合至該位線BL，該源極是用以接收該核心電壓Vcore與該高電壓VPP中之一以作為該電源供應(yīng)信號(hào)SAP，以及該漏極是耦合至該位線杠/BL。
該第一NMOS晶體管TS3’具有柵極、漏極及源極，該柵極是耦合至該位線杠/BL，該源極是用以接收該接地電位GND，以及該漏極是耦合至該位線BL；以及該第二PMOS晶體管TS4’具有柵極、漏極及源極，該柵極是耦合至該位線BL，該源極是用以接收該接地電位GND，以及該漏極是耦合至該位線杠/BL。
在經(jīng)該感測(cè)放大器210’放大后，將該數(shù)據(jù)經(jīng)由該數(shù)據(jù)輸出塊240’傳送至一本地?cái)?shù)據(jù)線LDB及一本地?cái)?shù)據(jù)線杠LDBB。
該數(shù)據(jù)輸出塊240’是用以將該感測(cè)放大塊210’所放大之?dāng)?shù)據(jù)傳送至該本地?cái)?shù)據(jù)線LDB及該本地?cái)?shù)據(jù)線杠LDBB或者經(jīng)由該本地?cái)?shù)據(jù)線LDB及該本地?cái)?shù)據(jù)線杠LDBB將所輸入之?dāng)?shù)據(jù)傳送至該感測(cè)放大塊210’。
詳而言之，該數(shù)據(jù)輸出塊240’包括第一及第二MOS晶體管TO1’及TO2’。該第一MOS晶體管TO1’是耦合于該位線BL與該數(shù)據(jù)線LDB之間，用以將該位線BL中所載入且該感測(cè)放大器210’所放大之?dāng)?shù)據(jù)傳送至該本地?cái)?shù)據(jù)線LDB。并且，該第二MOS晶體管TO2’是耦合于該位線杠/BL與該本地?cái)?shù)據(jù)線杠LDBB之間，用以將該位線杠/BL中所載入且該感測(cè)放大器210’所放大之?dāng)?shù)據(jù)傳送至該本地?cái)?shù)據(jù)線杠LDBB。
圖16是顯示圖15所示之半導(dǎo)體存儲(chǔ)器裝置的操作之波形圖。
如所示，該半導(dǎo)體存儲(chǔ)器裝置之操作是非常相似于圖13所示之操作。然而，因?yàn)樵摪雽?dǎo)體存儲(chǔ)器裝置具有一折疊結(jié)構(gòu)(folded structure)，所以具有該第一及第二連接控制信號(hào)BISH及BISL，以便將該第一及第二單元陣列(亦即，300c及300d)中之一與該感測(cè)放大器210’連接或斷開(kāi)。
參考圖15，在該讀取步驟t1、該感測(cè)步驟t2及t3及該恢復(fù)步驟t4期間激活該第一連接信號(hào)BISH及停用該第二連接信號(hào)BISL。亦即，表示該第一單元陣列300c及該第一參考單元塊400c是耦合至該感測(cè)放大器210’，以及該第二單元陣列300d及該第二參考單元塊400d并未耦合至該感測(cè)放大器210’。
另一情況，如果停用該第一連接信號(hào)BISH及激活該第二連接信號(hào)BISL。該第二單元陣列300d及該第二參考單元塊400d是耦合至該感測(cè)放大器210’。
在本發(fā)明中，一半導(dǎo)體存儲(chǔ)器裝置可在一低功率狀態(tài)(例如1.5V)下以快速度來(lái)操作及防止泄放電流之產(chǎn)生，藉此減少功率消耗。
而且，相較于將該位線及該位線杠預(yù)充電至1/2核心電壓之情況，可顯著地改善該感測(cè)放大器之操作余量，亦即可在噪聲下穩(wěn)定地操作該感測(cè)放大器。
在依據(jù)本發(fā)明之半導(dǎo)體存儲(chǔ)器裝置中，因?yàn)樵撐痪€及該位線杠中之一與該未停用字線間沒(méi)有電壓差，所以可去除泄放電流。因而，該半導(dǎo)體存儲(chǔ)器裝置可減少功率消耗及電流消耗。
此外，雖然該電源電壓之電壓電平變低，但是因?yàn)樵摳袦y(cè)放大器是藉由使用具有比該核心電壓Vcore高之電壓電平的高電壓VPP來(lái)操作，所以該感測(cè)放大器之操作速度會(huì)變得較快。
再者，依據(jù)本發(fā)明之半導(dǎo)體存儲(chǔ)器裝置可減少該恢復(fù)步驟之周期。結(jié)果，在依據(jù)本發(fā)明之半導(dǎo)體存儲(chǔ)器裝置中，一響應(yīng)該輸入命令(例如讀取或?qū)懭朊?之操作循環(huán)會(huì)變短。在傳統(tǒng)半導(dǎo)體存儲(chǔ)器裝置中，因?yàn)樵诮?jīng)由該本地?cái)?shù)據(jù)線LDB及該本地?cái)?shù)據(jù)線杠LDBB傳送任何數(shù)據(jù)時(shí)，將該本地?cái)?shù)據(jù)線LDB及該本地?cái)?shù)據(jù)線杠LDBB預(yù)充電至該電源電壓VDD或1/2電源電壓(1/2VDD)，所以可藉由該電源電壓VDD或1/2電源電壓(1/2VDD)將由該感測(cè)放大器210’放大至該接地電位GND之位線杠/BL的電壓電平增加至一預(yù)定電平。然而，在本發(fā)明中，將該感測(cè)放大器210’中之位線杠/BL的電壓電平放大至該低電壓VBB，其中該低電壓VBB具有比該接地電位GND低之電壓電平。因此，如果將該電源電壓VDD或一半電源電壓(1/2VDD)供應(yīng)至該感測(cè)放大器210中之位線杠/BL，則由于該低電壓VBB之故，該位線杠/BL之電壓電平幾乎不會(huì)增加。
本發(fā)明申請(qǐng)案包含2004年10月30日向韓國(guó)專(zhuān)利局所提出之韓國(guó)專(zhuān)利申請(qǐng)案第2004-87635號(hào)的標(biāo)的，在此以提及方式并入上述韓國(guó)專(zhuān)利申請(qǐng)案之整個(gè)內(nèi)容。
雖然巳以特定實(shí)施例來(lái)描述本發(fā)明，但是可易于了解的是熟習(xí)該項(xiàng)技術(shù)者在不脫離本發(fā)明之精神和范圍內(nèi)可做各種之更動(dòng)與潤(rùn)飾，而本發(fā)明之精神和范圍是界定于后附之權(quán)利要求中。
主要元件符號(hào)說(shuō)明




權(quán)利要求
1.一種包含于半導(dǎo)體存儲(chǔ)器裝置中之設(shè)備，用以預(yù)充電一位線及一位線杠，以及感測(cè)及放大已傳送至該位線及該位線杠之一的數(shù)據(jù)，包括預(yù)充電裝置，用以預(yù)充電該位線及該位線杠成為接地電位；以及感測(cè)放大裝置，用以藉由使用具有低于該接地電位之電壓電平的低電壓及具有高于一電源電壓之電壓電平的高電壓來(lái)感測(cè)及放大該數(shù)據(jù)。
2.如權(quán)利要求第1項(xiàng)所述之裝置，其中該電源電壓及該接地電位是從該半導(dǎo)體存儲(chǔ)器裝置之外部所輸入。
3.如權(quán)利要求第2項(xiàng)所述之裝置，其中進(jìn)一步包括一內(nèi)部電壓產(chǎn)生器，用以接收該電源電壓及該接地電位，藉以產(chǎn)生該低電壓及該高電壓。
4.如權(quán)利要求第3項(xiàng)所述之設(shè)備，其中進(jìn)一步包括第一電壓供應(yīng)塊，用以供應(yīng)該低電壓及該接地電位中之一至該感測(cè)放大裝置，以響應(yīng)第一電源控制信號(hào)及第二電源控制信號(hào)；以及第二電壓供應(yīng)塊，用以供應(yīng)該高電壓及該接地電位中之一至該感測(cè)放大裝置，以響應(yīng)第三電源控制信號(hào)及該第二電源控制信號(hào)。
5.如權(quán)利要求第4項(xiàng)所述之設(shè)備，其中該第一電壓供應(yīng)塊包括第一MOS晶體管，用以輸出該高電壓至該感測(cè)放大裝置，以響應(yīng)該第一電源控制信號(hào)；以及第二MOS晶體管，用以輸出該接地電位至該感測(cè)放大裝置，以響應(yīng)該第二電源控制信號(hào)。
6.如權(quán)利要求第5項(xiàng)所述之設(shè)備，其中該第二電壓供應(yīng)塊包括第三MOS晶體管，用以輸出該低電壓至該感測(cè)放大裝置，以響應(yīng)該第三電源控制信號(hào)；以及第四MOS晶體管，用以輸出該接地電位至該感測(cè)放大裝置，以響應(yīng)該第二電源控制信號(hào)。
7.如權(quán)利要求第1項(xiàng)所述之設(shè)備，進(jìn)一步包括至少一單元陣列，用以輸出一存儲(chǔ)數(shù)據(jù)至該位線及該位線杠中之一，以響應(yīng)輸入地址及命令；以及至少一參考單元陣列，用以輸出一參考信號(hào)至該位線及該位線杠之另一個(gè)。
8.如權(quán)利要求第7項(xiàng)所述之設(shè)備，其中一單元陣列是經(jīng)由多條位線分別耦合至該感測(cè)放大裝置，以及另一單元陣列是經(jīng)由多條位線杠耦合至該感測(cè)放大裝置。
9.如權(quán)利要求第7項(xiàng)所述之設(shè)備，其中一單元陣列是經(jīng)由多條位線及多條位線杠耦合至該感測(cè)放大裝置，以及另一單元陣列并未耦合至該感測(cè)放大裝置。
10.如權(quán)利要求第7項(xiàng)所述之設(shè)備，進(jìn)一步包括第一連接塊，其位于該預(yù)充電裝置與該感測(cè)放大裝置之間，用以將該位線或該位線杠中所載入之?dāng)?shù)據(jù)傳送至該感測(cè)放大裝置及防止將該低電壓傳送至該位線及該位線杠，其中該位線及該位線杠分別耦合至該單元陣列。
11.如權(quán)利要求第10項(xiàng)所述之設(shè)備，其中該預(yù)充電裝置包括第一MOS晶體管，用以接收一預(yù)充電信號(hào)及供應(yīng)該接地電位至該位線以作為該預(yù)充電電壓，以響應(yīng)該預(yù)充電信號(hào)；以及第二MOS晶體管，用以接收該預(yù)充電信號(hào)及供應(yīng)該接地電位至該位線杠以作為該預(yù)充電電壓，以響應(yīng)該預(yù)充電信號(hào)。
12.如權(quán)利要求第11項(xiàng)所述之設(shè)備，其中該第一連接塊包括第一晶體管，用以傳送該位線中所載入之?dāng)?shù)據(jù)至該感測(cè)放大裝置及防止將該低電壓傳送至該位線，以響應(yīng)一位線控制信號(hào)；以及第二晶體管，用以傳送該位線杠中所載入之?dāng)?shù)據(jù)至該感測(cè)放大裝置及防止將該低電壓傳送至該位線杠，以響應(yīng)該位線控制信號(hào)。
13.如權(quán)利要求第12項(xiàng)所述之設(shè)備，其中該感測(cè)放大裝置包括第一PMOS晶體管，具有柵極、漏極及源極，該柵極是耦合至該位線杠，該源極是用以接收該核心電壓及該高電壓中之一，及該漏極是耦合至該位線；第二PMOS晶體管，具有柵極、漏極及源極，該柵極是耦合至該位線，該源極是用以接收該核心電壓及該高電壓中之一，及該漏極是耦合至該位線杠；第一NMOS晶體管，具有柵極、漏極及源極，該柵極是耦合至該位線杠，該源極是用以接收該接地電位，及該漏極是耦合至該位線；以及第二NMOS晶體管，具有柵極、漏極及源極，該柵極是耦合至該位線，該源極是用以接收該接地電位，及該漏極是耦合至該位線杠。
14.如權(quán)利要求第1項(xiàng)所述之設(shè)備，進(jìn)一步包括一數(shù)據(jù)輸出裝置，用以傳送該感測(cè)放大裝置所放大之?dāng)?shù)據(jù)至一數(shù)據(jù)線及一數(shù)據(jù)線杠或者經(jīng)由該數(shù)據(jù)線及該數(shù)據(jù)線杠傳送一輸入數(shù)據(jù)至該感測(cè)放大裝置。
15.如權(quán)利要求第14項(xiàng)所述之設(shè)備，其中該數(shù)據(jù)輸出裝置包括第一MOS晶體管，耦合于該位線與該數(shù)據(jù)線之間，用以傳送該位線中所載入之?dāng)?shù)據(jù)至該數(shù)據(jù)線；以及第二MOS晶體管，耦合于該位線杠與該數(shù)據(jù)線杠之間，用以傳送該位線杠中所載入之?dāng)?shù)據(jù)至該數(shù)據(jù)線杠。
16.一種用以在半導(dǎo)體存儲(chǔ)器裝置中預(yù)充電一位線及一位線杠以及感測(cè)及放大已傳送至該位線及該位線杠中之一的數(shù)據(jù)之方法，包括下列步驟a)預(yù)充電該位線及該位線杠成為一接地電位；以及b)藉由使用具有低于該接地電位之電壓電平的低電壓及具有高于一電源電壓之電壓電平的高電壓來(lái)感測(cè)及放大該數(shù)據(jù)。
17.如權(quán)利要求第16項(xiàng)所述之方法，其中該電源電壓及該接地電位是從該半導(dǎo)體存儲(chǔ)器裝置之外部所輸入。
18.如權(quán)利要求第17項(xiàng)所述之方法，進(jìn)一步包括下列步驟接收該電源電壓及該接地電位，藉以產(chǎn)生該低電壓及該高電壓。
19.如權(quán)利要求第16項(xiàng)所述之方法，進(jìn)一步包括下列步驟c)輸出存儲(chǔ)數(shù)據(jù)至該位線及該位線杠中之一，以響應(yīng)輸入地址及命令；以及d)輸出參考信號(hào)至該位線及該位線杠中之另一個(gè)。
20.如權(quán)利要求第19項(xiàng)所述之方法，進(jìn)一步包括下列步驟e)將該位線及該位線杠中所分別載入之?dāng)?shù)據(jù)或該參考信號(hào)傳送至該感測(cè)放大裝置及防止將該低電壓傳送至該位線及該位線杠，其中該位線及該位線杠分別耦合至該單元陣列。
21.如權(quán)利要求第20項(xiàng)所述之方法，其中步驟b)包括下列步驟b1)供應(yīng)該低電壓及該接地電位中之一至該感測(cè)放大裝置，以響應(yīng)第一電源控制信號(hào)及第二電源控制信號(hào)；以及b2)供應(yīng)該高電壓及該接地電位中之一至該感測(cè)放大裝置，以響應(yīng)第三電源控制信號(hào)及該第二電源控制信號(hào)。
22.如權(quán)利要求第16項(xiàng)所述之方法，其中進(jìn)一步包括下列步驟f)傳送該感測(cè)放大裝置所放大之?dāng)?shù)據(jù)至一數(shù)據(jù)線及一數(shù)據(jù)線杠或經(jīng)由該數(shù)據(jù)線及該數(shù)據(jù)線杠傳送輸入數(shù)據(jù)至該感測(cè)放大裝置。
23.一種半導(dǎo)體存儲(chǔ)器裝置，包括第一單元陣列，具有多個(gè)單位單元，每一單位單元用以存儲(chǔ)數(shù)據(jù)及輸出該數(shù)據(jù)至一位線及一位線杠中之一，以響應(yīng)輸入地址及命令；預(yù)充電裝置，用以預(yù)充電該位線及該位線杠成為一接地電位；以及感測(cè)放大裝置，用以藉由使用一具有低于該接地電位之電壓電平的低電壓及一具有高于該核心電源電壓之電壓電平的高電壓來(lái)感測(cè)及放大該數(shù)據(jù)。
24.如權(quán)利要求第23項(xiàng)所述之半導(dǎo)體存儲(chǔ)器裝置，其中該電源電壓及該接地電位是從該半導(dǎo)體存儲(chǔ)器裝置之外部所輸入。
25.如權(quán)利要求第24項(xiàng)所述之半導(dǎo)體存儲(chǔ)器裝置，其中進(jìn)一步包括一內(nèi)部電壓產(chǎn)生器，用以接收該電源電壓及該接地電位，藉以產(chǎn)生該低電壓及該高電壓。
26.如權(quán)利要求第25項(xiàng)所述之半導(dǎo)體存儲(chǔ)器裝置，進(jìn)一步包括第一電壓供應(yīng)塊，用以供應(yīng)該低電壓及該接地電位中之一至該感測(cè)放大裝置，以響應(yīng)第一電源控制信號(hào)及第二電源控制信號(hào)；以及第二電壓供應(yīng)塊，用以供應(yīng)該高電壓及該接地電位中之一至該感測(cè)放大裝置，以響應(yīng)第三電源控制信號(hào)及該第二電源控制信號(hào)。
27.如權(quán)利要求第25項(xiàng)所述之半導(dǎo)體存儲(chǔ)器裝置，其中該第一電壓供應(yīng)塊包括第一MOS晶體管，用以輸出該高電壓至該感測(cè)放大裝置，以響應(yīng)該第一電源控制信號(hào)；以及第二MOS晶體管，用以輸出該接地電位至該感測(cè)放大裝置，以響應(yīng)該第二電源控制信號(hào)。
28.如權(quán)利要求第27項(xiàng)所述之半導(dǎo)體存儲(chǔ)器裝置，其中該第二電壓供應(yīng)塊包括第三MOS晶體管，用以輸出該低電壓至該感測(cè)放大裝置，以響應(yīng)該第三電源控制信號(hào)；以及第四MOS晶體管，用以輸出該接地電位至該感測(cè)放大裝置，以響應(yīng)該第二電源控制信號(hào)。
29.如權(quán)利要求第23項(xiàng)所述之半導(dǎo)體存儲(chǔ)器裝置，進(jìn)一步包括一參考單元陣列，用以輸出一參考信號(hào)至該位線及該位線杠之另一個(gè)。
30.如權(quán)利要求第29項(xiàng)所述之半導(dǎo)體存儲(chǔ)器裝置，其中一單元陣列是經(jīng)由多條位線分別耦合至該感測(cè)放大裝置，以及另一單元陣列是經(jīng)由多條位線杠耦合至該感測(cè)放大裝置。
31.如權(quán)利要求第29項(xiàng)所述之半導(dǎo)體存儲(chǔ)器裝置，其中一單元陣列是經(jīng)由多條位線及多條位線杠耦合至該感測(cè)放大裝置，以及另一單元陣列并未耦合至該感測(cè)放大裝置。
32.如權(quán)利要求第29項(xiàng)所述之半導(dǎo)體存儲(chǔ)器裝置，進(jìn)一步包括一連接控制塊，其位于該預(yù)充電裝置與該感測(cè)放大裝置之間，用以將該位線或該位線杠中所載入之?dāng)?shù)據(jù)傳送至該感測(cè)放大裝置及防止將該低電壓傳送至該位線及該位線杠，其中該位線及該位線杠分別耦合至該單元陣列。
33.如權(quán)利要求第32項(xiàng)所述之半導(dǎo)體存儲(chǔ)器裝置，其中第一MOS晶體管，用以接收一預(yù)充電信號(hào)及供應(yīng)該接地電位至該位線以作為該預(yù)充電電壓，以響應(yīng)該預(yù)充電信號(hào)；以及第二MOS晶體管，用以接收該預(yù)充電信號(hào)及供應(yīng)該接地電位至該位線杠以作為該預(yù)充電電壓，以響應(yīng)該預(yù)充電信號(hào)。
34.如權(quán)利要求第33項(xiàng)所述之半導(dǎo)體存儲(chǔ)器裝置，其中該連接控制塊包括第一晶體管，用以傳送該位線中所載入之?dāng)?shù)據(jù)至該感測(cè)放大裝置及防止將該低電壓傳送至該位線，以響應(yīng)一位線控制信號(hào)；以及第二晶體管，用以傳送該位線杠中所載入之?dāng)?shù)據(jù)至該感測(cè)放大裝置及防止將該低電壓傳送至該位線杠，以響應(yīng)該位線控制信號(hào)。
35.如權(quán)利要求第34項(xiàng)所述之半導(dǎo)體存儲(chǔ)器裝置，其中該感測(cè)放大裝置包括第一PMOS晶體管，具有柵極、漏極及源極，該柵極是耦合至該位線杠，該源極是用以接收該核心電壓及該高電壓中之一，及該漏極是耦合至該位線；第二PMOS晶體管，具有柵極、漏極及源極，該柵極是耦合至該位線，該源極是用以接收該核心電壓及該高電壓中之一，及該漏極是耦合至該位線杠；第一NMOS晶體管，具有柵極、漏極及源極，該柵極是耦合至該位線杠，該源極是用以接收該接地電位，及該漏極是耦合至該位線；以及第二NMOS晶體管，具有柵極、漏極及源極，該柵極是耦合至該位線，該源極是用以接收該接地電位，及該漏極是耦合至該位線杠
36.如權(quán)利要求第23項(xiàng)所述之半導(dǎo)體存儲(chǔ)器裝置，進(jìn)一步包括一數(shù)據(jù)輸出裝置，用以傳送該感測(cè)放大裝置所放大之?dāng)?shù)據(jù)至一數(shù)據(jù)線及一數(shù)據(jù)線杠或者經(jīng)由該數(shù)據(jù)線及該數(shù)據(jù)線杠傳送一輸入數(shù)據(jù)至該感測(cè)放大裝置。
37.如權(quán)利要求第36項(xiàng)所述之半導(dǎo)體存儲(chǔ)器裝置，其中該數(shù)據(jù)輸出裝置包括第一MOS晶體管，耦合于該位線與該數(shù)據(jù)線之間，用以傳送該位線中所載入之?dāng)?shù)據(jù)至該數(shù)據(jù)線；以及第二MOS晶體管，耦合于該位線杠與該數(shù)據(jù)線杠之間，用以傳送該位線杠中所載入之?dāng)?shù)據(jù)至該數(shù)據(jù)線杠。
38.如權(quán)利要求第23項(xiàng)所述之半導(dǎo)體存儲(chǔ)器裝置，進(jìn)一步包括第二單元陣列，具有多個(gè)單位單元，每一單位單元用以存儲(chǔ)一數(shù)據(jù)及輸出該數(shù)據(jù)至一位線及一位線杠中之一，以響應(yīng)該輸入地址及命令；第一陣列選擇塊，用以使該第一單元陣列與該感測(cè)放大裝置連接或不連接，以響應(yīng)第一連接信號(hào)；以及第二陣列選擇塊，用以使該第二單元陣列與該感測(cè)放大裝置連接或不連接，以響應(yīng)第二連接信號(hào)。
39.如權(quán)利要求第38項(xiàng)所述之半導(dǎo)體存儲(chǔ)器裝置，其中在一預(yù)充電操作期間依據(jù)該輸入地址及命令激活第一及第二陣列選擇信號(hào)。
40.一種用以操作半導(dǎo)體存儲(chǔ)器裝置之方法，包括下列步驟a)存儲(chǔ)數(shù)據(jù)于第一單元陣列中及輸出該數(shù)據(jù)至一位線及一位線杠中之一，以響應(yīng)輸入地址及命令；b)預(yù)充電該位線及該位線杠成為接地電位；以及c)藉由使用一用以操作該半導(dǎo)體存儲(chǔ)器裝置之核心電壓及一具有高于該核心電壓之電壓電平的高電壓來(lái)感測(cè)及放大該數(shù)據(jù)。
41.如權(quán)利要求第40項(xiàng)所述之方法，其中該電源電壓及該接地電位是從該半導(dǎo)體存儲(chǔ)器裝置之外部所輸入。
42.如權(quán)利要求第40項(xiàng)所述之方法，進(jìn)一步包括下列步驟接收一輸入至該半導(dǎo)體存儲(chǔ)器裝置之電源電壓，藉以產(chǎn)生該核心電路及該高電壓。
43.如權(quán)利要求第40項(xiàng)所述之方法，進(jìn)一步包括下列步驟d)將一自參考單元所輸出之參考信號(hào)輸出至該位線及該位線杠中之另一個(gè)。
44.如權(quán)利要求第43項(xiàng)所述之方法，進(jìn)一步包括下列步驟e)將該位線及該位線杠中所分別載入之?dāng)?shù)據(jù)或該參考信號(hào)傳送至該感測(cè)放大裝置及防止將該低電壓傳送至該位線及該位線杠，其中該位線及該位線杠個(gè)別耦合至該單元陣列。
45.如權(quán)利要求第44項(xiàng)所述之方法，其中步驟b)包括下列步驟b1)供應(yīng)該低電壓及該接地電位中之一至該感測(cè)放大裝置，以響應(yīng)第一電源控制信號(hào)及第二電源控制信號(hào)；以及b2)供應(yīng)該高電壓及該接地電位中之一至該感測(cè)放大裝置，以響應(yīng)第三電源控制信號(hào)及該第二電源控制信號(hào)。
46.如權(quán)利要求第40項(xiàng)所述之方法，進(jìn)一步包括下列步驟f)傳送該感測(cè)放大裝置所放大之?dāng)?shù)據(jù)至一數(shù)據(jù)線及一數(shù)據(jù)線杠或經(jīng)由該數(shù)據(jù)線及該數(shù)據(jù)線杠傳送一輸入數(shù)據(jù)至該感測(cè)放大裝置。
47.如權(quán)利要求第40項(xiàng)所述之方法，進(jìn)一步包括下列步驟g)使該第一單元陣列與該感測(cè)放大裝置連接或不連接，以響應(yīng)第一連接信號(hào)；以及h)使第二單元陣列與該感測(cè)放大裝置連接或不連接，以響應(yīng)第二連接信號(hào)
48.如權(quán)利要求第40項(xiàng)所述之方法，進(jìn)一步包括下列步驟i)在該原始單元陣列中恢復(fù)該數(shù)據(jù)及輸出該數(shù)據(jù)至一位線及一位線杠中之一或經(jīng)由一數(shù)據(jù)線及一數(shù)據(jù)線杠存儲(chǔ)一輸入數(shù)據(jù)于一單元陣列中，以響應(yīng)該輸入地址及命令。
49.如權(quán)利要求第47或第48項(xiàng)所述之方法，其中在一預(yù)充電操作中依據(jù)該輸入地址及命令激活第一及第二連接信號(hào)。
50.一種半導(dǎo)體存儲(chǔ)器裝置，包括第一單元陣列，具有多個(gè)單位單元，每一單位單元用以存儲(chǔ)數(shù)據(jù)及輸出該數(shù)據(jù)至一位線及一位線杠中之一，以響應(yīng)輸入地址及命令；第一預(yù)充電塊，耦合至該第一單元陣列，用以藉由使用接地電位來(lái)預(yù)充電該第一單元陣列之位線或位線杠；第二單元陣列，具有多個(gè)單位單元，每一單位單元用以存儲(chǔ)數(shù)據(jù)及輸出該數(shù)據(jù)至一位線及一位線杠中之一，以響應(yīng)該輸入地址及命令；第二預(yù)充電塊，耦合至該第二單元陣列，用以藉由使用一接地電位來(lái)預(yù)充電該第一單元陣列之位線或位線杠；感測(cè)放大塊，用以藉由使用一高電壓及一低電壓來(lái)感測(cè)及放大該第一及第二單元陣列中之一所輸出的數(shù)據(jù)；第一連接控制塊，位于該感測(cè)放大塊與該第一預(yù)充電塊之間，用以使該感測(cè)放大塊與該第一預(yù)充電塊連接或不連接；以及第二連接控制塊，位于該感測(cè)放大塊與該第一預(yù)充電塊之間，用以使該感測(cè)放大塊與該第二預(yù)充電塊連接或不連接。
51.如權(quán)利要求第50項(xiàng)所述之半導(dǎo)體存儲(chǔ)器裝置，其中該低電壓低于接地電位，并且該高電壓高于從一外部電路輸入的供應(yīng)電壓。
52.如權(quán)利要求第51項(xiàng)所述之半導(dǎo)體存儲(chǔ)器裝置，進(jìn)一步包括第一參考單元塊，用以在該第一單元陣列輸出該數(shù)據(jù)時(shí)，輸出第一參考信號(hào)至該感測(cè)放大塊；以及第二參考單元塊，用以在該第二單元陣列輸出該數(shù)據(jù)時(shí)，輸出第二參考信號(hào)至該感測(cè)放大塊。
53.如權(quán)利要求第51項(xiàng)所述之半導(dǎo)體存儲(chǔ)器裝置，進(jìn)一步包括第一參考單元塊，用以在該第二單元陣列輸出該數(shù)據(jù)時(shí)，輸出第一參考信號(hào)至該感測(cè)放大塊；以及第二參考單元塊，用以在該第一單元陣列輸出該數(shù)據(jù)時(shí)，輸出第二參考信號(hào)至該感測(cè)放大塊。
全文摘要
一種包含于半導(dǎo)體存儲(chǔ)器裝置中之設(shè)備，用以預(yù)充電一位線及一位線杠以及感測(cè)及放大傳送至該位線及該位線杠中之一的數(shù)據(jù)，包括一預(yù)充電塊，用以預(yù)充電該位線及該位線杠成為一接地電位；以及一感測(cè)放大塊，用以藉由使用具有低于該接地電位之電壓電平的低電壓及具有高于一電源電壓之電壓電平的高電壓來(lái)感測(cè)及放大該數(shù)據(jù)。
文檔編號(hào)G11C7/12GK1767062SQ20041008179
公開(kāi)日2006年5月3日 申請(qǐng)日期2004年12月31日 優(yōu)先權(quán)日2004年10月30日
發(fā)明者姜熙福, 安進(jìn)弘 申請(qǐng)人:海力士半導(dǎo)體有限公司