專利名稱：半導(dǎo)體設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體設(shè)備，特別是涉及一種具有利用熔絲選擇方式的功能選擇電路的半導(dǎo)體設(shè)備。
背景技術(shù)：
作為一種半導(dǎo)體設(shè)備，存儲器在相同的芯片之中具有不同的比特位結(jié)構(gòu)，比如×4位、×8位、×16位等。半導(dǎo)體設(shè)備通常還包括相應(yīng)于復(fù)雜不同的外部電源電壓的結(jié)構(gòu)，比如5V、3.3V、1.8V等。一般來講，結(jié)構(gòu)的改變是通過改變布線層的布線模式而實現(xiàn)的。然而，當(dāng)通過改變布線模式而改變結(jié)構(gòu)時，由于必須在晶片制造過程中改變布線模式，所以半導(dǎo)體設(shè)備的生產(chǎn)率就會下降。
為了提高生產(chǎn)率，就采用了接合選擇電路和熔絲選擇電路。接合選擇電路中，通過向特定的結(jié)合區(qū)施加電源電壓或接地電壓實現(xiàn)功能結(jié)構(gòu)的改變。另外，熔線選擇電路通過斷開特定的熔絲實現(xiàn)功能結(jié)構(gòu)的改變。2943784號日本專利介紹了前述方法。
特別地，接合選擇電路能夠在晶片生產(chǎn)過程之后的芯片裝配過程中進行產(chǎn)品選擇。因此，與在芯片制造過程中改變布線模式的方法相比，生產(chǎn)率提高了。
然而，當(dāng)使用接合選擇電路時，需要用于改變比特位結(jié)構(gòu)的復(fù)雜的結(jié)合區(qū)。由于空間減小，半導(dǎo)體芯片的面積減小，但在半導(dǎo)體芯片中形成的結(jié)合區(qū)的空間是由裝配設(shè)備等的限制決定的，結(jié)合區(qū)面積是不能夠減小的。因此，如果使用接合選擇電路，由于結(jié)合區(qū)所占面積的原因，可能會存在這個問題--半導(dǎo)體芯片的整個面積將會增加。
另一方面，熔絲選擇電路能夠控制接合選擇電路中存在的芯片面積增加的問題。然而，接合熔絲電路能在裝配過程中實現(xiàn)生產(chǎn)選擇，與之相比，熔絲選擇電路必須在裝配過程前的探測過程中進行生產(chǎn)選擇。對于熔絲選擇電路，在大多數(shù)情況下，熔絲一旦斷開，芯片就不能轉(zhuǎn)換為其它功能。因此，對于熔絲選擇電路，如果與在晶片制造過程中改變布線模式的方法相比，由于在晶片制造過程后的探測過程中進行生產(chǎn)選擇，生產(chǎn)率提高了。然而，與在探測過程后的裝配過程中進行生產(chǎn)選擇的接合熔絲電路相比，生產(chǎn)率要差一些。
由此可見，上述現(xiàn)有的半導(dǎo)體設(shè)備在結(jié)構(gòu)與使用上，顯然仍存在有不便與缺陷，而亟待加以進一步改進。為了解決半導(dǎo)體設(shè)備存在的問題，相關(guān)廠商莫不費盡心思來謀求解決之道，但長久以來一直未見適用的設(shè)計被發(fā)展完成，而一般產(chǎn)品又沒有適切的結(jié)構(gòu)能夠解決上述問題，此顯然是相關(guān)業(yè)者急欲解決的問題。
有鑒于上述現(xiàn)有的半導(dǎo)體設(shè)備存在的缺陷，本發(fā)明人基于從事此類產(chǎn)品設(shè)計制造多年豐富的實務(wù)經(jīng)驗及專業(yè)知識，并配合學(xué)理的運用，積極加以研究創(chuàng)新，以期創(chuàng)設(shè)一種新型結(jié)構(gòu)的半導(dǎo)體設(shè)備，能夠改進一般現(xiàn)有的半導(dǎo)體設(shè)備，使其更具有實用性。經(jīng)過不斷的研究、設(shè)計，并經(jīng)反復(fù)試作樣品及改進后，終于創(chuàng)設(shè)出確具實用價值的本發(fā)明。

發(fā)明內(nèi)容
本發(fā)明的目的在于，克服現(xiàn)有的半導(dǎo)體設(shè)備存在的缺陷，而提供一種新型結(jié)構(gòu)的具有使用熔絲選擇電路的功能選擇電路的半導(dǎo)體設(shè)備，所要解決的技術(shù)問題是使其生產(chǎn)率與接合熔絲方法相同，而芯片面積比使用接合選擇電路時的芯片面積要小，從而更加適于實用，且具有產(chǎn)業(yè)上的利用價值。
本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點和有益效果。由以上技術(shù)方案可知，為了達到前述發(fā)明目的，本發(fā)明提供了一種熔絲選擇電路，這是一種半導(dǎo)體設(shè)備。熔絲選擇電路包括一個輸入、一個連接到輸入的功能選擇熔絲部分、一個連接到輸入的復(fù)位控制電路部分和一個連接到功能選擇熔絲部分的輸出。功能選擇熔斷部分還包括一個第一P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管，一個第一N溝道型金屬氧化物半導(dǎo)體(MOS)晶體管，一個第二N溝道型金屬氧化物半導(dǎo)體(MOS)晶體管，一個第一熔絲和一個電壓調(diào)整電路。
在以上熔絲選擇電路中，輸入連接到第一P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管和第一N溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的柵極。通過第一熔絲和第二N溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的漏極，第一P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的漏極連接到第一N溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的漏極。
第一P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的源極連接到電源終端，第一和第二N溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的源極連接到地終端，第一P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的漏極通過電壓調(diào)整電路連接到輸出。
通過復(fù)位控制電路部分，輸入還連接到第二N溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的柵極。
按照本發(fā)明，熔絲選擇電路的一個實施例中，電壓調(diào)整電路還包括一個第二P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管，一個第一轉(zhuǎn)換放大器和一個第二轉(zhuǎn)換放大器。第二P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的源極連接到電源終端，第二P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的漏極通過第一轉(zhuǎn)換放大器連接到第一P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的漏極和第二P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的柵極。通過第二轉(zhuǎn)換放大器，第二P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的柵極進一步連接到輸出。
另外，復(fù)位控制電路部分還包括一個第三P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管、一個第四P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管、一個第三N溝道型金屬氧化物半導(dǎo)體(MOS)晶體管、一個第二熔絲、一個第三轉(zhuǎn)換放大器、一個第四轉(zhuǎn)換放大器、一個延時電路和一個或非邏輯電路。
在以上復(fù)位控制電路部分中，輸入連接到第三P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管和第三N溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的柵極及延時電路。第三P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管和第三N溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的漏極通過第二熔絲連接在一起。第三和第四P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的源極連接到電源終端。第三N溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的源極連接到地終端。
第四P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的漏極連接到第三P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的漏極。第四P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的漏極還通過第三轉(zhuǎn)換放大器連接到第四P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的柵極。第四P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的柵極還連接到或非邏輯電路的一個輸入終端，延時線路通過第四轉(zhuǎn)換放大器連接到或非邏輯電路的另一個輸入終端。或非邏輯電路的輸出終端連接到第二N溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的柵極。
按照本發(fā)明熔絲選擇電路的一個實施例中，熔絲選擇電路還包括一個用于輸出操作電壓或接地電壓測試信號的測試模式電路部分，一個連接到功能選擇電路部分和測試模式電路部分的基于測試的或非邏輯電路，以及一個連接到基于測試的或非邏輯電路輸出終端的第五轉(zhuǎn)換放大器。
按照本發(fā)明半導(dǎo)體設(shè)備，由于熔絲選擇電路包括復(fù)位控制電路部分，功能選擇熔絲電路的熔絲部分切斷后，仍可恢復(fù)到功能選擇熔絲電路的熔絲部分未切斷時的狀態(tài)。
按照本發(fā)明的半導(dǎo)體設(shè)備，由于功能選擇熔絲電路部分包括電壓調(diào)整電路，所以即使熔絲斷開，也會輸出穩(wěn)定的電壓。
由于復(fù)位控制電路部分的結(jié)構(gòu)中包括一個熔絲，復(fù)位控制電路可通過與功能選擇熔絲電路部分中相同的電路結(jié)構(gòu)來實現(xiàn)。
并且，按照本發(fā)明的半導(dǎo)體設(shè)備，熔絲選擇電路中還包括測試模式電路，使得在熔絲電路部分中的熔絲斷開之前，可以模擬熔絲斷開之后的狀態(tài)，進行測試。
經(jīng)由上述可知，本發(fā)明是關(guān)于一種半導(dǎo)體設(shè)備，是一種熔絲選擇電路方式的半導(dǎo)體設(shè)備。這種半導(dǎo)體設(shè)備的結(jié)構(gòu)包括一個輸入、均與輸入連接的一個功能選擇熔絲部分和一個復(fù)位控制電路部分以及一個與功能選擇熔絲部分連接的輸出。通過切斷功能選擇熔絲部分的第一熔絲來轉(zhuǎn)換功能。另外，通過切斷復(fù)位控制電路部分的第二熔絲，可以將熔絲選擇電路的功能恢復(fù)到第一熔絲沒有斷開的功能。所以，生產(chǎn)率可以與接合熔絲法相同，而芯片面積會比使用接合熔絲法時的芯片面積要小。
綜上所述，本發(fā)明特殊結(jié)構(gòu)的半導(dǎo)體設(shè)備，具有使用熔絲選擇電路的功能選擇電路，其生產(chǎn)率與接合熔絲方法相同，而芯片面積比使用接合選擇電路時的芯片面積要小。其具有上述諸多的優(yōu)點及實用價值，并在同類產(chǎn)品中未見有類似的結(jié)構(gòu)設(shè)計公開發(fā)表或使用而確屬創(chuàng)新，其不論在結(jié)構(gòu)上或功能上皆有較大的改進，在技術(shù)上有較大的進步，并產(chǎn)生了好用及實用的效果，且較現(xiàn)有的半導(dǎo)體設(shè)備具有增進的多項功效，從而更加適于實用，而具有產(chǎn)業(yè)的廣泛利用價值，誠為一新穎、進步、實用的新設(shè)計。
上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，而可依照說明書的內(nèi)容予以實施，并為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點能更明顯易懂，以下特舉多個較佳實施例，并配合附圖，詳細說明如下。


圖1是一說明按照本發(fā)明中第一個(不是一個)實施例的熔絲選擇電路的示意圖。
圖2是一說明第一個實施例中熔絲選擇電路的電路示意圖，其中功能熔絲電路部分的第一熔絲被斷開。
圖3是一說明第一個實施例中熔絲選擇電路的電路示意圖，其中功能熔絲電路部分的第一熔絲被斷開，復(fù)位控制電路部分的第二熔絲也被斷開。
圖4是一說明按照第一個實施例另一例中的復(fù)位控制電路部分的示意圖。
圖5是一說明按照本發(fā)明中第二個(不是一個)實施例的熔絲選擇電路的示意圖。
具體實施例方式
為更進一步闡述本發(fā)明為達成預(yù)定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合附圖及較佳實施例，對依據(jù)本發(fā)明提出的半導(dǎo)體設(shè)備其具體實施方式
、結(jié)構(gòu)、特征及其功效，詳細說明如后。
本發(fā)明中有關(guān)附圖的實施例說明如下。其中示意性地表示了結(jié)構(gòu)和位置關(guān)系，只是為了更方便地理解本發(fā)明。另外，這里結(jié)合本發(fā)明的較佳實施例進行了說明，但這些實施例僅為較佳實例，本發(fā)明不限于這些實施例。
第一個實施例圖1是按照本發(fā)明中的半導(dǎo)體設(shè)備說明熔絲選擇電路的電路圖。熔絲選擇電路10包括一個功能選擇熔絲電路部分100和一個復(fù)位控制電路部分200。熔絲選擇電路10的輸入21連接到功能選擇熔絲電路部分100的第一節(jié)點31和復(fù)位控制電路部分200的第五節(jié)點41。
功能選擇熔絲電路部分100包括有一個第一P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管111、一個第一N溝道型金屬氧化物半導(dǎo)體(MOS)晶體管121、一個第二N溝道型金屬氧化物半導(dǎo)體(MOS)晶體管123、一個電壓調(diào)整電路130和一個第一熔絲141。電壓調(diào)整電路130還包括一個第二P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管113，一個第一轉(zhuǎn)換放大器131和一個第二轉(zhuǎn)換放大器133。而且，在以下說明中，PMOS和NMOS分別為P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管和N溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的簡寫。
復(fù)位控制電路部分200包括一第三PMOS 211、一第四PMOS 213、一個第三NMOS 221、一個第三轉(zhuǎn)換放大器231、一個第四轉(zhuǎn)換放大器233、一個第二熔絲241、一個延時電路251和一個或非邏輯電路261。
功能選擇熔絲電路部分100的結(jié)構(gòu)如下所述。第一節(jié)點31連接到第一PMOS 111和第一NMOS 121的柵極。第一PMOS 111的源極連接到電源終端25，第一PMOS 111的漏極連接到第二節(jié)點33。而且，第一NMOS 121的源極連接到地終端27，第一NMOS 121的漏極連接到第三節(jié)點35。第一熔絲141安插在第二節(jié)點33和第三節(jié)點35之間。
第二PMOS 113的源極、漏極和柵極分別連接到電源終端25、第二節(jié)點33和第四節(jié)點37。第二NMOS 123的源極連接到地端27。另外，第二NMOS123的柵極連接到復(fù)位控制電路部分200中或非邏輯電路261的輸出終端261。
第一轉(zhuǎn)換放大器131的輸入終端連接到第二節(jié)點33，第一轉(zhuǎn)換放大器131的輸出終端連接到第四節(jié)點37。第二轉(zhuǎn)換放大器133的輸入終端連接到第四節(jié)點37，第二轉(zhuǎn)換放大器133的輸出終端連接到熔絲選擇電路10的輸出。
接下來，以下將說明復(fù)位控制電路部分200的結(jié)構(gòu)。第五節(jié)點41連接到第三PMOS 211的柵極、第三NMOS 221的柵極和延時電路251的輸入終端。第三PMOS 211的源極連接到電源終端25，第三PMOS 211的漏極連接到第六節(jié)點43。另外，第三NMOS 221的源極連接到地端27，第三NMOS 221的漏極連接到第七節(jié)點45。第二熔絲241安插在第六節(jié)點43和第七節(jié)點45之間。
第四PMOS 213的源極、漏極和柵極分別連接到電源終端25、第六節(jié)點43和第八節(jié)點47。
第三轉(zhuǎn)換放大器231的輸入終端連接到第六節(jié)點43，第三轉(zhuǎn)換放大器231的輸出終端連接到第八節(jié)點447。第四轉(zhuǎn)換放大器233的輸入連接到延時電路251的輸出終端。第八節(jié)點47和第四轉(zhuǎn)換放大器233的輸出終端連接到或非邏輯電路261的一個輸入終端。第八節(jié)點47還連接到或非邏輯電路261的另一個輸入終端。
第一個實施例中初始狀態(tài)下的操作初始狀態(tài)可描述為這樣一種狀態(tài)第一熔絲141沒斷開，第二熔絲也沒斷開。
輸入21的電勢水平設(shè)置為接地電勢，也就是說，在施加熔絲選擇電路10的電源電壓之前，施加0V電壓。
通過對熔絲選擇電路10施加電源電壓，電源終端25的電勢變?yōu)椴僮麟妱軻dd，比如12V。在以下說明中，接地電勢的電勢水平是指低(Lo)電勢，操作電勢Vdd的電勢是指高(Hi)電勢。
首先，下面將介紹復(fù)位控制電路部分200的操作。
當(dāng)熔絲選擇電路10施加電源電壓時，由于輸入21的電勢水平為低電位，所以第五節(jié)點41、第三PMOS 211和第三NMOS 221的柵極的電勢均為低電位。因此，第三PMOS 211導(dǎo)通而第三NMOS 221中斷。結(jié)果，第六節(jié)點43連接到第三PMOS 211的漏極，通過與第三PMOS 211源極電勢相同的，也就是說高電位的第二熔絲241，第七節(jié)點45連接到第六節(jié)點43。
當(dāng)?shù)诹?jié)點43的電勢為高電位時，第八節(jié)點47和第四PMOS 213柵極的電勢被第三轉(zhuǎn)換放大器231轉(zhuǎn)換并變?yōu)榈碗娢?。因此，第四PMOS 213導(dǎo)通，第六節(jié)點43保持在高電位。
當(dāng)?shù)谖骞?jié)點41為低電位時，延時電路251輸入輸出終端和第四轉(zhuǎn)換放大器233輸入終端的電勢均為低電位。這時，第四轉(zhuǎn)換放大器233輸出終端的電位被第四轉(zhuǎn)換放大器233轉(zhuǎn)換并變?yōu)楦唠娢弧?br> 由于第八節(jié)點47和第四轉(zhuǎn)換放大器233輸出終端的電勢均連接到或非邏輯電路261的輸入終端，或非邏輯電路261輸入終端的電勢變?yōu)榈汀?br> 說明了這種情況輸入21的電勢水平因輸入信號的緣故，從低電位到高電位是瞬態(tài)的。由于第三PMOS 211和第三NMOS 221的柵極電勢均因這種瞬變現(xiàn)象變成為高電勢，第三PMOS 211關(guān)斷而第三NMOS 221導(dǎo)通。這樣，通過導(dǎo)通狀態(tài)的第三NMOS 221，第六節(jié)點43和第七節(jié)點45就連接到地端27。因此，第六節(jié)點43和第七節(jié)點45的電勢均為低。
當(dāng)?shù)诹?jié)點43的電勢為低電位時，第八節(jié)點47的電勢，也就是第四PMOS 213柵極的電勢，被第三轉(zhuǎn)化放大器231轉(zhuǎn)換，變?yōu)楦唠娢?。因此，第四PMOS 213中斷并且第六節(jié)點43的電勢變?yōu)榈碗娢弧?br> 當(dāng)?shù)谖骞?jié)點41為高電位時，延時電路251輸入輸出終端的電勢和第四轉(zhuǎn)換放大器233輸入終端的電勢被第四轉(zhuǎn)換放大器233轉(zhuǎn)換，變?yōu)榈碗娢弧?br> 連接到或非邏輯電路261輸入終端的第八節(jié)點47變?yōu)楦唠娢?，而第四轉(zhuǎn)換放大器233的電勢變?yōu)榈汀Ｒ虼?，或非邏輯電?61的輸出終端的電勢變?yōu)榈碗妱荨?br> 如上所述，當(dāng)?shù)诙劢z241不斷開時，即使輸入21的電勢為低或高電位，或非邏輯電路261的輸出終端電勢還是低電位。
接下來，功能選擇熔絲電路部分100的操作說明如下。
當(dāng)熔絲選擇電路10施加電源電壓時，由于輸入21的電位為低電位，第一PMOS 111和第一NMOS121的柵極電勢均為低電位。因此，第一PMOS 111導(dǎo)通而第一NMOS121中斷。結(jié)果，第二節(jié)點33的電勢連接到第一PMOS 111的漏極，通過與第一PMOS 111源極電勢相等的，也就是高電位的第一熔絲141，第三節(jié)點35的電勢連接到第二節(jié)點33。
如上所述，由于第二熔絲241不斷開，所以或非邏輯電路261輸出終端的電勢為低電勢，與輸入21的電勢無關(guān)。由于或非邏輯電路261的輸出終端連接到第二NMOS123的柵極，所以第二NMOS123中斷，與輸入21的電勢無關(guān)。
當(dāng)?shù)诙?jié)點33的電勢為高時，第四節(jié)點37和第二PMOS113柵極的電勢被第一轉(zhuǎn)換放大器131轉(zhuǎn)換并變?yōu)榈碗娢?。因此，第二PMOS 113導(dǎo)通，第二節(jié)點33的電勢保持為高電位。
由于第二轉(zhuǎn)換放大器133的輸入終端連接到第四節(jié)點37，第二轉(zhuǎn)換放大器133輸入終端的電勢為低電位。第二轉(zhuǎn)換放大器133輸出終端的電勢被轉(zhuǎn)化為高電勢，然后經(jīng)連接到第二轉(zhuǎn)換放大器133輸出終端的輸出23輸出。
說明了這種情況輸入21的電位因輸入信號的緣故從低電位向高電位是瞬態(tài)的。由于第一PMOS 111和第一NMOS 121的柵極電勢因這種瞬變現(xiàn)象而變?yōu)楦唠娢唬谝籔MOS 111關(guān)斷而第一NMOS 121導(dǎo)通。這樣，通過導(dǎo)通狀態(tài)的第一NMOS 121，第二節(jié)點33和第三節(jié)點35就連接到地端27。因此，第二節(jié)點33和第三節(jié)點35均變?yōu)榈碗妱荨?br> 這時，第四節(jié)點37和第二PMOS 113柵極的電勢被第一轉(zhuǎn)換放大器131轉(zhuǎn)換為高電勢。所以，第二PMOS 113關(guān)斷，第二節(jié)點33的電勢變?yōu)榈汀?br> 由于第二轉(zhuǎn)換放大器133的輸入終端連接到第四節(jié)點37，第二轉(zhuǎn)換放大器133輸入終端的電勢為高電位。第二轉(zhuǎn)換放大器133輸出終端的電勢被轉(zhuǎn)化為低電勢，然后經(jīng)連接到第二轉(zhuǎn)換放大器133輸出終端的輸出23輸出。
在上述第一熔絲141和第二熔絲241都不斷開的情況下，如果將低電位信號輸入到輸入21，從輸出23就會輸出高電位信號。另一種情況是，如果向輸入21輸入高電位信號，從輸出23就會輸出低電位信號。
第一個實施例中功能切換后的操作請參閱圖2所示，以下說明這樣一種狀態(tài)為轉(zhuǎn)換熔絲選擇電路的功能，切斷了功能選擇熔絲電路部分101中的第一熔絲141(圖1中)。圖2中的熔絲選擇電路11與圖1中熔絲選擇電路10的不同僅在于功能選擇熔絲電路部分101中的第一熔絲141(圖2中未示出)是斷開的。
由于第二熔絲241不是斷開的，復(fù)位控制電路部分200與前述第一實施例中初始狀態(tài)下的運行是相同的。也就是說，即使輸入21的電位為低電位或為高電位，或非邏輯電路261的輸出終端電勢都是低電位。因此，第二NMOS 123處于中斷狀態(tài)，其柵極連接到或非邏輯電路的輸出終端，與輸入21的電勢無關(guān)。
熔絲選擇電路11的功能選擇熔絲電路部分101如下所述。由于輸入12的電勢為低，當(dāng)熔絲選擇電路11中施加電源電壓時，第一PMOS 111和第一NMOS 121的柵極電勢均為低電位。因此，第一PMOS 111導(dǎo)通，第一NMOS121中斷。結(jié)果，連接到第一PMOS 111漏極的第二節(jié)點33與第一PMOS 111源極的電勢相同，也就是高電位。另外，由于第一熔絲141切斷了，第三節(jié)點35的電勢為低電位。
當(dāng)?shù)诙?jié)點33的電勢為高時，第四節(jié)點37的電勢，也就是第二PMOS 113柵極的電勢，被第一轉(zhuǎn)換放大器131轉(zhuǎn)換為低電位。因此，第二PMOS 113導(dǎo)通，第二節(jié)點33的電勢保持為高電位。
由于第二轉(zhuǎn)換放大器133的輸入終端連接到第四節(jié)點37，第二轉(zhuǎn)換放大器133的輸入終端處于低電位。第二轉(zhuǎn)換放大器133的輸出終端被轉(zhuǎn)化為高電勢，然后經(jīng)連接到第二轉(zhuǎn)換放大器133輸出終端的輸出23輸出。
已說明了這種情況輸入21的電位因輸入信號的緣故從低電位向高電位是瞬態(tài)的。由于第一PMOS 111和第一NMOS 121的柵極電勢均因這種瞬變現(xiàn)象變成為高電位，所以第一PMOS 111關(guān)斷，第一NMOS 121導(dǎo)通。這樣，第二節(jié)點33和第三節(jié)點35都通過導(dǎo)通狀態(tài)的第一NMOS 121連接到地端27。因此，第二節(jié)點33和第三節(jié)點35都變?yōu)榈碗妷?。另一方面，由于第一熔絲141切斷且第二NMOS 123中斷，第二節(jié)點33的電勢為高電位。
當(dāng)?shù)诙?jié)點33的電勢為高時，第四節(jié)點37和第二PMOS 113的柵極被第一轉(zhuǎn)換放大器131轉(zhuǎn)換為低電勢。因此，第二PMOS 113導(dǎo)通，第二節(jié)點33的電勢保持在高電位。
由于第二轉(zhuǎn)換放大器133的輸入終端連接到第四節(jié)點37，第二轉(zhuǎn)換放大器133輸入終端的電勢為低。第二轉(zhuǎn)換放大器133輸出終端的電勢被轉(zhuǎn)換為高電位，然后經(jīng)連接到第二轉(zhuǎn)換放大器133輸出終端的輸出23輸出。
當(dāng)?shù)谝蝗劢z141被切斷且第二NMOS 123被關(guān)斷時，如果PMOS 111導(dǎo)通且第二節(jié)點33變?yōu)楦唠妷海傻谝晦D(zhuǎn)換放大器131和第二轉(zhuǎn)換放大器133構(gòu)成的電壓調(diào)整電路130形成一個鎖存回路。這時，即使第一PMOS 111中斷，第二節(jié)點33和輸出23的電勢也會保持在高電位。
如上所述，當(dāng)功能選擇熔絲電路部分101的第一熔絲被切斷時，不管輸入到輸入21的輸入信號為低電勢還是高電勢，熔絲選擇電路11都會經(jīng)輸出23輸出高電位信號。
第一個實施例中功能復(fù)位后的操作請參閱圖3所示，以下介紹了這樣一種狀態(tài)為了恢復(fù)第一熔絲斷開之前的狀態(tài)，復(fù)位控制電路部分201中的第二熔絲(圖2中的241)被切斷。圖3中的熔絲選擇電路12與圖2中的熔絲選擇電路11之間的不同，僅在于復(fù)位控制電路部分201中的第二熔絲241被切斷。
接下來，復(fù)位控制電路部分201的操作如下所述。
由于輸入21的電勢為低電位，第五節(jié)點41及第三PMOS 211和第三NMOS221柵極的電勢均為低電位。因此，第三PMOS 211導(dǎo)通而第三NMOS 221中斷。這時，由于第二熔絲241被切斷，第七節(jié)點45處于接地電勢，也就是說，與第六節(jié)點43相關(guān)的低電位變?yōu)楦唠娢弧?br> 當(dāng)?shù)诹?jié)點43的電勢為高電位時，第八節(jié)點47和第四PMOS 213柵極的電勢被第三轉(zhuǎn)換放大器轉(zhuǎn)換為低電位。因此，第四PMOS 213導(dǎo)通，第六節(jié)點43的電勢保持為高電位。
當(dāng)?shù)谖骞?jié)點41處于低電位時，延時電路251輸入和輸出終端的電勢以及第四轉(zhuǎn)換放大器233輸入終端的電勢為低電位。這時，第四轉(zhuǎn)換放大器233輸出終端的電勢被第四轉(zhuǎn)換放大器233轉(zhuǎn)換并變?yōu)楦唠妱荨?br> 由于低電位的第八節(jié)點47和第四轉(zhuǎn)換放大器233高電位的輸出終端連接到或非邏輯電路261的輸入終端，或非邏輯電路261輸出終端的電勢變?yōu)榈碗娢弧?br> 已經(jīng)介紹了這種情況輸入21的電勢水平因輸入信號的緣故從低電位到高電位是瞬態(tài)的。由于第五節(jié)點41的電勢及第三PMOS 211和第三NMOS221柵極的電勢因這種瞬變現(xiàn)象變?yōu)楦唠妱荩缘谌齈MOS 211關(guān)斷而第三NMOS 221導(dǎo)通。這時，由于第二熔絲241被切斷，第六節(jié)點43仍處于高電位，第七節(jié)點45位于地電勢，也就是低電位。
當(dāng)?shù)诹?jié)點43處于高電位時，第八節(jié)點47的電勢，也就是第四PMOS 213柵極的電勢被第三轉(zhuǎn)換放大器231轉(zhuǎn)換，于是變?yōu)榈碗娢?。因此，第四PMOS213導(dǎo)通，第六節(jié)點43的電勢保持在高電位。
當(dāng)?shù)谖骞?jié)點41處于高電勢時，延時回路251輸入和輸出終端的電勢以及第四轉(zhuǎn)換放大器233的輸入終端的電勢均為高電位。這時，第四轉(zhuǎn)換放大器233輸出終端的電勢被第四轉(zhuǎn)換放大器233轉(zhuǎn)換，變?yōu)榈碗娢弧?br> 由于低電位的第八節(jié)點47和第四轉(zhuǎn)換放大器233低電位的輸出終端連接到或非邏輯電路261的輸入終端，或非邏輯電路261輸出終端的電勢變?yōu)楦唠娢弧?br> 如上所述，當(dāng)輸入21的電勢為低電位時，復(fù)位控制電路部分201中的或非邏輯電路261輸出終端的電勢為低電位。并且當(dāng)輸入21的電勢為高電位時，或非邏輯電路261輸出終端的電勢為高電位。
接下來，下面將介紹功能選擇熔絲電路101的操作。
由于輸入21的電勢為低電位，第一節(jié)點31的電勢及第一PMOS 111和第一NMOS 121的柵極電勢為低電位。因此，第一PMOS 111導(dǎo)通而第一NMOS121斷開。這時，由于第一熔絲141被切斷并且第一NMOS 121中斷，相對于第二節(jié)點33變?yōu)楦唠娢欢?，第三?jié)點35為接地電勢，也就是低電位。
當(dāng)?shù)诙?jié)點33的電勢為高電位時，第四節(jié)點37和第二PMOS 113柵極的電勢被第一轉(zhuǎn)換放大器131轉(zhuǎn)換并變?yōu)榈碗娢?。因此，第二PMOS 113導(dǎo)通，第二節(jié)點33的電勢保持在高電位。
由于第二轉(zhuǎn)換放大器133的輸入終端連接到第四節(jié)點37，所以第二轉(zhuǎn)換放大器133輸入終端的電勢為低電位。第二轉(zhuǎn)換放大器133輸出終端的電勢被轉(zhuǎn)換為高電位，然后經(jīng)連接到第二轉(zhuǎn)換放大器133輸出終端的輸出23輸出。
輸出21的電勢因輸入信號的緣故從低電位到高電位是瞬態(tài)的。由于第一PMOS 111和第一NMOS 121的柵極電勢均因這種瞬變現(xiàn)象變?yōu)楦唠娢?，所以第一PMOS 111關(guān)斷而第一NMOS 121導(dǎo)通。由于第三節(jié)點35通過導(dǎo)通狀態(tài)的第一NMOS 121接地，所以第三節(jié)點35的電位為低。另一方面，由于第一熔絲141被切斷且第二NMOS 123導(dǎo)通，第二節(jié)點33的電勢變?yōu)榈碗娢?。另外，通過使用復(fù)位控制電路部分201中的延時電路251，在第一PMOS11、第一NMOS 121和第二PMOS 113在導(dǎo)通和中斷狀態(tài)之間完成轉(zhuǎn)換后，第二NMOS 123的狀態(tài)改變。
由于第二轉(zhuǎn)換放大器133的輸入終端連接到第四節(jié)點37，第二轉(zhuǎn)換放大器133的輸入終端處于高電位。第二轉(zhuǎn)換放大器133輸出終端的電勢被轉(zhuǎn)換為低電位，然后經(jīng)連接到第二轉(zhuǎn)換放大器133輸出終端的輸出23輸出。
如上所述，當(dāng)?shù)谝蝗劢z141和第二熔絲241均被切斷時，如果向輸入21輸入低電位信號，輸出23就會輸出高電位信號，并且如果向輸入21輸入高電位信號，輸出23就會輸出低電位信號。換言之，操作與初始狀態(tài)時的相同，也就是說，第一熔絲141和第二熔絲241均不會被切斷。
另外，如圖4所示熔絲選擇電路15，延時電路253可被設(shè)置在輸入21和第五節(jié)點41之間。并且，請參閱圖1所示的熔絲選擇電路10，由于唯一的區(qū)別就是延時電路所在的位置，所以省略了功能選擇熔絲電路部分100的示意圖。延時電路使得第二NMOS 113的狀態(tài)在第一PMOS 11、第一NMOS121和第二PMOS 113的狀態(tài)變化后改變。例如，當(dāng)?shù)谖骞?jié)點41在第一節(jié)點31發(fā)生瞬變后由低電位瞬變?yōu)楦唠娢粫r，則省略了延時電路。
如上所述，按照本發(fā)明，半導(dǎo)體的熔絲選擇電路包括復(fù)位控制電路部分。所以，功能選擇熔絲電路部分的熔絲切斷后，通過切斷復(fù)位控制電路部分中的熔絲，可以恢復(fù)熔絲切斷的狀態(tài)。
另外，如果可能的話，可以用電容代替熔絲。使用熔絲時，通過切斷熔絲，將導(dǎo)通狀態(tài)改變?yōu)榻^緣狀態(tài)。另一種選擇是，使用電容時，在電容的電極施加高電壓，擊穿電容，這樣就將絕緣狀態(tài)改變?yōu)閷?dǎo)通狀態(tài)。
第二個實施例請參閱圖5所示，以下詳細說明了第二個實施例中的熔絲選擇電路。在第二個實施例中，熔絲選擇電路17中還包括一個測試模式電路部分300、一個基于測試的或非邏輯電路361和一個第一個實施例中熔絲選擇電路10中具有的第五轉(zhuǎn)換放大器331。
功能選擇熔絲電路部分100和復(fù)位控制電路部分200可以使用圖1所示電路，這里省略了其相關(guān)說明。另外，假定功能選擇熔絲電路部分100中的第一熔絲和復(fù)位控制電路部分200中的第二熔絲不會切斷。
對于正常模式，相應(yīng)于熔絲的非切斷狀態(tài)，也就是低電位信號，測試模式電路部分300輸出一個接地電壓。一種選擇是，對于測試模式，相應(yīng)于熔絲的切斷狀態(tài)，也就是高電位信號，測試模式電路部分300輸出一個操作電壓。
功能選擇熔絲電路部分100的輸出和測試模式電路部分300的輸出均連接到基于測試的或非邏輯電路361的輸入?；跍y試的或非邏輯電路361的輸出終端連接到第五轉(zhuǎn)換放大器331的輸入終端，第五轉(zhuǎn)換放大器331的輸出終端連接到輸出24。
第二個實施例中正常模式下的操作正常模式下，測試模式電路部分300輸出低電位信號。
由于功能選擇熔絲電路部分100中的第一熔絲沒有切斷，正如上述第一實施例中初始狀態(tài)的操作，當(dāng)輸入到輸入21的信號為低電位時，功能選擇熔絲電路部分100輸出一個高電位信號，而當(dāng)輸入到輸入21的信號為高電位時，功能選擇熔絲電路部分100輸出一個低電位信號。
當(dāng)上述輸出信號輸入到基于測試的或非邏輯電路361時，由于測試模式電路部分300的輸出為低電位，所以當(dāng)功能選擇熔絲電路部分100的輸出為高電勢信號時，基于測試的或非邏輯電路361的輸出為低電位，而當(dāng)功能選擇熔絲電路部分100的輸出為低電勢信號時，基于測試的或非邏輯電路361的輸出為高電位。由于基于測試的或非邏輯電路361的輸出被第五轉(zhuǎn)換放大器331轉(zhuǎn)換，當(dāng)或非邏輯電路361的輸出為低電位時，測試輸出24輸出高電位信號，而當(dāng)或非邏輯電路361的輸出為高電位時，測試輸出24輸出低電位信號。
所以，測試輸出24的輸出與功能選擇熔絲電路部分100的第一熔絲不斷開的輸出一致。
第二個實施例中測試模式下的操作測試模式下，測試模式電路部分300輸出高電位信號。
由于功能選擇熔絲電路部分100中的第一熔絲沒有切斷，正如上述第一實施例中初始狀態(tài)下的操作，當(dāng)輸入到輸入21的信號為低電位時，功能選擇熔絲電路部分100輸出一個高電位信號，而當(dāng)輸入到輸入21的信號為高電位時，功能選擇熔絲電路部分100輸出一個低電位信號。
當(dāng)上述輸出信號輸入到基于測試的或非邏輯電路361時，由于測試模式電路部分300的輸出為高電位，所以當(dāng)功能選擇熔絲電路部分100的輸出為高電勢信號時，基于測試的或非邏輯電路361的輸出為低電位，而當(dāng)功能選擇熔絲電路部分100的輸出為低電勢信號時，基于測試的或非邏輯電路361的輸出也為低電位。由于基于測試的或非邏輯電路361的輸出被第五轉(zhuǎn)換放大器331轉(zhuǎn)換，測試輸出24輸出高電位信號。
所以，測試輸出24的輸出與功能選擇熔絲電路部分100的第一熔絲斷開的輸出一致。
如上所述，通過使用測試模式電路部分300，可以模擬第一熔絲切斷后的狀態(tài)，以在功能選擇熔絲電路部分100中的第一熔絲切斷前進行測試。
雖然本發(fā)明用一個較佳實例進行說明，但這種說明并不限定本發(fā)明。對本領(lǐng)域熟悉的人員很容易據(jù)此想到本實施例的不同的改動方案。因此，可以預(yù)見，所附權(quán)利要求會包括屬于本發(fā)明范圍的任何這種改動或者實施例。
以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利用上述揭示的技術(shù)內(nèi)容作出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體設(shè)備，其特征在于其包括一個輸入；一個功能選擇熔絲部分，連接到輸入；一個復(fù)位控制電路部分，連接到輸入；以及一個輸出，連接到功能選擇熔絲部分，其中，功能選擇熔絲部分還包括一個第一P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管，一個第一N溝道型金屬氧化物半導(dǎo)體(MOS)晶體管，一個第二N溝道型金屬氧化物半導(dǎo)體(MOS)晶體管，一個第一熔絲和一個電壓調(diào)整電路，其中，輸入連接到第一P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管和第一N溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的柵極，通過第一熔絲和第二N溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的漏極，第一P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的漏極連接到第一N溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的漏極，其中第一P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的源極連接到電源終端，第一和第二N溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的源極連接到地端，第一P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的漏極通過電壓調(diào)整電路連接到輸出，輸入還通過復(fù)位控制電路部分連接到第二N溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的柵極。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體設(shè)備，其特征在于其中所述的電壓調(diào)整電路還包括一個第二P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管，一個第一轉(zhuǎn)換放大器和一個第二轉(zhuǎn)換放大器，以及其中第二P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的源極連接到電源終端，第二P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的漏極連接到第一P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的漏極，并通過第一轉(zhuǎn)換放大器連接到第二P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的柵極，以及第二P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的柵極還通過第二轉(zhuǎn)換放大器連接到輸出。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體設(shè)備，其特征在于其中所述的復(fù)位控制電路部分還包括一個第三P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管、一個第四P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管、一個第三N溝道型金屬氧化物半導(dǎo)體(MOS)晶體管、一個第二熔絲、一個第三轉(zhuǎn)換放大器、一個第四轉(zhuǎn)換放大器、一個延時電路和一個或非邏輯電路，以及其中輸入連接到第三P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管和第三N溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的柵極以及延時電路，第三P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管和第三N溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的漏極通過第二熔絲連接在一起，第三和第四P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的源極連接到電源終端，第三N溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的源極連接到地端，第四P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的漏極連接到第三P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的漏極，第四P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的漏極還通過第三轉(zhuǎn)換放大器連接到第四P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的柵極，第四P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的柵極還連接到或非邏輯電路的一個輸入終端，延時電路還通過第四轉(zhuǎn)換放大器連接到或非邏輯電路的另一輸入終端，或非邏輯電路的輸出終端連接到第二N溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的柵極。
4.根據(jù)權(quán)利要求2所述的半導(dǎo)體設(shè)備，其特征在于其中所述的復(fù)位控制電路部分還包括一個第三P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管、一個第四P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管、一個第三N溝道型金屬氧化物半導(dǎo)體(MOS)晶體管、一個第二熔絲、一個第三轉(zhuǎn)換放大器、一個第四轉(zhuǎn)換放大器、一個延時電路和一個或非邏輯電路，以及其中輸入連接到第三P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管和第三N溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的柵極以及延時電路，第三P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管和第三N溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的漏極通過第二熔絲連接在一起，第三和第四P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的源極連接到電源終端，第三和第四N溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的源極連接到地端，第四P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的漏極連接到第三P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的漏極，第四P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的漏極還通過第三轉(zhuǎn)換放大器連接到第四P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的柵極，第四P溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的柵極還連接到或非邏輯電路的一個輸入終端，延時電路還通過第四轉(zhuǎn)換放大器連接到或非邏輯電路的另一輸入終端，或非邏輯電路的輸出終端連接到第二N溝道型金屬氧化物半導(dǎo)體(MOS)晶體管的柵極。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體設(shè)備，其特征在于進一步包括一個測試模式電路部分，用于輸出操作電壓或接地電壓的測試信號；一個基于測試的或非邏輯電路，連接到功能選擇熔絲部分和測試模式電路部分，以及一個第五轉(zhuǎn)換放大器，連接到基于測試的或非邏輯電路的一個輸出終端。
6.根據(jù)權(quán)利要求2所述的半導(dǎo)體設(shè)備，其特征在于進一步包括一個測試模式電路部分，用于輸出操作電壓或接地電壓的測試信號；一個基于測試的或非邏輯電路，連接到功能選擇熔絲電路部分和測試模式電路部分，以及一個第五轉(zhuǎn)換放大器，連接到基于測試的或非邏輯電路的一個輸出終端。
7.根據(jù)權(quán)利要求3所述的半導(dǎo)體設(shè)備，其特征在于進一步包括一個測試模式電路部分，用于輸出操作電壓或接地電壓的測試信號；一個基于測試的或非邏輯電路，連接到功能選擇熔絲電路部分和測試模式電路部分，以及一個第五轉(zhuǎn)換放大器，連接到基于測試的或非邏輯電路的一個輸出終端。
8.根據(jù)權(quán)利要求4所述的半導(dǎo)體設(shè)備，其特征在于進一步包括一個測試模式電路部分，用于輸出操作電壓或接地電壓的測試信號；一個基于測試的或非邏輯電路，連接到功能選擇熔絲電路部分和測試模式電路部分，以及一個第五轉(zhuǎn)換放大器，連接到基于測試的或非邏輯電路的一個輸出終端。
全文摘要
本發(fā)明是關(guān)于一種半導(dǎo)體設(shè)備，是一種熔絲選擇電路方式的半導(dǎo)體設(shè)備。這種半導(dǎo)體設(shè)備的結(jié)構(gòu)包括一個輸入、均與輸入連接的一個功能選擇熔絲部分和一個復(fù)位控制電路部分以及一個與功能選擇熔絲部分連接的輸出。通過切斷功能選擇熔絲部分的第一熔絲來轉(zhuǎn)換功能。另外，通過切斷復(fù)位控制電路部分的第二熔絲，可以將熔絲選擇電路的功能恢復(fù)到第一熔絲沒有斷開的功能。所以，生產(chǎn)率可以與接合熔絲法相同，而芯片面積會比使用接合熔絲法時的芯片面積要小。
文檔編號G11C7/00GK1664954SQ200410086429
公開日2005年9月7日 申請日期2004年10月20日 優(yōu)先權(quán)日2004年3月5日
發(fā)明者黑木浩二 申請人:沖電氣工業(yè)株式會社