專利名稱：浮動?xùn)拍M電壓反饋電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及浮動?xùn)烹妷簠⒖?，尤其涉及用于在讀取模式中使浮動?xùn)烹妷簠⒖挤€(wěn)定的反饋電路。
背景技術(shù)：
自二十世紀八十年代早期開始，可編程模擬浮動?xùn)烹娐芬呀?jīng)用在僅要求隨時間流逝的適度絕對電壓精確性的應(yīng)用中，例如隨時間流逝的100-200mV的絕對電壓精確性。這種器件通常用于為浮動?xùn)派系碾姾商峁╅L期的非易失性存儲。浮動?xùn)攀且粔K孤立的導(dǎo)電材料，該導(dǎo)電材料與襯底電隔離但是與襯底或其它導(dǎo)電層電容性耦合。一般而言，浮動?xùn)判纬闪艘籑OS晶體管的柵極，該柵極用來讀取浮動?xùn)派系碾姾伤?，而不會造成任何電荷從中泄漏?br> 本領(lǐng)域中公知各種手段能把電荷引入到浮動?xùn)派喜⑶覐母訓(xùn)乓瞥姾?。一旦浮動?xùn)乓呀?jīng)以特定的電荷水平被編程，它就基本永遠保持在該水平上，因為浮動?xùn)诺闹車墙^緣材料，這些絕緣材料充當(dāng)對浮動?xùn)欧烹姷膭輭?。電荷一般用熱電子注入或電子隧穿耦合到浮動?xùn)拧ｋ姾梢话阃ㄟ^射線暴露(UV光、X射線)、雪崩注入或Fowler-Nordheim電子隧穿而從浮動?xùn)乓瞥?。從冷?dǎo)體(cold conductor)發(fā)出的電子的使用首先在R.H.Fowler和L.Nordheim博士所著的“Electron Emission inIntense Electric Fields”中描述，Royl soc.會刊，A，Vol.119(1928)。這一現(xiàn)象在通過氧化層的電子隧穿中的使用在M.Lanzlinger和E.H.Snow所著的“Fowler-Nordheim Tunneling into Thermally Grown SiO2”中描述，應(yīng)用物理學(xué)期刊，Vol.40，第1號(1969，1月)，這兩篇文章都通過引用被結(jié)合于此。例如，這種模擬浮動?xùn)烹娐芬呀?jīng)在數(shù)字非易失性存儲器設(shè)備、以及包括參考電壓、Vcc感測和加電重置電路在內(nèi)的模擬非易失性電路中使用。
圖1A是說明用在一襯底上形成的兩個多晶硅層和兩個電子隧穿區(qū)實現(xiàn)的模擬非易失性浮動?xùn)烹娐芬粚嵤├氖疽鈭D。圖1A說明了在一襯底71上形成的一示例現(xiàn)有技術(shù)的可編程電壓參考電路70的截面圖。參考電路70包括由第一多晶硅層(poly1)形成的編程(Program)電極、由第二多晶硅層(poly2)形成的擦除(Erase)電極、以及由在角觸點(comer contact)76處連在一起的poly1層和poly2層組成的電隔離的浮動?xùn)?。一般而言，多晶硅?和2通過一厚的氧化物電介質(zhì)彼此分開，浮動?xùn)舊g完全被電介質(zhì)包圍。浮動?xùn)舊g也是73處所示的NMOS晶體管T0的柵極，漏極D和源極S是襯底74內(nèi)重摻雜的n+區(qū)，襯底71是P型的。poly1編程電極和浮動?xùn)舊g之間的電介質(zhì)部分(如74所示)是一編程隧道區(qū)(即“隧道器件”)TP，而poly1浮動?xùn)舊g和poly2擦除電極之間的電介質(zhì)部分(如75所示)是擦除隧道區(qū)TE。兩個隧道區(qū)都有一給定的電容。由于這兩個隧道區(qū)74、75一般在厚氧化物電介質(zhì)內(nèi)形成，因此它們一般被稱為“厚氧化物隧穿器件”或“增強型發(fā)射隧穿器件”。這種厚氧化物隧穿器件使浮動?xùn)拍軠蚀_的將模擬電壓在+/-4伏電壓范圍內(nèi)保持許多年。即使在隧道器件上施加了幾個電壓，但由于隧道區(qū)74、75內(nèi)大多數(shù)厚電介質(zhì)內(nèi)的電場很低，因此使這一相對高的模擬電壓保持力成為可能。這一低電場、厚氧化物提供了對電荷損失的高勢壘，直到電場足夠大以便使Fowler-Nordheim隧穿出現(xiàn)。最后，參考電路70包括一控制電容器CC，該電容器CC是浮動?xùn)舊g和在襯底內(nèi)形成的n+區(qū)之間的電容，所述n+區(qū)連到Cap電極。
圖1B是說明用三個多晶硅層實現(xiàn)的浮動?xùn)烹娐?0的第二實施例的示意圖。三個多晶硅層的浮動?xùn)烹娐?0’類似于兩個多晶硅層的實施例，除了由第三多晶硅層(poly3)形成擦除電極以外。此外，浮動?xùn)舊g完全從poly2層形成。因此，在該實施例中，無須在浮動?xùn)舊g的poly1層部分和poly2層部分之間形成一角觸點，角觸點對于圖1A所示的兩個多晶硅層是需要的。
參照圖2，在20處示出圖1A的電壓參考電路70以及圖1B的電壓參考電路70’的等效電路圖。為了簡潔，圖2的每個電路元件都用其在圖1A和1B中的相應(yīng)元件采用一致的標(biāo)識。
把參考電路70設(shè)為一特定電壓電平是用兩個分開的操作完成的。再次參照圖1A，浮動?xùn)舊g首先被編程或者被“重置”為切斷條件。然后，浮動?xùn)舊g被擦除或“設(shè)置”為一特定的電壓電平。浮動?xùn)舊g通過將其編程為一凈(net)負電壓而重置，該凈負電壓切斷了晶體管T0。這一編程通過將編程電極保持為低并且通過Cap電極使具有相對大控制電容器CC的n+底板上升到15到20V來完成?？刂齐娙萜鰿C耦合的浮動?xùn)舊g為高，浮動?xùn)舊g又使電子通過74處的厚氧化物從poly1編程電極隧穿到浮動?xùn)舊g。這導(dǎo)致浮動?xùn)舊g上的凈負電荷。當(dāng)控制電容器CC的底板被返回到接地時，這一耦合使浮動?xùn)舊g為負，即低于地電壓，于是切斷了NMOS晶體管T0。
為把參考電路70設(shè)為一特定的電壓電平，把控制電容器CC的n+底板、Cap電極保持為地電壓，而同時把擦除電極上升為一高電壓，即12到20V。電子通過75處的厚氧化層從浮動?xùn)舊g到poly2擦除電極的隧穿在隧道器件TE上的電壓達到一特定電壓時開始，所述特定電壓一般近似為11V。這一電子通過隧道器件TE從fg的隧穿提高了浮動?xùn)舊g的電壓。于是，浮動?xùn)舊g上的電壓“跟隨”與poly2擦除電極耦合的電壓上升，但是相比擦除電極上的電壓有低大約11V的電壓電平偏移。當(dāng)浮動?xùn)舊g上的電壓達到期望設(shè)定電平時，poly2擦除電極上的電壓上升停止，然后被回拉到地電壓。這使浮動?xùn)舊g上的電壓被近似設(shè)為期望電壓電平。
如上所述，參考電路70滿足對近似200mV的精確性足夠時電壓參考應(yīng)用的要求。電路70的精確性因為兩個原因而受到限制。首先，浮動?xùn)舊g上的電位在它被設(shè)置后下移約100mV到200mV，所述設(shè)置是由于poly2擦除電極從高電壓被下拉到0V時、耦合了浮動?xùn)舊g的擦除隧道器件TE的電容下降而進行的。這一變化量取決于擦除隧道器件TE的電容和浮動?xùn)舊g的其余電容(大部分由于控制電容器CC)的比率、以及poly2擦除電極上的電壓變化量。這一電壓“偏移”定義明確且是可預(yù)測的，但總是在這種現(xiàn)有技術(shù)電壓參考電路中出現(xiàn)，因為擦除隧道器件TE的電容不能為零。其次，電路70的精確性受到限制，因為浮動?xùn)舊g的電位在它由于各個因素被設(shè)置后又隨時間改變了100mV到200mV，所述各個因素包括隧道器件的釋放(detrapping)以及全部浮動?xùn)舊g電容器的電介質(zhì)釋放(relaxation)。
使用浮動?xùn)诺哪M電壓參考存儲設(shè)備在第5166562號美國專利中描述，并且說明了使用熱電子注入來把電子注入到浮動?xùn)派?，并且使用電子隧穿從浮動?xùn)乓瞥娮印Ｍㄟ^在擦除步驟已經(jīng)把浮動?xùn)旁O(shè)為初始電壓后、控制熱電子注入的電子電流，從而對浮動?xùn)啪幊獭＿@也可以參見第4953928號美國專利。盡管這一對浮動?xùn)派系碾姾删幊痰姆椒ū纫郧暗陌ǜ訓(xùn)诺哪M電壓參考電路更為準確，但是精確性程度仍舊約為50mV到200mV。
現(xiàn)有技術(shù)的浮動?xùn)糯鎯υO(shè)備有時使用了Fowler-Nordheim隧道器件的雙傳導(dǎo)，即其中浮動?xùn)牌骷?nèi)的編程和擦除隧道元件都用來同時傳導(dǎo)，以便提供電荷到浮動?xùn)派系鸟詈?。然而，這一方法僅在數(shù)字電路中用來把浮動?xùn)啪幊虨榛颉?”條件或“0”條件以提供內(nèi)存存儲。這些應(yīng)用中浮動?xùn)派系臏蚀_電荷不是問題，因此在這些電路中未得到準確的控制。根據(jù)現(xiàn)有技術(shù)，和通過單個隧道元件生成電子傳導(dǎo)來控制浮動?xùn)诺纳想姾伤较啾?，浮動?xùn)诺倪@種雙傳導(dǎo)數(shù)字編程被視為是較低效和較不期望的方式。浮動?xùn)诺碾p傳導(dǎo)數(shù)字編程的已知缺點包括要求較大的總電壓來提供雙傳導(dǎo)壓，且因為需要較多隧道電流，因此隧道氧化物俘獲(trap-up)較快。
使用雙電子傳導(dǎo)對浮動?xùn)盘砑雍鸵瞥娮拥默F(xiàn)有技術(shù)模擬非易失性浮動?xùn)烹娐返囊粋€例子在第5059920號美國專利中公開，其中浮動?xùn)艦镃MOS放大器提供一可適應(yīng)的偏移電壓輸入。然而，在該設(shè)備中，僅使用了一個Fowler-Nordheim隧道器件。電子用熱電子注入技術(shù)注入到浮動?xùn)派希瑫r使用Fowler-Nordheim電子隧穿技術(shù)從浮動?xùn)乓瞥娮?，以便準確地控制浮動?xùn)派系碾姾?。使用這一把電子注入到浮動?xùn)派系氖侄问且驗殡姾蓚鬟f是浮動?xùn)派想妷旱氖芸睾瘮?shù)?，F(xiàn)有技術(shù)雙傳導(dǎo)浮動?xùn)诺牧硪粋€例子在第5986927號美國專利中公開。這種現(xiàn)有技術(shù)設(shè)備的關(guān)鍵問題在于，它們未補償集成電路內(nèi)的共模電壓和電流偏移、共模溫度效應(yīng)以及機械和熱應(yīng)力效應(yīng)。
要求提高的絕對電壓精確性的應(yīng)用一般使用一帶隙電壓參考。帶隙電壓參考一般提供隨時間和溫度變化的近似25mV的絕對精確性，但可以被配置成通過測試時的激光微調(diào)或E2數(shù)字微調(diào)提供提高的精確性。雖然帶隙電壓參考和上面討論的現(xiàn)有技術(shù)電壓參考電路相比提供了較高的精確性和提高了的穩(wěn)定性，然而帶隙電壓參考僅提供了約1.2V的固定電壓。因此，需要附加的電路，比如具有固定增益的放大器，來提供其它的參考電壓電平。此外，現(xiàn)有技術(shù)帶隙電壓參考一般得出相對較大的電流，即大于10μA。
需要一種模擬可編程電壓參考電路，該電路可以無須附加的放大而被快速和準確地設(shè)為任一模擬電壓，并且和現(xiàn)有技術(shù)電壓參考相比能提供隨時間和溫度變化的提高了的穩(wěn)定性和精確性，該電路隨后可以在讀取模式中用來生成和輸入模擬電壓具有完全相同的值的電壓參考。還期望在電壓參考電路中得到提高的穩(wěn)定性和精確性，與現(xiàn)有技術(shù)電壓參考相比汲取少得多的電流。在這一電壓參考電路中，在讀取模式中需要模擬反饋，使電路能穩(wěn)定到一穩(wěn)態(tài)條件，以便能在輸出端產(chǎn)生一穩(wěn)定的和高度準確的參考電壓。本發(fā)明提供了這一所需的反饋電路。

發(fā)明內(nèi)容
本發(fā)明是一浮動?xùn)烹娐?，包括a)其上存儲第一電荷的第一浮動?xùn)?；b)其上存儲第二電荷的第二浮動?xùn)?，其中所述第一和第二浮動?xùn)砰g的電荷能級之差是輸入設(shè)定電壓的預(yù)定函數(shù)，所述輸入設(shè)定電壓在設(shè)置模式期間和所述第一浮動?xùn)烹娙菪择詈?；c)耦合在所述第一和第二浮動?xùn)胖g的第一電路，用于使所述第一浮動?xùn)派系碾妷涸谧x取模式期間和所述第二浮動?xùn)派系碾妷合啾容^、并且用于生成一輸出電壓；以及d)用于在所述讀取模式期間把所述第一電路電容性耦合到所述第一浮動?xùn)诺姆答侂娐?，使所述浮動?xùn)烹娐愤_到一穩(wěn)態(tài)條件，使得所述輸出電壓是所述輸入設(shè)定電壓的預(yù)定函數(shù)。所生成的輸出電壓最好近似等于輸入設(shè)定電壓。
在另一實施例中，本發(fā)明是一浮動?xùn)烹娐?，包括a)在設(shè)置模式期間其上存儲一電荷的單個浮動?xùn)?，所述電荷是輸入設(shè)定電壓的函數(shù)；b)耦合到所述浮動?xùn)诺牡谝浑娐?，用于在讀取模式期間把所述浮動?xùn)派系碾妷汉偷谝浑妷合啾容^、并用于生成一輸出電壓；以及c)一反饋電路，其用于在所述讀取模式期間把所述第一電路電容性耦合到所述浮動?xùn)?，用于使所述浮動?xùn)烹娐愤_到一穩(wěn)態(tài)條件，使得所述輸出電壓是所述輸入設(shè)定電壓的預(yù)定函數(shù)。在該實施例中，讀取模式中生成的輸出電壓近似等于在設(shè)置模式期間設(shè)置浮動?xùn)潘玫妮斎腚妷旱呢撝怠?br> 本發(fā)明的一個目的在于在讀取模式期間在浮動?xùn)烹娐分刑峁┠M反饋，使得生成一參考電壓，該參考電壓和現(xiàn)有技術(shù)電壓參考相比具有提高了的精確性和穩(wěn)定性。
本發(fā)明的一個關(guān)鍵優(yōu)點在于，可以用本發(fā)明生成一參考電壓，該參考電壓和現(xiàn)有技術(shù)浮動?xùn)烹妷簠⒖枷啾染哂写笥谝驍?shù)100的提高了的精確性。
本發(fā)明的另一個關(guān)鍵優(yōu)點在于，無須使用激光微調(diào)或E2數(shù)字微調(diào)，可以用本發(fā)明生成一參考電壓，該參考電壓相比帶隙電壓參考具有因數(shù)為10到50的提高了的精確性，而同時汲取大于因數(shù)10的較少功率。


結(jié)合附圖參照以下詳細描述能夠更容易地理解本發(fā)明的上述方面和優(yōu)點，附圖中圖1A是說明由兩個多晶硅層形成的現(xiàn)有技術(shù)可編程浮動?xùn)烹娐方孛鎴D的示意圖；圖1B是由三個多晶硅層形成的類似的現(xiàn)有技術(shù)浮動?xùn)烹娐?；圖2是圖1A和1B所示的參考電路的等效電路圖；圖3是根據(jù)對一浮動?xùn)啪幊痰母呔_度電路的一個實施例的一差分單浮動?xùn)烹娐返碾娐穲D；圖4A是根據(jù)對一浮動?xùn)啪幊痰母呔_度電路的另一個實施例的一差分雙浮動?xùn)烹娐返碾娐穲D；
圖4B是說明在設(shè)置模式中與一雙浮動?xùn)烹娐否詈系膯胃訓(xùn)烹娐返慕M合示意框圖；圖5是說明使用單浮動?xùn)烹娐穪碓O(shè)置一浮動?xùn)诺姆椒ǖ牧鞒虉D；圖6說明了圖5方法一特定實現(xiàn)的各個電壓波形相對于時間的示意圖；圖7說明了圖5方法一特定實現(xiàn)的各個電壓波形相對于時間的示意圖；圖8說明了圖5方法一特定實現(xiàn)的各個電壓波形相對于時間的示意圖；圖9是說明使用差分雙浮動?xùn)烹娐穪碓O(shè)置一浮動?xùn)诺姆椒ǖ牧鞒虉D；圖10說明了圖9方法一特定實現(xiàn)的各個電壓波形相對于時間的示意圖；圖11說明了圖9方法一特定實現(xiàn)的各個電壓波形相對于時間的示意圖；圖12說明了圖9方法一特定實現(xiàn)的各個電壓波形相對于時間的示意圖；圖13說明了在讀取模式中的雙浮動?xùn)烹娐分斜景l(fā)明的一個較佳實施例；以及圖14說明了在讀取模式中的單浮動?xùn)烹娐分斜景l(fā)明的另一個實施例。
具體實施例方式
對于圖3和4A中的浮動?xùn)烹娐芬约霸鯓訉@些電路中的浮動?xùn)啪幊痰睦斫庥兄诶斫獗景l(fā)明。因此，首先討論圖3和4A中的電路。圖3是按照本發(fā)明的差分單浮動?xùn)烹娐?0的電路圖，該電路30用于在高電壓設(shè)置模式或設(shè)置周期內(nèi)把一浮動?xùn)旁O(shè)為一模擬電壓。圖4A是按照本發(fā)明另一實施例的差分雙浮動?xùn)烹娐?0的電路圖。電路40也用于在高電壓設(shè)置模式期間把一浮動?xùn)旁O(shè)為一模擬電壓。一旦設(shè)置了模擬電壓電平，然后就在讀取模式期間把電路30和電路40兩者配置為具有內(nèi)嵌電壓參考的精確電壓比較器電路或者配置為一精確電壓參考電路。電路30和電路40最好用由工業(yè)標(biāo)準CMOS加工工藝制造的集成電路來實現(xiàn)。由于設(shè)置模式中使用的序列對于兩個電路都是類似的，因此將首先描述電路30以及用電路30來編程一浮動?xùn)诺姆椒ā?br> 電路30包括處在節(jié)點2處的浮動?xùn)舊g0，浮動?xùn)舊g0在設(shè)置模式結(jié)束時被設(shè)為一個電壓，該電壓是在與節(jié)點1耦合的輸入端300處接收到的輸入設(shè)定電壓Vset0的函數(shù)，且最好等于該輸入設(shè)定電壓Vset0。這一設(shè)置模式在工廠制造時就把浮動?xùn)舊g0設(shè)為一期望電壓?；蛘?，電路30以后的用戶可以在每當(dāng)他希望根據(jù)用戶在此稍后的、或現(xiàn)場的設(shè)置模式操作期間輸入的Vset0電壓的函數(shù)來更新fg0上的電壓時，進入一設(shè)置模式。電路30還包括一電路310，該電路310包括在節(jié)點3處，在浮動?xùn)舊g0和編程電極Ep0之間形成的編程隧道器件TP0；在節(jié)點4處，在浮動?xùn)舊g0和擦除電極Ee0之間形成的擦除隧道器件Te0；以及在浮動?xùn)舊g0和節(jié)點5之間耦合的控制電容C1。
最好是，編程電極Ep0在設(shè)置模式期間接收一負電壓，擦除電極Ee0在設(shè)置模式期間接收一正電壓。此外，Tp0和Te0是通過布局合理匹配的Fowler-Nordheim隧道器件?？刂齐娙軨1的底板在設(shè)置模式期間耦合到一預(yù)定電壓，該預(yù)定電壓最好是接地點(ground)g1。控制電容C1用來為浮動?xùn)舊g0提供一穩(wěn)定的接地點參考。
在設(shè)置模式期間把fg0設(shè)為一對應(yīng)于節(jié)點2處的特定電壓的特定的電荷水平是通過使Ep0為負并且使Ee0為正來實現(xiàn)，，從而使節(jié)點4處的電壓減去節(jié)點3處的電壓等于兩個隧道電壓或者近似為22V。另一種方式是使Ep0為負并且使Ee0為正，從而使大約5nA的電流從節(jié)點4流至節(jié)點3。在任一情況下，兩個隧道器件都是傳導(dǎo)的，即隧道器件是“雙傳導(dǎo)”的。通過在雙傳導(dǎo)模式下工作，浮動?xùn)舊g0上的電壓可以盡可能長的穩(wěn)定在DC電壓電平，這一時間是電路30穩(wěn)定到一非常精確和準確的級別所需的時間。為了能夠用片載電路或非片載測試設(shè)備非常準確地設(shè)置浮動?xùn)舊g0電壓，至關(guān)重要的是使Fowler-Nordheim隧穿器件在雙傳導(dǎo)模式下工作。
在雙傳導(dǎo)時，由于其芯片布局而被合理匹配的隧道器件Te0和Tp0會通過允許電子在浮動?xùn)舊g0上下隧穿電子而改變浮動?xùn)舊g0上的電荷水平，以便把節(jié)點4和3之間的電壓分為兩半。因此，浮動?xùn)烹妷?，即?jié)點2處的電壓，會等于Vfg0＝Vnode3+(Vnode4-Vnode3)/2，該電壓為節(jié)點4處電壓和節(jié)點3處電壓的半程處。根據(jù)這些條件，雙傳導(dǎo)電流一般在1毫秒(mSec)之內(nèi)對節(jié)點2充電或放電，節(jié)點2一般小于5pF電容。由于這一點，浮動?xùn)烹妷褐苯印案櫋惫?jié)點3和4處的電壓，并且在幾毫秒內(nèi)穩(wěn)定到這兩個電壓半程處的一個直流電壓。因而，根據(jù)電極Ee0和Ep0處的電壓，Vfg0可以被設(shè)為正電壓或負電壓或零電壓。例如，如果隧道電壓對于擦除和編程隧道器件Te0和Tp0約為11V，且電極Ee0處的電壓被設(shè)為約+16V而電極Ep0處的電壓被設(shè)為約為-6V，則Vfg0會穩(wěn)定在約+5V，+5V是兩個電壓的中點。如果電極Ee0處的電壓被設(shè)為約+11V而電極Ep0處的電壓被設(shè)為約-11V，則Vfg0會穩(wěn)定到約0V。如果電極Ee0處的電壓被設(shè)為約+6V而電極Ep0處的電壓被設(shè)為約-16V，則Vfg0會穩(wěn)定到約-5V。
注意到，在優(yōu)選的實施例中，在設(shè)置模式期間不在節(jié)點3處生成一特定的電壓。用于控制浮動?xùn)舊g0上的電荷水平的電壓是節(jié)點4處的電壓。電流源Ip0最好用一電荷泵來實現(xiàn)，電流源Ip0提供了必要的電壓來產(chǎn)生一個負電壓，該負電壓足以生成在隧道器件Te0和Tp0中產(chǎn)生雙傳導(dǎo)隧穿所需的電壓差。
電路30還包括電路320，電路320把浮動?xùn)舊g0上的電壓Vfg0和節(jié)點1處的電壓相比較，并且在節(jié)點6處生成一個輸出電壓Vout，該電壓Vout是Vset0和節(jié)點1處電壓之差的函數(shù)。電路320最好包括一差分放大器(或差分級)322，差分放大器322最好被配置成具有和浮動?xùn)舊g0耦合的反相輸入、和節(jié)點1耦合的非反相輸入、以及節(jié)點7處的輸出。電路320最好還包括一增益級324，其具有和節(jié)點7耦合的輸入以及節(jié)點6處的輸出端。差分級對在其輸入處接收到的電壓進行比較，并且放大該差異，放大因數(shù)一般是50到100。然后，增益級還把該差異放大另外的50到100因數(shù)。此外，在設(shè)置模式結(jié)束時，電路320理想地穩(wěn)定到一穩(wěn)態(tài)條件，使Vfg0＝Vset0。
再次參照圖3，差分級322最好包括增強模式晶體管T1、T2、T3和T4。晶體管T1和T2最好是通過布局合理匹配的NMOS晶體管，晶體管T3和T4最好是通過布局合理匹配的PMOS晶體管。NMOS晶體管T1和T2的源極在節(jié)點8處耦合在一起。NMOS晶體管T1的漏極耦合到節(jié)點7，其柵極耦合到節(jié)點1。PMOS晶體管T3以共漏極、共柵極的方式耦合到節(jié)點9，其源極耦合到節(jié)點10。PMOS晶體管T4的柵極耦合到節(jié)點9。其漏極耦合到節(jié)點7，其源極耦合到節(jié)點10。源電壓Vcc一般為3到5伏，它耦合到節(jié)點10，電流源It0耦合在節(jié)點8和接地點g1之間，使晶體管T1、T2、T3和T4在設(shè)置模式中在預(yù)閾值(prethreshold)或線性區(qū)域內(nèi)工作。電流源It0可以用任何數(shù)量的常規(guī)電路來實現(xiàn)。
差分級322的一個好處在于晶體管T1-T4中的溫度和應(yīng)力效應(yīng)相同(track)，因為這些晶體管的溫度系數(shù)Tc近似相同。也就是，本發(fā)明的浮動?xùn)烹娐吩谄渖蠈崿F(xiàn)的集成電路芯片的任何溫度變化對于晶體管T1-T4會有相同的效應(yīng)，使得差分級322是基本獨立于溫度的平衡條件。類似地，機械和熱應(yīng)力效應(yīng)也是共模的，因此它們的效應(yīng)也大大減少。
增益級324最好包括由Vcc加偏壓的PMOS上拉(pull-up)晶體管T5，并且包括電流源下拉(pull-down)負載Ig0。晶體管T5的源極耦合到節(jié)點10。其柵極在節(jié)點7處耦合到差分級PMOS上拉T4，其漏極耦合到節(jié)點6。電流源下拉負載Ig0耦合在節(jié)點6和接地點g1之間。增益級324最好還包括耦合在節(jié)點6和7之間的補償電容C2。電流源下拉負載Ig0最好是使用NMOS電流鏡的有源負載或者是一耗盡器件。通過使用具有相對高輸出阻抗的有源電流源，增益級324能提供約為100的電壓增益。增益級324的輸出振幅幾乎是從地電壓到Vcc的完全軌跡(fullrail)。能夠使用補償電容C2為各個過程調(diào)節(jié)該電路的穩(wěn)定性和響應(yīng)。在該配置中，晶體管T5提供良好的電流源容量，但是電流宿被限制為電流源下拉Ig0內(nèi)的電流。因此，Ig0內(nèi)的電流應(yīng)該比Vout上的負載所需的上拉電流要大，使得增益級324能夠通過接收流至節(jié)點6的全部電流，從而充分地控制節(jié)點6處的Vout。
電路320還在設(shè)置模式器件以下述方式工作。在被Vcc和電流源It0加偏時，T1感測到相對于輸入設(shè)定電壓Vset0的Vfg0(300)，輸入設(shè)定電壓Vset0被晶體管T2感測到，放大的差異在節(jié)點6出呈現(xiàn)為Vout。如果Vfg0最初小于Vset0，則T2而非T1被導(dǎo)通，流經(jīng)T2(也流經(jīng)T4，因為它們串聯(lián))的電流最初大于流經(jīng)T1(相應(yīng)地流經(jīng)T3)的電流。上拉晶體管T3的柵極連到T3的漏極，還連到上拉晶體管T4的柵極，使T4中的電流成為T3中電流的鏡像。當(dāng)流經(jīng)T4的電流比流經(jīng)T3的電流多時，節(jié)點7上的電壓V7落到節(jié)點9上的電壓V9以下。節(jié)點7上的較低電壓使流經(jīng)T5的電流上升，使Vout變高。差分級322的電壓增益一般約為80，輸出級324的電壓增益約為100，使從Vset0到Vout的總增益約為8000。為使差分電路320穩(wěn)定在fg0上的電壓等于Vset0的一點，從Vout到反相輸入fg0的負反饋路徑或環(huán)路是必要的。在設(shè)置模式期間，該反饋路徑由隧道器件TF0、Te0以及晶體管T6和T7所提供，在下一部分中描述。當(dāng)Vout變高時，負反饋路徑使Vfg0變高。隨著Vfg0的上升，T1內(nèi)的電流也上升，直到它和T2內(nèi)的電流匹配為止。此時，差分電路320穩(wěn)定到一穩(wěn)態(tài)條件，這時晶體管T1、T2、T3和T4內(nèi)的電流匹配，且Vfg0＝Vset0。
本領(lǐng)域的技術(shù)人員會認識到，電路320對于T1和T2可以用PMOS晶體管來實現(xiàn)，對于T3和T4可以用NMOS晶體管來實現(xiàn)。對于這一實現(xiàn)而言，增益級324包括和電流源上拉負載Ig0耦合的NMOS下拉晶體管T5。
電路30還包括耦合在節(jié)點6和2之間的反饋環(huán)路。在設(shè)置模式期間，該反饋環(huán)路包括隧道電極Ee0和Ep0之間的電壓差，該電壓差要通過根據(jù)節(jié)點6處輸出電壓的函數(shù)來改變節(jié)點4處的電壓而被修改。反饋環(huán)路最好包括一電平移位電路，該電路最好是在節(jié)點6和節(jié)點11間形成的隧道器件TF0，而晶體管T7(最好是NMOS晶體管)以共柵極、共漏極的方式耦合到節(jié)點12，其源極耦合到節(jié)點11。反饋環(huán)路中還包括一晶體管T6，它最好是NMOS晶體管，其柵極耦合到節(jié)點12，其源極耦合到節(jié)點4，從而耦合到擦除隧道器件Te0，其漏極耦合到節(jié)點13。
如上所述，增益級的最大輸出近似為Vcc。然而，這并不足以直接驅(qū)動節(jié)點12處的Vefb，因為Vefb一般約為14到19伏，這遠高于通常的3到5伏VCc源電壓電平。TF0和T7內(nèi)的電平移位把節(jié)點6處相對低的輸出電壓(Vout)增加到期望的14到19伏范圍。最好是，TF0和Te0通過布局合理地匹配，晶體管T6和T7通過布局合理地匹配。根據(jù)這些條件，當(dāng)相同的隧道電流流經(jīng)TF0和Te0時，電平移位等于由節(jié)點4跌落至節(jié)點2的電壓所測得的擦除隧道電壓，其驅(qū)使晶體管T1柵極(fg0)的電壓在電路320穩(wěn)定時，和晶體管T2柵極的電壓(Vset0)相等。這又提高了電路的設(shè)置精確性。
使電平移位等于擦除隧道電壓的一個優(yōu)點是，隨著產(chǎn)生隧穿所需要的電壓變化時，由于進行了越來越多的設(shè)置周期而使電介質(zhì)內(nèi)電荷俘獲，輸出電壓Vout繼續(xù)跟隨(follow)輸入設(shè)定電壓Vset0，并且在相同的電壓范圍內(nèi)工作。另一個優(yōu)點是，當(dāng)輸出電壓Vout不等于輸入設(shè)定電壓Vset0時，電路320的有限增益所引入的誤差很小。例如，如果電路320的增益為10000，且在電路30穩(wěn)定時Vout比Vset0和Vfg0低1伏，則Vfg0的誤差會是1V/10000，即僅為0.1mV。
電路30最好還包括電流源I2和Ip0以及電容器Cp0。電流源I2耦合在節(jié)點12以及節(jié)點13處的高源電壓HV+之間，用于在設(shè)置模式的開始時產(chǎn)生Vefb，并用于提供流經(jīng)TF0的隧道電流。電流源I2可以用任何數(shù)量的常規(guī)方法來實現(xiàn)。然而，電流源I2最好是偏置了HV+的電流調(diào)整器，比如包括工作在預(yù)閾值區(qū)域內(nèi)的P-通道器件在內(nèi)的電流鏡。這樣，電流源12會自動地轉(zhuǎn)至節(jié)點12處所需的正電壓，以便產(chǎn)生流經(jīng)隧道器件TF0的隧道電流。電流源I2最好生成大約和Ip0相同的電流。這意味著流經(jīng)隧道器件TF0的電流大約和流經(jīng)隧道器件Te0和Tp0的電流相同。
電流源Ip0耦合在節(jié)點3和接地點g1之間。電流源Ip0最好是一P通道電荷泵，它被用作負電流源，用于對編程隧道器件Tp0外的受控隧道電流進行泵激(pump)。如上所述，由于Ip0是一電流源，因此它用來自動轉(zhuǎn)至以期望級別產(chǎn)生隧道電流所需的節(jié)點3處的負電壓。電流源Ip0具有足夠的電壓來提供這一負電壓。此外，一旦產(chǎn)生了流經(jīng)隧道器件的電流，隧道器件上的電流也由其Fowler-Nordheim特征很好地定義。因此，電流源Ip0通過控制流經(jīng)隧道器件Tp0的電流來產(chǎn)生Vp，Vp是節(jié)點3處的電壓。使用電流源Ip0是一種優(yōu)選方式來確保隧道器件Te0和Tp0工作在這樣的一個電流級別該電流級別足夠高以允許雙傳導(dǎo)、并允許反饋電路運行，但是也足夠低以避免會損壞隧道器件的過度電流。在Ip0在設(shè)置模式結(jié)束時被切斷時，電容器Cp0控制經(jīng)由隧道器件的電流的放電。
本領(lǐng)域的技術(shù)人員會認識到，Vp也能用大約比Vefb低24到30伏的固定源電壓來產(chǎn)生。然而，這一拓撲技術(shù)應(yīng)該謹慎使用，因為Fowler-Nordheim隧道器件內(nèi)的電流隨著所施加的電壓呈指數(shù)變化。特別是，如果電壓差過高，則極高電流會流經(jīng)隧道器件，而如果電壓差過低，則極低電流會流經(jīng)隧道器件。極高電流會由于電介質(zhì)內(nèi)的快速電荷俘獲而損壞或“用盡”隧道器件，如果隧道電流過低，反饋電路將不能把電荷隧穿到fg0上或下，因此不能控制fg0上的電壓。此外，還可能把Vefb連到一電流源，并把Vp連到反饋電路，使得Vp控制fg0上的電壓。然而，這會要求反饋電路產(chǎn)生一受控的負電壓，該負電壓在標(biāo)準CMOS過程中較難以集成。
圖5是說明用于設(shè)置一浮動?xùn)诺姆椒?0的流程圖，該浮動?xùn)趴梢栽谠O(shè)置模式期間用例如圖3的電路來實現(xiàn)。圖6-8說明了Vout、Vp、Vefb、Vfg0和Vset0的電壓波形，下面特別參照這些圖討論了方法50的具體實現(xiàn)。圖6-8所示四個波形的每一個都相同，僅僅修改了一些波形的電壓坐標(biāo)軸以說明具體的細節(jié)。在圖6-8所示的電路實現(xiàn)中，Vset0＝4.00V；Vcc＝+5V，HV約為+22V，Ip0約為6nA，It0約為5nA；Ig0約為20nA。
在步驟51，電路30在設(shè)置模式的開始時被加電，如圖6-8在時刻t0所示，在在此后的某一點接收輸入設(shè)定電壓Vset0。圖6-8進一步說明了Vset0被保持在4.00V的恒定電壓。此外，Vcc被設(shè)為+5V，HV+上升到約為+22V的高正電壓，其啟動I2，啟動電流源Ip0以便使這一電流源能開始產(chǎn)生其相應(yīng)的電流。然后，根據(jù)方法50其余步驟52-56的優(yōu)選實現(xiàn)，電路30可以在大約30毫秒內(nèi)把Vfg0設(shè)為Vset0的大約0.5mV范圍內(nèi)，如圖6-8所示。
在步驟52，電路30使隧道器件Te0和Tp0分別在擦除和編程電極Ee0和Ep0之間電壓差的控制下在雙傳導(dǎo)模式下工作，用于修改浮動?xùn)舊g0上的電荷水平。雙傳導(dǎo)在隧道電流流經(jīng)Te0和Tp0兩者時出現(xiàn)。當(dāng)擦除和編程電極間的電壓差至少是兩個隧道電壓或者近似為前面討論的22V時，隧道電流流經(jīng)Te0和Tp0。
最好是，電路30以下述方式進行雙傳導(dǎo)。電流源12把節(jié)點12的電壓Vefb相對快地上拉到約+18V。Vefb(節(jié)點12)啟動晶體管T6，晶體管T6把Ve0(節(jié)點4)拉到Vefb以下一個Vt。電荷泵Ip0逐步對電容器Cp0充電，并且在大約2毫秒內(nèi)把Vp(節(jié)點3)下拉到約為-11V的負電壓。一旦Vp下降到Ve0和Vp間之差至少為兩個隧道電壓的一點，隧道電流就在Ip0的控制下流經(jīng)兩個隧道器件Te0和Tp0，Vfg0直接受Vefb控制。I2繼續(xù)上拉Vefb，直到Vefb達到Vout+1TV+1Vt，其中1TV是隧道器件TF0上的隧道電壓，1Vt是晶體管T7的閾值電壓。當(dāng)TF0上存在至少一個隧道電壓時，隧道電流流經(jīng)TF0，TF0和T7充當(dāng)電平移位器件，使得Vefb直接受Vout控制。在步驟53，電路30把Vfg0和Vset0相比較，并且生成一輸出電壓Vout，輸出電壓Vout是Vfg0和Vset0之差的函數(shù)。然后，電路30在步驟55通過修改Vefb，根據(jù)Vout的函數(shù)來修改Vefb和Vp間的電壓差，電路30重復(fù)步驟52到55，直到電路30在步驟54穩(wěn)定到一穩(wěn)態(tài)為止，此時Vfg0近似等于Vset0。此時，電路30在56被下電。作為方法50的結(jié)果，fg0被設(shè)為一會隨時間保持基本相同的電荷水平。
圖6-8的電壓波形說明了電路30在步驟52到55中怎樣運行。雙傳導(dǎo)發(fā)生在約0.5毫秒后，該0.5毫秒在圖6-8中用時刻t1來說明。在時刻t1以前，Vout＝0V，Vefb被I2上拉，Vfg0不受Vefb控制。然而，一旦隧道電流在時刻t1流經(jīng)Te0、Tp0和TF0差分級就感測到Vfg0不等于Vset0；Vout是Vfg0和Vset0之差的函數(shù)；Vefb等于(follow)Vout；Vfg0等于Vefb。在接下來的2.5毫秒，這在圖6-8中被說明為時刻t1到時刻t2，隨著Vefb根據(jù)負反饋環(huán)路的函數(shù)上移和下移，Vfg0也在Vset0上下振蕩。
在時刻t1這一振蕩周期的一開始，從圖6中可見Vfg0低于Vset0。因此，晶體管T1切斷，晶體管T2打開，晶體管T2下拉節(jié)點7。這導(dǎo)通了晶體管T5，晶體管T5快速地把Vout從零伏向上提，也在圖6示出。由于隧道電流流經(jīng)TF0，因此TF0和T7充當(dāng)電平移位器，使Vefb在Vout上上拉1TV和1Vt。然后，Vefb上拉經(jīng)過隧道器件Te0的Vfg0。由于Vp繼續(xù)降低到一預(yù)定的負電壓，因此Vfg0在大約1毫秒后被上拉到大于Vset0。在這一點，差分級322感測到Vfg0大于Vset0，增益級324放大該差異，快速地降低Vout，這使Vefb變低并且把Vfg0變回低。當(dāng)Vfg0近似等于Vset0時，電路320停止振蕩，除了一些耦合到電路320的噪聲來自電荷泵Ip0以外，這在圖7和8所示從時刻t2開始。
從時刻t1開始，增益級324內(nèi)的電流源Ig0產(chǎn)生一電流，該電流遠大于電流源I2所產(chǎn)生的電流。因此，增益級324能通過接收從I2通過T7和TF0流到Vout的全部電流，從而控制Vout。此外，增益級324內(nèi)的補償電容器C2足夠大，以便能確保反饋環(huán)路穩(wěn)定并且在約1毫秒內(nèi)穩(wěn)定下來。Vefb內(nèi)由TF0上的隧道電壓引起的電平移位近似和隧道器件Te0上的電壓下降相匹配，因此當(dāng)差分級和增益級穩(wěn)定時，Vfg0和Vout大約相同。這從圖8可見，其中Vout從時刻t2開始穩(wěn)定到Vfg0的約30mV內(nèi)。該30mV差異由從Ip0電流源耦合到fg0的噪聲所產(chǎn)生。特別是，從編程隧道器件Tp0抽取電荷的負電荷泵Ip0產(chǎn)生了Vp上的噪聲。該噪聲通過編程隧道器件電容Cp0耦合到浮動?xùn)舊g0。Vp上的噪聲不能從圖8中的Vp波形可見，因為電壓坐標(biāo)軸以伏特為單位示出，而Vfg0相對于Vset0波形的電壓坐標(biāo)軸以毫伏為單位示出。
再次參照圖5，一旦電路30在步驟54穩(wěn)定，使Vfg0近似為Vset0，電路30就在步驟56被下電。如圖7和8中的時刻t3開始，把電路30下電會把Vefb和Vp下降到地電壓。步驟56可以通過在時刻t3簡單地同時切斷電荷泵Ip0和HV+并從而切斷電流源I2而進行。然而，一旦Vefb和Vp已經(jīng)下降回0V，這就可能顯著地影響Vfg0。如上所述，當(dāng)產(chǎn)生Vp的負電荷泵為導(dǎo)通時，來自Ip0的噪聲會限制把Vfg0設(shè)為Vset0的精確性。這意味著在Vefb和Vp開始下降到地電壓時，Vfg0可能不等于Vset0。如果在這一下降開始時Vfg0不等于Vset0，則在Vp和Vefb達到0V后，Vfg0不會等于Vset0。此外，在下降期間，繼續(xù)流經(jīng)隧道器件Te0和Tp0的電流一般不相同。這還影響了浮動?xùn)舊g0上的最后電荷水平。
為了克服這一限制從而在Vefb和Vp下降到地電壓期間在浮動?xùn)舊g0上保持相同的電荷水平，擦除和編程隧道器件內(nèi)的電流在這個時期內(nèi)必須相同。為了在兩個隧道器件內(nèi)保持相同的電流，每一個隧道器件上的電壓必須相同，這意味著Vefb必須以Vp上升到0V的相同速率下降到0V。同樣，隧道器件特征必須很好地匹配。
因而，電路30應(yīng)該在步驟56以下述優(yōu)選方式被下電。一旦電路320和反饋電路已經(jīng)穩(wěn)定了一段時間，且設(shè)置Vfg0的進一步精確性主要由電荷泵噪聲控制，那么如t2開始所示，Ip0在t3被切斷以消除泵噪聲。然而，HV+以及電流源I2保持導(dǎo)通，使得反饋電路仍為有源，并繼續(xù)控制Vefb。在負電荷泵切斷時，隨著Cp0的放電，隧道電流繼續(xù)流經(jīng)Te0和Tp0，這又使Vp回到0V。這一隧道電流和電容Cp0確定了Vp上的升降速率。隨著Vp上升，浮動?xùn)舊g0上的電壓向上電容性耦合。電路320感測到Vfg0的上移，并且通過反饋電路使Vefb下降到0V。隨著Vefb的下降和Vp的上升，隧道器件Te0和Tp0內(nèi)的隧道電流由于其Fowler-Nordheim隧道器件特征的陡峭斜率而快速下降。由于反饋響應(yīng)時間直接取決于擦除隧道器件內(nèi)的電流，因此反饋電路響應(yīng)隨著Vefb的下降而減慢。隨著隧道電流的下降，升降速率和反饋響應(yīng)時間都減慢，且Vfg0逐漸移到接近于Vset0。例如，圖8示出Vfg0已經(jīng)在30毫秒的設(shè)置模式時間內(nèi)收斂到Vset0的左右0.5mV，且通過允許下降時間大于30mV而更準確地設(shè)置了Vfg0。在允許Vfg0在由期望準確度確定的時間量收斂到Vset0后，HV+源電壓以及I2電流源可以被切斷，例如在時刻t4被切斷，而不影響fg0上的電荷。此外，Vcc可能被切斷。換言之，一旦檢測到Vfg0在Vset0的預(yù)定閾值水平內(nèi)，就已經(jīng)達到了穩(wěn)態(tài)條件，并且在不影響Vfg0值的情況下切斷到電路30的電源。
反饋電路響應(yīng)足夠慢以確保Vfg0總是略為高于Vset0是重要的，這樣能使電路320和反饋電路繼續(xù)將Vefb下降。如果Vfg0低于Vset0且反饋切換了Vefb升降的方向，則反饋系統(tǒng)會開始很緩慢地振振蕩，Vfg0會遠離Vset0，而不是向Vset0收斂。在Vefb和Vp已經(jīng)朝向0伏升降了幾伏特，且Vfg0很接近于Vset0以后，Vefb和Vp會通過切斷HV+快速升降到0V，如圖6中時刻t4所示，因為Te0和Tp0內(nèi)的電流很低，因此它不再影響浮動?xùn)舊g0上的電荷。必須謹慎地設(shè)置Cp0以確保在Vp上升到0V時，通過差分級322、增益級324、TF0電平移位以及Te0器件一直到浮動?xùn)舊g0的反饋路徑能夠使Vefb下降，并且使Vfg0離Vset0越來越近。如果Cp0過小VP上升得很快；通過反饋路徑的延遲使Vefb過慢地下降；且Vfg0會升高到Vset0以上，而非收斂到Vset0。如果Cp0過大，則反饋路徑的響應(yīng)過快，且Vefb下降得過多，使Vfg0可能下沖(undershoot)，造成電路緩慢地振蕩。如果允許電路320振蕩，則Vfg0可能會發(fā)散，而非收斂到Vset0。因而，設(shè)計Cp0，使反饋響應(yīng)時間略為慢于Cp0的放電速率。Cp0最好應(yīng)被設(shè)為約2.4pf。
在設(shè)置模式結(jié)束時，在時刻t4，浮動?xùn)舊g0會接著在設(shè)置模式期間保存在浮動?xùn)舊g0上編程的電荷水平，受到可能的電荷損耗，例如由于隨著時間變化的電子釋放(detrapping)或電介質(zhì)釋放(relaxation)，而不向電路30施加任何外部電源。此外，盡管在上例中把Vfg0設(shè)為等于Vset0，本領(lǐng)域的普通技術(shù)人員會認識到，在本發(fā)明的另一實施例中，可以配置電路30，使Vfg0被設(shè)為一電壓，該電壓是Vset0的某些其它預(yù)定值。
理解了以上圖3的差分浮動?xùn)烹娐?0以及由圖5流程圖所示的設(shè)置浮動?xùn)舊g0的方法50后，現(xiàn)在看圖4A的差分雙浮動?xùn)烹娐?0。電路40最好包括節(jié)點15處的參考浮動?xùn)舊gr以及節(jié)點14處的第二浮動?xùn)舊g1。在設(shè)置模式結(jié)束時，浮動?xùn)舊gr和fg1分別被編程為電荷水平，使fgr和fg1之間的電荷水平之差是在設(shè)置模式期間和fgr電容性耦合的輸入設(shè)定電壓的函數(shù)。此后，在讀取模式期間，電路40可以被配置為一電壓參考電路，使得一輸出參考電壓根據(jù)輸入設(shè)定電壓的函數(shù)而生成，并且最好等于輸入設(shè)定電壓。設(shè)置模式可以在工廠制造時就把fgr和fg1設(shè)為其相應(yīng)的期望電荷水平，從而使電路40每當(dāng)后來要進入其讀取模式時都生成一期望的輸出參考電壓?；蛘撸娐?0的以后用戶會使電路40每當(dāng)他希望時進入設(shè)置模式，從而用Vset0電壓輸入的函數(shù)來更新fgr和fg1之間的電荷水平之差，因此更新由電路40在隨后讀取模式期間生成的輸出參考電壓。
用來對電路40中的浮動?xùn)舊gr和fg1編程的順序類似于用來設(shè)置圖3電路30中的浮動?xùn)舊g0上電荷水平的順序。前面所述的單浮動?xùn)烹娐?0和雙浮動?xùn)烹娐?0之間的一個主要差異是圖3內(nèi)晶體管T2的柵極在圖4A內(nèi)由一浮動?xùn)舊g1代替，浮動?xùn)舊g1不能直接連到外部電壓。為了設(shè)置fg1上的電壓，在節(jié)點27處把一電壓Vx耦合到電路40內(nèi)晶體管T15的柵極，使Vfg1被設(shè)為Vx-1Vt-1TV，其中1Vt是晶體管T15的閾值電壓，1TV是擦除隧道器件Te1的隧道電壓。
在一優(yōu)選實施例中，Vx由第二浮動?xùn)烹妷簠⒖茧娐飞?，例如電?0。圖4B是說明這一實施例的組合示意框圖。圖4B中的電路30和40和前面分別在圖3和4A中所示的電路相同。在圖4B所示的實施例中，同時在單浮動?xùn)挪罘蛛娐?0和雙浮動?xùn)挪罘謪⒖茧娐?0上進行一高電壓設(shè)置周期。在設(shè)置模式期間，電路30在節(jié)點12生成電壓，使浮動?xùn)舊g0如上所述地設(shè)置，其中電路30的Vset0是內(nèi)部或外部施加的預(yù)定電壓，比如+4V。因此，浮動?xùn)舊g1被設(shè)為一電壓，該電壓是浮動?xùn)舊g0上電壓的預(yù)定函數(shù)，最好被設(shè)為近似等于Vfg0，假定兩個差分電路(即電路30和40)內(nèi)的隧道器件都合理匹配。然后，使用浮動?xùn)舊g1上設(shè)置的電壓來設(shè)置浮動?xùn)舊gr上的電壓，使Vfgr是Vfg1的預(yù)定函數(shù)，最好近似等于Vfg1，如下詳細所述。
電路40還包括一電路410，電路410包括在節(jié)點16處在浮動?xùn)舊gr和一編程電極Epr之間形成的編程隧道器件Tpr；在節(jié)點17處在浮動?xùn)舊gr和一擦除電極Eer之間形成的擦除隧道器件Ter；以及在浮動?xùn)舊gr和節(jié)點18間耦合的控制電容器Cfgr。電路40還包括一電路420，電路420包括在節(jié)點16處在浮動?xùn)舊g1和編程電極Ep1之間形成的編程隧道器件Tp1；以及在節(jié)點28處在浮動?xùn)舊g1和擦除電極Ee1之間形成的擦除隧道器件Te1。最好是，編程電極Epr和Ep1在設(shè)置模式期間接收一負電壓，擦除電極Eer和Ee1在設(shè)置模式期間接收一正電壓。此外，隧道器件Tpr、Tp1、Ter和Te1最好是由于芯片布局而合理匹配的Fowler-Nordheim隧道器件，這些隧道器件理想情況下與電路30的隧道器件Tp0和Te0合理匹配。
電路40內(nèi)還包括在浮動?xùn)舊g1和節(jié)點32之間耦合的控制電容器Cfg1。控制電容器Cfg1的底板在設(shè)置模式期間耦合到一預(yù)定電壓，該預(yù)定電壓最好是地電壓g1?？刂齐娙萜鰿fg1用來為浮動?xùn)舊g1提供穩(wěn)定的地電壓參考。電路40還包括一晶體管T15，晶體管T15的漏極耦合到節(jié)點26處的高源電壓HV+，源極耦合到節(jié)點28，柵極耦合到節(jié)點27。
在設(shè)置模式期間控制浮動?xùn)派系碾妷喝缦聦崿F(xiàn)通過使電極Epr為負、使電極Eer為正，因此節(jié)點17處的電壓減去節(jié)點16處的電壓等于兩個隧道電壓，或近似為22V。22V的雙傳導(dǎo)電流一般近似為一個到兩個納安培。另一種可選方式是在電極Epr和電極Eer上產(chǎn)生一足夠的電壓差，以便產(chǎn)生從節(jié)點16到節(jié)點17的大約5nA的電流。在任一情況下，兩個隧道器件都在傳導(dǎo)，即隧道器件處于“雙傳導(dǎo)”。通過工作在雙傳導(dǎo)模式下，浮動?xùn)舊gr上的電壓能穩(wěn)定在一DC電壓電平上一段時間，該段時間是使電路40能以受控方式結(jié)束設(shè)置模式過程所需的時間，從而使浮動?xùn)舊gr上的電壓穩(wěn)定到一非常精確和準確的電平。為了能非常精確地設(shè)置浮動?xùn)舊gr電壓，在通過至少一個隧道器件的反饋時工作在雙傳導(dǎo)模式下是至關(guān)重要的。
在雙傳導(dǎo)時，通過布局合理匹配的隧道器件Ter和Tpr會通過允許電子隧穿到浮動?xùn)舊gr的上下從而修改浮動?xùn)舊gr上的電荷水平，以便把節(jié)點17和16間的電壓分為兩半。因此，浮動?xùn)烹妷?，即?jié)點15處的電壓，會是Vfgr＝Vnode16+(Vnode17-Vnode16)/2，它是節(jié)點17處電壓和節(jié)點16處電壓間的半程電壓。在這些條件下，雙傳導(dǎo)電流一般在1毫秒內(nèi)對節(jié)點15充電或放電，節(jié)點15一般有小于1.0pF的電容。這時，浮動?xùn)烹妷褐苯印案櫋?track with)節(jié)點16和17處的電壓，并且在幾毫秒內(nèi)穩(wěn)定到一DC電壓，該DC電壓是這兩個電壓的半程電壓。因而，根據(jù)電極Eer和Epr處存在的電壓值，Vfgr可以被設(shè)為正的或負的電壓或零電壓。例如，如果隧道電壓對于擦除和編程隧道器件Ter和Tpr近似為11V，且電極Eer處的電壓被設(shè)為約+16V，電極Epr處的電壓被設(shè)為約-6V，則Vfgr會穩(wěn)定在約+5V，+5V是上述兩個電壓的中點。如果Eer處的電壓被設(shè)為約+11V，Epr處的電壓被設(shè)為約-11V，則Vfgr會是約0V。如果Eer處的電壓被設(shè)為約+6V，Epr處的電壓被設(shè)為約-16V，則Vfgr會是約-5V。
如上所述，電路40在設(shè)置模式期間對浮動?xùn)舊gr和fg1編程。相應(yīng)地，隧道器件Tp1和Te1類似地工作在雙傳導(dǎo)模式，通過允許電子隧穿到浮動?xùn)舊g1的上下而改動浮動?xùn)舊g1上的電荷水平，以便把節(jié)點28和16間的電壓分為兩半。此外，如果在設(shè)置模式期間使用電路30在電路40內(nèi)的節(jié)點27處生成電壓Vx，則理想情況下，兩個電路30和40內(nèi)的隧道電流都被合理匹配，且晶體管T13、T14、T15被合理匹配，使得當(dāng)電路30和40穩(wěn)定時，Vfgr＝Vfg1＝Vfg0。盡管這一條件是優(yōu)選的，然而即使浮動?xùn)舊g1不完全被設(shè)為等于浮動?xùn)舊g0，電路40也會設(shè)Vfgr＝Vfg1，因為浮動?xùn)舊g1和fg0不在同一差分電路內(nèi)。
電路40還包括一電路430，電路430把浮動?xùn)舊gr上的電壓Vfgr和浮動?xùn)舊g1上的電壓Vfg1相比較，并且在節(jié)點19生成一輸出電壓Vout，輸出電壓Vout是浮動?xùn)舊gr和fg1上電壓之差的函數(shù)。電路430最好包括一差分放大器(或差分級)432，差分放大器432最好被配置成具有和浮動?xùn)舊g1耦合的非反相輸入、以及和浮動?xùn)舊gr耦合的反相輸入。電路430還包括一增益級434，其具有耦合到節(jié)點20的輸入以及節(jié)點19處的輸入端436。差分級432對在其輸入端接收到的電壓進行比較，并且放大該差異，一般以50到100的因數(shù)進行放大。增益級434進一步把該差異放大另一個50到100的因數(shù)。此外，在設(shè)置模式結(jié)束時，電路430理想地穩(wěn)定到一穩(wěn)態(tài)條件，使Vfgr＝Vfg1＝Vout。
再次參照圖4B，差分級432最好包括增強模式晶體管T8、T9、T10和T11。晶體管T8和T9最好是通過布局合理匹配的NMOS晶體管，晶體管T10和T11最好是通過布局合理匹配的PMOS晶體管。NMOS晶體管T8和T9的源極在節(jié)點21處耦合在一起。NMOS晶體管T8的漏極耦合到節(jié)點22，其柵極是浮動?xùn)舊gr。NMOS晶體管T9的漏極耦合到節(jié)點20，其柵極是浮動?xùn)舊g1。PMOS晶體管T10以共漏極、共柵極的方式耦合到節(jié)點22，其源極耦合到節(jié)點23。PMOS晶體管T11的柵極耦合到節(jié)點22。其漏極耦合到節(jié)點20，其源極耦合到節(jié)點23。源電壓Vcc一般為3到5伏特，源電壓耦合到節(jié)點23，電流源Itr耦合在節(jié)點21和接地點g1之間，使晶體管T8、T9、T10和T11在設(shè)置模式期間或者在預(yù)閾值區(qū)域或者在線性區(qū)域內(nèi)工作。電流源Itr可以用任何數(shù)量的常規(guī)電路生成。
增益級434最好包括由Vcc加偏的PMOS上拉晶體管T12以及電流源下拉負載Igr。晶體管T12的源極耦合到節(jié)點23。其柵極耦合到節(jié)點20處的差分級上拉晶體管T11，其漏極耦合到節(jié)點19。電流源下拉負載Igr耦合在節(jié)點19和接地點g1之間。增益級434最好還包括耦合在節(jié)點19和20之間的補償電容器C3。電流源下拉負載Igr最好是使用NMOS電流鏡的有源負載或者是一耗盡器件。通過使用具有相對高輸出阻抗的有源電流源，增益級434能提供約為100的電壓增益。增益級434的輸出振幅幾乎是從接地點到Vcc的完全軌跡。這一電路的穩(wěn)定性和響應(yīng)可以為使用補償電容器C3的各個過程來調(diào)節(jié)。在該配置中，晶體管T12提供了良好的電流源能力，但是電流接收被限制為電流源下拉Igr內(nèi)的電流。因此，Igr內(nèi)的電流應(yīng)該大于Vout上的負載所需的上拉電流，因此增益級434能通過接收流到Vout的全部電流來準確地控制Vout。
電路430還以下述方式工作。在被Vcc和電流源Itr加偏壓時，T8感測到相對于Vfg1的Vfgr，Vfg1由晶體管T9感測到，且放大的差異在節(jié)點19處表現(xiàn)為Vout。如果Vfgr最初低于Vfg1，則T9導(dǎo)通，而非T8，流經(jīng)T9(且流經(jīng)T11，因為它們是串聯(lián)的)的電流最初要大于流經(jīng)T8(且流經(jīng)T10)的電流。上拉晶體管T10的柵極連到T10的漏極，還連到上拉晶體管T11的柵極，使T11內(nèi)的電流成為晶體管T10內(nèi)電流的鏡像。當(dāng)流經(jīng)T11的電流多于流經(jīng)T10的電流時，節(jié)點20上的電壓V20落到節(jié)點22上的電壓V22以下。節(jié)點20上的電壓下降使流經(jīng)晶體管T12的電流增加，使Vout變高。差分級432的電壓增益一般約為80，增益級434的電壓增益一般約為100，于是從Vfg1到Vout的總增益約為8000。為使電路430穩(wěn)定在fgr上電壓等于fg1上電壓的一點，從Vout到反相輸入fgr的負反饋路徑是必要的。在設(shè)置模式期間，該反饋路徑由下一部分中描述的隧道器件TF1和Ter以及晶體管T13和T14所提供。當(dāng)Vout變高時，負反饋路徑使Vfgr變高。隨著Vfgr的上升，晶體管T8內(nèi)的電流也上升，直到它和晶體管T9內(nèi)的電流相匹配。此時，差分電路430穩(wěn)定在這樣一點晶體管T8、T9、T10和T11內(nèi)的電流相匹配，且Vfg＝Vfg1。
本領(lǐng)域的技術(shù)人員會認識到，電路430對于T8和T9可以用PMOS晶體管來實現(xiàn)，對于T10和T11可以用NMOS晶體管來實現(xiàn)。對于這一實現(xiàn)，增益級434最好包括和電流源上拉負載Igr耦合的一NMOS下拉晶體管T12。
電路40還包括在節(jié)點19和15之間耦合的反饋環(huán)路。在設(shè)置模式期間，該反饋環(huán)路使隧道電極Eer和Epr之間的電壓差這樣改變根據(jù)節(jié)點19處電壓的函數(shù)來改變節(jié)點17處的電壓。反饋環(huán)路最好包括一電平移位電路，最好是在節(jié)點19和24之間形成的隧道器件TF1；以及晶體管T14，最好是以共柵極、共漏極耦合在節(jié)點25的NMOS晶體管，其源極耦合到節(jié)點24。反饋環(huán)路中還包括一晶體管T13，它最好是一NMOS晶體管，其柵極耦合到節(jié)點25，其源極耦合到節(jié)點17，從而耦合到擦除隧道器件Ter，其漏極耦合到節(jié)點26。
如上所述，增益級434的最大輸出近似為Vcc。然而，這并不足以直接驅(qū)動節(jié)點25處的電壓(Vefb)，因為Vefb一般需要變成14到19伏，這遠高于通常3到5伏的Vcc電源。電平移位電路TF1和T14把節(jié)點19處的低輸出電壓(Vout)上移為期望的14到19伏特范圍。最好是，TF1和Ter通過布局合理匹配，T13和T14通過布局合理匹配。在這些條件下，當(dāng)相同的隧道電流流經(jīng)TF1和Ter時，電平移位根據(jù)從節(jié)點17到節(jié)點15的電壓下降來跟蹤(track)擦除隧道電壓，所述電壓下降驅(qū)使在電路430穩(wěn)定時，晶體管Tb柵極(fgr)的電壓和晶體管T9柵極(fg1)的電壓相同。這又提高了電路的設(shè)置精確性。
使電平移位跟蹤擦除隧道電壓的一個優(yōu)點是，在產(chǎn)生隧穿所必要的電壓發(fā)生變化時，由于執(zhí)行了越來越多的設(shè)置周期而造成的電介質(zhì)內(nèi)的電荷俘獲，電路430的輸出Vout繼續(xù)等于(follow)Vfg1并且在相同的電壓范圍內(nèi)工作。另一個優(yōu)點是，當(dāng)輸出電壓Vout不等于Vfgr時，電路430的有限增益所引入的誤差很小。例如，如果電路430的增益為10000，且在電路40穩(wěn)定時Vout比Vfg1減去Vfgr要低1伏，則Vfg1減去Vfgr的誤差會有1V/10000，即僅有0.1mV。
電路40最好還包括電流源I2r和Ipr以及電容器Cpr。電流源I2r耦合在節(jié)點25以及節(jié)點26處的HV+之間，用于在設(shè)置模式的一開始產(chǎn)生Vefb，并用來提供流經(jīng)TF1的隧道電流。電流源I2r可以用任何數(shù)量的常規(guī)電路來實現(xiàn)。然而，電流源I2r最好是被HV+加偏壓的電流調(diào)整器，比如包括在預(yù)閾值區(qū)域內(nèi)工作的P通道器件在內(nèi)的電流鏡。這樣，電流源I2r會自動轉(zhuǎn)至某一正電壓，該正電壓是在節(jié)點25產(chǎn)生流經(jīng)隧道器件TF1的隧道電流所需的正電壓。此外，電流源I2r最好產(chǎn)生一電流，該電流約為電流源Ipr電流的一半，使得流經(jīng)隧道器件TF1的電流大約和流經(jīng)隧道器件Ter、Tpr、Te1和Tp1的電流相同。
電流源Ipr耦合在節(jié)點16和接地點g1之間。電流源Ipr最好是一P通道電荷泵，其用作負電流源，以便從編程隧道器件Tpr和Tp1泵激出受控的隧道電流。由于Ipr是一電流源，因此它自動轉(zhuǎn)至某一負電壓，該負電壓是在節(jié)點16產(chǎn)生期望級別的隧道電流所需的負電壓，假定電流源具有足夠的電壓靈活性(compliance)。此外，一旦產(chǎn)生了流經(jīng)隧道器件的電流，隧道器件上的電壓也能由其Fowler-Nordheim特征很好地定義。因此，電流源Ipr通過控制流經(jīng)隧道器件Tpr和Tp1的電流，從而產(chǎn)生節(jié)點16處的電壓Vp1。使用電流源Ipr是確保隧道器件Ter、Tel、Tpr和Tp1以一電流級別工作的優(yōu)選方式，該電流級別足夠高以允許雙傳導(dǎo)并允許反饋電路工作，但足夠低以避免會損壞隧道器件的過度電流。如下更詳細地描述，當(dāng)電流源Ipr在設(shè)置模式結(jié)束時被切斷時，電容器Cpr控制流經(jīng)隧道器件的電流的放電速率。此外，當(dāng)電路30用于在設(shè)置模式期間在電路40內(nèi)的節(jié)點27處生成電壓Vx時，為了實現(xiàn)設(shè)Vfgr＝VfgI＝Vfg0的理想條件，電流源I2r和(圖3的)I2最好合理匹配，電流源Ipr大約是(圖3的)電流源Ip0的兩倍大，電容器Cpr和(圖3的)電容器Cp0合理匹配。此外，HV+在電路30和電路40中是相同的。
本領(lǐng)域的技術(shù)人員會認識到，Vp1也可以用一固定源電壓來產(chǎn)生，該固定源電壓比節(jié)點17和28處的電壓低大約24到30伏。然而，這一拓撲技術(shù)應(yīng)該謹慎使用，因為Fowler-Nordheim隧道器件內(nèi)的電流隨著所施加的電壓呈指數(shù)變化。特別是，如果電壓差過高，則極高電流會流經(jīng)隧道器件，而如果電壓差過低，則極低電流會流經(jīng)隧道器件。極高電流會由于電介質(zhì)內(nèi)的快速電荷俘獲而損壞或“耗盡”隧道器件，如果隧道電流過低，則反饋電路將不能把電荷隧穿到fgr上下，因此將不能控制fgr上的電壓。此外，也可能把擦除電極Eer連到一電流源，并且把編程電極Epr連到反饋電路，使得Vp1控制fgr上的電壓。此外，這會要求反饋電路產(chǎn)生一受控的負電壓，該負電壓更難以集成在標(biāo)準的CMOS過程中。
最后，電路40最好還包括一電路440。電路440最好包括一開關(guān)S4，開關(guān)S4耦合在節(jié)點18和19之間，還包括一MOS晶體管S5，S5耦合在節(jié)點18和輸入電壓端子450之間。在設(shè)置模式中，開關(guān)S4斷開，開關(guān)S5導(dǎo)通，使輸入設(shè)定電壓Vset可以耦合到控制電容器Cfgr的底板。
在設(shè)置模式期間把輸入電壓Vset耦合到端子450使電路40能對浮動?xùn)舊gr和fg1之間的電荷水平差異進行編程，該電荷水平差異是Vset的預(yù)定函數(shù)。此后，在隨后的讀取模式期間，電路40生成一參考電壓，該參考電壓是Vset的預(yù)定函數(shù)，并且最好等于Vset。特別是，在設(shè)置模式期間，在電容器Cfg1上編程的電壓和在浮動?xùn)舊g1上編程的電壓相同，因為Cfg1最好在設(shè)置模式期間耦合到接地點。而在電容器Cfgr上編程的電壓是Vfgr(理想情況下等于Vfg1)減去Vset。然后，當(dāng)在設(shè)置模式結(jié)束時移除功率和Vset時，節(jié)點18變?yōu)榱惴?，Vfg1保持不變，但Vfgr等于Cfgr上的電壓，等于(Vfg1-Vset)。因此，在浮動?xùn)舊gr和fg1之間存在電荷水平的差異，該差異等于設(shè)置模式結(jié)束時留在電容器Cfg1和Cfgr上的電荷差異。fgr和fg1之間的這一電荷水平差異是Vset的預(yù)定函數(shù)，該差異使得在電路40的讀取模式期間在節(jié)點19處生成一參考電壓，該參考電壓是Vset的預(yù)定函數(shù)且最好等于Vset。為了產(chǎn)生等于Vset的一參考電壓，把S5切斷、S4導(dǎo)通，S4把Vset連到節(jié)點18，節(jié)點18通過Cfgr耦合到fg1。Vout穩(wěn)定在Vfgr＝Vfg1的電壓，這在節(jié)點18＝Vset時出現(xiàn)。
圖9是用于設(shè)置一浮動?xùn)诺姆椒?0的流程圖，該方法可以在設(shè)置模式期間由圖4B的電路30和40來實現(xiàn)。圖10-12說明了Vout、Vp1、Vefb(電路40)、Vfgr和Vfg1的電壓波形，用于參照這些附圖具體實現(xiàn)下面討論的方法90。圖10-12所示四個波形的每一個都是相同的，僅僅修改了一些附圖的電壓坐標(biāo)軸來說明具體的細節(jié)。最好是，Vfg1被設(shè)為4伏，使設(shè)置模式結(jié)束時VfgI＝Vfgr＝4V。然而，Vfg1可以被設(shè)為任一電壓，以便在設(shè)置模式期間設(shè)置Vfgr。在以下例子中，Vfg1在設(shè)置模式期間被設(shè)為4V。在圖10-12所示的電路實現(xiàn)中Vin＝4.00V，Vcc＝+5V，HV+約為22V，Ip0、I2和I2r分別約為6nA，Ipr約為12nA，It0和Itr分別約為5nA；Ig0和Igr分別約為20nA。
在步驟91，電路30和40在設(shè)置模式的開始時加電，在圖6-8和圖10-12中以時刻t0示出。電路30在此后的某一點接收一輸入設(shè)定電壓，例如Vset0，并且在節(jié)點27接收到來自電路30的Vx信號，將其送入電路40內(nèi)晶體管T15的柵極。此外，Vcc被設(shè)為+5V，HV+上升到約為+22V的高正電壓，該高正電壓又導(dǎo)通了電流源I2和I2r。最后，電荷泵Ip0和Ipr導(dǎo)通，使這些電流源開始生成它們相應(yīng)的電流。此后，根據(jù)方法90其余步驟92-96的優(yōu)選實現(xiàn)方式，電路40可以在約30毫秒內(nèi)把Vfgr設(shè)為Vfg1的約0.5mV范圍內(nèi)，如圖10-12所示。
在步驟92，電路40使隧道器件Ter、Tpr、Te1和Tp1在相應(yīng)浮動?xùn)挪脸途幊屉姌O間電壓差的控制下、在雙傳導(dǎo)模式下工作，用于修改浮動?xùn)舊gr和fg1上的電荷水平。雙傳導(dǎo)在隧道電流流經(jīng)這四個隧道器件時出現(xiàn)。當(dāng)電壓差(Vefb-Vp1)至少是兩個隧道電壓或如上所述近似為22V時，隧道電流流經(jīng)Ter和Tpr兩者，當(dāng)電壓差(Vx-Vp1)至少是兩個隧道電壓時，隧道電流流經(jīng)Te1和Tp1。
最好是，電路40以下述方式進行雙傳導(dǎo)。電流源I2和I2r導(dǎo)通，并且開始分別上拉Vx(節(jié)點12)和Vefb(節(jié)點25)。例如，Vefb在大約0.5毫秒內(nèi)上升到約18伏。負電流源Ip0和Ipr導(dǎo)通，并且把Vp(節(jié)點3)和Vp1(節(jié)點16)變?yōu)樨?。相?yīng)地，這使，電荷泵Ip0在約2毫秒內(nèi)逐漸把Vp下降到約-11V電壓，電荷泵Ipr在約2毫秒內(nèi)逐漸把Vp1下降到約-11V電壓。電流源Ip0控制流經(jīng)電路30內(nèi)隧穿器件Tp0和Te0的隧道電流，電流源Ipr控制流經(jīng)電路40內(nèi)隧穿器件Ter、Tpr、Te1和Tp1的隧道電流。
電路30產(chǎn)生一Vx信號，該Vx信號由來自上述電路320的反饋所控制。Vx(節(jié)點27)導(dǎo)通晶體管T15，晶體管T15把Ve1(節(jié)點28)上拉到Vefb以下1個Vt。當(dāng)Vp1下降到Vp1和Ve1之差為2個隧道電壓的一點時，隧道電流流經(jīng)隧穿器件Te1和Tp1。一旦隧道電流在Te1和Tp1內(nèi)流過，浮動?xùn)舊g1(節(jié)點14)上的電壓就由Vx直接控制，并且首先在設(shè)置模式的其余時間內(nèi)跟蹤浮動?xùn)舊g0上的電壓。
電路40產(chǎn)生一Vefb信號，該Vefb信號以類似于電路30的方式由來自電路430的反饋所控制。Vefb(節(jié)點25)導(dǎo)通晶體管T13，晶體管T13把Ver(節(jié)點17)上拉到Vefb以下1個Vt。當(dāng)Vp1(節(jié)點16)下降到Vp1和Ver之差為2個隧道電壓的一點時，隧道電流流經(jīng)隧穿器件Ter和Tpr，fgr(節(jié)點15)上的電壓直接由Vefb控制。I2r繼續(xù)上拉Vefb，直到Vefb達到Vout+1TV+IVt，其中1TV是隧道器件TF1上的隧道電壓，1Vt是晶體管T14的閾值電壓。當(dāng)TF1上存在至少一個隧道電壓時，隧道電流流經(jīng)TF1，TF1和晶體管T14充當(dāng)電平移位器件，使Vefb直接由Vout(節(jié)點19)所控制。在步驟93，電路40把Vfgr與Vfg1相比較，并且生成一輸出電壓Vout，該輸出電壓Vout是Vfgr和Vfg1之差的函數(shù)。然后，電路40在步驟95根據(jù)Vout的函數(shù)來修改Vefb和Vp1之間的電壓差，電路40重復(fù)步驟92到95，直到電路40穩(wěn)定到一穩(wěn)態(tài)條件，步驟94，Vfgr近似等于Vfg1。這時，電路40在步驟96被下電。作為方法90的結(jié)果，浮動?xùn)舊gr和fg1分別被設(shè)為會隨時間變化而基本保持不變的電荷水平。
圖10-12的電壓波形說明了電路40在步驟92到95期間怎樣運作。從圖10可見，隧道器件Te1和Tp1的雙傳導(dǎo)在約0.5毫秒后出現(xiàn)。在這段時間以前，Vfg1是零伏。然而，一旦隧道電流流經(jīng)了隧道器件Te1和Tp1，Vfg1就受來自電路30的Vx控制并且與Vx振蕩，且Vfg1跟蹤Vfg0。另一方面，隧道器件Ter和Tpr的雙傳導(dǎo)在稍后一點，約1.5毫秒后出現(xiàn)，這在圖10-12中以t1示出。在時刻t1以前，Vout＝0V，Vefb由I2r上拉，并且上升到約18V，Vfgr不受Vefb控制。一旦隧道電流在時刻t1流經(jīng)隧道器件Ter、Tpr和TF1電路430就感測到Vfgr不等于Vfg1；Vout是Vfgr和Vfg1之差的函數(shù)；Vefb跟隨Vout；Vfgr跟隨Vefb。對于在圖11和12中以時刻t1到時刻t2所示的接下來2.0毫秒，Vfgr根據(jù)負反饋環(huán)路的函數(shù)在Vefb上移和下移時振蕩。此后，負反饋環(huán)路使差分級432和增益級434分別穩(wěn)定到一穩(wěn)態(tài)條件，其中電路430停止振蕩，除了從電荷泵Ipr耦合到電路430的約30mV噪聲，這在圖11和12中示出從時刻t2開始。
在時刻t1開始，增益級434內(nèi)的電流源Igr產(chǎn)生比電流源I2r所生成電流高得多的一個電流。因此，增益級434能通過接收從電流源I2r經(jīng)過T14和TF1流到Vout的全部電流來控制Vout。此外，增益級434內(nèi)的補償電容器C3足夠大，以確保反饋環(huán)路是穩(wěn)定的并且在不到約1毫秒內(nèi)穩(wěn)定下來。Vefb內(nèi)由晶體管T14上的Vt所造成的電平移位和T13內(nèi)的電壓下降近似匹配。Vefb內(nèi)由隧道器件TF1上的隧道電壓所造成的電平移位和隧道器件Ter上的電壓下降近似匹配，因此當(dāng)差分級和增益級穩(wěn)定時，Vfgr、Vfg1和Vout大約相同。這從圖12可見Vout從時刻t2開始穩(wěn)定到大約3.7V，反映出從電流源Ipr耦合到浮動?xùn)舊gr和fg1的30mV噪聲。
再次參照圖9，一旦電路40在步驟94穩(wěn)定，使Vfgr近似等于Vfg1，電路40就在步驟96被下電。對電路40下電把擦除和編程電極處的電壓下降到地電壓，如圖10-12從時刻t3開始可見。步驟96可以通過簡單地在時刻t3同時切斷電路30和40內(nèi)的全部電流和電壓源而執(zhí)行。然而，一旦Vefb和Vp1回到0V，這可能顯著地影響Vfgr。如上所述，當(dāng)生成Vp1的負電荷泵為導(dǎo)通時，來自電荷泵Ipr的噪聲限制了把Vfgr設(shè)為Vfg1的精確性。這意味著在Vefb和Vp1最初變化到地電壓時，Vfgr可能不等于Vfg1。如果在這一下降開始時Vfgr不等于Vfg1，則在Vp1和Vefb達到0V后，Vfgr不會等于Vfg1。此外，在下降期間，繼續(xù)流經(jīng)隧道器件Te1和Tp1以及流經(jīng)Ter和Tpr的電流一般不同。這進一步影響了浮動?xùn)舊gr和fg1上的最終電荷水平。
為了克服這一限制，從而在Vefb和Vp1變化到地電壓時在浮動?xùn)舊gr和fg1上保持相同的電荷水平，擦除和編程隧道器件內(nèi)的電流在這段時間內(nèi)必須相同。為了在這些隧道器件內(nèi)保持相同的電流，每一個隧道器件上的電壓都必須相同，這意味著Vefb和Vx下降到0V的速率必須和Vp1上升到0V的速率相同。而且隧道器件特征必須合理的匹配。
因而，電路40應(yīng)該以下述優(yōu)選方式在步驟96中被下電。一旦電路30和40中的電路320和430以及反饋電路都穩(wěn)定了一段時間，且設(shè)置Vfg0、Vfgr和Vfg1的進一步精確性主要受電荷泵噪聲限制，如t2開始所示，Ip0和Ipr就在t3被切斷以消除泵噪聲。然而，HV+以及電流源I2和I2r保持導(dǎo)通，使得電路30中的反饋電路仍舊有源，并且繼續(xù)控制Vx，且電路40內(nèi)的反饋電路仍舊有源，并且繼續(xù)控制Vefb。在負電荷泵被切斷的一點，在電容器Cp0放電時，隧道電流繼續(xù)流經(jīng)隧道器件Te0和Tp0，這又使Vp回到0V。這一隧道電流以及Cp0的電容確定了Vp上的升降速率。類似地，在電容器Cpr放電時，隧道電流繼續(xù)流經(jīng)隧道器件Ter、Te1、Tpr和Tp1，這又使Vp1回到0V。這一隧道電流和Cpr的電容確定了Vp1上的升降速率。
電路30中的反饋驅(qū)動Vx，使Vfg0如上所述地設(shè)置。首先，假定Vp和Vp1合理接近地彼此跟蹤，則Vfg1跟蹤Vfg0。和電路30中的情況類似，在電路40中，在Vp1上升時，浮動?xùn)舊gr上的電壓向上電容性耦合。電路430感測到Vfg1的上移，并且通過反饋電路使Vefb下降到0V。隨著Vefb的下降以及Vp1上升到0V，隧道器件Ter和Tpr內(nèi)的隧道電流由于其Fowler-Nordheim隧道器件特征的陡峭斜率而快速下降。由于反饋響應(yīng)時間直接取決于擦除隧道器件上的電流，因此反饋電路響應(yīng)在Vefb向地電壓下降時減慢速度。隨著隧道電流的下降，升降速率和反饋響應(yīng)時間都減慢，Vfgr逐漸接近于Vfg1。
例如，圖12示出Vfgr在30毫秒的設(shè)置模式時間內(nèi)收斂到Vfg1的約0.5毫伏范圍內(nèi)，通過使下降時間大于30毫秒能夠相對于Vfg1更準確地設(shè)置Vfgr。在一段期望精確性級別所確定的一段時間允許Vfgr收斂到Vfg1之后，HV+源電壓以及I2r電流源可以被切斷，例如在時刻t4，而不影響浮動?xùn)舊gr和fg1上的電荷。此外，Vcc可以被切斷。
重要的是，反饋電路的響應(yīng)足夠慢，以確保Vfgr總是略高于Vfg1，因此電路430和反饋電路繼續(xù)使Vefb下降。如果Vfgr低于Vfg1且反饋切換了Vefb的升降方向，則反饋系統(tǒng)會開始很緩慢地振蕩，Vfgr會從Vfg1發(fā)散，而不是收斂到Vfg1。在Vefb和Vp1已經(jīng)向地電壓升降了幾伏、且Vfgr很接近于Vfg1之后，通過切斷HV+，Vefb和Vp1可以快速變?yōu)?V，如圖10中時刻t4所示，因為隧道器件Ter和Tpr內(nèi)的電流很低，因此它不再影響浮動?xùn)舊gr上的電荷。電容器Cpr必須謹慎設(shè)置，以確保在VP1向地電壓上升時，經(jīng)過差分級432、增益級434、TF1電平移位和Ter器件一直到浮動?xùn)舊gr的反饋路徑能夠使Vefb下降，并且使Vfgr越來越接近于Vfg1。如果電容器Cpr過小，Vp1就很快地上升，通過反饋路徑的延遲使Vefb過慢地下降，Vfgr會上升到Vfg1以上，而不是向Vfg1收斂。如果Cpr過大，則反饋路徑的響應(yīng)過快，Vefb下降過多，因此Vfgr可能下沖，造成電路緩慢振蕩。如果允許電路430振蕩，Vfgr就會趨于發(fā)散，而不是向Vfg1收斂。因而，設(shè)計Cpr，使反饋響應(yīng)時間略慢于Cpr的放電速率。Cpr最好應(yīng)被設(shè)為約2.4pf。
在設(shè)置模式結(jié)束時，在時刻t4，浮動?xùn)舊gr和fg1會繼續(xù)保存在設(shè)置模式期間在其上編程的電荷水平，由于隨時間變化的電子釋放(detrapping)或電介質(zhì)釋放(relaxation)而可能的電荷損耗，沒有任何外部電壓施加到電路40。此外，盡管在上例中，Vfgr被設(shè)為近似等于Vfg1，然而本領(lǐng)域的普通技術(shù)人員會認識到，在本發(fā)明另一實施例中，可以配置電路40，使Vfgr被設(shè)為是Vfg1的某一其它函數(shù)的電壓。
如上所述，一旦在設(shè)置模式期間設(shè)置了浮動?xùn)舊g0，電路30就可以在讀取模式期間被配置為一電壓參考電路或者被配置為具有內(nèi)嵌電壓參考的比較器電路。同樣，一旦浮動?xùn)舊g1和fgr在設(shè)置模式期間已設(shè)置，電路40就可以在讀取模式期間被配置為一電壓參考電路或者被配置為具有內(nèi)嵌電壓參考的比較器電路。當(dāng)電路40被配置為一電壓參考時，它和在電路30被配置為電壓參考時相比，提供了節(jié)點19處更為準確的參考電壓。這是因為在電路40中高電壓下降時，通過隧道器件耦合到相應(yīng)的浮動?xùn)舊gr和fg1的任何偏移都是共模的，并且不改變這兩個浮動?xùn)胖g的電壓差，因此不改變節(jié)點19處的參考電壓。
圖13是在讀取模式中按照電路40一實施例的電路1300的電路圖。最好在讀取模式中使用和用來設(shè)置浮動?xùn)舊gr和fg1的電路相同的電路40。這也首先使電路中的任何偏移電壓和溫度變化不為零(zero out)。在讀取模式中，高電壓電流和電壓源HV+、Ipr和I2r被切斷，沒有隧道電流流經(jīng)隧道器件Ter和Tpr，因此這些元件和電容器Cpr從電路40中有效地刪除。同樣，Vx不再輸入到節(jié)點27處。因此，晶體管T15斷開，隧道器件Te1和Tp1也有效地從電路40中刪除。此外，由于驅(qū)動電路40的反饋環(huán)路的電流源I2r不再有源，因此反饋環(huán)路也有效地從電路40中刪除。該實施例說明了在開關(guān)S4導(dǎo)通、開關(guān)S5斷開時所產(chǎn)生的電路，使得控制電容器Cfgr的底板在節(jié)點19處耦合到輸出端子1326以形成電路1300的負反饋環(huán)路。有了這一負反饋環(huán)路后，Vref(節(jié)點19)會轉(zhuǎn)至使電路1300穩(wěn)定到一穩(wěn)態(tài)條件所必要的電壓，最好使Vfgr＝Vfg1。理想情況下，這在Vref＝Vset時出現(xiàn)。然而，本領(lǐng)域的普通技術(shù)人員會認識到，電路40可以在設(shè)置模式和讀取模式期間配置，使得讀取模式期間的Vref是Vset的某一其它預(yù)定函數(shù)。
因此，電路1300包括節(jié)點15處的浮動?xùn)舊gr和節(jié)點14處的第二浮動?xùn)舊g1。電路1300中還包括在節(jié)點19處耦合在浮動?xùn)舊gr和輸出端1326之間的控制電容器Cfgr、以及在節(jié)點32處耦合在浮動?xùn)舊g1和接地點g1之間的控制電容器Cfg1。電路1300還包括一電路1320，電路1320把浮動?xùn)舊gr上的電壓Vfgr與浮動?xùn)舊g1上的電壓Vfg1相比較，并且在節(jié)點19處生成一輸出電壓Vref，該輸出電壓Vref是浮動?xùn)舊gr和fg1上的電荷水平之差的函數(shù)。電路1320最好包括一差分放大器(或差分級)1322，差分放大器1322最好被配置成具有和浮動?xùn)舊g1耦合的非反相輸入、以及和浮動?xùn)舊gr耦合的反相輸入。電路1320還包括一增益級1324，其輸入耦合到節(jié)點20，輸出端1326在節(jié)點19處。差分級1322對在其輸入端接收到的電壓進行比較，并放大該差異，一般以50到100的因數(shù)進行放大。此外，在設(shè)置模式結(jié)束時，電路1320理想地穩(wěn)定到一穩(wěn)態(tài)條件，使Vfgr＝Vfg1。
再次參照圖13，差分級1322最好包括增強模晶體管T8、T9、T10和T11。晶體管T8和T9最好是通過布局合理匹配的NMOS晶體管，晶體管T10和T11最好是通過布局合理匹配的PMOS晶體管。NMOS晶體管T8和T9的源極在節(jié)點21耦合在一起。NMOS晶體管T8的漏極耦合到節(jié)點22，其柵極是浮動?xùn)舊gr。NMOS晶體管T9的漏極耦合到節(jié)點20，其柵極是浮動?xùn)舊g1。PMOS晶體管T10以共漏、共柵的方式耦合到節(jié)點22，其源極耦合到節(jié)點23。PMOS晶體管T11的柵極耦合到節(jié)點22，其漏極耦合到節(jié)點20，其源極耦合到節(jié)點23。源電壓Vcc一般是3到5伏，它耦合到節(jié)點23，電流源Itr耦合在節(jié)點21和接地點g1之間，使晶體管T8、T9、T10和T11在讀取模式期間或在預(yù)閾值或在線性區(qū)域中工作。電流源Itr可以用任何數(shù)量的常規(guī)電路來實現(xiàn)。
增益級1324最好包括由Vcc加偏壓的PMOS上拉晶體管T12以及電流源下拉負載Igr。晶體管T12的源極耦合到節(jié)點23。其柵極在節(jié)點20處耦合到差分級上拉晶體管T11，其漏極耦合到節(jié)點19。電流源下拉負載Igr耦合在節(jié)點19和接地點g1之間。增益級1324最好還包括耦合在節(jié)點19和20之間的補償電容器C3。電流源下拉負載Igr最好是使用NMOS電流鏡的有源負載或者是一耗盡器件。通過使用具有相對高輸出阻抗的有源電流源，增益級1324能提供約為100的電壓增益。增益級的輸出振幅接近為從地電壓到Vcc的完全軌跡。
有了負反饋環(huán)路后，Vref(節(jié)點19)會轉(zhuǎn)至使電路1300穩(wěn)定到一穩(wěn)態(tài)條件所必要的電壓，最好是Vfgr＝Vfg1。這會在節(jié)點19處的電壓Vref在設(shè)置模式期間等于Vset值時出現(xiàn)。例如，假設(shè)在設(shè)置模式期間，Vset保持為2V，電路40穩(wěn)定到一穩(wěn)態(tài)條件，使Vfgr＝Vfg1＝4V。在關(guān)閉功率且移除Vset時的設(shè)置模式結(jié)束時，Cfg1保持一電荷，其在fg1上生成4V的電壓。然而，Cfgr保持一電荷，其在fgr上生成僅為2V的電壓(4V-Vset)。在讀取模式中，Vref必須為2V，即設(shè)置模式中的Vset，以便使電路1300穩(wěn)定到一穩(wěn)態(tài)條件，使Vfgr＝Vfg1。因此，Vref反映了Cfgr和Cfg1間的電荷水平之差，它是Vset的函數(shù)。這樣，電路1300能無須附加的放大器而在節(jié)點19處生成任一電壓參考。此外，由于電路被Vcc和Itr所加偏，因此得出的最小功率處在毫微安的范圍內(nèi)。這相對于現(xiàn)有技術(shù)的帶隙參考是顯著的提高。
當(dāng)電路40如下參照圖13所述被配置為一電壓參考時，和在電路30被配置為電壓參考時由電路30所提供的電壓參考相比，電路40在節(jié)點19處提供了一更為準確的參考電壓。這是因為當(dāng)高電壓在電路40中下降時，任何通過隧道器件耦合到相應(yīng)的浮動?xùn)舊gr和fg1的偏移都是共模的，并且不改變兩個浮動?xùn)胖g的電壓差，因此不改變節(jié)點19處的參考電壓。
圖13是在讀取模式中按照電路40一實施例的電路1300的電路圖。最好在讀取模式中使用和用來設(shè)置浮動?xùn)舊gr和fg1的電路相同的電路40。這也首先使電路中的任何偏移電壓和溫度變化不為零(zero out)。在讀取模式中，高電壓電流和電壓源HV+、Ipr和I2r被切斷，沒有隧道電流流經(jīng)隧道器件Ter和Tpr，因此這些元件和電容器Cpr從電路40中有效地刪除。同樣，Vx不再輸入到節(jié)點27處。因此，晶體管T15斷開，隧道器件Te1和Tp1也有效地從電路40中刪除。此外，由于驅(qū)動電路40的反饋環(huán)路的電流源I2r不再有源，因此反饋環(huán)路也有效地從電路40中刪除。該實施例說明了在開關(guān)S4導(dǎo)通、開關(guān)S5斷開時所產(chǎn)生的電路，使得控制電容器Cfgr的底板在節(jié)點19處耦合到輸出端子1326以形成電路1300的負反饋環(huán)路，這對于本發(fā)明是關(guān)鍵的。有了這一負反饋環(huán)路后，Vref(節(jié)點19)會轉(zhuǎn)至使電路1300穩(wěn)定到一穩(wěn)態(tài)條件所必要的電壓，最好使Vfgr＝Vfg1。理想情況下，這在Vref＝Vset時出現(xiàn)。然而，本領(lǐng)域的普通技術(shù)人員會認識到，電路40可以在設(shè)置模式和讀取模式期間配置，使得讀取模式期間的Vref是Vset的某一其它預(yù)定函數(shù)。
因此，電路1300包括節(jié)點15處的浮動?xùn)舊gr和節(jié)點14處的第二浮動?xùn)舊g1。電路1300中還包括在節(jié)點19處耦合在浮動?xùn)舊gr和輸出端1326之間的控制電容器Cfgr、以及在節(jié)點32處耦合在浮動?xùn)舊g1和接地點g1之間的控制電容器Cfg1。電路1300還包括一電路1320，電路1320把浮動?xùn)舊gr上的電壓Vfgr與浮動?xùn)舊g1上的電壓Vfg1相比較，并且在節(jié)點19處生成一輸出電壓Vref，該輸出電壓Vref是浮動?xùn)舊gr和fg1上的電荷水平之差的函數(shù)。電路1320最好包括一差分放大器(或差分級)1322，差分放大器1322最好被配置成具有和浮動?xùn)舊g1耦合的非反相輸入、以及和浮動?xùn)舊gr耦合的反相輸入。電路1320還包括一增益級1324，其輸入耦合到節(jié)點20，輸出端1326在節(jié)點19處。差分級1322對在其輸入端接收到的電壓進行比較，并放大該差異，一般以50到100的因數(shù)進行放大。此外，在設(shè)置模式結(jié)束時，電路1320理想地穩(wěn)定到一穩(wěn)態(tài)條件，使Vfgr＝Vfg1。
再次參照圖13，差分級1322最好包括增強模晶體管T8、T9、T10和T11。晶體管T8和T9最好是通過布局合理匹配的NMOS晶體管，晶體管T10和T11最好是通過布局合理匹配的PMOS晶體管。NMOS晶體管T8和T9的源極在節(jié)點21耦合在一起。NMOS晶體管T8的漏極耦合到節(jié)點22，其柵極是浮動?xùn)舊gr。NMOS晶體管T9的漏極耦合到節(jié)點20，其柵極是浮動?xùn)舊g1。PMOS晶體管T10以共漏、共柵的方式耦合到節(jié)點22，其源極耦合到節(jié)點23。PMOS晶體管T11的柵極耦合到節(jié)點22，其漏極耦合到節(jié)點20，其源極耦合到節(jié)點23。源電壓Vcc一般是3到5伏，它耦合到節(jié)點23，電流源Itr耦合在節(jié)點21和接地點g1之間，使晶體管T8、T9、T10和T11在讀取模式期間或在預(yù)閾值或在線性區(qū)域中工作。電流源Itr可以用任何數(shù)量的常規(guī)電路來實現(xiàn)。
增益級1324最好包括由Vcc加偏壓的PMOS上拉晶體管T12以及電流源下拉負載Igr。晶體管T12的源極耦合到節(jié)點23。其柵極在節(jié)點20處耦合到差分級上拉晶體管T11，其漏極耦合到節(jié)點19。電流源下拉負載Igr耦合在節(jié)點19和接地點g1之間。增益級1324最好還包括耦合在節(jié)點19和20之間的補償電容器C3。電流源下拉負載Igr最好是使用NMOS電流鏡的有源負載或者是一耗盡器件。通過使用具有相對高輸出阻抗的有源電流源，增益級1324能提供約為100的電壓增益。增益級的輸出振幅接近為從地電壓到Vcc的完全軌跡。
有了負反饋環(huán)路后，Vref(節(jié)點19)會轉(zhuǎn)至使電路1300穩(wěn)定到一穩(wěn)態(tài)條件所必要的電壓，最好是Vfgr＝Vfg1。這會在節(jié)點19處的電壓Vref在設(shè)置模式期間等于Vset值時出現(xiàn)。例如，假設(shè)在設(shè)置模式期間，Vset保持為2V，電路40穩(wěn)定到一穩(wěn)態(tài)條件，使Vfgr＝Vfg1＝4V。在關(guān)閉功率且移除Vset時的設(shè)置模式結(jié)束時，Cfg1保持一電荷，其在fg1上生成4V的電壓。然而，Cfgr保持一電荷，其在fgr上生成僅為2V的電壓(4V-Vset)。在讀取模式中，Vref必須為2V，即設(shè)置模式中的Vset，以便使電路1300穩(wěn)定到一穩(wěn)態(tài)條件，使Vfgr＝Vfg1。因此，Vref反映了Cfgr和Cfg1間的電荷水平之差，它是Vset的函數(shù)。這樣，電路1300能無須附加的放大器而在節(jié)點19處生成任一電壓參考。此外，由于電路被Vcc和Itr所加偏，因此得出的最小功率處在毫微安的范圍內(nèi)。這相對于現(xiàn)有技術(shù)的帶隙參考是顯著的提高。
在圖13中，本發(fā)明包括一雙浮動?xùn)烹娐?，該電路在讀取模式期間具有一負反饋環(huán)路，用于生成一輸出參考電壓。然而，本領(lǐng)域的普通技術(shù)人員會認識到，本發(fā)明也可以在單浮動?xùn)烹娐分袑崿F(xiàn)，比如在圖14所示的電路30經(jīng)修改后的電路40，其用于在讀取模式期間生成一輸出參考電壓。電路1400包括節(jié)點2處的浮動?xùn)舊g0，其在設(shè)置模式期間存儲有電荷，所述電荷是輸入電壓Vset的函數(shù)，電路1400還包括耦合到fg0的控制電容器C1。圖14還包括耦合到fg0的電路1410，電路1410包括一差分級1412和一增益級1414。電路1400中的電路1410等同于圖3中的電路320，上面已討論過后者。電路1400還包括一輸出端1416，輸出端1416耦合到控制電容器C1的底板以及節(jié)點6，以形成電路1400的負反饋環(huán)路。節(jié)點1是晶體管T2的柵極，節(jié)點1耦合到最好是地電壓的一個預(yù)定電壓，電流源It0和Ig0分別耦合在節(jié)點8和6以及負電壓-V之間，最好是-5到-10V，使增益級1414具有從正到負的輸出振幅。有了負反饋環(huán)路后，Vref會轉(zhuǎn)至使電路1410穩(wěn)定到一穩(wěn)態(tài)條件所必要的電壓，使得Vfg0近似等于V1(節(jié)點1處的電壓)，即0V。這最好在Vref＝-Vset時出現(xiàn)。然而，本領(lǐng)域的普通技術(shù)人員會認識到，可以配置電路30和40，使得讀取模式中的Vref是Vset的某一其它函數(shù)。
上面描述的浮動?xùn)拍M電壓反饋方法和電路被選擇用來說明本發(fā)明的最佳模式。上述本發(fā)明的全部實施例都說明了本發(fā)明的原理，而不是把本發(fā)明限制為所述的特定實施例。因而，雖然已經(jīng)示出且描述了本發(fā)明的優(yōu)選實施例，然而可以理解，在此可作出各種變化，而不背離所要求保護的本發(fā)明的精神和范圍。
權(quán)利要求
1.一種浮動?xùn)烹娐?，包括a)其上存儲第一電荷的第一浮動?xùn)?；b)其上存儲第二電荷的第二浮動?xùn)牛渲兴龅谝缓偷诙訓(xùn)胖g的電荷能級之差是一任意輸入設(shè)定電壓的預(yù)定函數(shù)，所述輸入設(shè)定電壓在設(shè)置模式期間電容性耦合到所述第一浮動?xùn)?；c)耦合在所述第一和第二浮動?xùn)胖g的第一電路，用于在讀取模式中把所述第一浮動?xùn)派系碾妷汉退龅诙訓(xùn)派系碾妷合啾容^、并用于生成一輸出電壓；以及d)用于在所述讀取模式期間把所述第一電路電容性耦合到所述第一浮動?xùn)诺姆答侂娐?，使所述浮動?xùn)烹娐愤_到一穩(wěn)態(tài)條件，使所述輸出電壓近似等于所述輸入設(shè)定電壓。
2.如權(quán)利要求1所述的浮動?xùn)烹娐罚涮卣髟谟?，所述反饋電路包括一耦合在所述第一浮動?xùn)藕退龅谝浑娐分g的電容器。
3.如權(quán)利要求2所述的浮動?xùn)烹娐?，其特征在于，所述電容器還用于在所述設(shè)置模式期間把所述輸入設(shè)定電壓電容性耦合到所述第一浮動?xùn)拧?br> 4.如權(quán)利要求1所述的浮動?xùn)烹娐?，其特征在于，所述浮動?xùn)烹娐吩谒龅谝桓訓(xùn)派系碾妷航频扔谒龅诙訓(xùn)派系碾妷簳r、在所述讀取模式期間達到一穩(wěn)態(tài)，使得所述輸出電壓近似等于所述輸入設(shè)定電壓。
5.如權(quán)利要求1所述的浮動?xùn)烹娐?，所述第一電路包括包括第一、第二、第三和第四晶體管的差分級，每個所述晶體管都有一柵極以及第一和第二端子，其中所述第一浮動?xùn)攀撬龅谝痪w管的柵極，所述第二浮動?xùn)攀撬龅诙w管的柵極，所述第一和第二晶體管的第一端子耦合在一起，所述第一和第三晶體管的第二端子耦合在一起、還進一步耦合到所述第三和第四晶體管的柵極，所述第二和第四晶體管的第二端子耦合在一起，所述第三和第四晶體管的第一端子耦合在一起；以及包括第五晶體管、電流源和補償電容器的增益級，所述第五晶體管具有一柵極以及第一和第二端子，其中所述第五晶體管的柵極耦合到所述第二和第四晶體管的第二端子，所述第五晶體管的第一端子耦合到所述第三和第四晶體管的第一端子，所述第五晶體管的第二端子耦合到所述電流源和所述反饋電路，所述補償電容器耦合在所述第五晶體管的柵極和第二端子之間。
6.一種浮動?xùn)烹娐?，包括a)其上存儲電荷的第一浮動?xùn)牛籦)其上存儲電荷的第二浮動?xùn)?，其中所述第一和第二浮動?xùn)胖g的電荷能級之差是一任意輸入設(shè)定電壓的預(yù)定函數(shù)，所述輸入設(shè)定電壓在設(shè)置模式期間電容性耦合到所述第一浮動?xùn)牛籧)耦合在所述第一和第二浮動?xùn)胖g的第一電路，用于在讀取模式期間把所述第一浮動?xùn)派系碾妷汉退龅诙訓(xùn)派系碾妷合啾容^、并且用于生成一輸出電壓；以及d)用于在所述讀取模式期間把所述第一電路電容性耦合到所述第一浮動?xùn)诺姆答侂娐?，用于在所述第一浮動?xùn)派系碾妷航频扔谒龅诙訓(xùn)派系碾妷簳r、使所述浮動?xùn)烹娐愤_到一穩(wěn)態(tài)條件，使得所述輸出電壓近似等于所述輸入設(shè)定電壓。
7.一種浮動?xùn)烹娐?，包括a)其上存儲電荷的第一浮動?xùn)?；b)其上存儲電荷的第二浮動?xùn)?，其中所述第一和第二浮動?xùn)胖g的電荷能級之差是輸入設(shè)定電壓的預(yù)定函數(shù)，所述輸入設(shè)定電壓在設(shè)置模式期間電容性耦合到所述第一浮動?xùn)牛籧)耦合在所述第一和第二浮動?xùn)胖g的第一電路，用于在讀取模式期間把所述第一浮動?xùn)派系碾妷汉退龅诙訓(xùn)派系碾妷合啾容^、并用于生成一輸出電壓，所述第一電路包括包括第一、第二、第三和第四晶體管的差分級，每個所述晶體管都有一柵極以及第一和第二端子，其中所述第一浮動?xùn)攀撬龅谝痪w管的柵極，所述第二浮動?xùn)攀撬龅诙w管的柵極，所述第一和第二晶體管的第一端子耦合在一起，所述第一和第三晶體管的第二端子耦合在一起、還進一步耦合到所述第三和第四晶體管的柵極，所述第二和第四晶體管的第二端子耦合在一起，所述第三和第四晶體管的第一端子耦合在一起；以及包括第五晶體管、電流源和補償電容器的增益級，所述第五晶體管具有一柵極以及第一和第二端子，其中所述第五晶體管的柵極耦合到所述第二和第四晶體管的第二端子，所述第五晶體管的第一端子耦合到所述第三和第四晶體管的第一端子，所述第五晶體管的第二端子耦合到所述電流源，所述補償電容器耦合在所述第五晶體管的柵極和第二端子之間；以及d)反饋電路，其包括一電容器，該電容器在所述讀取模式期間耦合在所述第一浮動?xùn)乓约八龅谖寰w管的第二端子和所述電流源的連接點之間，用于在所述第一浮動?xùn)派系碾妷航频扔谒龅诙訓(xùn)派系碾妷簳r，使所述浮動?xùn)烹娐愤_到一穩(wěn)態(tài)條件，使所述輸出電壓近似等于所述輸入設(shè)定電壓。
8.一種浮動?xùn)烹娐?，包括a)在設(shè)置模式期間其上存儲一電荷的浮動?xùn)牛鲭姾墒且蝗我廨斎朐O(shè)定電壓的函數(shù)；b)耦合到所述浮動?xùn)诺牡谝浑娐罚糜谠谧x取模式期間把所述浮動?xùn)派系碾妷汉偷谝浑妷合啾容^、并用于生成一輸出電壓；以及c)用于在所述讀取模式期間把所述第一電路電容性耦合到所述浮動?xùn)诺姆答侂娐?，使所述浮動?xùn)烹娐愤_到一穩(wěn)態(tài)條件，使得所述輸出電壓近似等于所述輸入設(shè)定電壓、但極性相反。
9.如權(quán)利要求8所述的浮動?xùn)烹娐?，其特征在于，所述反饋電路包括耦合在所述第一浮動?xùn)藕退龅谝浑娐分g的電容器。
10.如權(quán)利要求8所述的浮動?xùn)烹娐?，其特征在于，所述第一電壓是地電壓，所述浮動?xùn)烹娐吩谒龈訓(xùn)派系碾妷航频扔诹惴鼤r達到一穩(wěn)態(tài)條件，使得所述輸出電壓近似等于所述輸入設(shè)定電壓的負值。
11.如權(quán)利要求8所述的浮動?xùn)烹娐?，其特征在于，所述第一電路包括包括第一、第二、第三和第四晶體管的差分級，每個所述晶體管都有一柵極以及第一和第二端子，其中所述浮動?xùn)攀撬龅谝痪w管的柵極，所述第二晶體管的柵極耦合到所述第一電壓，所述第一和第二晶體管的第一端子耦合在一起，所述第一和第三晶體管的第二端子耦合在一起、還進一步耦合到所述第三和第四晶體管的柵極，所述第二和第四晶體管的第二端子耦合在一起，所述第三和第四晶體管的第一端子耦合在一起；以及包括第五晶體管、電流源和補償電容器的增益級，所述第五晶體管具有一柵極以及第一和第二端子，其中所述第五晶體管的柵極耦合到所述第二和第四晶體管的第二端子，所述第五晶體管的第一端子耦合到所述第三和第四晶體管的第一端子，所述第五晶體管的第二端子耦合到所述電流源和所述反饋電路，所述補償電容器耦合在所述第五晶體管的柵極和第二端子之間。
12.一種浮動?xùn)烹娐罚╝)具有在設(shè)置模式期間被編程的電壓的浮動?xùn)?，所述電壓是輸入設(shè)定電壓的函數(shù)；b)耦合到所述浮動?xùn)诺牡谝浑娐?，用于在讀取模式期間把所述浮動?xùn)派系碾妷汉土惴啾容^、并用于生成一輸出電壓；以及c)用于在所述讀取模式期間把所述第一電路電容性耦合到所述浮動?xùn)诺姆答侂娐?，用于在所述浮動?xùn)派系碾妷航频扔诹惴鼤r、使所述浮動?xùn)烹娐愤_到一穩(wěn)態(tài)條件，使得所述輸出電壓近似等于所述輸入設(shè)定電壓的負值。
13.一種浮動?xùn)烹娐?，包括a)在設(shè)置模式期間其上存儲一電荷的浮動?xùn)?，所述電荷是輸入設(shè)定電壓的函數(shù)；b)耦合到所述浮動?xùn)诺牡谝浑娐?，用于在讀取模式期間把所述浮動?xùn)派系碾妷汉土惴啾容^、并用于生成一輸出電壓，所述第一電路包括包括第一、第二、第三和第四晶體管的差分級，每個所述晶體管都有一柵極以及第一和第二端子，其中所述浮動?xùn)攀撬龅谝痪w管的柵極，所述第二晶體管的柵極耦合到所述第一電壓，所述第一和第二晶體管的第一端子耦合在一起，所述第一和第三晶體管的第二端子耦合在一起、還進一步耦合到所述第三和第四晶體管的柵極，所述第二和第四晶體管的第二端子耦合在一起，所述第三和第四晶體管的第一端子耦合在一起；以及包括第五晶體管、電流源和補償電容器的增益級，所述第五晶體管具有一柵極以及第一和第二端子，其中所述第五晶體管的柵極耦合到所述第二和第四晶體管的第二端子，所述第五晶體管的第一端子耦合到所述第三和第四晶體管的第一端子，所述第五晶體管的第二端子耦合到所述電流源，所述補償電容器耦合在所述第五晶體管的柵極和第二端子之間；以及c)反饋電路，其包括一電容器，該電容器在所述讀取模式期間耦合在所述浮動?xùn)乓约八龅谖寰w管的第二端子和所述電流源的連接點之間，用于在所述浮動?xùn)派系碾妷航频扔诹惴鼤r，使所述浮動?xùn)烹娐愤_到一穩(wěn)態(tài)條件，使所述輸出電壓近似等于所述輸入設(shè)定電壓的負值。
全文摘要
公開了讀取模式中的一浮動?xùn)烹娐罚摳訓(xùn)烹娐钒ㄖ辽僖粋€浮動?xùn)藕鸵荒M反饋電路。反饋電路使浮動?xùn)烹娐吩谧x取模式內(nèi)達到一穩(wěn)態(tài)條件，使得生成一參考電壓，該參考電壓是用來設(shè)置所述至少一個浮動?xùn)诺妮斎朐O(shè)定電壓的預(yù)定函數(shù)。在一優(yōu)選實施例中，所生成的參考電壓近似等于輸入設(shè)定電壓。
文檔編號G11C16/10GK1739163SQ200480002449
公開日2006年2月22日 申請日期2004年1月20日 優(yōu)先權(quán)日2003年1月21日
發(fā)明者W·歐文 申請人:愛克舍股份有限公司