專利名稱：集成半導(dǎo)體存儲器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有第一和第二存儲區(qū)的集成半導(dǎo)體存儲器。
不斷增加的軟件產(chǎn)品復(fù)雜度始終要求在計算機(jī)系統(tǒng)中必須執(zhí)行的大量的計算步驟。這也導(dǎo)致了必須處理日益增加的數(shù)據(jù)容量的必要性。為此，半導(dǎo)體工業(yè)試圖開發(fā)能夠存儲不斷增加的數(shù)據(jù)容量的集成半導(dǎo)體存儲器、例如DRAM(動態(tài)隨機(jī)存取存儲器)半導(dǎo)體存儲器。為此，集成半導(dǎo)體存儲器的存儲容量從一代存儲器到下一代存儲器不斷被擴(kuò)展。
由于與集成半導(dǎo)體存儲器的以前模式相比位于擴(kuò)展存儲區(qū)中的存儲單元具有較高的地址，所以至今增加的存儲容量要求集成半導(dǎo)體存儲器的地址空間也必須被擴(kuò)展。因此，選擇位于集成半導(dǎo)體存儲器的該區(qū)中的存儲單元需要附加的外部地址連接，通過該外部地址連接選擇擴(kuò)展存儲區(qū)中的存儲單元。
只要在計算機(jī)的主板(所謂的母板)上存在用于驅(qū)動集成半導(dǎo)體存儲器的足夠的地址連接，在計算機(jī)中使用這種集成半導(dǎo)體存儲器通常就沒有問題。這通常用于來自與集成半導(dǎo)體存儲器本身相同技術(shù)階段的計算機(jī)。同樣，在現(xiàn)代計算機(jī)中，為了存取集成半導(dǎo)體存儲器的存儲單元，控制電路(所謂的存儲控制器)將具有足夠數(shù)量的驅(qū)動器通道(driver Channel)，以便能夠驅(qū)動集成半導(dǎo)體存儲器的所有地址連接。
然而，如果在這樣的計算機(jī)中已經(jīng)安裝了最大存儲器擴(kuò)展，則通過利用新一代集成半導(dǎo)體存儲器來加強(qiáng)老一代計算機(jī)就出現(xiàn)了一些問題。通常，要么在這樣的計算機(jī)的母板上不再具有足夠的連接，以便使集成半導(dǎo)體存儲器與母板上的擴(kuò)展存儲區(qū)接觸，要么由于母板的存儲控制器用于驅(qū)動集成半導(dǎo)體存儲器的驅(qū)動器通道太少，所以使該母板的存儲控制器與新的存儲模塊不兼容。由于沒有更多的存儲控制器的驅(qū)動器通道可用于驅(qū)動最重要的地址連接(通常需要該地址連接用于存取擴(kuò)展存儲區(qū))，因此就不可能存取集成半導(dǎo)體存儲器的擴(kuò)展存儲區(qū)。計算機(jī)就不再能通過存儲器擴(kuò)展來加速。因此，需要一種計算機(jī)的存儲器擴(kuò)展，使得具有更大存儲容量的集成半導(dǎo)體存儲器以與計算機(jī)中至今存在的、具有較小存儲容量的半導(dǎo)體存儲器相同數(shù)量的外部地址連接來設(shè)法應(yīng)付。
使用存儲器芯片的另外的優(yōu)勢在于集成半導(dǎo)體存儲器的工業(yè)測試，在所述存儲器芯片中，在不需要必須驅(qū)動最重要的地址連接的情況下可能存取擴(kuò)展存儲區(qū)。測試集成半導(dǎo)體存儲器中所使用的測試系統(tǒng)的驅(qū)動器通道的數(shù)量也是有限的。由于這個限制，在制造過程結(jié)束時并行測試集成半導(dǎo)體儲器被限制?？梢圆⑿袦y試的集成半導(dǎo)體存儲器的數(shù)量降低，這在生產(chǎn)量中已經(jīng)成為了引人注意的負(fù)面效應(yīng)并且因此導(dǎo)致在部件交付時的時間損耗。
特別地，已經(jīng)發(fā)現(xiàn)測試具有擴(kuò)展存儲區(qū)的集成半導(dǎo)體存儲器的增加數(shù)目的存儲體存在問題。由于受限制的驅(qū)動器資源，附加存儲體的測試此處也變得越來越困難。因此，特定地址的測試至今必須被完全省略。因此，測試系統(tǒng)僅有限地發(fā)送位失效圖(bit fail map)，使得清楚地限制分析的存儲體相關(guān)簽名(bank-dependent signature)。處理這個問題的一種可能性當(dāng)前在于利用跳線或者其它附加硬件部件相繼連接相應(yīng)的地址連接。然而，使用附加硬件是解決該問題的一種非常費(fèi)事又非常復(fù)雜的解決辦法。
本發(fā)明的目標(biāo)是說明一種具有存儲器擴(kuò)展的集成半導(dǎo)體存儲器，其中可能存取擴(kuò)展存儲區(qū)中的存儲單元，而不需驅(qū)動半導(dǎo)體存儲器的附加的地址連接，所述附加的地址連接被設(shè)置在半導(dǎo)體存儲器的封裝處，以便存取擴(kuò)展存儲區(qū)中的存儲單元。此外，還說明了一種用于操作這種集成半導(dǎo)體存儲器的方法。
通過可以第一和第二存儲器配置來工作的集成半導(dǎo)體存儲器實(shí)現(xiàn)了涉及集成半導(dǎo)體存儲器的本發(fā)明。該集成半導(dǎo)體存儲器具有被布置在第一存儲區(qū)和第二存儲區(qū)中的存儲單元。所述集成半導(dǎo)體存儲器還包括用于存儲發(fā)信號位(signaling bit)的寄存器，用于標(biāo)識對第一或第二存儲區(qū)的存取。所述集成半導(dǎo)體存儲器具有用于施加第一地址信號的第一地址連接以及用于施加第二地址信號的第二地址連接，其中可以經(jīng)由第一地址信號選擇存取第一或者第二存儲區(qū)內(nèi)的存儲單元之一。所述集成半導(dǎo)體存儲器還具有用于控制集成半導(dǎo)體存儲器的控制電路。以這樣的方式構(gòu)造所述控制電路，使得該控制電路根據(jù)存在于半導(dǎo)體存儲器的第一存儲器配置中的第二地址連接處的第二地址信號來存取第一或者第二存儲區(qū)。以這樣的方式構(gòu)造所述控制電路，使得該控制電路根據(jù)集成半導(dǎo)體存儲器的第二存儲器配置中的發(fā)信號位的狀態(tài)來存取第一或者第二存儲區(qū)。
例如，如果存在于計算機(jī)母板上的存儲控制器并沒有足夠數(shù)量的驅(qū)動器通道用于尋址，以便存取位于擴(kuò)展存儲區(qū)中的存儲單元，那么以第二存儲器配置來操作集成半導(dǎo)體存儲器。在這種情況下，集成半導(dǎo)體存儲器的第二地址連接不能夠由存儲控制器驅(qū)動。根據(jù)本發(fā)明，通過在其第一地址連接處給集成半導(dǎo)體存儲器提供控制信號，存儲控制器存取集成半導(dǎo)體存儲器的第一或第二存儲區(qū)中的存儲單元，所述控制信號在集成半導(dǎo)體存儲器的寄存器中設(shè)置發(fā)信號位。在第二存儲器配置中，控制電路在每次存取存儲單元的同時檢查發(fā)信號位的狀態(tài)。如果設(shè)置了該發(fā)信號位，那么控制電路將存在于第一地址連接處的地址解釋為擴(kuò)展存儲區(qū)中的存儲單元的地址。因此，不再需要從外部驅(qū)動第二地址連接，例如像目前為止一樣通過存儲控制器來驅(qū)動以用于選擇第二存儲區(qū)中的存儲單元。在第二存儲器配置中，因此可以在很大程度上不依賴于母板上存在的硬件而使用根據(jù)本發(fā)明的集成半導(dǎo)體存儲器。
在擴(kuò)展方案中，集成半導(dǎo)體存儲器包括具有第一輸入連接和第二輸入連接的地址寄存器?？刂齐娐肪哂杏糜谳敵龅诙刂沸盘柕牡谝惠敵鲞B接。此外，第一地址連接的各個地址連接與地址寄存器的第一輸入連接的各個輸入連接信號連接。存在于第二地址連接處的第二地址信號被提供給第一存儲器配置中的地址寄存器的第二輸入連接。用于輸出第二地址信號的控制電路的第一輸出連接被連接到第二存儲器配置中的地址寄存器的第二輸入連接。
在集成半導(dǎo)體存儲器的擴(kuò)展方案中，控制電路包括用于施加配置信號的輸入連接，所述配置信號用于初始化第一或者第二存儲器配置中的集成半導(dǎo)體存儲器。以這樣的方式構(gòu)造控制電路，使得當(dāng)根據(jù)配置信號的狀態(tài)來驅(qū)動控制電路的輸入連接時，控制電路操作第一或者第二存儲器配置中的集成半導(dǎo)體存儲器。
根據(jù)集成半導(dǎo)體存儲器的另一特征，以這樣的方式構(gòu)造控制電路，使得如果第二地址信號存在于具有電勢狀態(tài)的第二地址連接，則控制電路操作第二存儲器配置中的集成半導(dǎo)體存儲器。
根據(jù)集成半導(dǎo)體存儲器的實(shí)施例的另一變型，第二地址連接被連接到用于經(jīng)由晶體管或者偏壓電阻器來施加電勢狀態(tài)的連接。
在另一實(shí)施例中，所述集成半導(dǎo)體存儲器包括可控開關(guān)?？刂齐娐钒ㄓ糜谳敵隹刂菩盘栆钥刂瓶煽亻_關(guān)的第二輸出連接。在第一存儲器配置中，存在于第二地址連接處的第二地址信號經(jīng)由可控開關(guān)被提供給地址寄存器的第二輸入連接。在第二存儲器配置中，控制電路的第一輸出連接被連接到用于經(jīng)由可控開關(guān)輸出第二地址信號的控制電路的第一輸出連接。
根據(jù)另一實(shí)施例，以這樣的方式構(gòu)造控制電路，使得，在第二存儲器配置中，當(dāng)?shù)谝坏刂愤B接由控制信號的第一狀態(tài)驅(qū)動時，以第一狀態(tài)設(shè)置寄存器中的發(fā)信號位，而如果第一地址連接由控制信號的第二狀態(tài)驅(qū)動時，以第二狀態(tài)設(shè)置該發(fā)信號位。在這種布置中，寄存器優(yōu)選被構(gòu)造成DRAM半導(dǎo)體存儲器的模式寄存器。
在下文中，描述了一種用于操作集成半導(dǎo)體存儲器的方法。該方法規(guī)定使用可以第一存儲器配置和第二存儲器配置來工作的集成半導(dǎo)體存儲器。所使用的集成半導(dǎo)體存儲器具有位于第一存儲區(qū)和第二存儲區(qū)中的存儲單元。所述集成半導(dǎo)體存儲器具有用于施加第一地址信號的第一地址連接和用于施加第二地址信號的第二地址連接。在第一存儲器配置中，可以通過將第一地址信號施加到第一地址連接和通過將第二地址信號施加到第二地址連接來選擇第一或者第二存儲區(qū)中的存儲單元之一。在第二存儲器配置中，可以通過將控制信號施加到第一地址連接來設(shè)置模式寄存器中的發(fā)信號位，利用所述發(fā)信號位可以選擇存取第一或者第二存儲區(qū)。如果不能夠由存儲控制器在其第二地址連接處驅(qū)動集成半導(dǎo)體存儲器，那么構(gòu)造該集成半導(dǎo)體存儲器用于以第二存儲器配置工作。如果想要存取第一存儲區(qū)，那么在集成半導(dǎo)體存儲器的模式寄存器中以第一狀態(tài)來設(shè)置發(fā)信號位。相反，如果想要存取第二存儲區(qū)，那么在集成半導(dǎo)體存儲器的模式寄存器中以第二狀態(tài)來設(shè)置發(fā)信號位。接著，利用第一地址信號來驅(qū)動第一地址連接，用于選擇第二存儲區(qū)中的存儲單元。接著，從所選存儲單元中讀出數(shù)據(jù)項(xiàng)，或者將數(shù)據(jù)項(xiàng)寫入所選存儲單元中。
根據(jù)用于操作集成半導(dǎo)體存儲器的方法的擴(kuò)展方案，通過將第二地址連接連接到電壓電勢，在第二存儲器配置中初始化集成半導(dǎo)體存儲器。
在根據(jù)本發(fā)明的用于操作集成半導(dǎo)體存儲器的方法的另一實(shí)施例中，通過利用配置信號的第一狀態(tài)來驅(qū)動集成半導(dǎo)體存儲器的控制電路，以第一存儲器配置初始化集成半導(dǎo)體存儲器。通過利用配置信號的第二狀態(tài)來驅(qū)動集成半導(dǎo)體存儲器的控制電路，以第二存儲器配置初始化集成半導(dǎo)體存儲器。
在下文中，將通過示出了本發(fā)明示例性實(shí)施例的附圖來詳細(xì)闡述本發(fā)明，并且其中

圖1示出了具有根據(jù)本發(fā)明實(shí)施例的集成半導(dǎo)體存儲器的計算機(jī)的母板；圖2示出了由存儲控制器驅(qū)動的集成半導(dǎo)體存儲器；圖3示出了用于執(zhí)行根據(jù)本發(fā)明的集成半導(dǎo)體存儲器的初始化的流程圖；圖4示出了用于在根據(jù)本發(fā)明的集成半導(dǎo)體存儲器上執(zhí)行存儲器存取的流程圖；圖1示出了包含集成半導(dǎo)體存儲器100、BIOS存儲器200、處理器300以及存儲控制器400的計算機(jī)的母板1，所述集成半導(dǎo)體存儲器100例如被構(gòu)造為DRAM存儲器?？梢栽诘谝缓偷诙鎯^(qū)中操作集成半導(dǎo)體存儲器。集成半導(dǎo)體存儲器100包括地址寄存器10，所述地址寄存器10具有用于施加第一地址信號AS1a、...、AS1n的第一輸入連接E0、E1、...、En、En+1和用于施加第二地址信號AS2的第二輸入連接En+1。地址寄存器10驅(qū)動列譯碼器20和行譯碼器30。通過行和列譯碼器，可以選擇位于第一存儲區(qū)40a或第二存儲區(qū)40b中的存儲單元SZ。
在圖1中，例如，DRAM存儲單元SZ被示在第一存儲區(qū)40a中。存儲單元包括與存儲電容器44和位線42連接的選擇晶體管43。存儲電容器44被連接到參考電勢45。選擇晶體管43經(jīng)由其控制連接被連接到字線41。例如，如果存儲單元SZ被選擇，為了讀入或者讀出信息，就這樣調(diào)節(jié)被連接到存儲單元的選擇晶體管43的字線41上的電勢，以致選擇晶體管43被切換到其導(dǎo)通狀態(tài)。結(jié)果，電容器44以低阻抗被連接到位線42。在讀取過程期間，被存儲在電容器中的電荷流走。在寫入過程期間，存儲電容器經(jīng)由位線被充電。被存儲在存儲電容器中的電荷代表所存儲的信息?？梢越?jīng)由雙向數(shù)據(jù)連接DIO讀入或讀出信息。
集成半導(dǎo)體存儲器100還包括控制電路50和可控開關(guān)60?？煽亻_關(guān)60可在第一開關(guān)位置61和第二開關(guān)位置62工作。在第一開關(guān)位置61，可控開關(guān)60將控制電路50的第一輸出連接SA1連接到地址寄存器10的第二輸入連接En+1。在第二開關(guān)位置62，可控開關(guān)60將第二地址連接An+1連接到地址寄存器10的第二輸入連接En+1。通過由控制電路50在第二輸出連接SA2處提供的控制信號S可以控制可控開關(guān)。此外，控制電路50具有輸入連接SE，用于施加配置信號SK并用于施加控制信號RD和WR，所述配置信號SK、控制信號RD和WR由存儲控制器400在其輸出處產(chǎn)生。
利用經(jīng)由控制連接S400來自處理器300的存取信號ZS來驅(qū)動存儲控制器。所述存儲控制器是處理器和半導(dǎo)體存儲器之間的接口，并且根據(jù)處理器的驅(qū)動來處理半導(dǎo)體存儲區(qū)的控制。存儲控制器包括控制電路410和寄存器420?？刂齐娐?10產(chǎn)生配置信號SK，利用配置信號SK控制器可以選擇是否在第一或者第二存儲器配置中操作存儲器；和另外的控制信號RD和WR，用于激活集成半導(dǎo)體存儲器的存儲單元的讀和寫存取。存儲控制器還具有輸出地址連接M0、M1、...、Mn，用于產(chǎn)生第一地址信號AS1a、...、AS1n，所述第一地址信號AS1a、...、AS1n經(jīng)由地址總線500被提供給半導(dǎo)體存儲器100的第一地址連接A0、A1、...、An。
后一代的存儲控制器另外具有用于產(chǎn)生第二地址信號AS2的另一輸出地址連接Mn+1，所述第二地址信號AS2驅(qū)動集成半導(dǎo)體存儲器的第二地址連接An+1。在這種情況下，可以第一存儲器配置來操作集成半導(dǎo)體存儲器。存儲控制器可以使用地址信號AS2，用于選擇存取第一存儲區(qū)40a還是第二擴(kuò)展存儲區(qū)40b、例如附加存儲體。圖1中虛線示出了第一存儲器配置中的集成半導(dǎo)體存儲器的操作。
當(dāng)以第二存儲器配置來操作半導(dǎo)體存儲器時，集成半導(dǎo)體存儲器的連接An+1沒有由存儲控制器來驅(qū)動。當(dāng)在計算機(jī)的母板上使用根據(jù)本發(fā)明的集成半導(dǎo)體存儲器時，出現(xiàn)這種情況，該集成半導(dǎo)體存儲器的存儲控制器并不具有必要數(shù)量的輸出地址連接。在這種情況下，存儲控制器的輸出地址連接Mn+1(圖1中虛線示出)并不存在。
圖2示出了根據(jù)本發(fā)明另一實(shí)施例的集成半導(dǎo)體存儲器100。該集成半導(dǎo)體存儲器100位于計算機(jī)的母板上。為了簡化起見，此處僅示出了存儲控制器400作為母板的部件。如果存儲控制器的輸出地址連接與集成半導(dǎo)體存儲器兼容，那么在圖1示出的情況下，半導(dǎo)體存儲器的第二地址連接An+1也與存儲控制器的輸出地址連接Mn+1相連。然而，如果相對地址連接沒有兼容性，那么在集成半導(dǎo)體存儲器的該實(shí)施例中，第二地址連接An+1被連接到用于經(jīng)由晶體管T施加參考電勢Vss的連接M。該參考電勢例如可以是接地電勢。還可以可選地通過偏壓電阻器R替代晶體管T。在該實(shí)施例中，控制電路的輸入連接SE不是通過配置信號SK來驅(qū)動而是通過讀和寫命令RD和WR來驅(qū)動。
圖3示出了根據(jù)圖1和圖2的兩個實(shí)施例的集成半導(dǎo)體存儲器的初始化。下文中使用的參考符號可在圖1和圖2中找到。
在集成半導(dǎo)體存儲器的讀或?qū)懺L問之前，必須初始化集成半導(dǎo)體存儲器。初始化說明了半導(dǎo)體存儲器以第一還是以第二存儲器配置來工作。當(dāng)計算機(jī)或者半導(dǎo)體存儲器分別被啟動時，處理器檢查說明存儲器配置的、BIOS存儲器200中的位，集成半導(dǎo)體存儲器以該存儲器配置來工作。例如，如果BIOS存儲器中的相應(yīng)位具有二進(jìn)制狀態(tài)“0”，那么集成半導(dǎo)體存儲器以第一存儲器配置工作。相反，如果BIOS存儲器中的相應(yīng)位被設(shè)置、也就是說具有二進(jìn)制狀態(tài)“1”，那么集成半導(dǎo)體存儲器以第二存儲器配置工作。然后，存儲器配置被指示給集成半導(dǎo)體存儲器本身和存儲控制器。
處理器通過將相應(yīng)信息項(xiàng)寫入寄存器420來將存儲器配置指示給存儲控制器。例如，處于寄存器420中的位置處的二進(jìn)制狀態(tài)“0”的位標(biāo)記了集成半導(dǎo)體存儲器以第。一存儲器配置工作，而二進(jìn)制狀態(tài)“1”指示了半導(dǎo)體存儲器以第二存儲器配置操作。
為了將存儲器配置指示給集成半導(dǎo)體存儲器，根據(jù)圖1的實(shí)施例，利用來自輸入連接SE處的存儲控制器的配置信號SK來驅(qū)動該集成半導(dǎo)體存儲器。為此，存儲控制器首先評估寄存器420，關(guān)于存儲器配置的信息項(xiàng)已經(jīng)通過處理器300被寫入所述寄存器420中。根據(jù)其中半導(dǎo)體存儲器將一起來工作的存儲器配置，存儲控制器利用配置信號SK的相應(yīng)狀態(tài)來驅(qū)動控制電路50。
當(dāng)計算機(jī)或者半導(dǎo)體存儲器分別被啟動時，控制電路50檢查其是由配置信號SK的第一狀態(tài)還是第二狀態(tài)來驅(qū)動。如果控制電路50是由配置信號的第一狀態(tài)來驅(qū)動，則集成半導(dǎo)體存儲器以第一存儲器配置來工作。如果控制電路50是由配置信號的第二狀態(tài)來驅(qū)動，則集成半導(dǎo)體存儲器以第二存儲器配置來工作。
根據(jù)圖2中所示的實(shí)施例，當(dāng)計算機(jī)或者半導(dǎo)體存儲器分別被啟動時，控制電路50檢查存在于第二地址連接An+1處的電勢。如果集成半導(dǎo)體存儲器以第一存儲器配置工作，則第二地址連接An+1被連接到為了該目的而設(shè)置在存儲控制器處的輸出地址連接Mn+1。在這種情況下，第二地址連接An+1由存儲控制器電勢(MC電勢)來驅(qū)動，所述存儲控制器電勢標(biāo)識了第一存儲器配置。然而，如果半導(dǎo)體存儲器以第二存儲器配置來工作，那么第二地址連接An+1沒有被連接到存儲控制器的輸出地址連接Mn+1。根據(jù)圖2的實(shí)施例，第二地址連接An+1通過開關(guān)晶體管T被連接到參考電勢Vss，所述開關(guān)晶體管T被控制導(dǎo)通，或者第二地址連接An+1通過偏壓電阻器R被連接到參考電勢Vss。因此在啟動期間，如果控制電路分別檢測參考電勢或者減去偏壓電阻器R兩端的或開關(guān)晶體管T兩端的相應(yīng)電壓降的參考電勢，則控制電路以第二存儲器配置來操作集成半導(dǎo)體存儲器。
如果集成半導(dǎo)體存儲器以第一存儲器配置來工作，則控制電路50在控制信號S的輔助下將可控開關(guān)60控制到第一開關(guān)位置61，使得地址寄存器10的第二輸入連接En+1與集成半導(dǎo)體存儲器的第二外部地址連接An+1信號連接。
如果集成半導(dǎo)體存儲器以第二存儲器配置來工作，則在由存儲控制器400以配置信號SK的第二狀態(tài)驅(qū)動控制電路50之后，或者在檢測第二地址連接An+1處的相應(yīng)電勢狀態(tài)之后，控制電路50產(chǎn)生具有一種狀態(tài)的控制信號S，使得可控開關(guān)60被控制到第二開關(guān)位置62。在第二開關(guān)位置62，地址寄存器10的輸入連接En+1與控制電路50的第一輸出連接SA1連接。
圖4被用于描述根據(jù)本發(fā)明的集成半導(dǎo)體存儲器在第一和第二存儲器配置中的操作。在第一存儲器配置中，由于存儲控制器相對可用的驅(qū)動器通道數(shù)目與半導(dǎo)體存儲器芯片兼容，所以所有外部地址連接A0、...、An+1由存儲控制器的輸出地址連接M0、...、Mn+1驅(qū)動。存儲控制器因此可以通過其輸出地址連接來尋址第一和第二存儲區(qū)的每個存儲單元。在這種布置中，其輸出地址連接Mn+1處的地址信號的狀態(tài)說明了是第一存儲區(qū)或者第一存儲體40a還是第二存儲區(qū)或者第二存儲體40b分別正在被存取。輸出地址連接M0、...、Mn處的地址信號的狀態(tài)說明了兩個存儲區(qū)40a或者40b之一內(nèi)的哪個存儲單元正在被存取。
如果由于總線500的可用驅(qū)動器通道數(shù)目受到限制或者由于存儲控制器的輸出地址連接的數(shù)目受到限制而不能利用第二地址信號AS2經(jīng)由存儲控制器驅(qū)動第二地址連接An+1，也就是說例如當(dāng)不存在輸出地址連接Mn+1時，那么集成半導(dǎo)體存儲器以第二存儲器配置來工作。在這種配置中，處理器像以前一樣存取其邏輯地址區(qū)。如果存儲控制器首先以第二存儲器配置來配置并經(jīng)由控制連接S400從處理器接收用于第一存儲區(qū)的存取命令ZS，那么存儲控制器就在半導(dǎo)體存儲器的寄存器51內(nèi)以第一狀態(tài)設(shè)置發(fā)信號位，所述第一狀態(tài)指示控制電路50存取第一存儲區(qū)。正如在第一存儲器配置中一樣，第一地址連接A0、...、An由存儲控制器的輸出地址連接M0、...、Mn來驅(qū)動，用于選擇第一存儲區(qū)中的存儲單元。
在存儲控制器的控制連接S400已經(jīng)由處理器的存取信號SZ驅(qū)動之后，如果存儲控制器發(fā)現(xiàn)其打算存取第二存儲區(qū)中的存儲單元，存儲控制器就在半導(dǎo)體存儲器的寄存器51內(nèi)以第二狀態(tài)設(shè)置發(fā)信號位，所述第二狀態(tài)指示控制電路50存取第二存儲區(qū)。第一地址連接A0、...、An由存儲控制器的輸出地址連接M0、...、Mn來驅(qū)動，用于選擇第二存儲區(qū)內(nèi)的存儲單元。
因此當(dāng)集成半導(dǎo)體存儲器以第二存儲器配置來工作時，第二地址信號AS2不是由存儲控制器直接產(chǎn)生，而是控制電路50在第一輸出連接AS1處產(chǎn)生第二地址信號AS2。因此，由于在第一和第二存儲器配置中，地址寄存器10的所有輸入連接E0、...、En+1均由地址信號AS1a、...、AS1n、AS2來驅(qū)動，所以由它驅(qū)動的地址寄存器10和所有其它電路部件、諸如列譯碼器20或者行譯碼器30可獨(dú)立于第一或者第二存儲器配置來工作。
第二地址信號AS2通常代表位信息項(xiàng)。如果寄存器51中的發(fā)信號位已經(jīng)由存儲控制器設(shè)置成第一狀態(tài)，那么控制電路例如產(chǎn)生具有二進(jìn)制“0”的第二地址信號，或者如果寄存器51中的發(fā)信號位已經(jīng)由存儲控制器設(shè)置成第二狀態(tài)，那么控制電路產(chǎn)生具有二進(jìn)制“1”的第二地址信號。
模式寄存器或者擴(kuò)展模式寄存器優(yōu)選地被用作寄存器51。為了在這個寄存器內(nèi)設(shè)置發(fā)信號位，存儲控制器發(fā)送特殊命令(所謂的模式寄存器設(shè)置命令或者擴(kuò)展模式寄存器設(shè)置命令)。這是通常通過存儲控制器被施加到地址連接A0、...、An的位序列。
提供用于與根據(jù)本發(fā)明的存儲器交互的專用程序也是可能的，所述專用程序控制第一或第二存儲區(qū)的存取。該軟件主要控制已經(jīng)在存儲控制器中存在的寄存器的存取，所述寄存器被用于執(zhí)行模式寄存器設(shè)置命令。因此，該軟件規(guī)定在第一和第二存儲區(qū)之間切換。該第二存儲區(qū)可被用作例如快速RAM盤。
同樣，也可以控制對第二存儲區(qū)的存取，并可通過操作系統(tǒng)有利地使用對第二存儲區(qū)的存取。在這種布置中，可以使用已經(jīng)存在的操作系統(tǒng)的實(shí)施方案。僅有的改變涉及第一和第二存儲區(qū)之間的切換命令、也就是說例如模式寄存器設(shè)置命令。
目前，存儲單元陣列內(nèi)的未使用的存儲區(qū)由操作系統(tǒng)轉(zhuǎn)移至硬盤，使得其它程序因此可用。盡管該方法擴(kuò)展了可用的存儲區(qū)，但是具有以下劣勢，即由于對硬盤的存取時間通常相對較長，因此存取非常慢。在根據(jù)本發(fā)明的集成半導(dǎo)體存儲器中，未使用的存儲器可以由操作系統(tǒng)轉(zhuǎn)移到例如第二存儲區(qū)。結(jié)果，不再需要硬盤存取。替代硬盤存取，使用單個命令(例如模式寄存器設(shè)置命令)來切換到第二存儲區(qū)。因此不再需要轉(zhuǎn)移或者移動存儲器內(nèi)容，這顯著地減少了存取時間。
參考符號列表1 主板(母板)10地址寄存器20列譯碼器30行譯碼器40存儲區(qū)41字線42位線43選擇晶體管44存儲電容器45用于施加參考電勢的連接50控制電路51模式寄存器60可控開關(guān)61，62開關(guān)位置100 集成半導(dǎo)體存儲器200 BIOS存儲器300 處理器400 存儲控制器(MC)410 控制電路420 寄存器500 地址總線AS地址信號WR寫信號RD讀信號ZS處理器的存取信號SK說明存儲器配置的信號SE控制電路的輸入連接M 用于尋址的MC的輸出連接A 地址連接E 地址寄存器的輸入連接SA控制電路的輸出信號
S 控制電路的控制信號DIO數(shù)據(jù)輸入/輸出連接T 晶體管R 偏壓電阻器Vss接地電勢SZ 存儲單元
權(quán)利要求
1.一種集成半導(dǎo)體存儲器，-所述集成半導(dǎo)體存儲器可以第一和第二存儲器配置來工作，-具有被布置在第一存儲區(qū)(40a)和第二存儲區(qū)(40b)中的存儲單元(SZ)，-具有用于存儲發(fā)信號位的寄存器(51)，所述發(fā)信號位用于標(biāo)識對所述第一或者第二存儲區(qū)的存取，-具有用于施加第一地址信號(AS1a、...、AS1n)的第一地址連接(A0、...、An)，其中可以經(jīng)由所述第一地址信號選擇存取所述第一或者第二存儲區(qū)內(nèi)的存儲單元之一，-具有用于施加第二地址信號(AS2)的第二地址連接(An+1)，-具有用于控制所述集成半導(dǎo)體存儲器的控制電路(50)，-其中，以這樣的方式構(gòu)造所述控制電路(50)，使得所述控制電路(50)根據(jù)存在于所述集成半導(dǎo)體存儲器的第一存儲器配置中的第二地址連接(An+1)處的第二地址信號(AS2)來存取所述第一或者第二存儲區(qū)，-其中，以這樣的方式構(gòu)造所述控制電路(50)，使得所述控制電路(50)根據(jù)所述集成半導(dǎo)體存儲器的第二存儲器配置中的發(fā)信號位的狀態(tài)來存取所述第一或者第二存儲區(qū)。
2.根據(jù)權(quán)利要求1所述的集成半導(dǎo)體存儲器，-具有帶有第一輸入連接(E0、...、En)和第二輸入連接(En+1)的地址寄存器(10)，-其中，所述控制電路(50)具有用于輸出所述第二地址信號(AS2)的第一輸出連接(SA1)，-其中，所述第一地址連接(A0、...、An)的各個地址連接與所述地址寄存器的第一輸入連接(E0、...、En)的各個輸入連接信號連接，-其中，存在于所述第二地址連接(An+1)處的第二地址信號(AS2)被提供給所述第一存儲器配置中的地址寄存器(10)的第二輸入連接(En+1)，-其中，用于輸出所述第二地址信號(AS2)的控制電路的第一輸出連接(SA1)被連接到所述第二存儲器配置中的地址寄存器(10)的第二輸入連接(En+1)。
3.根據(jù)權(quán)利要求1或2之一所述的集成半導(dǎo)體存儲器，-其中，所述控制電路(50)包括輸入連接(SE)，用于施加用于初始化所述第一或者第二存儲器配置中的集成半導(dǎo)體存儲器的配置信號(SK)，-其中，以這樣的方式構(gòu)造所述控制電路(50)，使得當(dāng)所述控制電路(50)的輸入連接(SE)根據(jù)所述配置信號的狀態(tài)來驅(qū)動時，所述控制電路(50)以所述第一或者第二存儲器配置來操作所述集成半導(dǎo)體存儲器。
4.根據(jù)權(quán)利要求1或2之一所述的集成半導(dǎo)體存儲器，其中，以這樣的方式構(gòu)造所述控制電路(50)，使得如果所述第二地址信號(AS2)存在于具有電勢狀態(tài)(Vss)的第二地址連接(An+1)處，則所述控制電路(50)以所述第二存儲器配置來操作所述集成半導(dǎo)體存儲器。
5.根據(jù)權(quán)利要求4所述的集成半導(dǎo)體存儲器，其中，所述第二地址連接(An+1)被連接到用于經(jīng)由晶體管(T)或者經(jīng)由偏壓電阻器(R)施加電勢狀態(tài)(Vss)的連接(M)。
6.根據(jù)權(quán)利要求5所述的集成半導(dǎo)體存儲器，其中，所述用于施加所述電勢狀態(tài)的連接(M)被構(gòu)造為用于施加接地電勢(VSS)的連接。
7.根據(jù)權(quán)利要求1至6之一所述的集成半導(dǎo)體存儲器，-其包括可控開關(guān)(60)，-其中，所述控制電路(50)包括用于輸出控制信號(S)的第二輸出連接(SA2)，所述控制信號(S)用于控制可控開關(guān)(60)，-其中，在所述第一存儲器配置中，存在于所述第二地址連接(An+1)處的第二地址信號(AS2)經(jīng)由所述可控開關(guān)被提供給所述地址寄存器(10)的第二輸入連接(En+1)，-其中，在所述第二存儲器配置中，所述控制電路(50)的第一輸出連接(SA1)被連接到用于經(jīng)由所述可控開關(guān)(60)輸出所述第二地址信號(AS2)的所述控制電路的第一輸出連接(SA1)。
8.根據(jù)權(quán)利要求1至7之一所述的集成半導(dǎo)體存儲器，其中，以這種方式構(gòu)造所述控制電路(50)，使得在所述第二存儲器配置中，當(dāng)所述第一地址連接(A0、...、An+1)由控制信號的第一狀態(tài)來驅(qū)動時，所述控制電路(50)在所述寄存器(51)中以第一狀態(tài)來設(shè)置所述發(fā)信號位，而如果所述第一地址連接(A0、...、An+1)由所述控制信號的第二狀態(tài)來驅(qū)動時，所述控制電路(50)以第二狀態(tài)來設(shè)置所述發(fā)信號位。
9.根據(jù)權(quán)利要求8所述的集成半導(dǎo)體存儲器，其中，所述寄存器被構(gòu)造為DRAM半導(dǎo)體存儲器的模式寄存器(51)。
10.一種用于操作集成半導(dǎo)體存儲器的方法，其包括以下步驟-提供可以第一存儲器配置和第二存儲器配置來工作的集成半導(dǎo)體存儲器，所述集成半導(dǎo)體存儲器具有位于第一存儲區(qū)(40a)和第二存儲區(qū)(40b)中的存儲單元，用于施加第一地址信號(AS1a、...、AS1n)的第一地址連接(A0、...、An)和用于施加第二地址信號(AS2)的第二地址連接(An+1)；其中，在所述第一存儲器配置中，通過將所述第一地址信號施加到所述第一地址連接和通過將所述第二地址信號施加到所述第二地址連接可以選擇所述第一或者第二存儲區(qū)中的存儲單元之一；并且其中，在所述第二存儲器配置中，模式寄存器(51)中的發(fā)信號位可以通過將控制信號施加到所述第一地址連接來設(shè)置，利用所述模式寄存器(51)中的發(fā)信號位可以選擇對所述第一或者第二存儲區(qū)的存取，-初始化用于以所述第二存儲器配置工作的集成半導(dǎo)體存儲器，-接著，在所述集成半導(dǎo)體存儲器的模式寄存器(51)中以第一狀態(tài)來設(shè)置發(fā)信號位，用于標(biāo)識對所述第一存儲區(qū)中的存儲單元的存取，或者在所述集成半導(dǎo)體存儲器的模式寄存器(51)中以第二狀態(tài)來設(shè)置所述發(fā)信號位，用于標(biāo)識對所述第二存儲區(qū)中的存儲單元的存取，-接著，利用第一地址信號(AS1a、...、AS1n)來驅(qū)動所述第一地址連接(A0、...、An)，用于選擇所述第二存儲區(qū)中的存儲單元，-接著，從所選存儲單元中讀出數(shù)據(jù)項(xiàng)，或者將數(shù)據(jù)項(xiàng)寫入所選存儲單元中。
11.根據(jù)權(quán)利要求10所述的用于操作集成半導(dǎo)體存儲器的方法，其包括以下步驟通過將所述第二地址連接(An+1)連接到電壓電勢(Vss)來初始化所述第二存儲器配置中的集成半導(dǎo)體存儲器。
12.根據(jù)權(quán)利要求10所述的用于操作集成半導(dǎo)體存儲器的方法，其包括以下步驟-通過以所述配置信號(SK)的第一狀態(tài)來驅(qū)動所述集成半導(dǎo)體存儲器的控制電路(50)來初始化所述第一存儲器配置中的集成半導(dǎo)體存儲器，-通過以所述配置信號(SK)的第二狀態(tài)來驅(qū)動所述集成半導(dǎo)體存儲器的控制電路(50)來初始化所述第二存儲器配置中的集成半導(dǎo)體存儲器。
全文摘要
一種集成半導(dǎo)體存儲器(100)包括第一存儲區(qū)(40a)、第二存儲區(qū)40b、和第一地址連接(A
文檔編號G11C11/408GK1875426SQ200480032438
公開日2006年12月6日 申請日期2004年10月29日 優(yōu)先權(quán)日2003年10月30日
發(fā)明者F·范夫洛克, J·卡爾朔伊爾, M·B·索默, C·施托肯 申請人:英飛凌科技股份公司