專利名稱：用于對(duì)非易失性存儲(chǔ)器陣列編程的方法、系統(tǒng)和電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及非易失性存儲(chǔ)器(“NVM”)單元的領(lǐng)域。更具體地說(shuō)，本發(fā)明涉及使用多相編程序列或算法來(lái)編程一個(gè)或多個(gè)NVM單元的系統(tǒng)、電路和方法。
背景技術(shù)：
非易失性存儲(chǔ)器(NVM)單元在大量的各種結(jié)構(gòu)中制造，包括但不限于如圖2A所示的多晶硅浮柵和如圖2B所示的氮化物只讀存儲(chǔ)器(“NROM”)。眾所周知，NVM單元的狀態(tài)可由其閾值電壓即柵-源電壓來(lái)定義和確定，在該閾值電壓上，該單元開(kāi)始明顯導(dǎo)通電流。
不同的閾值電壓范圍與不同的邏輯狀態(tài)相關(guān)，并且NVM單元的閾值電壓電平(level)可能與該單元的電荷儲(chǔ)存區(qū)中儲(chǔ)存的電荷(例如電子)量相關(guān)。圖1A是示出二進(jìn)制非易失性存儲(chǔ)器單元的可能閾值電壓分布的電壓分布曲線，其中垂直線表示與單元的每一個(gè)可能的狀態(tài)相關(guān)的邊界電壓值。具有低于EV電平的Vt的單元被稱為是被擦除驗(yàn)證的。具有高于PV的Vt的單元被稱為是被編程驗(yàn)證的。這兩個(gè)界限定義了可以在單元上進(jìn)行的編程和擦除序列的完成?？墒褂镁幊堂}沖的編程序列來(lái)驅(qū)動(dòng)高于PV的單元的Vt，而擦除序列可驅(qū)動(dòng)低于EV的單元的Vt。在圖1A中還可以看到表示讀取驗(yàn)證(RV)電平和中間編程驗(yàn)證電壓PVI的垂直線，該中間編程驗(yàn)證電壓PVI表示在編程驗(yàn)證閾值之前的區(qū)域的開(kāi)始。
圖1B是示出多電平非易失性存儲(chǔ)器單元(“MLC”)的電荷儲(chǔ)存區(qū)中的可能閾值電壓分布的電壓分布曲線，其中一組垂直線表示與單元的每一個(gè)可能的編程驗(yàn)證閾值電壓(PV00、PV01等)相關(guān)的邊界值，另一組垂直線表示與單元的每一個(gè)可能的編程狀態(tài)(RV00、RV01等)的讀取驗(yàn)證電平相關(guān)的邊界值，并且再另外一組表示用于與每個(gè)狀態(tài)相關(guān)的中間編程驗(yàn)證電壓(PVI00、PVI01等)的邊界值。
通過(guò)將一個(gè)或多個(gè)編程脈沖施加于NVM單元，可以增加儲(chǔ)存在該NVM單元的電荷儲(chǔ)存區(qū)中的電荷量。而通過(guò)將可以迫使減少該單元的電荷儲(chǔ)存區(qū)中的電荷的擦除脈沖施加給NVM單元，可以減少該單元中的電荷量，并且因而可以減少NVM的閾值電壓。
用于操作NVM單元(例如編程、讀取和擦除)的簡(jiǎn)單方法使用一個(gè)或多個(gè)參考結(jié)構(gòu)，如參考單元來(lái)產(chǎn)生參考電平(即PV、EV)。所述一個(gè)或多個(gè)參考結(jié)構(gòu)中的每一個(gè)可以與正在操作的存儲(chǔ)單元相比較，以便確定正在操作的存儲(chǔ)單元的條件或狀態(tài)。通常，為了確定NVM單元是否處于特定狀態(tài)，例如擦除、編程、或在多電平單元(“MLC”)的多個(gè)可能編程狀態(tài)中的一個(gè)狀態(tài)下編程，將該單元的閾值電平與參考結(jié)構(gòu)的閾值電平進(jìn)行比較，所述參考結(jié)構(gòu)的閾值電平被預(yù)設(shè)在或者公知為處于與正在測(cè)試的特定狀態(tài)相關(guān)的電壓電平上。。將NVM單元的閾值電壓與參考單元的閾值電壓進(jìn)行比較通常是使用讀出放大器來(lái)完成的。用于比較NVM的閾值電壓與一個(gè)或多個(gè)參考單元的閾值電壓以便確定NVM的單元狀態(tài)的各種技術(shù)是公知的。
當(dāng)將NVM單元編程到所希望的狀態(tài)時(shí)，可以將具有被設(shè)置在定義為用于給定狀態(tài)的“編程驗(yàn)證”電平的電壓電平的閾值電壓的參考單元與正在編程的單元的閾值電壓相比較，以便確定該正在被編程的單元的電荷儲(chǔ)存區(qū)或區(qū)域是否已經(jīng)被充分充電，以便被認(rèn)為是“被編程”在所希望的狀態(tài)。如果編程脈沖已經(jīng)施加于該單元之后，已經(jīng)確定該單元沒(méi)有被充分充電以使其閾值電壓處于與目標(biāo)編程狀態(tài)相關(guān)的“編程驗(yàn)證”電平(即相關(guān)參考單元的閾值電壓)或以上，該單元通常被施加另一編程脈沖，以設(shè)法將更多電荷注入到其電荷儲(chǔ)存區(qū)中。一旦單元的閾值達(dá)到或超過(guò)其正在被編程的“編程驗(yàn)證”電平，則不應(yīng)該給該單元施加另外的編程脈沖。
可以對(duì)NVM陣列內(nèi)的多組單元進(jìn)行同時(shí)編程。NVM單元組可由被編程到相同邏輯狀態(tài)的單元構(gòu)成，或者可以由被編程到幾個(gè)可能狀態(tài)的單元構(gòu)成，例如，可以是具有MLC陣列的情況。由于不是所有單元都具有對(duì)被編程的相同敏感性，因此這些單元可能不以相同速率編程。有些單元可能在被一起編程的同組單元中的其它單元之前達(dá)到目標(biāo)編程狀態(tài)。
對(duì)于提高NVM的性能的需求要求(dictate)使用更強(qiáng)編程脈沖的更積極的編程算法。更強(qiáng)的脈沖可能使NVM單元的Vt明顯改變，由此增加了不同單元對(duì)編程算法的響應(yīng)的變化。這被反映在編程尾部(tail)中，使用更積極的算法使其變得更大?？赡懿幌Ｍ蟮木幊涛膊浚?yàn)樗鼈兘档土薔VM單元的耐久性和保持圖形。
采用MLC陣列，情況更好。限定MLC單元中的給定邏輯狀態(tài)的電壓閾值邊界(例如兩個(gè)讀取電平之間)通常遠(yuǎn)遠(yuǎn)小于二進(jìn)制NVM單元的電壓閾值邊界?，F(xiàn)在參照?qǐng)D1B，其示出了MLC的四個(gè)區(qū)域，其中每個(gè)區(qū)域與MLC的編程狀態(tài)之一相關(guān)。由于在MLC中，潛在的閾值電壓的固定范圍(例如3V-9V)需要被分為幾個(gè)子范圍或區(qū)域，因此MLC中的每個(gè)子范圍或區(qū)域的尺寸通常小于二進(jìn)制NVM單元的區(qū)域，如從圖1A與1B的比較看出的。用于MLC陣列的編程算法可以考慮編程尾部應(yīng)該不超過(guò)其以上的讀取驗(yàn)證參考電平。
將編程算法的步驟減少到越來(lái)越少的步驟的簡(jiǎn)單方案不能保證PGM尾部電壓分布的類似減少。這是因?yàn)樵诤芏鄥?shù)(例如物理尺寸、電流路徑的電阻、同時(shí)需要編程脈沖的單元數(shù)量等)中的陣列非均勻性的實(shí)際限制。由于單元成組地被編程，因此每個(gè)單元經(jīng)歷的施加電壓可能在一定程度上不同于由電源輸送的脈沖電壓。
在半導(dǎo)體領(lǐng)域中，存在著對(duì)用于編程N(yùn)VM陣列中的NVM單元的改進(jìn)的系統(tǒng)、電路和方法的需求，所述NVM陣列具有對(duì)PGM速率更多的控制，由此具有對(duì)編程尾部(tail)的變化更多的控制。
用于對(duì)MLC單元進(jìn)行編程的算法是已知的。授予與本發(fā)明相同受讓人的、在2003年1月30日提交的美國(guó)專利申請(qǐng)系列號(hào)No.10/354050教導(dǎo)了用于MLC存儲(chǔ)器陣列的幾種編程算法。特此在本申請(qǐng)中引證這篇美國(guó)專利申請(qǐng)系列號(hào)No.10/354050的說(shuō)明書的全文作為參考。

發(fā)明內(nèi)容
本發(fā)明是一種用于對(duì)NVM陣列中的非易失性存儲(chǔ)器(“NVM”)單元進(jìn)行編程的方法、電路和系統(tǒng)。根據(jù)本發(fā)明的一些實(shí)施例，存儲(chǔ)器陣列的一個(gè)或多個(gè)NVM單元可使用控制器或編程電路來(lái)進(jìn)行編程，所述控制器或編程電路適于提供第一編程階段和第二編程階段，其中與第二編程階段相關(guān)的編程脈沖可導(dǎo)致較低的編程速度，因此可以導(dǎo)致較低的編程變化。
根據(jù)本發(fā)明的一些實(shí)施例，存儲(chǔ)器陣列的一個(gè)或多個(gè)NVM單元可使用控制器或編程電路來(lái)進(jìn)行編程，所述控制器或編程電路適于提供第一編程階段和第二編程階段，其中與第二編程階段相關(guān)的編程脈沖可以在具有較少的儲(chǔ)存電荷的單元中感應(yīng)出比在具有相對(duì)多的儲(chǔ)存電荷的單元中感應(yīng)的相對(duì)更大的閾值電壓變化。根據(jù)本發(fā)明的一些實(shí)施例，第二編程階段在第一階段編程之后可在具有相對(duì)較低的閾值電壓的單元中感應(yīng)相對(duì)更大的閾值電壓變化。
根據(jù)本發(fā)明的一些實(shí)施例，將要被編程到第一目標(biāo)閾值電壓電平的第一組NVM單元可以接收第一階段編程脈沖，直到第一組中的一個(gè)或多個(gè)單元到達(dá)或超過(guò)第一中間閾值電壓電平為止，之后第一組中的單元可接收第二階段編程脈沖，直到第一組中的一個(gè)或多個(gè)單元或者基本上所有單元都達(dá)到第一目標(biāo)閾值電壓為止。
根據(jù)本發(fā)明的一些實(shí)施例，可以用第一階段編程脈沖對(duì)將要編程到第二目標(biāo)閾值電壓電平的第二組NVM單元進(jìn)行編程，其中第一階段編程脈沖的初始電壓電平可對(duì)應(yīng)于與第一組單元的第二階段編程相關(guān)的初始電壓電平。第二組可以接收第一階段編程脈沖，直到第二組中的一個(gè)或多個(gè)單元達(dá)到或超過(guò)第二中間閾值電壓電平為止，之后第二組中的單元可以接收第二階段編程脈沖，直到第二組中的一個(gè)或多個(gè)單元或者基本上所有單元都達(dá)到第二目標(biāo)閾值電壓為止。
根據(jù)本發(fā)明的一些實(shí)施例，可以以與對(duì)上述第一和第二組介紹的相似和對(duì)應(yīng)的方式來(lái)將第三組NVM單元編程到第三目標(biāo)閾值電壓。這個(gè)過(guò)程可以擴(kuò)展到任意大量的單元組，與任意大量的目標(biāo)閾值電壓相關(guān)。
根據(jù)本發(fā)明的一些實(shí)施例，第一階段編程的特征在于向一組NVM單元的一個(gè)或多個(gè)NVM單元的端子施加遞增的編程脈沖，其與到該一個(gè)或多個(gè)NVM單元的柵極的基本上固定電壓的脈沖相一致(in concert with)。根據(jù)本發(fā)明的一些實(shí)施例，第二階段編程的特征在于向該組的一個(gè)或多個(gè)單元的端子施加基本上固定電壓的編程脈沖，其與遞增電壓的柵極脈沖相一致。根據(jù)本發(fā)明的可選擇的實(shí)施例，第二階段編程的特征在于向一個(gè)或多個(gè)單元的端子施加遞增電壓的編程脈沖，其與相對(duì)減少并且基本上固定電壓的柵極脈沖相一致。根據(jù)本發(fā)明的一些實(shí)施例，初始第二階段柵極和漏極電壓電平可以從第一階段期間的單元的驗(yàn)證過(guò)程推斷出來(lái)。


在本說(shuō)明書的結(jié)論部分中特別指出和明確申明了作為本發(fā)明的主題。但是，通過(guò)結(jié)合附圖來(lái)閱讀以下非限制性的詳細(xì)說(shuō)明可以更好地理解本發(fā)明的構(gòu)造和操作方法，以及其目的、特征和優(yōu)點(diǎn)，在附圖中圖1A是示出在二進(jìn)制非易失性存儲(chǔ)器單元的電荷儲(chǔ)存區(qū)中的可能閾值電壓分布的電壓分布曲線，其中垂直線表示對(duì)于單元的每一個(gè)可能編程狀態(tài)的與編程驗(yàn)證、讀取驗(yàn)證和中間編程驗(yàn)證電平相關(guān)的邊界值或電壓閾值電平；圖1B是示出在多電平非易失性存儲(chǔ)器單元(“MLC”)的電荷儲(chǔ)存區(qū)中的可能閾值電壓分布的電壓分布曲線，其中多組垂直線表示對(duì)于單元的每一個(gè)可能狀態(tài)的與編程驗(yàn)證、讀取驗(yàn)證和中間編程驗(yàn)證電平相關(guān)的邊界值或電壓閾值電平；圖2A是示出浮柵存儲(chǔ)器單元的側(cè)向剖面圖的方框圖；圖2B是示出具有兩個(gè)不同編程電荷儲(chǔ)存區(qū)的氮化物只讀存儲(chǔ)器(“NROM”)單元的側(cè)向剖面圖的方框圖；圖3示出用于編程N(yùn)VM單元陣列中的存儲(chǔ)器單元所需的控制器和相關(guān)電路的方框圖；圖4A是示出根據(jù)本發(fā)明一些實(shí)施例在第一編程階段期間將要施加于NVM單元的端子的編程脈沖(例如Vds)的可能設(shè)置的時(shí)域電壓曲線；圖4B是基本上與圖4A的曲線相對(duì)準(zhǔn)并且示出根據(jù)本發(fā)明一些實(shí)施例的對(duì)應(yīng)于第一階段編程脈沖的第一階段柵極脈沖(Vg)的可能設(shè)置的時(shí)域電壓曲線；圖4C是基本上與圖4A和4B的曲線在時(shí)間上相對(duì)準(zhǔn)并且示出接收?qǐng)D4A和4B的脈沖(例如Vds和Vg)的第一NVM單元的閾值電壓的變化的時(shí)域曲線；圖4D是基本上與圖4A和4B的曲線在時(shí)間上相對(duì)準(zhǔn)并且示出接收?qǐng)D4A和4B的脈沖的第二NVM單元的閾值電壓的變化，由此示出單元之間對(duì)同一組脈沖的響應(yīng)的可能變化的時(shí)域曲線；圖5A是示出作為根據(jù)本發(fā)明一些實(shí)施例的兩個(gè)階段編程方法的一部分的各個(gè)步驟的基本流程圖，通過(guò)所述步驟可以將一組NVM單元編程到中間電壓，然后編程到目標(biāo)閾值電壓；圖5B是示出作為圖5A的第一和第二編程階段的一部分的接收編程脈沖的第一NVM單元的閾值電壓的變化的曲線；圖5C是示出作為圖5A的第一和第二編程階段的一部分的接收編程脈沖的第二NVM單元的閾值電壓變化的曲線，并且該單元與圖5B的單元相比在響應(yīng)于第二階段編程脈沖時(shí)Vt具有相對(duì)更大的變化；圖6A是示出根據(jù)本發(fā)明一些實(shí)施例的將要施加于NVM單元的柵極脈沖(Vg)和編程脈沖(Vds)的兩條在時(shí)間上對(duì)準(zhǔn)的電壓曲線；圖6B是示出根據(jù)本發(fā)明另一些實(shí)施例的將要施加于NVM單元的柵極脈沖(Vg)和編程脈沖(Vds)的兩條在時(shí)間上對(duì)準(zhǔn)的電壓曲線；圖7示出兩組在時(shí)間上對(duì)準(zhǔn)的電壓曲線，每組表示根據(jù)本發(fā)明一些實(shí)施例將要施加于NVM單元的柵極脈沖(Vg)和編程脈沖(Vds)，其中第一組曲線示出將要施加于正在被編程到第一目標(biāo)閾值電壓(即第一編程狀態(tài))的NVM單元的脈沖，而第二組曲線示出將要施加于正在被編程到第二中間閾值電壓的NVM單元的脈沖，其中第二單元的初始Vds和Vg與第一單元的最終Vds和Vg相關(guān)；圖8是示出第一和第二NVM單元的閾值電壓的可能變化的第一和第二在時(shí)間上對(duì)準(zhǔn)的閾值電壓曲線，其中用圖7中的第一組曲線中示出的脈沖對(duì)第一NVM單元進(jìn)行編程，并且用圖7中的第二組曲線中示出的脈沖對(duì)第二NVM單元進(jìn)行編程。每個(gè)單元的目標(biāo)閾值電壓是該單元正在被編程到的編程驗(yàn)證閾值電壓，而中間閾值電壓可以是，但不是必須是，與給定的編程驗(yàn)證閾值電壓相關(guān)的讀取驗(yàn)證閾值電壓；圖9是示出根據(jù)本發(fā)明一些實(shí)施例的第一編程階段的步驟的流程圖；圖10A是示出根據(jù)本發(fā)明一些實(shí)施例的第二編程階段的步驟的流程圖；圖10B是示出根據(jù)本發(fā)明另一實(shí)施例的第二編程階段的步驟的流程圖。
應(yīng)該理解，為了這些非限制性說(shuō)明的簡(jiǎn)明和清楚，圖中所示的元件不必按比例繪制。例如，為了清楚起見(jiàn)，有些元件的尺寸可能相對(duì)于其它元件放大了。此外，當(dāng)適當(dāng)?shù)乜紤]時(shí)，參考標(biāo)記可能在附圖中重復(fù)出現(xiàn)，以表示相應(yīng)或相似的元件。
發(fā)明的詳細(xì)說(shuō)明在下面的詳細(xì)說(shuō)明中，為了提供發(fā)明的全面理解而闡述了大量的具體細(xì)節(jié)。但是，本領(lǐng)域普通技術(shù)人員應(yīng)該理解，在不需要這些具體細(xì)節(jié)的情況下也可以實(shí)施本發(fā)明。在其他情況下，為了避免使本發(fā)明不明確，不詳細(xì)介紹公知的方法和過(guò)程。
本發(fā)明是用于編程N(yùn)VM陣列中的非易失性存儲(chǔ)器(“NVM”)單元的方法、電路和系統(tǒng)。根據(jù)本發(fā)明的一些實(shí)施例，存儲(chǔ)器陣列的一個(gè)或多個(gè)NVM單元可使用控制器或編程電路來(lái)編程，所述控制器或編程電路適于提供第一編程階段和第二編程階段，其中與第二編程階段相關(guān)的編程脈沖在具有較少的儲(chǔ)存電荷的單元中比在具有相對(duì)多的儲(chǔ)存電荷的單元中感應(yīng)相對(duì)更大的閾值電壓變化。
根據(jù)本發(fā)明的一些實(shí)施例，將要被編程到第一目標(biāo)閾值電壓電平的第一組NVM單元可以接收第一階段編程脈沖，直到第一組中的一個(gè)或多個(gè)單元達(dá)到或超過(guò)第一中間閾值電壓電平為止，之后第一組中的單元可接收第二階段編程脈沖，直到第一組中的一個(gè)或多個(gè)單元或者基本上所有單元都達(dá)到第一目標(biāo)閾值電壓為止。
根據(jù)本發(fā)明的一些實(shí)施例，可以用第一階段編程脈沖對(duì)將要編程到第二目標(biāo)閾值電壓電平的第二組NVM單元進(jìn)行編程，其中該第一階段編程脈沖的初始電壓電平可對(duì)應(yīng)于與第一組單元的第二階段編程相關(guān)的初始電壓電平。第二組可以接收第一階段編程脈沖，直到第二組中的一個(gè)或多個(gè)單元達(dá)到或超過(guò)第二中間閾值電壓電平為止，之后第二組中的單元可接收第二階段編程脈沖，直到第二組中的一個(gè)或多個(gè)單元或者基本上所有單元都達(dá)到第二目標(biāo)閾值電壓為止。
根據(jù)本發(fā)明的一些實(shí)施例，可以以與對(duì)上述第一和第二組介紹的相似和對(duì)應(yīng)的方式來(lái)將第三組NVM單元編程到第三目標(biāo)閾值電壓。這個(gè)過(guò)程可以繼續(xù)，以完成將要被編程的大量的單元組。
根據(jù)本發(fā)明的一些實(shí)施例，第一階段編程的特征在于向一組NVM單元的一個(gè)或多個(gè)NVM單元的端子施加遞增的編程脈沖，其與到該一個(gè)或多個(gè)NVM單元的柵極的基本固定電壓的脈沖相一致。根據(jù)本發(fā)明的一些實(shí)施例，第二階段編程的特征在于向該組的一個(gè)或多個(gè)單元的端子施加基本上固定電壓的編程脈沖，其與遞增電壓的柵極脈沖相一致。根據(jù)本發(fā)明的可選擇的實(shí)施例，第二階段編程的特征在于向一個(gè)或多個(gè)單元的端子施加遞增電壓的編程脈沖，其與相對(duì)減少并且基本上固定電壓的柵極脈沖相一致。
現(xiàn)在參照?qǐng)D3，其示出了根據(jù)本發(fā)明一些實(shí)施例的連接到控制器110和連接到編程存儲(chǔ)器單元所需的相關(guān)電路的NVM單元陣列的方框圖。陣列100可以由單個(gè)儲(chǔ)存區(qū)NVM單元或多個(gè)儲(chǔ)存區(qū)(例如雙位)NVM單元構(gòu)成?？刂破?10可適于操作陣列100中的每個(gè)單元的每個(gè)電荷儲(chǔ)存區(qū)，如同雙電平NVM單元或如同多電平NVM單元。此外，該陣列可以是每個(gè)上述結(jié)構(gòu)中的多電平單元的陣列。
將被儲(chǔ)存在NVM陣列100上的數(shù)據(jù)可以首先被接收到緩沖器120(例如，靜態(tài)隨機(jī)存取存儲(chǔ)器-SRAM)中，然后可以被控制器110讀取，該控制器110可以通過(guò)命令電荷泵電路130產(chǎn)生對(duì)應(yīng)于將被儲(chǔ)存的數(shù)據(jù)的第一和第二階段編程脈沖來(lái)做出響應(yīng)?？刂破?10可以確定將把該數(shù)據(jù)儲(chǔ)存在NVM陣列100中的哪組NVM單元中以及將以哪種格式(例如雙電平/二進(jìn)制-電平，多電平格式)將該數(shù)據(jù)儲(chǔ)存在所選的一組單元中?？刂破?10可命令單元選擇和遮蔽電路140為電荷泵電路130提供對(duì)被選單元的存取?？刂破?10可使用編程驗(yàn)證電路150來(lái)確定單元何時(shí)到達(dá)或超過(guò)給定的閾值電壓，例如，與二進(jìn)制或MLC單元的邏輯狀態(tài)相關(guān)的最終目標(biāo)閾值電壓電平，或者與上述邏輯狀態(tài)相關(guān)的中間閾值電壓。
現(xiàn)在參見(jiàn)圖4A，其是示出了根據(jù)本發(fā)明一些實(shí)施例在第一編程階段期間將要施加于NVM單元的端子的編程脈沖(例如，Vds等)的可能設(shè)置的時(shí)域電壓曲線。而圖4B示出了基本上與圖4A的曲線相對(duì)準(zhǔn)的時(shí)域電壓曲線，表示根據(jù)本發(fā)明一些實(shí)施例的對(duì)應(yīng)于第一階段編程脈沖的第一階段柵極脈沖(Vg)的可能設(shè)置。如從這些曲線中可以看出的，根據(jù)本發(fā)明一些實(shí)施例的第一階段編程脈沖的特征在于與基本固定的柵極電壓(例如Vg＝9.5V)的脈沖相一致的遞增編程脈沖(例如Vsd)。為了清楚起見(jiàn)，未示出端子Vds和Vg的驗(yàn)證條件，但是本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解它們的存在。對(duì)于這兩組脈沖的上升和下降之間的準(zhǔn)確時(shí)間關(guān)系保持相同。
現(xiàn)在參照?qǐng)D4C，其是基本上與圖4A和4B的曲線在時(shí)間上相對(duì)準(zhǔn)并示出接收?qǐng)D4A和4B的脈沖的第一NVM單元的閾值電壓的變化的時(shí)域曲線。類似地，圖4D是基本上與圖4A和4B的曲線在時(shí)間上對(duì)準(zhǔn)并示出接收?qǐng)D4A和4B的脈沖的第二NVM單元的閾值電壓的變化的時(shí)域曲線。這些曲線，更具體地說(shuō)是它們之間的差異，示出了兩個(gè)單元如何不同地響應(yīng)同一組編程脈沖。因此，根據(jù)本發(fā)明的一些實(shí)施例，第一階段編程脈沖可施加于一個(gè)單元或一組單元，直到一個(gè)或多個(gè)單元達(dá)到中間閾值電平為止，如圖4A和4B所示。
定義為一個(gè)單元或一組單元的“中間閾值電壓電平”的實(shí)際閾值電壓取決于該單元將被充電到的編程狀態(tài)。例如，如果這個(gè)單元或這組單元將要被充電到由4.5V閾值電壓(編程驗(yàn)證電壓)定義的第一編程狀態(tài)，則目標(biāo)閾值電壓可以是4.5V，而中間閾值電壓可以是4.0V到4.5V之間的任意值。同樣地，如果這個(gè)單元或這組單元將要被充電到由6V閾值電壓(編程驗(yàn)證電壓)定義的第二編程狀態(tài)，則目標(biāo)閾值電壓可以是6V，而中間閾值電壓可以是5.5V到6V之間的任何值。
如從圖5A可以看到的，該圖5A示出了根據(jù)本發(fā)明一些實(shí)施例的作為兩階段編程方法的一部分可以將一組NVM單元編程到目標(biāo)閾值電壓的步驟的基本流程圖，一旦該組中的一個(gè)或多個(gè)單元已經(jīng)達(dá)到或超過(guò)對(duì)應(yīng)于這些單元將要被編程到的目標(biāo)閾值電壓電平的中間閾值電壓電平，則可以在第一階段編程脈沖之后跟隨第二階段編程脈沖。根據(jù)本發(fā)明一些實(shí)施例的第二階段編程脈沖可以在具有較少儲(chǔ)存電荷(即具有較低閾值電壓)的單元中比在具有相對(duì)多儲(chǔ)存電荷(即具有較高閾值電壓)的單元中產(chǎn)生相對(duì)更大的閾值電壓變化。
現(xiàn)在參照?qǐng)D5B，其中示出了表示作為圖5A中所示方法的第一和第二編程階段的一部分的接收編程脈沖的第一NVM單元的閾值電壓的變化的曲線，而圖5C是與圖5B時(shí)間/脈沖對(duì)準(zhǔn)的曲線，示出作為圖5A所示方法的第一和第二編程階段的一部分的接收編程脈沖的第二NVM單元的閾值電壓的變化。根據(jù)本發(fā)明的一些實(shí)施例，盡管圖5B所示的第一單元在第一編程階段可以比圖5C所示的第二單元更快地充電(即，響應(yīng)于每個(gè)編程脈沖吸收更多的電荷)，但是圖5C所示的第二單元在第二階段編程期間可以比第一單元更快地充電。就是說(shuō)，響應(yīng)于第二階段的每個(gè)編程脈沖，第二單元可以比第一單元吸收更多的電荷。根據(jù)本發(fā)明的一些實(shí)施例，第二階段編程脈沖可以適于感應(yīng)比第一階段編程脈沖感應(yīng)的場(chǎng)更弱的垂直場(chǎng)，并且由此第二階段編程脈沖可以在具有較少內(nèi)部?jī)?chǔ)存電荷的單元中感應(yīng)相對(duì)更多的電荷，所述內(nèi)部?jī)?chǔ)存的電荷可以用于抵消感應(yīng)的垂直場(chǎng)的部分。
現(xiàn)在參見(jiàn)圖6A，其中示出了根據(jù)本發(fā)明的一些實(shí)施例的兩個(gè)階段將要施加于NVM單元的柵極脈沖(Vg)和編程脈沖(Vds)的兩個(gè)在時(shí)間上對(duì)準(zhǔn)的電壓曲線。在第一編程階段期間，將要被編程到目標(biāo)閾值電壓電平的一組單元中的一個(gè)或多個(gè)單元可以接收遞增電壓的編程脈沖(Vds)，其與施加于該一個(gè)或多個(gè)NVM單元的柵極的基本固定電壓的脈沖相一致。一旦這組中的一個(gè)或多個(gè)單元達(dá)到或超過(guò)對(duì)應(yīng)于該組的目標(biāo)閾值電壓的中間電壓，則可以與遞增電壓的柵極脈沖相一致地施加基本固定電壓的第二階段編程脈沖。根據(jù)本發(fā)明的一些實(shí)施例，在第二階段期間編程脈沖的基本固定電壓可以處于與第一階段期間施加的最后編程脈沖相同的電壓電平上，或者處于與第一階段期間施加的最后編程脈沖呈函數(shù)關(guān)系的電壓電平上。
現(xiàn)在參見(jiàn)圖6B，其中示出了根據(jù)本發(fā)明的另一些實(shí)施例的將要施加于NVM單元的柵極脈沖(Vg)和編程脈沖(Vds)的兩條在時(shí)間上對(duì)準(zhǔn)的電壓曲線。圖6B的第一階段編程脈沖與圖6A的基本相同。然而，圖6B所示的第二階段編程脈沖示出了供替換的第二階段編程方案，其中編程脈沖(Vds)繼續(xù)增加，但是僅減少柵極脈沖的電壓電平。第二階段的Vg可以與第一階段中的Vg相關(guān)，而Vd增量可以在第一和第二階段之間變化。
根據(jù)本發(fā)明的一些實(shí)施例，將要被充電/編程到第一目標(biāo)閾值電壓的第一組單元接收第一階段編程脈沖，直到第一組中的一個(gè)或多個(gè)單元達(dá)到或超過(guò)對(duì)應(yīng)于第一目標(biāo)閾值電壓電平的第一中間閾值電壓電平為止。一旦第一組中的一個(gè)或多個(gè)單元達(dá)到或超過(guò)第一中間閾值電壓電平，則第一組中的一些單元或所有單元接收第二階段編程脈沖。根據(jù)本發(fā)明的另一些實(shí)施例，將要被編程到第二目標(biāo)閾值電壓電平的第二組單元可接收第一階段編程脈沖，其中第二組的編程第一階段編程脈沖的電壓電平是在第一階段編程期間施加于第一組單元的最終編程脈沖的函數(shù)。現(xiàn)在參見(jiàn)圖7，其中示出了兩組在時(shí)間上對(duì)準(zhǔn)的電壓曲線，每組示出了根據(jù)本發(fā)明一些實(shí)施例的將要施加于NVM單元的柵極脈沖(Vg)和編程脈沖(Vds)，其中第一組曲線示出將要施加于正被編程到第一目標(biāo)閾值電壓(即第一編程狀態(tài))的第一組單元中的NVM單元的脈沖，而第二組曲線示出將要施加于正被編程到第二目標(biāo)閾值電壓(即第二編程狀態(tài))的第二組單元中的NVM單元的脈沖。根據(jù)圖7所示的本發(fā)明的實(shí)施例，在第一組中的第一單元已經(jīng)完成其第一階段編程之后，第二組的第二單元可以開(kāi)始第一階段編程，并且施加于第二組的第一編程脈沖可以是與在第一編程階段期間施加于第一單元的最終編程脈沖基本相同的、或更小的、或更大的電壓。屬于第二組的單元可以被編程到接近于但不剛好是第一組的中間電平的電平上。
現(xiàn)在參見(jiàn)圖8，其中示出了表示第一和第二NVM單元的閾值電壓的可能變化的第一和第二在時(shí)間上對(duì)準(zhǔn)的閾值電壓曲線，其中第一NVM單元用圖7中的第一組曲線所示的脈沖來(lái)編程，第二NVM單元用圖7中的第二組曲線所示的脈沖來(lái)編程。如對(duì)于本領(lǐng)域任何普通技術(shù)人員來(lái)說(shuō)應(yīng)該是顯然的，涉及圖7和8的原理和方法由于它們涉及本發(fā)明而不限于兩組單元。根據(jù)本發(fā)明的一些實(shí)施例，可以存在將被編程到第三目標(biāo)閾值電壓的第三組單元、第四、第五等等，其中每個(gè)階段的第一階段編程脈沖至少部分地是施加于前一組單元的最后一個(gè)第一階段編程脈沖的函數(shù)。
現(xiàn)在參見(jiàn)圖9，其中示出了根據(jù)本發(fā)明一些實(shí)施例的第一編程階段的步驟的流程圖。根據(jù)圖9的示例性實(shí)施例，將要施加于第一組單元的第一階段編程脈沖的初始電壓電平可以被設(shè)置為Vg＝9.5V和Vd＝4V，其中該第一組單元將要被編程到第一中間閾值電壓。在第一組的該一個(gè)或多個(gè)單元中的每個(gè)單元接收編程脈沖之后，該脈沖可由圖4A和4B所示的Vd和Vg脈沖構(gòu)成，可以檢查該單元的Vt以便確定這些單元中的任何一個(gè)單元是否已經(jīng)達(dá)到或超過(guò)第一中間閾值電壓。如果沒(méi)有單元已經(jīng)達(dá)到中間Vt，則Vd值可以增加，例如增加100mV，另一編程脈沖可以施加于這些單元。這個(gè)循環(huán)可以繼續(xù)進(jìn)行，直到一個(gè)或多個(gè)單元達(dá)到第一中間Vt為止。
一旦第一組中的一個(gè)或多個(gè)單元達(dá)到第一中間Vt，則第一組單元可以開(kāi)始接收第二階段編程脈沖，并且第二組單元可以開(kāi)始接收第一階段編程脈沖，其中第二組的第一階段編程脈沖的初始Vd可能與在第一階段編程期間施加于第一組的最終(find)Vd相關(guān)(例如基本上相等)。根據(jù)本發(fā)明的一些實(shí)施例，第二組單元可繼續(xù)接收具有增加Vd的編程脈沖，直到第二組中的一個(gè)或多個(gè)單元達(dá)到第二中間Vt為止。根據(jù)本發(fā)明的一些實(shí)施例，可以存在多個(gè)中間和目標(biāo)閾值電壓，其中每個(gè)目標(biāo)閾值電壓與MLC陣列的不同邏輯狀態(tài)相關(guān)。因此，可以存在第三組、第四組、等等，其中每組單元的第一階段編程脈沖的電壓可以部分地是前一組單元的編程結(jié)果的函數(shù)。
圖10A是示出根據(jù)本發(fā)明一些實(shí)施例的第二編程階段的步驟的流程圖。在一組單元中的一個(gè)或多個(gè)單元已經(jīng)達(dá)到給定的中間閾值電壓電平(例如第一中間Vt)之后，該組可接收第二階段編程脈沖，以便將這些單元編程到與給定的中間電平相關(guān)的目標(biāo)閾值電壓電平。根據(jù)圖10A的示例性第二階段編程算法，Vg可以減少幾伏(例如Vg＝Vg-2)，并且Vd可以繼續(xù)增加或以不同增加梯度增加，并且被施加于這組的一個(gè)或多個(gè)單元(見(jiàn)圖6B)，直到達(dá)到所希望的目標(biāo)閾值電壓為止。在每個(gè)單元達(dá)到目標(biāo)Vt時(shí)，可以將其遮蔽并且可以阻擋其接收任何另外的編程脈沖。當(dāng)所有的單元都被遮蔽時(shí)，對(duì)給定組的第二階段編程可以結(jié)束。
現(xiàn)在參見(jiàn)圖10B，其中示出了根據(jù)本發(fā)明另一實(shí)施例的第二編程階段的步驟的流程圖。根據(jù)圖10B所示的算法，并且如圖6A的曲線所示的，Vd可以固定在第一階段編程期間施加于該組的最后Vd上，或者Vd可以相對(duì)于那個(gè)電壓而改變，并且Vg基本上減小。然后可以在脈沖之間增加Vg(例如Vg＝Vg+200mV)，直到這組中的單元已經(jīng)達(dá)到相關(guān)目標(biāo)閾值電壓電平為止，之后結(jié)束用于這個(gè)階段的第二階段編程，并且對(duì)第二組的第二階段編程可以開(kāi)始。
盡管這里已經(jīng)說(shuō)明和介紹了本發(fā)明的某些特征，但是本領(lǐng)域的普通技術(shù)人員現(xiàn)在將可以想到很多修改、替換、改變和等價(jià)物。因此，應(yīng)該理解，所附權(quán)利要求書趨于覆蓋落入本發(fā)明的實(shí)質(zhì)內(nèi)的所有這種修改和變化。
權(quán)利要求
1.一種對(duì)非易失性存儲(chǔ)器(“NVM”)單元的陣列進(jìn)行編程的多階段方法，所述方法包括向第一組NVM單元施加第一階段編程脈沖；并且在該第一組單元中的一個(gè)或多個(gè)NVM單元達(dá)到或超過(guò)第一中間閾值電壓電平之后，向該第一組單元中的一個(gè)或多個(gè)單元的端子施加第二階段編程脈沖，該第二階段編程脈沖適于在具有較少儲(chǔ)存電荷的單元中比在具有相對(duì)更多儲(chǔ)存電荷的單元引起相對(duì)更大的閾值電壓變化。
2.根據(jù)權(quán)利要求1的方法，其中向所述第一組單元中的一個(gè)或多個(gè)NVM單元施加第一階段編程脈沖包括向所述第一組NVM單元中的一個(gè)或多個(gè)NVM單元的端子施加遞增的編程脈沖，其與施加于該一個(gè)或多個(gè)NVM單元的柵極的基本固定電壓的脈沖相一致；并且其中施加第二階段編程脈沖包括向所述一個(gè)或多個(gè)單元的端子施加基本固定電壓的編程脈沖，其與遞增電壓的柵極脈沖相一致。
3.根據(jù)權(quán)利要求2的方法，其中重復(fù)進(jìn)行向所述第一組中的一個(gè)或多個(gè)單元的端子施加基本固定電壓的第二階段編程脈沖，其與遞增電壓的柵極脈沖相一致，直到所述第一組中的一個(gè)或多個(gè)單元達(dá)到第一目標(biāo)閾值電壓電平為止。
4.根據(jù)權(quán)利要求3的方法，其中所述基本固定電壓的第二階段編程脈沖處于與第一次成功地使所述第一組中的一個(gè)或多個(gè)單元的閾值電壓升高到或超過(guò)該第一中間閾值電壓的編程脈沖的電壓相對(duì)應(yīng)的電壓。
5.根據(jù)權(quán)利要求3的方法，其中所述第二階段柵極脈沖的初始值處于與第一次成功地使所述第一組的一個(gè)或多個(gè)單元的閾值電壓升高到或超過(guò)該第一中間閾值電壓的編程脈沖的柵極電壓相對(duì)應(yīng)的電壓。
6.根據(jù)權(quán)利要求4的方法，其中該NVM單元是多電平單元。
7.根據(jù)權(quán)利要求6的方法，還包括向?qū)⒁痪幊痰降诙繕?biāo)閾值電壓的第二組NVM單元的一個(gè)或多個(gè)NVM單元的端子施加遞增電壓的第一階段編程脈沖，其與施加于所述第二組的所述NVM單元中的每個(gè)單元的柵極的基本固定電壓的脈沖相一致，其中施加于該第二組的一個(gè)或多個(gè)NVM單元的端子的所述第一編程脈沖具有與第一次成功地使所述第一組中的單元的閾值電壓升高到或超過(guò)所述第一中間閾值電壓的編程脈沖的電壓相對(duì)應(yīng)的電壓。
8.根據(jù)權(quán)利要求7的方法，還包括在所述第二組中的一個(gè)或多個(gè)NVM單元達(dá)到或超過(guò)第二中間閾值電壓之后，向所述第二組的一個(gè)或多個(gè)單元的端子施加基本固定電壓的第二階段編程脈沖，其與遞增電壓的柵極脈沖相一致。
9.根據(jù)權(quán)利要求8的方法，其中重復(fù)進(jìn)行向所述第二組中的一個(gè)或多個(gè)單元的端子施加基本固定電壓的第二階段編程脈沖，其與遞增電壓的柵極脈沖相一致，直到所述第二組的所述單元達(dá)到該第二目標(biāo)閾值電壓為止。
10.根據(jù)權(quán)利要求1的方法，其中第一階段編程包括向第一組NVM單元的一個(gè)或多個(gè)NVM單元的端子施加遞增的編程脈沖，其與施加于該一個(gè)或多個(gè)NVM單元的柵極的基本固定電壓的脈沖相一致；和其中向所述第一組中的一個(gè)或多個(gè)單元施加第二階段編程脈沖包括向該一個(gè)或多個(gè)單元的端子施加遞增電壓的編程脈沖，其與相對(duì)減少且基本固定電壓的柵極脈沖相一致。
11.根據(jù)權(quán)利要求10的方法，其中向第一組的一個(gè)或多個(gè)單元的端子施加遞增電壓的編程脈沖重復(fù)進(jìn)行，直到所述第一組的該一個(gè)或多個(gè)單元都達(dá)到第一目標(biāo)閾值電壓為止。
12.根據(jù)權(quán)利要求11的方法，其中該NVM單元是多電平單元。
13.根據(jù)權(quán)利要求12的方法，還包括向?qū)⒁痪幊痰降诙繕?biāo)閾值電壓的第二組NVM單元的一個(gè)或多個(gè)NVM單元的端子施加遞增電壓的第一階段編程脈沖，其與施加于該第二組的一個(gè)或多個(gè)單元的柵極的基本固定電壓的脈沖相一致，其中施加于該第二組的該一個(gè)或多個(gè)NVM單元的端子的所述第一階段編程脈沖具有與第一次成功地使所述第一組的一個(gè)或多個(gè)單元的閾值電壓升高到或超過(guò)所述第一中間閾值電壓的編程脈沖的電壓相對(duì)應(yīng)的電壓。
14.根據(jù)權(quán)利要求1的方法，其中所述NVM單元選自氮化物只讀存儲(chǔ)器(“NROM”)、多電平單元(“MLC”)、雙電荷捕獲區(qū)NROM、和雙電荷捕獲區(qū)MLC NROM構(gòu)成的組。
15.一種編程非易失性存儲(chǔ)器(“NVM”)單元的陣列的多階段方法，所述方法包括向第一組NVM單元施加第一階段編程脈沖；和在該第一組單元的一個(gè)或多個(gè)NVM單元達(dá)到或超過(guò)第一中間閾值電壓電平之后，向所述第一組單元施加第二階段編程脈沖，該第二階段編程脈沖具有的特性使得在接收基本相同數(shù)量的第二階段編程脈沖之后，所述第一組單元中的基本上所有單元都基本上達(dá)到了目標(biāo)閾值電壓。
16.根據(jù)權(quán)利要求15的方法，其中向所述第一組單元的一個(gè)或多個(gè)NVM單元施加第一階段編程脈沖包括向所述第一組NVM單元的一個(gè)或多個(gè)NVM單元的端子施加遞增的編程脈沖，其與施加于所述一個(gè)或多個(gè)NVM單元的柵極的基本固定電壓的脈沖相一致；和其中施加第二階段編程脈沖包括向所述一個(gè)或多個(gè)單元的端子施加基本固定電壓的編程脈沖，其與遞增電壓的柵極脈沖相一致。
17.根據(jù)權(quán)利要求16的方法，其中重復(fù)進(jìn)行向所述第一組的所述一個(gè)或多個(gè)單元的端子施加基本固定電壓的第二階段編程脈沖，其與遞增電壓的柵極脈沖相一致，直到所述第一組的一個(gè)或多個(gè)單元達(dá)到第一目標(biāo)閾值電壓電平為止。
18.根據(jù)權(quán)利要求17的方法，其中基本固定電壓的所述第二階段編程脈沖處于與第一次成功地使所述第一組的一個(gè)或多個(gè)單元的閾值電壓升高到或超過(guò)所述第一中間閾值電壓的編程脈沖的電壓相對(duì)應(yīng)的電壓。
19.根據(jù)權(quán)利要求17的方法，其中所述第二階段柵極脈沖的初始值處于與第一次成功地使所述第一組的一個(gè)或多個(gè)單元的閾值電壓升高到或超過(guò)所述第一中間閾值電壓的編程脈沖的柵極電壓相對(duì)應(yīng)的電壓。
20.根據(jù)權(quán)利要求18的方法，其中所述NVM單元是多電平單元。
21.根據(jù)權(quán)利要求20的方法，還包括向?qū)⒁痪幊痰降诙繕?biāo)閾值電壓的第二組NVM單元的一個(gè)或多個(gè)NVM單元的端子施加遞增電壓的第一階段編程脈沖，其與施加于所述第二組的所述NVM單元中的每一個(gè)的柵極的基本固定電壓的脈沖相一致，其中施加于該第二組的該一個(gè)或多個(gè)NVM單元的端子的第一編程脈沖具有與第一次成功地使所述第一組的單元的閾值電壓升高到或超過(guò)所述第一中間閾值電壓的編程脈沖的電壓相對(duì)應(yīng)的電壓。
22.根據(jù)權(quán)利要求21的方法，還包括在所述第二組的一個(gè)或多個(gè)NVM單元達(dá)到或超過(guò)第二中間閾值電壓之后，向該第二組的一個(gè)或多個(gè)單元的端子施加基本固定電壓的第二階段編程脈沖，其與遞增電壓的柵極脈沖相一致。
23.根據(jù)權(quán)利要求22的方法，其中重復(fù)進(jìn)行向所述第二組的一個(gè)或多個(gè)單元的端子施加基本固定電壓的第二階段編程脈沖，其與遞增電壓的柵極脈沖相一致，直到所述第二組的所述單元達(dá)到所述第二目標(biāo)閾值電壓為止。
24.根據(jù)權(quán)利要求15的方法，其中第一階段編程包括向第一組NVM單元的一個(gè)或多個(gè)NVM單元的端子施加遞增的編程脈沖，其與施加于該一個(gè)或多個(gè)NVM單元的柵極的基本固定電壓的脈沖相一致和其中向所述第一組的一個(gè)或多個(gè)單元施加第二階段編程脈沖包括向所述一個(gè)或多個(gè)單元的端子施加遞增電壓的編程脈沖，其與相對(duì)減少且基本固定電壓的柵極脈沖相一致。
25.根據(jù)權(quán)利要求24的方法，其中向第一組的一個(gè)或多個(gè)單元的端子施加遞增電壓的編程脈沖重復(fù)進(jìn)行，直到所述第一組的所述一個(gè)或多個(gè)單元都達(dá)到第一目標(biāo)閾值電壓為止。
26.根據(jù)權(quán)利要求25的方法，其中該NVM單元是多電平單元。
27.根據(jù)權(quán)利要求26的方法，還包括向?qū)⒁痪幊痰降诙繕?biāo)閾值電壓的第二組NVM單元的一個(gè)或多個(gè)NVM單元的端子施加遞增電壓的第一階段編程脈沖，其與施加于所述第二組的一個(gè)或多個(gè)單元的柵極的基本固定電壓的脈沖相一致，其中施加于所述第二組中的一個(gè)或多個(gè)NVM單元的端子的第一階段編程脈沖具有與第一次成功地使所述第一組的一個(gè)或多個(gè)單元的閾值電壓升高到或超過(guò)所述第一中間閾值電壓的編程脈沖的電壓相對(duì)應(yīng)的電壓。
28.根據(jù)權(quán)利要求15的方法，其中所述NVM單元選自氮化物只讀存儲(chǔ)器(“NROM”)、多電平單元(“MLC”)、雙電荷捕獲區(qū)NROM、和雙電荷捕獲區(qū)MLC NROM構(gòu)成的組。
29.一種用于編程非易失性存儲(chǔ)器(“NVM”)單元的陣列的系統(tǒng)，所述系統(tǒng)包括控制器，適于使電荷電路產(chǎn)生第一階段編程脈沖和確定接收該第一階段編程脈沖的第一組單元的一個(gè)或多個(gè)NVM單元何時(shí)達(dá)到或超過(guò)第一中間電壓，然后使所述電荷泵電路向該第一組中的一個(gè)或多個(gè)單元的端子施加第二階段編程脈沖，所述第二階段編程脈沖適于在具有較少儲(chǔ)存電荷的單元中比在具有相對(duì)更多儲(chǔ)存電荷的單元中引起相對(duì)更大的閾值電壓變化。
30.根據(jù)權(quán)利要求29的系統(tǒng)，其中所述控制器適于使所述電荷泵電路初始向所述第一組NVM單元的一個(gè)或多個(gè)NVM單元的端子施加具有遞增電壓電平的第一階段編程脈沖，其與施加于該一個(gè)或多個(gè)NVM單元的柵極的基本固定電壓的脈沖相一致，并且一旦一個(gè)或多個(gè)單元的閾值電壓達(dá)到或超過(guò)中間閾值電壓電平，則所述控制器適于使所述電荷泵電路向一個(gè)或多個(gè)單元的端子施加基本固定電壓的第二階段編程脈沖，其與遞增電壓的柵極脈沖相一致。
31.根據(jù)權(quán)利要求30的系統(tǒng)，其中所述控制器適于使所述電荷泵電路初始向所述第一組NVM單元的一個(gè)或多個(gè)NVM單元的端子施加遞增電壓的第一階段編程脈沖，其與施加于該一個(gè)或多個(gè)NVM單元的柵極的基本固定電壓的脈沖相一致，并且一旦一個(gè)或多個(gè)單元的閾值電壓達(dá)到或超過(guò)中間閾值電壓電平，則所述控制器適于使所述電荷泵電路向一個(gè)或多個(gè)單元的端子施加遞增電壓的第二階段編程脈沖，其與基本固定且減少電壓的柵極脈沖相一致。
32.一種編程非易失性存儲(chǔ)器(“NVM”)單元的陣列的多階段方法，所述方法包括向第一組NVM單元施加第一階段編程脈沖；和在該第一組單元的一個(gè)或多個(gè)NVM單元達(dá)到或超過(guò)第一中間閾值電壓電平之后，向所述第一組單元的一個(gè)或多個(gè)單元的端子施加第二階段編程脈沖，該第二階段編程脈沖適于對(duì)第一組中的所有單元引起確定較低的編程速度。
33.一種用于編程非易失性存儲(chǔ)器(“NVM”)單元的陣列的系統(tǒng)，所述系統(tǒng)包括控制器，適于使電荷電路產(chǎn)生第一階段編程脈沖和確定接收該第一階段編程脈沖的第一組單元的一個(gè)或多個(gè)NVM單元何時(shí)達(dá)到或超過(guò)第一中間電壓，然后使所述電荷電路向所述第一組中的一個(gè)或多個(gè)單元的端子施加第二階段編程脈沖，所述第二階段編程脈沖適于引起確定減少的編程速度。
全文摘要
本發(fā)明是一種用于編程N(yùn)VM陣列(100)中的非易失性存儲(chǔ)器(“NVM”)單元的多階段方法、電路和系統(tǒng)。本發(fā)明可包括控制器(110)，用于在第一編程階段(2000)，確定第一組單元的一個(gè)或多個(gè)單元何時(shí)達(dá)到或超過(guò)第一中間電壓，并使電荷泵電路(130)向第一組中的一個(gè)或多個(gè)單元(100)的端子施加第二階段編程(3000)脈沖，以便在具有較少儲(chǔ)存電荷的單元中比在具有相對(duì)多儲(chǔ)存電荷的單元中感應(yīng)相對(duì)更大的閾值電壓變化。
文檔編號(hào)G11C11/34GK1902711SQ200480039400
公開(kāi)日2007年1月24日 申請(qǐng)日期2004年10月27日 優(yōu)先權(quán)日2003年10月29日
發(fā)明者蓋伊·科亨, 博阿茲·埃坦 申請(qǐng)人:賽芬半導(dǎo)體有限公司