專利名稱：存儲器的制作方法
技術領域：
本發(fā)明涉及存儲器，特別涉及具備包含保持數據的存儲單元的存儲單元陣列的存儲器。
背景技術：
以往，作為半導體存儲器，公知易失性存儲器和非易失性存儲器。另外，作為易失性存儲器，公知DRAM(Dynamic Random Access Memory動態(tài)隨機存取存儲器)；作為非易失性存儲器，公知閃爍EEPROM(ElectricallyErasable and Programmable Only Memory電可擦可編程只讀存儲器)。因為DRAM和閃爍EEPROM能夠高集成化，故廣泛地使用。
圖38是表示現有的DRAM存儲單元的構成的等效電路圖。另外，圖39是表示利用于現有的DRAM的溝道式電容器的結構的剖面圖。首先，參照圖38，作為現有的易失性存儲器的DRAM的存儲單元103由一個選擇晶體管101、一個電容器102構成。于是，存儲單元的信息，作為電荷積蓄在電容器102內。在讀出存儲單元的信息時，通過使字線WL上升，從而選擇晶體管101變?yōu)閷顟B(tài)。由此，單元電容Ccell和字線電容Cbl電容耦合。由此，由于利用積蓄在存儲單元內的電荷量來決定位線電位，故可以讀出其電位。
在具有如上構成的現有的DRAM的存儲單元中，即使在被微細化的情況下，為了確保電容器102的單元電容Ccell，如圖39所示，也使用將構成電容器102的上部電極102a、下部電極102c和電介質膜102b沿縱向延伸的溝道式電容器。然而，如果進一步微細化，則即使利用圖39所示的溝道式電容器，也很難確保電容器102的電容。即，利用設計規(guī)則的縮小的DRAM高集成化，已經接近限度。
另外，在作為非易失性存儲器的閃爍EEPROM(以下稱閃存)中，堆棧式和分割門式等的CHE(溝道熱電子)寫入方式的存儲單元在溝道長度的微細化方面有限度。另外，在NAND型的FN(富勒-諾爾德哈姆)寫入方式的存儲單元中，微細化的限度和邏輯晶體管同等?？墒?，在閃存的動作中需要15V～20V的高電壓，如果進入邏輯晶體管的低電源電壓化，則從其低電源電壓生成15V～20V的高電壓時的生成效率降低。因此，不僅增大電力消耗，還增大充電泵部的面積，所以存在阻礙微細化的問題。
另一方面，作為近幾年被關注的非易失性存儲器的一種，公知強電介質存儲器。例如，這在特開2001-210795號公報中公開。這種強電介質存儲器是將強電介質極化方向的虛擬電容變化作為存儲元件來利用的存儲器。該強電介質存儲器在原理上，能高速且以低電壓來改寫數據，所以作為兼有高速和低電壓的DRAM的優(yōu)點和非易失性的閃爍存儲器的優(yōu)點的理想存儲器深受關注。
強電介質存儲器的存儲單元方式大致分為三種1晶體管1電容器方式、單純矩陣方式和一晶體管方式。圖40是表示1晶體管1電容器方式的強電介質存儲器的存儲單元的等效電路圖。另外，圖41是表示單純矩陣方式的強電介質存儲器的存儲單元陣列的等效電路圖。圖42是用于說明單純矩陣方式的強電介質存儲器的動作的磁滯曲線圖，圖43是用于說明單純矩陣方式的強電介質存儲器的干擾現象的磁滯曲線圖。另外，圖44是表示1晶體管方式的強電介質存儲器存儲單元的等效電路圖。
首先，如圖40所示，1晶體管1電容器方式的強電介質存儲器的存儲單元113和DRAM同樣，由一個選擇晶體管111和一個強電介質電容器112構成。和DRAM不同的點是電容器為強電介質電容器112。作為動作，通過使字線WL上升，從而選擇晶體管111變?yōu)閷顟B(tài)。由此，強電介質電容器112的電容器電容Ccell和位線電容Cbl連接。接著，通過脈沖驅動板線PL，從而將根據強電介質電容器112的極化方向而不同的電荷量傳送到位線BL。而且，和DRAM情況同樣，作為位線BL的電位差，讀出數據。
在該1晶體管1電容器方式的強電介質存儲器中，因為具有和DRAM同樣的構成，故在強電介質電容器112的微細化方面有限度。因此，和DRAM同樣，在高集成化方面有限度。
其次，參照圖41～43，說明單純矩陣方式的強電介質存儲器。如圖41所示，單純矩陣方式的強電介質存儲器的存儲單元121由以沿相互交叉方向延伸的方式形成的字線WL和位線BL、和配置在字線WL與位線BL之間的強電介質膜(省略圖示)構成的強電介質電容器122而構成。強電介質電容器122的一端連接在字線WL上，強電介質電容器122的另一端連接在位線BL上。在該單純矩陣方式的強電介質存儲器中，由于讀出位線BL與強電介質電容器122之間的電容耦合而產生的電位，所以和DRAM同樣，有必要確保電容。但是，在該單純矩陣方式的強電介質存儲器中，由于僅由強電介質電容器122來構成存儲單元121而不存在選擇晶體管，故和1晶體管1電容器方式相比，可以提高集成度。
在此，參照圖42和圖43，說明該單純矩陣方式的強電介質存儲器的動作。另外，在讀出/寫入時施加在每一個單元上的電壓如下表1所示。
表1

作為寫入動作，在備用狀態(tài)中使強電介質電容器122的兩端變?yōu)橄嗤娢?。在寫入數據?」時，在字線WL上施加Vcc，且在位線BL上施加0V。此時，Vcc的電位差施加在強電介質電容器122上。由此，移到圖42所示的A點。然后，如果使強電介質電容器122的兩端為相同電位，則遷移到圖42所示的「0」。在寫入數據「1」時，在字線WL上施加0V、且在位線BL上施加Vcc。此時，-Vcc的電位差施加在強電介質電容器122上。由此，移到圖42的B點。然后，如果使強電介質電容器122的兩端為相同電位，則遷移到圖42所示的「1」。
另外，作為讀出動作，首先，將位線BL預充電為0V之后，變?yōu)楦訝顟B(tài)。其次，使字線WL上升為Vcc。如果將強電介質電容器122的電容設為CFE、位線BL的寄生電容設為CBL，則該電位差Vcc被用CFE和CBL進行電容分割。強電介質電容器122的電容CFE按照被保持的數據，可以近似為C0或C1。因此，位線BL電位可以由以下的式(1)和(2)來表示。
V0＝{C0/(C0+CBL)}×Vcc ……(1)V1＝{C1/(C1+CBL)}×Vcc ……(2)上述的式(1)表示保持有數據「0」時的位線BL的電位V0，上述的式(2)表示保持有數據「1」時的位線BL的電位V1。
通過由讀出放大器來判斷上述式(1)的位線電位V0與上述式(2)的位線電位V1之間的電位差，從而進行數據的讀出。在該數據的讀出時，由于存儲單元的數據被破壞，所以讀出數據后，進行適應其讀出數據的寫入動作(恢復)。
另外，在單純矩陣方式的強電介質存儲器中存在非選擇存儲單元的數據消失的、叫做干擾的不合理現象。即，變?yōu)樵趯懭牒妥x出時，1/3Vcc的電位差施加在所有的非選擇存儲單元上。因此，如圖43所示，根據強電介質所具有的磁滯特性，極化量減少，其結果是數據消失。
接著，參照圖40、圖42和圖44，說明1晶體管方式的強電介質存儲器。1晶體管方式的強電介質存儲器的存儲單元131，如圖44所示，具有在MOS晶體管133的柵極上連接了強電介質電容器132的構成。并且，在1晶體管方式的強電介質存儲器中，強電介質電容器132的一端連接在字線WL上，強電介質電容器132的另一端連接在構成單元晶體管的MOS晶體管133的柵極上。在該1晶體管方式的強電介質存儲器中，由于通過強電介質電容器132的極化方向，MOS晶體管133的閾值電位差變化，所以存儲單元電流變化。通過判斷該存儲單元電流的變化，從而可以讀出數據。由于在該1晶體管方式的強電介質存儲器中，通過檢測存儲單元電流來進行數據的讀出，故沒有必要如圖40所示的1晶體管1電容器方式那樣，考慮位線電容，使強電介質電容器的電容容量大到一定程度。因此，可以使強電介質電容器132可以縮小，適合于微細化。
下面，說明1晶體管方式的強電介質存儲器的動作。另外，1晶體管方式的強電介質存儲器具有和上述的單純矩陣方式的強電介質存儲器相同的磁滯曲線，所以參照圖42說明其動作。首先，在備用狀態(tài)中，所有字線WL、位線BL和源線SL處于0V。作為寫入動作，寫入數據「0」之際，對字線WL施加Vpp(升壓電位差)。此時，與MOS晶體管133的柵極電容進行了電容分割的電位Vcc被施加在強電介質電容器132上。由此，盡管處于初始狀態(tài)，也移動到圖42所示的點A。然后，若使字線WL返回到0V，則移到圖42所示的數據「0」。在寫入數據「1」之際，0V施加在字線WL上、Vpp施加在位線BL上。這種情況下，-Vcc的電位差施加在強電介質電容器132上。由此，移到圖42所示的B點。然后，若使位線BL返回到0V，則移到圖42所示的數據「1」。
在1晶體管方式的強電介質存儲器的讀出動作之際，通過使字線WL上升為并未極化反轉程度的電位差Vr來進行。由此，單元晶體管(MOS晶體管)133的柵極電位差因寫入狀態(tài)而變化。然后，由于單元晶體管133的柵極電位差的變化，通過單元晶體管133的電流不同，所以通過字線WL，讀出其電流差。即，在1晶體管方式的強電介質存儲器中，不是讀出強電介質電容器與位線電容的電容耦合所引起的電位差，而是只要讀出單元晶體管的電流就可以，所以無需進行讀出時的極化反轉。因此，非破壞讀出成為可能。但是，在該1晶體管方式的強電介質存儲器中，和上述的單純矩陣方式的強電介質存儲器同樣，存在非選擇存儲單元的干擾問題。
如上所述，現有的DRAM和閃存的微細化變得困難，所以要求能進一步高集成化的存儲單元方式。另一方面，強電介質存儲器的1晶體管方式和單純矩陣方式雖然能夠高集成化，但其反面，存在如上所述的非選擇存儲單元的數據消失的干擾現象的問題。因此，存在現有的1晶體管方式和單純矩陣方式的強電介質存儲器的實用化困難的問題。

發(fā)明內容
本發(fā)明是為了解決上述的問題而進行的，本發(fā)明的一個目的在于，提供一種能夠抑制非選擇存儲單元數據消失的干擾現象的存儲器。
為了達到上述目的，本發(fā)明的一個形態(tài)的存儲器，其中具備存儲單元陣列，該存儲單元陣列包括位線；配置為與位線交叉的字線；連接在位線和字線之間，并保持第一數據或第二數據的存儲單元。并且，在對連接在被選擇的字線上的所有存儲單元總括進行讀出動作的基礎上，至少對非選擇存儲單元施加和讀出動作中施加在非選擇存儲單元上的第一電壓極性相反的第二電壓。
在該形態(tài)的存儲器中，如上所述，通過在對連接在被選擇的字線上的所有存儲單元總括進行讀出動作的基礎上，至少對非選擇存儲單元施加和讀出動作中施加在非選擇存儲單元上的第一電壓極性相反的第二電壓，從而即使在讀出動作中對非選擇存儲單元施加第一電壓而使非選擇存儲單元的極化狀態(tài)劣化，也可以通過施加第二電壓，來改善非選擇存儲單元的極化狀態(tài)。其結果，可以抑制保持在非選擇存儲單元內的第一數據或第二數據消失的干擾現象。
在上述形態(tài)的存儲器中，最好是通過讀出動作和再度寫入所讀出數據的再寫入動作，至少對非選擇所述存儲單元，相同次數施加第一電壓和極性相反于第一電壓的第二電壓。如果是這樣構成，在由于通過讀出動作和再寫入動作，相同次數產生非選擇存儲單元的極化狀態(tài)的劣化和改善，所以可以抑制非選擇存儲單元的極化狀態(tài)的劣化。由此，由于即使反復進行讀出動作和再寫入動作，非選擇存儲單元的極化狀態(tài)的劣化也不會被積累，所以可以可靠地防止非選擇存儲單元的干擾現象。并且，由于即使存儲單元的極化狀態(tài)存在不勻，也不會積累非選擇存儲單元的極化狀態(tài)的劣化，所以可以抑制極化量少的一部分非選擇存儲單元的進一步的劣化。由此，也不會產生只是極化量少的非選擇存儲單元的數據消失的不合理現象。
這種情況下，再寫入動作最好由多個動作構成。
在上述的再寫入動作由多個動作構成的構成中，優(yōu)選再寫入動作包含第一期間和第二期間兩個；與再寫入動作的第一期間中施加在非選擇存儲單元上的電壓極性相反的電壓在再寫入動作的第二期間內，被施加在非選擇存儲單元上。如果是這樣的構成，則在再寫入動作中，即使在再寫入動作的第一期間內非選擇存儲單元的極化狀態(tài)劣化，在再寫入動作的第二期間內也可以改善非選擇存儲單元的極化狀態(tài)。
在上述形態(tài)的存儲器中，最好通過驅動非選擇的字線、連接在所選擇存儲單元上的所有位線、和選擇與非選擇的所有字線中的任意一個，從而對非選擇的存儲單元施加與讀出動作中施加在非選擇存儲單元上的第一電壓極性相反的第二電壓。如果是這樣的構成，則可以容易地對非選擇存儲單元施加與讀出動作中施加在非選擇存儲單元上的第一電壓極性相反的第二電壓。
這種情況下，可以通過驅動非選擇字線，從而對非選擇的存儲單元施加與讀出動作中施加在非選擇存儲單元上的第一電壓極性相反的第二電壓。
在通過驅動非選擇的字線、連接在所選擇的存儲單元上的所有位線、和選擇與非選擇的所有字線中的任意一個，從而對非選擇的存儲單元施加與讀出動作中施加在非選擇存儲單元上的第一電壓極性相反的第二電壓的構成中，可以通過驅動連接在被選擇的存儲單元上的所有位線，而對非選擇存儲單元施加極性相反于讀出動作中施加在非選擇存儲單元上的第一電壓的第二電壓。
在上述形態(tài)的存儲器中，優(yōu)選在通過向非選擇存儲單元施加第一電壓而使極化量減少的情況下，第二電壓被設定為能實質性恢復被減少的極化量的值。如果是這樣的構成，則即使通過施加第一電壓而使非選擇存儲單元的極化狀態(tài)劣化，也由于第二電壓的施加，可以容易改善非選擇存儲單元的極化狀態(tài)。
這種情況下，第二電壓最好比讀出動作中讀出第一數據的位線中所產生的電壓還小、且比讀出動作中讀出第二數據的位線中所產生的電壓還大。如果是這樣的構成，則可以提高非選擇存儲單元的極化量的減少與恢復(增加)之間的平衡。
在上述形態(tài)的存儲器中，第二電壓最好包括施加于連接在讀出動作中讀出第一數據的位線上的非選擇存儲單元的第三電壓；施加于連接在讀出動作中讀出第二數據的位線上的非選擇存儲單元的第四電壓。如果是這樣的構成，在不僅可以使第三電壓成為實質上等于施加在讀出動作中讀出第一數據位線所連接的非選擇存儲單元上的電壓值的值，還可以使第四電壓成為實質上等于施加在讀出動作中讀出第二數據位線所連接的非選擇存儲單元上的電壓值的值。由此，不僅可以使連接在讀出動作中讀出第一數據的位線上的存儲單元的減少的極化量和通過施加第3電壓而恢復的極化量成為實質相同的量，還可以使連接在讀出動作中讀出第二數據的位線上的存儲單元的減少的極化量和通過施加第四電壓而恢復的極化量成為實質相同的量。其結果，可以進一步提高連接在讀出動作中讀出第一數據和第二數據的位線上的非選擇存儲單元各自的極化量的減少和恢復的平衡。
這種情況下，最好通過驅動讀出動作中讀出第一數據的位線，而對連接在讀出動作中讀出第一數據的位線上的非選擇存儲單元施加第三電壓，并且，通過驅動連接在讀出動作中讀出第二數據的位線，而對連接在讀出動作中讀出第二數據的位線上的非選擇存儲單元施加第四電壓。如果是這樣的構成，則不僅可以容易對連接在讀出動作中讀出第一數據的位線上的非選擇存儲單元施加第三電壓，還可以容易地對連接在讀出動作中讀出第二數據的位線上的非選擇存儲單元施加第四電壓。
在上述第二電壓包含第三電壓和第四電壓的構成中，優(yōu)選第三電壓值為和對連接在讀出動作中讀出第一數據的位線上的非選擇存儲單元，讀出時所施加的電壓值實質上相同的值；第四電壓是和對連接在讀出動作中讀出第二數據的位線上的非選擇存儲單元，讀出時所施加的電壓值實質上相同的值。如果是這樣的構成，則可以容易地進一步提高連接在讀出動作中讀出第一數據和第二數據的位線上的非選擇存儲單元各自的極化量的減少和恢復的平衡。
這種情況下，優(yōu)選使通過對連接在讀出第一數據的位線上的非選擇存儲單元施加第三電壓而恢復的極化量和通過對連接在讀出第一數據的位線上的非選擇存儲單元施加第一電壓而減少的極化量成為實質相同的量；使通過對連接在讀出第二數據的位線上的非選擇存儲單元施加第四電壓而恢復的極化量和通過對連接在讀出第二數據的位線上的非選擇存儲單元施加第一電壓而減少的極化量成為實質相同的量。如果是這樣的構成，則可以更容易地進一步提高連接在讀出動作中讀出第一數據和第二數據位線上的非選擇存儲單元各自的極化量的減少和恢復的平衡。
在上述形態(tài)的存儲器中，可以在讀出動作前，對非選擇存儲單元施加第二電壓。如果是這樣的構成，則通過讀出動作和再寫入所讀出數據的再寫入動作，可以容易地對非選擇存儲單元相同次數地施加極性互相相反的電壓。
這種情況下，優(yōu)選讀出動作在對非選擇存儲單元施加第二電壓之后立即使所有位線變?yōu)楦訝顟B(tài)，并且，對被選擇的字線施加讀出第一數據和第二數據用的電壓。如果是這樣的構成，由于在讀出第一數據和第二數據用電壓上相加第二電壓，所以可以將讀出第一數據和第二數據用的電壓以上的電壓施加在被選擇的存儲單元上。由此，由于可以使第一數據的讀出電位與第二數據的讀出電位之間的電位差變大，故可以提高存儲器的讀出精度。
在上述讀出動作前對非選擇存儲單元施加第二電壓的構成中，最好是在讀出動作中，通過使所有位線從初始狀態(tài)變?yōu)楦訝顟B(tài)，并且，對被選擇的字線施加讀出用的第五電壓，從而在對非選擇存儲單元施加第二電壓之后，使所有位線變?yōu)楦訝顟B(tài)，并且，對被選擇的字線施加讀出用的第六電壓；根據施加了第六電壓之后的位線中所產生的電壓和初始狀態(tài)的位線的電壓，進行數據的讀出。如果是這樣的構成，則由于根據施加了第六電壓之后的位線中所產生的電壓和初始狀態(tài)的位線的電壓，可以進行數據的自判斷，故不需要參照電壓。另外，由于通過對被選擇的字線施加讀出用第五電壓而對非選擇存儲單元施加第二電壓，所以即使因讀出動作中對非選擇存儲單元施加第一電壓而使非選擇存儲單元的極化狀態(tài)劣化，也可以通過第五電壓的施加來改善非選擇存儲單元的極化狀態(tài)。其結果，沒有必要另外生成參照電壓，且可以獲得能抑制干擾現象的存儲器。另外，即使單元特性有偏差，也因為可以進行數據的自判斷，故和通過與參照電壓相比較來進行數據判斷的情況相比，可以抑制單元特性偏差的影響。
這種情況下，最好還具備連接在位線上，具有規(guī)定的邏輯閾值電壓，且進行數據讀出的斬波比較器；斬波比較器根據邏輯閾值電壓和位線中所產生的讀出電壓，進行數據的判斷。如果是這樣的構成，則通過比較邏輯閾值電壓和位線中所產生的讀出電壓，而可以容易地進行數據的自判斷。
在上述形態(tài)的存儲器中，可以在讀出動作后，對非選擇存儲單元施加第二電壓。如果是這樣的構成，則通過讀出動作和再度寫入所讀出數據的再寫入動作，可以容易地對非選擇存儲單元相同次數施加極性互相相反的電壓。
在依據上述形態(tài)的存儲器中，對非選擇存儲單元施加第二電壓的期間，最好是和第一電壓施加在非選擇存儲單元上的期間實質相同的期間。
在依據上述形態(tài)的存儲器中，存儲單元最好包含強電介質電容器。如果是這樣的構成，則在包含強電介質電容器的存儲器中，可以容易地抑制保持在非選擇存儲單元內的第一數據或第二數據消失的干擾現象。


圖1是表示本發(fā)明的第一實施方式的單純矩陣型強電介質存儲器的整體構成的框圖。
圖2是表示圖1所示的第一實施方式的強電介質存儲器的1/3Vcc·2/3Vcc生成電路的內部構成的電路圖。
圖3是用于說明本發(fā)明的第一實施方式的強電介質存儲器的被選擇存儲單元所保持的數據的示意圖。
圖4是用于說明本發(fā)明的第一實施方式的強電介質存儲器的單元區(qū)域的定義的示意圖。
圖5是用于說明本發(fā)明的第一實施方式的強電介質存儲器的讀出—再寫入動作的電壓波形圖。
圖6是表示本發(fā)明的第一實施方式的強電介質存儲器的存儲單元陣列中生成的電位差的分布圖。
圖7～圖10是表示本發(fā)明的第一實施方式的強電介質存儲器的存儲單元極化狀態(tài)的磁滯曲線圖。
圖11是表示本發(fā)明的第一實施方式的強電介質存儲器的存儲單元陣列中生成的電位差的分布圖。
圖12和圖13是表示本發(fā)明的第一實施方式的強電介質存儲器的存儲單元極化狀態(tài)的磁滯曲線圖。
圖14是表示本發(fā)明的第一實施方式的強電介質存儲器的存儲單元陣列中生成的電位差的分布圖。
圖15～圖18是表示本發(fā)明的第一實施方式的強電介質存儲器的存儲單元極化狀態(tài)的磁滯曲線圖。
圖19是表示本發(fā)明的第一實施方式的強電介質存儲器的存儲單元陣列中生成的電位差的分布圖。
圖20～圖23是表示本發(fā)明的第一實施方式的強電介質存儲器的存儲單元極化狀態(tài)的磁滯曲線圖。
圖24是用于說明本發(fā)明的第一實施方式的強電介質存儲器的讀出—再寫入動作的電壓波形圖。
圖25是用于說明本發(fā)明的第二實施方式的強電介質存儲器的讀出—再寫入動作的電壓波形圖。
圖26和圖27是表示本發(fā)明的第二實施方式的強電介質存儲器的存儲單元極化狀態(tài)的磁滯曲線圖。
圖28是用于說明本發(fā)明的第三實施方式的強電介質存儲器的讀出—再寫入動作的電壓波形圖。
圖29～圖31是表示本發(fā)明的第三實施方式的強電介質存儲器的存儲單元極化狀態(tài)的磁滯曲線圖。
圖32是表示本發(fā)明的第四實施方式的強電介質存儲器的斬波比較器內部構成的電路圖。
圖33是用于說明本發(fā)明的第四實施方式的強電介質存儲器的讀出—再寫入動作的電壓波形圖。
圖34～圖37是表示本發(fā)明的第四實施方式的強電介質存儲器的存儲單元極化狀態(tài)的磁滯曲線圖。
圖38是表示現有的DRAM的存儲單元構成的等效電路圖。
圖39是表示利用于現有的DRAM的溝道式電容器的結構的剖面圖。
圖40是表示1晶體管1電容器方式的強電介質存儲器的存儲單元的等效電路圖。
圖41是表示單純矩陣方式的強電介質存儲器的存儲單元的等效電路圖。
圖42是用于說明單純矩陣方式的強電介質存儲器的動作的磁滯曲線圖。
圖43是用于說明單純矩陣方式的強電介質存儲器的干擾現象的磁滯曲線圖。
圖44是表示1晶體管方式的強電介質存儲器的存儲單元的等效電路圖。
具體實施例方式
下面，根據

本發(fā)明的實施方式。
(第一實施方式)本發(fā)明的第一實施方式涉及對連接在單純矩陣方式的強電介質存儲器的任意字線上的所有存儲單元，總括進行讀出—再寫入動作。
參照圖1說明第一實施方式的單純矩陣方式的強電介質存儲器的整體構成。
如圖1所示，第一實施方式的強電介質存儲器包括存儲單元陣列1、行譯碼器2、列譯碼器3、行地址緩沖器4、列地址緩沖器5、寫入放大器6、輸入緩沖器7、電壓放大器所構成的讀出放大器8、輸出緩沖器9、1/3Vcc·2/3Vcc生成電路10。
存儲單元陣列1包含多個僅由強電介質電容器(省略圖示)構成的單純矩陣方式的存儲單元。即，第一實施方式的單純矩陣方式的存儲單元和圖41所示的現有的單純矩陣方式的存儲單元同樣，由以沿互相交差方向延伸的形態(tài)形成的字線WL和位線BL、配置在字線WL與位線BL之間的強電介質膜(省略圖示)所構成的強電介質電容器構成。并且，如圖1所示，在存儲單元陣列1的字線WL上連接有行譯碼器2，并且在位線BL上連接有列譯碼器3。在行譯碼器2和列譯碼器3上連接有1/3Vcc·2/3Vcc生成電路10。由此，能在字線WL和位線BL上施加1/3Vcc和2/3Vcc。另外，行譯碼器2和列譯碼器3構成為能對字線WL和位線BL施加Vcc(電源電壓或根據電源電壓而生成的電壓)和0V。
如圖2所示，1/3Vcc·2/3Vcc生成電路10是通過2個1/2Vcc生成電路11a和11b進行組合而構成。該1/2Vcc生成電路11a(11b)具有2個電壓輸入端子12a(12b)、13a(13b)和一個電壓輸出端子14a(14b)。并且，對一方的1/2Vcc生成電路11a的電壓輸入端子12a施加Vcc，并且電壓輸入端子13a連接有另一方1/2Vcc生成電路11b的電壓輸出端子14b。另外，一方的1/2Vcc生成電路11a的電壓輸出端子14a連接有另一方的1/2Vcc生成電路11b的電壓輸入端子12b。并且，對另一方的1/2Vcc生成電路11b的電壓輸入端子13b施加0V。
通過這樣的構成，從1/3Vcc·2/3Vcc生成電路10的一方的電壓輸出端子15a(一方的1/2Vcc生成電路11a的電壓輸出端子14a)可以獲得作為Vcc與1/3Vcc的中間電壓的2/3Vcc。并且，從另一方的電壓輸出端子15b(另一方的1/2Vcc生成電路11b的電壓輸出端子14b)可以獲得作為2/3Vcc與0V的中間電壓的1/3Vcc。
接著，參照圖3～圖23，說明第一實施方式的強電介質存儲器的讀出—再寫入動作。另外，在第一實施方式中，如圖3所示，將被選擇的字線設為字線WL3(以下稱選擇字線WL3)，并且將非選擇字線設為字線WL0～WL2和WL4～WL7(以下稱非選擇字線WL0～WL2和WL4～WL7)。另外，假定連接在選擇字線WL3上的存儲單元中、連接在位線BL3和位線BL5上的存儲單元存儲有數據「1」，連接在其他位線BL0～BL2、BL4、BL6、BL7上的存儲單元存儲有數據「0」。并且，如圖4所示，連接在選擇字線WL3上的存儲單元中、存儲有數據「0」的存儲單元群為第一單元區(qū)域，連接在選擇字線WL3的存儲單元中、存儲有數據「1」的存儲單元群為第二單元區(qū)域。另外，連接在非選擇字線WL0～WL2和WL4～WL7的存儲單元中、連接在位線BL3和位線BL5上的存儲單元群為第三單元區(qū)域，連接在非選擇字線WL0～WL2和WL4～WL7的存儲單元中、連接在位線BL0～BL2、BL4、BL6和BL7上的存儲單元群為第四單元區(qū)域。即，第一單元區(qū)域和第二單元區(qū)域的存儲單元為選擇存儲單元，第三單元區(qū)域和第四單元區(qū)域的存儲單元為非選擇存儲單元。另外，數據「1」和數據「0」分別為本發(fā)明的「第一數據」和「第二數據」的一例。此外，在后面敘述的讀出—再寫入動作的說明中，所謂存儲單元的極化狀態(tài)劣化是指存儲單元的極化量減少，所謂存儲單元的極化狀態(tài)的改善是指存儲單元的極化量的恢復(增加)。
如圖5所示，第一實施方式的強電介質存儲器的讀出—再寫入動作在T1、Tad、T2和T3期間內進行。另外，T2和T3期間在各自期間內對存儲單元施加極性相互相反的電壓的情況下，被決定為存儲單元中產生的極化量的變化相等。通常，T2和T3的期間是相同的T秒。另外，在T1、Tad、T2和T3期間中進行的每一個動作可以連續(xù)進行，也可以分別獨立進行。
下面，說明T1、Tad、T2和T3期間中所進行的每一個動作。首先，T1以前的期間處于備用狀態(tài)，所有位線BL0～BL7和所有字線WL0～WL7為0V。然后，若由于外部信號或內部產生的信號，動作被激活，則移到T1期間。
(T1期間讀出動作)在T1期間中，使所有位線BL0～BL7的電位從0V(備用狀態(tài))變?yōu)閠1期間的浮動狀態(tài)，且相同定時或延遲幾nsec(納秒)～幾十nsec(納秒)使字線WL3電位變?yōu)閂cc。另外，件非選擇WL0～WL2和WL4～WL7保持為0V。此時，位線BL0～BL2、BL4、BL6和BL7的電位變?yōu)樽x出電位Vr0，并且位線BL3和BL5的電位變?yōu)樽x出電位Vr1。在該狀態(tài)下通過檢測所有位線BL0～BL7的電壓，來進行數據「0」或數據「1」的判定。該數據「0」或數據「1」的判定通過利用電壓讀出放大器所構成的讀出放大器8(參照圖1)比較位線BL0～BL7的電壓與另外生成的參照電壓而進行的。
在此，在該t1期間內，在第一～第四單元區(qū)域(參照圖4)的存儲單元中產生如圖6所示的電位差。即，對第一單元區(qū)域的存儲單元(選擇存儲單元)施加Vcc-Vr0的電壓。另外，對第二單元區(qū)域的存儲單元(選擇存儲單元)施加Vcc-Vr1的電壓。此外，對第三單元區(qū)域的存儲單元(非選擇存儲單元)施加-Vr1的電壓。再有，對第四單元區(qū)域的存儲單元(非選擇存儲單元)施加-Vr0的電壓。而且，施加在非選擇存儲單元上的-Vr1的電壓和-Vr0的電壓是本發(fā)明的「第一電壓」的一例。然后，經過t1期間后，使所有位線BL0～BL7的電位變?yōu)?V。該期間相當于除了t1以外的T1期間，在第一～第四單元區(qū)域內產生如圖6的下面圖所示的電位差。即，對第一和第二單元區(qū)域存儲單元施加Vcc的電壓，在第三和第四單元區(qū)域存儲單元中不產生電位差。經過T1期間后，通過使選擇字線WL3的電位變?yōu)?V(備用狀態(tài))，從而完成讀出動作。
并且，在T1期間內，第一和第二單元區(qū)域的存儲單元(選擇存儲單元)的極化變化分別如圖7和圖8所示。即，如圖7所示，存儲了數據「0」的第一單元區(qū)域的存儲單元的極性不反轉，數據「0」不會被破壞。另一方面，如圖8所示，存儲了數據「1」的第二單元區(qū)域的存儲單元，由于極性反轉，從而數據「1」被破壞，寫入數據「0」。
另外，在T1期間內，第三和第四單元區(qū)域的存儲單元(非選擇存儲單元)的極化變化分別如圖9和圖10所示，按照所存儲的數據的內容而產生極化狀態(tài)的改善或劣化。即，如圖9所示，在第三單元區(qū)域的存儲單元保持有數據「0」的情況下，產生極化狀態(tài)的劣化，在保持有數據「1」的情況下，產生極化狀態(tài)的改善。另一方面，如圖10所示，在第四單元區(qū)域的存儲單元保持有數據「0」的情況下，產生極化狀態(tài)的劣化，并且在保持有數據「1」的情況下，產生極化狀態(tài)的改善。
(Tad的期間)其次，在第一實施方式中，如圖5所示，對第三和第四單元區(qū)域的存儲單元施加和在T1期間內施加在第三和第四單元區(qū)域的存儲單元(非選擇存儲單元)上的電壓極性相反的電壓。具體地，使非選擇字線WL0～WL2和WL4～WL7電位變?yōu)閂p。在此，在第一實施方式中，把Vp設定為滿足Vr0＜Vp＜Vr1的關系式。另外，使選擇字線WL3和所有位線BL0～BL7保持為0V。
在此，在Tad期間內，在第一～第四單元區(qū)域的存儲單元中產生圖1所示的電位差。即，在第一和第二區(qū)域的存儲單元(選擇存儲單元)中不產生電位差。另外，在第三和第四區(qū)域的存儲單元(非選擇存儲單元)上施加作為與-Vr1和-Vr0極性相反的電壓的Vp。另外，優(yōu)選使對第三和第四區(qū)域的存儲單元施加Vp的期間和在T1期間內對第三和第四區(qū)域的存儲單元施加-Vr1和-Vr0的電壓的t1期間成為相同期間。另外，Vp電壓是本發(fā)明的「第二電壓」的一例。然后，經過Tad的期間后，使非選擇字線WL0～WL2和WL4～WL7的電位變?yōu)?V(備用狀態(tài))。
另外，在Tad的期間內，第三和第四單元區(qū)域的存儲單元(非選擇存儲單元)的極化變化分別如圖12和圖13所示，按照所存儲的數據內容，產生極化狀態(tài)的改善或劣化。即，如圖12所示，在第三單元區(qū)域的存儲單元保持有數據「0」的情況下，產生極化狀態(tài)的改善，并且在保持有數據「1」的情況下，產生極化狀態(tài)的劣化。另外，如圖13所示，在第四單元區(qū)域的存儲單元保持有數據「0」的情況下，產生極化狀態(tài)的改善，并且在保持有數據「1」的情況下，產生極化狀態(tài)的劣化。
在此，如上所述，在第一實施方式中，由于把Vp設定為滿足Vr0＜Vp＜Vr1的關系式，所以，可以提高第三和第四單元區(qū)域的存儲單元(非選擇存儲單元)的極化量的減少(極化狀態(tài)的劣化)與極化量恢復(極化狀態(tài)的改善)之間的平衡。參照圖10、圖12和圖13說明其理由。保持有數據「0」的第四區(qū)域的存儲單元在T1期間(參照圖10)內減少極化量。這種情況下，如果為Vp＜Vr0、Vr0＜Vp＜Vr1和Vr1＜Vp的三個關系式中的Vp＜Vr0，則因為Vp最小，故Tad期間(參照圖13)的極化量的恢復變?yōu)樽畈?最小)。這種情況下，T1期間的極化量的減少和Tad期間的極化量的恢復變?yōu)椴黄胶?。另外，保持有數據?」的第三區(qū)域的存儲單元在T1期間(參照圖10)內恢復極化量。這種情況下，在Tad期間(參照圖12)內，如果為Vr1＜Vp，則因為Vp最大，故Tad期間的極化量的減少變?yōu)樽畲蟆＿@種情況下T1期間的極化量的增加和Tad期間的極化量的減少也變?yōu)椴黄胶?。對此，在把Vp設定為滿足Vr0＜Vp＜Vr1的關系式的第一實施方式中，可以使Tad期間的極化量的恢復大于Vp＜Vr0的情況，并且使Tad期間的極化量的減少小于Vr1＜Vp的情況。由此，在第一實施方式中，由于可以使第三和第四單元區(qū)域的存儲單元(非選擇存儲單元)的極化量的減少與恢復之間的不平衡程度變小，故可以提高極化量的減少與恢復之間的平衡。
(T2和T3的期間再寫入動作)接著，如圖5所示，在T2期間內，使選擇字線WL3的電位變?yōu)閂cc，并且使非選擇WL0～WL2和WL4～WL7的電位變?yōu)?/3Vcc。并且，在該T2期間內，使連接在讀出動作中讀出數據「1」的存儲單元上的位線BL3和BL5的電位保持在0V，使連接在讀出動作中讀出數據「0」的存儲單元上的位線BL0～BL2、BL4、BL6和BL7的電位變?yōu)?/3 Vcc。該T2期間是在后續(xù)的T3期間(向第二單元區(qū)域的存儲單元再寫入數據「1」的期間)內，為了施加和施加在第三和第四單元區(qū)域的存儲單元(非選擇存儲單元)上的電壓極性相反的電壓而設置的。即，在T2期間中第三和第四單元區(qū)域的存儲單元的極化狀態(tài)劣化(改善)的情況下，在T3期間內，第三和第四單元區(qū)域的存儲單元的極化狀態(tài)改善(劣化)。
在此，在T2期間內，在第一～第四單元區(qū)域的存儲單元中產生如圖14所示的電位差。即，對第一單元區(qū)域的存儲單元(選擇存儲單元)和第三單元區(qū)域的存儲單元(非選擇存儲單元)施加1/3Vcc，對第二單元區(qū)域的存儲單元(選擇存儲單元)施加Vcc，對第四單元區(qū)域的存儲單元(選擇存儲單元)施加-1/3Vcc。然后，經過T2的期間后，使所有字線WL0～WL7和位線BL0～BL2、BL4、BL6和BL7的電位變?yōu)?V(備用狀態(tài))。
另外，在T2期間內，第一和第二單元區(qū)域的存儲單元(選擇存儲單元)的極化變化分別如圖15和圖16所示。即，如圖15所示，因為在存儲有數據「0」的第一單元區(qū)域的存儲單元上施加1/3Vcc，故極化狀態(tài)被改善。此外，如圖16所示，由于在T1期間內寫入數據「0」的第二單元區(qū)域的存儲單元上施加Vcc電壓，故再寫入數據「0」。
另外，在T2期間內，第三和第四單元區(qū)域的存儲單元(非選擇存儲單元)的極化變化，分別如圖17和圖18所示，按照所存儲的數據內容，產生極化狀態(tài)的改善或劣化。即，如圖17所示，在第三單元區(qū)域的存儲單元保持有數據「0」的情況下，產生極化狀態(tài)的改善，并且在保持有數據「1」的情況下，產生極化狀態(tài)的劣化。再有，如圖18所示，在第四單元區(qū)域存儲單元保持有數據「0」的情況下，產生極化狀態(tài)的劣化，并且在保持有數據「1」的情況下，產生極化狀態(tài)的改善。
接著，如圖5所示，在T3期間內，使選擇字線WL3的電位保持為0V(備用狀態(tài))，并且使非選擇WL0～WL2和WL4～WL7的電位變?yōu)?/3Vcc。并且，在該T3期間內，使連接在讀出動作中讀出數據「1」的存儲單元上的位線BL3和BL5的電位變?yōu)閂cc，并且使連接在讀出動作中讀出數據「0」的存儲單元上的位線BL0～BL2、BL4、BL6和BL7的電位變?yōu)?/3Vcc。
在此，在T3期間內，在第一～第四單元區(qū)域的存儲單元中產生如圖19所示的電位差。即，對第一單元區(qū)域的存儲單元(選擇存儲單元)和第三單元區(qū)域的存儲單元(非選擇存儲單元)施加-1/3Vcc、對第二單元區(qū)域的存儲單元(選擇存儲單元)施加-Vcc、對第四單元區(qū)域的存儲單元(非選擇存儲單元)施加1/3Vcc。經過T3期間后，通過將非選擇字線WL0～WL2和WL4～WL7和所有位線BL0～BL7的電位變?yōu)?V(備用狀態(tài))，從而結束一系列的讀出—再寫入動作。
而且，在T3期間內，第一和第二單元區(qū)域的存儲單元(選擇存儲單元)的極化變化分別如圖20和圖21所示。即，如圖20所示，因為在存儲數據有「0」的第一單元區(qū)域的存儲單元上施加-1/3Vcc，所以極化狀態(tài)劣化。另外，如圖21所示，因為在T2期間內再寫入數據「0」的第二單元區(qū)域的存儲單元上施加-Vcc，所以寫入數據「1」。由此，完成由于讀出動作而被破壞的數據「1」的再寫入。
另外，在T3期間內，第三和第四單元區(qū)域的存儲單元(非選擇存儲單元)的極化變化，分別如圖22和圖23所示，按照所存儲的數據內容，產生極化狀態(tài)的改善或劣化。即，如圖22所示，在第三單元區(qū)域的存儲單元保持有數據「0」的情況下，產生極化狀態(tài)的劣化，并且在保持有數據「1」的情況下，產生極化狀態(tài)的改善。另外，如圖23所示，在第四單元區(qū)域的存儲單元保持有數據「0」的情況下，產生極化狀態(tài)的改善，并且在保持有數據「1」的情況下，產生極化狀態(tài)的劣化。由此，通過t1(T1)、Tad、T2和T3的期間，產生相同次數的極化狀態(tài)的改善和劣化。
如上所述，在第一實施方式中，通過對第一和第二單元區(qū)域的存儲單元(選擇存儲單元)總括進行讀出動作(T1期間)和再寫入動作(T2和T3期間)的基礎上，還對第三和第四單元區(qū)域的存儲單元(非選擇存儲單元)施加和讀出動作中施加在第三和第四單元區(qū)域的存儲單元上的電壓(-Vr1和-Vr0)極性相反的電壓Vp，從而即使在讀出動作中由于對第三和第四單元區(qū)域的存儲單元分別施加-Vr1和-Vr0而使第三和第四單元區(qū)域的存儲單元的極化狀態(tài)劣化，也可以改善第三和第四單元區(qū)域的存儲單元的極化狀態(tài)。另外，由于通過讀出動作(T1和Tad期間)和再寫入動作(T2和T3期間)，對第三和第四單元區(qū)域的存儲單元相同次數施加極性相反的電壓，從而通過讀出動作和再寫入動作，對第三和第四單元區(qū)域的存儲單元可以產生相同次數的極化狀態(tài)劣化和改善，所以可以抑制第三和第四單元區(qū)域的存儲單元的極化狀態(tài)的劣化。由此，由于即使反復進行讀出動作和再寫入動作，也不會累積第三和第四單元區(qū)域的存儲單元的極化狀態(tài)的劣化，故可以可靠的防止保持在第三和第四單元區(qū)域的存儲單元內的數據「1」或數據「0」消失的干擾現象。另外，由于即使存儲單元的極化狀態(tài)有偏差，也不會累積第三和第四單元區(qū)域的存儲單元的極化狀態(tài)的劣化，故可以抑制極化量少的一部分第三和第四單元區(qū)域的存儲單元進一步劣化。由此，不會產生只消失極化量少的第三和第四單元區(qū)域的存儲單元的數據的不合理現象。
參照圖24，在該第一實施方式的變形例中，其與在Tad期間內改變非選擇字線WL0～WL2和WL4～WL7的電位的上述第一實施方式的不同點在于在Tad的期間內，通過使非選擇字線WL0～WL2和WL4～WL7電位保持為0V，并且使所有位線BL0～BL7的電位變?yōu)?Vp，從而對第三和第四單元區(qū)域的存儲單元(非選擇存儲單元)施加極性相反于-Vr1和-Vr0的電壓Vp。即使這樣構成的情況下，也可以使Tad期間的第三和第四單元區(qū)域的存儲單元(非選擇存儲單元)的極化變化和圖12和圖13所示的第一實施方式同樣。
(第二實施方式)參照圖25～圖27說明，在該第二實施方式中不同于上述第一實施方式，在Tad的期間內，使施加于第三和第四單元區(qū)域的存儲單元(非選擇存儲單元)上的電壓，在第三區(qū)域的存儲單元和第四單元區(qū)域的存儲單元中互相不同的情況。另外，第二實施方式的強電介質存儲器的T1、T2和T3期間的動作同于上述第一實施方式。
(Tad的期間)如圖25所示，在該第二實施方式中，經過T1期間后，使所有的字線WL0～WL7和所有的位線BL0～BL7的電位變?yōu)?V(備用狀態(tài))之后，使連接在讀出動作中讀出數據「1」的存儲單元上的位線BL3和位線BL5的電位變?yōu)?Vp1。另外，使連接在讀出動作中讀出數據「0」的存儲單元上的位線BL0～BL2、BL4、BL6和BL7的電位變?yōu)?Vp0。而且，Vp1和Vp0滿足Vp1＞Vp0的關系。在此，在第二實施方式中進行設定，以使Vp1滿足Vp1Vr1、Vp0滿足Vp0Vr0。由此，對第三和第四單元區(qū)域的存儲單元(非選擇存儲單元)分別施加和在T1期間(讀出動作)中所施加的電壓-Vr1和-Vr0的極性相反的電壓Vp1和Vp0。另外，Vp1和Vp0的電壓是「第三電壓」和「第四電壓」的一例。然后，經過Tad期間后，使所有的位線BL0～BL7的電位變?yōu)?V(備用狀態(tài))。另外，在T1期間(讀出動作)和T2和T3期間(再寫入動作)內施加在第一～第四單元區(qū)域的存儲單元上的電壓和上述第一實施方式相同。
另外，在t1(T1)、Tad、T2和T3的期間內，第三和第四單元區(qū)域的存儲單元(非選擇存儲單元)的極化變化分別如圖26和圖27所示，按照所存儲的數據內容，產生極化狀態(tài)的改善或劣化。即，如圖26所示，在第三單元區(qū)域的存儲單元保持有數據「0」的情況下，在t1(T1)和Tad期間內分別產生極化狀態(tài)的劣化和改善，并且在T2和T3的期間內分別產生極化狀態(tài)的改善和劣化。另外，在第三單元區(qū)域的存儲單元保持有數據「1」的情況下，在t1(T1)和Tad期間內分別產生極化狀態(tài)的改善和劣化，并且在T2和T3的期間內分別產生極化狀態(tài)的劣化和改善。
此外，如圖27所示，在第四單元區(qū)域的存儲單元保持有數據「0」的情況下，在t1(T1)和Tad期間內分別產生極化狀態(tài)的劣化和改善，并且在T2和T3的期間內分別產生極化狀態(tài)的劣化和改善。另外，在第四單元區(qū)域的存儲單元保持有數據「1」的情況下，在t1(T1)和Tad期間內分別產生極化狀態(tài)的改善和劣化，并且在T2和T3的期間內，分別產生極化狀態(tài)的改善和劣化。由此，通過t1(T1)、Tad、T2和T3的期間，相同次數產生極化狀態(tài)的改善和劣化。
如上所述，在第二實施方式中，通過使在Tad期間作為施加在第三單元區(qū)域的存儲單元(非選擇存儲單元)上的電壓的Vp1和作為讀出動作中施加在第三單元區(qū)域的存儲單元上的電壓的Vr1成為實質上相同的值，使在Tad的期間作為施加在第四單元區(qū)域的存儲單元(非選擇存儲單元)上的電壓的Vp0和作為讀出動作中施加在第四單元區(qū)域的存儲單元上的電壓的Vr0成為實質上相同的值，從而可以使讀出動作中第三單元區(qū)域的存儲單元減少的極化量和Tad期間恢復的極化量成為實質上相同的量，并且使讀出動作中第四單元區(qū)域的存儲單元減少的極化量和Tad期間恢復的極化量成為實質上相同的量。其結果，可以進一步提高第三和第四單元區(qū)域的存儲單元的各自極化量的減少和恢復之間的平衡。
另外，在第二實施方式中，通過對第三和第四單元區(qū)域的存儲單元(非選擇存儲單元)分別施加作為和讀出動作中施加在第三和第四單元區(qū)域的存儲單元上的電壓(-Vr1和-Vr0)極性相反的電壓的Vp1和Vp0，從而和上述第一實施方式同樣，可以抑制因讀出動作(T1期間)而使保持在第三和第四單元區(qū)域的存儲單元內的數據「1」或數據「0」消失的干擾現象。另外，通過讀出動作(T1和Tad的期間)和再寫入動作(T2和T3)，對第三和第四單元區(qū)域的存儲單元(非選擇存儲單元)施加相同次數極性相反的電壓，從而和上述第一實施方式同樣，可以可靠的防止一系列讀出動作和再寫入動作中的非選擇存儲單元的干擾現象。
(第三實施方式)參照圖28～圖31，說明該第三實施方式不同于第一和第二實施方式，把Tad期間設在T1期間之前的情況。另外，圖29中的直線W是表示位線與讀出放大器之間的配線負載電容的Q-V直線。另外，第三實施方式的強電介質存儲器的T2和T3期間的動作和上述第一實施方式相同。
(Tad的期間)在該第三實施方式中，如圖28所示，首先，對第三和第四單元區(qū)域的存儲單元(非選擇存儲單元)施加和在后面的T1期間中施加在第三和第四單元區(qū)域的存儲單元(非選擇存儲單元)上的電壓極性相反的電壓。具體地，使所有位線BL0～BL7的電位從0V(備用狀態(tài))變?yōu)?Vp。并且，使所有字線WL0～WL7保持為0V。由此，對第三和第四單元區(qū)域的存儲單元施加極性相反于-Vr1和-Vr0的電壓Vp。
(T1期間讀出動作)其次，在第三實施方式中，在Tad的期間之后立即進行數據的讀出。即，從Tad期間不經過備用狀態(tài)，使所有的位線BL0～BL7變?yōu)楦訝顟B(tài)，并且在相同定時或延遲幾納秒～幾十納秒，使選擇字線WL3的電位變?yōu)閂cc。另外，非選擇字線WL0～WL2和WL4～WL7保持為0V。由此，在第三實施方式中，如圖29所示，在讀出動作中，不同于對第一和第二單元區(qū)域的存儲單元(選擇存儲單元)施加Vcc的第一實施方式，而對第一和第二單元區(qū)域的存儲單元施加Vcc+Vp的電壓。因此，在第三實施方式中，和上述第一實施方式相比，讀出電位Vr1與讀出電位Vr0之間的電位差Vr1-Vr0變大。另外，T2和T3期間(再寫入動作)內施加在第一～第四單元區(qū)域的存儲單元上的電壓，和第一實施方式相同。
另外，在t1(T1)、Tad、T2和T3期間中，第三和第四單元區(qū)域的存儲單元(非選擇存儲單元)的極化變化，分別如圖30和圖31所示，按照所存儲的數據內容，產生極化狀態(tài)的改善或劣化。即，如圖30所示，在第三單元區(qū)域的存儲單元保持有數據「0」的情況下，在Tad和t1(T1)期間內分別產生極化狀態(tài)的改善和劣化，并且在T2和T3期間內分別產生極化狀態(tài)的改善和劣化。另外，在第三單元區(qū)域的存儲單元保持有數據「1」的情況下，在Tad和t1(T1)期間內分別產生極化狀態(tài)的劣化和改善，且在T2和T3期間內分別產生極化狀態(tài)的劣化和改善。
此外，如圖31所示，在第四單元區(qū)域的存儲單元保持有數據「0」的情況下，在Tad和t1(T1)期間內分別產生極化狀態(tài)的改善和劣化，且在T2和T3期間內分別產生極化狀態(tài)的劣化和改善。另外，在第四單元區(qū)域的存儲單元保持有數據「1」的情況下，在Tad和t1(T1)期間內分別產生極化狀態(tài)的劣化和改善，且在T2和T3期間內分別產生極化狀態(tài)的改善和劣化。由此，通過Tad、t1(T1)、T2和T3期間，相同次數產生極化狀態(tài)的改善和劣化。
在第三實施方式中，如上所述，通過對第三和第四單元區(qū)域的存儲單元(非選擇存儲單元)施加作為和讀出動作中施加在第三和第四單元區(qū)域的存儲單元(非選擇存儲單元)上的電壓(-Vr1和-Vr0)極性相反的電壓Vp之后，立即使所有的位線BL0～BL7變?yōu)楦訝顟B(tài)，且對被選擇字線WL3施加讀出數據「1」或數據「0」用的電壓Vcc，從而可以對第一和第二單元區(qū)域的存儲單元(選擇存儲單元)施加讀出數據「1」或數據「0」用的電壓(Vcc)以上的電壓(Vcc+Vp)。由此，因為可以使數據「1」的讀出電位Vr1與數據「0」的讀出電位Vr0之間的電位差變大，所以可以提高存儲器的讀出精度。
而且，第三實施方式的其他效果和上述第一實施方式相同。
(第四實施方式)參照圖32說明在該第四實施方式中，不同于上述第一～第三實施方式，不利用參照電壓來進行數據「0」或數據「1」的判定的情況。
在該第四實施方式中，圖32所示的斬波比較電路20連接有所有的位線BL0～BL7。該斬波比較電路20具有判定存儲在存儲單元內的數據「0」或數據「1」的功能。另外，斬波比較電路20包括倒相電路21、電容22、電阻R1和三個開關SW1～SW3。倒相電路21具有邏輯閾值電位VT。另外，倒相電路21的輸入端子介由電容22和開關SW2而連接有位線BL，且從輸出端子向外部輸出數據。另外，在倒相電路21的輸入端子和輸出端子上分別連接有開關SW1的一方端子和另一方端子。電阻R1的一方端子接地，并且另一方端子介由開關SW3而連接有倒相電路21的輸出端子。另外，電阻R1的電阻值設定為使節(jié)點ND1的電位下降比0V還大、且比-Vr1a+Vr1還小。另外，-Vr1a+Vr1在后面敘述的讀出—再寫入動作中進行說明。
接著，參照圖32～圖37，說明第四實施方式的強電介質存儲器的讀出—再寫入動作。另外，在第四實施方式中，將備用狀態(tài)的所有字線WL0～WL7和所有位線BL0～BL7的電位設為倒相電路21的邏輯閾值電位VT。
(Tad的期間)如圖33所示，在該第四實施方式中，首先使開關SW1和開關SW2從接通狀態(tài)變?yōu)閿嚅_狀態(tài)，并且以相同定時或延遲幾納秒～幾十納秒，使所有位線BL0～BL7的電位從VT(備用狀態(tài))變?yōu)楦訝顟B(tài)，且使選擇字線WL3的電位從VT(備用狀態(tài))變?yōu)閂T-Vcc。另外，使非選擇字線WL0～WL2和WL4～WL7保持為VT。此時，位線BL3和BL5的電位變?yōu)閂T-Vr1a，位線BL0～BL2、BL4、BL6和BL7的電位變?yōu)閂T-Vr0a。而且，VT-Vcc(選擇字線WL3的電位)是本發(fā)明的「第五電壓」的一例。
另外，在Tad的期間中，第一和第二單元區(qū)域的存儲單元(選擇存儲單元)的極化變化分別如圖34和圖35所示。即，如圖34所示，由于對存儲有數據「0」的第一單元區(qū)域的存儲單元施加-Vcc+Vr0a的電壓，故極化反轉。此外，如圖35所示，因為對存儲有數據「1」的第二單元區(qū)域的存儲單元施加-Vcc+Vr1a的電壓，所以極化不反轉。
(T1期間讀出動作)其次，如圖33所示，在使所有位線BL0～BL7保持t1期間的浮動狀態(tài)下，使選擇字線WL3的電位變?yōu)閂T+Vcc。另外，使非選擇字線WL0～WL2和WL4～WL7保持為VT。此時，位線BL3和BL5的電位變?yōu)樽x出電位VT-Vr1a+Vr1，并且位線BL0～BL2、BL4、BL6和BL7的電位變?yōu)樽x出電位VT-Vr0a+Vr0。另外，VT+Vcc(選擇字線WL3的電位)是本發(fā)明的「第六電壓」的一例。在每一個位線產生讀出電位后，使開關SW2變?yōu)榻油顟B(tài)。
而且，在t1期間內，第一和第二單元區(qū)域的存儲單元(選擇存儲單元)的極化變化分別如圖34和圖35所示。即，如圖34所示，由于對存儲有數據「0」的第一單元區(qū)域的存儲單元施加Vcc+Vr0a-Vr0的電壓，所以極化再度被反轉。在此，在第四實施方式中，Vr0aVr0，變?yōu)閂cc+Vr0a-Vr0＝Vcc。因此，向存儲有數據「0」的第一單元區(qū)域的存儲單元再度寫入數據「0」。另外，如圖35所示，在t1期間內，對存儲有數據「1」的第二單元區(qū)域的存儲單元施加Vcc+Vr1a-Vr1的電壓。另外，在第四實施方式中，Vr1a＜Vr1，通過使存儲有數據「1」的第二單元區(qū)域的存儲單元極化反轉，從而變?yōu)閳D35(t1期間)所示的極化狀態(tài)。然后，在除了t1以外的T1期間，由于對存儲有數據「1」的第二單元區(qū)域的存儲單元施加Vcc的電壓，所以數據「1」被破壞而寫入數據「0」。
在t1期間內，在每一個位線上產生讀出電位之后，如果開關SW2變?yōu)閿嚅_狀態(tài)，則對應于存儲有數據「1」的第二單元區(qū)域的存儲單元的斬波比較電路20(參照圖32)的節(jié)點ND1，從VT引導(boot)為讀出電位VT-Vr1a+Vr1。即，因為Vr1a＜Vr1，所以節(jié)點ND1的電位變?yōu)樽鳛榈瓜嚯娐?1(參照圖32)的邏輯閾值電位的VT以上。另外，對應于存儲有數據「0」的第一單元區(qū)域的存儲單元的斬波比較電路20的節(jié)點ND1，變?yōu)樽x出電位VT-Vr0a+Vr0。即，因為Vr0a＝Vr0，所以節(jié)點ND1的電位變?yōu)樽鳛榈瓜嚯娐?1的邏輯閾值電位的VT附近的電位。
并且，和使開關SW2成為接通狀態(tài)的定時為相同的定時，或延遲幾納秒～幾十納秒，把開關SW3從斷開狀態(tài)變?yōu)榻油顟B(tài)。由此，因為電連接節(jié)點ND1和一方端子接地的電阻R1，所以節(jié)點ND1的電位下降。在此，如上所述，電阻R1的電阻值設定為節(jié)點ND1的電位下降比0V還大且比-Vr1a+Vr1還小。因此，對應于存儲有數據「1」的第二單元區(qū)域的存儲單元的斬波比較電路20的節(jié)點ND1電位直接保持作為倒相電路21的邏輯閾值電位的VT以上的狀態(tài)。另一方面，對應于存儲有數據「0」的第一單元區(qū)域的存儲單元的斬波比較電路20的節(jié)點ND1電位變成比作為倒相電路21的邏輯閾值電位的VT還小。由此，由于倒相電路21的功能，從對應于存儲有數據「1」的第二單元區(qū)域的存儲單元的斬波比較電路20輸出L電平的電位。另外，由于倒相電路21的功能，從對應于存儲有數據「0」的第一單元區(qū)域的存儲單元的斬波比較電路20輸出H電平的電位。并且，在該第四實施方式中，利用此時的斬波比較電路20的輸出，進行數據「0」或數據「1」的判定。
然后，使所有位線BL0～BL7的電位變?yōu)閂T。該期間相當于除了t1以外的T1期間。
而且，T1期間結束后的第一和第二單元區(qū)域的存儲單元的極化狀態(tài)分別和圖7和圖8所示的第一實施方式相同。即，之后，通過進行和上述第一實施方式同樣的再寫入動作(T2和T3期間)，從而對第二單元區(qū)域的存儲單元進行讀出動作中被破壞數據「1」的再寫入動作。另外，使開關SW1變?yōu)榻油顟B(tài)的定時和使開關SW3變?yōu)閿嚅_狀態(tài)的定時，只要是進行可數據的判定之后的定時，任何時間都可以。
另外，在Tad、t1(T1)、T2和T3期間中，第三和第四單元區(qū)域的存儲單元(非選擇存儲單元)的極化變化分別如圖36和圖37所示，按照所存儲數據內容，產生極化狀態(tài)的改善或劣化。即，如圖36所示，在Tad和t1(T1)期間內，對第三單元區(qū)域的存儲單元分別施加Vr1a和Vr1a-Vr1的電壓，并且在T2和T3期間內分別施加1/3Vcc和-1/3Vcc的電壓。而且，Vr1a和Vr1a-Vr1分別為本發(fā)明的「第二電壓」和「第一電壓」的一例。因此，在第三單元區(qū)域的存儲單元保持有數據「0」的情況下，在Tad和t1(T1)期間內分別產生極化狀態(tài)的改善和劣化，并且在T2和T3期間內分別產生極化狀態(tài)的改善和劣化。另外，在第三單元區(qū)域的存儲單元保持有數據「1」的情況下，在Tad和t1(T1)期間內分別產生極化狀態(tài)的劣化和改善，并且在T2和T3期間內分別產生極化狀態(tài)的劣化和改善。由此，在第三單元區(qū)域的存儲單元中，通過Tad、t1(T1)、T2和T3期間，相同次數的產生極化狀態(tài)的改善和劣化。
另外，如圖37所示，對第四單元區(qū)域的存儲單元，在Tad的期間內施加Vr0a，并且在T2和T3期間內分別施加電壓-1/3Vcc和1/3Vcc。另外，由于Vr0a＝Vr0，故在t1(T1)期間內作為施加在第四單元區(qū)域的存儲單元上的電壓的Vr0a-Vr1變?yōu)?V。而且，Vr0a電壓是本發(fā)明的「第二電壓」的一例。因此，在第四單元區(qū)域的存儲單元保持有數據「0」的情況下，在Tad期間內產生極化狀態(tài)的改善，并且在T2和T3期間內分別產生極化狀態(tài)的劣化和改善。另外，在第四單元區(qū)域的存儲單元保持有數據「1」的情況下，在Tad期間內產生極化狀態(tài)的劣化，并且在T2和T3期間內分別產生極化狀態(tài)的改善和劣化。由此，在第四單元區(qū)域的存儲單元中，通過T2和T3期間，相同次數的產生極化狀態(tài)的改善和劣化。另外，t1(T1)期間的第四單元區(qū)域的存儲單元在極化狀態(tài)上不會發(fā)生變化。
在第四實施方式中，如上所述，通過在Tad期間內，使所有位線BL0～BL7的電位從VT(備用狀態(tài))變?yōu)楦訝顟B(tài)，并且使選擇字線WL3電位從VT(備用狀態(tài))變?yōu)閂T-Vcc，而且在t1期間內，使所有位線BL0～BL7變?yōu)楦訝顟B(tài)，并且使選擇字線WL3電位變?yōu)閂T+Vcc，從而在位線BL0～BL7上產生讀出電位VT-Vr1a+Vr1(數據「1」)或VT-Vr0a+Vr0(數據「0」)，并且通過使該讀出電位VT-Vr1a+Vr1和VT-Vr0a+Vr0只降低規(guī)定量，從而可以把讀出電位VT-Vr1a+Vr1保持在作為倒相電路21的邏輯閾值電位的VT以上，并且可以使讀出電位VT-Vr0a+Vr0比作為倒相電路21的邏輯閾值電位的VT還小。由此，由于通過比較讀出電位VT-Vr1a+Vr1(數據「1」)及VT-Vr0a+Vr0(數據「0」)和作為倒相電路21的邏輯閾值電位VT，從而可以進行數據的自判定，所以不需要參照電壓。另外，由于在Tad期間內，對第三單元區(qū)域的存儲單元(非選擇存儲單元)施加和讀出動作期間內施加在第三單元區(qū)域的存儲單元上的電壓(Vr1a-Vr1)極性相反的電壓Vr1a，所以即使在讀出動作中，通過對第三單元區(qū)域的存儲單元施加Vr1a-Vr1而在第三單元區(qū)域的存儲單元中產生極化狀態(tài)的劣化，也可以改善第三單元區(qū)域的存儲單元的極化狀態(tài)。其結果，沒有必要另外生成參照電壓，且可以獲得能抑制干擾現象的強電介質存儲器。另外，即使單元特性存在偏差，也因為可以進行數據的自判定，故與通過和參照電壓進行比較來進行數據的判定的情況相比，可以抑制單元特性偏差的影響。
而且，應認為這里公開的實施方式在所有方面只不過是例子，并未進行限定。本發(fā)明的范圍不是由上述實施方式的說明來表示，而是由技術方案范圍來表示，進一步包含和技術方案范圍均等的含義和范圍內的所有變更。
例如，在上述第一～第四實施方式中，對作為本發(fā)明的存儲器的一例，的強電介質存儲器進行了說明，但本發(fā)明不限于此，也能應用于除了強電介質存儲器以外的其他存儲器中。
另外，在上述第一～第四實施方式中，在Tad的期間內通過驅動非選擇字線或所有位線，從而對非選擇存儲單元施加和讀出動作中施加在非選擇存儲單元上的電壓極性相反的電壓，但本發(fā)明不限于此，也可以在Tad的期間內通過驅動選擇和非選擇的所有字線，從而對非選擇存儲單元施加和讀出動作中施加在非選擇存儲單元上的電壓極性相反的電壓。
此外，在上述第一～第四實施方式中，把Tad的期間設在T1期間與T2期間之間、或設在T1期間之前，但本發(fā)明不限于此，即使設在T2期間與T3期間之間、或設在T1期間之后，也可以獲得相同的效果。
權利要求
1.一種存儲器，其特征在于，其中具備存儲單元陣列，該存儲單元陣列包括位線；配置為與所述位線交叉的字線；和連接在所述位線與所述字線之間，保持第一數據或第二數據的存儲單元；在對連接在被選擇的所述字線上的所有的所述存儲單元總括進行讀出動作的基礎上，至少對非選擇的所述存儲單元施加和讀出動作中施加在非選擇的所述存儲單元上的第一電壓極性相反的第二電壓。
2.根據權利要求1所述的存儲器，其特征在于，通過所述讀出動作和再度寫入所讀出的數據的再寫入動作，至少向非選擇的所述存儲單元，相同次數的施加所述第一電壓和極性相反于所述第一電壓的第二電壓。
3.根據權利要求2所述的存儲器，其特征在于，所述再寫入動作由多個動作構成。
4.根據權利要求3所述的存儲器，其特征在于，所述再寫入動作包含第一期間和第二期間、兩個期間，在所述再寫入動作的所述第二期間內，對非選擇的所述存儲單元施加和所述再寫入動作的所述第一期間中施加在非選擇的所述存儲單元上的電壓極性相反的電壓。
5.根據權利要求1所述的存儲器，其特征在于，通過驅動非選擇的所述字線、連接在被選擇的所述存儲單元上的所有的所述位線、以及選擇與非選擇的所有所述字線中的任意一個，從而對非選擇的所述存儲單元施加和所述讀出動作中施加在非選擇的所述存儲單元上的第一電壓極性相反的所述第二電壓。
6.根據權利要求5所述的存儲器，其特征在于，通過驅動非選擇所述字線，從而對非選擇的所述存儲單元施加和所述讀出動作中施加在非選擇的所述存儲單元上的第一電壓極性相反的所述第二電壓。
7.根據權利要求5所述的存儲器，其特征在于，通過驅動連接在被選擇的所述存儲單元上的所有所述位線，從而對所述非選擇的所述存儲單元施加和所述讀出動作中施加在非選擇的所述存儲單元上的第一電壓極性相反的所述第二電壓。
8.根據權利要求1所述的存儲器，其特征在于，所述第二電壓設定為在通過向非選擇的所述存儲單元施加所述第一電壓而使極化量減少的情況下，能使所述減少的極化量實質性恢復的值。
9.根據權利要求8所述的存儲器，其特征在于，所述第二電壓比所述讀出動作中讀出所述第一數據的所述位線中所產生的電壓還小、且比所述讀出動作中讀出所述第二數據的所述位線中所產生的電壓還大。
10.根據權利要求1所述的存儲器，其特征在于，所述第二電壓包括對連接在所述讀出動作中讀出所述第一數據的所述位線上的非選擇的所述存儲單元施加的第三電壓；和對連接在所述讀出動作中讀出所述第二數據的所述位線上的非選擇的所述存儲單元施加的第四電壓。
11.根據權利要求10所述的存儲器，其特征在于，通過驅動所述讀出動作中讀出所述第一數據的所述位線，從而對連接在所述讀出動作中讀出所述第一數據的所述位線上的非選擇的所述存儲單元施加第三電壓；并且通過驅動連接在所述讀出動作中讀出所述第二數據的所述位線，從而對連接在所述讀出動作中讀出所述第二數據的所述位線上的非選擇的所述存儲單元施加第四電壓。
12.根據權利要求10所述的存儲器，其特征在于，所述第三電壓，是與在所述讀出時、對連接在所述讀出動作中讀出所述第一數據的所述位線上的非選擇的所述存儲單元所施加的電壓值實質上相同的值；所述第四電壓，是與在所述讀出時、對連接在所述讀出動作中讀出所述第二數據的所述位線上的非選擇的所述存儲單元所施加的電壓值實質上相同的值。
13.根據權利要求12所述的存儲器，其特征在于，通過對連接在讀出所述第一數據的所述位線上的非選擇的所述存儲單元施加第三電壓而恢復的極化量，是與通過對連接在讀出所述第一數據的所述位線上的非選擇的所述存儲單元施加第一電壓而減少的極化量實質上相同的量；通過對連接在讀出所述第二數據的所述位線上的非選擇的所述存儲單元施加第四電壓而恢復的極化量，是與通過對連接在讀出所述第二數據的所述位線上的非選擇的所述存儲單元施加第一電壓而減少的極化量實質上相同的量。
14.根據權利要求1所述的存儲器，其特征在于，在所述讀出動作之前，對非選擇的所述存儲單元施加所述第二電壓。
15.根據權利要求14所述的存儲器，其特征在于，所述讀出動作，在對非選擇的所述存儲單元施加所述第二電壓之后立即使所有所述位線變?yōu)楦訝顟B(tài)，并且對被選擇的所述字線施加讀出所述第一數據和所述第二數據用的電壓。
16.根據權利要求14所述的存儲器，其特征在于，在所述讀出動作中，通過使所有的所述位線從初始狀態(tài)變?yōu)楦訝顟B(tài)，并且，對被選擇的所述字線施加讀出用的第五電壓，從而在對非選擇的所述存儲單元施加所述第二電壓之后，使所有的所述位線變?yōu)楦訝顟B(tài)，并且對被選擇的所述字線施加讀出用的第六電壓；根據施加所述第六電壓之后的所述位線中所產生的電壓、和所述初始狀態(tài)的所述位線的電壓，進行數據的讀出。
17.根據權利要求16所述的存儲器，其特征在于，還具備斬波比較器，其連接在所述位線上，具有規(guī)定的邏輯閾值電壓，并且進行所述數據的讀出；所述斬波比較器根據所述邏輯閾值電壓、和所述位線中所產生的讀出電壓，進行數據的判定。
18.根據權利要求1所述的存儲器，其特征在于，在所述讀出動作之后，對非選擇的所述存儲單元施加所述第二電壓。
19.根據權利要求1所述的存儲器，其特征在于，在對非選擇的所述存儲單元施加所述第二電壓的期間，是與對非選擇的所述存儲單元施加所述第一電壓的期間實質上相同的期間。
20.根據權利要求1所述的存儲器，其特征在于，所述存儲單元包含強電介質電容器。
全文摘要
本發(fā)明提供一種能夠抑制非選擇的存儲單元的數據消失的干擾現象的存儲器。該存儲器在對連接在所選擇的字線上的所有存儲單元總括進行讀出動作的基礎上，至少還對非選擇的存儲單元施加和讀出動作中施加在非選擇的存儲單元上的第一電壓極性相反的第二電壓。
文檔編號G11C11/22GK1649031SQ20051000432
公開日2005年8月3日 申請日期2005年1月13日 優(yōu)先權日2004年1月14日
發(fā)明者境直史 申請人:三洋電機株式會社