專(zhuān)利名稱(chēng)：高密度多端口緩存器的電流式感測(cè)裝置及其方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種高密度多端口緩存器感應(yīng)電路，特別涉及一種在嵌入式閃存程序中高密度多端口緩存器的電流式感測(cè)裝置及其方法。
背景技術(shù)：
一般而言，多端口緩存器的設(shè)計(jì)中多使用單端電壓感應(yīng)器(single-ended voltagesensing scheme)，如圖1所示，一五端緩存單元10，其中有兩端為寫(xiě)入，分別有位線WBL1、WBL2及字符線WWL1、WWL2，另外三端為讀取，分別有位線RBL1、RBL2、RBL3及字符線RWL1、RWL2、RBL3，當(dāng)五端口緩存單元10的字符線RBL3輸入一電壓V(b1)至單端的電壓式感應(yīng)放大器12(voltage-mode sensing amplifier，VSA)后，電壓式感應(yīng)放大器12感應(yīng)輸入的電壓并將它傳送出去。
但電壓感應(yīng)器具有速度慢及動(dòng)態(tài)噪音邊限范圍太小等缺點(diǎn)，其中輸入電壓感應(yīng)器的感應(yīng)電壓必須足夠大，且在高密度的緩存器中，位線負(fù)載愈大則感應(yīng)時(shí)間愈長(zhǎng)，其感應(yīng)時(shí)間長(zhǎng)短如下式T(sense)＝C(b1)×V(sense)/IcellC(b1)為多端口緩存器中位線的電阻，Icell為多端口緩存器輸入電壓感應(yīng)器的電流；由于感應(yīng)電壓大，故感應(yīng)時(shí)間相對(duì)較長(zhǎng)。此外，由于此電壓感應(yīng)器是單端輸入，故共接模式拒斥比(common mode rejection ratio，CMRR)的參數(shù)較差，造成誤差變大。
因此，本發(fā)明即針對(duì)上述缺點(diǎn)，提出一種在嵌入式閃存程序中高密度多端口緩存器的電流式感測(cè)裝置及其方法，以解決上述技術(shù)問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種在嵌入式閃存程序中高密度多端口緩存器的電流式感測(cè)裝置及其方法，它提供一仿真快閃記憶單元(dummy flash cell)，使其發(fā)出一參考電流以與多端緩存單元的電流相比較，且比較的結(jié)果為正、負(fù)參考電流值，可縮短電流比較放大器的感應(yīng)時(shí)間。
本發(fā)明的另一目的在于提供一種在嵌入式閃存程序中高密度多端口緩存器的電流式感測(cè)裝置及其方法，它利用一仿真位線對(duì)參考電壓做消除或編輯的動(dòng)作，使參考電流值改變。
本發(fā)明的再一目的在于提供一種在嵌入式閃存程序中高密度多端口緩存器的電流式感測(cè)裝置及其方法，它利用一選擇訊號(hào)輸入多端口緩存單元，使多端口緩存單元的單元電流為零或參考電流值的兩倍。
本發(fā)明的再一目的在于提供一種在嵌入式閃存程序中高密度多端口緩存器的電流式感測(cè)裝置及其方法，它利用仿真快閃記憶單元輸入電流至電流比較放大器，使感應(yīng)時(shí)間縮短及動(dòng)態(tài)噪音邊限變大。
為達(dá)上述目的，本發(fā)明提供一種在嵌入式閃存程序中高密度多端口緩存器的電流式感測(cè)裝置及其方法，它利用一多端緩存單元(multiple-port register file cell)發(fā)出一0或1的選擇訊號(hào)，并依據(jù)該選擇訊號(hào)輸出一啟始電壓及一單元電流，另外，利用一嵌入式的仿真快閃記憶單元(dummy flash cell)的一仿真位線根據(jù)該啟始電壓定義出比其大的一參考電壓，并產(chǎn)生相應(yīng)的一參考電流；該單元電流及該參考電流傳送至一電流比較放大器(currentcomparator amplifier)，它感應(yīng)該單元電流及該參考電流的差值，若選擇訊號(hào)為1則單元電流近于零，若選擇訊號(hào)為0則單元電流為參考電流的兩倍電流量，差值為正、負(fù)參考電壓值，并將其輸出以進(jìn)行小容量區(qū)段刻錄(session at once，SAO)。由于該差值僅有正、負(fù)參考電流值兩種可能，故可增快電流比較放大器的感應(yīng)時(shí)間。
本發(fā)明提供的一種在嵌入式閃存程序中高密度多端口緩存器的電流式感測(cè)裝置及其方法，它使用電流模式的感應(yīng)系統(tǒng)，通過(guò)一仿真快閃記憶單元輸出一參考電流至一差動(dòng)電流比較放大器，由于參考電流與單元電流的差值為參考電流的正值或負(fù)值，且此參考電流是透過(guò)仿真位線定義出一參考電壓后所產(chǎn)生的，如此可使參考電流值完全符合本發(fā)明的需要，減少參考電流在程序中可能發(fā)生的變量，因此本發(fā)明與使用電壓感應(yīng)放大器的現(xiàn)有技術(shù)相比，擁有更短的感應(yīng)時(shí)間及更好的動(dòng)態(tài)噪音邊限并減少誤差。
以下通過(guò)具體實(shí)施例詳細(xì)說(shuō)明本發(fā)明的目的、技術(shù)內(nèi)容、特點(diǎn)及其所達(dá)成的功效。


圖1為現(xiàn)有技術(shù)中單端電壓感應(yīng)器的示意圖。
圖2為本發(fā)明結(jié)構(gòu)示意圖。
圖3為本發(fā)明方法流程圖。
圖4為本發(fā)明中單元電流與參考電流對(duì)電壓的曲線圖。
標(biāo)號(hào)說(shuō)明10五端口緩存單元12電壓式感應(yīng)放大器
14三端緩存單元16仿真快閃記憶單元18電流比較放大器 20選擇訊號(hào)具體實(shí)施方式
本發(fā)明提供一種在嵌入式閃存程序中高密度多端口緩存器的電流式感測(cè)裝置及其方法，其結(jié)構(gòu)如圖2所示，一三端緩存單元14，其中一端為寫(xiě)入端，兩端為讀取端，三端口分別有一位線WBL、RBL1、RBL2及一字符線WWL、RWL1、RWL2相連，在讀取端口的前有一選擇訊號(hào)20由外部輸入，此三端緩存單元14并輸出一啟始電壓Vt及一單元電流Icell；一仿真快閃記憶單元16(dummy flash cell)，其中可有復(fù)數(shù)閘極，每一閘極上亦分別連接有一位線及一字符線，在圖2中的仿真快閃記憶單元16僅有一閘極，其仿真位線DBL(dummy bit line)連接在仿真快閃記憶單元16上，并定義出一參考電壓Vt’，再因此而產(chǎn)生一參考電流Iref；另有一電流比較放大器(current comparator amplifier)18，其為一電流模式的感應(yīng)放大器(current-mode sensing amplifier，CSA)，它架設(shè)在一差動(dòng)電路(differential circuit)上。
本發(fā)明的流程請(qǐng)參照?qǐng)D3，如步驟S10所述，由外部輸入一選擇訊號(hào)20至三端口緩存單元14，此選擇訊號(hào)20為0或1的邏輯訊號(hào)，使三端口緩存單元14根據(jù)此選擇訊號(hào)20輸出一啟始電壓Vt及一單元電流Icell；再如步驟S12所述，由于本發(fā)明中定義仿真快閃記憶單元16所輸出的參考電流Iref為1/2*Icell，因此，為使參考電流Iref為單元電流Icell的一半，由仿真位線DBL依據(jù)三端口緩存單元14所輸出的啟始電壓Vt及單元電流Icell定義出一參考電壓Vt’，使隨之產(chǎn)生的參考電流Iref值為Icell/2，且參考電壓Vt’大于啟始電壓Vt；仿真快閃記憶單元16將參考電流Iref輸出至電流比較放大器18后，如步驟S14到S16所述，當(dāng)參考電流Iref及單元電流Icell皆流至電流比較放大器18后，此電流比較放大器18對(duì)兩電流進(jìn)行感應(yīng)，比較其二者的差值，以輸出進(jìn)行小容量區(qū)段刻錄(session at once，SAO)。其中，當(dāng)選擇訊號(hào)20為0時(shí)，單元電流Icell為兩倍的參考電流量，反之，當(dāng)選擇訊號(hào)20為1時(shí)，單元電流Icell接近于0。
圖4為三端口緩存單元所提供的單元電流及仿真快閃記憶單元所提供的參考電流對(duì)電壓的曲線圖，由圖中可看出，當(dāng)選擇訊號(hào)為0時(shí)，兩電流的差值ΔI＝Icell(0)-Iref～2Iref-Iref＝Iref，而當(dāng)選擇訊號(hào)為1時(shí)，差值ΔI＝Icell(1)-Iref＝-Iref；由于差值僅有正參考電流及負(fù)參考電流兩種情況，且參考電流的大小依仿真位線所定義的參考電壓所產(chǎn)生，因此可提高電流比較放大器的感應(yīng)速度，大大縮短其感應(yīng)時(shí)間，并得到較佳的動(dòng)態(tài)噪音邊限(dynamic noisemargin)。
以上所述的實(shí)施例僅為了說(shuō)明本發(fā)明的技術(shù)思想及特點(diǎn)，其目的在使本領(lǐng)域的普通技術(shù)人員能夠了解本發(fā)明的內(nèi)容并據(jù)以實(shí)施，本專(zhuān)利的范圍并不僅局限于上述具體實(shí)施例，即凡依本發(fā)明所揭示的精神所作的同等變化或修飾，仍涵蓋在本發(fā)明的保護(hù)范圍內(nèi)。
權(quán)利要求
1.一種高密度多端口緩存器的電流式感測(cè)裝置，其應(yīng)用于嵌入式閃存程序中，其特征在于包括一多端緩存單元，它發(fā)出一0或1的選擇訊號(hào)，并依據(jù)該選擇訊號(hào)輸出一啟始電壓及一單元電流；一仿真快閃記憶單元，它是一嵌入式的，通過(guò)一仿真位線根據(jù)該啟始電壓定義出一參考電壓，從而產(chǎn)生一參考電流并將其輸出；以及一電流比較放大器，它對(duì)該單元電流及該參考電流進(jìn)行感應(yīng)，比較出其二者的差值，并將其輸出以進(jìn)行小容量區(qū)段刻錄。
2.根據(jù)權(quán)利要求1所述的高密度多端口緩存器的電流式感測(cè)裝置，其特征在于所述電流比較放大器是架構(gòu)于一差動(dòng)電路上。
3.根據(jù)權(quán)利要求1所述的高密度多端口緩存器的電流式感測(cè)裝置，其特征在于所述參考電流的數(shù)值為該單元電流的一半。
4.根據(jù)權(quán)利要求1所述的高密度多端口緩存器的電流式感測(cè)裝置，其特征在于所述參考電壓值大于該啟始電壓值。
5.根據(jù)權(quán)利要求1所述的高密度多端口緩存器的電流式感測(cè)裝置，其特征在于所述參考電壓值為可利用該仿真位線做消除或編輯的操作的參考電壓值。
6.根據(jù)權(quán)利要求1所述的高密度多端口緩存器的電流式感測(cè)裝置，其特征在于所述選擇訊號(hào)為0時(shí)，該差值為該參考電流值。
7.根據(jù)權(quán)利要求1所述的高密度多端口緩存器的電流式感測(cè)裝置，其特征在于所述該選擇訊號(hào)為1時(shí)，該差值為該參考電流的負(fù)值。
8.一種高密度多端口緩存器的電流式感測(cè)方法，其應(yīng)用于嵌入式閃存程序中，包含以下步驟利用一多端緩存單元發(fā)出一0或1的選擇訊號(hào)，并依據(jù)該選擇訊號(hào)輸出一啟始電壓及一單元電流；利用一嵌入式的仿真快閃記憶單元的一仿真位線根據(jù)該啟始電壓定義出一參考電壓，并產(chǎn)生相應(yīng)的一參考電流；以及該單元電流及該參考電流傳送至一電流比較放大器，它是感應(yīng)該單元電流及該參考電流的差值，并輸出以進(jìn)行小容量區(qū)段刻錄。
9.根據(jù)權(quán)利要求8項(xiàng)所述的高密度多端口緩存器的電流式感測(cè)方法，其特征在于所述參考電流的數(shù)值為該單元電流的一半。
10.根據(jù)權(quán)利要求8項(xiàng)所述的高密度多端口緩存器的電流式感測(cè)方法，其特征在于所述參考電壓值大于該啟始電壓值。
11.根據(jù)權(quán)利要求8項(xiàng)所述的高密度多端口緩存器的電流式感測(cè)方法，其特征在于所述參考電壓值可利用該仿真位線做消除或編輯的動(dòng)作。
12.根據(jù)權(quán)利要求8項(xiàng)所述的高密度多端口緩存器的電流式感測(cè)方法，其特征在于所述選擇訊號(hào)為0時(shí)，該差值為該參考電流值。
13.根據(jù)權(quán)利要求8項(xiàng)所述的高密度多端口緩存器的電流式感測(cè)方法，其特征在于所述選擇訊號(hào)為1時(shí)，該差值為該參考電流的負(fù)值。
全文摘要
本發(fā)明提供一種高密度多端口緩存器的電流式感測(cè)裝置及其方法，其應(yīng)用于嵌入式閃存程序中，它利用一多端緩存單元(multiple－port register file cell)發(fā)出一0或1的的選擇訊號(hào)，并依據(jù)該選擇訊號(hào)輸出一啟始電壓及一單元電流，接著利用一嵌入式的仿真快閃記憶單元(dummy flash cell)的的一仿真位線根據(jù)該啟始電壓定義出一參考電壓，并產(chǎn)生相應(yīng)的的一參考電流；該單元電流及該參考電流傳送至一電流比較放大器，它是感應(yīng)該單元電流及該參考電流的的差值，并輸出以進(jìn)行小容量區(qū)段刻錄(session at once，SAO)。由于該差值僅有正、負(fù)參考電流兩種可能，故可增快電流比較放大器的感應(yīng)的時(shí)間。
文檔編號(hào)G11C29/00GK1866389SQ20051002599
公開(kāi)日2006年11月22日 申請(qǐng)日期2005年5月19日 優(yōu)先權(quán)日2005年5月19日
發(fā)明者郭矩陽(yáng) 申請(qǐng)人:上海宏力半導(dǎo)體制造有限公司