專(zhuān)利名稱：低功率損耗的感測(cè)放大器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種集成電路，且特別是有關(guān)于一種低功率損耗的感測(cè)放大器的集成電路。
背景技術(shù)：
在現(xiàn)有的存儲(chǔ)裝置中，一般在結(jié)構(gòu)上系以存儲(chǔ)數(shù)組方式排列，其通常具有多個(gè)偶數(shù)行及多個(gè)奇數(shù)行。而存儲(chǔ)單元系位于選擇的列和行的交叉點(diǎn)，并由相關(guān)的列與行的控制信號(hào)致能時(shí)而讀取(address)。當(dāng)讀取存于存儲(chǔ)單元的數(shù)字?jǐn)?shù)據(jù)時(shí)，一小讀取電流經(jīng)感測(cè)而得。為了產(chǎn)生一可讀的數(shù)據(jù)信號(hào)以代表存放于存儲(chǔ)單元的數(shù)字?jǐn)?shù)據(jù)，通常系通過(guò)感測(cè)放大器放大一小讀取電流與一參考電流之間電流差值所建立的電壓差值。一個(gè)感測(cè)放大器的執(zhí)行力強(qiáng)烈的影響內(nèi)存存取時(shí)間，以及整體內(nèi)存功率損耗。如同現(xiàn)今的任何集成電路，存儲(chǔ)裝置必須有提升速度，減少空間，以及維護(hù)低功率損耗的條件。
請(qǐng)參照?qǐng)D1，圖1為現(xiàn)有的存儲(chǔ)數(shù)組。存儲(chǔ)列陣100包括8個(gè)存儲(chǔ)區(qū)塊(存儲(chǔ)區(qū)塊101、存儲(chǔ)區(qū)塊102～存儲(chǔ)區(qū)塊108)，參考存儲(chǔ)單元電路110，及4個(gè)通過(guò)閘(MYS0、MYS1、MYS2及MYS3)。各個(gè)存儲(chǔ)區(qū)塊具有256個(gè)存儲(chǔ)單元，以64個(gè)存儲(chǔ)單元為一行，由4個(gè)列所排列。存儲(chǔ)區(qū)塊更包括4個(gè)行選擇閘、一行選擇控制信號(hào)、一個(gè)讀寫(xiě)控制信號(hào)及64條字組線(WL)。存儲(chǔ)列陣100系通過(guò)參考數(shù)據(jù)線(RDL)與數(shù)據(jù)線(DL)而連接到感測(cè)放大器。例如，存儲(chǔ)區(qū)塊101的存儲(chǔ)單元M0需被讀取時(shí)，可由提升字組線WL1_0、行選擇控制信號(hào)SEL0及通過(guò)閘控制信號(hào)YS0的電壓值至電壓源的電壓VDD，并同時(shí)維持其它行選擇控制信號(hào)、字組線及存儲(chǔ)單元100的讀取控制信號(hào)于地線的位準(zhǔn)而得。在讀取存儲(chǔ)單元M0之后，一代表所存放在存儲(chǔ)單元M0的數(shù)字?jǐn)?shù)據(jù)的小電流經(jīng)感測(cè)而得，并由通過(guò)行選擇閘MSEL00與通過(guò)閘MYS0，輸出至DL。接著，DL上的小電流被傳至感測(cè)放大器。而小參考電流可由存儲(chǔ)列陣100的參考存儲(chǔ)單元電路110的RDL線取得。
請(qǐng)參照?qǐng)D2，圖2是一個(gè)現(xiàn)有的感測(cè)放大器200，可通過(guò)DL和RDL連接到存儲(chǔ)列陣100。如圖2所示，感測(cè)放大器200包括5個(gè)部份電路220、電路230、電路240、電路250及電路260。電路220和230系用以分別將從DL取得的小讀取電流與從RDL取得的小參考電流轉(zhuǎn)換至一個(gè)小電壓振幅及一個(gè)小參考電壓振幅于信號(hào)線SA1和SA2上。電路240和250系為兩放大電路，而電路260系為一反相電路。VDD系為電壓源。N-channel晶體管221和231因連接著B(niǎo)IAS偏壓控制信號(hào)而總是為開(kāi)啟ON)。兩相同負(fù)載晶體管222和232系用以作為大電阻器。信號(hào)線SA2上系建立一小參考電壓振幅。信號(hào)線SA1上的小電壓振幅大小系取決于儲(chǔ)存于被讀取的存儲(chǔ)單元的數(shù)字?jǐn)?shù)據(jù)。如果存放在存儲(chǔ)單元的數(shù)字?jǐn)?shù)據(jù)為″1″時(shí)，位于信號(hào)線SA1上的小電壓振幅系稍小于小參考電壓振幅。否則，位于信號(hào)線SA1上的小電壓振幅系稍大于小參考電壓振幅。電路240系由五個(gè)晶體管241、242、243、244及245所組成之一差動(dòng)放大器。P-channel晶體管243和244形成熟知的電流鏡。N-channel晶體管241和242系為增益晶體管，用以放大位于信號(hào)線SA1上的小電壓振幅及位于信號(hào)線SA2上的小參考電壓振幅之間的小電壓差值。N-channel晶體管245，由BIASA控制信號(hào)所致能，系用以限制差動(dòng)放大器240的電流消耗。當(dāng)信號(hào)線SA1上的小電壓振幅大約為1.25V時(shí)，晶體管241開(kāi)啟。因此，位于信號(hào)線S00的差動(dòng)放大器240的輸出將降低至″0″。電路250系為一互補(bǔ)性氧化金屬半導(dǎo)體(CMOS)放大電路，包括一N-channel晶體管251和一個(gè)P-channel晶體管252。當(dāng)電路250的輸入(從信號(hào)線SO0)為″0″時(shí)，信號(hào)線SAB上的電路250的輸出將為″1″，并經(jīng)由電路260反相后，信號(hào)線SA所得的輸出將為″0″。
為了匹配從存儲(chǔ)列陣100的DL線所伴隨的大寄生電容負(fù)載，參考存儲(chǔ)單元電路110必須使用許多虛擬存儲(chǔ)單元(dummy cell)。如圖1所示，參考存儲(chǔ)單元電路110的虛擬存儲(chǔ)單元和參考存儲(chǔ)單元的數(shù)量，需等于存儲(chǔ)列陣100之一列的存儲(chǔ)單元的數(shù)量。因此，存儲(chǔ)列陣100的參考存儲(chǔ)單元電路110在布局上占更多的空間。在現(xiàn)有的感測(cè)放大器200中，使用差動(dòng)放大器會(huì)導(dǎo)致感測(cè)放大器200消耗更多的功率。特別是在頁(yè)模式(page mode)下，當(dāng)許多感測(cè)放大器必須同時(shí)被觸發(fā)時(shí)，參考存儲(chǔ)單元電路空間的占有和感測(cè)放大器功率損耗的問(wèn)題將變本加厲。
由前述所鑒，研發(fā)出低功率損耗、占領(lǐng)較少空間及維持快速存取速度的感測(cè)放大器將是現(xiàn)今重要的課題。

發(fā)明內(nèi)容有鑒于此，本發(fā)明的目的就是在實(shí)質(zhì)上提供一種低功率感測(cè)放大器及其使用發(fā)法。低功率感測(cè)放大器具有多個(gè)偶數(shù)行及多個(gè)奇數(shù)行的存儲(chǔ)列陣。存儲(chǔ)列陣連接到感測(cè)放大器，并經(jīng)由數(shù)據(jù)線及反相數(shù)據(jù)線所組成的兩互補(bǔ)數(shù)據(jù)線之一，輸出所感測(cè)的小讀取電流至感測(cè)放大器。存儲(chǔ)數(shù)組系將奇數(shù)行對(duì)之一的存儲(chǔ)單元感中測(cè)到的讀取電流傳送至反相數(shù)據(jù)線，且系將存儲(chǔ)單元的偶數(shù)行對(duì)之一的存儲(chǔ)單元中感測(cè)到的讀取電流傳送至數(shù)據(jù)線。小讀取電流系僅由兩互補(bǔ)數(shù)據(jù)線其中之一存取而得。兩互補(bǔ)數(shù)據(jù)線并將提供寄生電容負(fù)載于感測(cè)放大器。通過(guò)感測(cè)放大器和存儲(chǔ)列陣?yán)门?奇數(shù)行譯碼的方法，存儲(chǔ)裝置有效地減少了所占的空間。
根據(jù)本發(fā)明的目的，提出一種低功率感測(cè)放大器。感測(cè)放大器系連接于具有一對(duì)偶數(shù)行及一對(duì)奇數(shù)行的存儲(chǔ)列陣，并包括信號(hào)放大電路和輸出選擇電路。信號(hào)放大電路系依據(jù)小讀取電流與小參考電流之間的差值放大小電壓差值，并產(chǎn)生兩個(gè)放大的信號(hào)。輸出選擇電路乃依據(jù)存儲(chǔ)單元系位于偶數(shù)行或奇數(shù)行而決定選擇其中兩個(gè)放大的信號(hào)之一。
根據(jù)本發(fā)明的另一目的，提出一種感測(cè)放大器。感測(cè)放大器系連接于具有一對(duì)偶數(shù)行及一對(duì)奇數(shù)行的存儲(chǔ)列陣，并包括信號(hào)建立電路、一信號(hào)放大電路及一輸出選擇電路。信號(hào)放大電路系依據(jù)一小電流與一小參考電流以建立一小電壓差值。然后，小電壓差系由信號(hào)放大電路放大，并據(jù)以產(chǎn)生兩放大的信號(hào)。輸出選擇電路乃依據(jù)存儲(chǔ)單元系位于偶數(shù)行或奇數(shù)行而決定選擇其一對(duì)應(yīng)的放大信號(hào)。
根據(jù)本發(fā)明的另一目的，提供一感測(cè)放大器操作的方法。此方法包括了五個(gè)階段預(yù)充電階段、信號(hào)建立階段、信號(hào)栓鎖階段、信號(hào)放大階段及輸出選擇階段。在預(yù)充電階段，兩條信號(hào)線被充電至一預(yù)定電壓值。在信號(hào)建立階段中，一個(gè)小電壓差值將被建立在此兩條信號(hào)在線。所建立的小電壓差值將被栓鎖于栓鎖中，并據(jù)以放大。在信號(hào)栓鎖階段，被栓鎖的小電壓差值將與位于兩條信號(hào)在線的大寄生電容負(fù)載隔離。被栓鎖的小電壓差值將于信號(hào)放大階段放大，而產(chǎn)生兩個(gè)放大的信號(hào)將。而依據(jù)位于存儲(chǔ)列陣300的存儲(chǔ)單元的位置，其中，放大的信號(hào)之一將于輸出選擇階段時(shí)，被選擇作為輸出信號(hào)。
在所揭露的感測(cè)放大器中，信號(hào)放大電路系利用交叉耦接反相器對(duì)以代替?zhèn)鹘y(tǒng)的差動(dòng)放大器。因相較于差動(dòng)放大器，交叉耦接反相器在操作上需要消耗較少的功率，也因此，感測(cè)放大器將消耗較少功率。此外，存儲(chǔ)列陣通過(guò)兩互補(bǔ)數(shù)據(jù)線而提供感測(cè)放大器大寄生電容負(fù)載，因此，存儲(chǔ)列陣的參考存儲(chǔ)包電路不必需對(duì)感測(cè)放大器所提供大寄生電容負(fù)載。因減少虛擬存儲(chǔ)單元所需的數(shù)量，使得存儲(chǔ)列陣的參考存儲(chǔ)單元電路所需的空間得以減少。
為讓本發(fā)明的上述目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉一較佳實(shí)施例，并配合所附圖式，作詳細(xì)說(shuō)明如下
圖1繪示傳統(tǒng)存儲(chǔ)數(shù)組電路圖，用以存取儲(chǔ)存于存儲(chǔ)單元的數(shù)字?jǐn)?shù)據(jù)。
圖2繪示傳統(tǒng)感測(cè)放大器電路圖，用以放大相關(guān)于圖1繪示的存儲(chǔ)數(shù)組的存儲(chǔ)單元之一小電壓差值。
圖3繪示乃依照本發(fā)明一較佳實(shí)施例的存儲(chǔ)列陣。
圖4繪示乃依照本發(fā)明的感測(cè)放大器電路圖，用以放大相關(guān)于圖3繪示的存儲(chǔ)數(shù)組的存儲(chǔ)單元之一小電壓差值。
具體實(shí)施方式請(qǐng)參照?qǐng)D3，其繪示依照本發(fā)明一較佳實(shí)施例的存儲(chǔ)列陣300。存儲(chǔ)列陣300包括八個(gè)存儲(chǔ)區(qū)塊301、302...308、參考存儲(chǔ)單元電路310及4個(gè)n-channel通過(guò)閘(MYS0、MYS1、MYS2及MYS3)，由2個(gè)通過(guò)閘控制信號(hào)(YS0及YS1)所控制。各存儲(chǔ)塊具有一偶數(shù)行對(duì)及一奇數(shù)行對(duì)。舉例說(shuō)明，存儲(chǔ)塊301具有256個(gè)存儲(chǔ)單元，以4行及64列所排列，并以64存儲(chǔ)單元為一行及4存儲(chǔ)單元為一列。存儲(chǔ)單元的4行分成偶數(shù)行(col_0和col_2)與奇數(shù)行(col_1和col_3)。64字線WL0_0、WL1_0...WL63_0用以激發(fā)位于各列的存儲(chǔ)單元。
各256個(gè)存儲(chǔ)單元之一端系連接于讀寫(xiě)控制信號(hào)SOURCE0。各256個(gè)存儲(chǔ)單元的另一端系連接于行選擇閘之一端。各行均具有一選擇閘。n-channel選擇閘MSEL00和MSEL20，于偶數(shù)行選擇控制信號(hào)SEL_EVEN0的控制，系輸出由一偶數(shù)行對(duì)(col_0及col_2)的存儲(chǔ)單元中感測(cè)而得的小讀取電流。相對(duì)應(yīng)的，n-channel選擇閘MSEL10及MSEL30，于奇數(shù)行選擇控制信號(hào)SEL_ODD0的控制，系輸出由一奇數(shù)行對(duì)(col_1和col_3)的存儲(chǔ)單元中感測(cè)而得的小讀取電流。其余的7個(gè)存儲(chǔ)區(qū)塊302至308均具有如同存儲(chǔ)區(qū)塊301的布局。4行選擇閘MSEL00、MSEL10、MSEL20及MSEL30系由通過(guò)信號(hào)線BL0、BL1、BL2及BL3而各自連接至4通過(guò)閘MYS0、MYS1、MYS2及MYS3。
通過(guò)閘MYS0與MYS1系由通過(guò)閘控制信號(hào)YS0所控制，而通過(guò)閘MYS2與MYS3由通過(guò)閘控制信號(hào)YS1所控制。通過(guò)閘MYS0及MYS2的終端系連接至數(shù)據(jù)線(DL)，而通過(guò)閘MYS1及MYS3的終端系連接至反相數(shù)據(jù)線(DLB)。因此，DL將從位于偶數(shù)行之一的存儲(chǔ)單元中，輸出由存儲(chǔ)單元感測(cè)的小讀取電流，而DLB將從位于奇數(shù)行之一的存儲(chǔ)單元中，輸出由存儲(chǔ)單元感測(cè)的小讀取電流。
請(qǐng)參照?qǐng)D3，參考存儲(chǔ)單元電路310包括1個(gè)參考存儲(chǔ)單元MR及63個(gè)虛擬存儲(chǔ)單元。參考存儲(chǔ)單元之一端與各63個(gè)虛擬存儲(chǔ)單元均連接電壓源VSS，而參考存儲(chǔ)單元的另一端與各63個(gè)虛擬存儲(chǔ)單元均連接至n-channel通過(guò)閘MYRS。參考存儲(chǔ)單元系由參考字線(RWL)所控制，而所有虛擬存儲(chǔ)單元的閘端均連接地線。通過(guò)閘MYRS系由電壓源VDD所控制。在一實(shí)施例中，VDD系大約為1.5V。而通過(guò)閘MYRS之一端系連接至參考數(shù)據(jù)線(RDL)。
通過(guò)使用偶數(shù)/奇數(shù)譯碼的方式，由存儲(chǔ)列陣300的存儲(chǔ)單元所感測(cè)的小讀取電流系依據(jù)存儲(chǔ)單元的位置而選擇性地出現(xiàn)在DL及DLB在線。當(dāng)一偶數(shù)行的存儲(chǔ)單元經(jīng)讀取時(shí)，DL將輸出小讀取流。而當(dāng)一個(gè)奇數(shù)的存儲(chǔ)單元經(jīng)讀取時(shí)，DLB將輸出小讀取電流。例如，當(dāng)存儲(chǔ)塊301的存儲(chǔ)單元M0經(jīng)讀取時(shí)，所有的讀/寫(xiě)控制信號(hào)SOURCE0至SOURCE7接設(shè)為0。由于存儲(chǔ)單元M0位于偶數(shù)行col_0，偶數(shù)行選擇控制信號(hào)SEL_EVEN0因此被設(shè)為VDD，而其余的行選擇控制信號(hào)(SEL_ODD0-7和SEL_EVEN1-7)均設(shè)為為″0″。通過(guò)閘控制信號(hào)YS0系設(shè)為VDD，以觸發(fā)通過(guò)閘MYS0開(kāi)啟，使信號(hào)線BL0上的小讀取電流得以輸出至DL。雖然通過(guò)閘MYS1系由通過(guò)閘控制信號(hào)YS0所開(kāi)啟(turned on)，然而，行選擇閘MSEL10系由行選擇控制信號(hào)SEL_ODD0所控制而關(guān)閉。因此，所有數(shù)據(jù)信號(hào)皆不會(huì)通過(guò)DLB線。在此情況下，DLB的所以連接至感測(cè)放大器僅為提供大寄生電容負(fù)載使與DL的寄生電容負(fù)載匹配。
存儲(chǔ)列陣300有以下三個(gè)特點(diǎn)。首先，存儲(chǔ)列陣300中的行選擇閘系由偶數(shù)和奇數(shù)選擇控制信號(hào)所控制，而存儲(chǔ)列陣100中的行選擇閘系僅由一行選擇控制信號(hào)所控制。其次，存儲(chǔ)列陣300僅有二個(gè)通過(guò)閘控制信號(hào)(YS0及YS1)，而存儲(chǔ)列陣100卻有4個(gè)通過(guò)閘控制信號(hào)(YS0、YS1、YS2及YS3)。再者，相較的下，存儲(chǔ)列陣300的參考存儲(chǔ)單元電路310比存儲(chǔ)列陣100的參考存儲(chǔ)單元電路110于體積上小很多，因?yàn)殡娐?10的DL及DLB線將提供大寄生電容負(fù)載。換言的，因參考存儲(chǔ)單元電路310不需提供大寄生電容負(fù)載，因此參考存儲(chǔ)單元電路310不需具有很多虛擬存儲(chǔ)單元。有此可鑒，通過(guò)使用偶數(shù)/奇數(shù)行的譯碼方式，存儲(chǔ)列陣300有效地節(jié)省了電路布局的空間。
請(qǐng)參照?qǐng)D4，圖4繪示乃依照本發(fā)明的感測(cè)放大器400的較佳電路連接方式。感測(cè)放大器400系用以建立和放大從DL線和存儲(chǔ)列陣300的RDL線所取得的小電壓差值。感測(cè)放大器400可分為5個(gè)電路預(yù)充電電路401、信號(hào)建立電路402、信號(hào)拴鎖電路403、信號(hào)放大電路404及輸出選擇電路405。
預(yù)充電電路401系用以在存儲(chǔ)列陣300的存儲(chǔ)單元經(jīng)讀取之前，充電信號(hào)線SA1和SA2至電壓源VDD的電壓。P-channel晶體管M2A及M2B可由控制信號(hào)EQUB所觸發(fā)而開(kāi)啟與關(guān)閉。各晶體管M2A及M2B之一端系連接至電壓源VDD，各晶體管M2A及M2B的另一端則分別連接節(jié)點(diǎn)421及422，而連接節(jié)點(diǎn)421及422則分別連接信號(hào)線SA1及SA2。當(dāng)晶體管M2A及M2B被開(kāi)啟時(shí)，信號(hào)線SA1及SA2將被充電至VDD的電壓。在一實(shí)施例中，電壓源VDD系大約于1.5V。
信號(hào)建立電路402系依據(jù)小讀取電流和小參考電流而建立一個(gè)小電壓差值。存儲(chǔ)列陣300系通過(guò)信號(hào)建立電路402的DL、DLB及RDL線而連接至感測(cè)放大器400。DL和DLB線系分別連接節(jié)點(diǎn)410和411。節(jié)點(diǎn)410及411則分別連接至n-channel晶體管M7及M8之一端與信號(hào)線CA1及CA2。N-channel晶體管MP3通過(guò)其兩端而連接DL及DLB線。因偏壓控制信號(hào)BIAS持續(xù)的致能，導(dǎo)致N-channel晶體管M3A及M3B總是于開(kāi)啟狀態(tài)。晶體管M3A的一端系連接信號(hào)線CA1，而晶體管M3B之一端系連接信號(hào)線CA2。晶體管M3A及M3B的各另一終端則分別連接二相同負(fù)載晶體管XM5A及XM5B的一端，其兩的另一端均連接至電壓源VDD。晶體管XMSA及XM5B系用以作為大電阻器。
因存儲(chǔ)列陣300所使用偶數(shù)/奇數(shù)譯碼的方式，使由存儲(chǔ)列陣300的存儲(chǔ)單元所感測(cè)的小讀取電流得以依據(jù)存儲(chǔ)單元的位置而選擇性地出現(xiàn)在二互補(bǔ)數(shù)據(jù)線之一(DL及DLB線)上。同時(shí)，通過(guò)偶數(shù)/奇數(shù)譯碼的方式，便可由利用偶數(shù)(EVEN)與奇數(shù)(ODD)控制信號(hào)而決定系信號(hào)建立電路402的哪一數(shù)據(jù)行將傳導(dǎo)小讀取電流。當(dāng)存儲(chǔ)單元位于存儲(chǔ)列陣300之一偶數(shù)行時(shí)，系由DL線傳導(dǎo)小讀取電流，并通過(guò)節(jié)點(diǎn)410將其傳至信號(hào)線CA1。由于ODD控制信號(hào)不被致能，晶體管M7系為關(guān)閉。而控制信號(hào)將被上升至VDD的電壓值以開(kāi)啟晶體管M8。因此，由通過(guò)RDL而從參考存儲(chǔ)單元電路310所取得的小參考電流系通過(guò)節(jié)點(diǎn)411而送至信號(hào)線CA2。
而當(dāng)存儲(chǔ)單元系位于一奇數(shù)行時(shí)，系由DLB線傳導(dǎo)小讀取電流，并通過(guò)節(jié)點(diǎn)411將其傳至信號(hào)線CA2。由于EVEN控制信號(hào)不被致能，晶體管M8系為關(guān)閉。而ODD控制信號(hào)將被致能以開(kāi)啟晶體管M7。因此，由通過(guò)RDL而從存儲(chǔ)列陣300的參考存儲(chǔ)單元電路310所取得的小參考電流系通過(guò)節(jié)點(diǎn)410而送至信號(hào)線CA1。DL及DLB，不論有無(wú)傳導(dǎo)讀取電流，均將通過(guò)節(jié)點(diǎn)410及411而對(duì)信號(hào)線CA1及CA2提供大寄生電容負(fù)載。寄生于信號(hào)線CA1及CA2的大寄生電容負(fù)載大小可于0.25pF至10pF的范圍。由閘控制信號(hào)EQU所控制的晶體管MP3系用以使DL和DLB的電壓相等。
在二信號(hào)線CA1及CA2分別傳導(dǎo)小讀取電流和小參考電流后，因小讀取電流和小參考電流之間的電流差異，信號(hào)線SA1和SA2將建立一小電壓差值。在一實(shí)施例中，此小電壓差值系大約為100mV。當(dāng)然，這電壓差值可大約于1.0mV～3000mV的范圍內(nèi)。
信號(hào)拴鎖電路403包括二個(gè)傳輸閘XP1及XP2，系由控制信號(hào)LAT及LATB所控制而開(kāi)啟/關(guān)閉。傳輸閘XP1之一端連接至信號(hào)線SA1，而傳輸閘XP1的另一端連接至信號(hào)線DATAA。傳輸閘XP2之一端系連接信號(hào)線SA2，而傳輸閘XP2的另一端則連接信號(hào)線DATAB。當(dāng)控制信號(hào)LAT＝0及LATB＝VDD時(shí)，傳輸閘XP1及XP2被關(guān)閉。因此，信號(hào)不會(huì)通過(guò)信號(hào)線SA1及SA2至信號(hào)線DATAA及DATAB。當(dāng)傳輸閘XP1及XP2關(guān)閉時(shí)，于信號(hào)線SA1及SA2的寄生電容負(fù)載將與信號(hào)線DATAA及DATAB隔離。而當(dāng)控制信號(hào)LAT＝VDD及LATB＝0時(shí)，傳輸閘XP1及XP2將被開(kāi)啟。因此，建立于信號(hào)線SA1及SA2的小電壓差值將拴鎖于信號(hào)線DATAA及DATAB。
信號(hào)放大電路404系包括一交叉耦接反相器對(duì)。晶體管M9、M10及M13系為p-channel晶體管，而晶體管M11、M12及M14系為n-channel晶體管。晶體管M13及M14可分別由控制信號(hào)LAT2B及LAT2所致能。晶體管M13之一端系連接電壓源VDD，而晶體管M13的另一端系連接節(jié)點(diǎn)441，而連接節(jié)點(diǎn)441系連接晶體管M9之一端及晶體管M10的閘極端。晶體管M9的另一端連接節(jié)點(diǎn)443，而節(jié)點(diǎn)443系連接晶體管M11之一端及晶體管M10及M12的閘極端。晶體管M10的另一端系連接節(jié)點(diǎn)444，而連接節(jié)點(diǎn)444系連接晶體管M12及晶體管M9和M11的閘極端。信號(hào)線DATAA和DATAB分別連接節(jié)點(diǎn)443及444，而節(jié)點(diǎn)443及444則連接信號(hào)線OSA及OSB。晶體管M11及M12的另一端系連接節(jié)點(diǎn)445，而連接節(jié)點(diǎn)445則連接晶體管M14之一個(gè)端。晶體管M14的另一端連接至電壓源Vss(Vss＝0)。信號(hào)放大電路404將放大在信號(hào)線DATAA及DATAB之間的小電壓差值，并輸出二個(gè)放大的信號(hào)至信號(hào)線OSA及OSB。
輸出選擇電路405包括三個(gè)NAND閘XD1、XD2及XD3。NAND閘XD1具有二輸入信號(hào)線OSA及奇數(shù)(ODD)控制信號(hào)，而NAND閘XD2具有二輸入信號(hào)線OSB及偶數(shù)(EVEN)控制信號(hào)。NAND閘XD1及XD2各有一輸出。NAND閘XD1及XD2的輸將成為NAND閘XD3的輸入信號(hào)，而XD3則產(chǎn)生輸出信號(hào)至信號(hào)線SA。輸出選擇電路405將通過(guò)運(yùn)用偶數(shù)/奇數(shù)(even/odd)行譯碼方式而利用EVEN及ODD控制信號(hào)以由信號(hào)線OSA及OSB中，選擇其中放大的信號(hào)之一。如果存儲(chǔ)單元系位于存儲(chǔ)列陣300之一偶數(shù)行，信號(hào)在線放大的信號(hào)OSB系通過(guò)致能EVEN控制信號(hào)(EVEN＝VDD)而選擇為輸出信號(hào)。然而，如果存儲(chǔ)單元系位于存儲(chǔ)列陣300之一個(gè)奇數(shù)行，信號(hào)在線放大的信號(hào)OSA系通過(guò)致能ODD控制信號(hào)(ODD＝VDD)而選擇為輸出信號(hào)。
感測(cè)放大器400的操作可區(qū)分為五階段。第一是一預(yù)先充電階段，第二是信號(hào)建立階段，第三是信號(hào)拴鎖階段，第四是信號(hào)放大階段，而第五是輸出選擇階段。
1)預(yù)充電階段此階段的目的在于快速充電信號(hào)線SA1及SA2至VDD的電壓。感測(cè)放大器400的控制信號(hào)于此操作階段的設(shè)定系如下EQUB＝0V、EQU＝VDD、LAT＝0、LATB＝VDD、LAT2＝0V及LAT2B＝VDD。預(yù)充電階段將持續(xù)約20ns。當(dāng)閘控制信號(hào)EQUB＝0V，晶體管M2A及M2B將開(kāi)啟。因此，信號(hào)線SA1及SA2將被充電至VDD的電壓。由于控制信號(hào)LAT＝0及LATB＝VDD，使拴鎖電路403的傳輸閘XP1及XP2為開(kāi)啟狀態(tài)。因此，信號(hào)線DATAA及DATAB亦被充電至VDD的電壓。因控制信號(hào)LAT2＝0V及LAT2B＝VDD，使得晶體管M13及M14不被開(kāi)啟以導(dǎo)通。因此，信號(hào)放大電路404的交叉耦接反相器對(duì)不會(huì)有所作用。同時(shí)，奇數(shù)(EVEN)及偶數(shù)(ODD)控制信號(hào)其中之一系依據(jù)存儲(chǔ)單元在存儲(chǔ)列陣300的所在位置而觸發(fā)導(dǎo)通，而小讀取電流及小參考電流將因此而取得。
2)信號(hào)建立階段這個(gè)階段的目的在于建立一小電壓差值于信號(hào)線SA1及SA2。在這個(gè)階段，唯有控制信號(hào)EQUB及EQU有所改變(EQUB＝VDD、EQU＝0V)，其余控制信號(hào)維持不變。因此，晶體管M2A及M2B被關(guān)閉。由于XM5A及XM5B系兩相同的負(fù)載晶體管，一個(gè)小電壓差值將因小讀取電流及小參考電流之間之一小電壓差值而被建立在節(jié)點(diǎn)421及422之間。此外，因?yàn)榭刂菩盘?hào)LAT及LATB未有改變(LAT＝0及LATB＝VDD)，在信號(hào)線SA1及SA2之間形成的小電壓差值將被拴鎖于信號(hào)線DATAA及DATAB。信號(hào)建立階段應(yīng)持續(xù)大約10ns。
3)信號(hào)拴鎖階段這個(gè)階段的目的在于將信號(hào)線DATAA及DATAB之間的小電壓差值拴鎖于交叉耦接反相對(duì)。在這個(gè)階段，控制信號(hào)LAT系由0轉(zhuǎn)換為VDD，而控制信號(hào)LATB系由VDD轉(zhuǎn)換為0。而其它控制信號(hào)未有所改變。因此，傳輸閘XP1及XP2系為關(guān)閉。這個(gè)信號(hào)拴鎖階段應(yīng)該持續(xù)大約2ns。
4)信號(hào)放大階段放大階段系以二個(gè)步驟執(zhí)行。信號(hào)放大階段的第一步驟目的在于對(duì)晶體管M11及M12提供地面電源以及放大信號(hào)線DATAA及DATAB之間的小電壓差值。控制信號(hào)LAT2在這個(gè)階段由0轉(zhuǎn)換為VDD，而其余控制信號(hào)系維持不變。第一步應(yīng)該持續(xù)大約3ns。信號(hào)線DATAA及DATAB系分別連接節(jié)點(diǎn)443及444。其中，具較小電壓的節(jié)點(diǎn)將放電至地線，以于此節(jié)點(diǎn)產(chǎn)生第一放大的輸出。
這個(gè)階段第二步驟的目的在于對(duì)晶體管M9及M10提供電源(VDD)并更進(jìn)一步放大信號(hào)線DATAA及DATAB之間的小電壓差值，即在節(jié)點(diǎn)443及444之間。節(jié)點(diǎn)443及444的中，具叫高電壓的節(jié)點(diǎn)將充電至VDD以于此節(jié)點(diǎn)產(chǎn)生第二放大輸出。在此階段，控制信號(hào)LAT2B系由VDD轉(zhuǎn)為0，而其余控制信號(hào)并未有所改變。此第二步驟應(yīng)維持大約3ns。
5)輸出選擇階段此階段的目在于選擇其中信號(hào)線OSA或信號(hào)線OSB之一放大輸出。而放大輸出的選擇系依據(jù)存儲(chǔ)單元讀取的位置由EVEN或ODD控制信號(hào)致能而決定。如果存儲(chǔ)單元系位于存儲(chǔ)列陣300的偶數(shù)行，EVEN控制信號(hào)則將被致能。否則，ODD控制信號(hào)將被致能。
本發(fā)明上述實(shí)施例所揭露的感測(cè)放大器因利用交叉耦接反相器以代替?zhèn)鹘y(tǒng)的差動(dòng)放大器，使感測(cè)放大器400得以消耗較少的功率。此外，感測(cè)放大器400與存儲(chǔ)列陣300的結(jié)合因even/odd行的譯碼方式得以占較少的空間。因此，感測(cè)放大器400與存儲(chǔ)列陣300皆達(dá)到占領(lǐng)較少空間及消耗較少功率的效果，并同時(shí)兼顧了存取速度上的需求。
綜上所述，雖然本發(fā)明已以一較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何熟習(xí)此技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視后附的申請(qǐng)專(zhuān)利范圍所界定者為準(zhǔn)。
權(quán)利要求
1.一種感測(cè)放大器，用以感測(cè)與放大從一具有多個(gè)偶數(shù)行及多個(gè)奇數(shù)行的一存儲(chǔ)數(shù)組的一存儲(chǔ)單元中，所感測(cè)的一電流差值，該感測(cè)放大器包括一信號(hào)放大電路，用以放大一第一信號(hào)線與一第二信號(hào)線之間的該電流差值，該存儲(chǔ)單元系位于該些個(gè)偶數(shù)行及該些個(gè)奇數(shù)行其中之一行，該信號(hào)放大電路系用以產(chǎn)生一第一放大信號(hào)及一第二放大信號(hào)；以及一輸出選擇電路，用以選擇該第一放大信號(hào)與該第二放大信號(hào)其中之一，當(dāng)所感測(cè)的該存儲(chǔ)單元系位于該奇數(shù)行對(duì)之一時(shí)，選擇該第一放大信號(hào)，而當(dāng)所感測(cè)的存儲(chǔ)單元系位于該偶數(shù)行對(duì)之一時(shí)，選擇該第二放大信號(hào)。
2.根據(jù)權(quán)利要求1所述的感測(cè)放大器，其特征在于，該感測(cè)放大器更包括一預(yù)充電電路，用以在讀取該存儲(chǔ)數(shù)組的該存儲(chǔ)單元之前，充電該第一放大信號(hào)線與該第二放大信號(hào)線至一預(yù)定電壓值。
3.根據(jù)權(quán)利要求1所述的感測(cè)放大器，其特征在于，該感測(cè)放大器更包括一信號(hào)建立電路，用以依據(jù)從該存儲(chǔ)數(shù)組感測(cè)之一讀取電流與一參考電流之間之一差值，形成該第一信號(hào)線與該第二信號(hào)在線之一電壓差值，該讀取電流系相關(guān)于儲(chǔ)存于該存儲(chǔ)數(shù)組的該存儲(chǔ)單元的數(shù)字?jǐn)?shù)據(jù)，該信號(hào)建立電路系通過(guò)兩個(gè)互補(bǔ)數(shù)據(jù)線之一后，由該存儲(chǔ)數(shù)組取得該讀取電流，該兩個(gè)互補(bǔ)數(shù)據(jù)線系由一數(shù)據(jù)線及一反相數(shù)據(jù)線所組成，該兩個(gè)互補(bǔ)數(shù)據(jù)線具有寄生電容負(fù)載。
4.根據(jù)權(quán)利要求3所述的感測(cè)放大器，其特征在于，當(dāng)該存儲(chǔ)單元位于該些奇數(shù)行之一行時(shí)，該信號(hào)建立電路系由該反相數(shù)據(jù)線取得該讀取電流，而當(dāng)該存儲(chǔ)單元位于該些偶數(shù)行之一時(shí)，該信號(hào)建立電路系由該數(shù)據(jù)線取得該讀取電流。
5.根據(jù)權(quán)利要求3所述的感測(cè)放大器，其特征在于，于該存儲(chǔ)數(shù)組中，從該些奇數(shù)行之一的該存儲(chǔ)單元感測(cè)到的該讀取電流系傳送至該反相數(shù)據(jù)線，且從該存儲(chǔ)單元的該些偶數(shù)行之一的該存儲(chǔ)單元感測(cè)到的該讀取電流系傳送至該數(shù)據(jù)線。
6.根據(jù)權(quán)利要求1所述的感測(cè)放大器，其特征在于，該感測(cè)放大器更包括一信號(hào)栓鎖電路，用以當(dāng)該信號(hào)栓鎖電路為開(kāi)啟時(shí)，栓鎖該電壓差值，而當(dāng)該信號(hào)栓鎖電路為關(guān)閉時(shí)，系使該電壓差值與該寄生電容負(fù)載隔離。
7.根據(jù)權(quán)利要求1所述的感測(cè)放大器，其特征在于，該信號(hào)放大電路系為一交叉耦接反相器對(duì)。
8.一種感測(cè)放大器，用以感測(cè)與放大從一具有多個(gè)偶數(shù)行及多個(gè)奇數(shù)行之一存儲(chǔ)數(shù)組之一存儲(chǔ)單元中，所感測(cè)之一電流差值，該感測(cè)放大器包括一信號(hào)建立電路，用以依據(jù)從該存儲(chǔ)數(shù)組感測(cè)之一讀取電流與一參考電流的差值，形成該電壓差值于該第一信號(hào)線與一第二信號(hào)在線，該讀取電流系相關(guān)于儲(chǔ)存于該存儲(chǔ)數(shù)組的該存儲(chǔ)單元的數(shù)字?jǐn)?shù)據(jù)，該存儲(chǔ)單元系位于該多個(gè)偶數(shù)行及多個(gè)奇數(shù)行其中之一行，該讀取電流系從該信號(hào)建立電路通過(guò)兩個(gè)互補(bǔ)數(shù)據(jù)線之一后，由該存儲(chǔ)數(shù)組所取得，該兩互補(bǔ)數(shù)據(jù)線系由一數(shù)據(jù)線及一反相數(shù)據(jù)線所組成，該兩互補(bǔ)數(shù)據(jù)線并具有寄生電容負(fù)載。
9.根據(jù)權(quán)利要求8所述的感測(cè)放大器，其特征在于，該感測(cè)放大器更包括一預(yù)充電電路，用以在讀取該存儲(chǔ)數(shù)組的該存儲(chǔ)單元之前，充電該第一放大信號(hào)線與該第二放大信號(hào)線至一預(yù)定電壓值。
10.根據(jù)權(quán)利要求8所述的感測(cè)放大器，其特征在于，該感測(cè)放大器更包括一信號(hào)栓鎖電路，用以當(dāng)該信號(hào)栓鎖電路為開(kāi)啟時(shí)，栓鎖該電壓差值，而當(dāng)該信號(hào)栓鎖電路為關(guān)閉時(shí)，系使該電壓差值與該寄生電容負(fù)載隔離。
11.根據(jù)權(quán)利要求8所述的感測(cè)放大器，其特征在于，當(dāng)該存儲(chǔ)單元位于該些奇數(shù)行之一時(shí)，該信號(hào)建立電路系由該反相數(shù)據(jù)線取得該讀取電流，而當(dāng)該存儲(chǔ)單元位于該些偶數(shù)行之一時(shí)，該信號(hào)建立電路系由該數(shù)據(jù)線取得該讀取電流。
12.根據(jù)權(quán)利要求3所述的感測(cè)放大器，其特征在于，于該存儲(chǔ)數(shù)組中，從該些奇數(shù)行之一的該存儲(chǔ)單元感測(cè)到的該讀取電流系傳送至該反相數(shù)據(jù)線，且從該存儲(chǔ)單元的該些偶數(shù)行之一的該存儲(chǔ)單元感測(cè)到的該讀取電流系傳送至該數(shù)據(jù)線。
13.根據(jù)權(quán)利要求1所述的感測(cè)放大器，其特征在于，該信號(hào)放大電路系為一交叉耦接反相器對(duì)。
14.一種方法，用以感測(cè)與放大從一具有多個(gè)偶數(shù)行及多個(gè)奇數(shù)行之一存儲(chǔ)數(shù)組之一存儲(chǔ)單元中，所感測(cè)之一電流差值，該方法包括選取位于該些偶數(shù)行及該些奇數(shù)行其中之一行的該存儲(chǔ)單元；由兩互補(bǔ)數(shù)據(jù)線之一，感測(cè)一讀取電流，該讀取電流系相關(guān)于儲(chǔ)存于該存儲(chǔ)數(shù)組的該存儲(chǔ)單元的數(shù)字?jǐn)?shù)據(jù)，該兩互補(bǔ)數(shù)據(jù)線系由一數(shù)據(jù)線及一反相數(shù)據(jù)線所組成；利用該存儲(chǔ)數(shù)組，取得一參考電流；依據(jù)該讀取電流與該參考電流的差值，使第一信號(hào)線與一第二信號(hào)線組成該電壓差值；放大該電壓差值，以產(chǎn)生一第一放大信號(hào)與一第二放大信號(hào)；以及選擇該第一放大信號(hào)與該第二放大信號(hào)之一，當(dāng)經(jīng)感測(cè)的存儲(chǔ)單元位于該奇數(shù)行對(duì)之一時(shí)，系選擇該第一放大信號(hào)，而當(dāng)經(jīng)感測(cè)的存儲(chǔ)單元位于該偶數(shù)行對(duì)之一時(shí)，系選擇該第二放大信號(hào)。
15.根據(jù)權(quán)利要求14所述的方法，其特征在于，該方法更包括在讀取該存儲(chǔ)數(shù)組之前，充電該第一放大信號(hào)與該第二放大信號(hào)至一預(yù)定電壓值。
16.根據(jù)權(quán)利要求14所述的方法，其特征在于，該方法更包括栓鎖該電壓差值，當(dāng)該信號(hào)栓鎖電路為關(guān)閉時(shí)，使該電壓差值與該寄生電容負(fù)載絕緣。
17.根據(jù)權(quán)利要求14所述的方法，其特征在于，該方法更包括栓鎖該第一信號(hào)線與該第二信號(hào)線之間的電壓差值于一第三信號(hào)線與一第四信號(hào)線，并使該第三信號(hào)線與該第四信號(hào)在線的小電壓差值與該寄生電容負(fù)載隔離。
18.根據(jù)權(quán)利要求14所述的方法，其特征在于，該放大步驟包括一第一放大步驟及一第二放大步驟，該第一放大步驟系將第三信號(hào)線與第四信號(hào)線其中較小之一電壓由地線排出，該第二放大步驟系將該第三信號(hào)線與第四信號(hào)線其中之一充電至一預(yù)設(shè)電壓值。
19.根據(jù)權(quán)利要求14所述的方法，其特征在于，該放大步驟系由利用一對(duì)交叉耦接反相器所達(dá)成。
20.根據(jù)權(quán)利要求14所述的方法，其特征在于，該感測(cè)與選擇步驟系由利用一第一控制信號(hào)與一第二控制信號(hào)所達(dá)成，該第一控制信號(hào)系相關(guān)于位于該多個(gè)奇數(shù)行的該存儲(chǔ)單元，該第二控制信號(hào)系相關(guān)于位于該多個(gè)偶數(shù)行的該存儲(chǔ)單元。
21.根據(jù)權(quán)利要求20所述的方法，其特征在于，該感測(cè)步驟系于該第一控制信號(hào)致能時(shí)，由該數(shù)據(jù)線取得該第一讀取電流，并于該第二控制信號(hào)致能時(shí)，由該反相數(shù)據(jù)線取得該第二讀取電流。
22.根據(jù)權(quán)利要求20所述的方法，其特征在于，該選擇步驟系于該第一控制信號(hào)致能時(shí)，選擇該第一放大信號(hào)，并于該第二控制信號(hào)致能時(shí)，選擇該第二放大信號(hào)。
23.根據(jù)權(quán)利要求20所述的方法，其特征在于，該讀取電流系由該存儲(chǔ)單元的該些偶數(shù)行之一感測(cè)至該反相數(shù)據(jù)線，而該讀取電流系由該存儲(chǔ)單元的該些多個(gè)奇數(shù)行之一感測(cè)至該數(shù)據(jù)線。
全文摘要
一種低功率感測(cè)放大器的裝置，用以放大一有關(guān)于存儲(chǔ)列陣的存儲(chǔ)單元的小電流差值。感測(cè)放大器系連接一具有多個(gè)偶數(shù)行與奇數(shù)行的存儲(chǔ)列陣。代表存放在存儲(chǔ)單元的數(shù)字?jǐn)?shù)據(jù)的小讀取電流系通過(guò)二互補(bǔ)數(shù)據(jù)線其中之一而從存儲(chǔ)列陣中取得。感測(cè)放大器系依據(jù)由一小讀取電流及小參考電流之間所取得的差值而陣建立一個(gè)小電壓差值，并放大小電壓差值以產(chǎn)生二放大的信號(hào)。感測(cè)放大器系利用偶數(shù)/奇數(shù)(even/odd)行的譯碼方式而決定選擇其中兩個(gè)放大的信號(hào)之一。本發(fā)明并揭露使用此感測(cè)放大器的方法。
文檔編號(hào)G11C16/28GK1707688SQ20051005909
公開(kāi)日2005年12月14日 申請(qǐng)日期2005年3月21日 優(yōu)先權(quán)日2004年6月8日
發(fā)明者林俞伸 申請(qǐng)人:旺宏電子股份有限公司