專利名稱：存儲設備的制作方法
技術領域：
本發(fā)明涉及一種存儲設備，并可適當地應用于一種具有多個存儲器(或存儲芯片)的半導體存儲設備。
背景技術：
具有多個用于存儲數據的存儲器的各種類型的存儲設備已經被廣泛應用。一些最近被廣泛使用(popularized)的半導體存儲設備每一個都具有多個非易失性存儲器(即，閃存)作為存儲功能性(參見日本專利公開第Sho 64-78354號)。
這些最近的半導體存儲設備每一個都被設計來與諸如個人計算機的信息處理裝置連接，以起用于存儲來自所連接的信息處理裝置的數據的外部存儲設備的作用。
現在，參照圖7，示出了如上所述的這樣一種半導體存儲設備的示例性配置。該半導體存儲設備具有將數據寫入其中的第一非易失性存儲器和第二非易失性存儲器和用于將要被寫入的數據發(fā)送到第一非易失性存儲器和第二非易失性存儲器的每一個的控制器塊。在該示例中，第一和第二非易失性存儲器的每一個都具有8比特的數據輸入/輸出端子，并且該控制器塊也具有8比特的數據輸入/輸出端子。
例如，該控制器塊經由由8個數據通信線路(即具有8比特的總線寬度的數據總線)組成的數據通信線組連接到第一非易失性存儲器，并且經由和上述的數據通信線組分離的數據通信線組連接到第二非易失性存儲器。
例如，如圖8所示，在控制器塊將要被寫入的數據經由數據通信線組發(fā)送到第一非易失性存儲器(定時T10)之后，第一非易失性存儲器執(zhí)行用于將所接收的數據寫入其內部存儲區(qū)域的內部處理。一旦成功完成該內部處理，第一非易失性存儲器將用于告知該完成的信號(下文稱之為“完成通知信號”)經由數據通信線組發(fā)送到控制器塊(定時T20)。
因此，在該半導體存儲設備中，即使在控制器塊已經將數據發(fā)送到第一非易失性存儲器之后(定時T10)，該數據通信線組被控制器塊和第一非易失性存儲器之間的數據通信保持在占用的狀態(tài)，直到該控制器塊從第一非易失性存儲器接收到完成通知信號(定時T20)。
由于下述事實，這在處理效率方面存在問題盡管在定時T10該控制器塊已準備好可以開始將數據發(fā)送到第二非易失性存儲器的數據發(fā)送處理，但是控制器塊實際上不能開始數據發(fā)送處理，直到被占用的數據通信線組可用的定時T20。

發(fā)明內容
因此，本發(fā)明的一個目的是提供一種存儲設備，其能夠顯著提高處理效率。
在執(zhí)行本發(fā)明時并且根據本發(fā)明的實施例，提供了一種存儲設備，包括第一存儲器組和第二存儲器組，其每一個都具有多個存儲器；數據通信塊，用于執(zhí)行與多個存儲器的每一個的數據通信；第一數據通信線組，用于將該第一存儲器組中的多個存儲器的每一個連接到該數據通信塊；和第二數據通信線組，用于將該第二存儲器組中的多個存儲器的每一個連接到該數據通信塊。
如上所述用于將該第一存儲器組中的每個存儲器連接到該數據通信塊的第一數據通信線組和用于將該第二存儲器組中的每個存儲器連接到該數據通信塊的第二數據通信線組的安排允許在第一數據通信線組被第一存儲器組中的存儲器之一的數據通信處理占用的同時，經由第二數據通信線組進行與第二存儲器組中的存儲器之一的數據通信。
根據本發(fā)明，用于將該第一存儲器組中的每個存儲器連接到該數據通信塊的第一數據通信線組和用于將該第二存儲器組中的每個存儲器連接到該數據通信塊的第二數據通信線組的安排使得在第一數據通信線組被第一存儲器組中的存儲器之一的數據通信處理占用的同時，能夠經由第二數據通信線組進行與第二存儲器組中的存儲器之一的數據通信，由此顯著提高處理效率。


圖1是說明了被實踐為本發(fā)明的一個實施例的卡型半導體存儲設備的框圖；
圖2是說明控制器塊連接到非易失性存儲器的連接形式(1)的框圖；圖3是說明控制器塊連接到非易失性存儲器的連接形式(2)的部分框圖；圖4是指示連續(xù)數據寫操作的時序圖；圖5是指示同時發(fā)生的數據寫操作的時序圖；圖6是說明控制器塊連接到16比特非易失性存儲器的連接形式的部分框圖；圖7是說明相關技術的連接形式的框圖；以及圖8是指示相關技術的數據寫操作的時序圖。
具體實施例方式
參照附圖，下面詳細描述本發(fā)明的一個實施例。
現在，參照圖1，附圖標記1表示卡型半導體存儲設備，其具有例如由8個非易失性存儲器2A至2H構成的存儲器塊2和用于對存儲器塊2執(zhí)行數據讀/寫處理的控制器塊3。
在本實施例的情況下，卡型半導體存儲設備1相當于記憶棒(商標)，且例如從諸如個人計算機的外部設備提供的數據被寫入到卡型半導體存儲設備1。
在控制器塊3中，將用于執(zhí)行控制的MPU(微處理單元)4連接到由例如指令寄存器構成的寄存器塊5、用于執(zhí)行例如糾錯處理的ECC(糾錯電路)6、和在其中臨時存儲要在存儲器塊2上讀取/寫入數據的數據緩沖器塊7。該控制器塊3還具有用于產生MS(記憶棒)內部時鐘的時鐘發(fā)生器塊8。
數據緩沖器塊7經由預定總線9連接到串行接口塊10和并行接口塊11。從外部設備提供的數據經由預定線路(DATA0至DATA3)和并行接口塊11，以及預定線路(DATA0)和串行接口塊10輸入到數據緩沖器塊7。MPU 4將輸入到數據緩沖器塊7中的數據寫入到存儲器塊2。
經由預定線路(VSS和VCC)給卡型半導體存儲設備1提供能量?？ㄐ桶雽w存儲設備1還具有，例如，其中輸入捕獲來自外部設備的數據所需的時鐘的線路(SCLK)、其中輸入用于確定卡型半導體存儲設備1是否被正常裝載到外部設備中的信號的線路(INS)、和其中輸入用于確定從外部設備提供的數據的方向的信號的線路(BS)。
下面參照圖2和3，詳細描述將非易失性存儲器2A至2H連接到控制器塊3的連接形式。
在本實施例的情況下，控制器塊3具有16比特數據輸入/輸出端子(即，16個輸入/輸出端子)TA0至TA15，并且非易失性存儲器2A至2H的每一個具有8比特數據輸入/輸出端子(即，8個輸入/輸出端子)TB0至TB7。
控制器塊3的高8比特數據輸入/輸出端子TA0至TA7經由由8個數據通信線構成的第一數據通信線組12連接到第一端口P1中的非易失性存儲器2A、2C、2E和2G的每一個的數據輸入/輸出端子TB0至TB7。另一方面，低8比特數據輸入/輸出端子TA8至TA15經由由8個數據通信線構成的第二第二數據通信線組13連接到第二端口P2中的非易失性存儲器2B、2D、2F和2H的每一個的數據輸入/輸出端子TB0至TB7。
下面參照圖4通過示例描述將數據連續(xù)寫入到第一非易失性存儲器2A和第二非易失性存儲器2B的操作。
控制器塊3將要寫入的數據經由第一數據通信線組12發(fā)送到第一端口P1中的第一非易失性存儲器2A。完成該發(fā)送的定時T1是第一非易失性存儲器2A開始執(zhí)行用于寫入該數據的內部處理的定時。因此，由于控制器塊3還沒有從該第一非易失性存儲器2A接收到完成通知信號，所以第一數據通信線組12仍然處于被占用狀態(tài)，但第二數據通信線組13可以使用。
因此，即使緊接在完成對第一端口P1中的第一非易失性存儲器2A的數據發(fā)送處理(定時T1)之后，控制器塊3能夠經由第二數據通信線組13將要寫入的數據發(fā)送到第二端口P2中的第二非易失性存儲器2B。
下面參照圖5描述將數據同時寫入到第一非易失性存儲器2A和第二非易失性存儲器2B的操作。
控制器塊3將要寫入的數據經由第一數據通信線組12發(fā)送到第一端口P1中的第一非易失性存儲器2A。在已經開始發(fā)送的定時T2，第一數據通信線組12處于被占用狀態(tài)，但第二數據通信線組13可以使用。
因此，在開始將數據發(fā)送到第一非易失性存儲器2A的定時(定時T2)的同時，控制器塊3能夠將要寫入的數據經由第二數據通信線組13發(fā)送到第二端口P2中的第二非易失性存儲器2B。
因此，在卡型半導體存儲設備1中，即使控制器塊3已經經由第一數據通信線組12對第一端口P1中的任何一個非易失性存儲器(在該示例中為第一非易失性存儲器2A)執(zhí)行了數據發(fā)送處理，控制器塊3能夠使用在可用狀態(tài)下的第二數據通信線組13并對第二端口P2中的任何一個非易失性存儲器(在該示例中為第二非易失性存儲器2B)執(zhí)行數據發(fā)送處理。結果，與相關技術相比，卡型半導體存儲設備1顯著提高了處理效率。
如上所述，卡型半導體存儲設備1具有用于將第一端口P1中的非易失性存儲器2A、2C、2E和2G連接到控制器塊3的第一數據通信線組12和用于將第二端口P2中的非易失性存儲器2B、2D、2F和2H連接到控制器塊3的第二數據通信線組13。
該新穎的配置允許當第一數據通信線組12被對第一端口P1中非易失性存儲器2A、2C、2E和2G的任何一個執(zhí)行的數據發(fā)送處理占用時，經由第二數據通信線組13對第二端口中非易失性存儲器2B、2D、2F和2H的任何一個執(zhí)行數據發(fā)送處理，從而顯著提高了處理效率。
應當注意在本實施例中，卡型半導體存儲設備1的控制器塊3具有16比特數據輸入/輸出端子TA0至TA15，從而控制器塊3不僅可以連接到具有8比特數據輸入/輸出端子TB0至TB7的非易失性存儲器2A至2H的每一個，而且可以連接到例如，如圖6所示的具有16比特數據輸入/輸出端子TC0至TC15的任何非易失性存儲器，從而也在通用性方面提供了顯著優(yōu)勢。
同時，在本實施例中，如果從外部設備偶爾地提供數據給卡型半導體存儲設備1，并且卡型半導體存儲設備1中的控制器塊3必須將偶爾提供的數據寫入到例如第一和第二非易失性存儲器2A和2B，則控制器塊3執(zhí)行如圖5所示的同時發(fā)送數據的處理。相反，如果從外部設備連續(xù)地提供數據給卡型半導體存儲設備1，并且卡型半導體存儲設備1中的控制器塊3必須將連續(xù)提供的數據寫入到例如第一和第二非易失性存儲器2A和2B，則控制器塊3執(zhí)行如圖4所示的連續(xù)發(fā)送數據的處理。從而，卡型半導體存儲設備1根據情況在連續(xù)發(fā)送和同時發(fā)送之間進行選擇，從而顯著提高了處理效率。
此外，在本實施例中，用于設置是連續(xù)發(fā)送數據還是同時發(fā)送數據的設置信息可預先存儲在卡型半導體存儲設備1中的寄存器塊5中。在此情況下，控制器塊3基于在寄存器塊5中存儲的設置信息，選擇連續(xù)發(fā)送和同時發(fā)送中的一個。該新穎的配置允許用戶借助預定設備重寫在寄存器塊5中存儲的設置信息，從而使卡型半導體存儲設備1執(zhí)行用戶指定的數據發(fā)送處理。
又再，在本實施例中，根據從外部設備提供給卡型半導體存儲設備1的數據(或內容)或在外部設備中執(zhí)行的處理(或應用)的內容的類型，用戶可以將同時訪問第一和第二非易失性存儲器2A和2B(圖5)的一個設置改變?yōu)橄嗬^訪問這些非易失性存儲器(圖4)的另一個設置。使用相繼訪問非易失性存儲器的設置消除了同時使用第一數據通信線組12和第二數據通信線組13二者的必要性，從而節(jié)省了功率浪費。
參照上述實施例，用于將數據存儲到非易失性存儲器中的卡型半導體存儲設備1被應用為，但不唯一地被應用為存儲設備；例如，只要具有用于存儲數據的多個存儲器，諸如個人計算機的各種其他設備的任何一個都可以應用。
在上述實施例中，非易失性存儲器2A至2H被應用，但不唯一地被應用為存儲功能性；例如，只要能夠存儲數據，諸如RAM(隨機存取存儲器)的各種其它設備的任何一個都可以應用。
此外，在上述實施例中，控制器塊3具有16比特數據輸入/輸出端子TA0至TA15，其8比特數據輸入/輸出端子TA0至TA7經由第一數據通信線組12連接到具有8比特數據輸入/輸出端子TB0至TB7的第一非易失性存儲器2A，而剩余的8比特數據輸入/輸出端子TA8至TA15經由第二數據通信線組13連接到具有8比特數據輸入/輸出端子TB0至TB7的第二非易失性存儲器2B。本發(fā)明不限于這種配置；例如，控制器塊3可以具有32比特數據輸入/輸出端子，并且非易失性存儲器2A至2H的每一個可以具有16比特數據輸入/輸出端子。
而且，在上述實施例中，控制器塊3被應用為數據通信塊，用于與第一存儲器組中的存儲器(屬于第一端口P1的非易失性存儲器)和第二存儲器組中的存儲器(屬于第二端口P2的非易失性存儲器)進行數據通信。但是，本發(fā)明不限于該配置；例如，各種其他配置也是可應用的。
本發(fā)明可應用于每一個都具有多個非易失性存儲器的任何半導體存儲設備。
雖然使用特定術語描述了本發(fā)明的優(yōu)選實施例，但是這樣的描述僅用于說明性的目的，應當理解在不背離所附權利要求的精神或范圍的情況下，可以進行修改和變化。
權利要求
1.一種存儲設備，包括第一存儲器組和第二存儲器組，其每一個都具有多個存儲器；數據通信塊，用于執(zhí)行與所述多個存儲器的每一個的數據通信；第一數據通信線組，用于將所述第一存儲器組中的所述多個存儲器的每一個連接到所述數據通信塊；和第二數據通信線組，用于將所述第二存儲器組中的所述多個存儲器的每一個連接到所述數據通信塊。
2.如權利要求1所述的存儲設備，其中所述數據通信塊在將數據經由所述第一數據通信線組發(fā)送到所述第一存儲器組中的多個存儲器之一，并且同時執(zhí)行將所述數據寫入到所述存儲器的處理之后，經由所述第二數據通信線組將數據發(fā)送到所述第二存儲器組中的所述多個存儲器之一。
3.如權利要求1所述的存儲設備，其中所述數據通信塊將數據經由所述第一數據通信線組發(fā)送到所述第一存儲器組中的一個存儲器，同時經由所述第二數據通信線組將數據發(fā)送到所述第二存儲器組中的一個存儲器。
全文摘要
本發(fā)明旨在顯著提高處理效率。卡型半導體存儲設備具有用于將第一端口中的非易失性存儲器連接到控制器塊的第一數據通信線組和用于將第二端口中的非易失性存儲器連接到控制器塊的第二數據通信線組。
文檔編號G11C7/00GK1713128SQ20051007798
公開日2005年12月28日 申請日期2005年6月16日 優(yōu)先權日2004年6月16日
發(fā)明者山本尊司, 佐鳥謙一 申請人:索尼株式會社