專利名稱：內(nèi)存及其偏壓方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種存儲(chǔ)元件及其偏壓方法，且特別是有關(guān)于一種半導(dǎo)體內(nèi)存及其偏壓方法。
先前技術(shù)各式電子用品皆需要有存儲(chǔ)元件以供數(shù)據(jù)儲(chǔ)存或運(yùn)算緩沖等等的用途。傳統(tǒng)的半導(dǎo)體內(nèi)存包括以矩陣形式所排列的多個(gè)存儲(chǔ)單元(memory cell)。各存儲(chǔ)單元系由對(duì)應(yīng)的字符線(word line)而致能。各存儲(chǔ)單元例如是由一個(gè)晶體管來(lái)達(dá)成。在讀取或程序化內(nèi)存時(shí)，依據(jù)所要操作的存儲(chǔ)單元而致能對(duì)應(yīng)的位線(bit line)及字符線。位線系通過(guò)選擇開(kāi)關(guān)而決定是否電性連接至感測(cè)放大器或接地。
隨著對(duì)內(nèi)存的儲(chǔ)存容量的需求日益提高，尤其對(duì)于使用非埋藏?cái)U(kuò)散皮帶制程(non-BD strapping process)所制造，或是具有較長(zhǎng)字符線(bit line)等的大容量半導(dǎo)體內(nèi)存而言，其汲極端(drain side)電流下降以及源極端的體效應(yīng)(source side body effect)亦隨的增大。這樣一來(lái)，當(dāng)分別輸入二個(gè)相同的電壓以讀取二個(gè)儲(chǔ)存相同數(shù)據(jù)但位于不同字符在線的存儲(chǔ)單元時(shí)，其所得到的電流可能會(huì)有很大的差別。
舉例而言，當(dāng)分別提供二個(gè)5伏特的電壓以讀取二個(gè)都是儲(chǔ)存數(shù)據(jù)0但是分別位于第1個(gè)字符線與第128個(gè)字符上的存儲(chǔ)單元時(shí)，流經(jīng)第1個(gè)字符在線的存儲(chǔ)單元的電流為6uA，而流經(jīng)第128個(gè)字符在線的存儲(chǔ)單元的電流則為12uA。然而，隨著存儲(chǔ)單元的電流的差別越大，其電流分布的范圍亦隨的增大，這樣一來(lái)，將使得電路設(shè)計(jì)的困難度提高。
此外，當(dāng)對(duì)存儲(chǔ)單元進(jìn)行程序化(program)時(shí)，(1)由于埋藏?cái)U(kuò)散電壓下降(BD voltage drop)或金屬位線電壓下降(MBL voltage drop)使得存儲(chǔ)單元的汲極端電壓(cell drain side voltage)下降的故(2)由于埋藏?cái)U(kuò)散電壓上升(BD voltage increase)或金屬位線電壓上升(MBL voltage increase)使得存儲(chǔ)單元的源極端電壓(cell source side voltage)上升的故，將使得程序化的效率降低。此情形以使用N位大電流程序化(N-bit large program current)的方式來(lái)進(jìn)行程序化最為顯著。因此，對(duì)于具有埋藏?cái)U(kuò)散電阻負(fù)載(BDresistance loading)或金屬字符線電阻負(fù)載(metal bit line resistanceloading)的內(nèi)存而言，尋找一種縮短電流分布范圍，以降低電路設(shè)計(jì)的困難度，并且能夠提高程序化效率的方法是相當(dāng)必要的。

發(fā)明內(nèi)容有鑒于此，本發(fā)明的目的就是在提供一種內(nèi)存及其偏壓方法，可以有效地縮短存儲(chǔ)單元的電流分布范圍。此外，當(dāng)對(duì)此內(nèi)存進(jìn)行程序化或抹除(erase)時(shí)，可以有效地提高程序化或抹除的效率，達(dá)到縮短程序化或抹除所需的時(shí)間的目的。再者，此內(nèi)存更具有降低程序化干擾效應(yīng)(program disturbeffect)的優(yōu)點(diǎn)。
根據(jù)本發(fā)明的目的，提出一種內(nèi)存及其偏壓方法。此內(nèi)存至少包括多個(gè)字符線、多個(gè)位線以及多個(gè)存儲(chǔ)單元。這些字符線系相互平行，而系這些位線系垂直于這些字符線。各存儲(chǔ)單元系與這些字符線其中之一及這些位線其中之一耦接。此偏壓方法包括當(dāng)對(duì)這些存儲(chǔ)單元中的第i存儲(chǔ)單元進(jìn)行處理時(shí)，系依據(jù)與第i存儲(chǔ)單元耦接的字符線至少調(diào)整與第i存儲(chǔ)單元耦接的字符線的電壓或與第i存儲(chǔ)單元耦接的位線的電壓二者之一，i為正整數(shù)。
為讓本發(fā)明的上述目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉一較佳實(shí)施例，并配合所附圖式，作詳細(xì)說(shuō)明如下
圖1繪示乃依照本發(fā)明之一較佳實(shí)施例之一種虛擬接地式的內(nèi)存的等效電路圖。
圖2繪示乃施加不同的位線電壓于與不同位線耦接的存儲(chǔ)單元時(shí)流過(guò)此些存儲(chǔ)單元的電流示意圖。
具體實(shí)施方式請(qǐng)參照?qǐng)D1，其繪示乃依照本發(fā)明之一較佳實(shí)施例之一種虛擬接地(virtual ground)式的內(nèi)存的等效電路圖。內(nèi)存100包括多個(gè)字符線WL、多個(gè)位線BL及多個(gè)存儲(chǔ)單元M。內(nèi)存100系可分為多個(gè)存儲(chǔ)區(qū)塊BANK，各存儲(chǔ)區(qū)塊BANK更可分為多個(gè)子存儲(chǔ)區(qū)塊SBANK。茲以字符線WL0～WL31、位線BL(K)～BL(K+3)、存儲(chǔ)單元M(0，K)～M(31，K+3)、存儲(chǔ)區(qū)塊BANK(N)～BANK(N+7)與子存儲(chǔ)區(qū)塊SBANK(1)～SBANK(16)為例，說(shuō)明本實(shí)施例的內(nèi)存100。
字符線WL0～WL31系相互平行，而位線BL(K)～BL(K+3)系垂直于字符線WL0～WL31。各存儲(chǔ)單元M系與此些字符線其中之一及此些位線其中之一耦接。舉例來(lái)說(shuō)，存儲(chǔ)單元M(0，K)系與字符線WL0及位線BL(K)耦接，而存儲(chǔ)單元M(30，K+2)系與字符線WL30及位線BL(K+2)耦接。各存儲(chǔ)單元例如是由一個(gè)晶體管來(lái)達(dá)成。
為了更清楚地說(shuō)明本實(shí)施例的內(nèi)存100如何分為8個(gè)存儲(chǔ)區(qū)塊，請(qǐng)同時(shí)參照?qǐng)D1與下表一。其中，表一系為各存儲(chǔ)區(qū)塊的對(duì)照表。由表一可以清楚地看出，在各存儲(chǔ)區(qū)塊BANK內(nèi)系包括有4條字符線WL，例如在存儲(chǔ)區(qū)塊BANK(N)內(nèi)系包括有字符線WL0～WL3，所以與字符線WL0～WL3耦接的存儲(chǔ)單元M(0，K)～M(3，K+3)亦位于存儲(chǔ)區(qū)塊BANK(N)內(nèi)；在存儲(chǔ)區(qū)塊BANK(N+3)內(nèi)系包括有字符線WL12～WL15，所以與字符線WL12～WL15耦接的存儲(chǔ)單元M(12，K)～M(15，K+3)亦位于存儲(chǔ)區(qū)塊BANK(N+3)內(nèi)；而在存儲(chǔ)區(qū)塊BANK(N+7)內(nèi)系包括有字符線WL28～WL31，所以與字符線WL28～WL31耦接的存儲(chǔ)單元M(28，K)～M(31，K+3)亦位于存儲(chǔ)區(qū)塊BANK(N+7)內(nèi)。
當(dāng)欲對(duì)存儲(chǔ)單元M(0，K)～M(31，K+3)中的某個(gè)存儲(chǔ)單元M進(jìn)行讀取、程序化或抹除處理時(shí)，系可依據(jù)與此存儲(chǔ)單元M耦接的字符線WL所在的存儲(chǔ)區(qū)塊BANK來(lái)調(diào)整與此存儲(chǔ)單元M耦接的字符線WL或位線BL的電壓。這樣一來(lái)，即可避免因金屬字符線電阻負(fù)載而造成電壓下降時(shí)存儲(chǔ)單元的電流的分布范圍增寬的現(xiàn)象。茲依據(jù)與此存儲(chǔ)單元M耦接的字符線WL所在的存儲(chǔ)區(qū)塊BANK來(lái)調(diào)整與此存儲(chǔ)單元M耦接的位線BL的電壓為例詳細(xì)說(shuō)明于下。
舉例而言，當(dāng)欲分別對(duì)存儲(chǔ)單元M(0，K)、M(12，K+3)及M(30，K+2)進(jìn)行讀取時(shí)，由于存儲(chǔ)單元M(0，K)、M(12，K+3)及M(30，K+2)系分別與字符線WL0、WL12及WL30耦接，而字符線WL0、WL12及WL30系分別位于存儲(chǔ)區(qū)塊BANK(N)、BANK(N+3)及BANK(N+7)內(nèi)，因此，可以分別提供2.8伏特、3.1伏特及3.5伏特的電壓給位線BL(K)、BL(K+3)及BL(K+2)以讀取存儲(chǔ)單元M(0，K)、M(12，K+3)及M(30，K+2)內(nèi)所儲(chǔ)存的數(shù)據(jù)。
由實(shí)驗(yàn)的結(jié)果顯示，當(dāng)存儲(chǔ)單元M(0，K)、M(12，K+3)及M(30，K+2)例如都是儲(chǔ)存數(shù)據(jù)0時(shí)，依照上述的方法來(lái)讀取這些存儲(chǔ)單元時(shí)，也就是依據(jù)字符線WL所在的存儲(chǔ)區(qū)塊的不同來(lái)提供不同的位線電壓以讀取這些存儲(chǔ)單元時(shí)，流經(jīng)這些存儲(chǔ)單元的電流大約都是為6uA，如圖2所示。其中，于圖2中，橫軸系表示提供給位線的電壓值，縱軸系表示流經(jīng)存儲(chǔ)單元的電流值。
以上系將內(nèi)存區(qū)分成8個(gè)存儲(chǔ)區(qū)塊，并且依據(jù)不同的存儲(chǔ)區(qū)塊來(lái)提供不同的位線電壓值。然而，內(nèi)存要分成幾個(gè)存儲(chǔ)區(qū)塊并沒(méi)有特別的限制，而且也不一定要依照不同的存儲(chǔ)區(qū)塊來(lái)提供不同的位線電壓值。舉例而言，例如可以將內(nèi)存區(qū)分成32個(gè)存儲(chǔ)區(qū)塊，當(dāng)與欲進(jìn)行處理的存儲(chǔ)單元耦接的位線位于第1至第16個(gè)存儲(chǔ)區(qū)塊其中之一時(shí)，系提供3伏特電壓值給此存儲(chǔ)單元的位線；當(dāng)與欲進(jìn)行處理的存儲(chǔ)單元耦接的位線位于第17至第32個(gè)存儲(chǔ)區(qū)塊其中之一時(shí)，系提供4伏特電壓值給此存儲(chǔ)單元的位線。此外，于表一中，對(duì)于不同的存儲(chǔ)區(qū)塊所提供的不同的位線電壓值例如是于出廠前，依據(jù)電流下降的程度而設(shè)定，并儲(chǔ)存于內(nèi)存100內(nèi)。
表一各存儲(chǔ)區(qū)塊的對(duì)照表。
然而，內(nèi)存100的埋藏?cái)U(kuò)散電阻負(fù)載很大，使得電壓下降的問(wèn)題仍然很嚴(yán)重，可將本實(shí)施例的內(nèi)存100的各存儲(chǔ)區(qū)塊BANK例如是再區(qū)分為2個(gè)子存儲(chǔ)區(qū)塊SBANK。這樣的話，內(nèi)存100系可分為16個(gè)子存儲(chǔ)區(qū)塊SBANK。當(dāng)欲對(duì)存儲(chǔ)單元M(0，K)～M(31，K+3)中的某個(gè)存儲(chǔ)單元M進(jìn)行讀取、程序化或抹除處理時(shí)，系可依據(jù)與此存儲(chǔ)單元M耦接的字符線WL所在的子存儲(chǔ)區(qū)塊SBANK來(lái)調(diào)整與此存儲(chǔ)單元M耦接的字符線WL或位線BL的電壓。這樣一來(lái)，同時(shí)可以避免因金屬字符線電阻負(fù)載以及埋藏?cái)U(kuò)散電阻負(fù)載而造成電壓下降時(shí)存儲(chǔ)單元的電流的分布范圍增寬的現(xiàn)象。由此可知在相同的內(nèi)存數(shù)組電流分布下可以增加存儲(chǔ)區(qū)塊中的字符線數(shù)目和皮帶接觸點(diǎn)(strapping contact)的間的字符線數(shù)目，以改善芯片大小。茲依據(jù)與此存儲(chǔ)單元M耦接的字符線WL所在的子存儲(chǔ)區(qū)塊SBANK來(lái)調(diào)整與此存儲(chǔ)單元M耦接的位線BL的電壓為例詳細(xì)說(shuō)明于下。
請(qǐng)同時(shí)參照?qǐng)D1與下表二，其中，表二系為各子存儲(chǔ)區(qū)塊的對(duì)照表。由表二可以清楚地看出，在各子存儲(chǔ)區(qū)塊SBANK內(nèi)系包括有2條字符線WL，例如在子存儲(chǔ)區(qū)塊SBANK(1)內(nèi)系包括有字符線WL0～WL1，所以與字符線WL0～WL1耦接的存儲(chǔ)單元M(0，K)～M(1，K+3)亦位于子存儲(chǔ)區(qū)塊SBANK(1)內(nèi)；在子存儲(chǔ)區(qū)塊SBANK(8)內(nèi)系包括有字符線WL14～WL15，所以與字符線WL14～WL15耦接的存儲(chǔ)單元M(14，K)～M(15，K+3)亦位于子存儲(chǔ)區(qū)塊SBANK(8)內(nèi)；而在子存儲(chǔ)區(qū)塊SBANK(16)內(nèi)系包括有字符線WL30～WL31，所以與字符線WL30～WL31耦接的存儲(chǔ)單元M(30，K)～M(31，K+3)亦位于子存儲(chǔ)區(qū)塊SBANK(16)內(nèi)。
因此，當(dāng)欲分別對(duì)存儲(chǔ)單元M(0，K)、M(12，K+3)及M(30，K+2)進(jìn)行讀取時(shí)，由于存儲(chǔ)單元M(0，K)、M(12，K+3)及M(30，K+2)系分別與字符線WL0、WL12及WL30耦接，而字符線WL0、WL12及WL30系分別位于子存儲(chǔ)區(qū)塊SBANK(1)、SBANK(7)及SBANK(16)內(nèi)，因此，可以分別提供2.8伏特、3.1伏特及3.55伏特的電壓給位線BL(K)、BL(K+3)及BL(K+2)以讀取存儲(chǔ)單元M(0，K)、M(12，K+3)及M(30，K+2)內(nèi)所儲(chǔ)存的數(shù)據(jù)。
由實(shí)驗(yàn)的結(jié)果顯示，當(dāng)存儲(chǔ)單元M(0，K)、M(12，K+3)及M(30，K+2)所儲(chǔ)存的數(shù)據(jù)邏輯值相同時(shí)，依據(jù)字符線WL所在的子存儲(chǔ)區(qū)塊的不同來(lái)提供不同的位線電壓或字符線電壓以讀取這些存儲(chǔ)單元時(shí)，可使流經(jīng)這些存儲(chǔ)單元的電流值的差距變小。如此一來(lái)，可以有效地縮短存儲(chǔ)單元的電流分布范圍。
需要注意的是，各存儲(chǔ)區(qū)塊要分成幾個(gè)子存儲(chǔ)區(qū)塊并沒(méi)有特別的限制，而且也不一定要依照不同的子存儲(chǔ)區(qū)塊來(lái)提供不同的位線電壓值。此外，于表二中，對(duì)于不同的子存儲(chǔ)區(qū)塊所提供的不同的位線電壓值例如是于出廠前，依據(jù)電流下降的程度而設(shè)定，并儲(chǔ)存于內(nèi)存100內(nèi)。
以上系依據(jù)與欲進(jìn)行處理的存儲(chǔ)單元M耦接的字符線WL所在的存儲(chǔ)區(qū)塊BANK及子存儲(chǔ)區(qū)塊SBANK，來(lái)調(diào)整與此存儲(chǔ)單元M耦接的位線BL的電壓為例作說(shuō)明。然而，亦可以依據(jù)與欲進(jìn)行處理的存儲(chǔ)單元M耦接的字符線WL所在的存儲(chǔ)區(qū)塊BANK及子存儲(chǔ)區(qū)塊SBANK，來(lái)調(diào)整與此存儲(chǔ)單元M耦接的字符線WL的電壓，如此，也可以避免因金屬字符線電阻負(fù)載以及埋藏?cái)U(kuò)散電阻負(fù)載而造成電壓下降時(shí)存儲(chǔ)單元的電流的分布范圍增寬的現(xiàn)象。由于調(diào)整與存儲(chǔ)單元M耦接的字符線WL的電壓的方式系與調(diào)整與存儲(chǔ)單元M耦接的位線BL的電壓的方式相似，在此不再予以贅述。
然而，在實(shí)際的應(yīng)用上，系可視金屬字符線電壓(MBL voltage)及埋藏?cái)U(kuò)散電壓(BD voltage)，來(lái)決定采用何種調(diào)整方式來(lái)縮短存儲(chǔ)單元的電流的分布范圍。舉例來(lái)說(shuō)，當(dāng)金屬字符線電壓下降很嚴(yán)重時(shí)，系可將內(nèi)存區(qū)分為多個(gè)存儲(chǔ)區(qū)塊，然后再依據(jù)與欲進(jìn)行處理的存儲(chǔ)單元耦接的字符線所在的存儲(chǔ)區(qū)塊同時(shí)調(diào)整與此存儲(chǔ)單元耦接的字符線與位線的電壓；而當(dāng)金屬字符線電壓下降及埋藏?cái)U(kuò)散電壓下降都很嚴(yán)重時(shí)，系可將內(nèi)存區(qū)分為多個(gè)存儲(chǔ)區(qū)塊，而且各存儲(chǔ)區(qū)塊更區(qū)分為多個(gè)子存儲(chǔ)區(qū)塊，然后再依據(jù)與欲進(jìn)行處理的存儲(chǔ)單元耦接的字符線所在的存儲(chǔ)區(qū)塊來(lái)調(diào)整與此存儲(chǔ)單元耦接的字符線的電壓，同時(shí)，依據(jù)與欲進(jìn)行處理的存儲(chǔ)單元耦接的字符線所在的子存儲(chǔ)區(qū)塊來(lái)調(diào)整與此存儲(chǔ)單元耦接的位線的電壓。而子存儲(chǔ)區(qū)塊的電壓值要根據(jù)存儲(chǔ)區(qū)塊的值來(lái)設(shè)定。
表二各子存儲(chǔ)區(qū)塊的對(duì)照表。
本發(fā)明上述實(shí)施例所揭露的內(nèi)存，同時(shí)考慮埋藏?cái)U(kuò)散電阻負(fù)載(BDresistance loading)及金屬字符線電阻負(fù)載(metal bit line resistanceloading)及基體效應(yīng)可能造成的非預(yù)期電壓下降的問(wèn)題，藉由字符線在內(nèi)存中不同的地址來(lái)提供不同的字符線電壓或位線電壓，以縮短存儲(chǔ)單元的電流分布范圍，進(jìn)而降低電路設(shè)計(jì)的困難度。此外，當(dāng)對(duì)內(nèi)存進(jìn)行程序化或抹除時(shí)，由于可以對(duì)不同的存儲(chǔ)單元提供不同的位線電壓的故，因此，可以有效地提高程序化或抹除的效率，并且降低程序化干擾效應(yīng)(program disturb effect)。
綜上所述，雖然本發(fā)明已以一較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何熟習(xí)此技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視后附的申請(qǐng)專利范圍所界定者為準(zhǔn)。
權(quán)利要求
1.一種內(nèi)存，至少包括多個(gè)字符線(word line)，該些字符線系相互平行；多個(gè)位線(bit line)，系垂直于該些字符線；以及多個(gè)存儲(chǔ)單元(memory cell)，各該存儲(chǔ)單元系與該些字符線其中之一及該些位線其中之一耦接；其中，當(dāng)對(duì)該些存儲(chǔ)單元中的該第i存儲(chǔ)單元進(jìn)行處理時(shí)，系依據(jù)與該第i存儲(chǔ)單元耦接的該字符線至少調(diào)整與該第i存儲(chǔ)單元耦接的該字符線的電壓或與該第i存儲(chǔ)單元耦接的該位線的電壓二者之一；其中，i為正整數(shù)。
2.根據(jù)權(quán)利要求1所述的內(nèi)存系可分為多個(gè)存儲(chǔ)區(qū)塊，其特征在于，當(dāng)對(duì)該第i存儲(chǔ)單元進(jìn)行處理時(shí)，系依據(jù)與該第i存儲(chǔ)單元耦接的該字符線所在的該存儲(chǔ)區(qū)塊來(lái)調(diào)整與該第i存儲(chǔ)單元耦接的該字符線的電壓。
3.根據(jù)權(quán)利要求2所述的內(nèi)存，其特征在于，當(dāng)對(duì)該第i存儲(chǔ)單元進(jìn)行處理時(shí)，更依據(jù)與該第i存儲(chǔ)單元耦接的該字符線所在的該存儲(chǔ)區(qū)塊來(lái)調(diào)整與該第i存儲(chǔ)單元耦接的該位線的電壓。
4.根據(jù)權(quán)利要求2所述的內(nèi)存，其特征在于，各該存儲(chǔ)區(qū)塊系可分為多個(gè)子存儲(chǔ)區(qū)塊，當(dāng)對(duì)該第i存儲(chǔ)單元進(jìn)行處理時(shí)，系依據(jù)與該第i存儲(chǔ)單元耦接的該字符線所在的該子存儲(chǔ)區(qū)塊來(lái)調(diào)整與該第i存儲(chǔ)單元耦接的該字符線的電壓。
5.根據(jù)權(quán)利要求4所述的內(nèi)存，其特征在于，當(dāng)對(duì)該第i存儲(chǔ)單元進(jìn)行處理時(shí)，更依據(jù)與該第i存儲(chǔ)單元耦接的該字符線所在的該子存儲(chǔ)區(qū)塊來(lái)調(diào)整與該第i存儲(chǔ)單元耦接的該位線的電壓。
6.根據(jù)權(quán)利要求2所述的內(nèi)存，其特征在于，各該存儲(chǔ)區(qū)塊系可分為多個(gè)子存儲(chǔ)區(qū)塊，當(dāng)對(duì)該第i存儲(chǔ)單元進(jìn)行處理時(shí)，更依據(jù)與該第i存儲(chǔ)單元耦接的該字符線所在的該子存儲(chǔ)區(qū)塊來(lái)調(diào)整與該第i存儲(chǔ)單元耦接的該位線的電壓。
7.根據(jù)權(quán)利要求1所述的內(nèi)存系可分為多個(gè)存儲(chǔ)區(qū)塊，其特征在于，當(dāng)對(duì)該第i存儲(chǔ)單元進(jìn)行處理時(shí)，系依據(jù)與該第i存儲(chǔ)單元耦接的該字符線所在的該存儲(chǔ)區(qū)塊來(lái)調(diào)整與該第i存儲(chǔ)單元耦接的該位線的電壓。
8.根據(jù)權(quán)利要求7所述的內(nèi)存，其特征在于，各該存儲(chǔ)區(qū)塊系可分為多個(gè)子存儲(chǔ)區(qū)塊，當(dāng)對(duì)該第i存儲(chǔ)單元進(jìn)行處理時(shí)，系依據(jù)與該第i存儲(chǔ)單元耦接的該字符線所在的該子存儲(chǔ)區(qū)塊來(lái)調(diào)整與該第i存儲(chǔ)單元耦接的該位線的電壓。
9.根據(jù)權(quán)利要求7所述的內(nèi)存，其特征在于，各該存儲(chǔ)區(qū)塊系可分為多個(gè)子存儲(chǔ)區(qū)塊，當(dāng)對(duì)該第i存儲(chǔ)單元進(jìn)行處理時(shí)，更依據(jù)與該第i存儲(chǔ)單元耦接的該字符線所在的該子存儲(chǔ)區(qū)塊來(lái)調(diào)整與該第i存儲(chǔ)單元耦接的該字符線的電壓。
10.一種內(nèi)存的偏壓方法，系應(yīng)用于一內(nèi)存中，該內(nèi)存包括多個(gè)字符線、多個(gè)位線及多個(gè)存儲(chǔ)單元，該些字符線系相互平行，該些位線系垂直于該些字符線，各該存儲(chǔ)單元系與該些字符線其中之一及該些位線其中之一耦接，該方法包括當(dāng)對(duì)該些存儲(chǔ)單元中的該第i存儲(chǔ)單元進(jìn)行處理時(shí)，系依據(jù)與該第i存儲(chǔ)單元耦接的該字符線至少調(diào)整與該第i存儲(chǔ)單元耦接的該字符線的電壓或與該第i存儲(chǔ)單元耦接的該位線的電壓二者之一，i為正整數(shù)。
11.根據(jù)權(quán)利要求10所述的方法，其特征在于，該內(nèi)存系可分為多個(gè)存儲(chǔ)區(qū)塊，當(dāng)對(duì)該第i存儲(chǔ)單元進(jìn)行處理時(shí)，系依據(jù)與該第i存儲(chǔ)單元耦接的該字符線所在的該存儲(chǔ)區(qū)塊來(lái)調(diào)整與該第i存儲(chǔ)單元耦接的該字符線的電壓。
12.根據(jù)權(quán)利要求11所述的方法，其特征在于，當(dāng)對(duì)該第i存儲(chǔ)單元進(jìn)行處理時(shí)，更依據(jù)與該第i存儲(chǔ)單元耦接的該字符線所在的該存儲(chǔ)區(qū)塊來(lái)調(diào)整與該第i存儲(chǔ)單元耦接的該位線的電壓。
13.根據(jù)權(quán)利要求11所述的方法，其特征在于，各該存儲(chǔ)區(qū)塊系可分為多個(gè)子存儲(chǔ)區(qū)塊，當(dāng)對(duì)該第i存儲(chǔ)單元進(jìn)行處理時(shí)，系依據(jù)與該第i存儲(chǔ)單元耦接的該字符線所在的該子存儲(chǔ)區(qū)塊來(lái)調(diào)整與該第i存儲(chǔ)單元耦接的該字符線的電壓。
14.根據(jù)權(quán)利要求13所述的方法，其特征在于，當(dāng)對(duì)該第i存儲(chǔ)單元進(jìn)行處理時(shí)，更依據(jù)與該第i存儲(chǔ)單元耦接的該字符線所在的該子存儲(chǔ)區(qū)塊來(lái)調(diào)整與該第i存儲(chǔ)單元耦接的該位線的電壓。
15.根據(jù)權(quán)利要求11所述的方法，其特征在于，各該存儲(chǔ)區(qū)塊系可分為多個(gè)子存儲(chǔ)區(qū)塊，當(dāng)對(duì)該第i存儲(chǔ)單元進(jìn)行處理時(shí)，更依據(jù)與該第i存儲(chǔ)單元耦接的該字符線所在的該子存儲(chǔ)區(qū)塊來(lái)調(diào)整與該第i存儲(chǔ)單元耦接的該位線的電壓。
16.根據(jù)權(quán)利要求10所述的方法，其特征在于，該內(nèi)存系可分為多個(gè)存儲(chǔ)區(qū)塊，當(dāng)對(duì)該第i存儲(chǔ)單元進(jìn)行處理時(shí)，系依據(jù)與該第i存儲(chǔ)單元耦接的該字符線所在的該存儲(chǔ)區(qū)塊來(lái)調(diào)整與該第i存儲(chǔ)單元耦接的該位線的電壓。
17.根據(jù)權(quán)利要求16所述的方法，其特征在于，各該存儲(chǔ)區(qū)塊系可分為多個(gè)子存儲(chǔ)區(qū)塊，當(dāng)對(duì)該第i存儲(chǔ)單元進(jìn)行處理時(shí)，系依據(jù)與該第i存儲(chǔ)單元耦接的該字符線所在的該子存儲(chǔ)區(qū)塊來(lái)調(diào)整與該第i存儲(chǔ)單元耦接的該位線的電壓。
18.根據(jù)權(quán)利要求16所述的方法，其特征在于，各該存儲(chǔ)區(qū)塊系可分為多個(gè)子存儲(chǔ)區(qū)塊，當(dāng)對(duì)該第i存儲(chǔ)單元進(jìn)行處理時(shí)，更依據(jù)與該第i存儲(chǔ)單元耦接的該字符線所在的該子存儲(chǔ)區(qū)塊來(lái)調(diào)整與該第i存儲(chǔ)單元耦接的該字符線的電壓。
全文摘要
內(nèi)存及其偏壓方法。內(nèi)存至少包括多個(gè)字符線、多個(gè)位線以及多個(gè)存儲(chǔ)單元。這些字符線系相互平行，而這些位線系垂直于這些字符線。各存儲(chǔ)單元系與這些字符線其中之一及這些位線其中之一耦接。內(nèi)存的偏壓方法系包括下列步驟當(dāng)對(duì)這些存儲(chǔ)單元中的第i存儲(chǔ)單元進(jìn)行處理時(shí)，系依據(jù)與第i存儲(chǔ)單元耦接的字符線至少調(diào)整與第i存儲(chǔ)單元耦接的字符線的電壓或與第i存儲(chǔ)單元耦接的位線的電壓二者之一，i為正整數(shù)。
文檔編號(hào)G11C11/417GK1892900SQ200510083699
公開(kāi)日2007年1月10日 申請(qǐng)日期2005年7月4日 優(yōu)先權(quán)日2005年7月4日
發(fā)明者陳重光 申請(qǐng)人:旺宏電子股份有限公司