專(zhuān)利名稱(chēng)：用以感測(cè)一存儲(chǔ)單元的輸出的方法及電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于集成電路的設(shè)計(jì)，特別是關(guān)于增進(jìn)對(duì)于存儲(chǔ)單元的數(shù)據(jù)進(jìn)行讀取的感測(cè)邊際的方法與系統(tǒng)。
背景技術(shù)：
運(yùn)用磁性元件的磁阻性隨機(jī)存取存儲(chǔ)器(magneto-resistiverandom access memory，MRAM)已成為最熱門(mén)的用來(lái)儲(chǔ)存數(shù)據(jù)位元的技術(shù)之一。不同于一般的存儲(chǔ)器模塊例如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)與靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)運(yùn)用電荷以?xún)?chǔ)存數(shù)據(jù)位元，MRAM運(yùn)用磁荷(magnetic charge)來(lái)儲(chǔ)存數(shù)據(jù)位元。不同于DRAM與SRAM，MRAM為不需要借著固定電壓源以保留所儲(chǔ)存的信息的非易失裝置。因而MRAM在諸如掌上型計(jì)算機(jī)等電源供應(yīng)有限的可攜式產(chǎn)品方面具有特別的優(yōu)勢(shì)。
MRAM單元經(jīng)由被編程為高或低電阻狀態(tài)以?xún)?chǔ)存一數(shù)據(jù)位元。傳統(tǒng)上讀取MRAM單元僅運(yùn)用一感測(cè)放大器以比較特定MRAM單元的輸出電流以及來(lái)自于一對(duì)參考MRAM單元的參考電流。該參考MRAM單元的其中之一被編程為高電阻狀態(tài)，而另一則被編程為低電阻狀態(tài)。接著施加一預(yù)定電壓至該特定的MRAM單元上以產(chǎn)生一輸出電流，而施加預(yù)定電壓至該參考MRAM單元時(shí)則產(chǎn)生參考電流。該等參考電流經(jīng)平均后將與輸出電流相比較。若輸出電流大于平均參考電流時(shí)，感測(cè)放大器將輸出邏輯“1”(或邏輯“0”)的信號(hào)。
圖1顯示傳統(tǒng)的感測(cè)電路100。感測(cè)放大器102耦接至一平均器(averager)118以及包含有多個(gè)的MRAM單元的存儲(chǔ)陣列104。平均器118再耦接至包括多個(gè)的參考MRAM單元的參考陣列106。存儲(chǔ)陣列104中的MRAM單元的列次(row)是借字符線(xiàn)WL1...WLn來(lái)指定。而對(duì)應(yīng)于每一字符線(xiàn)WL的列次的參考陣列106含有至少一個(gè)被編程為“1”的參考MRAM單元，以及至少一個(gè)被編程為“0”的參考MRAM單元。存儲(chǔ)陣列104中的MRAM單元的行次(column)是借位元線(xiàn)BL1...BLn來(lái)指定。存儲(chǔ)陣列104的特定MRAM單元的行次可借Y選取線(xiàn)YSEL1...YSELN上的選取信號(hào)來(lái)選取，其中該等Y選取線(xiàn)控制了選取元件，例如NMOS元件108及110。
每一存儲(chǔ)單元可編程為高電阻狀態(tài)(Rhigh)或低電阻狀態(tài)(Rlow)，其分別對(duì)應(yīng)于邏輯“1”與邏輯“0”或兩者相反。至少一個(gè)參考MRAM單元被編程為高電阻狀態(tài)以表示邏輯“1”，而至少一個(gè)參考MRAM單元被編程為低電阻狀態(tài)以表示邏輯“0”。于讀取過(guò)程中，選取一特定的MRAM單元、一呈高電阻狀態(tài)的參考MRAM單元、以及一呈低電阻狀態(tài)的參考MRAM單元。施加一預(yù)定電壓至該等受選取的單元上，以產(chǎn)生一流經(jīng)該特定MRAM單元的輸出電流I、一流經(jīng)該呈高電阻狀態(tài)的參考MRAM單元的第一參考電流I1、以及一流經(jīng)該呈低電阻狀態(tài)的參考MRAM單元的第二參考電流I2。平均器118將第一參考電流I1與第二參考電流I2平均以提供一參考電流(I1+I2)/2。接著感測(cè)放大器102比較輸出電流I與參考電流(I1+I2)/2，以得到邏輯“0”或邏輯“1”的數(shù)字輸出。
舉例來(lái)說(shuō)，于一讀取動(dòng)作中，首先選取包括MRAM單元112、被編程為“1”的第一參考MRAM單元114、以及被編程為“0”的第二參考MRAM單元116的字符線(xiàn)WL1。若導(dǎo)通NMOS元件108，來(lái)自MRAM單元112的輸出電流將流入感測(cè)放大器102。來(lái)自參考MRAM單元114與116的平均電流的參考電流亦流入感測(cè)放大器102。感測(cè)放大器102比較輸出電流與參考電流以得到一數(shù)字輸出。
于此范例中，I1表示來(lái)自高電阻的參考MRAM單元114的參考電流。I2表示來(lái)自低電阻的參考MRAM單元116的參考電流。參考電流的平均值為(I1+I2)/2。來(lái)自MRAM單元112的輸出電流I被與平均參考電流(I1+I2)/2相比較。若輸出電流I小于(I1+I2)/2，感測(cè)放大器102便輸出邏輯“1”。一般而言，當(dāng)MRAM單元114為高電阻狀態(tài)，輸出電流I的值近似于I1。感測(cè)電路100的感測(cè)邊際定義為MRAM單元112的輸出電流與平均器118的平均參考電流兩者的相減值。若以算式表示，感測(cè)邊際為(I1-I2)/2。當(dāng)MRAM單元114為低電阻狀態(tài)，輸出電流I的值近似于I2。此時(shí)若以算式表示，感測(cè)邊際再度為(I1-I2)/2。
來(lái)自高電阻值的MRAM單元114的輸出電流I的值可能自I1大大的偏離，其可能導(dǎo)因于讀取過(guò)程中的波動(dòng)。若偏移值超過(guò)感測(cè)邊際(I1-I2)/2，將產(chǎn)生錯(cuò)誤的讀取結(jié)果。因此最好能增加感測(cè)邊際，以便能夠容許較高的輸出電流I的偏移量。
圖2所示為磁穿隧接面(magnetic tunneling junction，MTJ)的MRAM單元的截面圖200。典型的MTJ MRAM單元包括一層絕緣材質(zhì)202被夾擠于兩個(gè)磁性材質(zhì)的電極中。絕緣材質(zhì)202也被稱(chēng)為穿隧障壁(tunneling barrier)。其中一電極為固定鐵磁性層(fixed ferromagnetic layer)204，其產(chǎn)生一強(qiáng)大的磁場(chǎng)以將其本身的磁極化(magnetic polarization)保持在一特定方向。另一電極為自由鐵磁性層(free ferromagnetic layer)206，其可隨意轉(zhuǎn)動(dòng)，而其磁極化方向可保持在兩方向中的一個(gè)。自由鐵磁性層206的頂端連接至一電極并連至位元線(xiàn)208。固定鐵磁性層204的底端連至一電極并連至字符線(xiàn)210。
與其它種類(lèi)的存儲(chǔ)單元相同，MTJ MRAM單元有一邏輯低態(tài)與一邏輯高態(tài)。當(dāng)固定鐵磁性層204與自由鐵磁性層206的磁場(chǎng)有相同的極化方向，MTJ MRAM單元便處于低電阻狀態(tài)。當(dāng)兩者磁場(chǎng)的極化方向相反，MTJ MRAM單元便處于高電阻狀態(tài)。若欲讀取其狀態(tài)，可施加一自其中一磁性層穿過(guò)絕緣層202以至另一磁性層的電流并偵測(cè)電流之值。
電阻的高低決定了流過(guò)MRAM單元的輸出電流值。傳統(tǒng)上會(huì)運(yùn)用感測(cè)放大器以比較輸出電流與平均參考電流。然而，如同上述，感測(cè)放大器的感測(cè)邊際僅僅為高低電阻狀態(tài)的電流兩者差異值的一半。于制造MRAM單元的制程中的一個(gè)擾動(dòng)可以輕易地使輸出電流超出感測(cè)邊際。于是，最好能增加感測(cè)邊際以增進(jìn)MRAM單元讀取時(shí)的可靠度。
該傳統(tǒng)方法中于對(duì)輸出電流與參考電流進(jìn)行比較時(shí)僅有范圍較小的感測(cè)邊際(sense margin)。若輸出電流自其平均狀態(tài)偏移稍高時(shí)，將產(chǎn)生感測(cè)結(jié)果的錯(cuò)誤。因此需要改進(jìn)其設(shè)計(jì)以增進(jìn)感測(cè)邊際。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的在于提供一種用以感測(cè)一存儲(chǔ)單元的輸出的方法，其中該存儲(chǔ)單元可在一高電阻狀態(tài)與一低電阻狀態(tài)間進(jìn)行轉(zhuǎn)換，以解決現(xiàn)有技術(shù)存在的問(wèn)題。
本發(fā)明提供一種用以感測(cè)一存儲(chǔ)單元的輸出的方法，該方法包括施加一預(yù)定電壓至該存儲(chǔ)單元以產(chǎn)生反映該存儲(chǔ)單元的一電阻狀態(tài)的一輸出電流，并施加該預(yù)定電壓至一至數(shù)個(gè)參考存儲(chǔ)單元以產(chǎn)生反映該高電阻狀態(tài)的一第一參考電流以及反映該低電阻狀態(tài)的一第二參考電流。接著提供表示該輸出電流與該第一參考電流的差距的一第一相差值，以及表示該輸出電流與該第二參考電流的差距的一第二相差值。接著比較該第一相差值與該第二相差值以產(chǎn)生表示該存儲(chǔ)單元的該電阻狀態(tài)的一數(shù)字輸出(digitaloutput)。
本發(fā)明所述的用以感測(cè)一存儲(chǔ)單元的輸出的方法，更包括于該施加該預(yù)定電壓的步驟之前，選取該存儲(chǔ)單元、位于一高電阻狀態(tài)的一第一參考存儲(chǔ)單元、以及位于一低電阻狀態(tài)的一第二參考存儲(chǔ)單元。
本發(fā)明所述的用以感測(cè)一存儲(chǔ)單元的輸出的方法，該提供該第一相差值的步驟更包括下列步驟將該第一參考電流輸入一第一差動(dòng)放大器的一第一節(jié)點(diǎn)；將該輸出電流輸入該第一差動(dòng)放大器的一第二節(jié)點(diǎn)；以及借著將該第一參考電流減去該輸出電流或兩者的逆向相減，以自該第一差動(dòng)放大器輸出該第一相差值；而該提供該第二相差值的步驟更包括下列步驟將該輸出電流輸入一第二差動(dòng)放大器的一第一節(jié)點(diǎn)；將該第二參考電流輸入該第二差動(dòng)放大器的一第二節(jié)點(diǎn)；以及借著將該輸出電流減去該第二參考電流或兩者的逆向相減，以自該第二差動(dòng)放大器輸出該第二相差值。
本發(fā)明所述的用以感測(cè)一存儲(chǔ)單元的輸出的方法，該提供該第一相差值與該第二相差值的步驟更包括下列步驟將該第一參考電流輸入一第一差動(dòng)放大器的一第一節(jié)點(diǎn)與一第二節(jié)點(diǎn)；將該輸出電流輸入一第二差動(dòng)放大器的一第一節(jié)點(diǎn)，并將該第二參考電流輸入該第二差動(dòng)放大器的一第二節(jié)點(diǎn)；將該第二參考電流輸入一第三差動(dòng)放大器的一第一節(jié)點(diǎn)，并將該第一參考電流輸入該第三差動(dòng)放大器的一第二節(jié)點(diǎn)；以一第四差動(dòng)放大器執(zhí)行自該第一差動(dòng)放大器的輸出減去該第二差動(dòng)放大器的輸出、或逆向相減，以產(chǎn)生該第二相差值；以及以一第五差動(dòng)放大器執(zhí)行自該第二差動(dòng)放大器的輸出減去該第三差動(dòng)放大器的輸出、或逆向相減，以產(chǎn)生該第一相差值。
本發(fā)明所述的用以感測(cè)一存儲(chǔ)單元的輸出的方法，該提供該第一相差值與該第二相差值的步驟更包括下列步驟將該第二參考電流輸入一第一差動(dòng)放大器的一第一節(jié)點(diǎn)與一第二節(jié)點(diǎn)；將該輸出電流輸入一第二差動(dòng)放大器的一第一節(jié)點(diǎn)，并將該第一參考電流輸入該第二差動(dòng)放大器的一第二節(jié)點(diǎn)；以及將該第二參考電流輸入一第三差動(dòng)放大器的一第一節(jié)點(diǎn)，并將該第一參考電流輸入該第三差動(dòng)放大器的一第二節(jié)點(diǎn)；以一第四差動(dòng)放大器執(zhí)行自該第一差動(dòng)放大器的輸出減去該第二差動(dòng)放大器的輸出、或逆向相減，以產(chǎn)生該第一相差值；以及以一第五差動(dòng)放大器執(zhí)行自該第二差動(dòng)放大器的輸出減去該第三差動(dòng)放大器的輸出、或逆向相減，以產(chǎn)生該第二相差值。
本發(fā)明所述的用以感測(cè)一存儲(chǔ)單元的輸出的方法，該比較該第一相差值與該第二相差值的步驟更包括下列步驟將該第一相差值輸入一感測(cè)放大器的一第一節(jié)點(diǎn)；將該第二相差值輸入該感測(cè)放大器的一第二節(jié)點(diǎn)；以及自該感測(cè)放大器輸出基于比較該第一相差值與該第二相差值所得的該數(shù)字輸出。
本發(fā)明亦提供一種用以感測(cè)一存儲(chǔ)單元(memory cell)的輸出的電路，其中該存儲(chǔ)單元可于一高電阻狀態(tài)與一低電阻狀態(tài)間轉(zhuǎn)換。該電路包括一至數(shù)個(gè)參考存儲(chǔ)單元，耦接至該存儲(chǔ)單元。該電路亦包括一電壓源，用以施加一預(yù)定電壓至該存儲(chǔ)單元以產(chǎn)生反映該存儲(chǔ)單元的一電阻狀態(tài)的一輸出電流，以及用以施加該預(yù)定電壓至該等參考存儲(chǔ)單元以產(chǎn)生反映該高電阻狀態(tài)的一第一參考電流以及反映該低電阻狀態(tài)的一第二參考電流。該電路還包括一組一至數(shù)個(gè)差動(dòng)放大器(differential amplifier)，耦接至該存儲(chǔ)單元與該等參考存儲(chǔ)單元，以提供一表示該輸出電流與該第一參考電流的差距的一第一相差值，以及提供一表示該輸出電流與該第二參考電流的差距的一第二相差值。該電路還包括至少一感測(cè)放大器，耦接至該等差動(dòng)放大器，用以比較該第一相差值與該第二相差值，以產(chǎn)生表示該存儲(chǔ)單元的該電阻狀態(tài)的一數(shù)字輸出。
本發(fā)明所述的用以感測(cè)一存儲(chǔ)單元的輸出的電路，該組差動(dòng)放大器包括一第一差動(dòng)放大器，用以自該第一參考電流減去該輸出電流或?qū)烧吣嫦蛳鄿p，以產(chǎn)生該第一相差值；以及一第二差動(dòng)放大器，用以自該輸出電流減去該第二參考電流或?qū)烧吣嫦蛳鄿p，以產(chǎn)生該第二相差值。
本發(fā)明所述的用以感測(cè)一存儲(chǔ)單元的輸出的電路，該組差動(dòng)放大器包括一第一差動(dòng)放大器，用以接收該第一參考電流并輸出一零輸出；一第二差動(dòng)放大器，用以自該輸出電流減去該第二參考電流或?qū)烧吣嫦蛳鄿p；一第三差動(dòng)放大器，用以自該第二參考電流減去該第一參考電流或?qū)烧吣嫦蛳鄿p；一第四差動(dòng)放大器，耦接至該第一與該第二差動(dòng)放大器，用以接收該第一與該第二差動(dòng)放大器的輸出以提供該第二相差值；以及一第五差動(dòng)放大器，耦接至該第二與該第三差動(dòng)放大器，用以接收該第二與該第三差動(dòng)放大器的輸出以提供該第一相差值。
本發(fā)明所述的用以感測(cè)一存儲(chǔ)單元的輸出的電路，該組差動(dòng)放大器包括一第一差動(dòng)放大器，用以接收該第二參考電流并輸出一零輸出；一第二差動(dòng)放大器，用以自該輸出電流減去該第一參考電流或?qū)烧吣嫦蛳鄿p；一第三差動(dòng)放大器，用以自該第二參考電流減去該第一參考電流或?qū)烧吣嫦蛳鄿p；一第四差動(dòng)放大器，耦接至該第一與該第二差動(dòng)放大器，用以接收該第一與該第二差動(dòng)放大器的輸出以提供該第一相差值；以及一第五差動(dòng)放大器，耦接至該第二與該第三差動(dòng)放大器，用以接收該第二與該第三差動(dòng)放大器的輸出以提供該第二相差值。
本發(fā)明所述的用以感測(cè)一存儲(chǔ)單元的輸出的電路，該存儲(chǔ)單元為一磁阻性隨機(jī)存取存儲(chǔ)器單元、相變化型隨機(jī)存取存儲(chǔ)器單元、或鐵電隨機(jī)存取存儲(chǔ)器單元。
本發(fā)明還提供一種用以感測(cè)一存儲(chǔ)單元的輸出的電路，其中該存儲(chǔ)單元耦接至一位元線(xiàn)與一字符線(xiàn)并可于一高電阻狀態(tài)與一低電阻狀態(tài)間轉(zhuǎn)換，所述用以感測(cè)一存儲(chǔ)單元的輸出的電路包括一第一參考存儲(chǔ)單元，其處于該高電阻狀態(tài)，耦接至該字符線(xiàn)與一第一參考位元線(xiàn)；一第二參考存儲(chǔ)單元，其處于該低電阻狀態(tài)，耦接至該字符線(xiàn)與一第二參考位元線(xiàn)，并可借該字符在線(xiàn)的一選取信號(hào)選取該存儲(chǔ)單元、該第一參考存儲(chǔ)單元、以及該第二參考存儲(chǔ)單元；一電壓源，用以施加一預(yù)定電壓至該位元線(xiàn)、該第一參考位元線(xiàn)、與該第二參考位元線(xiàn)，以產(chǎn)生反映該存儲(chǔ)單元的一電阻狀態(tài)的一輸出電流，以及產(chǎn)生反映該第一參考存儲(chǔ)單元的該高電阻狀態(tài)的一第一參考電流，并產(chǎn)生反映該第二參考存儲(chǔ)單元的該低電阻狀態(tài)的一第二參考電流；一組一至數(shù)個(gè)差動(dòng)放大器，經(jīng)由該位元線(xiàn)、該第一與該第二參考位元線(xiàn)分別耦接至該存儲(chǔ)單元與該第一與該第二參考存儲(chǔ)單元，以提供一表示該輸出電流與該第一參考電流的差距的一第一相差值，以及提供一表示該輸出電流與該第二參考電流的差距的一第二相差值；以及至少一感測(cè)放大器，耦接至該等差動(dòng)放大器，用以比較該第一相差值與該第二相差值，以產(chǎn)生表示該存儲(chǔ)單元的該電阻狀態(tài)的一數(shù)字輸出。
本發(fā)明所述的用以感測(cè)一存儲(chǔ)單元的輸出的電路，該組差動(dòng)放大器包括一第一差動(dòng)放大器，用以自該第一參考電流減去該輸出電流或?qū)烧吣嫦蛳鄿p，以產(chǎn)生該第一相差值； 以及一第二差動(dòng)放大器，用以自該輸出電流減去該第二參考電流或?qū)烧吣嫦蛳鄿p，以產(chǎn)生該第二相差值。
本發(fā)明所述的用以感測(cè)一存儲(chǔ)單元的輸出的電路，該組差動(dòng)放大器包括一第一差動(dòng)放大器，用以接收該第一參考電流并輸出一零輸出；一第二差動(dòng)放大器，用以自該輸出電流減去該第二參考電流或?qū)烧吣嫦蛳鄿p；一第三差動(dòng)放大器，用以自該第二參考電流減去該第一參考電流或?qū)烧吣嫦蛳鄿p；一第四差動(dòng)放大器，耦接至該第一與該第二差動(dòng)放大器，用以接收該第一與該第二差動(dòng)放大器的輸出以提供該第二相差值；以及一第五差動(dòng)放大器，耦接至該第二與該第三差動(dòng)放大器，用以接收該第二與該第三差動(dòng)放大器的輸出以提供該第一相差值。
本發(fā)明所述用以感測(cè)一存儲(chǔ)單元的輸出的方法及電路，借著運(yùn)用至少兩階段的感測(cè)電路的放大器以提供高感測(cè)邊際的讀取MRAM單元的方法與電路。兩個(gè)參考MRAM單元、其中之一為高電阻狀態(tài)而另一為低電阻狀態(tài)，被用來(lái)與選取的MRAM單元經(jīng)由數(shù)階層的放大器相比較，借此增加讀取MRAM時(shí)的感測(cè)邊際。借著縮小制程的波動(dòng)，可自行補(bǔ)償位元線(xiàn)負(fù)載效應(yīng)(bit-lineloading effect)。


圖1為傳統(tǒng)的感測(cè)電路；圖2為一MRAM單元的截面圖；圖3為根據(jù)本發(fā)明實(shí)施例的增進(jìn)感測(cè)邊際的感測(cè)電路；圖4A為根據(jù)本發(fā)明另一實(shí)施例的增進(jìn)感測(cè)邊際的感測(cè)電路；圖4B為根據(jù)本發(fā)明又另一實(shí)施例的增進(jìn)感測(cè)邊際的感測(cè)電路。
具體實(shí)施例方式
圖3顯示根據(jù)本發(fā)明實(shí)施例的感測(cè)電路300。一感測(cè)放大器302與兩個(gè)差動(dòng)放大器(differential amplifier)304、306被耦接至存儲(chǔ)陣列308以及參考陣列310，其中存儲(chǔ)陣列308包含多個(gè)的MRAM單元，而參考陣列310包含多個(gè)的參考MRAM單元。存儲(chǔ)陣列308中的MRAM單元的列次(row)是借字符線(xiàn)WL1...WLn來(lái)指定。而對(duì)應(yīng)于每一字符線(xiàn)WL的列次的參考陣列310含有至少一個(gè)被編程為“1”的參考MRAM單元，以及至少一個(gè)被編程為“0”的參考MRAM單元。存儲(chǔ)陣列308中的MRAM單元的行次(column)是借位元線(xiàn)BL1...BLn來(lái)指定。存儲(chǔ)陣列308的特定MRAM單元的行次可借Y選取線(xiàn)YSEL1...YSELN上的選取信號(hào)來(lái)選取，其中該等Y選取線(xiàn)控制了選取元件，例如NMOS元件312及314。
當(dāng)讀取被編程為“1”的MRAM單元316時(shí)，便選取MRAM單元316、儲(chǔ)存“1”的參考MRAM單元318、以及儲(chǔ)存“0”的參考MRAM單元320。接著施加一預(yù)定電壓至位元線(xiàn)BL1、耦接至第一參考MRAM單元318的第一參考位元線(xiàn)BL_ref″1″、以及耦接至第二參考MRAM單元320的第二參考位元線(xiàn)BL_ref″0″。感測(cè)電路300更可包括一源極隨耦器(source follower)以將該預(yù)定電壓箝制于一段諸如0.3V至1V的區(qū)間中。由于施加了該電壓，該特定MRAM單元316產(chǎn)生一輸出電流I，第一參考MRAM單元318產(chǎn)生反應(yīng)其高電阻狀態(tài)的第一參考電流I1，而第二參考MRAM單元320產(chǎn)生反應(yīng)其低電阻狀態(tài)的第二參考電流I2。
差動(dòng)放大器(differential amplifier)304與306分別經(jīng)由位元線(xiàn)及參考位元線(xiàn)BL_ref″1″、BL_ref″0″耦接至MRAM單元316與參考MRAM單元318、320。差動(dòng)放大器304將來(lái)自參考MRAM單元318的第一參考電流I1減去輸出電流I，以得到第一差額(I1-I)。差動(dòng)放大器306將輸出電流I減去來(lái)自參考MRAM單元320的第二參考電流I2，以得到第二差額(I-I2)。
耦接至第一與第二差動(dòng)放大器304與306的感測(cè)放大器302于比較第一差額與第二差額后，輸出表示儲(chǔ)存于MRAM單元316中的值的數(shù)字輸出。感測(cè)邊際，其定義為第一差額(I1-I)與第二差額(I-I2)的差額，將等于(I1+I2)-2I。當(dāng)MRAM單元316為高電阻狀態(tài)，輸出電流的值約等于I1，而感測(cè)邊際變成(I2-I1)。此時(shí)的感測(cè)邊際為傳統(tǒng)感測(cè)電路的感測(cè)邊際值(I1-I2)/2的兩倍。當(dāng)MRAM單元316為低電阻狀態(tài)，輸出電流的值約等于I2，而感測(cè)邊際變成(I1-I2)。此時(shí)的感測(cè)邊際再次為傳統(tǒng)感測(cè)電路的感測(cè)邊際值(I1-I2)/2的兩倍。因此感測(cè)電路300可忍受輸出電流I更大的偏移量。換句話(huà)說(shuō)，偏移量必須超出感測(cè)邊際(I1-I2)時(shí)才會(huì)造成MRAM單元316的讀取錯(cuò)誤。
值得注意的是感測(cè)放大器可能包含一電流鏡(current mirror)以將電流信號(hào)轉(zhuǎn)換為電壓信號(hào)。本發(fā)明不僅僅可以應(yīng)用于MRAM單元，亦可以應(yīng)用于其它存儲(chǔ)單元，例如相變化型隨機(jī)存取存儲(chǔ)器(phase-change random access memory，PRAM)或鐵電隨機(jī)存取存儲(chǔ)器(ferroelectric random access memory，F(xiàn)RAM)。
圖4A繪出根據(jù)本發(fā)明另一實(shí)施例的感測(cè)電路400。感測(cè)電路400為三階段的系統(tǒng)，其中感測(cè)放大器402與5個(gè)差動(dòng)放大器404、406、408、410、412共同提供一提高后的感測(cè)邊際。差動(dòng)放大器404、406與408共同形成第一階段的放大器，而差動(dòng)放大器410與412構(gòu)成第二階段的放大器，感測(cè)放大器402則形成第三階段。差動(dòng)放大器406耦接至包含多個(gè)MRAM單元的存儲(chǔ)陣列414以及一位元線(xiàn)BL_ref″0″，該位元線(xiàn)BL_ref″0″傳送來(lái)自參考陣列416的參考電流。參考陣列416中對(duì)應(yīng)于每一字符線(xiàn)WL包括至少一個(gè)被編程為“1”的參考MRAM單元424，以及至少一個(gè)被編程為“0”的參考MRAM單元426?？梢越柚址€(xiàn)WL上的選擇信號(hào)以選取存儲(chǔ)陣列414中的某一列MRAM單元。亦可以借著Y選取線(xiàn)YSEL1...YSELN其中一條上的選擇信號(hào)以選取某一特定MRAM單元的列次，其中Y選取線(xiàn)分別控制不同的選擇元件，例如NMOS元件418與420。差動(dòng)放大器404的兩輸入端皆被耦接至位元線(xiàn)BL_ref″1″，其傳送來(lái)自被編程為“1”的一列參考MRAM單元的參考電流。
當(dāng)自一預(yù)定的MRAM單元422讀取一數(shù)據(jù)位元時(shí)，便施加一預(yù)定電壓至耦接至MRAM單元422的位元線(xiàn)、耦接至編程為高電阻狀態(tài)的第一參考MRAM單元424的參考位元線(xiàn)BL_ref″1″、以及耦接至編程為低電阻狀態(tài)的第二參考MRAM單元426的參考位元線(xiàn)BL_ref″0″。差動(dòng)放大器404輸出邏輯“0”信號(hào)至差動(dòng)放大器410。差動(dòng)放大器406將來(lái)自MRAM單元422的輸出電流減去參考位元線(xiàn)BL_ref″0″上的參考電流，或逆向相減。差動(dòng)放大器408將來(lái)自參考位元線(xiàn)BL_ref″0″上的參考電流減去參考位元線(xiàn)BL_ref″1″上的參考電流，或逆向相減。第二階段的差動(dòng)放大器410比較差動(dòng)放大器404的輸出與差動(dòng)放大器406的輸出，并輸出MRAM單元422與MRAM單元426的輸出電流的相差值。而差動(dòng)放大器412比較差動(dòng)放大器406的輸出與差動(dòng)放大器408的輸出，并輸出MRAM單元422與MRAM單元424的輸出電流的相差值。第三階段的感測(cè)放大器402比較差動(dòng)放大器410與412輸出的兩相差值，并提供一表示儲(chǔ)存于MRAM單元422的值的數(shù)字輸出。
該兩個(gè)相差值的相差為(I1+I2)-2I，此處的I1為來(lái)自MRAM單元424的參考電流，而I2為來(lái)自MRAM單元426的參考電流，而I為MRAM單元422的輸出電流。當(dāng)MRAM單元422為低電阻狀態(tài)，輸出電流I約等于I2。因此感測(cè)電路400的感測(cè)邊際變成(I1-I2)。此時(shí)的感測(cè)邊際為傳統(tǒng)感測(cè)電路的感測(cè)邊際值(I1-I2)/2的兩倍。當(dāng)MRAM單元422為高電阻狀態(tài)，輸出電流I約等于I1，而感測(cè)邊際變成(I2-I1)。此時(shí)的感測(cè)邊際再次為傳統(tǒng)感測(cè)電路的感測(cè)邊際值(I1-I2)/2的兩倍。因此感測(cè)電路400可忍受的輸出電流的偏移量較傳統(tǒng)感測(cè)電路為大。
圖4B繪出根據(jù)本發(fā)明另一實(shí)施例的感測(cè)電路428。感測(cè)電路428為三階段的系統(tǒng)，其中感測(cè)放大器430與5個(gè)差動(dòng)放大器432、434、436、438、440共同提供一提高后的感測(cè)邊際。差動(dòng)放大器432、434與436共同形成第一階段的放大器，而差動(dòng)放大器438與440構(gòu)成第二階段的放大器，感測(cè)放大器430則形成第三階段。差動(dòng)放大器434耦接至包含多個(gè)MRAM單元的存儲(chǔ)陣列442以及一位元線(xiàn)BL_ref″1″，該位元線(xiàn)BL_ref″1″傳送來(lái)自參考陣列444的參考電流。參考陣列444中對(duì)應(yīng)于每一字符線(xiàn)WL包括至少一個(gè)被編程為“1”的參考MRAM單元，以及至少一個(gè)被編程為“0”的參考MRAM單元?？梢越柚址€(xiàn)WL上的選擇信號(hào)以選取存儲(chǔ)陣列442中的某一列MRAM單元。亦可以借著Y選取線(xiàn)YSEL1...YSELN其中一條上的選擇信號(hào)以選取某一特定MRAM單元的列次，其中Y選取線(xiàn)分別控制不同的選擇元件，例如NMOS元件446與448。差動(dòng)放大器432的兩輸入端皆被耦接至位元線(xiàn)BL_ref″0″，其傳送來(lái)自參考MRAM陣列444中被編程為“0”的一列參考MRAM單元的參考電流。
當(dāng)自一預(yù)定的MRAM單元450讀取一數(shù)據(jù)位元時(shí)，便施加一預(yù)定電壓至耦接至MRAM單元450的位元線(xiàn)、耦接至編程為高電阻狀態(tài)的第一參考MRAM單元452的參考位元線(xiàn)BL_ref″1″、以及耦接至編程為低電阻狀態(tài)的第二參考MRAM單元454的參考位元線(xiàn)BL_ref″0″。差動(dòng)放大器432輸出邏輯“0”信號(hào)至差動(dòng)放大器438。差動(dòng)放大器434將來(lái)自MRAM單元450的輸出電流減去參考位元線(xiàn)BL_ref″1″上的參考電流，或逆向相減。差動(dòng)放大器436將參考位元線(xiàn)BL_ref″0″上的參考電流減去參考位元線(xiàn)BL_ref″1″上的參考電流，或逆向相減。第二階段的差動(dòng)放大器438比較差動(dòng)放大器432的輸出與差動(dòng)放大器434的輸出，并輸出MRAM單元450與MRAM單元452的輸出電流的相差值。而差動(dòng)放大器440比較差動(dòng)放大器434的輸出與差動(dòng)放大器436的輸出，并輸出MRAM單元450與MRAM單元454的輸出電流的相差值。第三階段的感測(cè)放大器430比較差動(dòng)放大器438與440輸出的兩相差值，并提供一表示儲(chǔ)存于MRAM單元450的值的數(shù)字輸出。
該兩個(gè)相差值的相差為(I1+I2)-2I，此處的I1為來(lái)自MRAM單元452的參考電流，而I2為來(lái)自MRAM單元454的參考電流，而I為MRAM單元450的輸出電流。當(dāng)MRAM單元450為低電阻狀態(tài)，輸出電流I約等于I2。因此感測(cè)電路428的感測(cè)邊際變成(I1-I2)。此時(shí)的感測(cè)邊際為傳統(tǒng)感測(cè)電路的感測(cè)邊際值(I1-I2)/2的兩倍。當(dāng)MRAM單元450為高電阻狀態(tài)，輸出電流I約等于I1，而感測(cè)邊際變成(I2-I1)。此時(shí)的感測(cè)邊際再次為傳統(tǒng)感測(cè)電路的感測(cè)邊際值(I1-I2)/2的兩倍。因此感測(cè)電路428可忍受的輸出電流的偏移量較傳統(tǒng)感測(cè)電路為大。
本發(fā)明借著運(yùn)用至少兩階段的感測(cè)電路的放大器以提供高感測(cè)邊際的讀取MRAM單元的方法與電路。兩個(gè)參考MRAM單元、其中之一為高電阻狀態(tài)而另一為低電阻狀態(tài)，被用來(lái)與選取的MRAM單元經(jīng)由數(shù)階層的放大器相比較，借此增加讀取MRAM時(shí)的感測(cè)邊際。借著縮小制程的波動(dòng)，可自行補(bǔ)償位元線(xiàn)負(fù)載效應(yīng)(bit-line loading effect)。
上述已提供了許多不同的實(shí)施例以實(shí)現(xiàn)本發(fā)明不同的特征。詳細(xì)描述特定實(shí)施例中的元件與程序以解說(shuō)本發(fā)明。這些元件與程序當(dāng)然僅為實(shí)施力而并非如請(qǐng)求項(xiàng)般用以限定本發(fā)明。
雖然本發(fā)明于此是以特定范例進(jìn)行解說(shuō)其實(shí)施態(tài)樣，然而本發(fā)明不受所示的細(xì)節(jié)的限定，因?yàn)榧词惯M(jìn)行各式的修飾與結(jié)構(gòu)上的改變，依然可以保留本發(fā)明的精神以及與權(quán)利要求等值的范圍。因此本領(lǐng)域技術(shù)人員亦應(yīng)明了，上述，即本領(lǐng)域技術(shù)人員作出各種型式的修改、替換或改變，只要該結(jié)構(gòu)物并未超越本發(fā)明的權(quán)利要求的范疇而仍符合本發(fā)明的精神，便仍然屬于本發(fā)明的保護(hù)范疇。
附圖中符號(hào)的簡(jiǎn)單說(shuō)明如下100感測(cè)電路102感測(cè)放大器(sense amplifier)104存儲(chǔ)陣列(包含有多個(gè)的MRAM單元)106參考陣列(包括多個(gè)的參考MRAM單元)108、110NMOS元件112MRAM單元114被編程為“1”的參考MRAM單元116被編程為“0”的參考MRAM單元118平均器(averager)WL1...WLn字符線(xiàn)BL1...BLn位元線(xiàn)YSEL1...YSELNY選取線(xiàn)200MRAM單元202穿隧障壁層(tunneling barrier)204固定鐵磁性層(fixed ferromagnetic layer)206自由鐵磁性層(free ferromagnetic layer)208位元線(xiàn)(bit line)210字符線(xiàn)(word line)212數(shù)字線(xiàn)(digit line)300、400、428感測(cè)電路302、402、430感測(cè)放大器(sense amplifier)304、306、404、406、408、410、412、432、434、436、438、440差動(dòng)放大器(differential amplifier)308、414、442存儲(chǔ)陣列(包含多個(gè)的MRAM單元)
310、416、444參考陣列(包含多個(gè)的參考MRAM單元)312、314、418、420、446、448NMOS元件316、422、450MRAM單元318、424、452被編程為“1”的參考MRAM單元320、426、454被編程為“0”的參考MRAM單元BL_ref″1″第一參考位元線(xiàn)BL_ref″0″第二參考位元線(xiàn)WL1...WLn字符線(xiàn)BL1...BLn位元線(xiàn)YSEL1...YSELNY選取線(xiàn)
權(quán)利要求
1.一種用以感測(cè)一存儲(chǔ)單元的輸出的方法，其中該存儲(chǔ)單元可在一高電阻狀態(tài)與一低電阻狀態(tài)間進(jìn)行轉(zhuǎn)換，所述用以感測(cè)一存儲(chǔ)單元的輸出的方法包括施加一預(yù)定電壓至該存儲(chǔ)單元以產(chǎn)生反映該存儲(chǔ)單元的一電阻狀態(tài)的一輸出電流，并施加該預(yù)定電壓至一至數(shù)個(gè)參考存儲(chǔ)單元以產(chǎn)生反映該高電阻狀態(tài)的一第一參考電流以及反映該低電阻狀態(tài)的一第二參考電流；提供表示該輸出電流與該第一參考電流的差距的一第一相差值，并提供表示該輸出電流與該第二參考電流的差距的一第二相差值；以及比較該第一相差值與該第二相差值以產(chǎn)生表示該存儲(chǔ)單元的該電阻狀態(tài)的一數(shù)字輸出。
2.根據(jù)權(quán)利要求1所述的用以感測(cè)一存儲(chǔ)單元的輸出的方法，其特征在于更包括于該施加該預(yù)定電壓的步驟之前，選取該存儲(chǔ)單元、位于一高電阻狀態(tài)的一第一參考存儲(chǔ)單元、以及位于一低電阻狀態(tài)的一第二參考存儲(chǔ)單元。
3.根據(jù)權(quán)利要求1所述的用以感測(cè)一存儲(chǔ)單元的輸出的方法，其特征在于該提供該第一相差值的步驟更包括下列步驟將該第一參考電流輸入一第一差動(dòng)放大器的一第一節(jié)點(diǎn)；將該輸出電流輸入該第一差動(dòng)放大器的一第二節(jié)點(diǎn)；以及借著將該第一參考電流減去該輸出電流或兩者的逆向相減，以自該第一差動(dòng)放大器輸出該第一相差值；而該提供該第二相差值的步驟更包括下列步驟將該輸出電流輸入一第二差動(dòng)放大器的一第一節(jié)點(diǎn)；將該第二參考電流輸入該第二差動(dòng)放大器的一第二節(jié)點(diǎn)；以及借著將該輸出電流減去該第二參考電流或兩者的逆向相減，以自該第二差動(dòng)放大器輸出該第二相差值。
4.根據(jù)權(quán)利要求1所述的用以感測(cè)一存儲(chǔ)單元的輸出的方法，其特征在于該提供該第一相差值與該第二相差值的步驟更包括下列步驟將該第一參考電流輸入一第一差動(dòng)放大器的一第一節(jié)點(diǎn)與一第二節(jié)點(diǎn)；將該輸出電流輸入一第二差動(dòng)放大器的一第一節(jié)點(diǎn)，并將該第二參考電流輸入該第二差動(dòng)放大器的一第二節(jié)點(diǎn)；將該第二參考電流輸入一第三差動(dòng)放大器的一第一節(jié)點(diǎn)，并將該第一參考電流輸入該第三差動(dòng)放大器的一第二節(jié)點(diǎn)；以一第四差動(dòng)放大器執(zhí)行自該第一差動(dòng)放大器的輸出減去該第二差動(dòng)放大器的輸出、或逆向相減，以產(chǎn)生該第二相差值；以及以一第五差動(dòng)放大器執(zhí)行自該第二差動(dòng)放大器的輸出減去該第三差動(dòng)放大器的輸出、或逆向相減，以產(chǎn)生該第一相差值。
5.根據(jù)權(quán)利要求1所述的用以感測(cè)一存儲(chǔ)單元的輸出的方法，其特征在于該提供該第一相差值與該第二相差值的步驟更包括下列步驟將該第二參考電流輸入一第一差動(dòng)放大器的一第一節(jié)點(diǎn)與一第二節(jié)點(diǎn)；將該輸出電流輸入一第二差動(dòng)放大器的一第一節(jié)點(diǎn)，并將該第一參考電流輸入該第二差動(dòng)放大器的一第二節(jié)點(diǎn)；以及將該第二參考電流輸入一第三差動(dòng)放大器的一第一節(jié)點(diǎn)，并將該第一參考電流輸入該第三差動(dòng)放大器的一第二節(jié)點(diǎn)；以一第四差動(dòng)放大器執(zhí)行自該第一差動(dòng)放大器的輸出減去該第二差動(dòng)放大器的輸出、或逆向相減，以產(chǎn)生該第一相差值；以及以一第五差動(dòng)放大器執(zhí)行自該第二差動(dòng)放大器的輸出減去該第三差動(dòng)放大器的輸出、或逆向相減，以產(chǎn)生該第二相差值。
6.根據(jù)權(quán)利要求1所述的用以感測(cè)一存儲(chǔ)單元的輸出的方法，其特征在于該比較該第一相差值與該第二相差值的步驟更包括下列步驟將該第一相差值輸入一感測(cè)放大器的一第一節(jié)點(diǎn)；將該第二相差值輸入該感測(cè)放大器的一第二節(jié)點(diǎn)；以及自該感測(cè)放大器輸出基于比較該第一相差值與該第二相差值所得的該數(shù)字輸出。
7.一種用以感測(cè)一存儲(chǔ)單元的輸出的電路，其中該存儲(chǔ)單元可于一高電阻狀態(tài)與一低電阻狀態(tài)間轉(zhuǎn)換，所述用以感測(cè)一存儲(chǔ)單元的輸出的電路包括一至數(shù)個(gè)參考存儲(chǔ)單元，耦接至該存儲(chǔ)單元；一電壓源，用以施加一預(yù)定電壓至該存儲(chǔ)單元以產(chǎn)生反映該存儲(chǔ)單元的一電阻狀態(tài)的一輸出電流，以及用以施加該預(yù)定電壓至該參考存儲(chǔ)單元以產(chǎn)生反映該高電阻狀態(tài)的一第一參考電流以及反映該低電阻狀態(tài)的一第二參考電流；一組一至數(shù)個(gè)差動(dòng)放大器，耦接至該存儲(chǔ)單元與該參考存儲(chǔ)單元，以提供一表示該輸出電流與該第一參考電流的差距的一第一相差值，以及提供一表示該輸出電流與該第二參考電流的差距的一第二相差值；以及至少一感測(cè)放大器，耦接至該差動(dòng)放大器，用以比較該第一相差值與該第二相差值，以產(chǎn)生表示該存儲(chǔ)單元的該電阻狀態(tài)的一數(shù)字輸出。
8.根據(jù)權(quán)利要求7所述的用以感測(cè)一存儲(chǔ)單元的輸出的電路，其特征在于該組差動(dòng)放大器包括一第一差動(dòng)放大器，用以自該第一參考電流減去該輸出電流或?qū)烧吣嫦蛳鄿p，以產(chǎn)生該第一相差值；以及一第二差動(dòng)放大器，用以自該輸出電流減去該第二參考電流或?qū)烧吣嫦蛳鄿p，以產(chǎn)生該第二相差值。
9.根據(jù)權(quán)利要求7所述的用以感測(cè)一存儲(chǔ)單元的輸出的電路，其特征在于該組差動(dòng)放大器包括一第一差動(dòng)放大器，用以接收該第一參考電流并輸出一零輸出；一第二差動(dòng)放大器，用以自該輸出電流減去該第二參考電流或?qū)烧吣嫦蛳鄿p；一第三差動(dòng)放大器，用以自該第二參考電流減去該第一參考電流或?qū)烧吣嫦蛳鄿p；一第四差動(dòng)放大器，耦接至該第一與該第二差動(dòng)放大器，用以接收該第一與該第二差動(dòng)放大器的輸出以提供該第二相差值；以及一第五差動(dòng)放大器，耦接至該第二與該第三差動(dòng)放大器，用以接收該第二與該第三差動(dòng)放大器的輸出以提供該第一相差值。
10.根據(jù)權(quán)利要求7所述的用以感測(cè)一存儲(chǔ)單元的輸出的電路，其特征在于該組差動(dòng)放大器包括一第一差動(dòng)放大器，用以接收該第二參考電流并輸出一零輸出；一第二差動(dòng)放大器，用以自該輸出電流減去該第一參考電流或?qū)烧吣嫦蛳鄿p；一第三差動(dòng)放大器，用以自該第二參考電流減去該第一參考電流或?qū)烧吣嫦蛳鄿p；一第四差動(dòng)放大器，耦接至該第一與該第二差動(dòng)放大器，用以接收該第一與該第二差動(dòng)放大器的輸出以提供該第一相差值；以及一第五差動(dòng)放大器，耦接至該第二與該第三差動(dòng)放大器，用以接收該第二與該第三差動(dòng)放大器的輸出以提供該第二相差值。
11.根據(jù)權(quán)利要求7所述的用以感測(cè)一存儲(chǔ)單元的輸出的電路，其特征在于該存儲(chǔ)單元為一磁阻性隨機(jī)存取存儲(chǔ)器單元、相變化型隨機(jī)存取存儲(chǔ)器單元、或鐵電隨機(jī)存取存儲(chǔ)器單元。
12.一種用以感測(cè)一存儲(chǔ)單元的輸出的電路，其中該存儲(chǔ)單元耦接至一位元線(xiàn)與一字符線(xiàn)并可于一高電阻狀態(tài)與一低電阻狀態(tài)間轉(zhuǎn)換，所述用以感測(cè)一存儲(chǔ)單元的輸出的電路包括一第一參考存儲(chǔ)單元，其處于該高電阻狀態(tài)，耦接至該字符線(xiàn)與一第一參考位元線(xiàn)；一第二參考存儲(chǔ)單元，其處于該低電阻狀態(tài)，耦接至該字符線(xiàn)與一第二參考位元線(xiàn)，并可借該字符在線(xiàn)的一選取信號(hào)選取該存儲(chǔ)單元、該第一參考存儲(chǔ)單元、以及該第二參考存儲(chǔ)單元；一電壓源，用以施加一預(yù)定電壓至該位元線(xiàn)、該第一參考位元線(xiàn)、與該第二參考位元線(xiàn)，以產(chǎn)生反映該存儲(chǔ)單元的一電阻狀態(tài)的一輸出電流，以及產(chǎn)生反映該第一參考存儲(chǔ)單元的該高電阻狀態(tài)的一第一參考電流，并產(chǎn)生反映該第二參考存儲(chǔ)單元的該低電阻狀態(tài)的一第二參考電流；一組一至數(shù)個(gè)差動(dòng)放大器，經(jīng)由該位元線(xiàn)、該第一與該第二參考位元線(xiàn)分別耦接至該存儲(chǔ)單元與該第一與該第二參考存儲(chǔ)單元，以提供一表示該輸出電流與該第一參考電流的差距的一第一相差值，以及提供一表示該輸出電流與該第二參考電流的差距的一第二相差值；以及至少一感測(cè)放大器，耦接至該差動(dòng)放大器，用以比較該第一相差值與該第二相差值，以產(chǎn)生表示該存儲(chǔ)單元的該電阻狀態(tài)的一數(shù)字輸出。
13.根據(jù)權(quán)利要求12所述的用以感測(cè)一存儲(chǔ)單元的輸出的電路，其特征在于該組差動(dòng)放大器包括一第一差動(dòng)放大器，用以自該第一參考電流減去該輸出電流或?qū)烧吣嫦蛳鄿p，以產(chǎn)生該第一相差值；以及一第二差動(dòng)放大器，用以自該輸出電流減去該第二參考電流或?qū)烧吣嫦蛳鄿p，以產(chǎn)生該第二相差值。
14.根據(jù)權(quán)利要求12所述的用以感測(cè)一存儲(chǔ)單元的輸出的電路，其特征在于該組差動(dòng)放大器包括一第一差動(dòng)放大器，用以接收該第一參考電流并輸出一零輸出；一第二差動(dòng)放大器，用以自該輸出電流減去該第二參考電流或?qū)烧吣嫦蛳鄿p；一第三差動(dòng)放大器，用以自該第二參考電流減去該第一參考電流或?qū)烧吣嫦蛳鄿p；一第四差動(dòng)放大器，耦接至該第一與該第二差動(dòng)放大器，用以接收該第一與該第二差動(dòng)放大器的輸出以提供該第二相差值；以及一第五差動(dòng)放大器，耦接至該第二與該第三差動(dòng)放大器，用以接收該第二與該第三差動(dòng)放大器的輸出以提供該第一相差值。
全文摘要
本發(fā)明提供一種用以感測(cè)一存儲(chǔ)單元的輸出的方法與電路，其中該存儲(chǔ)單元可在一高電阻狀態(tài)與一低電阻狀態(tài)間進(jìn)行轉(zhuǎn)換。首先施加一預(yù)定電壓至該存儲(chǔ)單元以產(chǎn)生反映該存儲(chǔ)單元的一電阻狀態(tài)的一輸出電流，并施加該預(yù)定電壓至一至數(shù)個(gè)參考存儲(chǔ)單元以產(chǎn)生反映該高電阻狀態(tài)的一第一參考電流以及反映該低電阻狀態(tài)的一第二參考電流。接著提供表示該輸出電流與該第一參考電流的差距的一第一相差值，以及表示該輸出電流與該第二參考電流的差距的一第二相差值。接著比較該第一相差值與該第二相差值以產(chǎn)生表示該存儲(chǔ)單元的該電阻狀態(tài)的一數(shù)字輸出。本發(fā)明可增加讀取MRAM時(shí)的感測(cè)邊際，借著縮小制程的波動(dòng)，可自行補(bǔ)償位元線(xiàn)負(fù)載效應(yīng)。
文檔編號(hào)G11C7/00GK1838313SQ200510087719
公開(kāi)日2006年9月27日 申請(qǐng)日期2005年8月5日 優(yōu)先權(quán)日2004年8月5日
發(fā)明者廖忠志 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司