專利名稱：用于在低電源電壓操作中產(chǎn)生電壓參考的浮動?xùn)艠O模擬電壓電平移位電路和方法
相關(guān)申請的相互參考本申請涉及共同未決美國專利申請，序列號為No.10/338,189，標題是“用于程序設(shè)計的差分雙浮動?xùn)艠O電路和方法”(“Differential Dual Floating GateCircuit and Method for Programming”)，它由William H.Owen在2003年1月7日申請并由本申請的受讓人所擁有。序列號為No.10/338,189的專利申請在此結(jié)合作為參考。
發(fā)明的背景發(fā)明的領(lǐng)域本發(fā)明一般涉及電子學(xué)，尤其涉及一種用于產(chǎn)生電壓參考的可編程浮動?xùn)艠O電路。
相關(guān)技術(shù)的描述可編程模擬浮動?xùn)艠O電路自從八十年代初期開始使用以來，在應(yīng)用中僅僅需要適度的絕對電壓精確性超時，例如100-200mV的絕對電壓精確性超時。傳統(tǒng)上這種設(shè)備用于在浮動?xùn)艠O上提供長時間的非易失性的電荷存儲。浮動?xùn)艠O是導(dǎo)電材料的絕緣區(qū)，它與襯底電隔離但是電容性耦合到該襯底。典型地，形成MOS(金屬氧化物半導(dǎo)體)晶體管柵極的浮動?xùn)艠O通常用來讀取在浮動?xùn)艠O上的電荷電平，而不會從中引起任何的電荷泄漏。
現(xiàn)有技術(shù)中用于將電荷引入到浮動?xùn)艠O以及從浮動?xùn)艠O移去電荷的各種裝置都是已知的。一旦浮動?xùn)艠O在特殊的電荷電平上被編程，它基本上永久地保持在這個電平上，這是因為浮動?xùn)艠O被充當用于對浮動?xùn)艠O放電的勢壘的絕緣材料所包圍。電荷典型地利用熱電子注入或電子隧道效應(yīng)耦合到浮動?xùn)艠O。典型地通過暴露于輻射(紫外光，X-射線)、雪崩注入或Fowler-Nordheim電子隧道效應(yīng)將電荷從浮動?xùn)艠O上移去。對從冷導(dǎo)體發(fā)射出來的電子的利用在R.H.Fowler和Dr.L.Nordheim在Royal Soc.Proc.第119(1928)卷上發(fā)表的標題是“Electron Emission in Intense Electric Fields”的文章上第一次給出了描述。通過一個氧化層在電子隧道效應(yīng)中對這種現(xiàn)象的使用在M.Lenzlinger和E.H.Snow在Journal of Applied Physics第1期第40卷(1969年1月)上發(fā)表的標題是“Fowler-Nordheim Tunneling into Thermally Grown Sio2”的文章上進行了描述，以上文章在此結(jié)合作為參考。這樣的模擬浮動?xùn)艠O電路例如被用在數(shù)字非易失性存儲設(shè)備中以及包括電壓參考、Vcc檢測和啟動復(fù)位電路的模擬非易失性電路中。
浮動?xùn)艠O模擬電壓(FGA)參考的輸出電壓Vo能典型地設(shè)定成0和8VDC之間的任何電壓。例如，F(xiàn)GA參考能夠按需要精確地設(shè)定成Vo＝100mV。然而，為了使該參考適當?shù)毓ぷ髟诶?V的非常低的電源電壓Vcc上，內(nèi)部的MOS柵極電壓需要小于～1V，以便使MOS晶體管能夠在高增益、低電流預(yù)閾值區(qū)域中操作。使用厚氧化物浮動?xùn)艠OEEPROM(電可擦可編程只讀存儲器)構(gòu)成的這些設(shè)備處理限制在芯片上可以產(chǎn)生多大的負電壓，通過使用雙傳導(dǎo)電子隧道效應(yīng)FGA參考設(shè)定運行，就難以在設(shè)定操作期間直接將浮動?xùn)艠O的電壓設(shè)為負的或接近0V，如序列號為No.10/338,189的專利申請中所描述的。因此，在設(shè)定操作之后，浮動?xùn)艠O的電壓電平的移位下降可用來使浮動?xùn)艠O在設(shè)定操作期間被精確地設(shè)定到更多的正電壓，然后移位下降到一個具有低電源電壓Vcc的用于讀操作的低電壓。
浮動?xùn)艠O電平移位眾所周知地是用于編程和擦除EEPROM存儲器單元的技術(shù)。直接寫入EEPROM存儲器單元使用位于位線和浮動?xùn)艠O之間的耦合電容器以及位于字線和浮動?xùn)艠O之間的聚2-聚1電容，在對單元編程之后耦合到浮動?xùn)艠O負極。例如參考美國專利號No.4,752,912。當對直接寫入EEPROM單元編程時，位線為大約14V，字線為+20V，聚1撤銷選定線為-3V，并且浮動?xùn)艠O設(shè)定為大約+8.5V。編程之后，浮動?xùn)艠O電容性地耦合下降到位線上14V的大約70％(-9.8V)以及字線上20V的大約10％(-2V)，并且耦合上升到撤銷選定線上的差7V的10％(+.7V)，以便使浮動?xùn)艠O以大約-3.5V的電壓電平結(jié)束。在讀操作期間內(nèi)，這種通過大電壓關(guān)斷浮動?xùn)艠O晶體管是為了確保沒有電流流過編程EEPROM單元。負編程浮動?xùn)艠O的大電壓余量幫助確保所有的編程單元甚至具有單元到單元的變量以及在許多寫周期之后也能關(guān)斷。
各種的浮動?xùn)艠O電平移位電路已試圖通過在操作期間內(nèi)將等價的輸入晶體管的閾值下移，以便允許數(shù)字和模擬電路在低Vcc下操作。在一種解決方案中，浮動?xùn)艠O電平移位電路有一個具有2個耦合電容器輸入的浮動?xùn)艠O。浮動?xùn)艠O上的電荷電平利用紫外線曝光最初設(shè)定成0V。然后，將正Vbias提供給輸入到浮動?xùn)艠O的第二電容器。該正Vbias將浮動?xùn)艠O晶體管的電壓提升到接近Vt(閾值電壓)，這降低了第一耦合電容所需要的用來導(dǎo)通晶體管的DC電壓。這樣如所示地通過第一耦合電容器有效地“降低”浮動?xùn)艠O晶體管的Vt，這就允許電路工作在低輸入和電源電壓上。
在另一個解決方案中，浮動?xùn)艠OMOS設(shè)備稱為FGUVMOS設(shè)備(浮動?xùn)艠O紫外線金屬氧化物半導(dǎo)體)，浮動?xùn)艠O通過將電路暴露在紫外光下來設(shè)定，其具有提供給所有信號輸入的～Vcc/2。一旦以這種方式設(shè)置，F(xiàn)GUVMOS設(shè)備有低的“有效Vt”并且可以在非常低的電源電壓下運行。然而，F(xiàn)GUVMOS設(shè)備需要一個很長(許多分鐘)的紫外曝光時間來設(shè)定每個產(chǎn)品，對于制造精確的電壓參考和在低Vcc下運行的比較器是不實用的。
因此，需要提供一種浮動?xùn)艠O電平移位電路和方法，用以產(chǎn)生一個能在低電源電壓下運行的更為精確的電壓參考。

發(fā)明內(nèi)容
本發(fā)明描述了一種浮動?xùn)艠O電壓電平移位電路，通過提供一個電路使得在SET操作期間內(nèi)浮動?xùn)艠O精確地設(shè)定到高的正電壓并且其后通過使用一個低Vcc移位下降到用于READ操作的低電壓，來產(chǎn)生一個能夠在低Vcc下運行的電壓參考。浮動?xùn)艠O電壓電平移位電路包括具有兩個浮動?xùn)艠O的差分放大器(或差分級)，第一浮動?xùn)艠O(fgr)和第二浮動?xùn)艠O(fg1)，其中第二浮動?xùn)艠O電容性耦合到READ電壓或Vshift電壓中一個。浮動?xùn)艠O電壓電平移位電路以兩種主要狀態(tài)來操作，即SET操作和READ操作。在SET操作期間內(nèi)，當浮動?xùn)艠O精確地設(shè)定為正電壓時，第二浮動?xùn)艠O的C1p電容器連接的是正Vshift電壓，而不是地電壓。當設(shè)定成所需電壓時，差分放大器的輸出典型地在第二浮動?xùn)艠O電壓(Vfg1)的上下擺動1V或更多的電壓。在READ操作期間內(nèi)，第二浮動?xùn)艠O的C1p電容器連接到地電壓，因此fg1上的電壓移位下降到低電壓。
在一個實施例中，浮動?xùn)艠O電壓電平移位電路產(chǎn)生一個能在低Vcc上運行的電壓參考，通過在SET操作期間內(nèi)將電壓移位電容器(C1p)連接到電壓Vshift和在READ操作期間內(nèi)將C1p連接到地電壓，由此來引起在第二浮動?xùn)艠O上的電壓Vfg1移位下降。在另外一個可以選擇的實施例中，浮動?xùn)艠O電壓電平移位電路產(chǎn)生一個能在低Vcc上運行的電壓參考，通過在SET操作期間內(nèi)將電容器(C1和C1p)連接到電壓Vshift電壓并且其后在READ操作期間內(nèi)將電容器連接到地電壓，為了引起在第二浮動?xùn)艠O上的電壓移位下降。
概括地描述，浮動?xùn)艠O電壓電平移位電路，包括用于存儲電荷的第一浮動?xùn)艠O；用于存儲電荷的第二浮動?xùn)艠O；一個電壓移位電容器，具有耦合到第二浮動?xùn)艠O的第一端以及第二端；和一個差分放大器，耦合在第一浮動?xùn)艠O和第二浮動?xùn)艠O之間，用于在SET操作期間使第一浮動?xùn)艠O上電荷電平調(diào)整作為第二浮動?xùn)艠O上的電壓函數(shù)；其中，在SET操作期間，電壓移位電容器耦合到第一預(yù)定電壓；其中，在READ操作期間，電壓移位電容器的第二端耦合到第二預(yù)定電壓。
關(guān)于本發(fā)明的其他結(jié)構(gòu)和方法將在以下的詳細描述中公開。這些內(nèi)容的意義不是要定義本發(fā)明。本發(fā)明由權(quán)利要求來定義。本發(fā)明的這些和其他的實施例，特性，方面和優(yōu)點將會利用以下的描述，附加的權(quán)利要求和相應(yīng)的附圖變得更好理解。
附圖的主要說明

圖1是示出依據(jù)本發(fā)明的浮動?xùn)艠O電壓電平移位電路的第一個實施例在SET模式下的簡單原理圖，該電路包括一個具有兩個浮動?xùn)艠O輸入的差分放大器，用于產(chǎn)生一個電壓參考。
圖2是示出依據(jù)本發(fā)明的浮動?xùn)艠O電壓電平移位電路的第一個實施例在READ模式下的簡單原理圖，該電路包括一個具有兩個浮動?xùn)艠O輸入的差分放大器，用于產(chǎn)生一個電壓參考。
圖3是示出依據(jù)本發(fā)明的浮動?xùn)艠O電壓電平移位電路的第二個實施例的簡單原理圖，該電路包括一個具有兩個浮動?xùn)艠O的差分放大器，用于產(chǎn)生一個電壓參考。
圖4A-4B是示出依據(jù)本發(fā)明執(zhí)行浮動?xùn)艠O電壓電平移位的處理過程的流程圖。
圖5是示出依據(jù)本發(fā)明的一種差分雙浮動?xùn)艠O電路的典型實現(xiàn)方式的原理圖。
圖6是時序圖，描述了與圖4中所描述的方法實現(xiàn)方式相關(guān)的各種電壓波形與時間的關(guān)系曲線。
圖7是時序圖，描述了與圖4中所描述的方法實現(xiàn)方式相關(guān)的各種電壓波形與時間的關(guān)系曲線。
圖8是時序圖，描述了與圖4中所描述的方法實現(xiàn)方式相關(guān)的各種電壓波形與時間的關(guān)系曲線。
其中在圖中所使用的參考符號或名稱用來表示某些元件，方面或其中的特征，其中在多個圖中所采用的公共參考符號表示相同的元件，方面或特征。
具體實施例方式
現(xiàn)在參考圖1，顯示了在SET模式中的簡單原理圖，描述了浮動?xùn)艠O電壓電平移位電路的第一個實施例，該電路包括一個具有兩個浮動?xùn)艠O輸入，第一浮動?xùn)艠O輸入fgr 110和第二浮動?xùn)艠O輸入fg1 120的差分放大器，用于產(chǎn)生一個電壓參考。起初，浮動?xùn)艠O電壓移位電路100用于在高電壓SET模式期間內(nèi)將浮動?xùn)艠O精確地設(shè)定為模擬電壓參考。接著，在設(shè)定模擬電壓參考之后，在READ模式期間浮動?xùn)艠O電壓移位電路100移位下降該模擬電壓參考，其中浮動?xùn)艠O電壓電平移位電路100被配置成具有嵌入電壓參考或精密電壓參考電路的精密電壓比較器電路。差分放大器130包括一組增強模式晶體管，第一晶體管T10 131a，第二晶體管T11 131b，第三晶體管T8 132a和第四晶體管T9 132b。另外，該差分放大器130進一步耦合到Vcc 133、電流源晶體管T17 136和放大器140，其中T17的柵極連接鏡像電壓Vm 135，并且放大器140用于產(chǎn)生一個Vout信號150。
晶體管T8 132a和T9 132b優(yōu)選地是NMOS晶體管，并且通過布線相當好地匹配，晶體管T10 131a和T11 131b優(yōu)選地是PMOS晶體管，并且通過布線相當好地匹配。NMOS晶體管T8 132a和T9 132b的源極在節(jié)點20耦合到一起。NMOS晶體管T8 132a的漏極耦合到節(jié)點22，且它的柵極是浮動?xùn)艠Ofgr 110。NMOS晶體管T9 132b的漏極耦合到節(jié)點21，且它的柵極是浮動?xùn)艠Ofg1 120。PMOS晶體管T10 131a耦合公共漏極、公共柵極到節(jié)點22，它的源極耦合到節(jié)點23。PMOS晶體管T11 131b的柵極耦合到節(jié)點22。它的漏極耦合到節(jié)點21，并且它的源極耦合到節(jié)點23。電源電壓Vcc 133耦合到節(jié)點23，并典型地是3到5伏。制造該浮動?xùn)艠O電壓移位電路100的適當?shù)陌雽?dǎo)體制造過程是CMOSEEPROM(互補的金屬氧化物半導(dǎo)體和電可擦除可編程只讀存儲器)過程。
在電平移位的雙浮動?xùn)艠O參考中，浮動?xùn)艠O被初始設(shè)定成一個比讀運行中所期望的低電源電壓要高的電壓。但是在SET操作期間內(nèi)，DC偏壓(也就是Vshift 123)被提供給耦合到fg1 120的電容器。于是在READ操作期間內(nèi)通過將耦合電容器接地來降低在浮動?xùn)艠Ofg1 120上的電壓Vfg1。在讀操作期間內(nèi)，差分放大器設(shè)定在Vfgr～Vfg1，由于Vfg1是較低的，這就引起Vfgr接著以及Vo低于初始設(shè)定。在精密模擬電壓參考中，非常期望使電平移位耦合電容器接地，而不是連接到另外一個電壓，其中該電壓可能非常精確和穩(wěn)定，因此它不會影響Vout 150的精確性和穩(wěn)定性。不同于現(xiàn)有技術(shù)的地方是在程序設(shè)計期間Vbias是接地的并且在電路的正常運行期間內(nèi)提供偏置電壓來降低閾值。
在READ操作期間內(nèi)參考的輸出電壓Vout 150與在第一浮動?xùn)艠O輸入fgr和第二浮動?xùn)艠O輸入fg1 120上的電荷電平差成正比例。浮動?xùn)艠Ofgr 110連接兩個位于浮動?xùn)艠O輸入fgr 110和Kelvin Sense 155之間的電容器Cr 111和Crp112。Cr 111和Crp 112電容器的組合也可被稱為控制電容器。浮動?xùn)艠Ofg1 120連接兩個電容器C1 121和C1p 122。在這個實施例中，C1p 122電容器也可被稱作電壓移位電容器。電容器Cr 111和C1 121能夠由N+/柵極氧化物/聚電容器組成。電容器Crp 112和C1p 122能夠由聚2/聚氧化物/聚1電容器組成。每單位面積上聚1-N+柵極氧化物電容是遠遠大于每單位面積上聚1-聚2電容的，這是因為聚1-聚2氧化物是遠遠厚于聚1-N+柵極氧化物的。在一個示意性的厚氧化物隧道效應(yīng)過程中，柵極氧化物大約是250，而聚1-聚2氧化物大約是1250。在這個過程中，柵極氧化物電容大約是1.4fF/u2，而聚1-聚2電容大約是0.28fF/u2。
如果利用由聚2覆蓋著的聚1來布置浮動?xùn)艠O，以便該柵極氧化物面積等于該聚1-聚2面積，那么C1p 122和Crp 112是全部浮動?xùn)艠O電容的17％。然而，聚1-聚2電容的一個較高的百分比，例如25％，可通過在場效應(yīng)區(qū)上布置附加的聚1-聚2重疊面積來獲得，而不是布置在N+柵極區(qū)域上的聚1的頂部。
浮動?xùn)艠O電壓電平移位電路100用于產(chǎn)生一個電壓參考，以便能在非常低的Vcc電壓133下運行，例如1V或更小。在編程操作期間內(nèi)，fg1 120能夠被精確設(shè)定在2V到5V的電壓范圍內(nèi)。在編程操作期間內(nèi)，Vcc 133典型地是在6到8V的范圍內(nèi)而fg1 120被設(shè)定在2V到5V的范圍內(nèi)，這就允許差分放大器的輸出在Vfg1的上下擺動1V或者更大，并同時設(shè)定在期望的最終電壓。如果Vfg1太低了，放大器可以“降到最低點”并且不能夠被設(shè)定到期望電壓。這就是為什么期望使SET0＝Vfg1＞2V，以便允許該差分放大器有低于Vfg1的足夠的電壓余量用來在編程操作期間內(nèi)適當?shù)剡M行設(shè)定。在一個實施例中，在讀操作期間內(nèi)，Vfg1電壓典型地小于1V以使Vcc 133在低壓下運行。
用于該差分放大器的最小電源電壓Vccmin是Vds+Vds+Vtp，其中Vds是N溝道浮動?xùn)艠O晶體管132A和132b以及電流鏡像晶體管T17的漏極飽和電壓，而Vtp是P溝道負載晶體管131a和131b的閾值電壓。使用典型的值Vt～0.5V和Vds～0.2V，Vccmin是0.9V。然而，如果Vfg1～Vds+Vtn，僅僅能獲得這個最小的操作電壓。使用Vt～0.5V和Vds～0.2V，這就意味著Vfg1需要被設(shè)定成～0.7V用于在Vccmin＝0.9V操作。例如，如果Vfg1較高，例如2V，在節(jié)點21的電壓是2V-Vtn＝1.5V并且最小電源電壓是1.5V+Vds+Vtp＝2.2V。在READ期間內(nèi)，能夠通過使用具有25％耦合率的C1p的電平移位電路來獲得Vfg1＝0.7V，這是通過以Vshift＝Vcc＝8V設(shè)定Vfg1＝2.7V來實現(xiàn)的。在SET操作期間內(nèi)，C1p電容器122連接Vshift 123而不是地124。在SET操作期間內(nèi)Vsgift 123保持在8V。在SET操作之后，在READ操作期間內(nèi)C1p電容器122連接地124，使耦合Vfg1的容性下降。在這個實施例中，Vfg1耦合降低25％×8V＝-2V以便在READ期間內(nèi)使Vfg1＝0.7V，這使得差分放大器130在READ期間內(nèi)在1V或更小的電壓下操作。
這就使得在SET操作期間內(nèi)將浮動?xùn)艠O精確設(shè)在較高電壓，然后移位下降到較低電壓以便使放大器在READ操作期間內(nèi)在低Vcc下操作。
下面在表1中示出了用于SET和READ模式的參數(shù)的一些示意性的值表1

浮動?xùn)艠O電壓電平移位電路100還包括一個形成于浮動?xùn)艠Ofgr 110和在節(jié)點16處的編程電極Epr 116之間的編程隧道設(shè)備Tpr 114；一個形成于浮動?xùn)艠Ofgr 110和在節(jié)點17處的擦除電極Eer 115之間的擦除隧道設(shè)備Ter 113；和一個耦合在浮動?xùn)艠Ofgr和節(jié)點18之間的控制電容器Cfgr。該控制電容器Cfgr與圖1-3所示的Cr 111和Crp 112電容器的組合相對應(yīng)。該控制電容器Cfgr耦合到第一浮動?xùn)艠O110，用于控制作為輸入設(shè)定電壓160的函數(shù)的第一浮動?xùn)艠O上的電荷電平，其中在SET模式期間內(nèi)該設(shè)定電壓通過控制電容器Cfgr耦合到第一浮動?xùn)艠O。
浮動?xùn)艠O電壓電平移位電路100還包括一個形成于浮動?xùn)艠Ofg1 120和在節(jié)點16處的編程電極Ep1 127之間的可編程隧道設(shè)備Tp1 126，和一個形成于浮動?xùn)艠Ofg1 120和在節(jié)點28處的擦除電極Ee1 128之間的擦除隧道設(shè)備Te1 125。優(yōu)選地，在SET模式期間內(nèi)編程電極Epr 116和Ep1 127接收負電壓，并且在SET模式期間內(nèi)擦除電極Eer 115和Ee1 128接收正電壓。另外，隧道設(shè)備Tpr114，Tp1 126，Ter 113和Te1 125優(yōu)選地是相當好地匹配的Fowler-Nordheim隧道設(shè)備，以作為它們的芯片布線的結(jié)果。
隧道設(shè)備Tp1 126和Te1 125在雙傳導(dǎo)下運行，通過允許電子穿過和關(guān)斷浮動?xùn)艠Ofg1 120來改變浮動?xùn)艠Ofgl 120上的電荷電平，以便將節(jié)點28和16之間的電壓除一半。當隧道電流流過隧道設(shè)備Te1 125和Tpl 126時，發(fā)生雙傳導(dǎo)，這發(fā)生在電壓差分(Vx-Vp1)是至少兩個隧道電壓的時候。隧道設(shè)備Ter 113和Tpr 114在雙傳導(dǎo)下運行，通過允許電子穿過和關(guān)斷浮動?xùn)艠Ofgr 110來改變浮動?xùn)艠Ofgr 110上的電荷電平，以便將節(jié)點17和16之間的電壓除一半。當隧道電流流過隧道設(shè)備Ter 113和Tpr 114時，發(fā)生雙傳導(dǎo)，這發(fā)生在電壓差分(Vefb-Vp1)是至少兩個隧道電壓的時候。編程電極Epr 116和Ep1 127都連接節(jié)點16，該節(jié)點連接電流源165。
為了設(shè)定fg1 120上的電壓，電壓Vx 180耦合在節(jié)點27并連接浮動?xùn)艠O電壓電平移位電路100中的晶體管T15 175的柵極，以便將Vfg1設(shè)定成Vx-1Vt-1TV，其中1Vt是晶體管T15 175的閾值電壓并且1TV是擦除隧道設(shè)備Te1 125的隧道電壓。
在SET模式期間內(nèi)，電平移位190、晶體管T13 170和隧道設(shè)備Ter 113提供反饋路徑。當Vout 150變高時，負反饋路徑使得Vfgr變高。隨著Vfgr的上升，晶體管132a(T8)中的電流上升直到與晶體管132b(T9)中的電流相匹配。在這點上差分電路130設(shè)定在這點上，其中在這一點上晶體管T8 132a，T9 132b，T10 131a和T11 131b的電流相匹配并且Vfgr＝Vfg1。
圖2示出了一個在READ模式中描述浮動?xùn)艠O電壓電平移位電路100的第一實施例的簡單方框圖，其中該電路包括具有兩個浮動?xùn)艠O輸入的差分放大器130，第一浮動?xùn)艠O輸入fgr 110和第二浮動?xùn)艠O輸入fg1 120。在READ操作期間內(nèi)電容器C1p 122連接到接地端124，其處理過程在下面將參考圖4A-B進行描述。
在圖3中，顯示了一個描述浮動?xùn)艠O電壓電平移位電路200的第二個實施例的方框圖，該電路包括利用具有兩個浮動?xùn)艠O輸入fgr 110和fg1 120的差分放大器130來實現(xiàn)的電壓參考電路。在這個實施例中，在SET操作期間內(nèi)電容器C1 210和C1p 211都連接Vshift 212。在這個實施例中，C1 210和C1p 211電容器的并聯(lián)組合也可被稱為一個電壓移位電容器。接著電容器C1 210和C1p211連接接地端213或低電壓電勢以便在READ操作期間內(nèi)移位下降Vfg1電壓。在這種情況下，從Vshift 212到fg1 120的耦合接近100％因此這種移位下降可能幾乎等于Vshift 212。例如，如果在SET操作期間內(nèi)Vshift＝2V并且Vfg1設(shè)定成2.7V，那么在讀期間內(nèi)Vfg1可能約為2.7V-2V＝0.7V。使用具有17％到25％的比率的C1p的優(yōu)勢是Vshift 212電壓電源為了達到與100％Vshift相同的電平移位精確性，其精度可以是低于4到5倍。除此之外，在SET操作期間內(nèi)將Vshift 212與Vcc 133直接相連是很方便的，這樣不需要額外的輸入引腳或片裝電壓參考電路來實現(xiàn)一個精確且可重放的電平移位。
現(xiàn)在轉(zhuǎn)向圖4A，這里示出一個流程圖400，描述了設(shè)定和讀取浮動?xùn)艠O的處理步驟，用于從一個浮動?xùn)艠O電壓移位電平電路，例如浮動?xùn)艠O電壓電平移位電路100，200或300中產(chǎn)生低電壓參考。圖5顯示了浮動?xùn)艠O電路100，200或300和處理過程400的一種硬件實現(xiàn)方式，接下來圖6-8描述了時序圖。雖然處理過程400參考浮動?xùn)艠O電壓電平移位電路100或浮動?xùn)艠O電路500進行了描述，但是它也可用于浮動?xùn)艠O電壓電平移位電路100，200，300或500中的任何一個。處理過程400執(zhí)行兩個主要操作，SET操作310和READ操作350。在SET操作310期間內(nèi)，電容器C1p 122連接到Vshift 123而不是接地端124。在SET操作310期間內(nèi)Vshift 123保持在正電壓上。在SET操作310之后，電容器C1p 122連接接地端124，使耦合的Vfg1電容性下降。在這個例子中，deltaVfg1＝25％*Vshift。例如，如果在SET操作期間內(nèi)Vshift＝8V并且Vfg1＝2.7V，然后在READ操作期間內(nèi)Vfg1＝2.7V-(0.25*8V)＝2V。這就可使在SET操作310期間內(nèi)將浮動?xùn)艠O精確地設(shè)定為高電壓并且接著移位下降到低電壓，以便使放大器能在低Vcc電壓上運行。
在步驟315中，處理過程400在SET模式之初通過將Vcc設(shè)定為等于Vccset，在一個實例中例如是8V來啟動浮動?xùn)艠O電路500，在圖6-8中被描述為時間t0。在某個點上的浮動?xùn)艠O電路500之后接收輸入設(shè)定電壓，例如VsetΦ，并且來自浮動?xùn)艠O電路500中的Vx信號在節(jié)點27接收并被輸入晶體管T15的柵極。另外Vcc設(shè)定為+8V，HV+斜坡上升到一個大約為+22V的較高正電壓，該電壓導(dǎo)通電流源12和12r。最終，電荷泵Ipr導(dǎo)通使得這些電流源開始產(chǎn)生它們相應(yīng)的電流。其后，依據(jù)該處理過程剩余的步驟330-347的優(yōu)選實施方式，如圖6-8所描述的，浮動?xùn)艠O電路500能夠在約30mSec中將Vfgr設(shè)定為約Vfg1的0.5mV。
在步驟320中，處理過程400將C1p電容器122與Vcc 133相連并且將Vshift123設(shè)定為Vcc 133。在步驟330中，處理過程400設(shè)定Set0＝2.7V，以及Vset＝2.5V。在步驟335中，浮動?xùn)艠O電壓電平移位電路100引起浮動?xùn)艠O電路500中的隧道設(shè)備Ter 113，Tpr 114，Te1 124和Tp1 125或相應(yīng)的部分在電壓差分控制下以雙傳導(dǎo)模式運行，其中該電壓差分在相應(yīng)的浮動?xùn)艠O擦除和編程電極之間用于改變浮動?xùn)艠Ofgr 110和fg1120上的電荷電平。當隧道電流流過Ter 113和Tpr 114或Te1 124和Tp1 125時，發(fā)生雙傳導(dǎo)。當電壓差分(Vefb-Vp1)至少是兩個隧道電壓或大約22V時，隧道電流流過Ter 113和Tpr 114，并且當電壓差分(Vx-Vp1)至少是兩個隧道電壓時，隧道電流流過Te1 124和Tp1 125。
在步驟340中，浮動?xùn)艠O電路100中的處理過程400將Vfgr 110與Vfg1 120進行比較并且產(chǎn)生輸出電壓Vout 150，該輸出電壓是Vfgr 110和Vfg1 120之間的差的函數(shù)。處理過程400判斷浮動?xùn)艠O電壓電平移位電路100是否設(shè)定到穩(wěn)定狀態(tài)條件下，即Vfgr 110大約等于Vfg1 120。如果判斷結(jié)果是浮動?xùn)艠O電壓電平移位電路100沒有達到穩(wěn)定狀態(tài)，浮動?xùn)艠O電路100就使Vefb和Vp1之間電壓差分的改變?yōu)閂out 150的函數(shù)，并且浮動?xùn)艠O電路100重復(fù)步驟330至步驟345直到浮動?xùn)艠O電路100設(shè)定到穩(wěn)定狀態(tài)條件下，即Vfgr 110大約等于Vfg1120。當浮動?xùn)艠O電壓電平移位電路100在步驟347中達到穩(wěn)定狀態(tài)時，浮動?xùn)艠O電壓電平移位電路100就被關(guān)斷。作為處理過程400的結(jié)果，浮動?xùn)艠Ofgr 110和fgl 120的每一個都設(shè)置在超時上實質(zhì)地保持相等的電荷電平上。
如圖4B所描述的在READ操作350中，在步驟355中，處理過程400在浮動?xùn)艠O電壓電平移位電路中啟動一個讀電路，并且設(shè)定Vcc＝Vccread。在步驟360中，處理過程400將C1p 122與接地端124相連，其中Vfg1電壓120和Vout電壓150被移位下降25％×Vccset。在步驟365中對Vout電壓150進行測量，由于在這個例子中是2V移位，因此這個電壓應(yīng)該是非常接近0.500V的數(shù)字。在步驟370中，處理過程400通過Vout(預(yù)期)減去Vout(測量)來計算Vdelta的值，其數(shù)學(xué)表達是Vdelta＝Vout(desired)-Vout(measured)。在步驟375中，處理過程將在步驟370中計算的Vdelta加上Vset的值。如果在步驟380中沒有獲得期望的Vout值，處理過程400就以新Vset電壓回到SET操作310的步驟315，并且重復(fù)步驟315到380直到獲得所預(yù)期的Vout精確性。
參數(shù)Vdelta是Vout精確性的測量，其依靠特殊應(yīng)用中所允許的Vo精確性容限來選擇。例如，所期望的Vout可以選擇在0.5000V，其具有用于Vdelta的+/-0.0001V容限電平。
優(yōu)選地，浮動?xùn)艠O電路500用以下的方式引起雙傳導(dǎo)。電流源I2r導(dǎo)通并且分別開始拉升Vefb(節(jié)點25)。例如，Vefb在小于0.5mSec中斜坡上升到大約18V。負電流源Ipr導(dǎo)通并且將Vp1(節(jié)點16)拉至負的。分別地，在這個例子中，電荷泵Ipr在大約2mSec中逐漸的使Vp1斜坡下降到大概-11V。電流源Ipr控制流過浮動?xùn)艠O電路500中的隧道效應(yīng)設(shè)備Ter，Tpr，Te1和Tp1的隧道電流。
浮動?xùn)艠O電路500接收一個Vx信號(節(jié)點27)，其中該信號是由另一個跟蹤電路500的電路產(chǎn)生的高電壓DC信號，以便將fg1設(shè)定成一個預(yù)定的電壓。用于產(chǎn)生Vx信號的這種電路的一個適當實例在共同受讓的申請序列號10/338,189中進行了描述。信號Vx導(dǎo)通晶體管T15，拉升Ve1(節(jié)點28)到低于Vx的1個Vt。當Vp1斜坡下降到Vp1和Ve1之間的差是2隧道電壓的這一點時，隧道電流流過隧道效應(yīng)設(shè)備Te1和Tp1。一旦隧道電流流過Te1和Tp1，在浮動?xùn)艠Ofg1(節(jié)點14)上的電壓等于Vx-Vt-1TV，其中1Vt是晶體管T15的閾值電壓并且1TV是穿越隧道設(shè)備Te1的隧道電壓。在浮動?xùn)艠Ofg1上的電壓由Vx直接控制。
浮動?xùn)艠O電路500產(chǎn)生一個由來自電路430的反饋所控制的Vefb信號。Vefb(節(jié)點25)導(dǎo)通晶體管T13，拉升Ver(節(jié)點17)到低于Vefb的1Vt。當Vp1(節(jié)點16)斜坡下降到Vp1和Ver之間的差是2個隧道電壓的這一點時，隧道電流流過隧道效應(yīng)設(shè)備Ter和Tpr，并且fgr(節(jié)點15)上的電壓由Vefb直接控制。I2r繼續(xù)拉升Vefb直到Vefb達到Vout+1TV+1Vt，其中1TV是穿越隧道設(shè)備TF1的隧道電壓并且1Vt是晶體管T14的閾值電壓。當至少一個隧道電壓穿越TF1時，隧道電流就流過TF1，并且TF1和晶體管T14起到電平移位設(shè)備的作用，以便Vefb由Vout(節(jié)點19)直接控制。
圖6-8的電壓波形描述了在步驟330到347期間內(nèi)電路500是如何運行的。隧道設(shè)備Te1和Tpl的雙傳導(dǎo)發(fā)生在大約0.5mSec之后，最好如圖6所示。這個時間之前，Vfg1是0V。然而，一旦隧道電流流過隧道設(shè)備Te1和Tp1，Vfg1由Vx所控制。另一方面，隧道設(shè)備Ter和Tpr的雙傳導(dǎo)發(fā)生在大約1.5mSec的些許延遲之后，如在圖6-8中的t1所示。在時間t1之前Vout＝ΦV，Vefb由I2r拉升并且斜坡上升到大約18V，Vfgr不由Vebf控制。一旦隧道電流在時間t1上流過隧道設(shè)備Ter，Tpr和TF1反饋電路430檢測到Vfgr不等于Vfg1；Vout是Vfgr和Vfg1之差的函數(shù)；Vefb跟隨Vout；Vfgr跟隨Vefb。如圖7和8中時間t1到時間t2所示的下一個大約2.0mSec的時間，Vfgr隨著Vefb的上升和下降而振蕩以作為負反饋環(huán)路的函數(shù)。其后，負反饋環(huán)路分別引起差分和增益級432和434來設(shè)定穩(wěn)定狀態(tài)條件，其中電路430除了在來自于電荷泵Ipr的大約30mV的噪聲耦合到該電路430的情況之外都停止振蕩，如圖7和8所示，并開始于時間t2。
在時間t1之初，增益級434中的電流源Igr產(chǎn)生一個遠遠大于由電流源I2r所產(chǎn)生的電流。因此，增益級434能夠通過下沉所有來自電流源I2r的電流來控制Vout，其中這些電流經(jīng)由T14和TF1流到Vout。另外，增益級434中的補償電容器C3足夠大以便確保反饋回路穩(wěn)定并且在小于大約1mSec的時間內(nèi)進行設(shè)定。由穿越晶體管T14的Vt所引起的Vefb中的電平移位大約與T13中的壓降相匹配。由穿越隧道設(shè)備TF1的隧道電壓所引起的Vefb中的電平移位大約與穿越隧道設(shè)備Ter的電壓相匹配，以便當設(shè)定差分和增益級時，Vfgr和Vfg1大致相同。在圖8中可以看見，Vfgr，Vfg1和Vout在時間t2之初設(shè)定，但是除了來自電流源Ipr的大約30mV的噪聲耦合浮動?xùn)艠Ofgr和fgl的情況之外。
再次參考圖5，一旦浮動?xùn)艠O電路500在步驟340中設(shè)定以便使Vfgr大約等于Vfg1，那么浮動?xùn)艠O電路500在步驟347中關(guān)斷。關(guān)斷浮動?xùn)艠O電路500使擦除和編程電極上的電壓斜坡下降到地電位，如圖7和8中時間t3之初所示。步驟347可在時間t3通過簡單的同時切斷在浮動?xùn)艠O電路500中的電流和電壓源來執(zhí)行。然而，一旦Vefb和Vp1斜坡回到φV，可能對Vfgr有較大的沖擊。正如以上所解釋的，當產(chǎn)生Vp1的負電荷泵是ON時，來自電荷泵Tpr上的噪聲限制了將Vfgr設(shè)定為等于Vfg1的精確性。這就意味著在Vefb和Vp1斜坡下降到地電位之初，Vfgr可能不等于Vfg1。當斜坡下降開始時，如果Vfgr不等于Vfg1，那么在Vp1和Verb 達到φV之后，Vfgr將不會等于Vfg1。此外，在斜坡下降期間內(nèi)，連續(xù)的流過隧道設(shè)備Te1和Tp1以及Ter和Tpr的電流典型地不是相同的。這會進一步影響在浮動?xùn)艠Ofgr和fg1上的最終電荷電平。
為了克服這個限制并從而在Verb和Vp1斜坡下降到地的期間內(nèi)保持浮動?xùn)艠Ofgr和fg1上的相同電荷電平，在這個時間期間內(nèi)，在擦除和程序隧道設(shè)備中的電流必須是相同的。為了使在這些隧道設(shè)備中的電流保持相同，穿越每個隧道設(shè)備的電壓必須是相同的，這意味著Vefb和Vx斜坡下降到φV的比率必須與Vp1斜坡上升到φV的比率相同。隧道設(shè)備的特性也必須匹配的相當好。
在步驟347中浮動?xùn)艠O電路500用以下的優(yōu)選方式關(guān)斷。一旦浮動?xùn)艠O電路500中的反饋電路430已穩(wěn)定了一個時間，并且顯然設(shè)定Vfgr和Vfg1的精確性主要由電荷泵噪聲進一步的限制，如t2之初所示，Tpr在t3被切斷以便消除電荷泵噪聲。然而，將HV+以及電流源I2r開啟著以便電路500中的反饋電路一直有源并且繼續(xù)控制Vx，并且電路500中的反饋回路一直有源并且繼續(xù)控制Vefb。在當負電荷泵關(guān)斷的這一點上，隨著電容器Cpr放電，隧道電流連續(xù)流過隧道設(shè)備Ter，Te1，Tpr和Tp1，它將Vp1拉升回到φV。這個隧道電流和電容由于Cpr來決定在Vp1上的斜坡率。
在浮動?xùn)艠O電路500中的反饋驅(qū)動Vefb以便Vfgr進入第一級軌道，Vfg1。隨著浮動?xùn)艠O電路500斜坡上升到Vp1，浮動?xùn)艠Ofgr上的電壓電容性地向上耦合。反饋電路430檢測Vfg1的向上移動并且Vefb通過反饋回路斜坡下降到φV。當Vefb斜坡下降并且Vp1斜坡上升到φV時，隧道設(shè)備Ter和Tpr中的隧道電流由于Fowler-Nordheim隧道設(shè)備的陡坡特性快速地減少。因為反饋響應(yīng)時間直接依賴于擦除隧道設(shè)備中的電流，因此當Vefb斜坡下降到地電位時，反饋電路響應(yīng)慢下來。隨著隧道電流的減少，斜坡率和反饋響應(yīng)次數(shù)都降下來并且Vfgr逐漸地接近Vfg1。
例如，圖8顯示了Vfgr匯集到大約Vfg1的0.5mV的30mSec的設(shè)定模式時間，并且通過允許大于30mV的斜坡下降時間甚至可關(guān)于Vfg 1降Vfgr設(shè)定地更精確。在允許Vfgr匯集到Vfg1上一段通過所期望的精確性的電平來確定的時間之后，HV+電壓電源以及I2r電流源，能夠在例如時間t4上被關(guān)斷，不會影響浮動?xùn)艠Ofgr和fgl上的電荷。另外，Vcc可以被關(guān)斷。
反饋電路的響應(yīng)應(yīng)該充分緩慢以確保Vfgr總是稍高于Vfg1，因此反饋電路430繼續(xù)使Vefb斜坡下降。如果Vfgr低于Vfg1并且反饋切換Vefb的方向是斜坡的，那么該反饋系統(tǒng)將緩慢的啟動振蕩并且Vfgr將從Vfg1發(fā)散而不是匯集到Vfg1。在Vefb和Vp1向接地端斜坡下降了少數(shù)伏之后，Vfgr非常接近Vfg1，Vefb和Vp1通過關(guān)斷HV+可盡快地斜坡下降到φV，如圖10中時間t4所示，這是因為在隧道設(shè)備Ter和Tpr中的電流是很低的，所以它不再影響在浮動?xùn)艠Ofgr上的電荷。電容器Cpr必須小心地設(shè)定以便確保當Vp1向地電位上升時，通過差分級432，增益級434，TF1電平移位和Ter設(shè)備到浮動?xùn)艠Ofgr的反饋路徑能夠斜坡下降Vefb并且使得Vfgr越來越接近Vfg1。如果電容器Cpr太小了，Vp1上升的非?？欤ㄟ^反饋路徑的延遲會引起Vefb斜坡下降得非常慢，并且Vfgr將會上升到Vfg1之上而不是匯集到Vfg1。如果Cpr太大了，反饋路徑的響應(yīng)太快并且Vefb斜坡下降的太多，以至于Vfgr可能產(chǎn)生引起電路緩慢地振蕩的負尖峰。如果允許反饋電路430振蕩，Vfgr將趨向發(fā)散而不是朝Vfg1匯集。因此，將Cpr設(shè)計為反饋響應(yīng)時間比Cpr的放電率稍微慢些。優(yōu)選地Cpr應(yīng)該設(shè)定成大約2.4pf。
在設(shè)定模式的末端，在時間t4，浮動?xùn)艠Ofgr和fg1將連續(xù)無限期地存儲在設(shè)定模式期間內(nèi)對其編程的電荷電平，可能遭受電荷耗損，例如，由于非陷波電子或介電松弛超時，不需要將任何外部的電源提供給浮動?xùn)艠O電路500。另外，雖然在這個實施例中描述的Vfgr被設(shè)定成大約等于Vfg1，但在本發(fā)明的另外一個實施例中本領(lǐng)域的普通技術(shù)人員可以理解，能夠?qū)⒏訓(xùn)艠O電路500配置成使Vfgr設(shè)定成作為Vfg1的某些其他函數(shù)的電壓。
正如以上所描述的，一旦在SET模式期間內(nèi)設(shè)定浮動?xùn)艠Ofgr，浮動?xùn)艠O電路500就可以在讀模式期間內(nèi)被配置成為電壓參考電路或具有嵌入式電壓參考的比較器電路。同樣，一旦在SET模式期間內(nèi)設(shè)定浮動?xùn)艠Ofg1和fgr，浮動?xùn)艠O電路500就可以在讀模式期間內(nèi)被配置成為電壓參考電路或具有嵌入式電壓參考的比較器電路。當浮動?xùn)艠O電路500被配置成為電壓參考時，在節(jié)點19它提供一個精確的電壓參考。這是因為在浮動?xùn)艠O電路500中當高電壓斜坡下降時，任何通過隧道設(shè)備到相應(yīng)的浮動?xùn)艠Ofgr和fg1的偏移是公共模式并且不能改變在兩個浮動?xùn)艠O之間的電壓差，因此不能改變在節(jié)點19處的電壓參考。
在圖6-8中，顯示了Vout，Vp1，Vefb(電路500)，Vfgr和Vfg1的電壓波形，方法340的特殊實現(xiàn)方式在以下相關(guān)的這些附圖中討論。圖6-8所示的四個波形的每個都是相同的，僅僅這些波形的某些電壓軸為了描述特殊的細節(jié)而被改變了。優(yōu)選地，Vfg1設(shè)定成2.7V，以便在設(shè)定模式的結(jié)論上Vfg1＝Vfgr＝2.7V。然而，Vfg1可以設(shè)定成任何電壓以在設(shè)定模式期間內(nèi)設(shè)定Vfgr。在以下的實例中，在設(shè)定模式期間內(nèi)Vfg1設(shè)定成2.7V。在圖6-8所描述的電路的實現(xiàn)方式中Vin＝2.50V，Vcc＝+8V，HV+大約是22V，I2r大約是6nA，Ipr大約是12nA，Itr大約是5nA；并且Igr大約是20nA。
電壓移位電容器Cfg1耦合在浮動?xùn)艠Ofgl和節(jié)點32之間。電壓移位電容器Cfg1與用作浮動?xùn)艠O電壓電平移位電路第一實施例的圖1-2所示的C1p電容器122相一致，并且與用作浮動?xùn)艠O電壓電平移位電路第二實施例的圖3所示的C1電容器210和C1p電容器211的組合相一致。在設(shè)定模式期間內(nèi)電壓移位電容器Cfg1的底板耦合到預(yù)定電壓。晶體管T15使得它的漏極在節(jié)點26耦合到高電壓電源HV+，它的源極耦合到節(jié)點28，并且它的柵極耦合到節(jié)點27的Vx。
在設(shè)定模式期間內(nèi)通過將電極Epr取負和電極Eer取正來設(shè)定浮動?xùn)艠Ofgr上的電壓，以便在節(jié)點17的電壓減去節(jié)點16的電壓是兩個隧道電壓或大約是22V。在22V上的雙傳導(dǎo)電流典型地為大約1到2毫微安培。一種可選方式是創(chuàng)建一個穿越電極Epr和電極Eer的足夠的電壓差分，以用來產(chǎn)生從節(jié)點16到節(jié)點17大約5nA的電流。在這兩種情況的任一種中，隧道設(shè)備都是導(dǎo)電的，也就是，隧道設(shè)備是處于“雙傳導(dǎo)”。通過以雙傳導(dǎo)運行，浮動?xùn)艠Ofgr上的電壓能夠在一段所需的時間內(nèi)穩(wěn)定在DC電壓電平上，以便使電路500以受控方式結(jié)束設(shè)定模式處理，以使浮動?xùn)艠Ofgr上的電壓設(shè)定到一個非常精確的電平。以雙傳導(dǎo)運行是精確地設(shè)置浮動?xùn)艠Ofgr上的電壓的關(guān)鍵，其中該雙傳導(dǎo)具有經(jīng)過至少一個隧道設(shè)備所進行的反饋。
在雙傳導(dǎo)中，隧道設(shè)備Ter和Tpr與布線相當好地匹配，通過允許電子穿過和關(guān)斷浮動?xùn)艠Ofgr來改變浮動?xùn)艠Ofgr上的電荷電平，以便將節(jié)點17和16之間的電壓除一半。因此，浮動?xùn)艠O電壓，也就是節(jié)點15的電壓，是Vfgr＝Vnode16+(Vnode17-Vnode16)/2，是在節(jié)點17的電壓和節(jié)點16的電壓之間的一半。在這些條件下，雙傳導(dǎo)電流典型地對節(jié)點15充電或放電，典型地在少于1mSec中，具有小于1.0pF電容。當這個產(chǎn)生時，浮動?xùn)艠O電壓直接地“追蹤”節(jié)點17和16上的電壓并且在幾個mSec中設(shè)定在是這兩個電壓之間的一半的一個DC電壓上。因此，依靠位于電極Eer和Epr的電壓值，Vfgr可被設(shè)定成正或負電壓或0V。例如，如果擦除和程序隧道設(shè)備Ter和Tpr的隧道電壓大約是11V，并且電極Eer的電壓設(shè)定成大約+16V以及電極Epr的電壓設(shè)定成大約-6V，那么Vfgr設(shè)定為大約+5V，即兩個電壓之間的中點。如果Eer的電壓設(shè)定為大約+11V并且Epr的電壓設(shè)定為大約-11V，那么Vfgr將是大約φV。
如之前所描述的，在設(shè)定模式期間內(nèi)電路40對浮動?xùn)艠Ofgr和fgl編程。相應(yīng)地，隧道設(shè)備Tp1和Te1同樣地在雙傳導(dǎo)中運行，通過允許電子穿過和關(guān)斷浮動?xùn)艠Ofg1來改變在浮動?xùn)艠Ofg1上的電荷電平，以便將節(jié)點28和16之間的電壓除一半。
分支電路430將在浮動?xùn)艠Ofgr上的電壓Vfgr與在浮動?xùn)艠Ofg1上的電壓Vfg1進行比較，在節(jié)點19產(chǎn)生一個輸出電壓Vout，這是在浮動?xùn)艠Ofgr和fg1上的電壓之間的差的函數(shù)。電路430優(yōu)選地包括差分放大器(或差分級)432，該差分放大器優(yōu)選地配置成使得非反相輸入耦合到浮動?xùn)艠Ofg1和反相輸入耦合到浮動?xùn)艠Ofgr。分支電路430進一步包括具有耦合到節(jié)點20的一個輸入的增益級434和在節(jié)點19的輸出端436。差分級432比較在其輸入端接收到的電壓并且典型地通過50到100的放大因素來放大它們的差。然后該增益級434進一步通過另外一個50到100的因數(shù)放大它們的差。另外，在設(shè)定模式的結(jié)論上，電路430理論上設(shè)定到一個穩(wěn)定狀態(tài)條件，以便使Vfgr＝Vfg1。
本領(lǐng)域的技術(shù)人員從上述的描述中可以理解，本發(fā)明的實施例的主要技術(shù)可以用各種形式來實現(xiàn)。因此，雖然已經(jīng)結(jié)合特殊的實例描述了本發(fā)明的實施例，但本發(fā)明實施例的真正范圍不應(yīng)該局限于此，其他的改變，不管是說明書明確給出的，還是說明書暗示的，有經(jīng)驗的專業(yè)人員在對附圖、說明書和隨后的權(quán)利要求進行研究的基礎(chǔ)上都會理解。
權(quán)利要求
1.一種浮動?xùn)艠O電壓電平移位電路，包括用于存儲電荷的第一浮動?xùn)艠O；用于存儲電荷的第二浮動?xùn)艠O；電壓移位電容器，具有耦合到第二浮動?xùn)艠O的第一端以及第二端；和差分放大器，耦合在第一浮動?xùn)艠O和第二浮動?xùn)艠O之間，用于在SET操作期間使第一浮動?xùn)艠O上的電荷電平調(diào)整作為第二浮動?xùn)艠O上的電壓的函數(shù)；其中，在SET操作期間，電壓移位電容器的第二端耦合到第一預(yù)定電壓；其中，在READ操作期間，電壓移位電容器的第二端耦合到第二預(yù)定電壓。
2.如權(quán)利要求1所述的浮動?xùn)艠O電壓電平移位電路，其中第二預(yù)定電壓包括地電壓。
3.如權(quán)利要求1所述的浮動?xùn)艠O電壓電平移位電路，其中第二預(yù)定電壓包括參考電壓。
4.如權(quán)利要求1所述的浮動?xùn)艠O電壓電平移位電路，進一步包括耦合到第一浮動?xùn)艠O的第一和第二隧道器件，在耦合到所述第一隧道器件的第一隧道電極和耦合到所述第二隧道器件的第二隧道電極之間的電壓差控制下，以雙傳導(dǎo)模式來運行，在所述SET模式期間內(nèi)用來調(diào)整在所述第一浮動?xùn)艠O上的電荷電平。
5.一種浮動?xùn)艠O電壓電平移位電路，包括用于存儲電荷的第一浮動?xùn)艠O；耦合到第一浮動?xùn)艠O的控制電容器，用于控制在第一浮動?xùn)艠O上的電荷電平以作為一個輸入設(shè)定電壓的函數(shù)，該輸入設(shè)定電壓在SET操作期間內(nèi)通過控制電容器耦合到第一浮動?xùn)艠O；用于存儲電荷的第二浮動?xùn)艠O；以及電壓移位電容器(Clp)，具有耦合到第二浮動?xùn)艠O的第一端和在SET操作期間內(nèi)耦合到第一預(yù)定電壓(Vfirst)，在READ操作期間內(nèi)耦合到第二預(yù)定電壓(Vsecond)的第二端。
6.如權(quán)利要求5所述的浮動?xùn)艠O電壓電平移位電路，進一步包括一個反饋電路，耦合在第一浮動?xùn)艠O和第二浮動?xùn)艠O之間，用于在SET操作期間內(nèi)使第一浮動?xùn)艠O上電荷電平得到調(diào)整直至第一浮動?xùn)艠O上電壓是第二浮動?xùn)艠O上電壓的預(yù)定函數(shù)。
7.如權(quán)利要求5所述的浮動?xùn)艠O電壓電平移位電路，其中，在READ模式期間內(nèi)，電壓移位電容器耦合到第二電壓電位以便在第二浮動?xùn)艠O上電壓是電容性下移到一個低電壓。
8.如權(quán)利要求5所述的浮動?xùn)艠O電壓電平移位電路，其中第二預(yù)定電壓包括地電壓。
9.如權(quán)利要求5所述的浮動?xùn)艠O電壓電平移位電路，其中第二預(yù)定電壓包括參考電壓。
10.如權(quán)利要求5所述的浮動?xùn)艠O電壓電平移位電路，進一步包括耦合到第一浮動?xùn)艠O的第一和第二隧道器件，在耦合到所述第一隧道器件的第一隧道電極和耦合到所述第二隧道器件的第二隧道電極之間的電壓差控制下，以雙傳導(dǎo)模式來運行，在所述SET模式期間內(nèi)用來調(diào)整在所述第一浮動?xùn)艠O上的電荷電平。
11.如權(quán)利要求5所述的浮動?xùn)艠O電壓電平移位電路，進一步包括第三電容器(C1)，連接在第一浮動?xùn)艠O和地電位之間以便第一浮動?xùn)艠O上的電壓移位與(Vfrist-Vsecond)*{C1p/(C1+C1p)}成比例。
12.如權(quán)利要求6所述的浮動?xùn)艠O電壓電平電路，其中反饋電路包括一個差分級，包括第一，第二，第三和第四晶體管，所述的每個晶體管具有柵極以及第一和第二端，其中所述第一浮動?xùn)艠O是所述第一晶體管的柵極，所述第二浮動?xùn)艠O是所述第二晶體管的柵極，所述第一和第二晶體管的第一端耦合到一起，所述第一和第三晶體管的第二端耦合到一起并且進一步耦合到所述第三和第四晶體管的柵極，所述第二和第四晶體管的第二端耦合到一起，并且所述第三和第四晶體管的第一端耦合到一起并連接一個電流源；和一個增益級，包括第五晶體管，具有柵極以及第一和第二端，一個增益級電流源，和一個補償電容器，其中所述第五晶體管的柵極耦合到所述第二和第四晶體管的第二端，所述第五晶體管的第一端耦合到所述第三和第四晶體管的第一端，所述補償電容器耦合在所述第五晶體管的柵極和第二端之間，并且所述第五晶體管的第二端耦合到所述增益級電流源和所述第二電路。
13.一種操作具有耦合到差分放大器的第一浮動?xùn)艠O和第二浮動?xùn)艠O的浮動?xùn)艠O電壓電平移位電路的方法，包括在SET操作期間內(nèi)，將第一預(yù)定電壓耦合到第二浮動?xùn)艠O；在SET操作期間內(nèi)，使第一浮動?xùn)艠O上的電壓電平調(diào)整作為第二浮動?xùn)艠O上電壓的函數(shù)；以及在READ操作期間內(nèi)，將第二預(yù)定電壓耦合到第二浮動?xùn)艠O以便使第二浮動?xùn)艠O上的電壓電平得到調(diào)整。
14.如權(quán)利要求13所述的方法，其中第二預(yù)定電壓包括地電壓。
15.如權(quán)利要求13所述的方法，進一步包括在耦合到所述第一隧道器件的第一隧道電極和耦合到所述第二隧道器件的第二隧道電極之間的電壓差控制下，使耦合到所述第一浮動?xùn)艠O的第一和第二隧道器件以雙傳導(dǎo)模式來運行，用來在所述SET模式期間內(nèi)調(diào)整在所述第一浮動?xùn)艠O上的電荷電平。
16.如權(quán)利要求13所述的方法，進一步包括將Vset電壓耦合到控制電容器，其中控制電容器耦合到所述第一浮動?xùn)艠O。
17.如權(quán)利要求16所述的方法，還包括測量一個Vdelta電壓，該電壓施加到用于一個或多個重復(fù)SET操作的Vset電壓上，以獲得輸出電壓(Vout)期望的設(shè)定精確性，其中Vdelta的值等于Vout(測量的)減去Vout(期望的)。
全文摘要
公開了一種浮動?xùn)艠O電壓電平移位電路，通過提供一個電路使得在SET操作期間內(nèi)浮動?xùn)艠O精確地設(shè)定到正電壓并且其后移位下降到用于READ操作的低電壓，來產(chǎn)生一個在低電源電壓Vcc下能夠運行的電壓參考。浮動?xùn)艠O電壓電平移位電路包括具有兩個浮動?xùn)艠O的差分放大器，第一浮動?xùn)艠O和第二浮動?xùn)艠O，其中第二浮動?xùn)艠O電容性耦合到READ電壓或Vshift電壓中一個。浮動?xùn)艠O電壓電平移位電路以兩種主要模式來操作，即SET操作和READ操作。在SET操作期間內(nèi)，當浮動?xùn)艠O精確地設(shè)定為正電壓時，第二浮動?xùn)艠O的Clp電容器連接的是Vshift電壓，而不是地電壓。當設(shè)定成所需電壓時，差分放大器的輸出典型地在第二浮動?xùn)艠O電壓(Vfgl)的上下擺動1V或更多的電壓。在READ操作期間內(nèi)，第二浮動?xùn)艠O的Clp電容器連接到地電壓，因此導(dǎo)致浮動?xùn)艠O移位下降到低電壓，使得電壓參考工作在低電源電壓上。
文檔編號G11C16/10GK1755833SQ20051009224
公開日2006年4月5日 申請日期2005年7月1日 優(yōu)先權(quán)日2004年7月1日
發(fā)明者W·H·歐文 申請人:愛克舍股份有限公司