專利名稱：一種基于邊界掃描的閃存加載方法及系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及邊界掃描領(lǐng)域，特別是涉及一種基于邊界掃描的閃存加載方法、邊界掃描橋接器和基于邊界掃描的閃存加載系統(tǒng)。
背景技術(shù)：
目前，基于邊界掃描(JTAG)的閃存加載系統(tǒng)主要有兩種。
現(xiàn)有技術(shù)一常規(guī)方法。
參見圖1所示，將單板上的閃存的數(shù)據(jù)線、地址線、控制線(讀/寫/使能等)和狀態(tài)線(就緒/忙等)直接連接到本單板的CPU或邏輯器件上，再通過TAP接口將CPU或邏輯器件連接到JTAG Bridge，所述JTAG Bridge通過JTAG總線(滿足IEEE1149.1技術(shù)規(guī)范的總線)與JTAG TBC連接。
本加載方式所述閃存的加載并不依賴于本單板的CPU或邏輯器件所運行的軟件，而是JTAG TBC通過JTAG總線和JTAG Bridge間接控制CPU或邏輯器件的相應(yīng)管腳。
基于本系統(tǒng)，對閃存加載數(shù)據(jù)時，需進行下述流程-首先JTAG TBC通過JTAG總線和JTAG Bridge，控制CPU或邏輯器件的管腳，通知其準備加載地址和數(shù)據(jù)。
-JTAG TBC通過JTAG總線和JTAG Bridge，控制CPU或邏輯器件向閃存輸出控制信號(讀/寫/使能等)。
-按照待加載地址對應(yīng)將待加載數(shù)據(jù)加載到待加載閃存中。在加載過程中，為了查詢閃存的當前狀態(tài)，JTAG TBC通過JTAG總線和JTAG Bridge，控制CPU或邏輯器件來讀取閃存輸出的狀態(tài)信號(就緒/忙等)。
本加載方式由于CPU或邏輯器件的JTAG掃描鏈很長，所以每次通過CPU或邏輯器件傳輸數(shù)據(jù)的效率很低，從而導(dǎo)致加載速度很慢。
現(xiàn)有技術(shù)二在現(xiàn)有技術(shù)一的基礎(chǔ)上增加Direct信號線的方法。
參見圖2所示，只將閃存的數(shù)據(jù)線和地址線連接到單板的CPU或邏輯器件上，再通過TAP接口將CPU或邏輯器件連接到JTAG Bridge，所述JTAGBridge通過JTAG總線(滿足IEEE1149.1技術(shù)規(guī)范的總線)與JTAG TBC連接。
將閃存的控制線(讀/寫/使能等)和狀態(tài)線(就緒/忙等)直接連接到JTAGBridge的IO接口上，所述JTAG Bridge再通過Direct信號線(用于驅(qū)動閃存的控制信號和狀態(tài)信號)連接到JTAG TBC。
基于本系統(tǒng)，對閃存加載數(shù)據(jù)時，需進行下述流程-JTAG TBC通過JTAG總線和JTAG Bridge，控制CPU或邏輯器件的管腳，通知其準備加載地址和數(shù)據(jù)。
-JTAG TBC通過Direct信號線發(fā)出控制信號(所述控制信號為Direct信號)，該信號穿透所述JTAG Bridge直接驅(qū)動閃存。
-按照待加載地址對應(yīng)將待加載數(shù)據(jù)加載到待加載閃存中。在加載過程中，為了查詢閃存的當前狀態(tài)，JTAG TBC通過Direct信號線發(fā)出狀態(tài)讀取信號(所述狀態(tài)讀取信號為Direct信號)，該信號穿透JTAG Bridge直接讀取閃存輸出的狀態(tài)信號(就緒/忙等)。
由于本加載方式減少了通過CPU或邏輯器件傳輸數(shù)據(jù)的次數(shù)(即避免了所述控制信號和狀態(tài)信號的傳輸)，所以傳輸效率較高，加載速度較快。但本加載方式在JTAG TBC和JTAG Bridge之間增加了Direct信號線，顯然需要在JTAG TBC和JTAG Bridge之間定義滿足接口要求的Direct信號，這樣占用了JTAG TBC和JTAG Bridge之間的接口資源和管腳資源。而且Direct信號為邊沿有效，所以引入了串擾、回勾等問題，降低了加載的穩(wěn)定性和抗干擾性。
綜上所述，在現(xiàn)有技術(shù)中加載速度與加載所占資源和加載穩(wěn)定性無法兼得。

發(fā)明內(nèi)容
本發(fā)明提供了邊界掃描橋接器、加載系統(tǒng)和加載方法，用以解決目前加載速度與加載所占資源和加載穩(wěn)定性無法兼得的問題。
本發(fā)明的橋接器包括邊界掃描JTAG總線接口，用于連接JTAG總線；至少一IO接口，用于與外部閃存交互數(shù)據(jù)；控制信號生成模塊，用于通過所述JTAG總線接口接收指令，并相應(yīng)生成控制信號后，通過所述IO接口輸出。
所述橋接器還包括狀態(tài)信號讀取模塊，用于通過所述JTAG總線接口接收指令，并通過所述IO接口相應(yīng)讀取外部閃存的狀態(tài)信號；以及將讀取的信號上報。TAP接口，其與所述JTAG總線接口相連，用于與CPU或外部邏輯器件交互。
本發(fā)明的閃存加載系統(tǒng)，包括JTAG總線；邊界掃描測試總線控制器JTAG TBC，其與所述JTAG總線相連；待加載的閃存；邊界掃描橋接器JTAG Bridge，其與所述JTAG總線相連，并通過IO接口與待加載的閃存連接。
所述待加載的閃存包括數(shù)據(jù)讀寫接口、地址讀寫接口、控制信號輸入接口和狀態(tài)信號輸出接口。
所述JTAG Bridge通過IO接口直接與所述控制信號輸入接口和狀態(tài)信號輸出接口連接。所述系統(tǒng)還包括CPU或邏輯器件，用于通過所述JTAG Bridge接收JTAG TBC發(fā)來的指令，并通過所述待加載閃存的數(shù)據(jù)讀寫接口和地址讀寫接口讀寫數(shù)據(jù)。
所述JTAG Bridge通過IO接口直接與所述控制信號輸入接口、數(shù)據(jù)讀寫接口、地址讀寫接口和狀態(tài)信號輸出接口連接。
本發(fā)明的閃存加載方法，包括下列步驟A、JTAG Bridge收到控制信號生成指令后，生成控制信號；B、以該控制信號向待加載閃存加載數(shù)據(jù)。
所述步驟B中還包括所述JTAG Bridge收到狀態(tài)信號讀取指令后，讀取所述待加載閃存的狀態(tài)信號；將讀取的狀態(tài)信號上報。
所述JTAG Bridge通過IO接口直接向待加載閃存輸出所述控制信號，以及讀取所述狀態(tài)信號。
所述JTAG Bridge通過IO接口直接向待加載閃存加載數(shù)據(jù)。
所述JTAG Bridge通過JTAG總線接收所述控制信號生成指令和狀態(tài)信號讀取指令。
本發(fā)明有益效果如下本發(fā)明提供一種邊界掃描橋接器，包括JTAG總線接口，用于連接到邊界掃描總線上；控制信號生成模塊，用于通過所述JTAG總線接口接收指令，并相應(yīng)生成IO信號后輸出；狀態(tài)信號讀取模塊，用于通過所述JTAG總線接口接收指令，并相應(yīng)讀取外部IO信號；以及將讀取的外部IO信號上報。
所述橋接器被應(yīng)用于本發(fā)明的閃存加載系統(tǒng)中，所述系統(tǒng)包括JTAG總線；JTAG TBC，其與所述JTAG總線相連；待加載的閃存；JTAG Bridge，其與所述JTAG總線相連，并通過IO接口與待加載的閃存連接；CPU或邏輯器件，用于通過所述JTAG Bridge接收JTAG TBC發(fā)來的指令，并通過所述待加載閃存的數(shù)據(jù)讀寫接口和地址讀寫接口讀寫數(shù)據(jù)。
本發(fā)明方法應(yīng)用上述橋接器和系統(tǒng)。由于本發(fā)明的橋接器通過IO接口將控制信號和讀取的狀態(tài)信號從交互的數(shù)據(jù)中分離出來，即所述控制信號和讀取的狀態(tài)信號不經(jīng)過所述CPU或邏輯器件。這樣減少了CPU或邏輯器件傳輸數(shù)據(jù)的次數(shù)，提高了傳輸效率和加載速度。
而且，本發(fā)明的橋接器中存在控制信號生成模塊和狀態(tài)信號讀取模塊。由于所述控制信號生成模塊可生成控制信號，以及所述狀態(tài)信號讀取模塊可被JTAG信號驅(qū)動來讀取狀態(tài)信號，所以JTAG TBC無需通過Direct信號線與JTAG Bridge進行交互，從而節(jié)約了JTAG TBC與JTAG Bridge之間接口資源和管腳資源，也避免了干擾問題。
若JTAG Bridge的IO接口數(shù)量足夠，則本發(fā)明可將地址信號和數(shù)據(jù)信號直接通過所述IO接口傳輸，進一步提高傳輸效率。


圖1為現(xiàn)有技術(shù)不采用Direct信號線的系統(tǒng)結(jié)構(gòu)示意圖；圖2為現(xiàn)有技術(shù)采用Direct信號線的系統(tǒng)結(jié)構(gòu)示意圖；圖3為本發(fā)明IO口數(shù)量足夠的橋接器結(jié)構(gòu)示意圖；圖4為本發(fā)明IO口數(shù)量不足的橋接器結(jié)構(gòu)示意圖；圖5為本發(fā)明IO口數(shù)量足夠的系統(tǒng)結(jié)構(gòu)示意圖；圖6為本發(fā)明IO口數(shù)量不足的系統(tǒng)結(jié)構(gòu)示意圖；圖7為本發(fā)明方法步驟流程圖。
具體實施例方式
為了既提高加載速度，又占用較少的資源和提高加載的穩(wěn)定性，本發(fā)明提供一種邊界掃描橋接器(JTAG Bridge)。通過所述JTAG Bridge具有足夠數(shù)量的IO接口和不具有足夠數(shù)量的IO接口，分別以具體結(jié)構(gòu)描述本橋接器。
橋接器實例一橋接器具有足夠數(shù)量的IO接口(即足以滿足閃存的地址線和數(shù)據(jù)線的數(shù)量要求)。
參見圖3所示，所述橋接器包括JTAG總線接口，IO接口，以及與JTAG總線接口和IO接口分別相連的控制信號生成模塊和狀態(tài)信號讀取模塊。
所述JTAG總線接口，其將所述橋接器連接到JTAG總線上。
IO接口，用于與外部閃存交互數(shù)據(jù)。
所述控制信號生成模塊，用于通過所述JTAG總線接口接收JTAG總線發(fā)來的指令，并根據(jù)該指令相應(yīng)生成控制信號后，通過IO接口輸出。
所述狀態(tài)信號讀取模塊，用于通過所述JTAG總線接口接收JTAG總線發(fā)來的指令，并通過IO接口相應(yīng)讀取外部閃存的狀態(tài)信號；以及將讀取的信號通過所述JTAG總線接口上報。由于讀取所述閃存的狀態(tài)信號是為了監(jiān)控加載的進程，所以加入本模塊為優(yōu)選方式。
本例所述橋接器的IO接口數(shù)量足夠，所以可通過IO接口的數(shù)據(jù)線和地址線向所述閃存加載數(shù)據(jù)，而不需要CPU和邏輯器件參與加載。
橋接器實例二橋接器不具有足夠數(shù)量的IO接口(即不足以滿足閃存的地址線和數(shù)據(jù)線的數(shù)量要求)。
參見圖4所示，所述橋接器包括JTAG總線接口，IO接口，以及與JTAG總線接口和IO接口分別相連的控制信號生成模塊和狀態(tài)信號讀取模塊；與JTAG總線接口相連的TAP接口。
所述TAP接口，在IO接口數(shù)量不足時，用于向CPU或外部邏輯器件傳輸JTAG總線發(fā)來的地址信息和數(shù)據(jù)信息，并上報所述CPU或外部邏輯器反饋的相關(guān)信息。
其他接口和模塊的功能與上述橋接器實例一相同。
應(yīng)用上述JTAG Bridge，本發(fā)明提供一種基于邊界掃描的閃存加載系統(tǒng)。對應(yīng)上述橋接器的兩種具體結(jié)構(gòu)，以下通過兩種系統(tǒng)結(jié)構(gòu)具體描述本發(fā)明的系統(tǒng)。
系統(tǒng)實例一所述橋接器具有足夠數(shù)量的IO接口(即足以滿足閃存的地址線和數(shù)據(jù)線的數(shù)量要求)。
參見圖5所示，所述系統(tǒng)包括JTAG總線，與所述JTAG總線相連的JTAGTBC和JTAG Bridge，以及與所述JTAG Bridge相連的待加載的閃存。
所述待加載的閃存包括數(shù)據(jù)讀寫接口、地址讀寫接口、控制信號輸入接口和狀態(tài)信號輸出接口。本例中JTAG Bridge的IO接口數(shù)量足夠，所以所述數(shù)據(jù)讀寫接口、地址讀寫接口、控制信號輸入接口直接與所述JTAG Bridge的IO接口連接。若需要監(jiān)控加載進程，則所述狀態(tài)信號輸出接口也直接與所述JTAG Bridge的IO接口連接。
系統(tǒng)實例二所述橋接器不具有足夠數(shù)量的IO接口(即不足以滿足閃存的地址線和數(shù)據(jù)線的數(shù)量要求)。
參見圖6所示，所述系統(tǒng)包括JTAG總線，與所述JTAG總線相連的JTAGTBC和JTAG Bridge，以及與所述JTAG Bridge相連的待加載的閃存；所述待加載的閃存還通過CPU或邏輯器件與所述JTAG Bridge相連。
所述待加載的閃存包括數(shù)據(jù)讀寫接口、地址讀寫接口、控制信號輸入接口和狀態(tài)信號輸出接口。由于本例中JTAG Bridge的IO接口數(shù)量不足，所以本例還包括CPU或邏輯器件，其與所述待加載的閃存的數(shù)據(jù)讀寫接口和地址讀寫接口連接，并通過TAP接口與所述JTAG Bridge連接，用于通過所述JTAGBridge接收JTAG TBC發(fā)來的指令，并通過所述數(shù)據(jù)讀寫接口和地址讀寫接口讀寫數(shù)據(jù)。所述控制信號輸入接口仍然直接與所述JTAG Bridge的IO接口連接。若需要監(jiān)控加載進程，則所述狀態(tài)信號輸出接口也直接與所述JTAG Bridge的IO接口連接。
應(yīng)用上述JTAG Bridge和系統(tǒng)，本發(fā)明提供了一種基于邊界掃描的閃存加載方法，參見圖7所示，包括下列步驟S1、JTAG Bridge收到控制信號生成指令；S2、JTAG Bridge生成控制信號；S3、JTAG Bridge以該控制信號觸發(fā)待加載閃存；S4、向待加載閃存中加載數(shù)據(jù)。
對應(yīng)上述橋接器和系統(tǒng)的兩種具體結(jié)構(gòu)，以下通過兩個實例具體描述本發(fā)明方法。
方法實例一基于所述橋接器具有足夠數(shù)量的IO接口，完成加載。
S101、JTAG Bridge收到控制信號生成指令。
JTAG TBC通過JTAG總線向JTAG Bridge發(fā)送控制信號生成指令。所述JTAG Bridge通過JTAG總線接口接收所述控制信號生成指令。
S102、JTAG Bridge生成控制信號。
所述JTAG Bridge收到所述控制信號生成指令后，利用其內(nèi)置的控制信號生成模塊生成控制信號。
S103、JTAG Bridge以該控制信號觸發(fā)待加載閃存。
JTAG Bridge通過IO接口將所述控制信號輸出到待加載閃存的控制信號輸入接口，以觸發(fā)所述待加載閃存，使其可被加載。
S104、向待加載閃存中加載數(shù)據(jù)。
觸發(fā)完成后，所述JTAG TBC通過JTAG總線，并借助所述JTAG Bridge的IO接口，按照待加載地址對應(yīng)將待加載數(shù)據(jù)加載到待加載閃存中。
在加載過程中，若需要監(jiān)控加載進程，所述JTAG TBC通過JTAG總線向JTAG Bridge發(fā)送狀態(tài)信號讀取指令。所述JTAG Bridge通過JTAG總線接口接收所述狀態(tài)信號讀取指令。
所述JTAG Bridge利用其內(nèi)置的狀態(tài)信號讀取模塊，通過IO接口讀取待加載閃存通過狀態(tài)信號輸出接口輸出的當前狀態(tài)信息，并將讀取的狀態(tài)信息通過JTAG總線接口和JTAG總線向所述JTAG TBC上報。
JTAG TBC獲取所述狀態(tài)信息后，加以判斷，并據(jù)此決定是否繼續(xù)加載。
方法實例二基于所述橋接器不具有足夠數(shù)量的IO接口，完成加載。
S201、JTAG Bridge收到控制信號生成指令。
JTAG TBC通過JTAG總線，并借用JTAG Bridge的TAP接口，觸發(fā)CPU或邏輯器件中的相應(yīng)管腳，以告知該CPU或邏輯器件準備加載數(shù)據(jù)；同時通過JTAG總線向所述JTAG Bridge發(fā)送控制信號生成指令。所述JTAG Bridge通過JTAG總線接口接收所述控制信號生成指令。
S202、JTAG Bridge生成控制信號。(與方法實例一的步驟S102相同)S203、JTAG Bridge以該控制信號觸發(fā)待加載閃存。(與方法實例一的步驟S103相同)
S204、向待加載閃存中加載數(shù)據(jù)。
觸發(fā)完成后，所述JTAG TBC通過JTAG總線，并借助所述JTAG Bridge的TAP接口，向所述CPU或邏輯器件發(fā)送待加載數(shù)據(jù)和待加載地址。所述CPU或邏輯器件按照待加載地址對應(yīng)將待加載數(shù)據(jù)加載到待加載閃存中。
在加載過程中，若需要監(jiān)控加載進程，所述JTAG TBC通過JTAG總線向JTAG Bridge發(fā)送狀態(tài)信號讀取指令。所述JTAG Bridge通過JTAG總線接口接收所述狀態(tài)信號讀取指令。
所述JTAG Bridge利用其內(nèi)置的狀態(tài)信號讀取模塊，通過IO接口讀取待加載閃存通過狀態(tài)信號輸出接口輸出的當前狀態(tài)信息，并將讀取的狀態(tài)信息通過JTAG總線接口和JTAG總線向所述JTAG TBC上報。
JTAG TBC獲取所述狀態(tài)信息后，加以判斷，并據(jù)此決定是否繼續(xù)加載。
顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。
權(quán)利要求
1.一種邊界掃描橋接器，包括邊界掃描JTAG總線接口，用于連接JTAG總線；至少一IO接口；其特征在于，所述橋接器還包括控制信號生成模塊，用于通過所述JTAG總線接口接收指令，并相應(yīng)生成控制信號后，通過所述IO接口輸出。
2.如權(quán)利要求1所述的橋接器，其特征在于，所述IO接口用于與外部閃存交互數(shù)據(jù)。
3.如權(quán)利要求1或2所述的橋接器，其特征在于，所述橋接器還包括狀態(tài)信號讀取模塊，用于通過所述JTAG總線接口接收指令，并通過所述IO接口讀取外部閃存的狀態(tài)信號；并將讀取的信號上報。
4.如權(quán)利要求1所述的橋接器，其特征在于，所述橋接器還包括TAP接口，其與所述JTAG總線接口相連，用于與CPU或外部邏輯器件交互。
5.如權(quán)利要求1所述的橋接器，其特征在于，所述JTAG總線為滿足IEEE1149.1技術(shù)規(guī)范的總線。
6.一種基于邊界掃描的閃存加載系統(tǒng)，包括JTAG總線；邊界掃描測試總線控制器JTAG TBC，其與所述JTAG總線相連；待加載的閃存；其特征在于，所述系統(tǒng)還包括邊界掃描橋接器JTAG Bridge，其通過IO接口與待加載的閃存相連，并與所述JTAG總線相連。
7.如權(quán)利要求6所述的系統(tǒng)，其特征在于，所述待加載的閃存包括數(shù)據(jù)讀寫接口、地址讀寫接口、控制信號輸入接口和狀態(tài)信號輸出接口。
8.如權(quán)利要求6或7所述的系統(tǒng)，其特征在于，所述JTAG Bridge通過IO接口直接與所述控制信號輸入接口連接。
9.如權(quán)利要求6或7所述的系統(tǒng)，其特征在于，所述JTAG Bridge通過IO接口直接與所述狀態(tài)信號輸出接口連接。
10.如權(quán)利要求6或7所述的系統(tǒng)，其特征在于，所述系統(tǒng)還包括CPU或邏輯器件，用于通過所述JTAG Bridge接收JTAG TBC發(fā)來的指令，并通過所述待加載閃存的數(shù)據(jù)讀寫接口和地址讀寫接口讀寫數(shù)據(jù)。
11.如權(quán)利要求8所述的系統(tǒng)，其特征在于，所述JTAG Bridge通過IO接口直接與所述數(shù)據(jù)讀寫接口和地址讀寫接口連接。
12.如權(quán)利要求11所述的系統(tǒng)，其特征在于，所述JTAG Bridge通過IO接口直接與所述狀態(tài)信號輸出接口連接。
13.如權(quán)利要求6所述的橋接器，其特征在于，所述JTAG總線為滿足IEEE1149.1技術(shù)規(guī)范的總線。
14.一種基于邊界掃描的閃存加載方法，其特征在于，包括下列步驟A、JTAG Bridge收到控制信號生成指令后，生成控制信號；B、以該控制信號向待加載閃存加載數(shù)據(jù)。
15.如權(quán)利要求14所述的系統(tǒng)，其特征在于，所述步驟B中還包括-所述JTAG Bridge收到狀態(tài)信號讀取指令后，讀取所述待加載閃存的狀態(tài)信號；-將讀取的狀態(tài)信號上報。
16.如權(quán)利要求14或15所述的系統(tǒng)，其特征在于，所述JTAG Bridge通過IO接口直接向待加載閃存輸出所述控制信號，以及讀取所述狀態(tài)信號。
17.如權(quán)利要求14或16所述的系統(tǒng)，其特征在于，所述JTAG Bridge通過IO接口直接向待加載閃存加載數(shù)據(jù)。
18.如權(quán)利要求14或17所述的系統(tǒng)，其特征在于，所述JTAG Bridge通過JTAG總線接收所述控制信號生成指令和狀態(tài)信號讀取指令。
全文摘要
本發(fā)明公開了邊界掃描橋接器、加載系統(tǒng)和加載方法，用以解決目前加載速度與加載所占資源和加載穩(wěn)定性無法兼得的問題。本發(fā)明的加載系統(tǒng)，包括邊界掃描總線；邊界掃描測試總線控制器，其與所述邊界掃描總線相連；待加載的閃存；邊界掃描橋接器，其通過內(nèi)置的IO接口與待加載的閃存相連，并與所述JTAG總線相連。
文檔編號G11C16/10GK1845057SQ20051010590
公開日2006年10月11日 申請日期2005年9月30日 優(yōu)先權(quán)日2005年9月30日
發(fā)明者張玉 申請人:華為技術(shù)有限公司