專利名稱：半導(dǎo)體存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有列選擇線和消除故障的冗余電路的半導(dǎo)體存儲(chǔ)器，其中列選擇線被布線為由多個(gè)存儲(chǔ)器模塊公用。
背景技術(shù)：
通常，諸如DRAM之類的半導(dǎo)體存儲(chǔ)器不僅有實(shí)際存儲(chǔ)單元，還有諸如冗余存儲(chǔ)單元之類的冗余電路，以通過對(duì)由于半導(dǎo)體襯底中的晶格缺陷、制造過程期間引入的粒子等等而引起的故障采取消除措施而提高產(chǎn)量。更具體地說，例如，在每個(gè)存儲(chǔ)器模塊中形成有替代字線的冗余字線(行冗余電路)和替代位線的冗余位線(列冗余電路)。
專利文獻(xiàn)1公開了一種技術(shù)，其利用冗余電路提高了具有一對(duì)存儲(chǔ)器模塊的半導(dǎo)體存儲(chǔ)器中的故障消除效率。即，利用一個(gè)存儲(chǔ)器模塊的冗余字線或冗余位線實(shí)現(xiàn)另一個(gè)存儲(chǔ)器模塊中的故障消除。然而，在該技術(shù)中，有必要為每個(gè)存儲(chǔ)器模塊形成列譯碼器。另外，由于使用行模塊地址來選擇實(shí)際位線，所以列譯碼器變得較大，且用于列冗余的熔絲電路變得較大，這導(dǎo)致了芯片尺寸的增大。
專利文獻(xiàn)2和非專利文獻(xiàn)1公開了半導(dǎo)體存儲(chǔ)器的示例，其可以利用一個(gè)存儲(chǔ)器模塊的冗余電路消除另一個(gè)存儲(chǔ)器模塊中的故障，在該半導(dǎo)體存儲(chǔ)器中，形成有多個(gè)列冗余電路以對(duì)應(yīng)于各個(gè)存儲(chǔ)器組并具有由多個(gè)存儲(chǔ)器模塊公用的冗余列選擇線，其中每個(gè)存儲(chǔ)器組有規(guī)定數(shù)目的存儲(chǔ)器模塊。在這種半導(dǎo)體存儲(chǔ)器中，由于公用列譯碼器所以減小芯片尺寸。另外，利用公共的冗余列選擇線，可以在存儲(chǔ)器模塊的基礎(chǔ)上實(shí)現(xiàn)位線故障等的消除。
專利文獻(xiàn)1日本內(nèi)部公開No.2002-512416專利文獻(xiàn)2日本未審查專利申請(qǐng)公開No.2003-16795
非專利文獻(xiàn)1Kiyohiro FURUTANI，Takeshi HAMAMOTO，TakeoMIKI，Masaya NAKANO，Takashi KONO，Shigeru KIKUDA，YasuhiroKONISHI，和Tsutomu YOSHIHARA“Highly Flexible Row and ColumnRedundancy and Cycle Time Adaptive Read Data Path for Double Data RateSynchronous Memories”，IEICE TRANS.ELECTRON.，Vol.E88-C，No.2，2005年2月。
然而，在專利文獻(xiàn)2中，只能在一對(duì)存儲(chǔ)器模塊中實(shí)現(xiàn)對(duì)字線的釋放(relief)(行冗余)。換句話說，字線不能利用任意存儲(chǔ)器模塊的冗余電路來實(shí)現(xiàn)釋放。因此，例如當(dāng)在一個(gè)存儲(chǔ)器模塊中集中地發(fā)生由大的粒子引起的故障時(shí)，可能沒有足夠的冗余電路來消除這些故障。這種情況下，消除效率降低，因而產(chǎn)量下降。
在非專利文獻(xiàn)1中，在一對(duì)存儲(chǔ)器模塊中只在一個(gè)模塊內(nèi)形成冗余字線。在具有冗余字線的存儲(chǔ)器模塊中，位線比不具有冗余字線的存儲(chǔ)器模塊中的位線更長(zhǎng)，每條位線的負(fù)載電容也更大。因此，在具有冗余字線的存儲(chǔ)器模塊中，訪問時(shí)間也比不具有冗余字線的存儲(chǔ)器模塊中的訪問時(shí)間要長(zhǎng)。即，當(dāng)存儲(chǔ)器模塊的結(jié)構(gòu)不同時(shí)訪問操作期間的電特性變差。
在傳統(tǒng)的半導(dǎo)體存儲(chǔ)器中，形成有多個(gè)列冗余電路以對(duì)應(yīng)于各個(gè)存儲(chǔ)器組并具有由多個(gè)存儲(chǔ)器模塊公用的冗余列選擇線，其中每個(gè)存儲(chǔ)器組有規(guī)定數(shù)目的存儲(chǔ)器模塊，然而一直不存在以下這樣的半導(dǎo)體存儲(chǔ)器其存儲(chǔ)器模塊具有相同結(jié)構(gòu)，并且可以利用任意存儲(chǔ)器模塊的冗余電路來消除發(fā)生在某一存儲(chǔ)器模塊中的故障。換句話說，為了同時(shí)解決上述問題，有必要提供一種特殊的用于選擇冗余列選擇線(列冗余電路)的列冗余選擇電路。然而，目前還沒有提出這樣的列冗余選擇電路。

發(fā)明內(nèi)容
本發(fā)明的目的是在不惡化訪問操作期間的電特性的情況下提高故障消除效率。
根據(jù)本發(fā)明的第一方面，每個(gè)存儲(chǔ)器模塊包括實(shí)際單元陣列、行冗余單元陣列和列冗余單元陣列。實(shí)際單元陣列具有多個(gè)以矩陣形式排列的實(shí)際存儲(chǔ)單元。行冗余單元陣列具有多個(gè)沿行方向排列的行冗余存儲(chǔ)單元和連接到行冗余存儲(chǔ)單元的冗余字線。列冗余單元陣列具有多個(gè)沿列方向排列的列冗余存儲(chǔ)單元和連接到列冗余存儲(chǔ)單元的冗余位線。通過在每個(gè)存儲(chǔ)器模塊中形成冗余字線和冗余位線，可以用這種方式使所有存儲(chǔ)器模塊都具有相同結(jié)構(gòu)。因此，所有存儲(chǔ)器模塊在訪問操作期間可以展現(xiàn)相同的電特性。
多個(gè)冗余列開關(guān)將冗余位線連接到數(shù)據(jù)總線。冗余列選擇線連接到冗余列開關(guān)以操作冗余列開關(guān)，其被布線為由多個(gè)存儲(chǔ)器模塊公用。形成多個(gè)行冗余電路以便對(duì)應(yīng)于各條冗余字線。每個(gè)行冗余電路接收外部行地址信號(hào)，并且當(dāng)所接收的外部行地址信號(hào)與預(yù)先編程的發(fā)生故障或有缺陷的行地址一致時(shí)，激活選擇相應(yīng)冗余字線的行命中信號(hào)。
形成多個(gè)列冗余電路使得其對(duì)應(yīng)于各個(gè)存儲(chǔ)器組，每個(gè)存儲(chǔ)器組包含規(guī)定數(shù)目的存儲(chǔ)器模塊。每個(gè)列冗余電路當(dāng)響應(yīng)于相應(yīng)使能信號(hào)而被激活時(shí)運(yùn)行，接收外部列地址信號(hào)，并且當(dāng)所接收的外部列地址信號(hào)與預(yù)先編程的發(fā)生故障或有缺陷的列地址一致時(shí)，激活選擇冗余列選擇線的列命中信號(hào)。
當(dāng)所有的行命中信號(hào)被去激活(deactivate)，即當(dāng)不使用冗余字線時(shí)，列冗余選擇電路激活與模塊地址信號(hào)所指示的存儲(chǔ)器組之一的列冗余電路相對(duì)應(yīng)的使能信號(hào)。此時(shí)，對(duì)應(yīng)于模塊地址信號(hào)的列冗余電路變得有效。當(dāng)行命中信號(hào)中的一個(gè)被激活，即當(dāng)使用冗余字線時(shí)，列冗余選擇電路激活使能信號(hào)，該使能信號(hào)激活了與所激活的行命中信號(hào)相對(duì)應(yīng)的存儲(chǔ)器組之一的列冗余電路。因此，任意存儲(chǔ)器組中的列冗余電路可以根據(jù)行命中信號(hào)而變得有效。換句話說，可以同時(shí)使用冗余字線和冗余位線，從而提高故障消除效率。另外，當(dāng)在某一存儲(chǔ)器模塊中集中發(fā)生故障時(shí)，通過利用包括發(fā)生故障的存儲(chǔ)器模塊在內(nèi)的多個(gè)存儲(chǔ)器模塊的冗余字線而實(shí)現(xiàn)這些故障的消除，這可以提高故障消除效率。結(jié)果，可以在不惡化訪問操作期間的電特性的情況下提升故障消除效率。
在本發(fā)明第一方面的優(yōu)選實(shí)施例中，列冗余選擇電路包括多個(gè)地址譯碼器，其被形成以便對(duì)應(yīng)于各個(gè)存儲(chǔ)器組并輸出各個(gè)使能信號(hào)。每個(gè)地址譯碼器包括譯碼器部分和復(fù)位部分。譯碼器部分響應(yīng)于模塊地址信號(hào)和相應(yīng)的行命中信號(hào)中任意一個(gè)的激活而激活使能信號(hào)。復(fù)位部分響應(yīng)于非對(duì)應(yīng)的行命中信號(hào)的激活，將譯碼器部分的使能信號(hào)的輸出節(jié)點(diǎn)固定在去激活電平。根據(jù)本發(fā)明，可以用譯碼器部分和復(fù)位部分容易地形成列冗余選擇電路。
本發(fā)明的第二方面不同于上述第一方面之處在于行冗余電路和列冗余選擇電路。形成多個(gè)行冗余電路以便對(duì)應(yīng)于各條冗余字線。每個(gè)行冗余電路接收外部行地址信號(hào)，并且當(dāng)所接收的外部行地址信號(hào)與預(yù)先編程的發(fā)生故障或有缺陷的行地址一致時(shí)，激活選擇相應(yīng)冗余字線的行命中信號(hào)，并激活禁止選擇實(shí)際字線的全局行命中信號(hào)。全局行命中信號(hào)被發(fā)送到布線為由存儲(chǔ)器模塊公用的全局行命中信號(hào)線。
列冗余選擇電路接收全局行命中信號(hào)、附近行命中信號(hào)和選擇存儲(chǔ)器組之一的模塊地址信號(hào)，其中附近行命中信號(hào)是來自與位于相對(duì)較近處的存儲(chǔ)器組之一相對(duì)應(yīng)的行冗余電路的行命中信號(hào)。當(dāng)全局行命中信號(hào)和附近行命中信號(hào)被去激活時(shí)，列冗余選擇電路激活與模塊地址信號(hào)所指示的存儲(chǔ)器組之一的列冗余電路相對(duì)應(yīng)的使能信號(hào)。當(dāng)附近行命中信號(hào)被激活時(shí)，列冗余選擇電路激活使能信號(hào)，其激活了與附近行命中信號(hào)相對(duì)應(yīng)的存儲(chǔ)器組之一的列冗余電路。另外，當(dāng)附近行命中信號(hào)被去激活而全局行命中信號(hào)被激活時(shí)，列冗余選擇電路激活使能信號(hào)，其激活了不與附近行命中信號(hào)相對(duì)應(yīng)的存儲(chǔ)器組之一的列冗余電路。在第二方面中，如同第一方面中一樣，可以在不惡化訪問操作期間的電特性的情況下提升故障消除效率。另外，通過利用全局行命中信號(hào)，而不是來自與位于相對(duì)較遠(yuǎn)處的存儲(chǔ)器組相對(duì)應(yīng)的行冗余電路的行命中信號(hào)，可以減少發(fā)送行命中信號(hào)到列冗余選擇電路的信號(hào)線(互連)的數(shù)目。結(jié)果，可以減小半導(dǎo)體存儲(chǔ)器的芯片尺寸。
在本發(fā)明第二方面的優(yōu)選實(shí)施例中，列冗余選擇電路包括一對(duì)地址譯碼器，其被形成以便對(duì)應(yīng)于各個(gè)存儲(chǔ)器組并輸出各個(gè)使能信號(hào)。與位于相對(duì)較近處的存儲(chǔ)器組之一相對(duì)應(yīng)的地址譯碼器包括譯碼器部分和復(fù)位部分，其中譯碼器部分響應(yīng)于模塊地址信號(hào)和附近行命中信號(hào)中任意一個(gè)的激活而激活相應(yīng)的使能信號(hào)，復(fù)位部分響應(yīng)于附近行命中信號(hào)的去激活和全局行命中信號(hào)的激活，將相應(yīng)使能信號(hào)的輸出節(jié)點(diǎn)固定在去激活電平。
與存儲(chǔ)器組中位于較遠(yuǎn)處的另外一個(gè)相對(duì)應(yīng)的地址譯碼器包括譯碼器部分和復(fù)位部分，其中譯碼器部分響應(yīng)于模塊地址信號(hào)以及附近行命中信號(hào)的去激活和全局行命中信號(hào)的激活中的任意一個(gè)而激活相應(yīng)的使能信號(hào)，復(fù)位部分響應(yīng)于附近行命中信號(hào)的激活，將相應(yīng)使能信號(hào)的輸出節(jié)點(diǎn)固定在去激活電平。利用該措施，可以利用如上所述的簡(jiǎn)單譯碼器部分和復(fù)位部分形成列冗余選擇電路，在利用全局行命中信號(hào)選擇列冗余電路的情況下也是如此。


從下面結(jié)合附圖的詳細(xì)描述中，本發(fā)明的本質(zhì)、原理和用途將變得更加清楚，附圖中相近部分以相同的標(biāo)號(hào)指代，在附圖中圖1的框圖示出了根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體存儲(chǔ)器；圖2的框圖示出了圖1中所示的存儲(chǔ)器核的細(xì)節(jié)；圖3的布圖概括地刻畫了圖2的存儲(chǔ)器核；圖4的電路圖示出了圖2中所示的列冗余選擇電路的細(xì)節(jié)；圖5的解釋性表示出了圖2中所示的列冗余選擇電路如何操作；圖6的框圖示出了根據(jù)本發(fā)明第二實(shí)施例的存儲(chǔ)器核的細(xì)節(jié)；圖7的電路圖示出了圖6中所示的列冗余選擇電路的細(xì)節(jié)；圖8的解釋性表示出了圖7中的列冗余選擇電路如何操作；圖9的框圖示出了根據(jù)本發(fā)明第三實(shí)施例的存儲(chǔ)器核的細(xì)節(jié)；圖10的電路圖示出了圖9中所示的列冗余選擇電路的細(xì)節(jié)；以及圖11的解釋性表示出了圖10中的列冗余選擇電路如何操作。
具體實(shí)施例方式
下面參考附圖描述本發(fā)明的實(shí)施例。圖中的雙圓圈代表外部終端。在附圖中，由粗線表示的每條信號(hào)線包含多條線。粗線連接到的模塊的一部分包括多個(gè)電路。用于發(fā)送信號(hào)的每條信號(hào)線由與信號(hào)名相同的符號(hào)表示。前頭加上標(biāo)記“/”的信號(hào)為負(fù)邏輯信號(hào)。尾部有符號(hào)“Z”的信號(hào)為正邏輯信號(hào)。
圖1示出了根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體存儲(chǔ)器。該半導(dǎo)體存儲(chǔ)器是基于CMOS技術(shù)的FCRAM(快速周期RAM)，并具有DRAM存儲(chǔ)單元(動(dòng)態(tài)存儲(chǔ)單元)和SRAM接口。作為偽SRAM的一種的FCRAM在不接收外部的刷新命令的情況下定期地在芯片內(nèi)部執(zhí)行刷新操作，并保存已被寫入到存儲(chǔ)單元中的數(shù)據(jù)。該FCRAM被用作結(jié)合在移動(dòng)電話中的工作存儲(chǔ)器。本發(fā)明既可適用于時(shí)鐘同步FCRAM，也可適用于非時(shí)鐘同步FCRAM。
FCRAM配備有命令輸入電路10、命令譯碼器12、操作控制電路14、行冗余電路RFBOX(RFBOX0-3)、列冗余電路CFBOX(CFBOX0-1)、列冗余選擇電路16、地址輸入電路18、預(yù)譯碼器20和22、數(shù)據(jù)輸入/輸出電路24和存儲(chǔ)器核26。除了圖1所示的電路外，F(xiàn)CRAM還例如配備有用于生成字線等的高電壓電平的調(diào)壓器。
命令輸入電路10接收經(jīng)由命令終端CMD提供的命令信號(hào)CMD(外部訪問請(qǐng)求信號(hào))，并輸出所接收的信號(hào)作為內(nèi)部命令信號(hào)ICMD。例如，命令信號(hào)CMD包括芯片使能信號(hào)/CE、輸出使能信號(hào)/OE、寫使能信號(hào)/WE、高字節(jié)信號(hào)/UB和低字節(jié)信號(hào)/LB。
命令譯碼器12對(duì)內(nèi)部命令信號(hào)ICMD進(jìn)行譯碼，并輸出用于執(zhí)行讀操作的讀信號(hào)RDZ或用于執(zhí)行寫操作的寫信號(hào)WRZ。
當(dāng)接收到讀信號(hào)RDZ或?qū)懶盘?hào)WRZ時(shí)，操作控制電路14輸出傳感放大器激活信號(hào)LEZ、位線復(fù)位信號(hào)BRS、字線定時(shí)信號(hào)WLZ和位線傳輸信號(hào)BLTZ，以使得存儲(chǔ)器核26執(zhí)行讀操作或?qū)懖僮?。操作控制電?4配備有刷新定時(shí)器、刷新計(jì)數(shù)器和仲裁器，仲裁器確定外部訪問請(qǐng)求和來自刷新定時(shí)器的內(nèi)部刷新請(qǐng)求的優(yōu)先級(jí)順序。
行冗余電路RFBOX0-3操作來使用冗余字線RWL，而不是字線WL。每個(gè)行冗余電路RFBOX0-3配備有熔絲電路28和比較器30，熔絲電路28具有用于對(duì)故障行地址編程的熔絲。熔絲電路28輸出編程后的行地址，作為冗余行地址信號(hào)RRA。如果在行地址信號(hào)RAD和冗余行地址信號(hào)RRA之間發(fā)現(xiàn)一致，則比較器30激活行命中信號(hào)/RHIT(/RHIT0-3)以選擇相應(yīng)的冗余字線RWL，并激活全局行命中信號(hào)/GRHIT以禁止實(shí)際字線的激活。為各條冗余字線RWL形成有行冗余電路RFBOX0-3。為了簡(jiǎn)化描述，本實(shí)施例針對(duì)形成有四個(gè)行冗余電路RFBOX0-3的情形。然而實(shí)際上，對(duì)于圖2中所示的每個(gè)行模塊RBLK 0-3(后面描述)形成有兩個(gè)或四個(gè)行冗余電路。
列冗余電路CFBOX0-1操作來使用冗余位線對(duì)RBL和/RBL，而不是位線對(duì)BL和/BL。每個(gè)列冗余電路CFBOX0-1配備有熔絲電路32和比較器34，熔絲電路32具有用于對(duì)故障列地址編程的熔絲。熔絲電路32輸出編程后的列地址，作為冗余列地址信號(hào)RCA。在使能信號(hào)COM0ENZ和COM1ENZ中的相應(yīng)一個(gè)被激活的同時(shí)，比較器34開始操作。如果在列地址信號(hào)CAD和冗余列地址信號(hào)RCA之間發(fā)現(xiàn)一致，則比較器34激活列命中信號(hào)/CHIT(/CHIT0-1)和全局列命中信號(hào)/GCHIT。為各個(gè)冗余位線對(duì)RBL和/RBL形成有列冗余電路CFBOX0-1。為了簡(jiǎn)化描述，本實(shí)施例針對(duì)形成有兩個(gè)列冗余電路CFBOX0-1的情形。然而實(shí)際上，對(duì)于圖2中所示的每個(gè)存儲(chǔ)器組MG0-1(后面描述)形成有兩個(gè)或四個(gè)列冗余電路。
列冗余選擇電路16根據(jù)行地址信號(hào)RAD22(模塊地址信號(hào))和行命中信號(hào)/RHIT01和/RHIT23輸出使能信號(hào)COM0ENZ和COM1ENZ(見圖2)。列冗余選擇電路16的細(xì)節(jié)將在下面參考圖4描述。
地址輸入電路18經(jīng)由地址終端AD接收地址信號(hào)AD(AD0-22)，并輸出所接收的信號(hào)，作為外部行地址信號(hào)RAD(RAD9-22)和外部列地址信號(hào)CAD(CAD0-8)。本圖中的FCRAM是地址非復(fù)用型存儲(chǔ)器，其同時(shí)接收行地址信號(hào)RAD和列地址信號(hào)CAD。預(yù)譯碼器20對(duì)行地址信號(hào)RAD進(jìn)行譯碼并生成行譯碼信號(hào)RAZ。預(yù)譯碼器22對(duì)列地址信號(hào)CAD進(jìn)行譯碼并生成列譯碼信號(hào)CAZ。
數(shù)據(jù)輸入/輸出電路24經(jīng)由公共數(shù)據(jù)總線CDB從存儲(chǔ)單元MC接收讀數(shù)據(jù)，并將所接收的數(shù)據(jù)輸出到數(shù)據(jù)終端DQ。另外，數(shù)據(jù)輸入/輸出電路24經(jīng)由數(shù)據(jù)終端DQ接收寫數(shù)據(jù)，并將所接收的數(shù)據(jù)輸出到公共數(shù)據(jù)總線CDB。
存儲(chǔ)器核26配備有單元陣列ARY、傳感放大器部分SA、預(yù)充電部分PRE、行譯碼器部分RDEC、列開關(guān)部分CSW、列譯碼器部分CDEC、讀放大器部分RA和寫放大器部分WA。單元陣列ARY有多個(gè)易失性動(dòng)態(tài)存儲(chǔ)單元MC以及連接到動(dòng)態(tài)存儲(chǔ)單元MC的多條字線WL和多個(gè)位線對(duì)BL和/BL。
每個(gè)存儲(chǔ)單元MC與通用DRAM的每個(gè)存儲(chǔ)單元相同，其具有用于以電荷形式保存數(shù)據(jù)的電容器和放置在電容器和位線BL(或/BL)之間的傳輸晶體管。傳輸晶體管的柵極連接到字線WL。通過選擇字線WL執(zhí)行讀操作、寫操作和刷新操作中的一種。在執(zhí)行了讀操作、寫操作和刷新操作中的一種之后，單元陣列ARY與位線復(fù)位信號(hào)BRS被激活到高邏輯電平同步地執(zhí)行預(yù)充電操作，以將位線BL和/BL預(yù)充電到規(guī)定電壓。
傳感放大器部分SA有多個(gè)傳感放大器。每個(gè)傳感放大器與傳感放大器激活信號(hào)LEZ的激活同步地進(jìn)行操作，并放大位線BL或/BL上的數(shù)據(jù)量。已被每個(gè)傳感放大器放大的數(shù)據(jù)在讀操作中經(jīng)由列開關(guān)被發(fā)送到全局?jǐn)?shù)據(jù)總線GDB，而在寫操作中經(jīng)由位線BL或/BL被寫入到存儲(chǔ)單元MC。
預(yù)充電部分PRE有多個(gè)連接到各條位線BL和/BL的預(yù)充電電路。每個(gè)預(yù)充電電路與位線復(fù)位信號(hào)BRS的激活(到高邏輯電平)同步地進(jìn)行操作，并將位線BL和/BL連接到預(yù)充電電壓線。
當(dāng)接收到具有高邏輯電平的字線激活信號(hào)WLZ時(shí)，行譯碼器部分RDEC根據(jù)行譯碼信號(hào)RAZ選擇字線WL中的一條，并將所選擇的字線WL的電壓改變?yōu)楦唠娖健．?dāng)接收到激活的全局行命中信號(hào)/GRHIT時(shí)，行譯碼器部分RDEC禁止選擇字線WL，并選擇對(duì)應(yīng)于行命中信號(hào)/RHIT的冗余字線RWL。
列開關(guān)部分CSW有多個(gè)列開關(guān)，每個(gè)開關(guān)用來將位線BL和/BL連接到局部數(shù)據(jù)總線LDB(見圖3)。在列選擇信號(hào)CL(RCL，下面描述)被激活的同時(shí)，每個(gè)列開關(guān)將關(guān)聯(lián)的位線BL和/BL(RBL和/RBL)連接到關(guān)聯(lián)的局部數(shù)據(jù)總線LDB。列譯碼器部分CDEC根據(jù)列譯碼信號(hào)CAZ輸出列選擇信號(hào)CL(RCL)，以接通列開關(guān)。
讀放大器部分RA有多個(gè)讀放大器。每個(gè)讀放大器放大關(guān)聯(lián)的數(shù)據(jù)總線DB上的讀數(shù)據(jù)的信號(hào)量，并將所產(chǎn)生的數(shù)據(jù)輸出到公共數(shù)據(jù)總線CDB。寫放大器部分WA有多個(gè)寫放大器。每個(gè)寫放大器放大公共數(shù)據(jù)總線上的寫數(shù)據(jù)的信號(hào)量，并將所產(chǎn)生的數(shù)據(jù)輸出到關(guān)聯(lián)的數(shù)據(jù)總線DB。
圖2示出了圖1所示的存儲(chǔ)器核26的細(xì)節(jié)。存儲(chǔ)器核26配備有四個(gè)實(shí)際單元陣列REAL0-3，每個(gè)實(shí)際單元陣列REAL0-3有以矩陣形式排列的多個(gè)存儲(chǔ)單元(實(shí)際存儲(chǔ)單元)和與各個(gè)實(shí)際存儲(chǔ)單元陣列REAL0-3相鄰的行冗余單元陣列ROM0-3，每個(gè)行冗余單元陣列ROM0-3有沿行方向(在圖2中是垂直方向)排列的多個(gè)行冗余存儲(chǔ)單元。實(shí)際單元陣列REAL0和行冗余單元陣列ROM0構(gòu)成了行模塊RBLK0。同樣地，實(shí)際單元陣列REAL1-3和行冗余單元陣列ROM1-3分別構(gòu)成了行模塊RBLK1-3。當(dāng)不使用行冗余單元陣列ROM0-3時(shí)，根據(jù)2比特的行地址信號(hào)RAD22-21來在行模塊RBLK0-3之間選擇。
每個(gè)行冗余單元陣列ROM0-3有多個(gè)(例如兩個(gè)或四個(gè))連接到行冗余存儲(chǔ)單元的冗余字線RWL。然而在本實(shí)施例中，為了簡(jiǎn)化描述，假定在每個(gè)行冗余單元陣列ROM0-3中形成有單條冗余字線RWL。
如圖2所示，每個(gè)列冗余單元陣列COM0和COM1有多個(gè)沿列方向(在圖2中是水平方向)排列的列冗余單元陣列，列冗余單元陣列COM0和COM1分別形成在實(shí)際單元陣列REAL0-1和REAL2-3上。即，列冗余單元陣列COM0和COM1的形成方式使得分別對(duì)于行模塊RBLK0-1和RBLK2-3來說是公共的。列冗余存儲(chǔ)單元連接到沿列方向布線的冗余位線。
列冗余單元陣列COM0-1有多條(例如兩條或四條)由列冗余單元陣列COM0-1公用的冗余列選擇線RCL。然而在本實(shí)施例中，為了簡(jiǎn)化描述，假定在列冗余單元陣列COM0-1中只形成有單條公共冗余列選擇線RCL0。冗余列選擇線RCL0被布線為由列冗余單元陣列COM0-1公用，這樣就有可能使用單條冗余列選擇線RCL0來獨(dú)立地釋放行模塊RBLK0-1的位線對(duì)BL和/BL(列冗余)以及行模塊RBLK2-3的位線對(duì)BL和/BL。
實(shí)際單元陣列REAL0、行冗余單元陣列ROM0和列冗余單元陣列COM0的一部分構(gòu)成了行模塊RBLK0(存儲(chǔ)器模塊)。同樣地，實(shí)際單元陣列REAL1-3、行冗余單元陣列ROM1-3和列冗余單元陣列COM0-1的一部分分別構(gòu)成了行模塊RBLK1-3(存儲(chǔ)器模塊)。由于在每一個(gè)行模塊RBLK0、1、2或3中都形成有行冗余單元陣列ROM(冗余字線)和列冗余單元陣列COM(冗余位線)，所以行模塊RBLK0-3可以給定相同的結(jié)構(gòu)。由于所有的行模塊RBLK0-3的位線和冗余位線的長(zhǎng)度可以相等，所以所有的位線和冗余位線可以給定相同的負(fù)載電容。結(jié)果，對(duì)于所有的行模塊RBLK0-3來說，諸如讀操作時(shí)和寫操作時(shí)之類的訪問操作期間的電特性可以相同。
兩個(gè)鄰接的行模塊RBLK0-1和RBLK2-3的集合構(gòu)成了兩個(gè)存儲(chǔ)器組MG0-1。劃分存儲(chǔ)器組MG0-1使得其對(duì)應(yīng)于各個(gè)列冗余單元陣列COM0-1。根據(jù)行地址信號(hào)RAD22(模塊地址信號(hào))的邏輯電平進(jìn)行存儲(chǔ)器組MG0-1之間的選擇。
行冗余電路RFBOX0-3輸出各個(gè)行命中信號(hào)/RHIT0-3和全局行命中信號(hào)/GRHIT。行命中信號(hào)/RHIT01通過對(duì)行命中信號(hào)/RHIT0-1的邏輯值進(jìn)行OR(負(fù)邏輯)操作來生成。同樣地，行命中信號(hào)/RHIT23通過對(duì)從行冗余電路RFBOX2-3輸出的行命中信號(hào)/RHIT2-3的邏輯值進(jìn)行OR(負(fù)邏輯)操作來生成。全局行命中信號(hào)/GRHIT由行模塊RBLK0-3公用的全局行命中信號(hào)線/GRHIT發(fā)送。全局行命中信號(hào)線/GRHIT的布線平行于行譯碼器RDEC。
在本實(shí)施例中，由于在各個(gè)行模塊RBLK0-3中都形成有行冗余單元陣列ROM0-3，所以可以利用行模塊RBLK0-3中任意一個(gè)的行冗余單元陣列ROM0、1、2或3來實(shí)現(xiàn)在實(shí)際單元陣列REAL0-3之一中發(fā)生的故障的消除。例如，在已使用行冗余單元陣列ROM0-1的情況下，可以利用行模塊RBLK2的行冗余單元陣列ROM2(冗余字線RWL2)來消除實(shí)際單元陣列REAL0(實(shí)際字線WL5)中發(fā)生的故障“A”。利用行冗余單元陣列ROM0-3中的任意一個(gè)來釋放字線WL可以提高故障消除效率。具體地說，當(dāng)在某一行模塊RBLK中以集中方式發(fā)生故障時(shí)，通過利用包括發(fā)生故障的行模塊RBLK的多個(gè)行模塊RBLK的冗余字線而實(shí)現(xiàn)這些故障的消除，這可以極大地提高消除效率。
當(dāng)在連接到冗余字線RWL2的多個(gè)行冗余單元中，對(duì)應(yīng)于列選擇線CL8的行冗余存儲(chǔ)單元中存在故障“B”時(shí)，可以利用列冗余單元陣列COM1的冗余位線，例如利用冗余列選擇線RCL0來實(shí)現(xiàn)故障“B”的消除。這種情況下，當(dāng)接收到訪問字線WL5的外部地址信號(hào)AD(RAD和CAD)時(shí)，根據(jù)本實(shí)施例的FCRAM可以利用列冗余選擇電路16的操作正確地訪問列冗余電路COM1，而不是列冗余電路COM0。這使得可以同時(shí)使用冗余字線和冗余位線，從而進(jìn)一步提高故障消除效率。
圖3概述了圖2的存儲(chǔ)器核26的布圖。例如，每個(gè)行模塊RBLK0-3有64條字線WL(WL0-WL63)和一條冗余字線RWL(RWL0、1、2或3)。每個(gè)在字線WL或RWL和位線BL、/BL、RBL或/RBL的交叉處的白圓圈指示存儲(chǔ)單元MC(實(shí)際存儲(chǔ)單元、行冗余存儲(chǔ)單元或列冗余存儲(chǔ)單元)。傳感放大器部分SA、列開關(guān)部分CSW、預(yù)充電部分PRE和位線傳輸開關(guān)(未示出)形成在位于行模塊RBLK0-3旁邊或之間的邊界區(qū)域BA中。插入在兩個(gè)行模塊RBLK之間的邊界區(qū)域BA由這兩個(gè)行模塊RBLK所使用。為了將位線對(duì)BL和/BL(RBL和/RBL)連接到邊界區(qū)域BA中的電路，位線傳輸開關(guān)(未示出)形成在每個(gè)邊界區(qū)域BA的兩側(cè)上(即，與行模塊RBLK相鄰)。
局部數(shù)據(jù)總線LDB0、2和/LDB0、2(或LDB 1、3和/LDB1、3)布線在每個(gè)邊界區(qū)域BA中。局部數(shù)據(jù)總線LDB0-3經(jīng)由圖3中的黑圓圈所指示的列開關(guān)(冗余列開關(guān))連接到位線對(duì)BL和/BL(RBL和/RBL)。
例如，當(dāng)選擇行模塊RBLK0的字線WL1并且執(zhí)行讀操作時(shí)，由于相應(yīng)的位線傳輸開關(guān)的接通，只有行模塊RBLK0的位線對(duì)BL和/BL(RBL和/RBL)繼續(xù)連接到邊界區(qū)域BA中的傳感放大器SA。由于相應(yīng)的位線傳輸開關(guān)的斷開，其他行模塊RBLK1-3的位線對(duì)BL和/BL(RBL和/RBL)斷開與傳感放大器SA的連接。
已讀出到偶數(shù)號(hào)的位線對(duì)BL和/BL(RBL和/RBL)的數(shù)據(jù)被形成在位于行模塊RBLK0的左側(cè)的邊界區(qū)域BA中的傳感放大器SA放大。已讀出到奇數(shù)號(hào)的位線對(duì)BL和/BL(RBL和/RBL)的數(shù)據(jù)被形成在位于行模塊RBLK0的右側(cè)的邊界區(qū)域BA中的傳感放大器SA放大。
列選擇線CL(CL0、CL1...)和冗余列選擇線RCL0中的一條被激活到高邏輯電平。例如，如果列選擇線CL0被激活，則只有連接到位線對(duì)BL0-3和/BL0-3的列開關(guān)被接通，并且已被傳感放大器SA放大的數(shù)據(jù)經(jīng)由這些列開關(guān)被發(fā)送到局部數(shù)據(jù)總線LDB0-3和/LDB0-3。此時(shí)，與行模塊RBLK0無關(guān)的列開關(guān)也被接通。然而，由于連接到這些列開關(guān)的位線對(duì)BL和/BL(RBL和/RBL)以及局部數(shù)據(jù)總線LDB0-3和/LDB0-3的電壓被設(shè)為預(yù)充電電壓，所以接通這些列開關(guān)不影響讀操作。同樣地，如果冗余列選擇線RCL0被激活，則只有連接到冗余位線對(duì)RBL0-3和/RBL0-3的列開關(guān)被接通，并且已被傳感放大器SA放大的數(shù)據(jù)經(jīng)由這些列開關(guān)被發(fā)送到局部數(shù)據(jù)總線LDB0-3和/LDB0-3。
另外，總線開關(guān)(圖3中的方框所指示)被接通，總線開關(guān)將全局?jǐn)?shù)據(jù)總線GDB0-3和/GDB0-3連接到對(duì)應(yīng)于行模塊RBLK0的局部數(shù)據(jù)總線LDB0-3和/LDB0-3。已從行模塊RBLK0讀取的數(shù)據(jù)經(jīng)由全局?jǐn)?shù)據(jù)總線GDB0-3和/GDB0-3被發(fā)送到讀放大器部分RA(見圖1)。在實(shí)際FCRAM中，形成有與圖3的電路模塊相同的四個(gè)電路模塊，16比特?cái)?shù)據(jù)由這四個(gè)電路模塊輸入和輸出。
圖4示出了圖2中所示的列冗余選擇電路16的細(xì)節(jié)。列冗余選擇電路16配備有輸出各個(gè)使能信號(hào)COM0ENZ和COM1ENZ的地址譯碼器36和38。地址譯碼器36和38是相同的電路。地址譯碼器36和38中的每一個(gè)配備有2輸入NOR(或非)門36a或38a、將NOR門36a或38a的輸出連接到內(nèi)部電源電壓線VII的pMOS晶體管P36或P38，以及用于去激活NOR門36a或38a的nMOS晶體管N36或N38。NOR門36a或38a操作為譯碼器部分，用于響應(yīng)于行地址信號(hào)RAD22或相應(yīng)行命中信號(hào)/RHIT01或/RHIT23的激活，激活使能信號(hào)COM0ENZ和COM1ENZ。
NOR門36a接收行地址信號(hào)RAD22的反轉(zhuǎn)信號(hào)和行命中信號(hào)/RHIT01的反轉(zhuǎn)信號(hào)。NOR門38a接收行地址信號(hào)RAD22和行命中信號(hào)/RHIT23的反轉(zhuǎn)信號(hào)。地址譯碼器36的pMOS晶體管P36和nMOS晶體管N36的柵極接收行命中信號(hào)/RHIT23，地址譯碼器38的pMOS晶體管P38和nMOS晶體管N38的柵極接收行命中信號(hào)/RHIT01。地址譯碼器36和38中每一個(gè)的pMOS晶體管P36或P38和nMOS晶體管N36或N38操作為復(fù)位部分，用于響應(yīng)于非對(duì)應(yīng)的行命中信號(hào)/RHIT23或/RHIT01的激活，將使能信號(hào)COM0ENZ或COM1ENZ的輸出節(jié)點(diǎn)(即，NOR門36a或38a的輸出)固定在去激活電平。
列冗余選擇電路16可以利用邏輯電路、pMOS晶體管和nMOS晶體管容易地形成。由于列冗余選擇電路16可以用簡(jiǎn)單邏輯構(gòu)造，所以可以簡(jiǎn)化電路設(shè)計(jì)。
圖5示出了圖4的列冗余選擇電路16如何操作。當(dāng)行命中信號(hào)/RHIT01和/RHIT23為高邏輯電平(H)，即當(dāng)不使用行冗余單元陣列ROM0-3時(shí)，列冗余選擇電路16根據(jù)行地址信號(hào)RAD22將使能信號(hào)COM0ENZ或COM1ENZ中的一個(gè)激活到高邏輯電平。當(dāng)行命中信號(hào)/RHIT01為低邏輯電平(L)，即當(dāng)使用行冗余單元陣列ROM0-1中的至少一個(gè)時(shí)，列冗余選擇電路16將使能信號(hào)COM0ENZ和COM1ENZ分別設(shè)為高邏輯電平和低邏輯電平。當(dāng)行命中信號(hào)/RHIT23為低邏輯電平，即當(dāng)使用行冗余單元陣列ROM2-3中的至少一個(gè)時(shí)，列冗余選擇電路16將使能信號(hào)COM0ENZ和COM1ENZ分別設(shè)為低邏輯電平和高邏輯電平。
將多個(gè)行命中信號(hào)/RHIT01和/RHIT23提供給列冗余選擇電路16并使其執(zhí)行包括這些行命中信號(hào)/RHIT01和/RHIT23和行地址信號(hào)RAD22在內(nèi)的邏輯操作的過程使得對(duì)于故障消除來說，不僅可以使用相鄰行模塊RBLK的行冗余電路，還可以使用任意行模塊RBLK的行冗余電路。另外，如上所述，列冗余選擇電路16使得可以同時(shí)使用冗余字線和冗余位線，從而提高了故障消除效率。
如上所述，根據(jù)第一實(shí)施例，可以根據(jù)行命中信號(hào)/RHIT01和/RHIT23使得使用了其冗余字線的存儲(chǔ)器組MG0或MG1的列冗余電路CFBOX0或CFBOX1成為有效，從而可以提高故障消除效率。具體地說，當(dāng)在某一存儲(chǔ)器模塊中以集中方式發(fā)生故障時(shí)，可以通過利用包括發(fā)生故障的存儲(chǔ)器模塊在內(nèi)的多個(gè)存儲(chǔ)器模塊的冗余字線實(shí)現(xiàn)故障消除，從而提高故障消除效率。結(jié)果，在不惡化訪問操作期間的電特性的情況下，可以使故障消除效率變得更高。
圖6示出了根據(jù)本發(fā)明第二實(shí)施例的存儲(chǔ)器核的細(xì)節(jié)。在下文中，與第一實(shí)施例中相同的組件以相同的標(biāo)號(hào)指代，因而不詳細(xì)描述。在本實(shí)施例中，形成了列冗余選擇電路16A，而不是第一實(shí)施例中的列冗余選擇電路16。配置的其他部分與第一實(shí)施例中相同。即，該半導(dǎo)體存儲(chǔ)器是FCRAM。列冗余選擇電路16A根據(jù)行地址信號(hào)RAD22(模塊地址信號(hào))、行命中信號(hào)/RHIT01和全局行命中信號(hào)/GRHIT輸出使能信號(hào)COM0ENZ和COM1ENZ。
更具體地說，列冗余選擇電路16A從與位于相對(duì)附近的存儲(chǔ)器組MG0相對(duì)應(yīng)的行冗余電路RFBOX0-1中接收作為行命中信號(hào)/RHIT0-1的或(OR)邏輯的行命中信號(hào)/RHIT01(附近行命中信號(hào))。列冗余選擇電路16A從與位于相對(duì)較遠(yuǎn)的存儲(chǔ)器組MG1相對(duì)應(yīng)的行冗余電路RFBOX2-3中接收全局行命中信號(hào)/GRHIT，而不是行命中信號(hào)/RHIT2-3。
全局行命中信號(hào)/GRHIT是被提供給所有沿行譯碼器RDEC排列的行模塊RBLK0-3的信號(hào)，并且其信號(hào)線被布線在附近列冗余選擇電路16A的位置處。因此，利用全局行命中信號(hào)/GRHIT使得可以不必對(duì)作為行命中信號(hào)/RHIT2-3的或邏輯的行命中信號(hào)/RHIT23的信號(hào)線進(jìn)行布線。
圖7示出了圖6中所示的列冗余選擇電路16A的細(xì)節(jié)。下文中與第一實(shí)施例(圖4)中相同的組件將不進(jìn)行描述。列冗余選擇電路16A配備有操作電路40，其執(zhí)行包括行命中信號(hào)/RHIT01和全局行命中信號(hào)/GRHIT在內(nèi)的邏輯操作。地址譯碼器36和38分別接收從操作電路40輸出的假命中信號(hào)/DHIT和其反轉(zhuǎn)信號(hào)，而不是行命中信號(hào)/RHIT23和其反轉(zhuǎn)信號(hào)。操作電路40通過計(jì)算全局行命中信號(hào)/GRHIT的反轉(zhuǎn)邏輯和行命中信號(hào)/RHIT01的NAND(與非)邏輯，來生成假命中信號(hào)/DHIT。
根據(jù)本實(shí)施例的FCRAM配備有存儲(chǔ)器組對(duì)MG0-1。因此，當(dāng)行命中信號(hào)/RHIT2和/RHIT3中的一個(gè)被激活時(shí)，行命中信號(hào)/RHIT01被去激活，而全局行命中信號(hào)/GRHIT被激活。即，假命中信號(hào)/DHIT是與第一實(shí)施例的行命中信號(hào)/RHIT23具有相同邏輯的信號(hào)。
圖8示出了圖7的列冗余選擇電路16A如何操作。當(dāng)行命中信號(hào)/RHIT01和全局行命中信號(hào)/GRHIT為高邏輯電平(H)，即當(dāng)不使用行冗余單元陣列ROM0-3時(shí)，列冗余選擇電路16A根據(jù)行地址信號(hào)RAD22將使能信號(hào)COM0ENZ或COM1ENZ中的一個(gè)激活到高邏輯電平。
當(dāng)行命中信號(hào)/RHIT01為低邏輯電平(L)，即當(dāng)使用行冗余單元陣列ROM0-1中的至少一個(gè)時(shí)，列冗余選擇電路16A將使能信號(hào)COM0ENZ和COM1ENZ分別設(shè)為高邏輯電平和低邏輯電平。當(dāng)行命中信號(hào)/RHIT01為高邏輯電平而全局行命中信號(hào)/GRHIT為低邏輯電平，即當(dāng)使用行冗余單元陣列ROM2-3中的至少一個(gè)時(shí)，列冗余選擇電路16A將使能信號(hào)COM0ENZ和COM1ENZ分別設(shè)為低邏輯電平和高邏輯電平。
如上所述，第二實(shí)施例提供了與上述第一實(shí)施例相同的優(yōu)點(diǎn)。另外，利用全局行命中信號(hào)/GRHIT，而不是來自于與遠(yuǎn)位置處的存儲(chǔ)器組MG1相對(duì)應(yīng)的行冗余電路RFBOX2-3的行命中信號(hào)/RHIT2-3，使得可以省略用于將行命中信號(hào)/RHIT2-3發(fā)送到列冗余選擇電路16A的信號(hào)線。結(jié)果，可以減少形成在FCRAM中的互連數(shù)目，從而可以減小其芯片尺寸。
圖9示出了根據(jù)本發(fā)明第三實(shí)施例的存儲(chǔ)器核的細(xì)節(jié)。在下文中，與第一實(shí)施例中相同的組件以相同的標(biāo)號(hào)指代，因而不詳細(xì)描述。在本實(shí)施例中，形成了列冗余選擇電路16B，而不是第一實(shí)施例中的列冗余選擇電路16。另外，列冗余單元陣列COM0-3被形成使得對(duì)應(yīng)于各個(gè)行模塊RBLK0-3，列冗余電路CFBOX0-3被形成使得對(duì)應(yīng)于各個(gè)列冗余單元陣列COM0-3。配置的其他部分與第一實(shí)施例中相同。即，該半導(dǎo)體存儲(chǔ)器是FCRAM。
列冗余選擇電路16B根據(jù)行地址信號(hào)RAD21-22(模塊地址信號(hào))和行命中信號(hào)/RHIT0-3輸出使能信號(hào)COM0ENZ、COM1ENZ、COM2ENZ和COM3ENZ。列冗余電路CFBOX0-3接收各個(gè)使能信號(hào)COM0ENZ、COM1ENZ、COM2ENZ和COM3ENZ。列冗余電路CFBOX2-3的配置與列冗余電路CFBOX0-1的配置(見圖1)相同。
在本實(shí)施例中，列冗余單元陣列COM0-3被形成以便對(duì)應(yīng)于各個(gè)行模塊RBLK0-3。因此，可以在行模塊(RBLK0-3)的基礎(chǔ)上實(shí)現(xiàn)位線釋放。例如，如果在連接到用于消除故障A的冗余字線WL1的多個(gè)行冗余存儲(chǔ)單元中，對(duì)應(yīng)于列選擇線CL8的行冗余存儲(chǔ)單元中存在故障B，則可以利用冗余列選擇線RCL0通過列冗余單元陣列COM1(冗余位線)來實(shí)現(xiàn)故障B的消除。結(jié)果，如同在第一實(shí)施例中那樣，可以同時(shí)使用冗余字線和冗余位線，從而進(jìn)一步提高故障消除效率。
圖10示出了圖9中所示的列冗余選擇電路16B的細(xì)節(jié)。列冗余選擇電路16B配備有輸出各個(gè)使能信號(hào)COM0ENZ、COM1ENZ、COM2ENZ和COM3ENZ的地址譯碼器40、42、44和46。地址譯碼器40、42、44和46是相同的電路，因而下面只描述地址譯碼器40。
地址譯碼器40配備有3輸入NOR門40a、將NOR門40a的輸出連接到內(nèi)部電源電壓線VII的三個(gè)pMOS晶體管和提供來去激活三個(gè)pMOS晶體管和NOR門40a的三個(gè)串聯(lián)的nMOS晶體管。NOR門40a操作為譯碼器部分，用于根據(jù)行地址信號(hào)RAD21-22的反轉(zhuǎn)信號(hào)和相應(yīng)行命中信號(hào)/RHIT0的反轉(zhuǎn)信號(hào)激活使能信號(hào)COM0ENZ。pMOS晶體管和nMOS晶體管的柵極分別接收非對(duì)應(yīng)的行命中信號(hào)/RHIT1-3。pMOS晶體管和nMOS晶體管操作為復(fù)位部分，用于響應(yīng)于非對(duì)應(yīng)的行命中信號(hào)/RHIT1-3的激活而將使能信號(hào)COM0ENZ的輸出節(jié)點(diǎn)(即，NOR門40a的輸出)固定在去激活電平。
類似于地址譯碼器40，地址譯碼器42、44和46中的每一個(gè)使得NOR門接收行地址信號(hào)RAD21-22或其反轉(zhuǎn)信號(hào)和相應(yīng)的行命中信號(hào)/RHIT1、2或3的反轉(zhuǎn)信號(hào)，并且pMOS晶體管和nMOS晶體管的柵極接收非對(duì)應(yīng)的行命中信號(hào)/RHIT。
圖11示出了圖10所示的列冗余選擇電路16B如何操作。當(dāng)所有的行命中信號(hào)/RHIT0-3都為高邏輯電平(H)，即當(dāng)不使用行冗余單元陣列ROM0-3時(shí)，列冗余選擇電路16B根據(jù)行地址信號(hào)RAD21-22將使能信號(hào)COM0ENZ、COM1ENZ、COM2ENZ和COM3ENZ中的一個(gè)激活到高邏輯電平。當(dāng)行命中信號(hào)/RHIT0-3中的一個(gè)為低邏輯電平(L)，即當(dāng)使用行冗余單元陣列ROM0-3中的一個(gè)時(shí)，列冗余選擇電路16B不論行地址信號(hào)RAD21-22如何，都將相應(yīng)使能信號(hào)(COM0ENZ、COM1ENZ、COM2ENZ和COM3ENZ中的一個(gè))設(shè)為高邏輯電平。
如上所述，第三實(shí)施例提供了與上述第一實(shí)施例相同的優(yōu)點(diǎn)。另外，即使在形成有更多的存儲(chǔ)器組MG0-3的情況下，也可以用簡(jiǎn)單的邏輯形成列冗余選擇電路16B，并且可以提高消除效率。具體地說，由于可以以行模塊(RBLK0-3)為基礎(chǔ)實(shí)現(xiàn)位線釋放，所以可以提高消除效率。
上述實(shí)施例針對(duì)單元陣列ARY包含兩個(gè)或四個(gè)存儲(chǔ)器組的情況。然而，單元陣列ARY可以包括八個(gè)或更多個(gè)存儲(chǔ)器組。同樣在這種情況下，可以構(gòu)造具有簡(jiǎn)單邏輯的列冗余選擇電路。
在上述實(shí)施例中，本發(fā)明被應(yīng)用于FCRAM。然而，本發(fā)明也可應(yīng)用于DRAM或偽SRAM。另外，本發(fā)明的應(yīng)用領(lǐng)域并不限于FCRAM芯片、DRAM芯片和偽SRAM芯片，而是包含并入有任何這些存儲(chǔ)器的存儲(chǔ)器核的系統(tǒng)LSI。
權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)器，包括多個(gè)存儲(chǔ)器模塊，每個(gè)存儲(chǔ)器模塊包括實(shí)際單元陣列、行冗余單元陣列和列冗余單元陣列，其中所述實(shí)際單元陣列具有多個(gè)以矩陣形式排列的實(shí)際存儲(chǔ)單元，所述行冗余單元陣列具有多個(gè)沿行方向排列的行冗余存儲(chǔ)單元和連接到所述行冗余存儲(chǔ)單元的冗余字線，所述列冗余單元陣列具有多個(gè)沿列方向排列的列冗余存儲(chǔ)單元和連接到所述列冗余存儲(chǔ)單元的冗余位線；將冗余位線連接到數(shù)據(jù)總線的多個(gè)冗余列開關(guān)；連接到所述冗余列開關(guān)以允許所述冗余列開關(guān)進(jìn)行操作的冗余列選擇線，其布線為由所述存儲(chǔ)器模塊公用；多個(gè)行冗余電路，每個(gè)行冗余電路被形成以便對(duì)應(yīng)于所述冗余字線，其接收外部行地址信號(hào)，并且當(dāng)所接收的外部行地址信號(hào)與預(yù)先編程的有缺陷行地址一致時(shí)，激活行命中信號(hào)以選擇相應(yīng)的冗余字線；多個(gè)列冗余電路，其被形成以便對(duì)應(yīng)于各個(gè)存儲(chǔ)器組，每個(gè)存儲(chǔ)器組有規(guī)定數(shù)目的所述存儲(chǔ)器模塊，每個(gè)列冗余電路在響應(yīng)于相應(yīng)的使能信號(hào)而被激活時(shí)運(yùn)行，接收外部列地址信號(hào)，并且當(dāng)所接收的外部列地址信號(hào)與預(yù)先編程的有缺陷列地址一致時(shí)，激活列命中信號(hào)以選擇所述冗余列選擇線；以及列冗余選擇電路，其接收行命中信號(hào)和模塊地址信號(hào)以選擇所述存儲(chǔ)器組，當(dāng)所有的所述行命中信號(hào)被去激活時(shí)，激活與所述模塊地址信號(hào)所指示的所述存儲(chǔ)器組之一的列冗余電路相對(duì)應(yīng)的使能信號(hào)，并且當(dāng)所述行命中信號(hào)中的任意一個(gè)被激活時(shí)，激活所述使能信號(hào)，以激活與所激活的行命中信號(hào)相對(duì)應(yīng)的所述存儲(chǔ)器組之一的列冗余電路。
2.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器，其中所述列冗余選擇電路包括多個(gè)地址譯碼器，其被形成以便對(duì)應(yīng)于各個(gè)存儲(chǔ)器組并輸出各個(gè)使能信號(hào)，其中所述地址譯碼器中的每一個(gè)包括譯碼器部分，其響應(yīng)于所述模塊地址信號(hào)和相應(yīng)的行命中信號(hào)中任意一個(gè)的激活，來激活所述使能信號(hào)；以及復(fù)位部分，其響應(yīng)于非對(duì)應(yīng)的行命中信號(hào)的激活，將所述譯碼器部分的所述使能信號(hào)的輸出節(jié)點(diǎn)固定在去激活電平。
3.一種半導(dǎo)體存儲(chǔ)器，包括多個(gè)存儲(chǔ)器模塊，每個(gè)存儲(chǔ)器模塊包括實(shí)際單元陣列、行冗余單元陣列和列冗余單元陣列，其中所述實(shí)際單元陣列具有多個(gè)以矩陣形式排列的實(shí)際存儲(chǔ)單元和連接到所述實(shí)際存儲(chǔ)單元的實(shí)際字線，所述行冗余單元陣列具有多個(gè)沿行方向排列的行冗余存儲(chǔ)單元和連接到所述行冗余存儲(chǔ)單元的冗余字線，所述列冗余單元陣列具有多個(gè)沿列方向排列的列冗余存儲(chǔ)單元和連接到所述列冗余存儲(chǔ)單元的冗余位線；將冗余位線連接到數(shù)據(jù)總線的多個(gè)冗余列開關(guān)；連接到所述冗余列開關(guān)以允許所述冗余列開關(guān)進(jìn)行操作的冗余列選擇線，其被布線為由所述存儲(chǔ)器模塊公用；多個(gè)行冗余電路，每個(gè)行冗余電路被形成以便對(duì)應(yīng)于所述冗余字線，其接收外部行地址信號(hào)，并且當(dāng)所接收的外部行地址信號(hào)與預(yù)先編程的有缺陷行地址一致時(shí)，激活行命中信號(hào)以選擇相應(yīng)的冗余字線，并激活全局行命中信號(hào)以禁止所述實(shí)際字線的選擇；發(fā)送所述全局行命中信號(hào)的全局行命中信號(hào)線，其被布線為由所述存儲(chǔ)器模塊公用；一對(duì)列冗余電路，其被形成以便分別對(duì)應(yīng)于一對(duì)存儲(chǔ)器組，每個(gè)存儲(chǔ)器組有規(guī)定數(shù)目的所述存儲(chǔ)器模塊，每個(gè)列冗余電路在響應(yīng)于相應(yīng)的使能信號(hào)而被激活時(shí)運(yùn)行，接收外部列地址信號(hào)，并且當(dāng)所接收的外部列地址信號(hào)與預(yù)先編程的有缺陷列地址一致時(shí)，激活列命中信號(hào)以選擇所述冗余列選擇線；以及列冗余選擇電路，其接收所述全局行命中信號(hào)、附近行命中信號(hào)和模塊地址信號(hào)以選擇所述存儲(chǔ)器組，其中所述附近行命中信號(hào)是來自與位于相對(duì)較近處的所述存儲(chǔ)器組之一相對(duì)應(yīng)的所述行冗余電路之一的所述行命中信號(hào)，所述列冗余選擇電路還當(dāng)所述全局行命中信號(hào)和所述附近行命中信號(hào)被去激活時(shí)，激活與所述模塊地址信號(hào)所指示的所述存儲(chǔ)器組之一的列冗余電路相對(duì)應(yīng)的使能信號(hào)，而當(dāng)所述附近行命中信號(hào)被激活時(shí)，激活使能信號(hào)，以激活與所述附近行命中信號(hào)相對(duì)應(yīng)的所述存儲(chǔ)器組之一的列冗余電路，并且當(dāng)所述附近行命中信號(hào)被去激活而所述全局行命中信號(hào)被激活時(shí)，激活使能信號(hào)，該使能信號(hào)激活不與所述附近行命中信號(hào)相對(duì)應(yīng)的所述存儲(chǔ)器組之一的列冗余電路。
4.如權(quán)利要求3所述的半導(dǎo)體存儲(chǔ)器，其中所述列冗余選擇電路包括一對(duì)地址譯碼器，其被形成以便對(duì)應(yīng)于各個(gè)存儲(chǔ)器組并輸出各個(gè)使能信號(hào)，其中與位于相對(duì)較近處的所述存儲(chǔ)器組之一相對(duì)應(yīng)的所述地址譯碼器之一包括譯碼器部分，其響應(yīng)于所述模塊地址信號(hào)和所述附近行命中信號(hào)之一的激活，激活相應(yīng)的使能信號(hào)；以及復(fù)位部分，其響應(yīng)于所述附近行命中信號(hào)的去激活和所述全局行命中信號(hào)的激活，將相應(yīng)的使能信號(hào)的輸出節(jié)點(diǎn)固定在去激活電平，并且與位于較遠(yuǎn)處的所述存儲(chǔ)器組中的另外一個(gè)相對(duì)應(yīng)的所述地址譯碼器之一包括譯碼器部分，其根據(jù)所述模塊地址信號(hào)或者響應(yīng)于所述附近行命中信號(hào)的去激活和所述全局行命中信號(hào)的激活，激活相應(yīng)的使能信號(hào)；以及復(fù)位部分，其響應(yīng)于所述附近行命中信號(hào)的激活，將相應(yīng)的使能信號(hào)的輸出節(jié)點(diǎn)固定在去激活電平。
全文摘要
為了使所有存儲(chǔ)器模塊都具有相同結(jié)構(gòu)，在每個(gè)存儲(chǔ)器模塊中形成冗余字線和冗余位線。冗余列選擇線被布線為由存儲(chǔ)器模塊公用。形成列冗余電路以對(duì)應(yīng)于各個(gè)存儲(chǔ)器組，每個(gè)存儲(chǔ)器組包含規(guī)定數(shù)目的存儲(chǔ)器模塊，列冗余電路根據(jù)使能信號(hào)而變得有效。當(dāng)所有行命中信號(hào)被去激活時(shí)，列冗余選擇電路根據(jù)模塊地址信號(hào)激活使能信號(hào)。當(dāng)行命中信號(hào)之一被激活時(shí)，列冗余選擇電路激活與被激活的行命中信號(hào)相對(duì)應(yīng)的使能信號(hào)。由于用于任意存儲(chǔ)器組的列冗余電路可以根據(jù)行命中信號(hào)而變得有效，所以可以在不惡化訪問操作期間的電特性的情況下提高故障消除效率。
文檔編號(hào)G11C7/00GK1892903SQ20051012327
公開日2007年1月10日 申請(qǐng)日期2005年11月15日 優(yōu)先權(quán)日2005年6月30日
發(fā)明者森郁, 奧山好明 申請(qǐng)人:富士通株式會(huì)社