專利名稱：半導(dǎo)體存儲裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種非易失性存儲器，其使用了利用熔絲元件僅能改寫一次存儲信息的被稱為OTP(One Time Prgramme)元件等的存儲元件。
背景技術(shù)：
近年來，作為半導(dǎo)體技術(shù)制造工藝的微細(xì)化正在不斷地深入，柵極氧化膜也在不斷地薄膜化、柵電極材料等也在不斷地改變，伴隨于此， 閃爍存儲器、EEPROM(Electrically Erasable ProgrammableRead-Only Memory)等用于改寫的器件(存儲器)等也已經(jīng)實(shí)現(xiàn)了大規(guī)?；⒏呒苫?，技術(shù)上有了很大的進(jìn)展。這種非易失性存儲器，通常要求長時間地保持?jǐn)?shù)據(jù)，且可靠性要高，而且，形成浮置柵極等時需要標(biāo)準(zhǔn)CMOS(complementary metal oxide semiconductor)工藝以外的特殊專用工藝，所以它的制造成本就偏高。
另一方面，在使用半導(dǎo)體器件的技術(shù)領(lǐng)域中，有的領(lǐng)域所需要的器件的用途也在不斷地變化。在那樣的領(lǐng)域中，將用于保密的產(chǎn)品、IC-TAG等非易失性存儲器或者OTP元件混裝到內(nèi)部的情況在增加。要說既存的系統(tǒng)，混和裝到系統(tǒng)LSI中的存儲器、模擬器件等中，有以下情況。即象預(yù)備性附加或者模擬電路的校準(zhǔn)等那樣，需要在晶片工序用熔絲元件進(jìn)行預(yù)備救濟(jì)、在組裝工序之后進(jìn)行再調(diào)整等。特別是元件的頻率中的性能高的情況下會出現(xiàn)以下情況。由于存在從晶片的探測工序中低頻率測試到組裝后的實(shí)頻率測試為止的不一致，便不得不在后工序中進(jìn)行調(diào)整。也就是說，為了彌補(bǔ)由于用探測針探測而導(dǎo)致的調(diào)整精度的下降，有時候封裝后進(jìn)行微調(diào)整是有效的。
作為具有上述用途的最近的OTP用熔絲元件，寫入次數(shù)僅限定為一次，另一方面，能夠用標(biāo)準(zhǔn)CMOS工藝制造、對寫入數(shù)據(jù)的可靠性要求得也高，從這些優(yōu)點(diǎn)來看，越來越多地使用用激光修理裝置來切斷既存的金屬或者多晶硅的激光熔絲、讓電流流過熔絲元件而切斷的電氣熔絲等(參考例如美國專利第6384664號說明書)。
已知下述邊利用上述OTP元件的優(yōu)點(diǎn)，邊能夠進(jìn)行多次寫入的技術(shù)，即通過進(jìn)行多個OTP元件的“或”運(yùn)算而能夠使已經(jīng)是寫入的狀態(tài)反相(參考例如美國專利第5966339號說明書)。
但是，在為了能夠象上述那樣進(jìn)行多次寫入而進(jìn)行“異或”運(yùn)算的結(jié)構(gòu)下，所需要的“異或”電路的個數(shù)要和能夠?qū)懭氲拇螖?shù)一樣多，或者是和位數(shù)一樣多，這樣便造成電路規(guī)模變大。

發(fā)明內(nèi)容
本發(fā)明正是為解決上述問題而開發(fā)出來的，其目的在于，在不幅度地增大電路規(guī)模的情況下，能夠進(jìn)行多次寫入。
為解決上述問題，本發(fā)明第一方面的發(fā)明是一種半導(dǎo)體存儲裝置，包括多個數(shù)據(jù)存儲單元，僅能夠進(jìn)行依次數(shù)據(jù)寫入，和讀出選擇電路，具有只能夠?qū)懭胍淮螖?shù)據(jù)的選擇用存儲單元，根據(jù)已寫到該選擇用存儲單元的內(nèi)容選擇上述多個數(shù)據(jù)存儲單元中的任一個數(shù)據(jù)存儲單元，再根據(jù)已寫入的內(nèi)容將數(shù)據(jù)輸出到所選擇的數(shù)據(jù)存儲單元中。
本發(fā)明第二方面的發(fā)明是這樣的，在所述第一方面的發(fā)明中，所構(gòu)成的所述讀出選擇電路，選擇從所述多個數(shù)據(jù)存儲單元中輸出的信號中的任一個信號并輸出。
本發(fā)明第三方面的發(fā)明是這樣的，在所述第一方面的發(fā)明中，所構(gòu)成的所述讀出選擇電路，選擇所述多個數(shù)據(jù)存儲單元中的任一個數(shù)據(jù)存儲單元并讀出，提供信號。
這樣一來，因?yàn)榻柚蜻x擇用存儲單元的寫入，便選擇了不同的數(shù)據(jù)存儲單元，所以就很容易對被讀出的數(shù)據(jù)，也就是說，存儲內(nèi)容進(jìn)行規(guī)定次數(shù)的改寫。而且，和對每一個數(shù)據(jù)存儲單元設(shè)置“異或”電路相比，能夠?qū)㈦娐芬?guī)模抑制得很小。
本發(fā)明第四方面的發(fā)明是這樣的，在所述第一方面的發(fā)明中，進(jìn)一步包括寫入選擇電路，該寫入選擇電路具有只能夠進(jìn)行一次數(shù)據(jù)寫入的選擇用存儲單元，根據(jù)已寫到所述選擇用存儲單元的內(nèi)容選擇上述多個數(shù)據(jù)存儲單元中的任一個數(shù)據(jù)存儲單元并寫入數(shù)據(jù)。
本發(fā)明第五方面的發(fā)明是這樣的，在所述第四方面的發(fā)明中，所述讀出選擇電路和所述寫入選擇電路兼用同一個所述選擇用存儲單元。
這樣一來，就和通過進(jìn)行對選擇用存儲單元的寫入而選擇了數(shù)據(jù)被讀出的數(shù)據(jù)存儲單元一樣，能夠選擇寫入數(shù)據(jù)的數(shù)據(jù)存儲單元。
本發(fā)明第六方面的發(fā)明是這樣的，在所述第五方面的發(fā)明中，所構(gòu)成的所述寫入選擇電路，選擇與由所述讀出選擇電路進(jìn)行讀出的數(shù)據(jù)存儲單元不同的數(shù)據(jù)存儲單元用來進(jìn)行寫入。
這樣選擇下一個要寫入的數(shù)據(jù)存儲單元之后，就不會朝著數(shù)據(jù)被讀出的數(shù)據(jù)存儲單元寫入了，所以能夠可靠地防止由于不注意而引起的改寫。
本發(fā)明第七方面的發(fā)明是這樣的，在所述第四方面的發(fā)明中，設(shè)置了多個所述寫入選擇電路的選擇用存儲單元，所構(gòu)成的所述寫入選擇電路，根據(jù)已寫到所述選擇用存儲單元的內(nèi)容，不僅選擇進(jìn)行寫入的數(shù)據(jù)存儲單元，還選擇寫入選擇電路的選擇用存儲單元。
這樣一來，便很容易選擇寫入選擇電路中的多個選擇用存儲單元中的任一個選擇用存儲單元并進(jìn)行寫入。
本發(fā)明第八方面的發(fā)明是一種半導(dǎo)體存儲裝置，包括數(shù)據(jù)存儲單元，僅能夠進(jìn)行一次數(shù)據(jù)寫入，寫入選擇電路，選擇所述多個數(shù)據(jù)存儲單元中的任一個數(shù)據(jù)存儲單元并寫入數(shù)據(jù)，和讀出電路，對每一個包含對應(yīng)于所述數(shù)據(jù)存儲單元的數(shù)量的脈沖的脈沖信號的脈沖，具有根據(jù)有無對各個數(shù)據(jù)存儲單元進(jìn)行寫入而讓輸出信號反相的觸發(fā)電路，輸出對應(yīng)于所述多個數(shù)據(jù)存儲單元中進(jìn)行了寫入的數(shù)據(jù)存儲單元的個數(shù)的數(shù)據(jù)。
這樣一來，因?yàn)槊繉γ恳粋€數(shù)據(jù)存儲單元進(jìn)行一次寫入，輸出信號就會反相，所以還是很容易對讀出數(shù)據(jù)進(jìn)行改寫，也就是說，對存儲內(nèi)容進(jìn)行改寫。而且，和對每一個數(shù)據(jù)存儲單元設(shè)置“異或”電路相比，能夠?qū)㈦娐芬?guī)?？刂频煤苄?。再就是，因?yàn)閮H對改寫前后輸出不同的位進(jìn)行寫入即可，故能夠改寫的次數(shù)會更加靈活。
本發(fā)明第九方面的發(fā)明是這樣的，即在第八方面的發(fā)明中，所構(gòu)成的所述寫入選擇電路，在使從所述讀出電路輸出的數(shù)據(jù)不同的情況下，基于寫到所述數(shù)據(jù)存儲單元中的內(nèi)容選擇要寫入數(shù)據(jù)的數(shù)據(jù)存儲單元。
本發(fā)明第十方面的發(fā)明是這樣的，即在第八方面的發(fā)明中，所構(gòu)成的所述寫入選擇電路，在按規(guī)定的順序相鄰的數(shù)據(jù)存儲單元中的一個數(shù)據(jù)存儲單元是已經(jīng)寫入數(shù)據(jù)的數(shù)據(jù)存儲單元，另一個數(shù)據(jù)存儲單元是尚未寫入數(shù)據(jù)的數(shù)據(jù)存儲單元的情況下，選擇上述另一個數(shù)據(jù)存儲單元。
這樣一來，便自動地判斷是否有必要為得到所述讀出數(shù)據(jù)而進(jìn)行寫入，自動地選擇需要寫入的數(shù)據(jù)存儲單元。
本發(fā)明第十一方面的發(fā)明是這樣的，即在第一方面的發(fā)明中，上述多個數(shù)據(jù)存儲單元具有多組，能夠輸出規(guī)定位長的數(shù)據(jù)。
本發(fā)明第十二方面的發(fā)明是這樣的，即在第八方面的發(fā)明中，上述多個數(shù)據(jù)存儲單元具有多組，能夠輸出規(guī)定位長的數(shù)據(jù)。
本發(fā)明第十三方面的發(fā)明是這樣的，即在第十一方面的發(fā)明中，所述規(guī)定位長的數(shù)據(jù)存儲單元，進(jìn)一步具有多組，組數(shù)和多個字?jǐn)?shù)一樣多，所述讀出選擇電路輸出對應(yīng)于地址信號的字?jǐn)?shù)據(jù)。
本發(fā)明第十四方面的發(fā)明是這樣的，即在第十二方面的發(fā)明中，所述規(guī)定位長的數(shù)據(jù)存儲單元，進(jìn)一步具有多組，組數(shù)和多個字?jǐn)?shù)一樣多，所述讀出選擇電路輸出對應(yīng)于地址信號的字?jǐn)?shù)據(jù)。
這樣一來，便能夠?qū)缥婚L十幾位到1024位等的半導(dǎo)體存儲裝置進(jìn)一步進(jìn)行多個字?jǐn)?shù)那么多的數(shù)據(jù)讀出、寫入。而且，與對每一個數(shù)據(jù)存儲單元設(shè)置“異或”電路等，所需要的“異或”電路的個數(shù)是位長和字?jǐn)?shù)的乘積的情況相比，需要的僅僅是個數(shù)對應(yīng)于位長的元件、個數(shù)對應(yīng)于字?jǐn)?shù)的元件，從而能夠?qū)㈦娐芬?guī)模抑制地很小。
第十五方面的發(fā)明是一種半導(dǎo)體存儲裝置，包括多個數(shù)據(jù)存儲單元組，由多個分別僅能夠進(jìn)行一次數(shù)據(jù)寫入的數(shù)據(jù)存儲單元構(gòu)成，和讀出選擇電路，具有多個各自僅能夠進(jìn)行一次數(shù)據(jù)寫入的選擇用存儲單元和對所述多個選擇用存儲單元的輸出進(jìn)行解碼的解碼電路，根據(jù)所述解碼電路的輸出選擇所述多個數(shù)據(jù)存儲單元組中的任一個數(shù)據(jù)存儲單元組，根據(jù)已寫入到所選擇的數(shù)據(jù)存儲單元組的內(nèi)容輸出數(shù)據(jù)。
這樣一來，利用多個各自僅能進(jìn)行一次數(shù)據(jù)寫入的選擇用存儲單元，每一個選擇用存儲單元只能進(jìn)行一次數(shù)據(jù)寫入。通過一次接一次地往不同的單元寫入數(shù)據(jù)，在每寫入一次數(shù)據(jù)的時候，作為多個選擇用存儲單元整體能夠?qū)?yīng)不同的選擇狀態(tài)，基于該數(shù)據(jù)，還能夠通過解碼電路選擇多個數(shù)據(jù)存儲單元組中的任一個數(shù)據(jù)存儲單元組，能夠選擇性地讀出來自重新寫入數(shù)據(jù)的數(shù)據(jù)存儲單元組的數(shù)據(jù)。另外，和對每一個數(shù)據(jù)存儲單元設(shè)置“異或”電路等的情況相比，能夠?qū)㈦娐芬?guī)?？刂频煤苄?。
發(fā)明的效果根據(jù)本發(fā)明，在具有所謂的OTP單元的半導(dǎo)體存儲裝置中，在不大幅度地增大電路規(guī)模的情況下，能夠進(jìn)行多次寫入，能夠進(jìn)行所有位的改寫、個別位的追加、陣列型改寫。


圖1是一電路圖，顯示第一個實(shí)施例的半導(dǎo)體存儲裝置等所用的位單元100的結(jié)構(gòu)。
圖2是一電路圖，顯示第一個實(shí)施例的半導(dǎo)體存儲裝置的結(jié)構(gòu)。
圖3是一電路圖，顯示第二個實(shí)施例的半導(dǎo)體存儲裝置等所用的位單元110的結(jié)構(gòu)。
圖4是一電路圖，顯示第二個實(shí)施例的半導(dǎo)體存儲裝置的結(jié)構(gòu)。
圖5是一電路圖，顯示第三個實(shí)施例的半導(dǎo)體存儲裝置的結(jié)構(gòu)。
圖6是一電路圖，顯示第三個實(shí)施例的半導(dǎo)體存儲裝置的時鐘產(chǎn)生電路421的結(jié)構(gòu)。
圖7是一時序圖，顯示第三個實(shí)施例的半導(dǎo)體存儲裝置的時鐘產(chǎn)生電路421的工作情況。
圖8是一電路圖，顯示第四個實(shí)施例的半導(dǎo)體存儲裝置等所用的位單元120的結(jié)構(gòu)。
圖9是一電路圖，顯示第四個實(shí)施例的半導(dǎo)體存儲裝置的結(jié)構(gòu)。
圖10一電路圖，顯示第五個實(shí)施例的半導(dǎo)體存儲裝置的結(jié)構(gòu)。
具體實(shí)施例方式
下面，參考

本發(fā)明的實(shí)施例。補(bǔ)充說明一下，以下各個實(shí)施例中，用同一個參考符號來表示具有相同功能的不同實(shí)施例中的構(gòu)成要素。
(第一個實(shí)施例)首先，參考圖1，說明用于該第一個實(shí)施例的半導(dǎo)體存儲裝置的位單元100之例。在該圖中，101，是讓規(guī)定大小的電流流過而能夠切斷的熔絲元件；102，是當(dāng)寫入信號(WT信號)變?yōu)楦唠娖綍r，熔絲元件101中便流入規(guī)定大小的電流而將該元件切斷的Nch寫入晶體管；103，是讀出信號(RD信號)變?yōu)楦唠娖綍r，用以在漏電極端子上產(chǎn)生對應(yīng)于熔絲元件101是否切斷的電位的讀出晶體管；104，是輸出上述RD信號的反相信號的“非”電路；105，是當(dāng)讀出信號(RD信號)是高電平時便成為導(dǎo)通狀態(tài)，而當(dāng)RD信號是低電平時便成為斷開狀態(tài)的傳輸門電路；106是鎖存電路，在上述RD信號是低電平的那一段時間內(nèi)，對RD信號變?yōu)楦唠娖綍r對應(yīng)于產(chǎn)生在寫入晶體管102的漏電極端子上的電位的信號電平進(jìn)行鎖存，換句話說，對對應(yīng)于熔絲元件101是否切斷的信號電平(寫入數(shù)據(jù))進(jìn)行鎖存作為OUT信號輸出。補(bǔ)充說明一下，并非一定要設(shè)置該鎖存電路106。不設(shè)置鎖存電路106，也能夠在使RD信號為高電平的那一段時間內(nèi)將寫入數(shù)據(jù)讀出。若設(shè)置鎖存電路160，便能通過將寫入數(shù)據(jù)鎖存起來作為初始化操作，在每一次讀出時便無需讓電流流過熔絲元件101，從而很容易降低功耗。
按上述構(gòu)成的位單元100中，通過將WT信號被設(shè)定為高電平，熔絲元件101就被切斷。
若RD信號先被設(shè)定為高電平，之后又被設(shè)定為低電平(初始化操作)，則在熔絲元件101未被切斷的情況下，讀出晶體管103的漏電極端子變?yōu)楦唠娖?、OUT信號變?yōu)榈碗娖?；在熔絲元件101被切斷的情況下，讀出晶體管103的漏電極端子變?yōu)榈碗娖?、OUT信號變?yōu)楦唠娖健?br> 換句話說，由上述位單元100構(gòu)成了僅能寫入一次(改寫)的一位非易失性存儲單元。
圖2是一電路圖，顯示利用3×(n+1)個上述位單元100(單元)構(gòu)成的能夠?qū)懭肴蝞位數(shù)據(jù)的半導(dǎo)體存儲裝置之例。在該圖中，201a～201c，分別表示含有n個位單元100的數(shù)據(jù)位單元組。各個位單元100的RD信號是共用一個從外部供來的RDC信號；202是單元組指定電路，含有三個位單元100，指定上述數(shù)據(jù)位單元組201a～201c中寫入有效的位單元及讀出有效的位單元，所述單元組指定電路202中所含的各個比特單元100的RD信號，是共用從外部供來的RST信號；203是對上述單元組指定電路202的輸出進(jìn)行解碼，輸出選擇信號211～214及這些選擇信號的反相信號的解碼電路(補(bǔ)充說明一下，下面省略了對反相信號的說明)。204，是選擇電路，根據(jù)從解碼電路203輸出的選擇信號211～214傳輸門221～223導(dǎo)通/截止，借此選擇寫入數(shù)據(jù)的位單元100和讀出位單元100。
按以上所述構(gòu)成的半導(dǎo)體存儲裝置，首先，通過將輸入到各個位單元100的RST信號及RDC信號設(shè)定為高電平來進(jìn)行初始化操作，從各個位單元100輸出對應(yīng)于熔絲元件101的狀態(tài)的OUT信號。
這樣一來，因?yàn)樵趩卧M指定電路202中，假若任一個位單元100的熔絲元件101都尚未切斷，則從各個位單元100輸出低電平的OUT信號，所以這些OUT信號在解碼電路203中被解碼，選擇信號211成為高電平。
若在上述選擇信號211為高電平的狀態(tài)下，寫入控制信號WTC成為高電平，同時寫入數(shù)據(jù)信號D0～Dn-1(其中的一部分)變?yōu)楦唠娖?，則從“與”電路224及選擇電路204的傳輸門221輸入到數(shù)據(jù)位單元組201a中的WT信號中對應(yīng)于成為高電平的寫入數(shù)據(jù)D0～Dn-1的WT信號成為高電平。這里，含在數(shù)據(jù)位單元組201a中的位單元100的熔絲元件101被切斷，數(shù)據(jù)由此被寫入。
同樣，若在朝著上述數(shù)據(jù)位單元組201a寫入的同時，寫入控制信號WTC成為高電平，同時寫入完了信號A成為高電平，則從“與”電路224及選擇電路204的傳輸門222輸入到單元組指定電路202中的圖2的最下面一側(cè)的位單元100WT信號成為高電平。于是，所述位單元100的熔絲元件101被切斷，若之后由RST信號進(jìn)行初始化，則OUT信號成為高電平，從解碼電路203輸出的選擇信號212成為高電平。由此，從數(shù)據(jù)位單元組201a的各個位單元100輸出的OUT信號通過選擇電路204的傳輸門223作為讀出數(shù)據(jù)信號R0～Rn-1輸出。
若如上述那樣在選擇信號212成為高電平的狀態(tài)下，寫入控制信號WTC成為高電平，則對應(yīng)于寫入數(shù)據(jù)信號D0～Dn-1的數(shù)據(jù)便被寫入到數(shù)據(jù)位單元組201b。
下面，同樣，根據(jù)單元組指定電路202中的各個位單元100的熔絲元件101的切斷，從數(shù)據(jù)位單元組201b中讀出寫入數(shù)據(jù)，再寫入數(shù)據(jù)位單元組201c中等，合計能夠進(jìn)行3次數(shù)據(jù)寫入。
(第二個實(shí)施例)如圖3所示，該第二個實(shí)施例的半導(dǎo)體存儲裝置中用于保持存儲數(shù)據(jù)的位單元110中，和第一個實(shí)施例的位單元100一樣的電路上連接著傳輸門111，只有在RD信號是高電平的情況下，鎖存電路106中所保持的信號才被輸出。
如圖4所示，半導(dǎo)體存儲裝置中設(shè)置了具有3×(n+1)個上述位單元100(CELLa)的數(shù)據(jù)位單元組301a～301c。與此相對，指定寫入和讀出有效的位單元的單元組指定電路202和所述第一個實(shí)施例一樣。
解碼電路303，具有和第一個實(shí)施例的解碼電路203一樣的結(jié)構(gòu)，不同之處在于它不輸出反相信號。
對應(yīng)于來自所述解碼電路303的輸出的數(shù)據(jù)位單元組301a～301c的寫入、讀出以及單元組指定電路202的寫入的控制，是根據(jù)從“與”電路321～323輸出的WT信號及RD信號進(jìn)行。
從數(shù)據(jù)位單元組301a～301c中的任一個位單元組的位單元110輸出的OUT信號，由鎖存電路331保持。
按上述構(gòu)成的半導(dǎo)體存儲裝置，單元組指定電路202的初始化時的操作和數(shù)據(jù)被寫入各個位單元100/110時的操作，大致和第一個實(shí)施例的半導(dǎo)體存儲裝置的一樣。也就是說，若作為RD信號輸入的RST信號成為高電平，單元組指定電路202的各個位單元100便被初始化而輸出存儲數(shù)據(jù)，基于此，從解碼電路303輸出的任一個選擇信號將成為高電平。于是，若寫入控制信號WTC成為高電平，同時寫入數(shù)據(jù)信號D0～Dn-1或者寫入完了信號A成為高電平，則從“與”電路321/322輸入到數(shù)據(jù)位單元組301a～301c或者單元組指定電路202的位單元110/100的WT信號便成為高電平。于是，數(shù)據(jù)的寫入是通過所述位單元110/100的熔絲元件101被切斷而進(jìn)行的。
另一方面，若在為了讀出存儲數(shù)據(jù)而進(jìn)行初始化操作時，RDC信號成為高電平，則從輸入自解碼電路303輸出的選擇信號中成為高電平的選擇信號的“與”電路323輸出的RD信號成為高電平。也就是說，只有輸入到含在數(shù)據(jù)位單元組301a～301c中的任一個位單元組中的位單元110的RD信號成為高電平。于是，輸出對應(yīng)于該位單元110中的熔絲元件101是否切斷的OUT信號，該OUT信號由鎖存電路331根據(jù)未示的鎖存信號被鎖存，而作為讀出數(shù)據(jù)信號R0～Rn-1從半導(dǎo)體存儲裝置中輸出。
如上所述，在為了讀出存儲數(shù)據(jù)而進(jìn)行初始化操作的時候，不是輸入到所有的位單元110中的RD信號被設(shè)定為高電平，而是借助僅僅是由解碼電路303選擇的數(shù)據(jù)位單元組201a～201c中的任一組中的位單元110的RD信號被設(shè)定為高電平，而能夠?qū)⒊跏蓟僮鲿r流過的電流控制在很小的水平上。
(第三個實(shí)施例)圖5是顯示第三個實(shí)施例的半導(dǎo)體存儲裝置的結(jié)構(gòu)的電路圖。該半導(dǎo)體存儲裝置是這樣的，每一個位都是根據(jù)三個位單元110中有幾個熔絲元件101被切斷而進(jìn)行數(shù)據(jù)的存儲。
具體而言，該半導(dǎo)體存儲裝置中，和第二個實(shí)施例的半導(dǎo)體存儲裝置一樣，設(shè)置了3×n個位單元110，從圖5中沿上下方向三個、三個地排列著的位單元110輸出的OUT信號被輸入到T觸發(fā)器431中。上述每一個位單元110中輸入了從時鐘產(chǎn)生電路421輸出的時鐘信號CLKa～CLKc作RD信號，T觸發(fā)器431中輸入的是上述時鐘信號CLKa～CLKc被合成后得到的時鐘信號CLKALL。
如圖6所示，更詳細(xì)地講，上述時鐘產(chǎn)生電路421包括延遲電路421a、“非”電路421b、“與”電路421a、延遲電路421d、421e以及“或”電路421f。如圖7所示，基于在所規(guī)定的期間內(nèi)成為高電平的RDC信號，生成、延遲一個短脈沖，以及合成這些一個短脈沖，而輸出各個時鐘信號。
用“與”電路411的輸出作為各個位單元110的WT信號。WTC信號和寫入數(shù)據(jù)信號D0～Dn-1間的邏輯乘和選擇信號S0～S2輸入到上述“與”電路411中。
首先，說明按上述構(gòu)成的半導(dǎo)體存儲裝置的操作中的讀出操作。若輸入到延遲電路421a的RDC信號變?yōu)楦唠娖?，則時鐘信號CLKa～CLKc也依次變?yōu)楦唠娖?，包含在?shù)據(jù)位單元組301a～301c中的位單元110則依次成為輸出狀態(tài)。也就是說，在熔絲元件101被切斷的情況下，從各個位單元110輸出為高電平的OUT信號。T觸發(fā)器431在時鐘信號CLKALL上升之際，上述OUT信號每一次變?yōu)楦唠娖綍r，都輸出反相信號。于是，輸出的是電平與各三個位單元110中的熔絲元件101被切斷的個數(shù)相對應(yīng)的讀出數(shù)據(jù)信號R0～Rn-1。
另一方面，讓要把輸出的信號電平反相的位的寫入數(shù)據(jù)信號D0～Dn-1和WTC信號為高電平，同時讓對應(yīng)于各個位用三個位單元110中熔絲元件101尚未切斷的位單元110的選擇信號S0～S2為高電平，讓從“與”電路411輸出的WT信號為高電平，在這一情況下進(jìn)行對該半導(dǎo)體存儲裝置的寫入。換句話說，如上所述，讀出數(shù)據(jù)信號R0～Rn-1的電平由每三個位單元110中幾個熔絲元件101被切斷而決定，和哪一個熔絲元件101被切斷沒有直接關(guān)系，故能夠?qū)γ恳粋€位進(jìn)行三次改寫，將所輸出的信號反相。
如上所述，通過根據(jù)對每一個位切斷的熔絲元件101的個數(shù)來存儲數(shù)據(jù)，寫入次數(shù)便變得比較靈活。因?yàn)橹灰O(shè)置個數(shù)對應(yīng)于每一個位的改寫次數(shù)的位單元110和能夠產(chǎn)生相數(shù)也是這個數(shù)量的時鐘信號的時鐘產(chǎn)生電路即可，所以很容易將電路規(guī)模、半導(dǎo)體襯底的面積抑制得很小。
(第四個實(shí)施例)象上述第三個實(shí)施例的半導(dǎo)體存儲裝置那樣，在根據(jù)已切斷的熔絲元件的個數(shù)存儲數(shù)據(jù)的情況下，只要是在寫入前后輸出信號反相的位的熔絲元件切斷即可。于是，對寫入前輸出的信號電平、寫入后應(yīng)該輸出的信號電平進(jìn)行比較，僅在二者不同的情況下，讓W(xué)T信號成為高電平的話，僅指定寫入后應(yīng)該輸出的信號電平(用戶不需要考慮寫入前的狀態(tài))，便能進(jìn)行適當(dāng)?shù)膶懭搿Ｒ驗(yàn)樵谧屳敵鲂盘柗聪嗟那闆r下，只要未切斷的熔絲元件中任一個切斷即可，所以能夠根據(jù)每一個位單元的熔絲元件切斷與否，來要輸入到下一個要切斷的位單元的WT信號自動地成為高電平，由此在不用輸入選擇信號S0～S2的情況下，換句話說，在用戶無需意識是哪一個位單元的熔絲元件被切斷的情況下，即能夠進(jìn)行寫入。
具體而言，如圖8所示，第四個實(shí)施例的半導(dǎo)體存儲裝置中，用于保持存儲數(shù)據(jù)的位單元120是這樣的，即第二個實(shí)施例(圖3)的位單元110中鎖存電路106的輸出(不通過傳輸門111)作為LOUT信號輸出。
如圖9所示，上述位單元120(CELLb)所用的半導(dǎo)體存儲裝置，每一個位，“與”電路224的輸出和T觸發(fā)器431的輸出被輸入到“異或(XOR)”電路513中，在二者不同的情況下，產(chǎn)生成為高電平的信號。
上述“異或”電路513的輸出、各個位單元120的LOUT信號在“非”電路512中被反相的信號、前一級(圖9的各一個的下側(cè)所示)的位單元120的LOUT信號，被輸入到“與”電路511中，而產(chǎn)生WT信號。
在上述結(jié)構(gòu)下，每一個位在這一時刻的讀出數(shù)據(jù)和寫入數(shù)據(jù)不同的情況下，進(jìn)行熔絲元件101的切斷。每一個位用位單元120中作為被切斷的位單元120，是熔絲元件101未切斷的位單元120，選擇前一級位單元120的熔絲元件101已經(jīng)被切斷的位單元。因此，僅輸入應(yīng)該寫入的數(shù)據(jù)，便自動地切斷合適的位單元120的熔絲元件101，完成追加寫入。
按上述進(jìn)行數(shù)據(jù)寫入的情況下的各個位單元120的狀態(tài)，和所述第三個實(shí)施例的半導(dǎo)體存儲裝置的情況一樣，讀出操作也同樣是通過RDC信號成為高電平而進(jìn)行。
(第五個實(shí)施例)在上述各個實(shí)施例中，示出了n位的數(shù)據(jù)被存儲、讀出的半導(dǎo)體存儲裝置的例子。同樣的數(shù)據(jù)位單元組可以設(shè)置多組，根據(jù)地址信號選擇性地存儲、讀出多個字的數(shù)據(jù)。
具體而言，如圖10所示，第五個實(shí)施例的半導(dǎo)體存儲裝置的存儲單元陣列1010中，設(shè)置了n個(n位)×m組能寫入三次的數(shù)據(jù)位單元組1011。每一組數(shù)據(jù)位單元組1011分別包括三個熔絲元件1001、“與”電路1002、讀出晶體管1003、1004以及寫入晶體管1005。
上述n個×m組數(shù)據(jù)位單元組1011中的哪一組數(shù)據(jù)位單元組1011被選擇出來，是根據(jù)由解碼電路1021得到的地址信號AX0-r的解碼結(jié)果進(jìn)行。使用上述n個×m組的數(shù)據(jù)位單元組1011中的哪一組數(shù)據(jù)位單元，則和第一個實(shí)施例、第二個實(shí)施例一樣，根據(jù)由單元組指定電路1031及解碼電路1032產(chǎn)生的選擇信號進(jìn)行選擇。換句話說，從上述解碼電路1032輸出的選擇信號和從解碼電路1021輸出的解碼信號被輸入到“與”電路1033、1034中，產(chǎn)生寫入信號WWL0、0或者是讀出信號RWL0、0等。這里，在該圖的例子中，示出了從外部輸入的寫入信號T0～T2作單元組指定電路1031內(nèi)的位單元的WT信號之例，但并不限于此，可以和第一個實(shí)施例、第二個實(shí)施例一樣，根據(jù)解碼電路1032的解碼結(jié)果自動地進(jìn)行選擇。
在讀出存儲數(shù)據(jù)的時候，從由上述讀出信號RWL0、0等選擇的位單元中通過讀出晶體管1003輸出到位線的電壓，通過例如由Y信號線驅(qū)動的(決定了激活、非激活)讀傳感器1022被放大到規(guī)定的電位，通過列IO電路1023被解碼、緩沖，作為讀出數(shù)據(jù)信號R0～Rn-1輸出。
在寫入數(shù)據(jù)的時候，由上述寫入信號WWL0、0等選擇的位單元的熔絲元件1001，根據(jù)經(jīng)由列IO電路1023輸入的寫入數(shù)據(jù)信號D0～Dn-1通過寫入晶體管1005流動的電流被切斷。
如上所述，通過將位單元陣列化，和第一個實(shí)施例、第二個實(shí)施例一樣，能夠?qū)懭肴螖?shù)據(jù)，同時能夠根據(jù)地址信號，選擇性地讀出m組的n位數(shù)據(jù)中的任一組。
補(bǔ)充說明一下，在上述各個實(shí)施例、下述變形例中所說明的構(gòu)成要素，可以在邏輯上可能的范圍內(nèi)進(jìn)行各種各樣的組合。具體而言，可以將第三個實(shí)施例、第四個實(shí)施例中所說明的、輸出對應(yīng)于熔絲元件101的切斷根數(shù)的數(shù)據(jù)的位單元120陣列化，而象第五個實(shí)施例那樣，根據(jù)地址信號讀出數(shù)據(jù)來。
在第一個實(shí)施例中，和第二個實(shí)施例一樣，可以將用于初始化的RDC信號只輸入到數(shù)據(jù)存儲單元組201a～201c中對應(yīng)于選擇信號211～214的數(shù)據(jù)存儲單元組中。
在第一個實(shí)施例和第二個實(shí)施例中示出的是以下例子。即作為生成輸入到比特單元100/110中的WT信號的元件，在第一個實(shí)施例中使用了傳輸門221等，在第二個實(shí)施例中使用了“與”電路321等。不僅如此，第一個實(shí)施例中可以使用“與”電路，第二個實(shí)施例中可以使用傳輸門。
示出的是當(dāng)寫入完了信號A成為高電平時單元組指定電路202內(nèi)的熔絲元件101被切斷之例，不僅如此，還可將寫入完了信號A固定到高電平上，或者是將WTC信號(或者寫入完了信號A)直接輸入到傳輸門222中，只有在使WTC信號成為高電平的時候才能夠切斷單元組指定電路202內(nèi)的熔絲元件101。寫入數(shù)據(jù)信號D0～Dn-1可以直接輸入到傳輸門221等中，只有在這些寫入數(shù)據(jù)信號D0～Dn-1被設(shè)定為高電平時才進(jìn)行寫入。
示出的是讀出數(shù)據(jù)信號R0～Rn-1和寫入數(shù)據(jù)信號D0～Dn-1分別設(shè)置的例子，但并不限于此，還可以使用根據(jù)WTC信號等切換到寫入數(shù)據(jù)信號線或者讀出數(shù)據(jù)信號線的兼用數(shù)據(jù)線等。
在如上所述數(shù)據(jù)存儲單元組201a～201c中數(shù)據(jù)被寫入的和被讀出的位單元組不同的情況下，若使其暫時為被讀出的狀態(tài)，便能可靠地防止不注意地將存儲內(nèi)容改寫錯了。但并不限于此，還可對相同的數(shù)據(jù)位單元組進(jìn)行寫入和讀出。在這種情況下，在是進(jìn)行使被切斷的熔絲元件101增加那樣的改寫時，不切換到新的數(shù)據(jù)位單元組201a～201c(與可改寫的次數(shù)無關(guān))，就能進(jìn)行改寫。象上述例子那樣，若改寫次數(shù)是3次，則在單元組指定電路202中只設(shè)置兩個位單元100即可。而且，讀出和寫入并非一定要使用相同的單元組指定電路202。
解碼電路203的結(jié)構(gòu)并不限于圖2等所示的結(jié)構(gòu)。特別是，因?yàn)閺膯卧M指定電路202的各個位單元100輸出的信號伴隨著熔絲元件101的切斷只反相一次，被輸入到解碼電路203的信號型式僅有四種情況，所以實(shí)際上能夠進(jìn)一步簡化。
如第二個實(shí)施例所示，在設(shè)置了連接在每一個位單元110的輸出上的鎖存電路331的情況下，位單元110內(nèi)不設(shè)置鎖存電路106，只設(shè)置反相器、緩沖器等即可。
在第三個實(shí)施例中，顯示的是使用位單元110，其輸出相互連接起來被輸入到T觸發(fā)器431(作為數(shù)據(jù))的例子，不僅如此，還可以例如使用位單元100，在“或”電路中將這些輸出合成并輸入。為了數(shù)一數(shù)熔絲元件101被切斷的位單元100等的個數(shù)，可以讓上述已合成的信號作為T觸發(fā)器431的時鐘信號輸入。
時鐘產(chǎn)生電路421并不限于圖6所示的結(jié)構(gòu)，例如既可以輸入與從“與”電路421c輸出的一樣的一個沖擊脈沖來代替RDC信號，又可以使用移位寄存器等，還可以不設(shè)置時鐘產(chǎn)生電路，分別輸入CLKa～CLKc等。
在第四個實(shí)施例中，示出的是同時進(jìn)行由“或”電路513判斷熔絲元件101是否切斷、由“與”電路511選擇被切斷的位單元120之例。不僅如此，由其中之任一方由第三個實(shí)施例那樣的從外部施加的信號決定也是可以的。
在第五個實(shí)施例中，示出的是設(shè)置了n個×m組的數(shù)據(jù)位單元組1011，輸出n位數(shù)據(jù)之例。不僅如此，被分割為比n位還小的位數(shù)的數(shù)據(jù)，可以例如由輸入到地址信號AX0-r以外的地址信號AY0-p進(jìn)行選擇。
例如，可以使含在第一個實(shí)施例的單元組指定電路202等中的位單元100的輸出能夠從半導(dǎo)體存儲裝置的外部進(jìn)行參考，從而能夠很容易地判斷進(jìn)行了多少次寫入。
象在美國專利5966339號說明書中所記載的那樣，為了使其輸出對應(yīng)于熔絲元件的切斷個數(shù)的數(shù)據(jù)，可以采用使多個位單元等的輸出輸入到一方的輸入信號被反相的“與”電路中來代替輸入到“異或”電路中。也就是說，如果例如兩個位單元中的熔絲元件的切斷順序決定了，便不需要考慮只有一方被切斷的狀態(tài)和只有另一方被切斷的狀態(tài)這兩種狀態(tài)了，故邏輯能夠比“異或”電路更簡單化。
工業(yè)實(shí)用性本發(fā)明所涉及的半導(dǎo)體存儲裝置，也就是具有所謂的OTP單元的半導(dǎo)體存儲裝置，在電路規(guī)模不大幅度地增加的情況下，具有能夠進(jìn)行多次改寫，能夠進(jìn)行所有位改寫、個別位改寫、矩陣型改寫等效果，作為使用被稱為OTP元件等存儲元件的非易失性存儲器等是非常有用的，該OTP元件能利用熔絲元件只進(jìn)行一次存儲信息的改寫。
權(quán)利要求
1.一種半導(dǎo)體存儲裝置，其特征在于包括多個數(shù)據(jù)存儲單元，僅能夠進(jìn)行依次數(shù)據(jù)寫入，和讀出選擇電路，具有只能夠?qū)懭胍淮螖?shù)據(jù)的選擇用存儲單元，根據(jù)已寫到該選擇用存儲單元的內(nèi)容選擇上述多個數(shù)據(jù)存儲單元中的任一個數(shù)據(jù)存儲單元，再根據(jù)已寫入的內(nèi)容將數(shù)據(jù)輸出到所選擇的數(shù)據(jù)存儲單元中。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲裝置，其特征在于所構(gòu)成的所述讀出選擇電路，選擇從所述多個數(shù)據(jù)存儲單元中輸出的信號中的任一個信號并輸出。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲裝置，其特征在于所構(gòu)成的所述讀出選擇電路，選擇所述多個數(shù)據(jù)存儲單元中的任一個數(shù)據(jù)存儲單元并讀出，提供信號。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲裝置，其特征在于進(jìn)一步包括寫入選擇電路，該寫入選擇電路具有只能夠進(jìn)行一次數(shù)據(jù)寫入的選擇用存儲單元，根據(jù)已寫到所述選擇用存儲單元的內(nèi)容選擇上述多個數(shù)據(jù)存儲單元中的任一個數(shù)據(jù)存儲單元并寫入數(shù)據(jù)。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體存儲裝置，其特征在于所述讀出選擇電路和所述寫入選擇電路兼用同一個所述選擇用存儲單元。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體存儲裝置，其特征在于所構(gòu)成的所述寫入選擇電路，選擇與由所述讀出選擇電路進(jìn)行讀出的數(shù)據(jù)存儲單元不同的數(shù)據(jù)存儲單元用來進(jìn)行寫入。
7.根據(jù)權(quán)利要求4所述的半導(dǎo)體存儲裝置，其特征在于設(shè)置了多個所述寫入選擇電路的選擇用存儲單元，所構(gòu)成的所述寫入選擇電路，根據(jù)已寫到所述選擇用存儲單元的內(nèi)容，不僅選擇進(jìn)行寫入的數(shù)據(jù)存儲單元，還選擇寫入選擇電路的選擇用存儲單元。
8.一種半導(dǎo)體存儲裝置，其特征在于包括數(shù)據(jù)存儲單元，僅能夠進(jìn)行一次數(shù)據(jù)寫入，寫入選擇電路，選擇所述多個數(shù)據(jù)存儲單元中的任一個數(shù)據(jù)存儲單元并寫入數(shù)據(jù)，讀出電路，對每一個包含對應(yīng)于所述數(shù)據(jù)存儲單元的數(shù)量的脈沖的脈沖信號的脈沖，具有根據(jù)有無對各個數(shù)據(jù)存儲單元進(jìn)行寫入而讓輸出信號反相的觸發(fā)電路，輸出對應(yīng)于所述多個數(shù)據(jù)存儲單元中進(jìn)行了寫入的數(shù)據(jù)存儲單元的個數(shù)的數(shù)據(jù)。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體存儲裝置，其特征在于所構(gòu)成的所述寫入選擇電路，在使從所述讀出電路輸出的數(shù)據(jù)不同的情況下，基于寫到所述數(shù)據(jù)存儲單元中的內(nèi)容選擇要寫入數(shù)據(jù)的數(shù)據(jù)存儲單元。
10.根據(jù)權(quán)利要求8所述的半導(dǎo)體存儲裝置，其特征在于所構(gòu)成的所述寫入選擇電路，在按規(guī)定的順序相鄰的數(shù)據(jù)存儲單元中的一個數(shù)據(jù)存儲單元是已經(jīng)寫入數(shù)據(jù)的數(shù)據(jù)存儲單元，另一個數(shù)據(jù)存儲單元是尚未寫入數(shù)據(jù)的數(shù)據(jù)存儲單元的情況下，選擇上述另一個數(shù)據(jù)存儲單元。
11.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲裝置，其特征在于上述多個數(shù)據(jù)存儲單元具有多組，能夠輸出規(guī)定位長的數(shù)據(jù)。
12.根據(jù)權(quán)利要求8所述的半導(dǎo)體存儲裝置，其特征在于上述多個數(shù)據(jù)存儲單元具有多組，能夠輸出規(guī)定位長的數(shù)據(jù)。
13.根據(jù)權(quán)利要求11所述的半導(dǎo)體存儲裝置，其特征在于所述規(guī)定位長的數(shù)據(jù)存儲單元，進(jìn)一步具有多組，組數(shù)和多個字?jǐn)?shù)一樣多，所述讀出選擇電路輸出對應(yīng)于地址信號的字?jǐn)?shù)據(jù)。
14.根據(jù)權(quán)利要求12所述的半導(dǎo)體存儲裝置，其特征在于所述規(guī)定位長的數(shù)據(jù)存儲單元，進(jìn)一步具有多組，組數(shù)和多個字?jǐn)?shù)一樣多，所述讀出選擇電路輸出對應(yīng)于地址信號的字?jǐn)?shù)據(jù)。
15.一種半導(dǎo)體存儲裝置，其特征在于包括多個數(shù)據(jù)存儲單元組，由多個分別僅能夠進(jìn)行一次數(shù)據(jù)寫入的數(shù)據(jù)存儲單元構(gòu)成，和讀出選擇電路，具有多個各自僅能夠進(jìn)行一次數(shù)據(jù)寫入的選擇用存儲單元和對所述多個選擇用存儲單元的輸出進(jìn)行解碼的解碼電路，根據(jù)所述解碼電路的輸出選擇所述多個數(shù)據(jù)存儲單元組中的任一個數(shù)據(jù)存儲單元組，根據(jù)已寫入到所選擇的數(shù)據(jù)存儲單元組的內(nèi)容輸出數(shù)據(jù)。
全文摘要
本發(fā)明公開了一種半導(dǎo)體存儲裝置。從解碼電路203輸出的選擇信號211～214根據(jù)單元組指定電路202中的位單元100中熔絲元件的切斷狀態(tài)選擇性地成為高電平。于是，任一個傳輸門221、223成為導(dǎo)通狀態(tài)，進(jìn)行數(shù)據(jù)的寫入、讀出的數(shù)據(jù)位單元組201a～201c被選擇。因此，通過依次切斷單元組指定電路202內(nèi)的熔絲元件，便能多次改寫存儲數(shù)據(jù)。結(jié)果是，本發(fā)明，能夠利用具有熔絲元件等僅能寫入一次的存儲元件進(jìn)行多次寫入，同時還能夠減小電路規(guī)模。
文檔編號G11C16/06GK1801388SQ200510123689
公開日2006年7月12日 申請日期2005年11月18日 優(yōu)先權(quán)日2004年11月26日
發(fā)明者白濱政則, 縣政志, 川崎利昭, 西原龍二 申請人:松下電器產(chǎn)業(yè)株式會社