專利名稱：半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置。
背景技術(shù)：
以往，作為半導(dǎo)體裝置的一例，已知有DRAM(Dynamic RandomAccess Memory)。這種DRAM例如公開在特開平8-339681號公報中。
在上述特開平8-339681號公報所公開的DRAM中，在數(shù)據(jù)的讀出時，為了對從存儲器單元的電容器向比特線讀出的、對應(yīng)于數(shù)據(jù)“1”的電位和參考電位的電位差比對應(yīng)于數(shù)據(jù)“0”的電位和參考電位的電位差還小的現(xiàn)象進行補償，通過同時升高對應(yīng)于比特線的數(shù)據(jù)“1”的電位和對應(yīng)于數(shù)據(jù)“0”的電位，從而使對應(yīng)于數(shù)據(jù)“1”的電位和參考電位的電位差與對應(yīng)于數(shù)據(jù)“0”的電位和參考電位的電位差相等。由此，在上述特開平8-339681號公報所公開的DRAM中，在通過讀出放大器(sense amplifier)判斷從存儲器單元向比特線讀出的數(shù)據(jù)時，使得經(jīng)由比特線而輸入到讀出放大器的、對應(yīng)于數(shù)據(jù)“1”的輸入電位和參考電位的電位差與經(jīng)由比特線而輸入到讀出放大器的、對應(yīng)于數(shù)據(jù)“0”的輸入電位和參考電位的電位差相等。
但是，在上述特開平8-339681號公報所公開的DRAM中，升高前的對應(yīng)于數(shù)據(jù)“1”的比特線的電位和對應(yīng)于數(shù)據(jù)“0”的比特線的電位的電位差與升高后的對應(yīng)于數(shù)據(jù)“1”的比特線的電位和對應(yīng)于數(shù)據(jù)“0”的比特線的電位的電位差相同，對應(yīng)于數(shù)據(jù)“1”的比特線的電位和對應(yīng)于數(shù)據(jù)“0”的比特線的電位的電位差在電位升高后不會變大。因此，隨著存儲器單元的電容器的細微化，通過使對應(yīng)于保持在電容器中的數(shù)據(jù)的電荷量減小，從而在對應(yīng)于數(shù)據(jù)“0”和數(shù)據(jù)“1”的比特線的電位(輸入電位)和參考電位的電位差變小的情況下，有產(chǎn)生判斷輸入電位比參考電位高還是低困難的情況這樣的問題。由此，存在判斷輸入電位比參考電位高還是低時的精度降低的問題。

發(fā)明內(nèi)容
本發(fā)明就是為了解決上述這種問題而做出的，本發(fā)明的一個目的是提供一種可以提高判斷規(guī)定的輸入電位比參考電位高還是低時的精度的半導(dǎo)體裝置。
為了實現(xiàn)上述目的，本發(fā)明的一個方面的半導(dǎo)體裝置具備導(dǎo)通(on)時的電容和截止(off)時的電容不同的第一電容機構(gòu)和第二電容機構(gòu)。并且，通過使第一電容機構(gòu)的一個電極的電位和第二電容機構(gòu)的一個電極的電位從第一電位變?yōu)榈诙娢唬瑥亩鴶U大輸入到第一電容機構(gòu)的另一電極的電位和輸入到第二電容機構(gòu)的另一電極的電位的電位差，以比較輸入到第一電容機構(gòu)的另一電極的電位和輸入到第二電容機構(gòu)的另一電極的電位。
在該一個方面的半導(dǎo)體裝置中，如上所述，通過構(gòu)成為使第一電容機構(gòu)的一個電極的電位和第二電容機構(gòu)的一個電極的電位從第一電位變?yōu)榈诙娢?，而擴大輸入到第一電容機構(gòu)的另一個電極的電位和輸入到第二電容機構(gòu)的另一個電極的電位的電位差，來比較輸入到第一電容機構(gòu)的另一電極的電位和輸入到第二電容機構(gòu)的另一電極的電位，從而可以在將規(guī)定的輸入電位輸入到第一電容機構(gòu)的另一電極，同時將參考電位輸入到第二電容機構(gòu)的另一電極的情況下，擴大規(guī)定的輸入電位和參考電位的電位差，以比較規(guī)定的輸入電位和參考電位。由此，與不擴大電位差來比較規(guī)定的輸入電位和參考電位的情況相比，可以更可靠地判斷規(guī)定的輸入電位比參考電位高還是低。由此，可以提高判斷規(guī)定的輸入電位比參考電位高還是低時的精度。
在上述一個方面的半導(dǎo)體裝置中，最好導(dǎo)通時的電容和截止時的電容不同的第一電容機構(gòu)和第二電容機構(gòu)包含作為電容器起作用的晶體管元件和晶體管元件之外的可切換導(dǎo)通狀態(tài)與截止?fàn)顟B(tài)的電容元件的其中之一。根據(jù)這種結(jié)構(gòu)，可以容易地得到導(dǎo)通時的電容和截止時的電容不同的第一電容機構(gòu)和第二電容機構(gòu)。
在上述一個方面的半導(dǎo)體裝置中，最好進一步具有判斷電路，其比較擴大了電位差后的第一電容機構(gòu)的另一電極的電位和第二電容機構(gòu)的另一電極的電位，來判斷第一電容機構(gòu)和第二電容機構(gòu)的其中一個的另一電極的電位比第一電容機構(gòu)和第二電容機構(gòu)的其中另一個的另一電極的電位高還是低。根據(jù)這種結(jié)構(gòu)，在將規(guī)定的輸入電位輸入到第一電容機構(gòu)的另一電極的同時，將參考電位輸入到第二電容機構(gòu)的另一電極的情況下，可以容易地通過判斷電路來判斷規(guī)定的輸入電位比參考電位高還是低。
該情況下，判斷電路也可包含讀出放大器，其在進一步放大了電位差被擴大后的第一電容機構(gòu)的另一電極的電位和第二電容機構(gòu)的另一電極的電位的電位差后，比較第一電容機構(gòu)的另一電極的電位和第二電容機構(gòu)的另一電極的電位，來判斷第一電容機構(gòu)和第二電容機構(gòu)的其中一個的另一電極的電位比第一電容機構(gòu)和第二電容機構(gòu)的其中另一個的另一電極的電位高還是低。根據(jù)該結(jié)構(gòu)，由于即使在輸入到第一電容機構(gòu)的另一電極的電位和輸入到第二電容機構(gòu)的另一電極的電位的電位差比讀出放大器的靈敏度還小的情況下，也將擴大了電位差后的第一電容機構(gòu)的另一電極的電位和第二電容機構(gòu)的另一電極的電位輸入到讀出放大器，所以可以容易地通過讀出放大器來判斷規(guī)定的輸入電位比參考電位高還是低。
在上述第一方面的半導(dǎo)體裝置中，最好第一電容機構(gòu)和第二電容機構(gòu)具有第一電容機構(gòu)的一個電極的電位和第二電容機構(gòu)的一個電極的電位為第一電位時為導(dǎo)通狀態(tài)，同時第一電容機構(gòu)的一個電極的電位和第二電容機構(gòu)的一個電極的電位為第二電位時為截止?fàn)顟B(tài)的、實質(zhì)上相同的閾值電壓；隨著使第一電容機構(gòu)的一個電極的電位和第二電容機構(gòu)的一個電極的電位從第一電位向第二電位以第一變化率變化，第一電容機構(gòu)的另一電極的電位和第二電容機構(gòu)的另一電極的電位以比第一變化率還小的第二變化率變化。另外，第一變化率不僅可以是線性，也可以是非線性的。根據(jù)這種結(jié)構(gòu)，隨著使第一電容機構(gòu)的一個電極的電位和第二電容機構(gòu)的一個電極的電位以第一變化率變化，在第一電容機構(gòu)的另一電極的電位和第二電容機構(gòu)的另一電極的電位以比第一變化率小的第二變化率變化時，在初始狀態(tài)中，輸入到第一電容機構(gòu)的另一電極的電位和一個電極的電位的電位差比輸入到第二電容機構(gòu)的另一電極的電位和一個電極的電位的電位差還小的情況下，首先將第一電容機構(gòu)的另一電極的電位和一個電極的電位的電位差的絕對值減小為第一電容機構(gòu)和第二電容機構(gòu)的實質(zhì)上相同的閾值電壓的絕對值以下后，延遲規(guī)定的期間，將第二電容機構(gòu)的另一電極的電位和一個電極的電位的電位差的絕對值減小為第二電容機構(gòu)和第一電容機構(gòu)的實質(zhì)上相同的閾值電壓的絕對值以下。這時，首先通過使第一電容機構(gòu)從導(dǎo)通狀態(tài)變?yōu)榻刂範(fàn)顟B(tài)，使第一電容機構(gòu)的另一電極的電位的第二變化率減小后，延遲規(guī)定的期間，使第二電容機構(gòu)從導(dǎo)通狀態(tài)變?yōu)榻刂範(fàn)顟B(tài)，從而減小第二電容機構(gòu)的另一電極的電位的第二變化率。由此，在第一電容機構(gòu)的另一電極的電位的第二變化率減小后，在規(guī)定的期間，使第二電容機構(gòu)的另一電極的電位的第二變化率比第一電容機構(gòu)的另一電極的電位的變化率還大，所以在該規(guī)定的期間中，可以使第一電容機構(gòu)的另一電極的電位和第二電容機構(gòu)的另一電極的電位的電位差擴大。
這時，最好隨著使第一電容機構(gòu)的一個電極的電位和第二電容機構(gòu)的一個電極的電位以第一變化率變化，通過使第一電容機構(gòu)的另一電極的電位和第一電容機構(gòu)的一個電極的電位的電位差的絕對值為第一電容機構(gòu)的閾值電壓的絕對值以下，第一電容機構(gòu)從導(dǎo)通狀態(tài)變?yōu)榻刂範(fàn)顟B(tài)，從而使第一電容機構(gòu)的另一電極電位的第二變化率減小，之后，延遲規(guī)定的時間，使第二電容機構(gòu)的另一電極的電位和第二電容機構(gòu)的一個電極的電位的電位差的絕對值為第二電容機構(gòu)的閾值電壓的絕對值以下，第二電容機構(gòu)從導(dǎo)通狀態(tài)變?yōu)榻刂範(fàn)顟B(tài)，從而使第二電容機構(gòu)的另一電極的電位的第二變化率減小。根據(jù)這種結(jié)構(gòu)，可以容易地隨著第一電容機構(gòu)的一個電極的電位和第二電容機構(gòu)的一個電極的電位以第一變化率變化，第一電容機構(gòu)的另一電極的電位和第二電容機構(gòu)的另一電極的電位以比第一變化率還小的第二變化率變化時，首先使第一電容機構(gòu)的另一電極的電位的第二變化率減小后，延遲規(guī)定的期間，而減小第二電容機構(gòu)的另一電極的電位的第二變化率。
在上述一個方面的半導(dǎo)體裝置中，最好隨著使第一電容機構(gòu)的一個電極的電位和第二電容機構(gòu)的一個電極的電位以第一變化率從第一電位變化為第二電位，通過使第一電容機構(gòu)和第二電容機構(gòu)的其中一個的一個電極的電位和另一電極的電位差的絕對值為對應(yīng)的第一電容機構(gòu)或第二電容機構(gòu)的閾值電壓的絕對值以下，第一電容機構(gòu)和第二電容機構(gòu)的其中之一變?yōu)榻刂範(fàn)顟B(tài)，從而使第一電容機構(gòu)和第二電容機構(gòu)的其中之一的另一電極的電位的第二變化率減小。根據(jù)這種結(jié)構(gòu)，在使第一電容機構(gòu)的一個電極的電位和第二電容機構(gòu)的一個電極的電位從第一電位變化為第二電位時，可以使第一電容機構(gòu)和第二電容機構(gòu)的其中一個的另一電極的電位的第二變化率減小，所以可以容易地擴大第一電容機構(gòu)的另一電極的電位和第二電容機構(gòu)的另一電極的電位的電位差。
在上述一個方面的半導(dǎo)體裝置中，最好進一步具有引導(dǎo)電路，其將以第一變化率從第一電位變?yōu)榈诙娢坏碾娢惠敵龅降谝浑娙輽C構(gòu)的一個電極和第二電容機構(gòu)的一個電極。根據(jù)這種結(jié)構(gòu)，可以容易地通過從引導(dǎo)電路輸出的電位，使第一電容機構(gòu)的一個電極的電位和第二電容機構(gòu)的一個電極的電位以第一變化率從第一電位向第二電位變化。
這時，最好引導(dǎo)電路包含第一晶體管，其具有與第一電容機構(gòu)和第二電容機構(gòu)的其中之一實質(zhì)上相同的閾值電壓；電壓變化機構(gòu)，其使第一晶體管的源極區(qū)域或漏極區(qū)域的電位降低或升高規(guī)定的電壓；第二晶體管，其用于使第一晶體管的源極區(qū)域或漏極區(qū)域的電位以第一變化率變化為第二電位；在第一電容機構(gòu)和第二電容機構(gòu)的其中之一的一個電極的電位為第一電位時，將與輸入到第一電容機構(gòu)和第二電容機構(gòu)的其中之一的另一電極的電位實質(zhì)上相同的電位輸入到第一晶體管的柵電極。根據(jù)這種結(jié)構(gòu)，通過將與輸入到第一電容機構(gòu)的另一電極的電位實質(zhì)上相同的電位輸入到具有與第一電容機構(gòu)實質(zhì)上相同的閾值電壓的第一晶體管的柵電極，從而可以將相對輸入到第一電容機構(gòu)的另一電極的電位，具有第一電容機構(gòu)的閾值電壓的電壓差的電位作為第一晶體管的源極區(qū)域或漏極區(qū)域的電位，同時，可以通過電壓變化機構(gòu)進一步使該第一晶體管的源極區(qū)域或漏極區(qū)域的電位變化規(guī)定的電壓后輸出。由此，可以從引導(dǎo)電路將相對輸入到第一電容機構(gòu)的另一電極的電位具有比第一電容機構(gòu)的閾值電壓大的電位差的電位作為第一電位輸出。另外，可以使該第一電位邊通過第二晶體管以第一變化率變?yōu)榈诙娢?，邊輸出。由此，可以從引?dǎo)電路輸出相對輸入到第一電容機構(gòu)的另一電極的電位，具有第一電容機構(gòu)的閾值電壓的電位差的第一電位，同時，可以輸出以第一變化率從該第一電位變?yōu)榈诙娢坏碾娢弧?br> 在上述具有電壓變化機構(gòu)的半導(dǎo)體裝置中，電壓變化機構(gòu)也可包含高電阻和晶體管的其中之一。根據(jù)這種結(jié)構(gòu)，可以容易地使第一晶體管的源極區(qū)域或漏極區(qū)域的電位降低或升高規(guī)定的電位。
在上述一個方面的半導(dǎo)體裝置中，最好具有包含第一電容機構(gòu)和第二電容機構(gòu)的多個電位差擴大電路；通過多個電位差擴大電路，來多次擴大輸入到第一電容機構(gòu)的另一個電極的電位和輸入到第二電容機構(gòu)的另一個電極的電位的電位差。根據(jù)這種結(jié)構(gòu)，可以進一步擴大輸入到第一電容機構(gòu)的另一電極的電位和輸入到第二電容機構(gòu)的另一電極的電位的電位差。由此，在將規(guī)定的輸入電位輸入到第一電容機構(gòu)的另一電極的同時，將參考電位輸入到第二電容機構(gòu)的另一電極的情況下，可以進一步提高判斷規(guī)定的輸入電位比參考電位高還是低時的精度。
這時，最好多個電位差擴大電路包含第一電位差擴大電路，其包含第一導(dǎo)電型的第一電容機構(gòu)與第二電容機構(gòu)；和第二電位差擴大電路，其包含第二導(dǎo)電型的第一電容機構(gòu)與第二電容機構(gòu)；將第一電位輸入到第一導(dǎo)電型的第一電容機構(gòu)的另一電極和第二導(dǎo)電型的第一電容機構(gòu)的另一電極，同時將第二電位輸入到第一導(dǎo)電型的第二電容機構(gòu)的另一電極和第二導(dǎo)電型的第二電容機構(gòu)的另一電極；在通過第一電位差擴大電路擴大了輸入到第一導(dǎo)電型的第一電容機構(gòu)的另一電極的第一電位和輸入到第一導(dǎo)電型的第二電容機構(gòu)的另一電極的第二電位的電位差后，通過第二電位差擴大電路來擴大第二導(dǎo)電型的第一電容機構(gòu)的另一電極的第一電位和第二導(dǎo)電型的第二電容機構(gòu)的另一電極的第二電位的電位差。根據(jù)這種結(jié)構(gòu)，在通過第一電位差擴大電路擴大了輸入到第一導(dǎo)電型的第一電容機構(gòu)的另一電極的電位和輸入到第一導(dǎo)電型的第二電容機構(gòu)的另一電極的電位的電位差后，可以通過第二電位差擴大電路進一步擴大與上述第一導(dǎo)電型的第一電容機構(gòu)的另一電極的電位有相同的電位的第二導(dǎo)電型的第一電容機構(gòu)的另一電極的電位和與第一導(dǎo)電型的第二電容機構(gòu)的另一電極的電位有相同的電位的第二導(dǎo)電型的第二電容機構(gòu)的另一電極的電位的電位差。由此，在將規(guī)定的輸入電位輸入到第一導(dǎo)電型的第一電容機構(gòu)的另一電極和第二導(dǎo)電型的第一電容的另一電極，同時，將參考電位輸入到第一導(dǎo)電型的第二電容機構(gòu)的另一電極和第二導(dǎo)電型的第二電容機構(gòu)的另一電極的情況下，可以容易地進一步擴大規(guī)定的輸入電位和參考電位的電位差。
在上述一個方面的半導(dǎo)體裝置中，最好第一電容機構(gòu)包含作為導(dǎo)通時的電容和截止時的電容不同的電容器起作用的第三晶體管；第一電容機構(gòu)的一個電極包含第三晶體管的源極區(qū)域和漏極區(qū)域的至少其中之一；第一電容機構(gòu)的另一電極包含第三晶體管的柵電極；第二電容機構(gòu)包含作為導(dǎo)通時的電容和截止時的電容不同的電容器起作用的第四晶體管；第二電容機構(gòu)的一個電極包含第四晶體管的源極區(qū)域和漏極區(qū)域的至少之一；第二電容機構(gòu)的另一電極包含第四晶體管的柵電極。根據(jù)這種結(jié)構(gòu)，在將規(guī)定的輸入電位輸入到第三晶體管的柵電極的同時，將參考電位輸入到第四晶體管的柵電極的情況下，通過使第三晶體管的源極和漏極區(qū)域的至少其中一個的電位和第四晶體管的源極和漏極區(qū)域的至少其中之一的電位從第一電位變?yōu)榈诙娢?，從而可以容易地擴大輸入到第三晶體管的柵電極的規(guī)定的輸入電位和輸入到第四晶體管的柵電極的參考電位的電位差。
在上述一個方面的半導(dǎo)體裝置中，最好第一電容機構(gòu)包含作為導(dǎo)通時的電容和截止時的電容不同的電容器起作用的第三晶體管；第一電容機構(gòu)的一個電極包含第三晶體管的柵電極；第一電容機構(gòu)的另一電極包含第三晶體管的源極區(qū)域和漏極區(qū)域的其中之一；第二電容機構(gòu)包含作為導(dǎo)通時的電容和截止時的電容不同的電容器起作用的第四晶體管；第二電容機構(gòu)的一個電極包含第四晶體管的柵電極；第二電容機構(gòu)的另一電極包含第四晶體管的源極區(qū)域和漏極區(qū)域的至少之一。根據(jù)這種結(jié)構(gòu)，在將規(guī)定的輸入電位輸入到第三晶體管的源極和漏極區(qū)域的至少其中之一的同時，將參考電位輸入到第四晶體管的源極和漏極區(qū)域的至少其中之一的情況下，通過使第三晶體管的柵電極電位和第四晶體管的柵電極電位從第一電位變?yōu)榈诙娢唬瑥亩梢匀菀椎財U大輸入到第三晶體管的源極和漏極區(qū)域的至少其中之一的規(guī)定的輸入電位和輸入到第四晶體管的源極和漏極區(qū)域的至少其中之一的參考電位的電位差。
在上述一個方面的半導(dǎo)體裝置，第一電容機構(gòu)也可包含作為導(dǎo)通時的電容和截止時的電容不同的電容器起作用的第三晶體管；第二電容機構(gòu)包含作為導(dǎo)通時的電容和截止時的電容不同的電容器起作用的第四晶體管；第三晶體管和第四晶體管的導(dǎo)通狀態(tài)的電容比截止?fàn)顟B(tài)的電容大。根據(jù)這種結(jié)構(gòu)，由于在第三晶體管和第四晶體管從導(dǎo)通狀態(tài)變?yōu)榻刂範(fàn)顟B(tài)時，可以減小電容，所以可以容易地減小電位的變化率。
這時，最好第三晶體管和第四晶體管具有比柵極長度還小的柵極寬度。根據(jù)這種結(jié)構(gòu)，由于可以進一步減小截止時的電容，所以可以進一步減小電位的變化率。由此，可以進一步擴大輸入到第三晶體管的規(guī)定的輸入電位和輸入到第四晶體管的參考電位的電位差。
在上述一個方面的半導(dǎo)體裝置中，最好進一步具有保持數(shù)據(jù)的存儲機構(gòu)和與存儲機構(gòu)相連的數(shù)據(jù)線；數(shù)據(jù)線連接到第一電容機構(gòu)和第二電容機構(gòu)的其中之一的另一電極上；在數(shù)據(jù)的讀出時，經(jīng)數(shù)據(jù)線將對應(yīng)于存儲機構(gòu)保持的數(shù)據(jù)的電位輸入到第一電容機構(gòu)和第二電容機構(gòu)的其中之一的另一電極，同時將參考電位輸入到另一個的另一電極。根據(jù)這種結(jié)構(gòu)，在數(shù)據(jù)的讀出時，通過使第一電容機構(gòu)的一個電極的電位和第二電位單元的一個電極的電位從第一電位變?yōu)榈诙娢?，可以擴大對應(yīng)于輸入到第一電容機構(gòu)的另一電極的存儲機構(gòu)保持的數(shù)據(jù)的電位和輸入到第二電容機構(gòu)的另一電極的參考電位的電位差，來進行比較。由此，可以使判斷對應(yīng)于存儲機構(gòu)保持的數(shù)據(jù)的電位比參考電位高還是低時的精度。
在具有上述存儲機構(gòu)的半導(dǎo)體裝置中，存儲機構(gòu)也可包含強電介質(zhì)電容器和電容器的其中之一。
在具有上述存儲機構(gòu)的半導(dǎo)體裝置中，最好進一步具有與存儲機構(gòu)相連的驅(qū)動線；在數(shù)據(jù)的讀出時，通過經(jīng)由驅(qū)動線將電壓脈沖施加到存儲機構(gòu)，從而在存儲機構(gòu)保持第一數(shù)據(jù)的情況下，將負電位從存儲機構(gòu)經(jīng)數(shù)據(jù)線輸入到第一電容機構(gòu)和第二電容機構(gòu)的其中之一的另一電極，在存儲機構(gòu)保持第二數(shù)據(jù)的情況下，將正電位從存儲機構(gòu)經(jīng)數(shù)據(jù)線輸入到第一電容機構(gòu)和第二電容機構(gòu)的其中之一的另一電極。根據(jù)這種結(jié)構(gòu)，在數(shù)據(jù)的讀出時，在存儲機構(gòu)保持第一數(shù)據(jù)的情況下，將負電位輸入到第一電容機構(gòu)的另一電極，在存儲機構(gòu)保持第二數(shù)據(jù)的情況下，將正電位輸入到第一電容機構(gòu)的另一電極，所以在比較對應(yīng)于輸入到第一電容機構(gòu)的另一電極的存儲機構(gòu)保持的數(shù)據(jù)的電位和輸入到第二電容機構(gòu)的另一電極的參考電位，來判斷對應(yīng)于存儲機構(gòu)保持的數(shù)據(jù)的電位比參考電位高還是低的情況下，可以將對應(yīng)于輸入到第一電容機構(gòu)的另一電極的存儲機構(gòu)保持的數(shù)據(jù)的電位和擴大輸入到第二電容機構(gòu)的另一電極的參考電位的電位差之前的初始狀態(tài)的參考電位設(shè)置為位于正電位和負電位之間的接地電位。由此，即使在數(shù)據(jù)的讀出時數(shù)據(jù)線上產(chǎn)生的電位有偏差時，也可容易地設(shè)置參考電位。另外，由于將參考電位設(shè)置為接地電位，所以可以將半導(dǎo)體裝置內(nèi)部一般使用的接地電位用作參考電位。由此，由于與將參考電位設(shè)置為接地電位之外的電位的情況不同，不需要另外設(shè)置生成參考電位用的電路，所以可以簡化半導(dǎo)體裝置的電路結(jié)構(gòu)。這時，存儲機構(gòu)也可包含具有設(shè)置在配置為彼此相交的字線和比特線之間的強電介質(zhì)膜的強電介質(zhì)電容器。


圖1是表示了本發(fā)明的第一實施方式的電位比較電路的結(jié)構(gòu)的電路圖；圖2是表示了圖1所示的第一實施方式的電位比較電路之引導(dǎo)信號產(chǎn)生電路的結(jié)構(gòu)的電路圖；圖3是說明本發(fā)明的第一實施方式的電位比較電路的動作用的電壓波形圖；圖4是表示了用于引導(dǎo)本發(fā)明的第一實施方式的電位比較電路的輸入電位和參考電位的晶體管的結(jié)構(gòu)的平面圖；圖5是表示了用于引導(dǎo)本發(fā)明的第一實施方式的電位比較電路的輸入電位和參考電位的晶體管的結(jié)構(gòu)的平面圖；圖6是說明在本發(fā)明的第一實施方式的電位比較電路中，用于引導(dǎo)輸入電位和參考電位的晶體管的柵極寬度比柵極長度大的情況下和小的情況下的各自的動作用的電壓波形圖；圖7是表示了本發(fā)明的第二實施方式的電位比較電路的結(jié)構(gòu)的電路圖；圖8是表示了圖7所示的第二實施方式的電位比較電路的引導(dǎo)信號產(chǎn)生電路的結(jié)構(gòu)的電路圖；
圖9是說明本發(fā)明的第二實施方式的電位比較電路的動作用的電壓波形圖；圖10是表示了本發(fā)明的第三實施方式的電位比較電路的結(jié)構(gòu)的電路圖；圖11是說明本發(fā)明的第三實施方式的電位比較電路的動作用的電壓波形圖；圖12是表示了本發(fā)明的第四實施方式的DRAM的結(jié)構(gòu)的電路圖；圖13是表示了圖12所示的第四實施方式的DRAM的引導(dǎo)信號產(chǎn)生電路的結(jié)構(gòu)的電路圖；圖14是說明本發(fā)明的第四實施方式的DRAM的動作用的電壓波形圖；圖15是說明本發(fā)明的第四實施方式的DRAM的動作用的電壓波形圖；圖16是表示了本發(fā)明的第五實施方式的1T1C型的強電介質(zhì)存儲器的結(jié)構(gòu)的電路圖；圖17是表示了圖16所示的第五實施方式的1T1C型的強電介質(zhì)存儲器的引導(dǎo)信號產(chǎn)生電路的結(jié)構(gòu)的電路圖；圖18是說明本發(fā)明的第五實施方式的1T1C型的強電介質(zhì)存儲器的動作用的電壓波形圖；圖19是表示了本發(fā)明的第五實施方式的1T1C型的強電介質(zhì)存儲器的強電介質(zhì)電容器的極化狀態(tài)的磁滯曲線圖；圖20是表示了本發(fā)明的第六實施方式的交叉點型的強電介質(zhì)存儲器的結(jié)構(gòu)的電路圖；圖21是說明本發(fā)明的第六實施方式的交叉點型的強電介質(zhì)存儲器的動作用的電壓波形圖；圖22是表示了本發(fā)明的第六實施方式的交叉點型的強電介質(zhì)存儲器的強電介質(zhì)電容器的極化狀態(tài)的磁滯曲線圖(hysteresis graph)；圖23是表示了本發(fā)明的第六實施方式的交叉點型的強電介質(zhì)存儲器的強電介質(zhì)電容器的極化狀態(tài)的磁滯曲線圖；圖24是表示了本發(fā)明的第六實施方式的交叉點型的強電介質(zhì)存儲器的強電介質(zhì)電容器的極化狀態(tài)的磁滯曲線圖；圖25是表示了用于引導(dǎo)本發(fā)明的輸入電位和參考電位的晶體管的結(jié)構(gòu)的平面圖；圖26是表示了用于本發(fā)明的變形例的輸入電位和參考電位的電容器的結(jié)構(gòu)的平面圖；圖27是沿著圖26所示的本發(fā)明的變形例的電容器的100-100線的截面圖。
具體實施例方式
下面，根據(jù)附圖來說明本發(fā)明的實施方式。
(第一實施方式)首先，參照圖1和圖2，來說明本發(fā)明的第一實施方式的電位比較電路的結(jié)構(gòu)。
基于該第一實施方式的電位比較電路1，如圖1所示，由4個n溝道晶體管Tr1～Tr4、讀出放大器2、引導(dǎo)信號產(chǎn)生電路3、驅(qū)動讀出放大器2的SAN電路6a和SAP電路6b構(gòu)成。另外，n溝道晶體管Tr1是本發(fā)明的“第一電容機構(gòu)”和“第三晶體管”的一例，n溝道晶體管Tr2是本發(fā)明的“第二電容機構(gòu)”和“第四晶體管”的一例。另外，n溝道晶體管Tr1和Tr2通過分別連接一對源極/漏極區(qū)域(源極區(qū)域或漏極區(qū)域)而作為電容器(電容)起作用。另外，n溝道晶體管Tr1和Tr2具有相同的閾值電壓Vt(約0.7V)。此外，在n溝道晶體管Tr1和Tr2的各自的一對源極/漏極區(qū)域上分別連接著引導(dǎo)信號產(chǎn)生電路3。
另外，將n溝道晶體管Tr1的柵極連接到n溝道晶體管Tr3的源極/漏極區(qū)域的一個和讀出放大器2。另外，將規(guī)定的輸入電壓Vin輸入到n溝道晶體管Tr3的源極/漏極區(qū)域的另一個，同時將時鐘信號Φ輸入到柵極。另外，將n溝道晶體管Tr2的柵極連接到n溝道晶體管Tr4的源極/漏極區(qū)域的一個和讀出放大器2。另外，將參考電位Vref輸入到n溝道晶體管Tr4的源極/漏極區(qū)域的另一個，同時與上述n溝道晶體管Tr3的柵極相同，將時鐘信號Φ輸入到柵極。
另外，讀出放大器2具有以下功能對輸入電位Vin和參考電位Vref的電位差被擴大后的電位差進行放大，同時比較電位差被放大后的輸入電位(Vinα)和參考電位(Vrefα)，并判斷輸入電位Vin比參考電位Vref高還是低。該讀出放大器2包含兩個n溝道晶體管Tr5和Tr6與兩個p溝道晶體管Tr7和Tr8。另外，交叉耦合連接由讀出放大器2的n溝道晶體管Tr5和p溝道晶體管Tr7構(gòu)成的CMOS反相器和由n溝道晶體管Tr6和p溝道晶體管Tr8構(gòu)成的CMOS反相器的輸入輸出。另外，向p溝道晶體管Tr7的源極/漏極區(qū)域的一個和p溝道晶體管Tr8的源極/漏極區(qū)域的一個之間的節(jié)點ND1輸入讀出放大器有效信號SAP。另外，向n溝道晶體管Tr5的源極/漏極區(qū)域的一個和n溝道晶體管Tr6的源極/漏極區(qū)域的一個之間的節(jié)點ND2輸入讀出放大器有效信號SAN。
此外，構(gòu)成為向p溝道晶體管Tr7的源極/漏極區(qū)域的另一個、p溝道晶體管Tr8的柵極、n溝道晶體管Tr5的源極/漏極區(qū)域的另一個和n溝道晶體管Tr6的柵極輸入被輸入到n溝道晶體管Tr1的柵極的節(jié)點ND3的電位。另外，構(gòu)成為向p溝道晶體管Tr8的源極/漏極區(qū)域的另一個、p溝道晶體管Tr7的柵極、n溝道晶體管Tr6的源極/漏極區(qū)域的另一個和n溝道晶體管Tr5的柵極輸入被輸入到n溝道晶體管Tr2的柵極的節(jié)點ND4的電位。另外，設(shè)置有分別向外部輸出通過讀出放大器2擴大了電位差后的輸入信號(Vinβ)和參考電位(Vrefβ)用的輸出線4和5。將該輸出線4連接到上述p溝道晶體管Tr7的源極/漏極區(qū)域的另一個、p溝道晶體管Tr8的柵極、n溝道晶體管Tr5的源極/漏極區(qū)域的另一個和n溝道晶體管Tr6的柵極。另外，將該輸出線5連接到上述p溝道晶體管Tr8的源極/漏極區(qū)域的另一個、p溝道晶體管Tr7的柵極、n溝道晶體管Tr6的源極/漏極區(qū)域的另一個和n溝道晶體管Tr5的柵極。
另外，如圖2所示，引導(dǎo)信號產(chǎn)生電路3包含n溝道晶體管Tr9、p溝道晶體管Tr10和高電阻7。此外，該n溝道晶體管Tr9是本發(fā)明的“第一晶體管”的一例，p溝道晶體管Tr10是本發(fā)明的“第二晶體管”的一例。另外，高電阻7是本發(fā)明的“電壓變化機構(gòu)”的一例。N溝道晶體管Tr9具有與上述n溝道晶體管Tr1和Tr2相同的閾值電壓Vt(約0.7V)。另外，與n溝道晶體管Tr2的柵極相同，向n溝道晶體管Tr9的柵極輸入?yún)⒖茧娢籚ref。另外，向n溝道晶體管Tr9的源極/漏極區(qū)域的一個輸入Vcc的電位，同時將另一個連接到高電阻7的一端。向高電阻7的另一端供給接地電位(GND)。再者，向p溝道晶體管Tr10的柵極輸入引導(dǎo)時鐘信號Bclk。另外，向p溝道晶體管Tr10的源極/漏極區(qū)域的一個輸入Vcc的電位，同時將源極/漏極區(qū)域的另一個連接到n溝道晶體管Tr9和高電阻7之間的節(jié)點ND5。構(gòu)成為從該節(jié)點ND5輸出引導(dǎo)信號，同時將所輸出的引導(dǎo)信號輸入到n溝道晶體管Tr1和Tr2(參照圖1)各自的一對源極/漏極區(qū)域。
接著，參考圖1～圖3來說明基于本發(fā)明的第一實施方式的電位比較電路的動作。
首先，在初始狀態(tài)中，通過將H電平的時鐘信號Φ輸入到n溝道晶體管Tr3和Tr4(參考圖1)的柵極，從而n溝道晶體管Tr3和Tr4分別變?yōu)閷?dǎo)通狀態(tài)。由此，節(jié)點ND3和ND4的電位分別變?yōu)檩斎腚娢籚in和參考電位Vref。另外，在該初始狀態(tài)中，作為參考電位Vref，輸入約1.5V的電位，同時作為輸入電位Vin，輸入比參考電位Vref(約1.5V)高約0.01V的約1.51V的電位。這時，輸入電位Vin和參考電位Vref的電位差VA約為0.01V。另外，向引導(dǎo)信號產(chǎn)生電路3(參照圖2)的n溝道晶體管Tr9的柵極輸入?yún)⒖茧娢籚ref(約1.5V)。由此，n溝道晶體管Tr9變?yōu)閷?dǎo)通狀態(tài)。另外，節(jié)點ND5的電位比參考電位Vref(約1.5V)降低n溝道晶體管Tr9的閾值電壓Vt(約0.7V)，同時通過高電阻7，進一步變?yōu)榻档土艘?guī)定的電壓Vα(約0.3V)的電位。即，n溝道晶體管Tr9和高電阻7之間的節(jié)點ND5的電位變?yōu)閂ref-Vt-Vα(約0.5V)。另外，在初始狀態(tài)中，將H電平的引導(dǎo)時鐘信號Bclk輸入到p溝道晶體管Tr10的柵極。由此，p溝道晶體管Tr10變?yōu)榻刂範(fàn)顟B(tài)。因此，在初始狀態(tài)下，從引導(dǎo)信號產(chǎn)生電路3輸出Vref-Vt-Vα(約0.5V)的電位的引導(dǎo)信號。將該引導(dǎo)信號輸入到n溝道晶體管Tr1和Tr2(參考圖1)各自一對的源極/柵極區(qū)域中。
另外，向n溝道晶體管Tr1的柵極輸入節(jié)點ND3的電位(Vin約1.51V)，同時向n溝道晶體管Tr2的柵極輸入節(jié)點ND4的電位(Vref約1.5V)。即，在初始狀態(tài)下，由于n溝道晶體管Tr1的柵極電位(Vin約1.51V)和源極/漏極區(qū)域的電位(Vref-Vt-Vα約0.5V)的電位差(Vgs＝約1.01V)比n溝道晶體管Tr1的閾值電壓Vt(約0.7V)還大，所以n溝道晶體管Tr1變?yōu)閷?dǎo)通狀態(tài)。另外，由于n溝道晶體管Tr2的柵極電位(Vref約1.5V)與源極/漏極區(qū)域的電位(Vref-Vt-Vα約0.5V)的電位差(Vgs＝約1.0V)比n溝道晶體管Tr2的閾值電壓Vt(約0.7V)還大，所以n溝道晶體管Tr2變?yōu)閷?dǎo)通狀態(tài)。而且，在n溝道晶體管Tr1和Tr2為導(dǎo)通狀態(tài)時，作為電容器起作用的n溝道晶體管Tr1和Tr2的柵極電容為在各自的柵極、源極/漏極區(qū)域和溝道區(qū)域之間存在的電容。之后，將L電平的時鐘信號Φ分別輸入到n溝道晶體管Tr3和Tr4的柵極。由此，n溝道晶體管Tr3和Tr4變?yōu)榻刂範(fàn)顟B(tài)。因此，節(jié)點ND3邊保持輸入電位Vin(約1.51V)，邊變?yōu)楦訝顟B(tài)，同時，節(jié)點ND4邊保持參考電位Vref(約1.5V)，邊變?yōu)楦訝顟B(tài)。
接著，在引導(dǎo)期間(參考圖3)中，使輸入到引導(dǎo)信號產(chǎn)生電路3(參考圖2)的p溝道晶體管Tr10的柵極的引導(dǎo)時鐘信號Bclk降低為L電平。由此，由于經(jīng)p溝道晶體管Tr10流過電流，所以從引導(dǎo)信號產(chǎn)生電路3輸出的引導(dǎo)信號的電位從Vref-Vt-Vα(約0.5V)緩慢升高。由此，n溝道晶體管Tr1和Tr2(參照圖1)的源極/漏極區(qū)域的電位也分別從Vref-Vt-Vα(約0.5V)緩慢升高。這時，通過作為電容器起作用的n溝道晶體管Tr1具有的柵極電容，被引導(dǎo)至輸入到n溝道晶體管Tr1的柵極的節(jié)點ND3的電位升高的方向，同時通過作為電容器起作用的n溝道晶體管Tr2具有的柵極電容，被引導(dǎo)至輸入n溝道晶體管Tr2的柵極的節(jié)點ND4的電位升高的方向。由此，節(jié)點ND3的電位和節(jié)點ND4的電位升高。
這時，引導(dǎo)信號的電位升高的變化率(升高的斜率)如圖3所示，比節(jié)點ND3的電位和節(jié)點ND4的電位升高的變化率(升高的斜率)大。這是因為輸入到n溝道晶體管Tr1和Tr2的源極/漏極區(qū)域的引導(dǎo)信號的電位升高時，通過將電荷從n溝道晶體管Tr1和Tr2的柵極電容分配到向在n溝道晶體管Tr1和Tr2的柵極電容之外存在的讀出放大器2的輸入電容和布線等的寄生電容，從而使節(jié)點ND3的電位升高的變化率和節(jié)點ND4的電位升高的變化率變得比引導(dǎo)信號的電位升高的變化率更小。并且，隨著通過使引導(dǎo)信號的電位升高的變化率比節(jié)點ND3和ND4的電位升高的變化率大，引導(dǎo)信號的電位和節(jié)點ND3與節(jié)點ND4的電位升高，引導(dǎo)信號的電位和節(jié)點ND3與ND4的電位的電位差減小。并且，通過在規(guī)定的定時下，使節(jié)點ND4的電位和引導(dǎo)信號的電位的電位差減小為n溝道晶體管Tr2的閾值電壓Vt(約0.7V)以下，n溝道晶體管Tr2變?yōu)榻刂範(fàn)顟B(tài)。由此，作為電容器起作用的n溝道晶體管Tr2的柵極和源極/漏極之間的電容急劇減小。即，由于在n溝道晶體管Tr2變?yōu)榻刂範(fàn)顟B(tài)的情況下，n溝道晶體管Tr2的柵極下的溝道區(qū)域部分的電容消失，所以作為電容器起作用的n溝道晶體管Tr2中的柵極和源極/漏極之間的電容大致僅為柵極和源極/漏極區(qū)域重疊的一點點區(qū)域部分的電容。由此，n溝道晶體管Tr2的柵極和源極/漏極之間的電容急劇減小。另外，n溝道晶體管Tr2的柵極部分的電容為n溝道晶體管Tr2的柵極和基板(溝道區(qū)域部分)之間的電容。因此，節(jié)點ND4的電位升高的變化率(升高的斜率)減小。
并且，在第一實施方式中，在節(jié)點ND4的電位升高的變化率減小后，延遲規(guī)定的期間后，節(jié)點ND3的電位和引導(dǎo)信號的電位的電位差減小為n溝道晶體管Tr1的閾值電壓Vt(約0.7V)以下。由此，由于n溝道晶體管Tr1為截止?fàn)顟B(tài)，所以與上述的節(jié)點ND4的情況相同，節(jié)點ND3的電位升高變化率(升高的斜率)減小。并且，升高的變化率減小后的節(jié)點ND3的電位升高的變化率與上述升高的變化率減小后的節(jié)點ND4的電位升高的變化率相同。因此，節(jié)點ND4的電位升高變化率減小后，到節(jié)點ND3的電位升高的變化率減小為止的規(guī)定期間，節(jié)點ND3的電位升高變化率比節(jié)點ND4的電位升高變化率大。由此，在該規(guī)定的期間中，擴大了節(jié)點ND3的電位和節(jié)點ND4的電位的電位差。因此，將引導(dǎo)期間結(jié)束后的節(jié)點ND3的電位和節(jié)點ND4的電位的電位差VB(約0.05V)擴大為初始狀態(tài)中的節(jié)點ND3的電位(約1.51V)和節(jié)點ND4的電位(約1.5V)的電位差VA(約0.01V)的約幾倍(約5倍)。該電位差的擴大根據(jù)節(jié)點ND3的電容和n溝道晶體管Tr1的柵極電容的比變化。
接著，在初始狀態(tài)中，在作為輸入電位Vin，輸入了比參考電位Vref(約1.5V)還低約0.01V的約1.49V的電位的情況下，輸入電位Vin和參考電位Vref的電位差VA為約0.01V。這時，如圖3所示，隨著引導(dǎo)信號的電位從Vref-Vt-Vα(約0.5V)升高為Vcc(約3V)，在節(jié)點ND3的電位和節(jié)點ND4的電位以比引導(dǎo)信號的電位升高的變化率小的升高變化率升高時，在節(jié)點ND3的電位和引導(dǎo)信號的電位的電位差在規(guī)定的定時內(nèi)減小為n溝道晶體管Tr1的閾值電壓Vt(約0.7V)以下后，延遲規(guī)定的期間后，節(jié)點ND4的電位和引導(dǎo)信號的電位的電位差減小為n溝道晶體管Tr2的閾值電壓Vt(約0.7V)以下。這時，由于n溝道晶體管Tr1在規(guī)定的定時內(nèi)變?yōu)榻刂範(fàn)顟B(tài)后，延遲規(guī)定的期間，n溝道晶體管Tr2變?yōu)榻刂範(fàn)顟B(tài)，所以在節(jié)點ND3的電位升高的變化率在規(guī)定的定時內(nèi)減小后，延遲規(guī)定的期間，節(jié)點ND4的電位升高的變化率減小。另外，通過n溝道晶體管Tr1和Tr2變?yōu)榻刂範(fàn)顟B(tài)，節(jié)點ND3和ND4的電位升高的變化率減小時的動作，與作為上述輸入電位Vin而輸入了比參考電位Vref高一些的電位來的情況下的動作相同。并且，在節(jié)點ND3的電位升高的變化率減小后，到節(jié)點ND4的電位升高的變化率減小為止的規(guī)定的期間，節(jié)點ND4的電位升高的變化率比節(jié)點ND3的電位升高的變化率大。由此，在該規(guī)定的期間中，擴大了節(jié)點ND4的電位和節(jié)點ND3的電位的電位差。因此，將引導(dǎo)期間結(jié)束后的節(jié)點ND4的電位和節(jié)點ND3的電位的電位差VB(約0.05V)擴大為初始狀態(tài)中的節(jié)點ND4的電位和節(jié)點ND3的電位的電位差VA(約0.01V)的約幾倍(約5倍)。
另外，通過上述n溝道晶體管Tr1和Tr2截止，節(jié)點ND3和ND4的電位升高的變化率(升高的斜率)怎么減小，根據(jù)n溝道晶體管Tr1和Tr2中柵極和源極/漏極區(qū)域重疊的區(qū)域大小變化。例如，在如圖4所示，n溝道晶體管Tr1(Tr2)的柵極寬度(GW)比柵極長度(GL)大的情況下，與如圖5所示，n溝道晶體管Tr1(Tr2)的柵極寬度(GW)比柵極長度(GL)小的情況相比，柵極與源極/漏極區(qū)域重疊的區(qū)域A變大。由此，在n溝道晶體管Tr1(Tr2)的柵極寬度(GW)比柵極長度(GL)大的情況下，與n溝道晶體管Tr1(Tr2)的柵極寬度(GW)比柵極長度(GL)小的情況相比，由柵極與源極/漏極區(qū)域重疊的區(qū)域A引起的電容變大。因此，如圖6所示，在n溝道晶體管Tr1(Tr2)的柵極寬度(GW)比柵極長度(GL)小的情況下，與柵極寬度(GW)比柵極長度(GL)大的情況相比，節(jié)點ND3(ND4)的電位升高的變化率(升高的斜率)減小得更多。由此，在n溝道晶體管Tr1(Tr2)的柵極寬度(GW)比柵極長度(GL)小的情況下，如圖6所示，與柵極寬度(GW)比柵極長度(GL)大的情況相比，擴大了電壓差后的節(jié)點ND3和節(jié)點ND4的電位差變大。即，若n溝道晶體管Tr1和Tr2中，若將柵極寬度(GW)形成得比柵極長度小，則可以進一步擴大輸入到節(jié)點ND3的輸入電位Vin和輸入到節(jié)點ND4的參考電位Vref的電位差。但是，若柵極長度(GL)過大，則由于源極-漏極間的電阻成分大，所以作為n溝道晶體管Tr1和Tr2的電容的響應(yīng)性變差。
并且，在擴大了節(jié)點ND3的電位(Vin)和節(jié)點ND4的電位(Vref)的電位差后，通過由讀出放大器2(參照圖1)來比較節(jié)點ND3的電位(Vinα)和節(jié)點ND4的電位(Vrefα)，從而進一步擴大(放大)節(jié)點ND3的電位(Vinα)和節(jié)點ND4的電位(Vrefα)的電位差，同時判斷節(jié)點ND3的電位(Vin)比節(jié)點ND4的電位(Vref)高還是低。這時，通過有效化讀出放大器，從而在節(jié)點ND3的電位(Vinα)比節(jié)點ND4的電位(Vrefα)高的情況下，讀出放大器2的n溝道晶體管Tr6和p溝道晶體管Tr7變?yōu)閷?dǎo)通狀態(tài)，同時，n溝道晶體管Tr5和p溝道晶體管Tr8變?yōu)榻刂範(fàn)顟B(tài)。由此，在將Vcc(約3V)電位的讀出放大器有效化信號SAP經(jīng)p溝道晶體管Tr7供給到輸出線4的同時，將接地電位(GND0V)的讀出放大器有效化信號SAN經(jīng)n溝道晶體管Tr6供給到輸出線5。另一方面，在節(jié)點ND3的電位(Vinα)比節(jié)點ND4的電位(Vrefα)低的情況下，讀出放大器2的n溝道晶體管Tr5和p溝道晶體管Tr8變?yōu)閷?dǎo)通狀態(tài)，同時n溝道晶體管Tr6和p溝道晶體管Tr7變?yōu)榻刂範(fàn)顟B(tài)。由此，在將Vcc(約3V)電位的讀出放大器有效化信號SAP經(jīng)p溝道晶體管Tr8供給到輸出線5的同時，將接地電位(GND0V)的讀出放大器有效化信號SAN經(jīng)n溝道晶體管Tr5供給到輸出線4。即，在輸入電位Vin比參考電位Vref高的情況下，從輸出線4輸出Vcc(約3V)的電位，同時從輸出線5輸出接地電位(GND0V)。另一方面，在輸入電位Vin比參考電位Vref低的情況下，從輸出線4輸出接地電位(GND0V)的同時，從輸出線5輸出Vcc(約3V)的電位。如上這樣，判斷輸入電位Vin(節(jié)點ND3的電位)比參考電位Vref(接地ND4的電位)高還是低。
在第一實施方式中，如上所述，通過將作為電容器起作用的n溝道晶體管Tr1的一對源極/漏極區(qū)域的電位和作為電容器起作用的n溝道晶體管Tr2的一對源極/漏極區(qū)域的電位從Vref-Vt-Vα升高到Vcc，擴大了輸入到n溝道晶體管Tr1的柵極的輸入電位Vin和輸入到n溝道晶體管Tr2的柵極的參考電位Vref的電位差。之后，通過由讀出放大器2比較輸入電位Vinα和參考電位Vrefα，來判斷輸入電位Vin比參考電位Vref大還是小。由此，與不擴大電位差，而由讀出放大器2來比較輸入電位Vin和參考電位Vref的情況相比，在本申請中，可以更可靠地判斷輸入電位Vin比參考電位Vref高還是低。由此，可以提高判斷輸入電位Vin比參考電位Vref高還是低時的精度。另外，由于在輸入到n溝道晶體管Tr1的柵極的輸入電位Vin和輸入到n溝道晶體管Tr2的柵極的參考電位Vref的電位差比讀出放大器2的靈敏度小的情況下，將擴大了電位差后的輸入電位Vinα和參考電位Vrefα輸入到讀出放大器2，所以可以容易地通過讀出放大器2來判斷輸入電位Vin比參考電位Vref高還是低。
(第二實施方式)下面，參照圖7，來說明第二實施方式的電位比較電路的結(jié)構(gòu)。
在該第二實施方式的電位比較電路11中，與上述第一實施方式的電位比較電路1不同，作為輸入了引導(dǎo)信號的電容器起作用的兩個晶體管由p溝道晶體管構(gòu)成。具體的，第二實施方式的電位比較電路11如圖7所示，由兩個p溝道晶體管Tr11和Tr12、兩個n溝道晶體管Tr3和Tr4、讀出放大器2、引導(dǎo)信號產(chǎn)生電路13、SAN電路6a和SAP電路6b構(gòu)成。另外，p溝道晶體管Tr11是本發(fā)明的“第一電容機構(gòu)”和“第三晶體管”的一例，p溝道晶體管Tr12是本發(fā)明的“第二電容機構(gòu)”和“第四晶體管”的一例。另外，p溝道晶體管Tr11和Tr12分別通過連接一對源極/漏極區(qū)域，而作為電容器(電容)起作用。另外，p溝道晶體管Tr11和Tr12具有同一閾值電壓Vt。另外，分別將引導(dǎo)信號產(chǎn)生電路13連接到p溝道晶體管Tr11和Tr12各自的一對源極/漏極區(qū)域。另外，p溝道晶體管Tr11的柵極連接到n溝道晶體管Tr3的源極/漏極區(qū)域的一個和讀出放大器2。另外，將p溝道晶體管Tr12的柵極連接到n溝道晶體管Tr4的源極/漏極區(qū)域的一個和讀出放大器2。另外，引導(dǎo)信號產(chǎn)生電路13如圖8所示，具有切換了在上述第一實施方式的引導(dǎo)信號產(chǎn)生電路3(參考圖2)中供給的Vcc的電位和接地電位(GND)的結(jié)構(gòu)。另外，在將圖2所示的第一實施方式的n溝道晶體管Tr9改變?yōu)閜溝道晶體管Tr9a的同時，將圖2所示的第一實施方式的p溝道晶體管Tr10改變?yōu)閚溝道晶體管Tr10a。而且，該p溝道晶體管Tr9a是本發(fā)明的“第一晶體管”的一例，n溝道晶體管Tr10a是本發(fā)明的“第二晶體管”的一例。第二實 施方式的電位比較電路11的上述之外的結(jié)構(gòu)與上述第一實施方式的電位比較電路1的結(jié)構(gòu)相同。
下面，參照圖7～圖9，來說明第二實施方式的電位比較電路的動作。
在該第二實施方式的電位比較電路11中，與上述第一實施方式不同，隨著使引導(dǎo)信號的電位降低，輸入電位Vin和參考電位Vref降低，同時使輸入電位Vin和參考電位Vref的電位差擴大。具體的，在初始狀態(tài)中，通過將H電平的時鐘信號Φ輸入到n溝道晶體管Tr3和Tr4(參考圖7)的柵極，從而n溝道晶體管Tr3和Tr4分別變?yōu)閷?dǎo)通狀態(tài)。由此，節(jié)點ND3和ND4的電位分別變?yōu)檩斎腚娢籚in和參考電位Vref。另外，在該初始狀態(tài)中，作為輸入電位Vin，輸入了比參考電位Vref高一些的電位。將這時的輸入電位Vin和參考電位Vref的電位差設(shè)為VA。另外，將參考電位Vref輸入到引導(dǎo)信號產(chǎn)生電路13(參考圖8)的p溝道晶體管Tr9a的柵極。由此，p溝道晶體管Tr9a變?yōu)閷?dǎo)通狀態(tài)。另外，使p溝道晶體管Tr9a和高電阻7之間的節(jié)點ND5的電位從參考電位Vref升高了p溝道晶體管Tr9a的閾值電壓|Vt|的同時，通過高電阻7，變?yōu)檫M一步升高了規(guī)定的電壓Vα的電位。即，節(jié)點ND5的電位變?yōu)閂ref-Vt+Vα(Vt＜0)。另外，在初始狀態(tài)下，將L電平的引導(dǎo)時鐘信號Bclk輸入到n溝道晶體管Tr10a的柵極。由此，n溝道晶體管Tr10a變?yōu)榻刂範(fàn)顟B(tài)。因此，在初始狀態(tài)下，從引導(dǎo)信號產(chǎn)生電路13輸出了Vref-Vt+Vα的電位的引導(dǎo)信號。將該引導(dǎo)信號輸入到p溝道晶體管Tr11和Tr12(參照圖7)的各自的一對源極/漏極區(qū)域。
另外，在將節(jié)點ND3的電位(Vin)輸入到p溝道晶體管Tr11的柵極，同時，將節(jié)點ND4的電位(Vref)輸入到p溝道晶體管Tr12的柵極。并且，在初始狀態(tài)下，p溝道晶體管Tr11的柵極電位(Vin)和源極/漏極區(qū)域的電位(Vref-Vt+Vα)的電位差(|Vgs|)比p溝道晶體管Tr11的閾值電壓|Vt|大。由此，p溝道晶體管Tr11變?yōu)閷?dǎo)通狀態(tài)。另外，p溝道晶體管Tr12的柵極電位(Vref)和源極/漏極區(qū)域的電位(Vref-Vt+Vα)的電位差(Vgs)比p溝道晶體管Tr12的閾值電壓|Vt|大。由此，p溝道晶體管Tr12變?yōu)閷?dǎo)通狀態(tài)。并且，將L電平的時鐘信號Φ分別輸入到n溝道晶體管Tr3和Tr4的柵極。由此，n溝道晶體管Tr3和Tr4變?yōu)榻刂範(fàn)顟B(tài)。因此，節(jié)點ND3邊保持輸入電位Vin，邊變?yōu)楦訝顟B(tài)，同時，節(jié)點ND4邊保持參考電位Vref，邊變?yōu)楦訝顟B(tài)。
接著，在引導(dǎo)期間中，使輸入到引導(dǎo)信號產(chǎn)生電路13(參考圖8)的n溝道晶體管Tr10a的柵極的引導(dǎo)時鐘信號Bclk變?yōu)镠電平。隨之，由于經(jīng)n溝道晶體管Tr10a流過電流，所以從引導(dǎo)信號產(chǎn)生電路13輸出的引導(dǎo)信號的電位從Vref-Vt+Vα緩慢降低。由此，p溝道晶體管Tr11和Tr12(參考圖7)的源極/漏極區(qū)域的電位也分別從Vref-Vt+Vα緩慢降低。這時，通過作為電容器起作用的p溝道晶體管Tr11具有的柵極電容，被引導(dǎo)至輸入到p溝道晶體管Tr11的柵極的節(jié)點ND3的電位降低的方向，同時，通過作為電容器起作用的p溝道晶體管Tr12具有的柵極電容，被引導(dǎo)至輸入到p溝道晶體管Tr12的柵極的節(jié)點ND4的電位降低的方向。由此，降低了節(jié)點ND3的電位和節(jié)點ND4的電位。
另外，這時，引導(dǎo)信號的電位降低的變化率(降低的斜率)如圖9所示，比節(jié)點ND3的電位和節(jié)點ND4的電位降低的變化率(降低的斜率)大。其與上述第一實施方式相同，基于通過p溝道晶體管Tr11和Tr12的柵極電容，引導(dǎo)了節(jié)點ND3的電位和ND4的電位時，將電荷從p溝道晶體管Tr11和Tr12的柵極電容分配到讀出放大器2的輸入電容和布線電容等。并且，隨著通過使引導(dǎo)信號的電位降低的變化率比節(jié)點ND3和ND4的電位降低變化率大，引導(dǎo)信號的電位和節(jié)點ND3與ND4的電位降低，引導(dǎo)信號的電位和節(jié)點ND3與ND4的電位的電位差減小。并且，在規(guī)定的定時內(nèi)，通過將節(jié)點ND3的電位和引導(dǎo)信號的電位的電位差減小為p溝道晶體管Tr11的閾值電壓|Vt|以下，p溝道晶體管Tr11變?yōu)榻刂範(fàn)顟B(tài)。由此，作為電容器起作用的p溝道晶體管Tr11的柵極和源極/漏極之間的電容急劇減小。因此，節(jié)點ND3的電位降低的變化率(降低的斜率)減小。
并且，在第二實施方式中，在節(jié)點ND3的電位降低的變化率減小后，延遲規(guī)定的期間，將節(jié)點ND4的電位和引導(dǎo)信號的電位的電位差減小為p溝道晶體管Tr12的閾值電壓|Vt|以下。由此，由于p溝道晶體管Tr12為截止?fàn)顟B(tài)，所以與上述的節(jié)點ND3的情況相同，節(jié)點ND4的電位降低的變化率(降低的斜率)減小。并且，降低的變化率減小后的節(jié)點ND4的電位降低的變化率與上述降低的變化率減小后的節(jié)點ND3的電位降低的變化率相同。因此，在節(jié)點ND3的電位降低的變化率減小后，到節(jié)點ND4的電位降低的變化率減小為止的規(guī)定的期間，節(jié)點ND4的電位降低的變化率比節(jié)點ND3的電位降低的變化率大。由此，在該規(guī)定的期間中，擴大了節(jié)點ND3的電位和節(jié)點ND4的電位的電位差。因此，將引導(dǎo)期間結(jié)束后的節(jié)點ND3的電位和節(jié)點ND4的電位的電位差VB擴大為初始狀態(tài)中的節(jié)點ND3的電位和節(jié)點ND4的電位的電位差VA的約幾倍。
另外，在初始狀態(tài)中，在作為輸入電位Vin，輸入了比參考電位Vref低一些的電位的情況下，隨著使引導(dǎo)信號的電位從Vref-Vt+Vα(Vt＜0)降低，在節(jié)點ND3的電位和節(jié)點ND4的電位以比引導(dǎo)信號的電位降低的變化率小的低變化率降低時，在節(jié)點ND4的電位和引導(dǎo)信號的電位的電位差在規(guī)定的定時內(nèi)減小為p溝道晶體管Tr12的閾值電壓|Vt|以下后，延遲規(guī)定的期間后，將節(jié)點ND3的電位和引導(dǎo)信號的電位的電位差減小為p溝道晶體管Tr11的閾值電壓|Vt|以下。這時，由于在p溝道晶體管Tr12在規(guī)定的定時內(nèi)變?yōu)榻刂範(fàn)顟B(tài)后，延遲規(guī)定的期間，p溝道晶體管Tr11變?yōu)榻刂範(fàn)顟B(tài)，所以，在節(jié)點ND4的電位降低變化率在規(guī)定的定時內(nèi)減小后，延遲規(guī)定的期間，節(jié)點ND3的電位降低的變化率減小。另外，通過使p溝道晶體管Tr11和Tr12變?yōu)榻刂範(fàn)顟B(tài)，節(jié)點ND3和ND4的電位降低的變化率減小時的動作與作為上述輸入電位Vin輸入了比參考電位Vref高一些的電位的情況下的動作相同。并且，節(jié)點ND4的電位降低的變化率減小后，到節(jié)點ND3的電位降低的變化率減小為止的規(guī)定期間中，節(jié)點ND3的電位降低的變化率比節(jié)點ND4的電位降低的變化率大。由此，在該規(guī)定的期間中，擴大了節(jié)點ND4的電位和節(jié)點ND3的電位的電位差。因此，將引導(dǎo)期間結(jié)束后的節(jié)點ND4的電位和節(jié)點ND3的電位的電位差VB擴大為初始狀態(tài)中的節(jié)點ND4的電位(Vref)和節(jié)點ND3的電位(Vin)的電位差VA的約幾倍。
并且，在擴大了節(jié)點ND3的電位和節(jié)點ND4的電位的電位差后，通過由讀出放大器2(參照圖7)來比較節(jié)點ND3的電位和節(jié)點ND4的電位，進一步擴大(放大)了節(jié)點ND3的電位和節(jié)點ND4的電位的電位差，同時，判斷節(jié)點ND3的電位比節(jié)點ND4的電位高還是低。這時的讀出放大器2的動作與圖1所示的上述第一實施方式的電位比較電路1的讀出放大器2的動作相同。
在第二實施方式中，如上那樣，通過使作為電容器起作用的p溝道晶體管Tr11的一對源極/漏極區(qū)域的電位和作為電容器起作用的p溝道晶體管Tr12的一對源極/漏極區(qū)域的電位從Vref-Vt+Vα(Vt＜0)降低，從而使輸入到p溝道晶體管Tr11的柵極的輸入電位Vin和輸入到p溝道晶體管Tr12的柵極的參考電位Vref的電位差擴大。之后，通過由讀出放大器2比較輸入電位(Vinα)和參考電位(Vrefα)，來判斷輸入電位(Vin)比參考電位(Vref)大還是小。由此，與不擴大電位差而通過讀出放大器2來比較輸入電位Vin和參考電位Vref的情況相比，在本申請中，可以更可靠地判斷輸入電位Vin比參考電位Vref高還是低。由此，可以提高判斷輸入電位Vin比參考電位Vref高還是低時的精度。另外，在輸入到p溝道晶體管Tr11的柵極的輸入電位Vin和輸入到p溝道晶體管Tr12的柵極的參考電位Vref的電位差比讀出放大器2的靈敏度小的情況下，還將擴大了電位差后的輸入電位(Vinα)和參考電位(Vrefα)輸入到讀出放大器2，所以可以容易地通過讀出放大器2判斷輸入電位Vin比參考電位Vref高還是低。而且，在該第二實施方式的說明中，將p溝道晶體管Tr11和Tr12的柵極和源極/漏極區(qū)域的電位差|Vgs|加上絕對值來進行了說明，但是在其電位差Vgs為正值且為|Vt|以上的情況下，p溝道晶體管Tr11和Tr12為截止?fàn)顟B(tài)。
(第三實施方式)接著，參照圖10，來說明第三實施方式的電位比較電路的結(jié)構(gòu)。
該第三實施方式的電位比較電路21與上述第一實施方式的電位比較電路1不同，構(gòu)成為在使輸入電位Vin和參考電位Vref升高的同時，使輸入電位Vin和參考電位Vref的電位差擴大后，降低電位差擴大后的輸入電位(Vinα)和參考電位(Vrefα)，同時，進一步擴大輸入電位(Vinα)和參考電位(Vrefα)的電位差。具體的，第三實施方式的電位比較電路21如圖10所示，由n溝道晶體管Tr1～Tr4、p溝道晶體管Tr11和Tr12、讀出放大器2、引導(dǎo)信號產(chǎn)生電路3、引導(dǎo)信號產(chǎn)生電路部13a、SAN電路6a和SAP電路6b構(gòu)成。另外，n溝道晶體管Tr1和p溝道晶體管Tr11的柵極分別連接到n溝道晶體管Tr3的源極/漏極區(qū)域的一個和讀出放大器2。即，n溝道晶體管Tr1和p溝道晶體管Tr11的柵極分別經(jīng)n溝道晶體管Tr3連接到輸入了輸入電位Vin的節(jié)點ND3。另外，n溝道晶體管Tr2和p溝道晶體管Tr12的柵極分別連接到n溝道晶體管Tr4的源極/漏極區(qū)域的一個和讀出放大器2。即，n溝道晶體管Tr2和p溝道晶體管Tr12的柵極分別經(jīng)n溝道晶體管Tr4連接到輸入了參考電位Vref的節(jié)點ND4。
另外，引導(dǎo)信號產(chǎn)生電路部13a由引導(dǎo)信號產(chǎn)生電路13、n溝道晶體管Tr13和Tr14、p溝道晶體管Tr15和反相器8構(gòu)成。另外，第三實施方式的引導(dǎo)信號產(chǎn)生電路13的電路結(jié)構(gòu)與圖8所示的第二實施方式的引導(dǎo)信號產(chǎn)生電路13的電路結(jié)構(gòu)相同。另外，n溝道晶體管Tr13、Tr14和p溝道晶體管Tr15的各個源極/漏極區(qū)域的一個分別連接到p溝道晶體管Tr11和Tr12各自一對的源極/漏極區(qū)域。另外，n溝道晶體管Tr13的源極/漏極區(qū)域的另一個被接地，同時，將控制信號Vs1輸入到柵極。另外，將引導(dǎo)信號從引導(dǎo)信號產(chǎn)生電路13同時供給到n溝道晶體管Tr14的源極/漏極區(qū)域的另一個和p溝道晶體管Tr15的源極/漏極區(qū)域的另一個。另外，構(gòu)成為將控制信號Vs2輸入到n溝道晶體管Tr14的柵極，同時將通過反相電路8反轉(zhuǎn)了控制信號Vs2的反轉(zhuǎn)控制信號/Vs2輸入到p溝道晶體管Tr15的柵極。
另外，在第三實施方式中，構(gòu)成為通過引導(dǎo)信號產(chǎn)生電路3、n溝道晶體管Tr1和Tr2，使輸入了輸入電位Vin的節(jié)點ND3的電位和輸入了參考電位Vref的節(jié)點ND4的電位升高，同時使節(jié)點ND3的電位和節(jié)點ND4的電位的電位差擴大。另外，構(gòu)成為通過引導(dǎo)信號產(chǎn)生電路部13a、p溝道晶體管Tr11和Tr12，使擴大了電位差后的節(jié)點ND3的電位和節(jié)點ND4的電位降低，同時使節(jié)點ND3的電位和節(jié)點ND4的電位的電位差進一步擴大。第三實施方式的電位比較電路21的上述之外的結(jié)構(gòu)與上述第一實施方式的電位比較電路1的結(jié)構(gòu)相同。
下面，參考圖10和圖11，來說明第三實施方式的電位比較電路的動作。
在該第三實施方式的電位比較電路21中，如圖11所示，在第一引導(dǎo)期間中，使輸入了輸入電位Vin的節(jié)點ND3和輸入了參考電位Vref的節(jié)點ND4的電位升高，同時，使節(jié)點ND3和節(jié)點ND4的電位差擴大后，在第二引導(dǎo)期間中，使節(jié)點ND3和ND4的電位降低，同時，使節(jié)點ND3和節(jié)點ND4的電位差進一步擴大。具體的，首先，在初始狀態(tài)下，通過將H電平的時鐘信號Φ輸入到n溝道晶體管Tr3和Tr4的柵極，從而n溝道晶體管Tr3和Tr4分別變?yōu)閷?dǎo)通狀態(tài)。由此，節(jié)點ND3和ND4的電位分別變?yōu)檩斎腚娢籚in和參考電位Vref。另外，從引導(dǎo)信號產(chǎn)生電路3向n溝道晶體管Tr1和Tr2的源極/漏極區(qū)域輸入電位Vref-Vt-Vα的引導(dǎo)信號(n)。由此，在初始狀態(tài)中，n溝道晶體管Tr1和Tr2變?yōu)閷?dǎo)通狀態(tài)。另外，通過將L電平的控制信號Vs1輸入到引導(dǎo)信號產(chǎn)生電路部13a的n溝道晶體管Tr13的柵極，n溝道晶體管Tr13變?yōu)榻刂範(fàn)顟B(tài)。另外，在將H電平的控制信號Vs2輸入到n溝道晶體管Tr14的柵極的同時，將L電平的反轉(zhuǎn)控制信號/Vs2經(jīng)反相器8輸入到p溝道晶體管Tr15的柵極。由此，從引導(dǎo)信號產(chǎn)生電路13輸出的電位Vref-Vt+Vα(Vt＜0)的引導(dǎo)信號(p)分別經(jīng)n溝道晶體管Tr14和p溝道晶體管Tr15輸入到p溝道晶體管Tr11和Tr12的源極/漏極區(qū)域。由此，p溝道晶體管Tr11和Tr12在初始狀態(tài)中，變?yōu)閷?dǎo)通狀態(tài)。
接著，使控制信號Vs2降低為L電平。由此，在n溝道晶體管Tr14變?yōu)榻刂沟耐瑫r，將反轉(zhuǎn)控制信號/Vs2輸入到柵極的p溝道晶體管Tr15也截止。因此，p溝道晶體管Tr11和Tr12的源極/漏極區(qū)域變?yōu)楦訝顟B(tài)。接著，通過將L電平的時鐘信號Φ輸入到n溝道晶體管Tr3和Tr4，從而節(jié)點ND3和ND4變?yōu)楦訝顟B(tài)。并且，在第一引導(dǎo)期間中，使得從引導(dǎo)信號產(chǎn)生電路3輸入到n溝道晶體管Tr1和Tr2的源極/漏極區(qū)域的引導(dǎo)信號(n)的電位從Vref-Vt-Vα升高到Vcc。隨之，在升高節(jié)點ND3的電位和節(jié)點ND4的電位的同時，節(jié)點ND3的電位和節(jié)點ND4的電位的電位差VA擴大為電位差VB。這時的動作與上述第一實施方式的動作相同。另外，在節(jié)點ND3的電位和節(jié)點ND4的電位升高時，為浮動狀態(tài)的p溝道晶體管Tr11和Tr12的源極/漏極區(qū)域的電位邊將p溝道晶體管Tr11和Tr12保持為導(dǎo)通狀態(tài)，邊升高。由此，在第一引導(dǎo)期間結(jié)束的時刻，p溝道晶體管Tr11和Tr12的源極/漏極區(qū)域的電位升高到比p溝道晶體管Tr11和Tr12保持為導(dǎo)通狀態(tài)的節(jié)點ND3和ND4的電位還高的規(guī)定的電位。
接著，在第二引導(dǎo)期間中，輸入到引導(dǎo)信號產(chǎn)生電路部的n溝道晶體管Tr13的柵極的控制信號Vs1升高到H電平。由此，輸入到p溝道晶體管Tr11和Tr12的源極/漏極區(qū)域的引導(dǎo)信號(p)的電位經(jīng)n溝道晶體管Tr13降低為接地電位(GND)。隨之，在第二引導(dǎo)期間中，節(jié)點ND3和ND4的電位降低，同時節(jié)點ND3和ND4的電位差VB進一步擴大，而變?yōu)閳D11所示的電位差Vc。另外，通過該節(jié)點ND3和ND4的電位降低，從而電位差擴大的動作與上述第二實施方式的動作相同。如上這樣，在第三實施方式中，初始狀態(tài)中的輸入信號Vin和參考電位Vref的電位差VA擴大為電位差VA的20倍左右的電位差Vc。
在第三實施方式中，如上這樣，隨著通過來自引導(dǎo)信號產(chǎn)生電路3的引導(dǎo)信號(n)，使n溝道晶體管Tr1和Tr2的源極/漏極區(qū)域的電位升高，在擴大了輸入到n溝道晶體管Tr1的柵極的輸入電位Vin和輸入到n溝道晶體管Tr2的柵極的參考電位Vref的電位差后，隨著經(jīng)引導(dǎo)信號產(chǎn)生電路部13a的n溝道晶體管Tr13，使從引導(dǎo)信號產(chǎn)生電路部13a向p溝道晶體管Tr11和Tr12的源極/漏極區(qū)域輸入的引導(dǎo)信號(p)降低為接地電位，通過進一步擴大電位差擴大后的輸入電位(Vinα)和參考電位(Vrefα)的電位差，從而在初始狀態(tài)中，可以進一步擴大輸入到n溝道晶體管Tr1的柵極的輸入電位Vin和輸入到n溝道晶體管Tr2的柵極的參考電位Vref的電位差。由此，在第三實施方式的電位比較電路中，可以進一步提高判斷規(guī)定的輸入電位比參考電位高還是低時的精度。
第三實施方式的上述之外的效果與上述第一實施方式的效果相同。
(第四實施方式)在該第四實施方式中，說明將本發(fā)明的電位比較電路適用于DRAM的例子。首先，參照圖12和圖13，來說明第四實施方式的DRAM的結(jié)構(gòu)。
在該第四實施方式的DRAM中，構(gòu)成為在數(shù)據(jù)的讀出時，通過電位比較電路，來比較對應(yīng)于保持在存儲器單元的電容器中的數(shù)據(jù)的比特線的電位和參考電位，以判斷比特線的電位比參考電位高還是低。具體的，如圖12所示，設(shè)計為由比特線BL和反轉(zhuǎn)比特線/BL構(gòu)成的比特線對與多個字線WL正交。另外，該比特線BL和反轉(zhuǎn)比特線/BL是本發(fā)明的“數(shù)據(jù)線”的一例。另外，在字線WL和比特線BL與/BL相交的位置上分別設(shè)置有存儲器單元9。該存儲器單元9由一個n溝道晶體管Tr16和保持數(shù)據(jù)的一個電容器10構(gòu)成。而且，該電容器10是本發(fā)明的“存儲機構(gòu)”的一例。另外，將存儲器單元9的n溝道晶體管Tr16的柵極連接到字線WL，同時，將源極/漏極區(qū)域的一個連接到比特L和反轉(zhuǎn)比特線/BL。另外，將電容器10連接到n溝道晶體管Tr16的源極/漏極的另一個。另外，在數(shù)據(jù)的讀出和寫入時，將所有字線WL連接到選擇規(guī)定的字線WL用的字線譯碼器14。
另外，將n溝道晶體管Tr17的源極/漏極的一個連接到比特線BL。另外，將n溝道晶體管Tr18的源極/漏極的一個連接到反轉(zhuǎn)比特線/BL。另外，將信號VBL分別輸入到n溝道晶體管Tr17的源極/漏極的另一個和n溝道晶體管Tr18的源極/漏極的另一個。另外，將預(yù)充電信號Pri分別輸入到n溝道晶體管Tr17和Tr18的柵極。另外，將n溝道晶體管Tr19的源極/漏極區(qū)域的一個連接到比特線BL，同時，將n溝道晶體管Tr19的源極/漏極的另一個連接到反轉(zhuǎn)比特線/BL。另外，將預(yù)充電信號Pri輸入到該n溝道晶體管Tr19的柵極。另外，將電位比較電路31連接到比特線對BL和/BL的端部。在將比特線BL連接到該電位比較電路31的n溝道晶體管Tr3的源極/漏極區(qū)域的一個的同時，將反轉(zhuǎn)比特線/BL連接到n溝道晶體管Tr4的源極/漏極區(qū)域的一個。該電位比較電路31除了引導(dǎo)信號產(chǎn)生電路33的電路結(jié)構(gòu)之外，構(gòu)成為與圖1所示的上述第一實施方式的電位比較電路1相同。
引導(dǎo)信號產(chǎn)生電路33如圖13所示，由15個n溝道晶體管Tr20～Tr34和5個p溝道晶體管Tr35～Tr39構(gòu)成。另外，n溝道晶體管Tr20和Tr26是本發(fā)明的“第一晶體管”的一例，p溝道晶體管Tr39是本發(fā)明的“第二晶體管”的一例。另外，n溝道晶體管Tr21和Tr27是本發(fā)明的“電壓變化機構(gòu)”的一例。另外，n溝道晶體管Tr20與n溝道晶體管Tr1和Tr2(參考圖12)具有相同的閾值電壓Vt。另外，將參考電位Vref1輸入到n溝道晶體管Tr20的柵極。另外，將Vcc的電位供給到n溝道晶體管Tr20的源極/漏極區(qū)域的一個，同時，將n溝道晶體管Tr21的源極/漏極區(qū)域的一個連接到另一個。另外，將接地電位(GND)供給到n溝道晶體管Tr21的源極/漏極區(qū)域的另一個。另外，將n溝道晶體管Tr22的柵極連接到n溝道晶體管Tr20和n溝道晶體管Tr21之間的節(jié)點ND6。將n溝道晶體管Tr23的源極/漏極區(qū)域的一個連接到n溝道晶體管Tr22的源極/漏極區(qū)域的一個。另外，n溝道晶體管Tr22的源極/漏極區(qū)域的一個和n溝道晶體管Tr23的源極/漏極區(qū)域的一個同時連接到n溝道晶體管Tr24的源極/漏極區(qū)域的一個。將接地電位(GND)供給到該n溝道晶體管Tr24的源極/漏極區(qū)域的另一個。另外，將p溝道晶體管Tr35的源極/漏極區(qū)域的一個連接到n溝道晶體管Tr22的源極/漏極區(qū)域的另一個。將該p溝道晶體管Tr35的源極/漏極區(qū)域的一個與柵極相連。另外，將Vcc的電位供給到p溝道晶體管Tr35的源極/漏極區(qū)域的另一個。另外，將n溝道晶體管Tr23的源極/漏極區(qū)域的另一個與p溝道晶體管Tr36的源極/漏極區(qū)域的一個相連。另外，將Vcc的電位供給到p溝道晶體管Tr36的源極/漏極區(qū)域的另一個，同時，將p溝道晶體管Tr36的柵極連接到p溝道晶體管Tr35的柵極。另外，n溝道晶體管Tr23的柵極與將引導(dǎo)信號輸出到引導(dǎo)信號產(chǎn)生電路33的外部的輸出線15相連。由此，構(gòu)成為在引導(dǎo)信號經(jīng)輸出線15向外部輸出的同時，被輸入到n溝道晶體管Tr23的柵極。另外，將n溝道晶體管Tr25的柵極連接到n溝道晶體管Tr23和p溝道晶體管Tr36之間的節(jié)點ND7。另外，將Vcc的電位供給到n溝道晶體管Tr25的源極/漏極區(qū)域的一個，同時另一個連接到輸出線15。另外，通過n溝道晶體管Tr22～Tr24和p溝道晶體管Tr35與Tr36，構(gòu)成比較器16。該比較器16構(gòu)成為比較輸入到n溝道晶體管Tr22的柵極的電位和輸入到n溝道晶體管Tr23的柵極的引導(dǎo)信號的電位，在輸入到n溝道晶體管Tr22的柵極的電位比引導(dǎo)信號的電位高的情況下，從節(jié)點ND7向n溝道晶體管Tr25的柵極輸出H電平的電位，另一方面，在引導(dǎo)信號的電位比輸入到n溝道晶體管Tr22的柵極的電位高的情況下，從節(jié)點ND7向n溝道晶體管Tr25的柵極輸出L電平的電位。
另外，n溝道晶體管Tr26與n溝道晶體管Tr1和Tr2(參照圖12)具有相同的閾值電壓。另外，將參考電位Vref1輸入到n溝道晶體管Tr26的柵極。另外，將n溝道晶體管Tr28的柵極連接到n溝道晶體管Tr26和n溝道晶體管Tr27之間的節(jié)點ND8。另外，將p溝道晶體管Tr37的源極/漏極區(qū)域的一個連接到n溝道晶體管Tr28的源極/漏極區(qū)域的一個。將該p溝道晶體管Tr37的柵極與p溝道晶體管Tr38的柵極相連。另外，將p溝道晶體管Tr38的柵極與源極/漏極區(qū)域的一個相連，同時，將該源極/漏極區(qū)域的一個與n溝道晶體管Tr29的源極/漏極區(qū)域的一個相連。
另外，將n溝道晶體管Tr29的柵極與輸出線15相連。由此，構(gòu)成為引導(dǎo)信號經(jīng)輸出線15輸出到外部，同時，輸入到n溝道晶體管Tr29的柵極。另外，將n溝道晶體管Tr31的柵極連接到n溝道晶體管Tr28和p溝道晶體管Tr37之間的節(jié)點ND9。另外，將n溝道晶體管Tr31的源極/漏極區(qū)域的一個連接到輸出線15，同時將另一個連接到n溝道晶體管Tr32的源極/漏極區(qū)域的一個。而且，通過n溝道晶體管Tr28～Tr30和p溝道晶體管Tr37和Tr38，構(gòu)成比較器17。該比較器17構(gòu)成為比較輸入到n溝道晶體管Tr28的柵極的電位和輸入到n溝道晶體管Tr29的柵極的引導(dǎo)信號的電位，在輸入到n溝道晶體管Tr28的柵極的電位比引導(dǎo)信號的電位高的情況下，從節(jié)點ND9向n溝道晶體管Tr31的柵極輸出L電平的電位；另一方面，在引導(dǎo)信號的電位比輸入到n溝道晶體管Tr28的柵極的電位高的情況下，從節(jié)點ND9向n溝道晶體管Tr31的柵極輸出H電平的電位。并且，n溝道晶體管Tr26～Tr30、p溝道晶體管Tr37和Tr38的上述之外的結(jié)構(gòu)分別與上述的n溝道晶體管Tr20～Tr24、p溝道晶體管Tr35和Tr36的結(jié)構(gòu)相同。
另外，將接地電位(GND)供給到n溝道晶體管Tr32的源極/漏極區(qū)域的另一個。此外，將引導(dǎo)時鐘信號Bclk輸入到n溝道晶體管Tr32的柵極和p溝道晶體管Tr39的柵極。另外，將Vcc的電位供給到p溝道晶體管Tr39的源極/漏極的一個，同時將另一個連接到輸出線15。再有，將Vcc的電位供給到n溝道晶體管Tr33的柵極和源極/漏極區(qū)域的一個，同時將源極/漏極區(qū)域的另一個連接到n溝道晶體管Tr34的柵極和源極/漏極區(qū)域的一個。另外，將接地電位(GND)供給到n溝道晶體管Tr34的源極/漏極區(qū)域的另一個。還有，將n溝道晶體管Tr21、Tr24、Tr27和Tr30的柵極分別連接到n溝道晶體管Tr33和n溝道晶體管Tr34之間的節(jié)點ND10。
圖14和圖15是說明本發(fā)明的第四實施方式的DRAM的動作用的電壓波形圖。下面，參照圖12～圖15，來說明第四實施方式的DRAM的動作。
在該第四實施方式的DRAM中，在數(shù)據(jù)讀出時的初始狀態(tài)中，將H電平的引導(dǎo)時鐘信號Bclk分別輸入到n溝道晶體管Tr32和p溝道晶體管Tr39的柵極。由此，在n溝道晶體管Tr32變?yōu)閷?dǎo)通狀態(tài)的同時，p溝道晶體管Tr39變?yōu)榻刂範(fàn)顟B(tài)。另外，在初始狀態(tài)中，將參考電位Vref1(VBL1/2Vcc)輸入到引導(dǎo)信號產(chǎn)生電路33的n溝道晶體管Tr20(參考圖13)的柵極。由此，n溝道晶體管Tr20變?yōu)閷?dǎo)通狀態(tài)。另外，從節(jié)點ND10向n溝道晶體管Tr21的柵極輸入由n溝道晶體管Tr33的電阻與n溝道晶體管Tr34的電阻決定的Vcc的電位和接地電位(GND)的中間電位。由此，n溝道晶體管Tr21變?yōu)槿鯇?dǎo)通狀態(tài)。因此，n溝道晶體管Tr20和n溝道晶體管Tr21之間的節(jié)點ND6的電位比參考電位Vref1(VBL)降低了n溝道晶體管Tr20的閾值電壓Vt份，同時，進一步通過n溝道晶體管Tr21變?yōu)榻档土艘?guī)定的電壓Vα1的電位。由此，從節(jié)點ND6向n溝道晶體管Tr22的柵極輸入的電位變?yōu)閂ref1-Vt-Vα1(VBL-Vt-Vα1)。
并且，通過比較器16來比較輸入到n溝道晶體管Tr22的柵極的電位(VBL-Vt-Vα1)和輸入到n溝道晶體管Tr23的柵極的引導(dǎo)信號的電位。而且，這時，通過從節(jié)點ND10向比較器16的n溝道晶體管Tr24的柵極輸入Vcc和接地電位(GND)的中間電位，從而n溝道晶體管Tr24變?yōu)閷?dǎo)通狀態(tài)。并且，在輸入到n溝道晶體管Tr22的柵極的電位(VBL-Vt-Vα1)比輸入到n溝道晶體管Tr23的柵極的引導(dǎo)信號的電位高的情況下，通過使n溝道晶體管Tr23向截止方向動作，n溝道晶體管Tr22變?yōu)閺妼?dǎo)通狀態(tài)，從而經(jīng)導(dǎo)通狀態(tài)的n溝道晶體管Tr24和Tr22，將低電平的電位輸入到p溝道晶體管Tr35和Tr36的柵極。由此，在p溝道晶體管Tr36變?yōu)閺妼?dǎo)通狀態(tài)的同時，n溝道晶體管Tr23向截止方向動作，所以經(jīng)p溝道晶體管Tr36將高電平的電位從節(jié)點ND7輸入到n溝道晶體管Tr25的柵極。這時，n溝道晶體管Tr25變?yōu)閷?dǎo)通狀態(tài)。另一方面，在輸入到n溝道晶體管Tr23的柵極的引導(dǎo)信號的電位比輸入到n溝道晶體管Tr22的柵極的電位(VBL-Vt-Vα1)高的情況下，n溝道晶體管Tr23變?yōu)閷?dǎo)通狀態(tài)，同時，p溝道晶體管Tr36不為強導(dǎo)通狀態(tài)，所以經(jīng)導(dǎo)通狀態(tài)的n溝道晶體管Tr24和Tr23將低電平的電位從節(jié)點ND7輸入到n溝道晶體管Tr25的柵極。這時，n溝道晶體管Tr25變?yōu)榻刂範(fàn)顟B(tài)。
另外，在初始狀態(tài)中，將參考電位Vref1(VBL)輸入到n溝道晶體管Tr26的柵極。由此，n溝道晶體管Tr26變?yōu)閷?dǎo)通狀態(tài)。另外，將Vcc和接地電位(GND)的中間電位從節(jié)點ND10輸入到n溝道晶體管Tr27的柵極。由此，n溝道晶體管Tr27變?yōu)槿鯇?dǎo)通狀態(tài)。因此，n溝道晶體管Tr26和n溝道晶體管Tr27之間的節(jié)點ND8的電位從參考電位Vref1(VBL)降低了n溝道晶體管Tr26的閾值電壓Vt，同時，通過n溝道晶體管Tr27變?yōu)榻档土艘?guī)定的電位Vα2的電位。由此，從節(jié)點ND8輸入到n溝道晶體管Tr28的柵極的電位變?yōu)閂ref1-Vt-Vα2(VBL-Vt-Vα2)。另外，在n溝道晶體管Tr27中，通過使柵極寬度相對柵極長度的比(GW/GL)比n溝道晶體管Tr21還小，從而通過n溝道晶體管Tr27降低的電壓Vα2比通過n溝道晶體管Tr21降低的電壓Vα1小。由此，輸入到n溝道晶體管Tr28的柵極的電位Vref1-Vt-Vα2(VBL-Vt-Vα2)比輸入到n溝道晶體管Tr22的柵極的電位Vref1-Vt-Vα1(VBL-Vt-Vα1)高。
并且，通過比較器17來比較輸入到n溝道晶體管Tr28的柵極的電位(1/2Vcc-Vt-Vα2)和輸入到n溝道晶體管Tr29的柵極的引導(dǎo)信號的電位。這時的比較器17的動作與上述的比較器16的動作相同。并且，在輸入到n溝道晶體管Tr28的柵極的電位(1/2Vcc-Vt-Vα2)比輸入到n溝道晶體管Tr29的柵極的引導(dǎo)信號的電位高的情況下，將低電平的電位從節(jié)點ND9輸入到n溝道晶體管Tr31的柵極。這時，n溝道晶體管Tr31變?yōu)榻刂範(fàn)顟B(tài)。另一方面，在輸入到n溝道晶體管Tr29的柵極的引導(dǎo)信號的電位比輸入到n溝道晶體管Tr28的柵極的電位(1/2Vcc-Vt-Vα2)高的情況下，將高電平的電位從節(jié)點ND9輸入到n溝道晶體管Tr31的柵極。這時，n溝道晶體管Tr31變?yōu)閷?dǎo)通狀態(tài)。
因此，在初始狀態(tài)中，在引導(dǎo)信號的電位比輸入到n溝道晶體管Tr22的柵極的電位(1/2Vcc-Vt-Vα1)和輸入到n溝道晶體管Tr28的柵極的電位(1/2Vcc-Vt-Vα2)大的情況下，n溝道晶體管Tr25變?yōu)榻刂範(fàn)顟B(tài)，同時，n溝道晶體管Tr31變?yōu)閷?dǎo)通狀態(tài)。這時，經(jīng)導(dǎo)通狀態(tài)的n溝道晶體管Tr32和Tr31，開始將接地電位(GND)供給到輸出線15，所以降低了引導(dǎo)信號的電位(輸出線15的電位)。另外，在引導(dǎo)信號的電位比輸入到n溝道晶體管Tr22的柵極的電位(1/2Vcc-Vt-Vα1)大且比輸入到n溝道晶體管Tr28的柵極的電位(1/2Vcc-Vt-Vα2)小的情況下，n溝道晶體管Tr25和Tr31同時為截止?fàn)顟B(tài)。這時，輸出線15邊保持這時的引導(dǎo)信號的電位，邊變?yōu)楦訝顟B(tài)。另外，在引導(dǎo)信號的電位比輸入到n溝道晶體管Tr22的柵極的電位(1/2Vcc-Vt-Vα1)和輸入到n溝道晶體管Tr28的柵極的電位(1/2Vcc-Vt-Vα2)小的情況下，n溝道晶體管Tr25變?yōu)閷?dǎo)通狀態(tài)，同時，n溝道晶體管Tr31變?yōu)榻刂範(fàn)顟B(tài)。這時，由于經(jīng)導(dǎo)通狀態(tài)的n溝道晶體管Tr25，開始將Vcc的電位供給到輸出線15，所以引導(dǎo)信號的電位(輸出線15的電位)升高。如上這樣，在初始狀態(tài)中，控制為引導(dǎo)信號的電位為輸入到n溝道晶體管Tr22的柵極的電位(1/2Vcc-Vt-Vα1)和輸入到n溝道晶體管Tr28的柵極的電位(1/2Vcc-Vt-Vα2)之間的電位。
另外，在初始狀態(tài)中，如圖12所示，將H電平的預(yù)充電信號Pri輸入到n溝道晶體管Tr17和Tr18的柵極。由此，由于n溝道晶體管Tr17和Tr18變?yōu)閷?dǎo)通狀態(tài)，所以經(jīng)n溝道晶體管Tr17和Tr18，分別向比特線BL和反轉(zhuǎn)比特線/BL供給1/2Vcc電位的信號VBL。因此，將比特線BL和反轉(zhuǎn)比特線/BL預(yù)充電為1/2Vcc的電位。之后，通過使預(yù)充電信號Pri變?yōu)長電平，以使n溝道晶體管Tr17和Tr18截止，從而比特線BL和反轉(zhuǎn)比特線/BL在1/2Vcc的電位下成為浮動狀態(tài)。并且，通過字線譯碼器14來選擇與讀出數(shù)據(jù)的規(guī)定的存儲器單元9相連的字線WL。例如，設(shè)由字線譯碼器14來選擇與圖12中的存儲器單元9a相連的字線WLn。這時，所選擇的字線WLn的電位升高。由此，由于與字線WLn相連的n溝道晶體管Tr16變?yōu)閷?dǎo)通狀態(tài)，所以對應(yīng)于保持在存儲器單元9a的電容器10中的數(shù)據(jù)的電位經(jīng)n溝道晶體管Tr16出現(xiàn)在比特線BL上。在存儲器單元9a的電容器10中保持了數(shù)據(jù)“H”的情況下，比特線BL的電位升高相當(dāng)于數(shù)據(jù)“H”的電位α。由此，比特線BL為1/2Vcc+α的電位。另外，該電位α還存在通過泄漏等變?yōu)?0mV以下的小電位的情況。這時，將反轉(zhuǎn)比特線/BL保持為1/2Vcc的電位。
另外，由于這時將H電平的時鐘信號Φ分別輸入到n溝道晶體管Tr3和Tr4的柵極，所以n溝道晶體管Tr3和Tr4同時變?yōu)閷?dǎo)通狀態(tài)。由此，比特線BL的電位(1/2Vcc+α)作為輸入電位Vin，經(jīng)n溝道晶體管Tr3輸入到電位比較電路31的讀出放大器2側(cè)。另外，反轉(zhuǎn)比特線/BL的電位(1/2Vcc)作為參考電位Vref1，經(jīng)n溝道晶體管Tr4輸入到電位比較電路31的讀出放大器2側(cè)。之后，時鐘信號Φ變?yōu)長電平，比特線BL和節(jié)點ND3被分離，同時反轉(zhuǎn)比特線/BL和節(jié)點ND4被分離。
接著，在引導(dǎo)期間中，使引導(dǎo)時鐘信號Bclk降低為L電平。隨之，由于p溝道晶體管Tr39變?yōu)閷?dǎo)通狀態(tài)，所以經(jīng)p溝道晶體管Tr39流過電流。由此，從引導(dǎo)信號產(chǎn)生電路33經(jīng)輸出線15輸出的引導(dǎo)信號的電位從初始狀態(tài)的電位(1/2Vcc-Vt-Vα1)和電位(1/2Vcc-Vt-Vα2)之間的電位緩慢升高。因此，作為輸入引導(dǎo)信號的電容器起作用的n溝道晶體管Tr1和Tr2(參考圖12)的源極/漏極區(qū)域的電位也分別從初始狀態(tài)的電位(1/2Vcc-Vt-Vα1)和電位(1/2Vcc-Vt-Vα2)之間的電位緩慢升高。之后，通過電路比較電路31，擴大了比特線BL的電位(Vin1/2Vcc+α)和反轉(zhuǎn)比特線/BL的電位(Vref1/2Vcc)的電位差。并且，通過由讀出放大器2來比較擴大了電壓差后的比特線BL的電位(Vinα)和反轉(zhuǎn)比特線/BL的電位(Vrefα)，進一步擴大(放大)了比特線BL的電位(Vinα)和反轉(zhuǎn)比特線/BL的電位(Vref1α)，同時，判斷比特線BL的電位(Vin)比反轉(zhuǎn)比特線/BL的電位(Vref)高還是低。這時的電位比較電路31的動作與圖1所示的上述第一實施方式的電位比較電路1的動作相同。并且，在比特線BL的電位(Vin)比反轉(zhuǎn)比特線/BL的電位(Vref1)高的情況下，如圖14所示，將比特線BL的電位(Vin)升高為Vcc的電位，同時，將反轉(zhuǎn)比特線/BL的電位(Vref1)降低為接地電位(GND)。另一方面，在比特線BL的電位(Vin)比反轉(zhuǎn)比特線/BL的電位(Vref1)低的情況下，如圖15所示，將比特線BL的電位(Vin)降低為接地電位(GND)，同時，將反轉(zhuǎn)比特線/BL的電位(Vref1)升高為Vcc的電位。
并且，在第四實施方式的DRAM中，在上述的數(shù)據(jù)讀出動作后，時鐘信號Φ的電位變?yōu)镠電平，向讀出了數(shù)據(jù)后的存儲器單元9a(參照圖12)進行的數(shù)據(jù)的重新寫入。即，在讀出(sense)后，通過使輸入到n溝道晶體管Tr3和Tr4的柵極的時鐘信號Φ升高為H電平，n溝道晶體管Tr3和Tr4變?yōu)閷?dǎo)通狀態(tài)。由此，在對應(yīng)于向比特線BL讀出的存儲器單元9a的數(shù)據(jù)的電位(Vin)比反轉(zhuǎn)比特線/BL的電位(Vref1)高的情況下(數(shù)據(jù)“H”的情況下)，經(jīng)n溝道晶體管Tr3將由讀出放大器2升高為Vcc的電位傳送到比特線BL，同時，經(jīng)n溝道晶體管Tr4將由讀出放大器2降低為接地電位(GND)的電位傳送到反轉(zhuǎn)比特線/BL。由此，通過經(jīng)與所選擇的字線WLn相連的導(dǎo)通狀態(tài)的n溝道晶體管Tr16，將比特線的電位(Vcc)傳送到存儲器單元9a的電容器10，從而進行數(shù)據(jù)“H”的重新寫入。另一方面，在對應(yīng)于向比特線BL讀出的存儲器單元9a的數(shù)據(jù)的電位(Vin)比反轉(zhuǎn)比特線/BL的電位(Vref1)低的情況下(數(shù)據(jù)“L”的情況下)，經(jīng)n溝道晶體管Tr3將由讀出放大器2降低為接地電位(GND)的電位傳送到比特線BL，同時，經(jīng)n溝道晶體管Tr4將由讀出放大器2升高為Vcc的電位傳送到反轉(zhuǎn)比特線/BL。由此，通過經(jīng)與所選的字線WLn相連的導(dǎo)通狀態(tài)的n溝道晶體管Tr16，將比特線BL的電位(接地電位(GND))傳送到存儲器單元9a的電容器10，從而進行數(shù)據(jù)“L”的重新寫入。
在第四實施方式中，如上所述，在DRAM中的數(shù)據(jù)的讀出時，經(jīng)比特線BL向n溝道晶體管Tr1的柵極輸入對應(yīng)于保持在存儲器單元9的電容器10中的數(shù)據(jù)的輸入電位Vin，同時，經(jīng)反轉(zhuǎn)比特線/BL將參考電位Vref1輸入到n溝道晶體管Tr2的柵極。并且，通過使作為電容器起作用的n溝道晶體管Tr1的一對源極/漏極區(qū)域的電位和作為電容器起作用的n溝道晶體管Tr2的一對源極/漏極區(qū)域的電位從電位Vref1-Vt-Vα1和電位Vref1-Vt-Vα2之間的規(guī)定的電位升高為Vcc，從而使對應(yīng)于輸入到n溝道晶體管Tr1的柵極的存儲器單元9的電容器10保持的數(shù)據(jù)的輸入電位Vin和輸入到n溝道晶體管Tr2的柵極的參考電位Vref1的電位差擴大。之后，通過由讀出放大器2來比較從對應(yīng)于存儲器單元9的電容器10保持的數(shù)據(jù)的輸入電位Vin升高的電位Vinα和從參考電位Vref1升高的電位Vref1α，來判斷輸入電位Vin比參考電位Vref大還是小。由此，與不擴大電位差、而由讀出放大器2比較輸入電位Vin和參考電位Vref1的情況相比，可以更可靠地由讀出放大器2判斷輸入電位Vin比參考電位Vref高還是低。由此，可以提高判斷對應(yīng)于存儲器單元9的電容器10保持的數(shù)據(jù)的輸入電位Vin比參考電位Vref高還是低時的精度。另外，在輸入到n溝道晶體管Tr1的柵極的存儲器單元9的電容器10保持的數(shù)據(jù)的輸入電位Vin和輸入到n溝道晶體管Tr2的柵極的參考電位Vref的電位差比讀出放大器2的靈敏度小的情況下，將電位差擴大后的輸入電位Vinα和參考電位Vrefα輸入到讀出放大器2，所以可以容易地通過讀出放大器2來判斷對應(yīng)于存儲器單元9的電容器10保持的數(shù)據(jù)的輸入電位Vin比參考電位Vref高還是低。
第四實施方式的上述之外的效果與上述第一實施方式的效果相同。
(第五實施方式)在該第五實施方式中，說明將本發(fā)明的電位比較電路適用于1T1C型的強電介質(zhì)存儲器的例子。首先，參照圖16和圖17，來說明第五實施方式的1T1C型的強電介質(zhì)存儲器的結(jié)構(gòu)。
在該第五實施方式的1T1C型的強電介質(zhì)存儲器中，構(gòu)成為在數(shù)據(jù)的讀出時，通過電位比較電路來比較保持在存儲器單元的強電介質(zhì)電容器中的數(shù)據(jù)所對應(yīng)的比特線的電位和參考電位，并判斷比特線的電位比參考電位高還是低。具體的，該第五實施方式的1T1C型的強電介質(zhì)存儲器，如圖16所示，具有存儲器單元24、基準(zhǔn)電壓產(chǎn)生電路25和電位比較電路41。存儲器單元24沿由比特線BL0和BL1構(gòu)成的比特線對BL0/BL1設(shè)有多個。而且，該比特線BL0和BL1是本發(fā)明的“數(shù)據(jù)線”的一例。另外，沿與比特線對BL0/BL1正交的方向延伸的方式，設(shè)有多條字線WL0～WL3、多條板(plate)線PL0和PL1。而且，板線PL0和PL1是本發(fā)明的“驅(qū)動線”的一例。另外，各存儲器單元24分別由保持數(shù)據(jù)的一個強電介質(zhì)電容器CF0～CF3和一個n溝道晶體管Tr40～Tr43構(gòu)成。并且，強電介質(zhì)電容器CF0～CF3是本發(fā)明的“存儲機構(gòu)”的一例。另外，強電介質(zhì)電容器CF0～CF3分別由一個電極、另一個電極和被夾持在一個電極與另一個電極之間的強電介質(zhì)膜構(gòu)成。將強電介質(zhì)電容器CF0(CF2)的一個電極連接到板線PL0(PL1)，同時將另一個電極連接到n溝道晶體管Tr40(Tr42)的源極/漏極區(qū)域的一個。另外，將n溝道晶體管Tr40(Tr42)的源極/漏極區(qū)域的另一個連接到比特線BL0。另外，將n溝道晶體管Tr40(Tr42)的柵極連接到字線WL0(WL2)。另外，將強電介質(zhì)電容器CF1(CF3)的一個電極連接到板線PL0(PL1)，同時將另一個電極連接到n溝道晶體管Tr41(Tr43)的源極/漏極區(qū)域的一個。另外，將n溝道晶體管Tr41(Tr43)的源極/漏極區(qū)域的另一個連接到比特線BL1。再者，將n溝道晶體管Tr41(Tr43)的柵極連接到字線WL1(WL3)。
另外，按每個比特線對BL0/BL1設(shè)置有基準(zhǔn)電壓產(chǎn)生電路25。該基準(zhǔn)電壓產(chǎn)生電路25設(shè)置為作為數(shù)據(jù)判斷時的基準(zhǔn)電壓，將參考電位Vref2經(jīng)比特線BL0或BL1供給到電位比較電路41。此外，基準(zhǔn)電壓產(chǎn)生電路25由三個n溝道晶體管Tr44～Tr46和一個電容器26構(gòu)成。將n溝道晶體管Tr44的源極/漏極區(qū)域的一個與n溝道晶體管Tr45的源極/漏極區(qū)域的一個相連。另外，將n溝道晶體管Tr44的源極/漏極區(qū)域的另一個連接到比特線BL0，同時，將n溝道晶體管Tr45的源極/漏極區(qū)域的另一個連接到比特線BL1。另外，將控制n溝道晶體管Tr44和Tr45的導(dǎo)通/截止用的控制信號DMP0和DMPE分別輸入到n溝道晶體管Tr44和Tr45的柵極。另外，將n溝道晶體管Tr46的源極/漏極區(qū)域的一個連接到n溝道晶體管Tr44的源極/漏極區(qū)域的一個和n溝道晶體管Tr45的源極/漏極區(qū)域的一個之間的節(jié)點ND11。將參考電位Vref2供給到該n溝道晶體管Tr46的源極/漏極區(qū)域的另一個。另外，將控制n溝道晶體管Tr46的導(dǎo)通/截止用的控制信號DMPRS輸入到n溝道晶體管Tr46的柵極。另外，將電容器26的一個電極連接到n溝道晶體管Tr44的源極/漏極區(qū)域的一個和n溝道晶體管Tr45的源極/漏極區(qū)域的一個之間的節(jié)點ND12。電容器26的另一個電極接地。
另外，按每個比特線對BL0/BL1設(shè)置有電位比較電路41。該電位比較電路41除n溝道晶體管Tr51和Tr52是耗盡(depression)型、以及引導(dǎo)信號產(chǎn)生電路43的電路結(jié)構(gòu)之外，與圖12所示的上述第四實施方式的電位比較電路31具有相同的結(jié)構(gòu)。另外，電位比較電路41的引導(dǎo)信號產(chǎn)生電路43如圖17所示，分別用耗盡型的n溝道晶體管Tr47、Tr48和Tr49來置換圖13所示的上述第四實施方式的引導(dǎo)信號產(chǎn)生電路33的增強(enhancement)型的n溝道晶體管Tr20、Tr26和Tr33。另外，將參考電位Vref2輸入到n溝道晶體管Tr47的柵極和n溝道晶體管Tr48的柵極。另外，將n溝道晶體管Tr49和Tr34的柵極同時連接到n溝道晶體管Tr49的源極/漏極區(qū)域的一個和n溝道晶體管Tr34的源極/漏極區(qū)域的一個之間的節(jié)點ND10。第五實施方式的引導(dǎo)信號產(chǎn)生電路43的上述之外的結(jié)構(gòu)與圖13所示的上述第四實施方式的引導(dǎo)信號產(chǎn)生電路33的結(jié)構(gòu)相同。
圖18是說明本發(fā)明的第五實施方式的1T1C型的強電介質(zhì)存儲器的動作用的電壓波形圖。圖19是表示了本發(fā)明的第五實施方式的1T1C型的強電介質(zhì)存儲器的強電介質(zhì)電容器的極化狀態(tài)的磁滯曲線圖。接著，參照圖16～圖19，來說明本發(fā)明的第五實施方式的強電介質(zhì)存儲器的動作。
首先，在數(shù)據(jù)的讀出時的初始狀態(tài)中，通過與圖13所示的上述第四實施方式的引導(dǎo)信號產(chǎn)生電路33相同的動作，從第五實施方式的引導(dǎo)信號產(chǎn)生電路43(參照圖17)輸出控制為輸入到n溝道晶體管Tr22的柵極的節(jié)點ND6的電位(Vref2-Vt-Vα1)和輸入到n溝道晶體管Tr28的柵極的節(jié)點ND8的電位(Vref2-Vt-Vα2)之間的電位的引導(dǎo)信號。另外，在初始狀態(tài)中，如圖18所示，將字線WL1、板線PL0、比特線BL0和BL1的電位保持為接地電位(GND)。另外，還將控制信號DMPRS、控制信號DMP0、控制信號DMPE、讀出放大器有效化信號SAP的電位也保持為接地電位(GND)。另外，將讀出放大器有效化信號SAN的電位保持為Vcc。在該狀態(tài)下，將字線WL1從接地電位(GND)升高為Vcc的電位。由此，與字線WL1相連的n溝道晶體管Tr41變?yōu)閷?dǎo)通狀態(tài)。另外，將控制信號DMPRS從接地電位(GND)升高到Vcc的電位。由此，基準(zhǔn)電壓產(chǎn)生電路25的n溝道晶體管Tr46變?yōu)閷?dǎo)通狀態(tài)。因此，通過經(jīng)導(dǎo)通狀態(tài)的n溝道晶體管Tr46供給Vref2，從而使節(jié)點ND11和ND12的電位變?yōu)閰⒖茧娢籚ref2，同時，將參考電位Vref2充電到電容器26中。
接著，在圖18所示的期間T1中，經(jīng)板線PL0，將升高到Vcc的電位的電壓脈沖施加到強電介質(zhì)電容器CF1。具體的，將板線PL0從接地電位(GND)升高到Vcc的電位。由此，經(jīng)板線PL0將Vcc的電位施加到強電介質(zhì)電容器CF1。因此，在比特線BL1上產(chǎn)生在強電介質(zhì)電容器CF1上保持的數(shù)據(jù)所對應(yīng)的電位。這時，在強電介質(zhì)電容器CF1保持數(shù)據(jù)“0”的情況下，如圖19所示，強電介質(zhì)電容器CF1的極化狀態(tài)沿磁滯曲線從“0”向A點移動。由此，與強電介質(zhì)電容器CF1相連的比特線BL1的總電荷量增加圖19中的Q0up的電荷。因此，比特線BL1的電位升高相當(dāng)于Q0up的電荷。另一方面，在強電介質(zhì)電容器CF1保持有數(shù)據(jù)“1”的情況下，強電介質(zhì)電容器CF1的極化狀態(tài)沿磁滯曲線從“1”向A點移動。由此，與強電介質(zhì)電容器CF1相連的比特線BL1的總電荷量增加圖19中的Q1up的電荷。因此，比特線BL1的電位升高相當(dāng)于Q1up的電荷的部分。另外，如從圖19的磁滯曲線圖所判斷的，強電介質(zhì)電容器CF1保持數(shù)據(jù)“1”的情況下的比特線BL1的總電荷量的增加部分Q1up比強電介質(zhì)電容器CF1保持數(shù)據(jù)“0”的情況下的比特線BL1的總電荷量的增加部分Q0up大。由此，強電介質(zhì)電容器CF1保持數(shù)據(jù)“1”的情況下的比特線BL1的電位比強電介質(zhì)電容器CF1保持數(shù)據(jù)“0”的情況下的比特線BL1的電位高。
接著，使控制信號DMPE從接地電位(GND)升高到Vcc的電位。由此，基準(zhǔn)電壓產(chǎn)生電路25的n溝道晶體管Tr44變?yōu)閷?dǎo)通狀態(tài)。因此，經(jīng)參考電位Vref2為導(dǎo)通狀態(tài)的n溝道晶體管Tr44供給比特線BL0。由此，比特線BL0的電位變?yōu)閰⒖茧娢籚ref2。接著，在圖18所示的期間T2中，控制信號DMPRS從Vcc的電位降低為接地電位(GND)。由此，基準(zhǔn)電壓產(chǎn)生電路25的n溝道晶體管Tr46變?yōu)榻刂範(fàn)顟B(tài)。另外，控制信號DMPE從Vcc的電位降低為接地電位(GND)。由此，基準(zhǔn)電壓產(chǎn)生電路25的n溝道晶體管Tr44變?yōu)榻刂範(fàn)顟B(tài)。因此，比特線BL0邊保持參考電位Vref2，邊變?yōu)楦訝顟B(tài)。
另外，這時，由于將H電平的時鐘信號Φ分別輸入到n溝道晶體管Tr3和Tr4的柵極，所以n溝道晶體管Tr3和Tr4同時變?yōu)閷?dǎo)通狀態(tài)。因此，比特線BL1的電位作為輸入電位Vin，經(jīng)n溝道晶體管Tr3輸入到電位比較電路41的讀出放大器2側(cè)。另外，比特線BL0的電位(參考電位Vref2)經(jīng)n溝道晶體管Tr4輸入到電位比較電路41的讀出放大器2側(cè)。
接著，在引導(dǎo)期間中，使引導(dǎo)時鐘信號Bclk降低為L電平。隨之，由于引導(dǎo)信號產(chǎn)生電路43(參照圖17)的p溝道晶體管Tr39變?yōu)閷?dǎo)通狀態(tài)，所以經(jīng)p溝道晶體管Tr39流過電流。由此，從引導(dǎo)信號產(chǎn)生電路43經(jīng)輸出線15輸出的引導(dǎo)信號的電位從初始狀態(tài)的電位(Vref2-Vt-Vα1)和電位(Vref2-Vt-Vα2)之間的電位緩慢升高。因此，輸入了引導(dǎo)信號的、作為電容器起作用的n溝道晶體管Tr51和Tr52(參照圖16)的源極/漏極區(qū)域的電位也分別從初始狀態(tài)的電位(Vref2-Vt-Vα1)和電位(Vref2-Vt-Vα2)之間的電位緩慢升高。之后，通過電位比較電路41，擴大了比特線BL1的電位(Vin)和比特線BL0的電位(Vref2)的電位差。并且，通過由讀出放大器2來比較擴大了電位差后的比特線BL1的電位(Vinα)和比特線BL0的電位(Vref2α)，從而進一步擴大(放大)了比特線BL1的電位(Vinα)和比特線BL0的電位(Vref2α)的電位差，同時判斷比特線BL1的電位(Vin)比比特線BL0的電位(Vref2)高還是低。這時的電位比較電路41和讀出放大器2的動作與圖1所示的上述第一實施方式的電位比較電路1和讀出放大器2的動作相同。并且，在比特線BL1的電位(Vin)比比特線BL0的電位(Vref2)高的情況下，如圖18所示，使比特線BL1的電位(Vin)升高到Vcc的電位，同時，使比特線BL0的電位(Vref2)降低為接地電位(GND)。另一方面，在比特線BL1的電位(Vin)比比特線BL0的電位(Vref2)低的情況下，使比特線BL1的電位(Vin)降低為接地電位(GND)，同時使比特線BL0的電位(Vref2)升高為Vcc的電位。在第五實施方式中，如上所述，在1T1C型的強電介質(zhì)存儲器中的數(shù)據(jù)讀出時，經(jīng)比特線BL1將保持在強電介質(zhì)電容器CF1中的數(shù)據(jù)所對應(yīng)的輸入電位Vin輸入到n溝道晶體管Tr5的柵極，同時經(jīng)比特線BL0將參考電位Vref2輸入到n溝道晶體管Tr52的柵極。并且，通過使作為電容器起作用的n溝道晶體管Tr51的一對源極/漏極區(qū)域的電位和作為電容器起作用的n溝道晶體管Tr52的一對源極/漏極區(qū)域的電位從電位Vref2-Vt-Vα1和電位Vref2-Vt-Vα2之間的電位升高，從而使輸入到n溝道晶體管Tr51的柵極的強電介質(zhì)電容器CF1保持的數(shù)據(jù)所對應(yīng)的輸入電位Vin和輸入到n溝道晶體管Tr52的柵極的參考電位Vref2的電位差擴大。之后，通過由讀出放大器2比較從強電介質(zhì)電容器CF1保持的數(shù)據(jù)所對應(yīng)的輸入電位Vin升高的電位Vinα和從參考電位Vref2升高的電位Vref2α，來判斷輸入電位Vin比參考電位Vref2大還是小。由此，與不擴大電位差，而由讀出放大器2比較輸入電位Vin和參考電位Vref2的情況相比，可以更可靠地由讀出放大器2來判斷輸入電位Vin比參考電位Vref2高還是低。因此，可以提高判斷強電介質(zhì)電容器CF1保持的數(shù)據(jù)所對應(yīng)的輸入電位Vin比參考電位Vref2高還是低時的精度。另外，即使在輸入到n溝道晶體管Tr51的柵極的強電介質(zhì)電容器CF1保持的數(shù)據(jù)所對應(yīng)的輸入電位Vin和輸入到n溝道晶體管Tr52的柵極的參考電位Vref2的電位差比讀出放大器2的靈敏度小的情況下，也將電位差擴大后的輸入電位Vinα和參考電位Vref2α輸入到讀出放大器2，所以可以容易地通過讀出放大器2判斷強電介質(zhì)電容器CF1保持的數(shù)據(jù)所對應(yīng)的輸入電位Vin比參考電位Vref2高還是低。
另外，在第五實施方式中，即使在輸入電位Vin和參考電位Vref2的初始電平低的情況下，若將耗盡型的n溝道晶體管用于分別引導(dǎo)輸入電位Vin和參考電位Vref2用的n溝道晶體管Tr51和Tr52，則在初始狀態(tài)中，可以使規(guī)定的正電位的引導(dǎo)信號的電位升高，來引導(dǎo)輸入電位Vin和參考電位Vref2，而不將負電位用于引導(dǎo)信號。
第五實施方式中的上述之外的效果與上述第一實施方式的效果相同。
(第六實施方式)接著，參照圖20，在該第六實施方式中，說明將交叉點型的強電介質(zhì)存儲器適用于本發(fā)明的電位比較電路的例子。
在該第六實施方式的交叉點型的強電介質(zhì)存儲器中，如圖20所示，配置為字線WL0～WL3、比特線BL0～BL5沿互相正交的方向延伸。而且，該字線WL0～WL3是本發(fā)明的“驅(qū)動線”的一例，比特線BL0～BL5是本發(fā)明的“數(shù)據(jù)線”的一例。另外，在字線WL0～WL3和比特線BL0～BL5相交的位置上分別設(shè)有僅由一個強電介質(zhì)電容器CF10構(gòu)成的存儲器單元44。另外，該強電介質(zhì)電容器CF10是本發(fā)明的“存儲機構(gòu)”的一例。另外，將比特線BL0～BL5的一個端部分別連接到設(shè)置在每個比特線BL0～BL5上的電位比較電路41的n溝道晶體管Tr3的源極/漏極區(qū)域的一個。分別連接到比特線BL0～BL5的電位比較電路41的結(jié)構(gòu)與圖16所示的上述第五實施方式的電位比較電路41的結(jié)構(gòu)相同。但是，在該第六實施方式的引導(dǎo)信號產(chǎn)生電路43中，將接地電位(GND)的參考電位Vref2輸入到圖17所示的第五實施方式的引導(dǎo)信號產(chǎn)生電路43的n溝道晶體管Tr47和Tr48的柵極。另外，在圖20中，為了簡化附圖，沒有圖示讀出放大器2的電路結(jié)構(gòu)，但是該電路結(jié)構(gòu)與圖16所示的第五實施方式的讀出放大器2的電路結(jié)構(gòu)相同。
圖21是說明本發(fā)明的第六實施方式的交叉點型的強電介質(zhì)存儲器的動作用的電壓波形圖。圖22～圖24是表示了本發(fā)明的第六實施方式的交叉點型的強電介質(zhì)存儲器的強電介質(zhì)電容器的極化狀態(tài)的磁滯曲線圖。接著，參照圖20～圖24，來說明本發(fā)明的第六實施方式的交叉點型的強電介質(zhì)存儲器的動作。另外，在下面的動作說明中，設(shè)統(tǒng)一讀出與字線WL3相連的所有存儲器單元34的數(shù)據(jù)。另外，在與字線WL3和比特線BL0～2相連的強電介質(zhì)電容器CF10上保持數(shù)據(jù)“0”，同時，在與字線WL3和比特線BL3～5相連的強電介質(zhì)電容器CF10上保持數(shù)據(jù)“1”。
首先，在數(shù)據(jù)讀出時的初始狀態(tài)中，通過與圖17所示的上述第五實施方式的引導(dǎo)信號產(chǎn)生電路43相同的動作，從第六實施方式的引導(dǎo)信號產(chǎn)生電路43(參照圖20)輸出控制為輸入到圖17所示的n溝道晶體管Tr22的柵極的引導(dǎo)ND6的電位(Vref2-Vt-Vα1)和輸入到圖17所示的n溝道晶體管Tr25的柵極的節(jié)點ND8的電位(Vref2-Vt-Vα2)之間的電位的引導(dǎo)信號。這時，由于作為參考電位Vref2，輸入了接地電位(GND0V)，所以將引導(dǎo)信號的電位控制為(-Vt-Vα1)和(-Vt-Vα2)之間的電位。而且，通過使耗盡型的n溝道晶體管Tr47和Tr48的閾值電壓Vt變?yōu)樨撾娢?，從而該引?dǎo)信號的電位變?yōu)檎娢弧Ａ硗?，在初始狀態(tài)中，如圖21所述，將字線WL0～3的電位和比特線BL0～5的電位保持為接地電位(GND)。另外，將時鐘信號Φ和讀出放大器有效化信號SAP的電位保持為接地電位(GND)，同時讀出放大器有效化電路SAN的電位保持為電源電位(Vcc)。并且，在比特線B0～5變?yōu)楦訝顟B(tài)后，在圖21所示的期間T1中，選擇字線WL3，向與字線WL3相連的所有強電介質(zhì)電容器CF10施加升高到Vcc的電位的電壓脈沖。
具體的，將字線WL3從接地電位(GND)升高到Vcc的電位。由此，將Vcc的電位施加到與字線WL3相連的所有強電介質(zhì)電容器CF10。這時，在與字線WL3和比特線BL0～2相連的強電介質(zhì)電容器CF10中，如圖22所示，強電介質(zhì)電容器CF10的極化狀態(tài)沿磁滯曲線從“0”向A點移動。由此，比特線BL0～2的電荷量增加圖22中的Q0up的電荷份。因此，比特線BL0～2的電位升高相當(dāng)于Q0up的電荷份。另一方面，在與字線WL3和比特線BL3～5相連的強電介質(zhì)電容器CF10中，如圖23所示，強電介質(zhì)電容器CF10的極化狀態(tài)沿磁滯曲線從“1”向A點移動。由此，比特線BL3～5的總電荷量增加圖23中的Q1up的電荷份。因此，比特線BL3～5的電位升高相當(dāng)于Q1up的電荷部分。
接著，在圖21所示的期間T2中，字線WL3從Vcc的電位降低為-1/3Vcc的電位。由此，將-1/3Vcc的電壓施加到與字線WL3相連的所有強電介質(zhì)電容器CF10。這時，在與字線WL3和比特線BL0～5相連的強電介質(zhì)電容器CF10中，如圖24所示，極化狀態(tài)沿磁滯曲線從A點移動到B點。由此，比特線BL0～5的總電荷量減小圖24中的Qdown電荷份。因此，比特線BL0～5的電位降低相當(dāng)于Qdown的電荷份。
并且，圖21所示的期間T1和T2中的比特線BL0～2的總電荷量的變化量變?yōu)镼0up-Qdown。在這里，如從圖22和圖24所示的磁滯曲線的形狀可以判斷的，由于Q0up＜Qdown，所以Q0up-Qdown為負。因此，由于比特線BL0～2的初始狀態(tài)的電位為接地電位(GND)，所以期間T2中的比特線BL0～2的電位變?yōu)樨撾娢?。另一方面，期間T1和T2中的比特線BL3～5的總電荷量的變化量變?yōu)镼1up-Qdown。在這里，如從圖22和圖24所示的磁滯曲線的形態(tài)可以判斷的，由于Q1up＞Qdown，所以Q1up-Qdown為正。因此，由于比特線BL3～5的初始狀態(tài)的電位為接地電位(GND)，所以期間T2中的比特線BL3～5的電位變?yōu)檎娢弧?br> 并且，在圖21所示的期間T2中，時鐘信號Φ從接地電位(GND)升高到Vcc的電位。由此，n溝道晶體管Tr3和Tr4變?yōu)閷?dǎo)通狀態(tài)。因此，將比特線BL0～5的電位分別作為輸入電位Vin，經(jīng)導(dǎo)通狀態(tài)的n溝道晶體管Tr3，輸入到電位比較電路41的讀出放大器2側(cè)。由此，將負電位輸入到與比特線BL0～2相連的讀出放大器2，同時將正電位輸入到與比特線BL3～5相連的讀出放大器2。另外，經(jīng)導(dǎo)通狀態(tài)的n溝道晶體管Tr4，將接地電位(GND)的參考電位Vref2供給到讀出放大器2。之后，使時鐘信號Φ降低為接地電位(GND)。由此，n溝道晶體管Tr3和Tr4變?yōu)閷?dǎo)通狀態(tài)。因此，節(jié)點ND3邊保持輸入電位Vin，邊變?yōu)楦訝顟B(tài)，同時，節(jié)點ND4邊保持接地電位(GND)的參考電位Vref2，邊變?yōu)楦訝顟B(tài)。
接著，在圖21所示的引導(dǎo)期間中，使引導(dǎo)時鐘信號Bclk降低為L電平。隨之，由于引導(dǎo)信號產(chǎn)生電路43(參照圖17)的p溝道晶體管Tr39變?yōu)閷?dǎo)通狀態(tài)，所以經(jīng)p溝道晶體管Tr39流過電流。由此，從引導(dǎo)信號產(chǎn)生電路43經(jīng)輸出線15輸出的引導(dǎo)信號的電位從初始狀態(tài)的電位(-Vt-Vα1)和電位(-Vt-Vα2)之間的電位緩慢升高。因此，輸入了引導(dǎo)信號的作為電容器起作用的n溝道晶體管Tr51和Tr52(參照圖20)的源極/漏極區(qū)域的電位也分別從初始狀態(tài)的電位(-Vt-Vα1)和電位(-Vt-Vα2)之間的電位緩慢升高。之后，與上述第五實施方式的引導(dǎo)期間的動作相同，通過電位比較電路41，擴大了比特線BL0～5的電位(Vin)和接地電位(GND)的參考電位Vref2的電位差。并且，通過由讀出放大器2來分別比較擴大了電位差后的比特線BL0～5的電位(Vinα)和參考電位(Vref2α)，從而進一步擴大(放大)了比特線BL0～5的電位(Vin)和接地電位(GND)的參考電位Vref2的電位差。并且，判斷線BL0～5的電位(Vin)比接地電位(GND)的參考電位Vref2高還是低。
在第六實施方式中，如上所述，在交叉點型的強電介質(zhì)存儲器中，在經(jīng)字線WL3向強電介質(zhì)電容器CF10施加了電壓脈沖，使得與保持數(shù)據(jù)“0”的強電介質(zhì)電容器CF10相連的比特線BL0～2上產(chǎn)生負電位，與保持數(shù)據(jù)“1”的強電介質(zhì)電容器CF10相連的比特線BL3～5上產(chǎn)生正電位后，通過統(tǒng)一讀出與字線WL3相連的強電介質(zhì)電容器CF10的數(shù)據(jù)，從而可以將作為通過引導(dǎo)信號升高之前的數(shù)據(jù)“0”或數(shù)據(jù)“1”的判斷基準(zhǔn)的參考電位Vref2設(shè)置為接地電位(GND)。由此，即使在數(shù)據(jù)的讀出時在比特線BL0～5上產(chǎn)生的電位有偏差的情況下，也可以容易地設(shè)置參考電位Vref2。
另外，在第六實施方式中，由于可以將作為數(shù)據(jù)“0”或數(shù)據(jù)“1”的判斷基準(zhǔn)的參考電位Vref2設(shè)置為接地電位(GND)，所以可以將在強電介質(zhì)存儲器內(nèi)部一般使用的接地電位用作參考電位Vref2。由此，與將參考電位Vref2設(shè)置為接地電位之外的電位的情況不同，不需要另外設(shè)置生成參考電位Vref2用的電路，所以可以簡化強電介質(zhì)存儲器的電路結(jié)構(gòu)。
第六實施方式的上述之外的效果與上述第五實施方式的效果相同。
另外，這里公開的實施方式應(yīng)認為在所有方面僅是示例，而不是限制。本發(fā)明的范圍由技術(shù)方案的范圍來表示，而不是由上述實施方式的說明來表示，進一步包含與技術(shù)方案的范圍有相同的含義和其范圍內(nèi)的所有變更。
例如，在上述實施方式中，將作為引導(dǎo)輸入電位Vin和參考電位Vref用的電容器起作用的n溝道晶體管或p溝道晶體管構(gòu)成為其源極/漏極區(qū)域和溝道區(qū)域為相同的柵極寬度方向(圖2的Y方向)的寬度，但是本發(fā)明并不限于此，也可將作為電容器起作用的n溝道晶體管或p溝道晶體管形成為具有上述之外的結(jié)構(gòu)。例如，如圖25所示，也可形成為相對溝道區(qū)域的柵極寬度方向(圖25中的Y方向)的寬度，源極/漏極區(qū)域的柵極寬度方向(圖25中的Y方向)的寬度小。根據(jù)這種結(jié)構(gòu)，由于可以減小柵極和源極/漏極區(qū)域重疊的區(qū)域A的面積，所以可以減小由該柵極和源極/漏極區(qū)域重疊的區(qū)域A引起的電容。因此，若形成作為分別引導(dǎo)輸入電位Vin和參考電位Vref的電容器起作用的n溝道晶體管或p溝道晶體管，使得相對溝道區(qū)域的寬度，源極/漏極區(qū)域?qū)挾刃?，則通過截止這些晶體管，可以使擴大后的輸入電位(Vinα)和參考電位(Vrefα)的電位差更大。
另外，在上述實施方式中，作為用于引導(dǎo)輸入電位Vin和參考電位Vref，來擴大電位差的第一和第二電容機構(gòu)的一例，使用了作為電容器起作用的n溝道晶體管或p溝道晶體管，但是本發(fā)明并不限于此，還可以使用晶體管之外的電容機構(gòu)。例如，可以將具有圖26和圖27所示結(jié)構(gòu)的電容器50用作引導(dǎo)輸入電位Vin和參考電位Vref并擴大電位差用的電容機構(gòu)。另外，該電容器50是本發(fā)明的“第一電容機構(gòu)”和“第二電容機構(gòu)”的一例。另外，電容器50具有從圖25所示的晶體管去除了源極/漏極區(qū)域的一個的結(jié)構(gòu)。具體的，在電容器50中，如圖27所示，通過將雜質(zhì)導(dǎo)入到半導(dǎo)體基板51的規(guī)定區(qū)域中，而形成雜質(zhì)擴散區(qū)域52。該雜質(zhì)擴散區(qū)域52作為電容器50的一個電極起作用。另外，在半導(dǎo)體基板51上通過向后述的電極層56施加規(guī)定的電壓，形成反轉(zhuǎn)層，從截止?fàn)顟B(tài)變?yōu)閷?dǎo)通狀態(tài)的反轉(zhuǎn)層形成區(qū)域53以與雜質(zhì)擴散區(qū)域52相鄰的方式形成。由元件分離區(qū)域54來包圍該反轉(zhuǎn)層形成區(qū)域53。并且，上述雜質(zhì)擴散區(qū)域52如圖26所示，具有比反轉(zhuǎn)層形成區(qū)域53的寬度還小的寬度。另外，如圖27所示，形成絕緣膜55，以使其覆蓋在半導(dǎo)體基板51的雜質(zhì)擴散區(qū)域52、反轉(zhuǎn)層形成區(qū)域53和元件分離區(qū)域54上。另外，在絕緣膜55上的反轉(zhuǎn)層形成區(qū)域53、雜質(zhì)擴散區(qū)域52的一部分區(qū)域和元件分離區(qū)域54的一部分區(qū)域所對應(yīng)的區(qū)域上形成作為電容器50的另一個電極起作用的電極層56。另外，在該電容器50中，形成有電極層56和雜質(zhì)擴散區(qū)域52的一部分區(qū)域重疊的區(qū)域A。該電容器50中，與圖25所示的晶體管相比，可以使電極層54和雜質(zhì)擴散區(qū)域52重疊的區(qū)域A更小。由此，為了分別引導(dǎo)輸入電位Vin和參考電位Vref，若使用圖26所示的電容器50，通過電容器50從導(dǎo)通狀態(tài)變化為截止?fàn)顟B(tài)，可以使擴大后的輸入電位(Vinα)和參考電位(Vrefα)的電位差更大。
另外，在上述實施方式中，構(gòu)成為將引導(dǎo)輸入電位Vin和參考電位Vref并擴大電位差所用的n溝道晶體管或p溝道晶體管的柵極連接到輸入了輸入電位Vin的節(jié)點或輸入了參考電位Vref的節(jié)點，同時，將引導(dǎo)信號供給到源極/漏極區(qū)域，但是本發(fā)明并不限于此，也可將上述n溝道晶體管或p溝道晶體管的源極/漏極區(qū)域連接到輸入了輸入電位Vin的節(jié)點或輸入了參考電位Vref的節(jié)點，同時將引導(dǎo)信號供給到柵極。這時，將從規(guī)定的電位降低為接地電位的引導(dǎo)信號供給到上述n溝道晶體管的柵極。由此，上述的n溝道晶體管在將輸入到柵極的引導(dǎo)信號降低接地電位的中途變?yōu)榻刂範(fàn)顟B(tài)。另外，向上述p溝道晶體管的柵極供給從規(guī)定的電位升高到Vcc的電位的引導(dǎo)信號。由此，上述p溝道晶體管在輸入到柵極的引導(dǎo)信號升高到Vcc的中途變?yōu)榻刂範(fàn)顟B(tài)。
另外，在上述實施方式中，使用了差動讀出放大器，但是本發(fā)明并不限于此，也可使用電流鏡型的讀出放大器。另外，也可使用其他種類的運算放大器。
另外，在上述第四～第六實施方式中，分別說明了將本發(fā)明的電位比較電路適用于DRAM、1T1C型的強電介質(zhì)存儲器和交叉點型的強電介質(zhì)存儲器的例子，但是本發(fā)明并不限于此，也可將本發(fā)明的電位比較電路適用于上述之外的半導(dǎo)體裝置。
另外，在上述第一實施方式中，通過在使作為電容器起作用的n溝道晶體管Tr1和Tr2的各自的柵極的電位升高之前，使n溝道晶體管Tr3和Tr4變?yōu)榻刂範(fàn)顟B(tài)，使n溝道晶體管Tr1和Tr2各自的柵極變?yōu)楦訝顟B(tài)，但是本發(fā)明并不限于此，也可在存在于輸入電位Vin和參考電位Vref的輸入側(cè)的負載電容小的情況下，在n溝道晶體管Tr1和Tr2各自的柵極電位升高之前，使n溝道晶體管Tr3和Tr4變?yōu)榻刂範(fàn)顟B(tài)。
另外，在上述實施方式中，通過由引導(dǎo)信號，使晶體管的源極/漏極區(qū)域兩者的電位升高或降低，來引導(dǎo)該晶體管的引導(dǎo)電位，但是本發(fā)明并不限于此，也可通過將引導(dǎo)信號僅輸入到晶體管的源極/漏極區(qū)域的其中一個，隨著僅使引導(dǎo)信號輸入的源極/漏極區(qū)域的其中一個的電位升高或降低，來引導(dǎo)該晶體管的柵極電位。
在上述第六實施方式中，在數(shù)據(jù)讀出時，將-1/3Vcc的負電壓施加到強電介質(zhì)電容器，但是本發(fā)明并不限于此，但是也可將-1/3Vcc之外的負電壓施加到強電介質(zhì)電容器。
另外，在上述實施方式中，構(gòu)成為在使輸入電位和參考電位的電位差擴大時，作為將輸入電位輸入到柵極的電容器起作用的晶體管和作為將參考電位輸入到柵極的電容器起作用的晶體管同時從導(dǎo)通狀態(tài)變?yōu)榻刂範(fàn)顟B(tài)，但是本發(fā)明并不限于此，也可構(gòu)成為僅使作為將輸入電位輸入到柵極的電容器起作用的晶體管或作為將參考電位輸入到柵極的電容器起作用的晶體管的其中之一從導(dǎo)通狀態(tài)變?yōu)榻刂範(fàn)顟B(tài)。這時，由于通過在作為變?yōu)榻刂範(fàn)顟B(tài)的電容器起作用的晶體管中，減小柵極和源極/漏極之間的電容，而減小該晶體管的柵極電位升高或降低的變化率，所以可以擴大該晶體管的柵極電位和保持為另一方面的導(dǎo)通狀態(tài)的晶體管的柵極電位的電位差。由此，可以擴大輸入電位和參考電位的電位差。
權(quán)利要求
1.一種半導(dǎo)體裝置，其中具備導(dǎo)通時的電容和截止時的電容不同的第一電容機構(gòu)和第二電容機構(gòu)；通過使所述第一電容機構(gòu)的一個電極的電位和所述第二電容機構(gòu)的一個電極的電位從第一電位變?yōu)榈诙娢?，從而擴大輸入到所述第一電容機構(gòu)的另一電極的電位和輸入到所述第二電容機構(gòu)的另一電極的電位的電位差，以比較輸入到所述第一電容機構(gòu)的另一電極的電位和輸入到所述第二電容機構(gòu)的另一電極的電位。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，所述導(dǎo)通時的電容和截止時的電容不同的第一電容機構(gòu)和第二電容機構(gòu)包含作為電容器起作用的晶體管元件；和所述晶體管元件之外的可切換導(dǎo)通狀態(tài)和截止?fàn)顟B(tài)的電容元件的其中之一。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中進一步具備判斷電路，其比較擴大了所述電位差后的所述第一電容機構(gòu)的另一電極的電位和所述第二電容機構(gòu)的另一電極的電位，來判斷所述第一電容機構(gòu)和所述第二電容機構(gòu)的其中一個的另一電極的電位比所述第一電容機構(gòu)和所述第二電容機構(gòu)的其中另一個的另一電極的電位高還是低。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其中，所述判斷電路包含讀出放大器，其在進一步放大了所述電位差被擴大后的所述第一電容機構(gòu)的另一電極的電位和所述第二電容機構(gòu)的另一電極的電位的電位差后，比較所述第一電容機構(gòu)的另一電極的電位和所述第二電容機構(gòu)的另一電極的電位，并判斷所述第一電容機構(gòu)和所述第二電容機構(gòu)的其中一個的另一電極的電位比所述第一電容機構(gòu)和所述第二電容機構(gòu)的其中另一個的另一電極的電位高還是低。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，所述第一電容機構(gòu)和所述第二電容機構(gòu)具有在所述第一電容機構(gòu)的一個電極的電位和所述第二電容機構(gòu)的一個電極的電位為所述第一電位時為導(dǎo)通狀態(tài)，同時在所述第一電容機構(gòu)的一個電極的電位和所述第二電容機構(gòu)的一個電極的電位為所述第二電位時為截止?fàn)顟B(tài)的實質(zhì)上相同的閾值電壓；隨著使所述第一電容機構(gòu)的一個電極的電位和所述第二電容機構(gòu)的一個電極的電位從所述第一電位向所述第二電位以第一變化率變化，所述第一電容機構(gòu)的另一電極的電位和所述第二電容機構(gòu)的另一電極的電位以比所述第一變化率還小的第二變化率變化。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置，其中，隨著使所述第一電容機構(gòu)的一個電極的電位和所述第二電容機構(gòu)的一個電極的電位以所述第一變化率變化，通過使所述第一電容機構(gòu)的另一電極的電位和所述第一電容機構(gòu)的一個電極的電位的電位差的絕對值為所述第一電容機構(gòu)的閾值電壓的絕對值以下，所述第一電容機構(gòu)從導(dǎo)通狀態(tài)變?yōu)榻刂範(fàn)顟B(tài)，從而使所述第一電容機構(gòu)的另一電極電位的所述第二變化率減小，之后，延遲規(guī)定的時間，通過使所述第二電容機構(gòu)的另一電極的電位和所述第二電容機構(gòu)的一個電極的電位的電位差的絕對值變?yōu)樗龅诙娙輽C構(gòu)的閾值電壓的絕對值以下，所述第二電容機構(gòu)從導(dǎo)通狀態(tài)變?yōu)榻刂範(fàn)顟B(tài)，從而使所述第二電容機構(gòu)的另一電極的電位的所述第二變化率減小。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，隨著使所述第一電容機構(gòu)的一個電極的電位和所述第二電容機構(gòu)的一個電極的電位以所述第一變化率從所述第一電位變化為所述第二電位，通過使所述第一電容機構(gòu)和所述第二電容機構(gòu)的其中一個的一個電極的電位和另一電極的電位差的絕對值為對應(yīng)的所述第一電容機構(gòu)或所述第二電容機構(gòu)的閾值電壓的絕對值以下，所述第一電容機構(gòu)和所述第二電容機構(gòu)的其中一個變?yōu)榻刂範(fàn)顟B(tài)，從而使所述第一電容機構(gòu)和所述第二電容機構(gòu)的其中一個的另一電極的電位的所述第二變化率減小。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，進一步具備引導(dǎo)電路，其將以第一變化率從所述第一電位變?yōu)樗龅诙娢坏碾娢惠敵龅剿龅谝浑娙輽C構(gòu)的一個電極和所述第二電容機構(gòu)的一個電極。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置，其中，所述引導(dǎo)電路包含第一晶體管，其具有與所述第一電容機構(gòu)和所述第二電容機構(gòu)的其中一個實質(zhì)上相同的閾值電壓；電壓變化機構(gòu)，其使所述第一晶體管的源極區(qū)域或漏極區(qū)域的電位降低或升高規(guī)定的電壓；和第二晶體管，其用于使所述第一晶體管的源極區(qū)域或漏極區(qū)域的電位以所述第一變化率變?yōu)樗龅诙娢?；在所述第一電容機構(gòu)和所述第二電容機構(gòu)的其中一個的一個電極的電位為所述第一電位時，將與輸入到所述第一電容機構(gòu)和所述第二電容機構(gòu)的其中之一的另一個電極的電位實質(zhì)上相同的電位輸入到所述第一晶體管的柵電極。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體裝置，其中，所述電壓變化機構(gòu)包含高電阻和晶體管的其中之一。
11.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，具備多個包含所述第一電容機構(gòu)和所述第二電容機構(gòu)的電位差擴大電路；通過所述多個電位差擴大電路，多次擴大輸入到所述第一電容機構(gòu)的另一個電極的電位和輸入到所述第二電容機構(gòu)的另一個電極的電位的電位差。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置，其中，所述多個電位差擴大電路包含第一電位差擴大電路，其包含第一導(dǎo)電型的所述第一電容機構(gòu)和所述第二電容機構(gòu)；和第二電位差擴大電路，其包含第二導(dǎo)電型的所述第一電容機構(gòu)和所述第二電容機構(gòu)；將第一電位輸入到所述第一導(dǎo)電型的第一電容機構(gòu)的另一電極和所述第二導(dǎo)電型的第一電容機構(gòu)的另一電極，同時，將第二電位輸入到所述第一導(dǎo)電型的第二電容機構(gòu)的另一電極和所述第二導(dǎo)電型的第二電容機構(gòu)的另一電極；在通過所述第一電位差擴大電路擴大了輸入到所述第一導(dǎo)電型的第一電容機構(gòu)的另一電極的所述第一電位、和輸入到所述第一導(dǎo)電型的第二電容機構(gòu)的另一電極的所述第二電位的電位差后，通過所述第二電位差擴大電路，來擴大所述第二導(dǎo)電型的第一電容機構(gòu)的另一電極的所述第一電位和所述第二導(dǎo)電型的第二電容機構(gòu)的另一電極的所述第二電位的電位差。
13.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，所述第一電容機構(gòu)包含作為電容器起作用的第三晶體管，該電容器導(dǎo)通時的電容和截止時的電容不同；所述第一電容機構(gòu)的一個電極包含所述第三晶體管的源極區(qū)域和漏極區(qū)域的至少其中之一；所述第一電容機構(gòu)的另一電極包含所述第三晶體管的柵電極；所述第二電容機構(gòu)包含作為電容器起作用的第四晶體管，該電容器導(dǎo)通時的電容和截止時的電容不同；所述第二電容機構(gòu)的一個電極包含所述第四晶體管的源極區(qū)域和漏極區(qū)域的至少之一；所述第二電容機構(gòu)的另一電極包含所述第四晶體管的柵電極。
14.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，所述第一電容機構(gòu)包含作為電容器起作用的第三晶體管，該電容器導(dǎo)通時的電容和截止時的電容不同；所述第一電容機構(gòu)的一個電極包含所述第三晶體管的柵電極；所述第一電容機構(gòu)的另一電極包含所述第三晶體管的源極區(qū)域和漏極區(qū)域的至少之一；所述第二電容機構(gòu)包含作為電容器起作用的第四晶體管，該電容器導(dǎo)通時的電容和截止時的電容不同；所述第二電容機構(gòu)的一個電極包含所述第四晶體管的柵電極；所述第二電容機構(gòu)的另一電極包含所述第四晶體管的源極區(qū)域和漏極區(qū)域的至少之一。
15.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，所述第一電容機構(gòu)包含作為電容器起作用的第三晶體管，該電容器導(dǎo)通時的電容和截止時的電容不同；所述第二電容機構(gòu)包含作為電容器起作用的第四晶體管，該電容器導(dǎo)通時的電容和截止時的電容不同；所述第三晶體管和所述第四晶體管的導(dǎo)通狀態(tài)的電容比截止?fàn)顟B(tài)的電容還大。
16.根據(jù)權(quán)利要求15所述的半導(dǎo)體裝置，其中，所述第三晶體管和所述第四晶體管具有比柵極長度更小的柵極寬度。
17.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，進一步具備保持數(shù)據(jù)的存儲機構(gòu)；和與所述存儲機構(gòu)相連的數(shù)據(jù)線；所述數(shù)據(jù)線連接到所述第一電容機構(gòu)和所述第二電容機構(gòu)的其中之一的另一電極；并且在所述數(shù)據(jù)的讀出時，經(jīng)所述數(shù)據(jù)線將所述存儲機構(gòu)保持的數(shù)據(jù)所對應(yīng)的電位輸入到所述第一電容機構(gòu)和所述第二電容機構(gòu)的其中之一的另一電極，同時將參考電位輸入到另一個的另一電極。
18.根據(jù)權(quán)利要求17所述的半導(dǎo)體裝置，其中，所述存儲機構(gòu)包含強電介質(zhì)電容器和電容器的其中之一。
19.根據(jù)權(quán)利要求17所述的半導(dǎo)體裝置，其中進一步具備與所述存儲機構(gòu)相連的數(shù)據(jù)線；在所述數(shù)據(jù)的讀出時，通過經(jīng)所述驅(qū)動線將電壓脈沖施加到所述存儲機構(gòu)，從而在所述存儲機構(gòu)保持第一數(shù)據(jù)的情況下，將負電位從所述存儲機構(gòu)經(jīng)所述數(shù)據(jù)線輸入到所述第一電容機構(gòu)和所述第二電容機構(gòu)的其中之一的另一電極，在所述存儲機構(gòu)保持第二數(shù)據(jù)的情況下，將正電位從所述存儲機構(gòu)經(jīng)所述數(shù)據(jù)線輸入到所述第一電容機構(gòu)和所述第二電容機構(gòu)的其中之一的另一電極。
20.根據(jù)權(quán)利要求19所述的半導(dǎo)體裝置，其中，所述存儲機構(gòu)包含具有強電介質(zhì)膜的強電介質(zhì)電容器，該強電介質(zhì)膜設(shè)置在配置為彼此相交的字線和比特線之間。
全文摘要
本發(fā)明提供一種半導(dǎo)體裝置。該半導(dǎo)體裝置備有導(dǎo)通時的電容和截止時的電容不同的第一電容機構(gòu)和第二電容機構(gòu)。并且，通過使第一電容機構(gòu)的一個電極的電位和第二電容機構(gòu)的一個電極的電位從第一電位變?yōu)榈诙娢唬瑏頂U大輸入到第一電容機構(gòu)的另一電極的電位和輸入到第二電容機構(gòu)的另一電極的電位的電位差，以比較輸入到第一電容機構(gòu)的另一電極的電位和輸入到第二電容機構(gòu)的另一電極的電位。可以提高判斷規(guī)定的輸入電位比參考電位高還是低時的精度。
文檔編號G11C11/409GK1832021SQ20051013383
公開日2006年9月13日 申請日期2005年12月21日 優(yōu)先權(quán)日2004年12月21日
發(fā)明者山田光一 申請人:三洋電機株式會社