專利名稱：存儲(chǔ)器裝置,存儲(chǔ)器控制器及其操作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種存儲(chǔ)器裝置，其包括具有一個(gè)或者多個(gè)可從中讀出數(shù)據(jù)的存儲(chǔ)器陣列的存儲(chǔ)體。本發(fā)明也涉及一種適合于控制所連接的存儲(chǔ)器裝置的存儲(chǔ)器控制器。本發(fā)明進(jìn)一步涉及一種控制這樣的存儲(chǔ)器裝置和這樣的存儲(chǔ)器控制器的方法。
背景技術(shù)：
存儲(chǔ)器裝置通常提供在數(shù)據(jù)存取中將存儲(chǔ)其中的數(shù)據(jù)讀出，例如，在存儲(chǔ)器裝置確定的行和列上同步讀出許多數(shù)據(jù)并且在下一次數(shù)據(jù)存取中，下一次的讀地址被施加到存儲(chǔ)器裝置以讀出其它數(shù)據(jù)之前，在脈沖時(shí)間間隔中至少部分串行地輸出。在常規(guī)的雙數(shù)據(jù)率(DDR)技術(shù)中，因?yàn)閿?shù)據(jù)在數(shù)據(jù)讀出時(shí)鐘的上升沿和下降沿輸出，所以從存儲(chǔ)器裝置讀出數(shù)據(jù)的數(shù)據(jù)率提高。因此，在一次數(shù)據(jù)存取中被讀出的數(shù)據(jù)量也增加了。從而，取決于存儲(chǔ)器裝置的配置，在一次數(shù)據(jù)存取中讀出的數(shù)據(jù)量太大并且不能被在運(yùn)行所述存儲(chǔ)器裝置的計(jì)算機(jī)系統(tǒng)所使用是有可能的。
作為替代地，在一次數(shù)據(jù)存取之中，來(lái)自不同地址(不同列和/或不同行)的數(shù)據(jù)被提供給計(jì)算機(jī)系統(tǒng)是合乎需要的。然而，在存儲(chǔ)器陣列的不同列的數(shù)據(jù)讀存取之間的最小時(shí)間被當(dāng)前使用的動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DRAM)技術(shù)和DRAM陣列結(jié)構(gòu)所限制。這意味著不能在小于由被稱作列訪問(wèn)周期時(shí)間所決定的時(shí)間內(nèi)將對(duì)存儲(chǔ)器裝置不同列的連續(xù)讀取請(qǐng)求提供到存儲(chǔ)器陣列。因此，在常規(guī)的存儲(chǔ)器裝置中，不能比列訪問(wèn)周期時(shí)間更快地應(yīng)用對(duì)存儲(chǔ)器陣列的不同列的讀取請(qǐng)求，其中在整個(gè)列訪問(wèn)周期期間大量數(shù)據(jù)被連續(xù)地輸出。然而，在列訪問(wèn)周期中減少輸出的數(shù)據(jù)量可能導(dǎo)致被輸出的最后數(shù)據(jù)位和下一數(shù)據(jù)訪問(wèn)傳送從存儲(chǔ)器裝置輸出的數(shù)據(jù)的時(shí)刻之間出現(xiàn)時(shí)間間隙。
然而，需要一種存儲(chǔ)器裝置，在其中作為到一個(gè)存儲(chǔ)器地址的讀訪問(wèn)結(jié)果的被輸出的數(shù)據(jù)可以在沒(méi)有釋放容量去讀取來(lái)自存儲(chǔ)器裝置的其它數(shù)據(jù)的情況下被減少。并且，需要一種能夠操作那樣的存儲(chǔ)器裝置的存儲(chǔ)器控制器。更進(jìn)一步地，相應(yīng)地需要一種操作根據(jù)上述方面的存儲(chǔ)器裝置和存儲(chǔ)器控制器的方法。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的第一方面，提供一種包括多組存儲(chǔ)體的存儲(chǔ)器裝置，其中每一存儲(chǔ)體包括存儲(chǔ)器陣列。每一存儲(chǔ)體適合于在單一數(shù)據(jù)訪問(wèn)中被讀出。更進(jìn)一步地，提供多條連接到存儲(chǔ)體組的內(nèi)部數(shù)據(jù)總線，使得每一組存儲(chǔ)體都與內(nèi)部數(shù)據(jù)總線中的一條相連。通過(guò)數(shù)據(jù)輸出單元，經(jīng)由各自的內(nèi)部數(shù)據(jù)總線，在數(shù)據(jù)訪問(wèn)中從一個(gè)存儲(chǔ)體組讀出的數(shù)據(jù)根據(jù)所述數(shù)據(jù)訪問(wèn)被讀出并被連續(xù)地輸出。
根據(jù)本發(fā)明的再一個(gè)實(shí)施例，存儲(chǔ)器裝置可以進(jìn)一步包括用于接收來(lái)自外部的命令和地址數(shù)據(jù)的命令和地址端口，以及多條連接到所述存儲(chǔ)體組的內(nèi)部命令和地址總線，使得每一組存儲(chǔ)體都與內(nèi)部命令和地址總線中的一條相連。
這種存儲(chǔ)器裝置可以包括存儲(chǔ)體組的分離排列，每個(gè)都具有其自身的內(nèi)部數(shù)據(jù)總線和內(nèi)部命令和地址總線。所有的命令和地址總線被連接到用于指示接收的命令和地址數(shù)據(jù)到相應(yīng)的存儲(chǔ)體組的命令和地址單元。相似地，數(shù)據(jù)總線被分離地連接到數(shù)據(jù)輸出單元，在所述數(shù)據(jù)輸出單元中，在數(shù)據(jù)訪問(wèn)期間讀出的數(shù)據(jù)被緩沖并且被連續(xù)地輸出。緩沖和連續(xù)地輸出數(shù)據(jù)可以以數(shù)據(jù)訪問(wèn)的公知方式執(zhí)行。存儲(chǔ)體組物理上的分離排列(每個(gè)都被連接到其自身的數(shù)據(jù)和命令總線和地址總線)允許數(shù)據(jù)庫(kù)在不考慮任何定義連續(xù)列訪問(wèn)之間的時(shí)間的最小訪問(wèn)時(shí)間，例如列到列延遲(tCCD)的情況下被實(shí)質(zhì)上分離操作。
每個(gè)存儲(chǔ)體都適合于允許不快于在列訪問(wèn)周期中的連續(xù)數(shù)據(jù)訪問(wèn)，其中數(shù)據(jù)輸出單元用于輸出在輸出時(shí)間間隔中的來(lái)自存儲(chǔ)體組之一的數(shù)據(jù)訪問(wèn)期間被提供的數(shù)據(jù)，所述輸出時(shí)間間隔比列訪問(wèn)周期短。因而，克服存儲(chǔ)器裝置中產(chǎn)生的最小訪問(wèn)時(shí)間的限制是有可能的。
數(shù)據(jù)輸出單元用于輸出在對(duì)應(yīng)于列訪問(wèn)周期除以多個(gè)存儲(chǔ)體組的時(shí)間內(nèi)從存儲(chǔ)體組之一接收的數(shù)據(jù)。因此，來(lái)自不同地址的數(shù)據(jù)可以被結(jié)合到輸出數(shù)據(jù)中，所述輸出數(shù)據(jù)可以在單個(gè)數(shù)據(jù)輸出時(shí)序中被輸出。在脈沖數(shù)據(jù)(在一個(gè)脈沖中被輸出的數(shù)據(jù))的情況中，所述輸出隨后包括來(lái)自由不同存儲(chǔ)體組提供的不同地址的數(shù)據(jù)，所述存儲(chǔ)體組在小于列訪問(wèn)周期的時(shí)間內(nèi)被連續(xù)尋址。
為了指示命令和地址數(shù)據(jù)到所述被尋址的存儲(chǔ)體組，命令和地址單元可以包括多路輸出選擇器。所述多路輸出選擇器可以被直接地耦合到命令和地址端口。更進(jìn)一步地，所述多路輸出選擇器可以包括被耦合到被接收的地址數(shù)據(jù)的至少一個(gè)地址位的控制輸入。
根據(jù)本發(fā)明的另一個(gè)方面，提供一種控制存儲(chǔ)器裝置的存儲(chǔ)器控制器?？蛇B接到存儲(chǔ)器控制器的存儲(chǔ)器裝置包括多個(gè)存儲(chǔ)體組，其中多個(gè)存儲(chǔ)器部分被包含在每個(gè)存儲(chǔ)體中。在一個(gè)存儲(chǔ)體中的存儲(chǔ)器部分可以在隨著列訪問(wèn)周期時(shí)間的數(shù)據(jù)訪問(wèn)中被連續(xù)地讀出。所述存儲(chǔ)器控制器包括將命令和地址數(shù)據(jù)提供到存儲(chǔ)器裝置的命令和地址數(shù)據(jù)端口。通過(guò)控制單元，包括在數(shù)據(jù)訪問(wèn)中從中讀出數(shù)據(jù)的存儲(chǔ)器地址的請(qǐng)求被接收和排隊(duì)。所述控制單元適合于分類關(guān)于它們地址的請(qǐng)求，以便與存儲(chǔ)器裝置中的不同存儲(chǔ)體組相關(guān)的兩個(gè)地址在小于列訪問(wèn)周期的短時(shí)間間隔內(nèi)被施加到存儲(chǔ)器裝置。
因此，存儲(chǔ)器控制器通過(guò)結(jié)合不同存儲(chǔ)器地址的數(shù)據(jù)，最佳化對(duì)連接其上的存儲(chǔ)器設(shè)備的數(shù)據(jù)訪問(wèn)，所述不同的存儲(chǔ)器地址的數(shù)據(jù)按照慣例不能在單次數(shù)據(jù)訪問(wèn)中被訪問(wèn)。
更進(jìn)一步地，控制單元可以被采用以便將所述短時(shí)間間隔設(shè)置為通過(guò)列訪問(wèn)周期除以存儲(chǔ)器置中的多個(gè)存儲(chǔ)體組而確定的一個(gè)時(shí)間。因此，如果不同的存儲(chǔ)體組被尋址，多個(gè)對(duì)存儲(chǔ)器裝置的數(shù)據(jù)訪問(wèn)可以通過(guò)在列訪問(wèn)周期時(shí)間中被執(zhí)行而實(shí)現(xiàn)。
控制單元可以被用于對(duì)關(guān)于它們的地址的請(qǐng)求進(jìn)行分類，以便在等于或者大于列訪問(wèn)周期時(shí)間的時(shí)間間隔內(nèi)將與存儲(chǔ)器裝置中的相同存儲(chǔ)體組相關(guān)的兩個(gè)地址施加到存儲(chǔ)器裝置，以便在訪問(wèn)一組的存儲(chǔ)體中不發(fā)生沖突。
根據(jù)本發(fā)明的另一個(gè)方面，提供一種操作包括多個(gè)存儲(chǔ)體的存儲(chǔ)器裝置的方法。每個(gè)存儲(chǔ)體包括存儲(chǔ)器陣列。每個(gè)存儲(chǔ)體組適合于在數(shù)據(jù)訪問(wèn)中被讀出，例如，輸出為在數(shù)據(jù)訪問(wèn)中讀出而提供的數(shù)據(jù)。所述方法包括從外部接收命令和地址數(shù)據(jù)，根據(jù)所述地址數(shù)據(jù)，指示接收的命令和地址數(shù)據(jù)到所述存儲(chǔ)體組之一，在數(shù)據(jù)訪問(wèn)中接收自一個(gè)存儲(chǔ)體組讀出的數(shù)據(jù)，并且根據(jù)所述數(shù)據(jù)訪問(wèn)，連續(xù)地輸出接收的數(shù)據(jù)的步驟。
根據(jù)本發(fā)明的另一個(gè)實(shí)施例，在列訪問(wèn)周期時(shí)間之后，連續(xù)的數(shù)據(jù)訪問(wèn)可以被允許，其中在小于列訪問(wèn)周期時(shí)間的輸出時(shí)間間隔中，從所述存儲(chǔ)體組之一中輸出在所述數(shù)據(jù)訪問(wèn)期間被提供的數(shù)據(jù)。應(yīng)用如此的方法，命令和地址數(shù)據(jù)可以比常規(guī)方法更快地被提供給一個(gè)存儲(chǔ)器裝置，因?yàn)樵L問(wèn)存儲(chǔ)器裝置的最小訪問(wèn)時(shí)間可以被忽略。
在一個(gè)實(shí)施例中，在對(duì)應(yīng)于列訪問(wèn)周期除以所述存儲(chǔ)體組數(shù)量的時(shí)間內(nèi)，接收自所述存儲(chǔ)體組之一的數(shù)據(jù)可以被輸出。
所述命令和地址數(shù)據(jù)可以依據(jù)接收的地址數(shù)據(jù)的至少一個(gè)地址位而被多路分離。
根據(jù)本發(fā)明的另一方面，提供一種操作用于控制包括多個(gè)存儲(chǔ)體組的一個(gè)存儲(chǔ)器裝置的存儲(chǔ)器控制器的方法。多個(gè)存儲(chǔ)器部分被包含在每個(gè)存儲(chǔ)體中，并且在一個(gè)存儲(chǔ)體中的存儲(chǔ)器部分可以在列訪問(wèn)周期時(shí)間內(nèi)在數(shù)據(jù)訪問(wèn)中被連續(xù)地讀出。所述方法包括接收和排隊(duì)讀出請(qǐng)求的步驟，包括將在數(shù)據(jù)訪問(wèn)中被讀出的數(shù)據(jù)的存儲(chǔ)器地址，分類所述地址以便與存儲(chǔ)器裝置中的不同存儲(chǔ)體組相關(guān)的兩個(gè)地址在小于列訪問(wèn)周期時(shí)間的短時(shí)間間隔中被施加到存儲(chǔ)器裝置，以及提供命令和地址數(shù)據(jù)到存儲(chǔ)器裝置。
如此操作所述存儲(chǔ)器控制器的方法允許對(duì)存儲(chǔ)器裝置的訪問(wèn)最佳以便在數(shù)據(jù)訪問(wèn)中請(qǐng)求數(shù)據(jù)，其中比列訪問(wèn)周期時(shí)間更快地提供發(fā)送到存儲(chǔ)器裝置的讀請(qǐng)求，以便請(qǐng)求從存儲(chǔ)器裝置讀出數(shù)據(jù)。
關(guān)于它們的地址的請(qǐng)求的分類步驟可以被執(zhí)行以便所述短時(shí)間間隔被設(shè)置為由列訪問(wèn)周期除以存儲(chǔ)器裝置中的存儲(chǔ)體組的數(shù)量所決定的時(shí)間。這允許快速地發(fā)送讀請(qǐng)求到存儲(chǔ)器裝置，其中每個(gè)讀請(qǐng)求可以激活在存儲(chǔ)器裝置的一個(gè)存儲(chǔ)體組中被讀出的脈沖并且其中由每個(gè)存儲(chǔ)體組提供的數(shù)據(jù)被連續(xù)地輸出。


本發(fā)明的這些和其他的對(duì)象和特征通過(guò)結(jié)合所附附圖的下述描述，將變得更加清楚，其中圖1是表示根據(jù)本發(fā)明的一個(gè)實(shí)施例的具有多個(gè)存儲(chǔ)體組的存儲(chǔ)器裝置的方塊圖。
圖2是根據(jù)本發(fā)明的另一個(gè)實(shí)施例的存儲(chǔ)器控制器的方塊圖。
具體實(shí)施例方式
在圖1中，描述了根據(jù)本發(fā)明的一個(gè)實(shí)施例的存儲(chǔ)器裝置1的方塊圖。存儲(chǔ)器裝置1包括多個(gè)存儲(chǔ)體2，其被集合成不同的存儲(chǔ)體組(在此也稱作“存儲(chǔ)體組”)。在給定的示例中，描述了存儲(chǔ)體2的第一組3和存儲(chǔ)體2的第二組4，每個(gè)存儲(chǔ)體組包括四個(gè)存儲(chǔ)體2。存儲(chǔ)體2包括一個(gè)或者多個(gè)存儲(chǔ)器陣列并且它們可以是相同大小的。然而，可以使用不同大小的存儲(chǔ)器陣列。所述存儲(chǔ)器陣列可以包括DRAM存儲(chǔ)器單元，因此，形成DRAM存儲(chǔ)器。也可以使用其它類型的存儲(chǔ)器單元，如果它們具有作為DRAM存儲(chǔ)器單元中的通常情況的訪問(wèn)時(shí)間限制。
所述存儲(chǔ)器陣列包括被安排在字線和位線(或者行線和列線)上的DRAM存儲(chǔ)器單元矩陣，通過(guò)所述字線和位線，所述DRAM存儲(chǔ)器單元可以被選擇和尋址。在讀訪問(wèn)中，大量數(shù)據(jù)位在預(yù)取操作中被同時(shí)讀取并且被發(fā)送到輸出寄存器13，從輸出寄存器13連續(xù)地輸出讀出數(shù)據(jù)，例如，在數(shù)據(jù)脈沖中，在其中所述數(shù)據(jù)在多個(gè)周期中被連續(xù)地輸出，而不需要施加地址信息到存儲(chǔ)器裝置。
輸出數(shù)據(jù)的數(shù)據(jù)率由所述存儲(chǔ)器體系結(jié)構(gòu)所決定。例如，在DDR-2存儲(chǔ)器裝置中，在存儲(chǔ)體中64位數(shù)據(jù)在預(yù)取中被同時(shí)讀出，在所述預(yù)取中各自的地址存儲(chǔ)器單元被同時(shí)訪問(wèn)并提供到所述輸出寄存器。如果所述數(shù)據(jù)經(jīng)由其輸出的數(shù)據(jù)寬度是16位，該數(shù)據(jù)在2個(gè)時(shí)鐘周期中經(jīng)由四個(gè)時(shí)鐘邊沿輸出。
在DDR-3存儲(chǔ)器裝置中，同時(shí)讀出的數(shù)據(jù)位的數(shù)量被加倍到128位，其被同時(shí)預(yù)取并轉(zhuǎn)寄到輸出寄存器13，其中所述數(shù)據(jù)在具有8個(gè)時(shí)鐘邊沿(假設(shè)所述存儲(chǔ)器裝置包括16個(gè)數(shù)據(jù)輸出)的4個(gè)時(shí)鐘周期中，從輸出寄存器13被連續(xù)地輸出。隨著在數(shù)據(jù)訪問(wèn)中被讀取的數(shù)據(jù)的另外增加，所述輸出寄存器中有效數(shù)據(jù)的數(shù)量增加到在各自的數(shù)據(jù)訪問(wèn)之中必須被讀出的256位或者更高。例如，來(lái)自一個(gè)存儲(chǔ)器地址的256位數(shù)據(jù)通常表示太多以至于不能被計(jì)算機(jī)系統(tǒng)的處理器有效處理的數(shù)據(jù)量。特別地，通常從不同的存儲(chǔ)器地址提供從所述存儲(chǔ)器讀出的指令數(shù)據(jù)，所述不同的存儲(chǔ)器地址基本上被分布在存儲(chǔ)器陣列的較大部分中或者遍布在不同的存儲(chǔ)體2。從而，伴隨數(shù)據(jù)訪問(wèn)讀出的數(shù)據(jù)通常不能被所連接的處理器完全地使用，并且常規(guī)地，未被使用的數(shù)據(jù)已經(jīng)被放棄，其降低了存儲(chǔ)器裝置的性能，因?yàn)樵诖鎯?chǔ)器裝置1的數(shù)據(jù)輸出上仍然提供未被使用的數(shù)據(jù)。
根據(jù)本發(fā)明的一個(gè)實(shí)施例，存儲(chǔ)體2被分離成兩個(gè)存儲(chǔ)體組(例如，組3和組4)。每個(gè)存儲(chǔ)體組經(jīng)由分離的內(nèi)部數(shù)據(jù)總線6，7被連接到數(shù)據(jù)輸出單元5，其中第一數(shù)據(jù)總線6連接所述輸出單元到存儲(chǔ)體2的第一組3，并且第二內(nèi)部數(shù)據(jù)總線7連接存儲(chǔ)體2的第二組4到輸出單元5。
提供命令和地址單元8，它們提供命令和地址數(shù)據(jù)到存儲(chǔ)體2。存儲(chǔ)體2的第一組3經(jīng)由第一命令和地址總線9與命令和地址單元8相連接，并且存儲(chǔ)體2的第二組4經(jīng)由第二命令和地址總線10與命令和地址單元8相連接。命令和地址單元8被耦合到命令和地址端口11。命令和地址端口11可以包括命令和地址輸入管腳(未示出)以及輸入鎖存器(未示出)以便從存儲(chǔ)器控制器接收各自的命令和地址信號(hào)并且發(fā)送所接收的命令和地址信號(hào)到命令和地址單元8。
相似地，輸出單元5被連接到數(shù)據(jù)輸出端口12，端口12包括數(shù)據(jù)輸入/輸出管腳(或者I/O管腳)和I/O驅(qū)動(dòng)器以接收并傳送數(shù)據(jù)。數(shù)據(jù)I/O管腳(未示出)的數(shù)量可以根據(jù)被并行輸出的數(shù)據(jù)寬度而被提供。
通常地，在常規(guī)的存儲(chǔ)器裝置中，僅僅一條內(nèi)部數(shù)據(jù)總線和一條內(nèi)部命令和地址總線是有效的，并且于是，存在列訪問(wèn)周期時(shí)間，所述列訪問(wèn)周期時(shí)間定義兩個(gè)連續(xù)數(shù)據(jù)訪問(wèn)之間的最小時(shí)間周期。通過(guò)施加列地址到包含在所述存儲(chǔ)體中的多路輸出選擇器開(kāi)關(guān)而將被讀出的數(shù)據(jù)耦合到所述內(nèi)部數(shù)據(jù)總線線路，執(zhí)行一個(gè)數(shù)據(jù)訪問(wèn)。由于所述內(nèi)部數(shù)據(jù)總線線路的負(fù)載以及放大從所述存儲(chǔ)器陣列讀出的數(shù)據(jù)的第二讀取放大器的驅(qū)動(dòng)能力，基本上確定所述列訪問(wèn)周期。在常規(guī)的DRAM裝置中，所述列訪問(wèn)周期可以由通常所說(shuō)的列-到-列延遲(其被簡(jiǎn)寫為時(shí)間tCCD)所決定。所述列-到-列延遲表示在改變所述列地址以讀出來(lái)自其他存儲(chǔ)器地址的數(shù)據(jù)，而不需要改變各自的行地址(字地址)的時(shí)候，必須被考慮的時(shí)間。為了提供更多靈活的脈沖數(shù)據(jù)讀出方案，因此，根據(jù)本發(fā)明的一個(gè)實(shí)施例提供存儲(chǔ)體2的多個(gè)組，并且存儲(chǔ)體的每個(gè)組可以被連接到分離的命令和地址總線(例如，命令和地址總線9，10)和分離的數(shù)據(jù)總線(例如，數(shù)據(jù)總線6，7)，因此，它們可以被獨(dú)立地操作。
為了指示經(jīng)由命令和地址端口11從存儲(chǔ)器控制器被接收各自的命令和地址信號(hào)到各自的存儲(chǔ)體組3，4，命令和地址單元8包括分別指示所述命令和地址信號(hào)到第一命令和地址總線9或者第二命令和地址總線10的多路輸出選擇器(未示出)。命令和地址單元8的多路輸出選擇器的控制輸入被連接到所述地址信號(hào)的至少一位或者被連接到分離的控制信號(hào)，這是因?yàn)椴煌拇鎯?chǔ)體2，或者存儲(chǔ)體2的不同組3，4與不同的存儲(chǔ)器地址相關(guān)聯(lián)。從存儲(chǔ)體2讀出的數(shù)據(jù)在所述預(yù)取中被傳送到輸出單元5并且在輸出寄存器13中被收集，其中所述數(shù)據(jù)從輸出寄存器13作為數(shù)據(jù)脈沖被連續(xù)地輸出。所述數(shù)據(jù)的輸出可以利用數(shù)據(jù)輸出管腳的預(yù)定數(shù)目在多個(gè)時(shí)鐘周期中被執(zhí)行，所述時(shí)鐘周期取決于各自的雙數(shù)據(jù)率技術(shù)和可以被獨(dú)立設(shè)置的組脈沖長(zhǎng)度。
根據(jù)本發(fā)明的實(shí)施例，所述存儲(chǔ)器裝置的這種結(jié)構(gòu)允許在存儲(chǔ)器的不同組中訪問(wèn)不同的地址，而不需要被所述列訪問(wèn)周期時(shí)間所限制，其中在所述列訪問(wèn)周期時(shí)間中所述各自的數(shù)據(jù)總線線路被先前讀出的數(shù)據(jù)脈沖所占用。通過(guò)由控制存儲(chǔ)器裝置1的操作的存儲(chǔ)器控制器施加命令和地址信號(hào)到命令和地址端口11，例如，根據(jù)本發(fā)明的一個(gè)實(shí)施例的存儲(chǔ)器裝置的結(jié)構(gòu)被利用以最佳化從存儲(chǔ)器裝置1讀出的數(shù)據(jù)。例如，所述命令和地址信號(hào)可以被應(yīng)用以便訪問(wèn)在存儲(chǔ)體2的第一組3中的存儲(chǔ)器地址，其中作為結(jié)果，數(shù)據(jù)在第一數(shù)據(jù)總線6被輸出以便存儲(chǔ)在輸出寄存器13中。不需要等待將要經(jīng)過(guò)所述列訪問(wèn)周期時(shí)間，用于訪問(wèn)存儲(chǔ)體2的第二組4的下一存儲(chǔ)器地址的命令和地址信號(hào)可以被應(yīng)用到命令和地址端口11，其被命令和地址單元8經(jīng)由第二命令和地址總線10指示到存儲(chǔ)體2的第二組4。在存儲(chǔ)體2的第二組4的被尋址的存儲(chǔ)器接著經(jīng)由第二數(shù)據(jù)總線7輸出被讀出的數(shù)據(jù)到輸出寄存器13。來(lái)自第一存儲(chǔ)體組3和第二存儲(chǔ)體組4的包含在輸出寄存器13中的數(shù)據(jù)可以經(jīng)由輸出數(shù)據(jù)端口12作為脈沖被連續(xù)地輸出。因此，如果從存儲(chǔ)體2的不同組讀出來(lái)自不同存儲(chǔ)器地址的數(shù)據(jù)，來(lái)自不同存儲(chǔ)器地址的數(shù)據(jù)可以被結(jié)合作為一個(gè)數(shù)據(jù)脈沖而被輸出。
為了發(fā)出在隨后的脈沖中有多少數(shù)量的數(shù)據(jù)將被讀出的信號(hào)，存儲(chǔ)器裝置1可以接收指示預(yù)取長(zhǎng)度的命令。例如，命令信號(hào)可以指示其他命令和地址信號(hào)，其涉及在其他存儲(chǔ)體組的存儲(chǔ)器地址將在小于列訪問(wèn)周期的時(shí)間中被應(yīng)用到命令和地址端口，并且因此只有減少數(shù)量的數(shù)據(jù)被預(yù)取，以便于隨著連續(xù)的命令和地址數(shù)據(jù)，對(duì)下一讀出脈沖提供其他數(shù)據(jù)。另外，所述預(yù)取將包括完全填充輸出寄存器13的數(shù)據(jù)。
在兩個(gè)連續(xù)的命令和地址信號(hào)可以被應(yīng)用到命令和地址端口11的最小時(shí)間僅僅取決于命令和地址單元8的建立和保持時(shí)間以便可靠地指示命令和地址信號(hào)到各自的命令和地址總線線路。在圖1所示的實(shí)施例中，在被應(yīng)用到命令和地址端口11的連續(xù)的命令和地址信號(hào)之間的時(shí)間可以等于列訪問(wèn)周期時(shí)間的一半(例如，當(dāng)列訪問(wèn)周期等于5納秒時(shí)，在所述命令和地址信號(hào)之間的時(shí)間可以為2.5納秒)。
在另外的實(shí)施例中，可以提供多于兩個(gè)的存儲(chǔ)體組，并且每個(gè)存儲(chǔ)體組可以經(jīng)由分離的命令和地址總線和分離的數(shù)據(jù)總線被連接，以便于所述存儲(chǔ)體組可以被獨(dú)立地操作。取決于命令和地址單元8，其可以相應(yīng)地適合于根據(jù)至少一個(gè)地址位來(lái)指示接收的命令和地址信號(hào)到多個(gè)存儲(chǔ)體組之一。對(duì)于制造技術(shù)和存儲(chǔ)器裝置的設(shè)計(jì)所預(yù)先決定的給定列訪問(wèn)周期時(shí)間，所有存儲(chǔ)體組都可以在由列訪問(wèn)周期除以不同的存儲(chǔ)體組的數(shù)目所定義的一個(gè)周期內(nèi)通過(guò)不同的命令和地址信號(hào)被尋址。
為了在數(shù)據(jù)脈沖中輸出的數(shù)據(jù)在輸出寄存器13中是有效的，在尋址存儲(chǔ)體2的特定組的存儲(chǔ)器地址的命令和地址信號(hào)和各自的數(shù)據(jù)在所述輸出寄存器中被緩沖并可以作為所述脈沖數(shù)據(jù)的一部分被輸出的時(shí)間之間不得不提供足夠的時(shí)間。
在圖2中，描述了根據(jù)本發(fā)明的另一個(gè)實(shí)施例的存儲(chǔ)器控制器20的方塊圖。存儲(chǔ)器控制器20可以在計(jì)算機(jī)系統(tǒng)中被利用以生成所述操作信號(hào)以便存儲(chǔ)到所述存儲(chǔ)器裝置中和根據(jù)處理單元(未示出)的請(qǐng)求從所述存儲(chǔ)器裝置中讀出數(shù)據(jù)。存儲(chǔ)器控制器20包括命令和地址端口21以提供命令和地址數(shù)據(jù)到連接到該端口21的存儲(chǔ)器裝置。存儲(chǔ)器控制器20進(jìn)一步包括用于經(jīng)由請(qǐng)求端口23(例如，從處理器單元)接收請(qǐng)求和用于將包括存儲(chǔ)器地址的讀請(qǐng)求排列在請(qǐng)求隊(duì)列24中的控制單元22。控制單元22進(jìn)一步包括分類關(guān)于隊(duì)列24中的它們的存儲(chǔ)器地址的請(qǐng)求的分類單元25，以便于與存儲(chǔ)器裝置中的不同存儲(chǔ)體組相關(guān)的兩個(gè)地址在小于所述存儲(chǔ)器裝置的列訪問(wèn)周期的時(shí)間間隔內(nèi)被應(yīng)用到所述存儲(chǔ)器裝置。因此，和僅僅來(lái)自一個(gè)存儲(chǔ)器地址(一個(gè)行地址和一個(gè)列地址)的數(shù)據(jù)在一個(gè)脈沖內(nèi)被輸出的情況相比，來(lái)自不同存儲(chǔ)器地址的數(shù)據(jù)可以在更短的時(shí)間內(nèi)從所述存儲(chǔ)器裝置讀出。控制單元22可以進(jìn)一步適合于分類所述地址，以便于與存儲(chǔ)體的相同組相關(guān)的兩個(gè)地址，例如物理上被放置于相同存儲(chǔ)器陣列中的存儲(chǔ)器地址在等于或者大于關(guān)于列-到-列訪問(wèn)延遲時(shí)間tCCD的列訪問(wèn)周期的時(shí)間間隔內(nèi)被應(yīng)用到所述存儲(chǔ)器裝置。通常地，在開(kāi)始期間的激活階段中或者諸如此類，存儲(chǔ)器控制器20被通知關(guān)于所述連接的存儲(chǔ)器裝置，并且因此，控制單元22知曉有多少存儲(chǔ)體2的不同組被包括在所述存儲(chǔ)器裝置中以及所述各自的列訪問(wèn)周期(其是列-到-列延遲時(shí)間)。根據(jù)這個(gè)信息，控制單元22可以確定周期時(shí)間，伴隨所述周期時(shí)間所述存儲(chǔ)器裝置之一可以被提供有尋址不同存儲(chǔ)體組的存儲(chǔ)器地址的命令和地址數(shù)據(jù)。然而，尋址存儲(chǔ)體2的相同組的存儲(chǔ)器地址的時(shí)間沒(méi)有被減少。
另外，控制單元22可以生成命令信號(hào)并將它們和所述請(qǐng)求的地址提供給所述存儲(chǔ)器裝置。所述命令信號(hào)可以指示所述被傳送的地址是否涉及所有有效數(shù)據(jù)都應(yīng)當(dāng)從其讀出的存儲(chǔ)器地址或者在從另一存儲(chǔ)器地址讀出數(shù)據(jù)的短時(shí)間之后是否將提供命令和地址數(shù)據(jù)，其中所述另一存儲(chǔ)器地址接著被添加到先前預(yù)取的數(shù)據(jù)并接著在數(shù)據(jù)序列中被完全輸出。
雖然前述內(nèi)容被指示到本發(fā)明的實(shí)施例，該發(fā)明的其他和進(jìn)一步的實(shí)施例可以被設(shè)計(jì)而不脫離其基本的范圍，并且其范圍由隨后的權(quán)利要求所決定。
權(quán)利要求
1.一種存儲(chǔ)器裝置，包括一個(gè)或者多個(gè)存儲(chǔ)體的多個(gè)組，其中每個(gè)存儲(chǔ)體包括存儲(chǔ)器陣列并且適合于在數(shù)據(jù)訪問(wèn)中被讀出；各自連接到所述多個(gè)存儲(chǔ)體組的多條內(nèi)部數(shù)據(jù)總線，其中每個(gè)存儲(chǔ)體組與一條內(nèi)部數(shù)據(jù)總線相關(guān)聯(lián)；以及一個(gè)數(shù)據(jù)輸出單元，用于接收在數(shù)據(jù)訪問(wèn)中經(jīng)由所述各自的內(nèi)部數(shù)據(jù)總線從一個(gè)存儲(chǔ)體組中讀出的數(shù)據(jù)并且用于連續(xù)地輸出所述接收數(shù)據(jù)。
2.如權(quán)利要求1的存儲(chǔ)器裝置，其中每個(gè)存儲(chǔ)體被配置為在列訪問(wèn)周期時(shí)間之后允許連續(xù)的數(shù)據(jù)訪問(wèn)，其中所述數(shù)據(jù)輸出單元用于輸出在所述數(shù)據(jù)訪問(wèn)期間由所述存儲(chǔ)體組之一在小于所述列訪問(wèn)周期時(shí)間的輸出時(shí)間中提供的數(shù)據(jù)。
3.如權(quán)利要求2的存儲(chǔ)器裝置，其中所述存儲(chǔ)器陣列包括DRAM存儲(chǔ)器單元。
4.如權(quán)利要求3的存儲(chǔ)器裝置，其中每個(gè)存儲(chǔ)體被配置為由行和列地址所訪問(wèn)，其中所述列訪問(wèn)周期時(shí)間表示連續(xù)列地址被訪問(wèn)的最小時(shí)間。
5.如權(quán)利要求4的存儲(chǔ)器裝置，其中所述數(shù)據(jù)輸出單元用于在相應(yīng)于列訪問(wèn)周期時(shí)間除以存儲(chǔ)體組的數(shù)目的時(shí)間內(nèi)輸出從所述存儲(chǔ)體組之一接收的數(shù)據(jù)。
6.如權(quán)利要求1的存儲(chǔ)器裝置，進(jìn)一步包括接收命令和地址數(shù)據(jù)的命令和地址端口；各自連接到所述多個(gè)存儲(chǔ)體組的多個(gè)內(nèi)部命令和地址總線，其中每個(gè)存儲(chǔ)體組與一條內(nèi)部命令和地址總線相關(guān)聯(lián)；一個(gè)命令和地址單元，用于經(jīng)由所述相關(guān)聯(lián)的命令和地址總線，根據(jù)所述地址數(shù)據(jù)指示所述接收的命令和地址數(shù)據(jù)到所述存儲(chǔ)體組之一。
7.如權(quán)利要求6的存儲(chǔ)器裝置，其中所述命令和地址單元包括多路輸出選擇器。
8.如權(quán)利要求7的存儲(chǔ)器裝置，其中所述多路輸出選擇器被直接耦合到所述命令和地址端口。
9.如權(quán)利要求8的存儲(chǔ)器裝置，其中所述多路輸出選擇器包括一個(gè)控制輸入，其被耦合以接收所接收地址數(shù)據(jù)的至少一個(gè)地址位。
10.一種用于控制存儲(chǔ)器裝置的存儲(chǔ)器控制器，包括提供命令和地址數(shù)據(jù)到所述存儲(chǔ)器裝置的命令和地址數(shù)據(jù)端口；以及接收和排隊(duì)讀請(qǐng)求的控制單元，所述讀請(qǐng)求指示數(shù)據(jù)在數(shù)據(jù)訪問(wèn)中將被從其中讀出的存儲(chǔ)器地址，其中所述控制單元被配置為分類關(guān)于所述各自的存儲(chǔ)器地址的讀請(qǐng)求，以便于與所述存儲(chǔ)器裝置中的不同存儲(chǔ)體組相關(guān)聯(lián)的兩個(gè)地址經(jīng)由所述命令和地址數(shù)據(jù)端口，在小于列訪問(wèn)周期時(shí)間的時(shí)間間隔內(nèi)被應(yīng)用到所述存儲(chǔ)器裝置。
11.如權(quán)利要求10的存儲(chǔ)器控制器，其中所述存儲(chǔ)器裝置包括多個(gè)存儲(chǔ)體組，其中每個(gè)存儲(chǔ)體包括多個(gè)存儲(chǔ)器部分并且其中在一個(gè)存儲(chǔ)體中的存儲(chǔ)器部分在所述列訪問(wèn)周期時(shí)間內(nèi)在一次數(shù)據(jù)訪問(wèn)中被連續(xù)地讀出。
12.如權(quán)利要求11的存儲(chǔ)器控制器，其中所述控制單元被配置了由列訪問(wèn)周期時(shí)間除以所述存儲(chǔ)器裝置的存儲(chǔ)體組的數(shù)目所決定的時(shí)間間隔。
13.如權(quán)利要求10的存儲(chǔ)器控制器，其中所述控制單元被配置為分類關(guān)于所述各自的存儲(chǔ)器地址的讀請(qǐng)求，以便于與所述存儲(chǔ)器裝置中的相同存儲(chǔ)體組相關(guān)聯(lián)的兩個(gè)地址在至少等于列訪問(wèn)周期時(shí)間的第二時(shí)間間隔內(nèi)被應(yīng)用到所述存儲(chǔ)器裝置。
14.一種用于操作具有多個(gè)存儲(chǔ)體組的存儲(chǔ)器裝置的方法，包括接收命令和地址數(shù)據(jù)；根據(jù)所述地址數(shù)據(jù)指示所述被接收的命令和地址數(shù)據(jù)到所述存儲(chǔ)器裝置的多個(gè)存儲(chǔ)體組之一，其中每個(gè)存儲(chǔ)體包括適于在數(shù)據(jù)訪問(wèn)中被讀出的存儲(chǔ)器陣列；接收在所述數(shù)據(jù)訪問(wèn)中從存儲(chǔ)體組之一讀出的數(shù)據(jù)；連續(xù)地輸出所述接收的數(shù)據(jù)。
15.如權(quán)利要求14的方法，其中連續(xù)的數(shù)據(jù)訪問(wèn)在列訪問(wèn)周期時(shí)間之后被允許，并且其中在所述數(shù)據(jù)訪問(wèn)期間被提供的數(shù)據(jù)在小于所述列訪問(wèn)周期時(shí)間的輸出時(shí)間間隔中從所述存儲(chǔ)體組之一輸出。
16.如權(quán)利要求15的方法，其中從存儲(chǔ)體組之一接收的數(shù)據(jù)在相應(yīng)于列訪問(wèn)周期時(shí)間除以存儲(chǔ)體組的數(shù)目的時(shí)間內(nèi)輸出。
17.如權(quán)利要求14的方法，其中所述命令和地址數(shù)據(jù)根據(jù)接收到的地址數(shù)據(jù)的至少一個(gè)地址位被多路分離。
18.一種用于操作控制存儲(chǔ)器裝置的存儲(chǔ)器控制器的方法，包括接收和排隊(duì)讀請(qǐng)求，所述讀請(qǐng)求指示在數(shù)據(jù)訪問(wèn)中將從其中讀出數(shù)據(jù)的存儲(chǔ)器地址；分類關(guān)于所述各自的存儲(chǔ)器地址的讀請(qǐng)求，以使得與所述存儲(chǔ)器裝置中不同的存儲(chǔ)體組相關(guān)聯(lián)的兩個(gè)地址在小于列訪問(wèn)周期時(shí)間的第一時(shí)間間隔內(nèi)被應(yīng)用到所述存儲(chǔ)器裝置；并且提供命令和地址數(shù)據(jù)到所述存儲(chǔ)器裝置。
19.如權(quán)利要求18的方法，其中所述第一時(shí)間間隔被設(shè)置為由列訪問(wèn)周期時(shí)間除以所述存儲(chǔ)器裝置中的存儲(chǔ)體組的數(shù)目所決定的時(shí)間。
20.如權(quán)利要求19的方法，其中執(zhí)行關(guān)于所述各自的存儲(chǔ)器地址的讀請(qǐng)求的分類，以使得與所存儲(chǔ)器裝置中的相同存儲(chǔ)體組相關(guān)聯(lián)的兩個(gè)地址在至少等于所述列訪問(wèn)周期時(shí)間的第二時(shí)間間隔內(nèi)被應(yīng)用到所述存儲(chǔ)器裝置。
全文摘要
本發(fā)明的一個(gè)實(shí)施例提供包括多個(gè)存儲(chǔ)體組的存儲(chǔ)器裝置，其中每個(gè)存儲(chǔ)體包括存儲(chǔ)器陣列并適合于在數(shù)據(jù)訪問(wèn)中被讀出；多條內(nèi)部數(shù)據(jù)總線和多條內(nèi)部命令和地址總線被各自連接到所述多個(gè)存儲(chǔ)體組，以便于每個(gè)存儲(chǔ)體組與所述內(nèi)部數(shù)據(jù)總線之一和所述內(nèi)部命令和地址總線之一相關(guān)聯(lián)；從外部接收命令和地址數(shù)據(jù)的命令和地址端口；以及根據(jù)所述地址數(shù)據(jù)，經(jīng)由所述相關(guān)的命令和地址總線指示所述接收的命令和地址數(shù)據(jù)到所述存儲(chǔ)體組之一的命令和地址單元，以及接收在數(shù)據(jù)訪問(wèn)中經(jīng)由各自的內(nèi)部數(shù)據(jù)總線從存儲(chǔ)體組之一讀出的數(shù)據(jù)并且連續(xù)地輸出所述接收數(shù)據(jù)的數(shù)據(jù)輸出單元。
文檔編號(hào)G11C7/10GK1825466SQ20051013639
公開(kāi)日2006年8月30日 申請(qǐng)日期2005年12月13日 優(yōu)先權(quán)日2004年12月13日
發(fā)明者H·魯克鮑爾, C·西歇特, D·薩維納克 申請(qǐng)人:因芬尼昂技術(shù)股份公司