專利名稱：Nrom器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及存儲(chǔ)器件，尤其涉及高存儲(chǔ)密度的NROM閃存器件。
背景技術(shù)：
存儲(chǔ)器件通常作為內(nèi)部的、半導(dǎo)體的、集成電路設(shè)置在計(jì)算機(jī)或其它電子裝置中。存在許多不同類型的存儲(chǔ)器，包括隨機(jī)存取存儲(chǔ)器(RAM)、只讀存儲(chǔ)器(ROM)、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(SDRAM)、以及閃存。閃存的一種是氮化物只讀存儲(chǔ)器(NROM)。NROM具有一些閃存特征，但卻不需要閃存的特殊制造工藝。NROM集成電路可以通過(guò)使用標(biāo)準(zhǔn)CMOS工藝實(shí)現(xiàn)。
閃存器件已發(fā)展成為受歡迎的大范圍電子應(yīng)用的非易失性存儲(chǔ)器。閃存器件一般使用允許高存儲(chǔ)密度、高可靠性、以及低功耗的單一晶體管元件。閃存的普遍使用包括個(gè)人計(jì)算機(jī)、個(gè)人數(shù)字助理(PDA)、數(shù)碼相機(jī)、和手機(jī)。例如基本輸入/輸出系統(tǒng)(BIOS)的程序編碼和系統(tǒng)數(shù)據(jù)通常存儲(chǔ)在用于個(gè)人計(jì)算機(jī)系統(tǒng)的閃存器件中。
隨著計(jì)算機(jī)和軟件變得更加復(fù)雜，需要更大量的存儲(chǔ)器來(lái)存儲(chǔ)數(shù)據(jù)。可通過(guò)減小晶體管尺寸(例如特征尺寸“F”)和/或在單個(gè)單元中存儲(chǔ)多個(gè)比特來(lái)增加存儲(chǔ)器容量。同時(shí)實(shí)現(xiàn)這些選項(xiàng)能極大地增加存儲(chǔ)器容量，同時(shí)增加存儲(chǔ)器件的速度并減小其功率需要。然而，減小的NROM閃存尺寸的問(wèn)題是NROM閃存元件技術(shù)具有一些尺度限制。隨著尺度被減小，很難保持NROM元件的多個(gè)電荷存儲(chǔ)區(qū)域之間的分離。
由于上述原因，以及其它下面敘述的對(duì)于本領(lǐng)域技術(shù)人員通過(guò)閱讀和理解本說(shuō)明書(shū)會(huì)變得顯而易見(jiàn)的原因，本領(lǐng)域中需要可以存儲(chǔ)每元件多個(gè)比特的更高性能的閃存晶體管。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施方式包括氮化物只讀存儲(chǔ)器，它包含具有多個(gè)垂直柱的襯底，其中每個(gè)柱都具有上部摻雜區(qū)域。柵極絕緣體層沿多個(gè)垂直柱的第一柱和第二柱的相對(duì)側(cè)形成?？刂茤艠O在柵極絕緣體層和柱上面形成。下部摻雜區(qū)域在位于第一和第二柱之間的溝槽下形成。在晶體管工作過(guò)程中，下部摻雜區(qū)域?qū)⒀氐谝恢南鄬?duì)側(cè)形成的第一溝道和沿第二柱相對(duì)側(cè)形成的第二溝道耦聯(lián)。在一實(shí)施方式中，下部摻雜區(qū)域未連接于電觸點(diǎn)。
本發(fā)明的這些和其它實(shí)施方式、方面、優(yōu)點(diǎn)、和特征會(huì)在以下描述中部分地列出，且對(duì)于本領(lǐng)域技術(shù)人員通過(guò)參考以下本發(fā)明的描述和參考附圖或者通過(guò)本發(fā)明的實(shí)踐會(huì)部分地變得顯而易見(jiàn)。本發(fā)明的方面、優(yōu)點(diǎn)、和特征會(huì)通過(guò)在所附權(quán)利要求書(shū)中特別指出的手段、程序、和其結(jié)合的方式實(shí)現(xiàn)并獲知。


圖1是根據(jù)本發(fā)明實(shí)施方式，工藝中一個(gè)階段的半導(dǎo)體襯底部分的橫截面圖。
圖2是在工藝中隨后階段圖1的襯底部分實(shí)施方式的橫截面圖。
圖3是在工藝中隨后階段圖2的襯底部分實(shí)施方式的橫截面圖。
圖4是根據(jù)本發(fā)明實(shí)施方式，示出存儲(chǔ)元件陣列的襯底部分的簡(jiǎn)化平面圖。
圖5是根據(jù)本發(fā)明實(shí)施方式，示出圖1-3和圖4平面圖之間關(guān)系的橫截面圖。
圖6是根據(jù)本發(fā)明實(shí)施方式，示出圖4的存儲(chǔ)元件陣列相互連接安排的存儲(chǔ)元件陣列簡(jiǎn)化平面圖。
圖7是橫截面圖，沿圖6的剖面線7-7，示出根據(jù)本發(fā)明實(shí)施方式的相互連接安排的部分。
圖8是橫截面圖，沿圖6的剖面線8-8，示出根據(jù)本發(fā)明實(shí)施方式的相互連接安排的部分。
圖9A是根據(jù)現(xiàn)有技術(shù)示教的襯底中金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)的結(jié)構(gòu)圖。
圖9B示出了在向前方向工作的圖9A的MOSFET，表明由于隨著逐漸使用在柵極氧化物中靠近漏極區(qū)域被捕獲的電子而造成一定程度的器件退化。
圖9C是示出在傳統(tǒng)MOSFET漏極區(qū)域采集的電流信號(hào)(Ids)的平方根相對(duì)于柵極和源極區(qū)域之間確定的電壓勢(shì)(VGS)的曲線圖。
圖10A是根據(jù)本發(fā)明實(shí)施方式可用作多態(tài)元件的編程MOSFET的視圖。
圖10B是適于說(shuō)明可將本發(fā)明多態(tài)元件的MOSFET編程以實(shí)現(xiàn)本發(fā)明實(shí)施方式的方法的視圖。
圖10C是繪出根據(jù)本發(fā)明實(shí)施方式，漏極區(qū)域檢測(cè)的電流信號(hào)(Ids)相對(duì)于漏極區(qū)域和源極區(qū)域之間建立的電壓勢(shì)，或漏極電壓(VDS)(Ids vs.VDS)的曲線圖。
圖11示出了是本發(fā)明存儲(chǔ)器陣列一部分的垂直氮化物只讀存儲(chǔ)器元件。
圖12示出了圖11中示出的存儲(chǔ)器陣列部分的電學(xué)等效電路。
圖13是有助于示出根據(jù)本發(fā)明實(shí)施方式的新型多態(tài)元件上讀取操作的另一電學(xué)等效電路。
圖14示出了根據(jù)本發(fā)明實(shí)施方式的存儲(chǔ)器陣列的部分。
圖15A示出了具有多個(gè)層的本發(fā)明實(shí)施方式的柵極絕緣體的一實(shí)施方式。
圖15B示出了本發(fā)明實(shí)施方式的多態(tài)元件的導(dǎo)電行為。
圖16A示出了在反方向上多態(tài)元件的工作和編程。
圖16B示出了目前已編程多態(tài)元件正方向上的工作和發(fā)生在諸如各個(gè)元件中2個(gè)晶體管的微分元件實(shí)施方式中的微分讀取。
圖17示出了本發(fā)明實(shí)施方式的NROM分開(kāi)溝道閃存元件一實(shí)施方式的橫截面圖。
圖18示出了本發(fā)明實(shí)施方式的NROM閃存元件另一實(shí)施方式的橫截面圖。
圖19示出了圖17和18的實(shí)施方式的電學(xué)圖解等效。
圖20示出了根據(jù)本發(fā)明實(shí)施方式的存儲(chǔ)器件的一實(shí)施方式。
圖21是使用根據(jù)本發(fā)明實(shí)施方式配置的多態(tài)元件的電子系統(tǒng)或基于處理器的系統(tǒng)的一實(shí)施方式的框圖。
具體實(shí)施例方式
在以下本發(fā)明的詳細(xì)描述中，將參考成為其一部分的附圖，且在附圖中，通過(guò)說(shuō)明的方式，示出了可實(shí)踐本發(fā)明的具體實(shí)施方式
。在附圖中，在若干附圖中類似標(biāo)號(hào)表示基本上相似的部分。這些實(shí)施方式被足夠詳細(xì)地描述以使本領(lǐng)域技術(shù)人員能夠?qū)嵺`本發(fā)明。其它實(shí)施方式也可被使用，在不背離本發(fā)明范圍的情況下可以進(jìn)行結(jié)構(gòu)、邏輯、以及電的改變。
在隨后的描述中使用的術(shù)語(yǔ)晶片和襯底包括任何具有用來(lái)形成本發(fā)明集成電路結(jié)構(gòu)的曝光表面的結(jié)構(gòu)。術(shù)語(yǔ)襯底應(yīng)理解為包括半導(dǎo)體晶片。該術(shù)語(yǔ)襯底也用于指代工藝過(guò)程中的半導(dǎo)體結(jié)構(gòu)，并可包括已經(jīng)在其上制作的其它層。晶片和襯底都包括摻雜和未摻雜的半導(dǎo)體、由底部半導(dǎo)體或絕緣體支撐的外延半導(dǎo)體層、以及本領(lǐng)域技術(shù)人員已知的其它半導(dǎo)體結(jié)構(gòu)。術(shù)語(yǔ)導(dǎo)體應(yīng)理解為包括半導(dǎo)體，且術(shù)語(yǔ)絕緣體定義成包括比被稱為導(dǎo)體的材料導(dǎo)電性更小的任何材料。因此，不應(yīng)在限制的意義上理解隨后的詳細(xì)描述，本發(fā)明的范圍以及權(quán)利要求書(shū)授權(quán)的整個(gè)等同范圍只由所附權(quán)利要求書(shū)限定。
圖1是根據(jù)本發(fā)明實(shí)施方式，工藝中一個(gè)階段半導(dǎo)體襯底部分20的橫截面圖。該部分20包括刻蝕或雕刻的凹槽22、摻雜區(qū)域24和26、以及蓋28。刻蝕的凹槽22形成沿進(jìn)入和凸出圖1頁(yè)面的軸延伸的溝槽。
在一實(shí)施方式中，摻雜區(qū)域24是植入n+區(qū)域。在一實(shí)施方式中，摻雜區(qū)域24通過(guò)敷面植入形成。在一實(shí)施方式中，蓋28是電介質(zhì)蓋并可使用傳統(tǒng)氮化硅和傳統(tǒng)定形技術(shù)形成。在一實(shí)施方式中，然后刻蝕凹槽22通過(guò)使用傳統(tǒng)等離子刻蝕技術(shù)刻蝕成。在一實(shí)施方式中，之后摻雜區(qū)域26通過(guò)植入進(jìn)行摻雜以形成n+區(qū)域?？涛g或雕刻凹槽22可通過(guò)等離子刻蝕、激光輔助技術(shù)或任何其它目前已知的方法或可被開(kāi)發(fā)的方法形成。在一實(shí)施方式中，凹槽22形成為具有相對(duì)于襯底部分20的上表面基本上垂直的側(cè)壁。在一實(shí)施方式中，基本上垂直表示與襯底表面成90度，正負(fù)10度。
圖2根據(jù)本發(fā)明實(shí)施方式，提供了工藝的隨后階段圖1的襯底部分20的橫截面圖。圖2的部分20包括厚氧化物區(qū)域32、凹槽22的側(cè)壁36上形成的ONO區(qū)域34、柵極材料38和導(dǎo)電層40。在一實(shí)施方式中，柵極材料38包含導(dǎo)電摻雜多晶硅。
在一實(shí)施方式中，使用傳統(tǒng)技術(shù)較佳地相對(duì)側(cè)壁36氧化摻雜區(qū)域24和26。結(jié)果，厚氧化區(qū)域32在較薄氧化物42形成的同時(shí)在側(cè)壁36上形成。這些氧化物也用于將摻雜區(qū)域24和26從將要變成沿側(cè)壁36的晶體管溝道的位置絕緣?？墒褂闷渌^緣技術(shù)。例如，在一實(shí)施方式中，可使用高密度等離子生長(zhǎng)的氧化物。在一實(shí)施方式中，可使用墊料。
在一實(shí)施方式中，傳統(tǒng)技術(shù)用來(lái)提供氮化物層44和氧化物層46，例如，如Boaz Eitan等人的“NROMA Novel Localized Trapping，2-Bit NonvolatilMemory Cell”，IEEE Electron Device Letters，21卷，No.11，2000年11月，543-545頁(yè)，IEEE Catalogue No.0741-3106/00中所描述，或者如T.Y.Chan等人的“A True Single-Transistor Oxide-Nitride-Oxide EEPROM Device”，IEEE Electron Device Letters，EDL-8卷，No.3，1987年3月，93-95頁(yè)，IEEECatalogue No.0741-3106/87/0300-0093。
在一實(shí)施方式中，薄氧化物42、氮化物層44、和氧化物層46相結(jié)合形成ONO層34，如同SONOS器件中使用的，同時(shí)多晶硅38形成控制柵極。在工作時(shí)，施加適當(dāng)電偏壓到摻雜區(qū)域24、26和控制柵極38使熱多數(shù)電荷載流子被注入到氮化物層44并被捕獲，提供了閾值電壓偏移并因此提供多個(gè)、選擇的、可測(cè)量的表示存儲(chǔ)數(shù)據(jù)的電學(xué)狀態(tài)?！盁帷彪姾奢d流子沒(méi)有與其環(huán)境達(dá)到熱平衡。換言之，熱電荷載流子表示其中存在大量高動(dòng)能電荷載流子的情況。熱電荷載流子可以是電子或空穴。
SONOS器件能存儲(chǔ)多于每柵極38一比特。一般，熱載流子注入到ONO層34的一側(cè)47或47’，與例如區(qū)域24或區(qū)域26的觸點(diǎn)相鄰，從而提供高電場(chǎng)。
通過(guò)將施加于區(qū)域24和26的電壓極性反向，電荷可被注入到ONO層34的另一側(cè)47’或47。因此，很容易通過(guò)單個(gè)柵極38提供四個(gè)電學(xué)可分辨和明顯不同的狀態(tài)。結(jié)果，圖中示出的結(jié)構(gòu)能存儲(chǔ)至少每柵極38四比特。
圖3是根據(jù)本發(fā)明實(shí)施方式，工藝中另一可選階段圖1的襯底部分的橫截面圖。圖3中示出的實(shí)施方式包括氧化區(qū)域32和42，但浮動(dòng)?xùn)艠O48形成在薄氧化區(qū)域42上。傳統(tǒng)氧化物或氮化物絕緣體49在浮動(dòng)?xùn)艠O48上形成，隨后沉積柵極材料38。浮動(dòng)?xùn)艠O器件是公知的，且通過(guò)將包括電子或空穴的熱電荷載流子注入到浮動(dòng)?xùn)艠O48來(lái)工作。
浮動(dòng)?xùn)艠O器件可編程為電學(xué)不同且可辨認(rèn)的不同電荷級(jí)別。結(jié)果，將多于一比特的數(shù)據(jù)編程進(jìn)各個(gè)浮動(dòng)?xùn)艠O器件，且因此各個(gè)可外部尋址柵極38對(duì)應(yīng)于多于一存儲(chǔ)比特。通常，可使用電荷級(jí)別O、Q、2Q、和3Q，其中Q代表對(duì)應(yīng)于能可靠分辨的輸出信號(hào)的某個(gè)電荷量。
圖4是根據(jù)本發(fā)明實(shí)施方式，示出存儲(chǔ)元件陣列50一部分的襯底部分簡(jiǎn)化平面圖。圖4也提供了如背景技術(shù)中所述的間距P、寬度W、空間S、和最小特征尺寸F的示例?？梢钥吹绞纠源鎯?chǔ)元件區(qū)域52即單個(gè)晶體管的物理區(qū)域約為F2。字線54從導(dǎo)電層40形成，且形成位線56和58。
圖5是根據(jù)本發(fā)明實(shí)施方式，一部分簡(jiǎn)化側(cè)面圖，示出了圖1-3的結(jié)構(gòu)和圖4的平面圖之間的關(guān)系。溝槽22對(duì)應(yīng)于位線56和58，以下參看圖6-8更詳細(xì)地說(shuō)明。
例如參看圖1-5所述的存儲(chǔ)器陣列密度需要不同于現(xiàn)有技術(shù)的存儲(chǔ)器陣列的相互連接安排。以下參看圖6-8描述用于這種存儲(chǔ)器系統(tǒng)的新型相互連接安排的一實(shí)施方式。
根據(jù)本發(fā)明實(shí)施方式，圖6是示出圖4的存儲(chǔ)元件陣列50的相互連接安排60的簡(jiǎn)化平面圖。相互連接安排60包括多個(gè)由傳統(tǒng)中間介質(zhì)材料65分隔的定形導(dǎo)體層62和64(圖7和8)。圖7-8中的視圖被簡(jiǎn)化以示出與其它附圖的對(duì)應(yīng)并避免不適當(dāng)?shù)膹?fù)雜。陰影溝槽絕緣區(qū)域67將所選區(qū)域彼此絕緣。
圖7是橫截面圖，沿圖6的剖面線7-7，示出了根據(jù)本發(fā)明實(shí)施方式的相互連接安排的部分。
圖8是橫截面圖，沿圖6的剖面線8-8，示出了根據(jù)本發(fā)明實(shí)施方式的相互連接安排的部分。
參看圖6-8，定形導(dǎo)電層62向上延伸至節(jié)點(diǎn)70、70’、70”并在導(dǎo)電層62和摻雜區(qū)域24的所選區(qū)域之間建立電連接。定形導(dǎo)電層62在標(biāo)示為72、72’的直線處終止。
類似地，定形導(dǎo)電層62的其它部分從標(biāo)示74、74’的直線開(kāi)始向上延伸，提供從節(jié)點(diǎn)76、76’到其它電路元件的電連接。節(jié)點(diǎn)76、76’、76”提供到摻雜區(qū)域24的所選部分的觸點(diǎn)。
相反，定形導(dǎo)電層64從圖6的頂部延伸至底部，并與節(jié)點(diǎn)78、78”以及因此與摻雜區(qū)域26電耦合。
但是這只是適用于圖1-5的存儲(chǔ)器件的簡(jiǎn)化相互連接安排的示例。其它安排也是可能的。
圖9A有助于描述MOSFET的傳統(tǒng)工作，例如可用于DRAM陣列。圖9A示出了常規(guī)熱電子注入和正向工作器件的退化。如下所述，由于電子被捕獲在漏極附近，它們不能有效改變器件特性。
圖9A是襯底100中金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)101的結(jié)構(gòu)圖。MOSFET 101包括源極區(qū)域102、漏極區(qū)域104、襯底100中源極區(qū)域102和漏極區(qū)域104之間的溝道區(qū)域106。柵極108由柵極氧化物110與溝道區(qū)域108分開(kāi)。源極線112耦聯(lián)于源極區(qū)域102。位線114耦聯(lián)于漏極區(qū)域104。字線116耦聯(lián)于柵極108。
在傳統(tǒng)工作中，漏極到源極的電壓勢(shì)(Vds)在漏極區(qū)域104和源極區(qū)域102之間建立。然后通過(guò)字線116將電壓勢(shì)施加于柵極108。一旦施加于柵極108的電壓勢(shì)超過(guò)MOSFET的特征電壓閾值(Vt)，溝道106在襯底100中漏極區(qū)域104和源極區(qū)域102之間形成。溝道106的形成允許漏極區(qū)域104和源極區(qū)域102之間的導(dǎo)電，且可在漏極區(qū)域104檢測(cè)到電流信號(hào)(Ids)。
在圖9A的傳統(tǒng)MOSFET的工作中，對(duì)于正向工作的MOSEFT，通過(guò)電子117被捕獲在漏極區(qū)域104附近的柵極氧化物110中，一定程度的器件退化逐漸發(fā)生。這種效應(yīng)在圖9B中示出。然而，由于電子117被捕獲在漏極區(qū)域104附近，它們不能有效地改變MOSFET的特性。
圖9C示出了這一點(diǎn)。圖9C是示出在漏極區(qū)域采集的電流信號(hào)(Ids)的平方根相對(duì)于柵極108和源極區(qū)域102之間建立的電壓勢(shì)(VGS)的曲線圖。 相對(duì)VGS曲線的斜率變化代表溝道106中電荷載流子遷移率的變化。
在圖9C中，ΔVT代表在常規(guī)工作下由于器件退化，逐漸在靠近漏極區(qū)域104的柵極氧化物110內(nèi)捕獲的電子導(dǎo)致的MOSFET閾值電壓的最小變化。這造成在靠近漏極區(qū)域104的柵極氧化物110中固定捕獲的電荷。斜率1代表對(duì)于沒(méi)有電子被捕獲在柵極氧化物110中的圖9A的溝道106中電荷載流子的遷移率。斜率2代表對(duì)于有電子捕獲在靠近漏極區(qū)域104的柵極氧化物110中的圖9B的傳統(tǒng)MOSFET，溝道106中的電荷遷移率。如圖9C中斜率1和斜率2的比較示出的，捕獲在柵極氧化物中靠近常規(guī)MOSFET漏極區(qū)域104的電子117并不顯著改變溝道106中的電荷遷移率。
對(duì)于壓力和熱電子注入的效應(yīng)存在兩個(gè)部分。一個(gè)部分包括由于被捕獲電子的閾值電壓偏移，且第二部分包括由于由被捕獲電荷和附加表面狀態(tài)造成的載流子電子額外散射的遷移率降低。當(dāng)傳統(tǒng)MOSFET在正向工作中退化或者被“壓迫”時(shí)，電子的確逐漸被注入并被捕獲在柵極氧化物中靠近漏極。在傳統(tǒng)MOSFET的這部分中，事實(shí)上柵極氧化物下面不存在溝道。因此被捕獲電荷僅僅對(duì)閾值電壓和電荷遷移率進(jìn)行輕微調(diào)制。
申請(qǐng)人擁有上述根據(jù)在傳統(tǒng)COMS工藝和技術(shù)中的MOSFET反向壓迫以便于形成可編程地址解碼和校正的可編程存儲(chǔ)器件和功能。(通常參看L.Forbes，W.P.Noble，E.H.Cloud的“MOSFET technology for programmableaddress decode and correction”，序列號(hào)09/383,804的美國(guó)專利申請(qǐng))。然而該公開(kāi)并未描述多態(tài)存儲(chǔ)元件解決方案，而是地址解碼和校正問(wèn)題。
根據(jù)本發(fā)明的示教，可通過(guò)在反向的工作和使用雪崩熱電子注入來(lái)將電子捕獲在MOSFET的柵極氧化物中，對(duì)包括分離-溝道NROM器件的常規(guī)MOSFET進(jìn)行編程。當(dāng)隨后經(jīng)編程的MOSFET在正向工作時(shí)，捕獲在氧化物中的電子靠近源極并使溝道具有兩個(gè)不同閾值電壓區(qū)域。本發(fā)明的新型編程MOSFET傳導(dǎo)明顯小于傳統(tǒng)MOSFET的電流，尤其在低漏極電壓情況下。這些電子會(huì)保持捕獲在柵極氧化物中，除非施加負(fù)柵極電壓。當(dāng)施加正的或零柵極電壓時(shí)，電子不會(huì)被移除。通過(guò)施加負(fù)柵極電壓和/或隨施加的負(fù)柵極偏壓而增加溫度來(lái)使被捕獲電子重發(fā)射回MOSFET的硅溝道中，可實(shí)現(xiàn)擦除。(通常參看，L.Forbes，E.Sun，R.Alders，J.Moll的“Fieldinduced re-emission of electrons trapped in SiO2，”IEEE Trans.ElectronDevice，ED-26卷，No.11，1816-1818頁(yè)(1979年11月)；S.S.B.Or，N.Hwang，L.Forbes的“Tunneling and Thermal emission from a distribution of deep trapsin SiO2，”IEEE Trans.on Electron Devices，40卷，No.6，1100-1103頁(yè)(1993年6月)；S.A.Abbas和R.C.Dockerty的“N-channel IGFET design limitationsdue to hot electron trapping，”IEEE Int.Electron Devices Mtg.，WashingtonD.C.，1975年12月，35-38頁(yè))。
圖10A-10C有助于示出本發(fā)明，其中通過(guò)將器件在反向編程并隨后通過(guò)將其在正向工作而讀取器件，來(lái)獲得器件特性的更大變化。
圖10A是根據(jù)本發(fā)明的示教可用作多態(tài)元件的經(jīng)編程的MOSFET的結(jié)構(gòu)圖。如圖10A中所示，多態(tài)元件201包括襯底200中的具有第一源極/漏極區(qū)域202、第二源極/漏極區(qū)域204、和第一和第二源極/漏極區(qū)域202和204之間的溝道區(qū)域206的MOSFET。在一實(shí)施方式中，第一源極/漏極區(qū)域202包括MOSFET的源極區(qū)域202，以及第二源極/漏極區(qū)域204包括MOSFET的漏極區(qū)域204。圖10A還示出了由柵極氧化物210將柵極208與溝道區(qū)域206分隔開(kāi)。第一傳輸線212被耦聯(lián)于第一源極/漏極區(qū)域202且第二傳輸線214被耦聯(lián)于第二源極/柵極區(qū)域204。在一實(shí)施方式中，第一傳輸線包括源極線212，且第二傳輸線包括位線214。
如上所述，多態(tài)元件201由經(jīng)編程的MOSFET組成。該編程的MOSFET具有被捕獲在柵極氧化物210中靠近第一源極/漏極區(qū)域204的電荷217，從而溝道區(qū)域206具有在溝道206中的第一電壓閾值區(qū)域(Vt1)和第二電壓閾值區(qū)域(Vt2)。在一實(shí)施方式中，被捕獲在柵極氧化物210中靠近第一源極/漏極區(qū)域202的電荷217包括被捕獲電子電荷217。根據(jù)本發(fā)明的示教且如下更詳細(xì)的描述，多態(tài)元件可被編程為具有被捕獲在柵極絕緣體中靠近第一源極/漏極區(qū)域202的多個(gè)電荷級(jí)別之一，從而溝道區(qū)域206具有第一電壓閾值區(qū)域(Vt1)和第二電壓閾值區(qū)域(Vt2)且經(jīng)編程的多態(tài)元件以減小的漏極源極電流工作。
圖10A示出了溝道206中的Vt2鄰近于第一源極/漏極區(qū)域202，且溝道206中的Vt1鄰近于第二源極/漏極區(qū)域204。根據(jù)本發(fā)明的示教，由于被捕獲在柵極氧化物217中靠近第一源極/漏極區(qū)域202的電荷217，Vt2具有比Vt1更高的電壓閾值。多個(gè)比特可被存儲(chǔ)在多態(tài)元件201中。
圖10B是適于說(shuō)明本發(fā)明多態(tài)元件201的MOSFET可被編程為實(shí)現(xiàn)本發(fā)明實(shí)施方式的方法的視圖。如圖10B中所示，該方法包括將MOSFET編程在反向。將MOSFET編程在反向包括施加第一電壓勢(shì)V1到MOSFET的漏極區(qū)域204。在一實(shí)施方式中，施加第一電壓勢(shì)V1到MOSFET的漏極區(qū)域204包括如圖10B所示的將MOSFET的漏極區(qū)域204接地。將第二電壓勢(shì)V2施加到MOSFET的源極區(qū)域202。在一實(shí)施方式中，如圖10B所示，將第二電壓勢(shì)施加到源極區(qū)域202包括將較高正電壓勢(shì)(VDD)施加到MOSFET的源極區(qū)域202。將柵極電壓VGS施加到MOSFET的柵極208。在一實(shí)施方式中，柵極電壓VGS包括小于第二電壓勢(shì)V2但是足夠在MOSFET的溝道206中柵極區(qū)域204和源極區(qū)域202之間建立導(dǎo)電的電壓勢(shì)。如圖10B中所示，施加第一、第二柵極電壓(分別為V1、V2、和VGS)到MOSFET建立進(jìn)入MOSFET的柵極氧化物210靠近源極區(qū)域202的熱電子注入。換言之，施加第一、第二、和柵極電壓(分別為V1、V2、和VGS)提供足夠的能量給穿過(guò)溝道206傳導(dǎo)的諸如電子的電荷載流子，從而一旦電荷載流子接近源極區(qū)域202，許多電荷載流子被激發(fā)進(jìn)入柵極氧化物210中靠近源極區(qū)域202。電荷載流子被捕獲在此處。
在本發(fā)明一實(shí)施方式中，通過(guò)隨后在讀取操作中在其編程的狀態(tài)正向工作MOSFET來(lái)繼續(xù)該方法。從而，讀取操作包括將源極區(qū)域202接地并對(duì)漏極區(qū)域預(yù)先施加VDD的部分電壓。如果器件通過(guò)耦聯(lián)到柵極的字線尋址，則其導(dǎo)電性由柵極絕緣體中儲(chǔ)蓄電荷的出現(xiàn)或消失確定。即，可通過(guò)字線216將柵極電壓施加于柵極208，以便于如同尋址和讀取傳統(tǒng)DRAM元件一樣在源極和漏極區(qū)域之間形成導(dǎo)電溝道。
然而，現(xiàn)在在其編程的狀態(tài)中，如參看圖10A詳細(xì)描述和說(shuō)明的，MOSFET的導(dǎo)電溝道206將具有與漏極區(qū)域204相鄰的第一電壓閾值區(qū)域(Vt1)和與源極區(qū)域202相鄰的第二電壓閾值區(qū)域(Vt2)。根據(jù)本發(fā)明的示教，由于注入靠近源極區(qū)域202的MOSFET柵極氧化物210的熱電子注入217，Vt2具有比Vt1更大的電壓閾值。
圖10C是繪出在第二源極/漏極區(qū)域204檢測(cè)的電流信號(hào)(Ids)相對(duì)在第二源極/漏極區(qū)域204和第一源極/漏極區(qū)域202之間建立的電壓勢(shì)、或漏極電壓(VDS)(Ids vs.VDS)的曲線圖。在一實(shí)施方式中，VDS代表漏極區(qū)域204和源極區(qū)域202之間建立的電壓勢(shì)。在圖10C中，表示成D1的電流表示未根據(jù)本發(fā)明的示教編程的傳統(tǒng)MOSFET的導(dǎo)電行為。曲線D2表示如圖10A所示根據(jù)本發(fā)明的示教編程的MOSFET的導(dǎo)電行為。如圖10C所示，對(duì)于特定的漏極電壓VDS，在編程MOSFET(曲線D2)的第二源極/漏極區(qū)域204檢測(cè)的電流信號(hào)(IDS2)明顯低于在沒(méi)有根據(jù)本發(fā)明的示教編程的傳統(tǒng)MOSFET的第二源極/漏極區(qū)域204檢測(cè)的電流信號(hào)(IDS1)。此外，這是因?yàn)檫@樣的事實(shí)本發(fā)明的編程MOSFET中的溝道206具有兩個(gè)電壓閾值區(qū)域，且由于捕獲在靠近第一源極/漏極區(qū)域202的柵極氧化物217內(nèi)的電荷217，第一源極/漏極區(qū)域202附近的電壓閾值Vt2具有比第二源極/漏極區(qū)域附近的Vt1更大的電壓閾值。
最近，這些效應(yīng)中的一些被描述為用于稱為NROM的閃存的不同器件結(jié)構(gòu)。之后在以色列和德國(guó)的工作是基于在非傳統(tǒng)閃存器件結(jié)構(gòu)的氮化硅層中的引入電荷捕獲。(通常參看，B.Eitan等的“Characterization of ChannelHot Electron Injection by the Subthreshold Slop of NROM device，”IEEEElectron Dvice Lett.，22卷，No.11，556-558頁(yè)，(2001年11月)；B.Etian等的“NROMA novel localized Trapping，2-Bit Nonvolatile Memory Cell，”IEEE Electron Device Lett.，21卷，No.11，543-545頁(yè)，(2000年11月))。在氮化硅柵極絕緣體中的電荷捕獲是MNOS存儲(chǔ)器件中使用的基本機(jī)制(通常參看，S.Sze，Physics of Semiconductor Devices，Wiley，N.Y.，1981，504-506頁(yè))，在氧化鋁柵極中的電荷捕獲是MIOS存儲(chǔ)器件中使用的機(jī)制(通常參看，S.Sze，Physics of Semiconductor Devices，Wiley，N.Y.，504-506頁(yè))，以及申請(qǐng)人先前公開(kāi)過(guò)柵極絕緣體中孤立點(diǎn)缺陷處的電荷捕獲(通常參看，2000年10月31號(hào)發(fā)布的L.Forbes，J.Geusic的“Memory usinginsulator traps，”美國(guó)專利6,140,181號(hào))。
與上述工作不同，本發(fā)明公開(kāi)了對(duì)MOSFET正向編程以將多個(gè)電荷級(jí)別之一捕獲在源極附近并正向讀取該器件，從而基于對(duì)DRAM技術(shù)的更改形成多態(tài)存儲(chǔ)元件。
現(xiàn)有技術(shù)的DRAM技術(shù)通常使用二氧化硅作為柵極絕緣體。此外，傳統(tǒng)DRAM器件的重點(diǎn)放在嘗試最小化二氧化硅柵極絕緣體中的電荷捕獲。根據(jù)本發(fā)明的示教，多種絕緣體用于比在二氧化硅中更有效地捕獲電子。即，在本發(fā)明中，多態(tài)存儲(chǔ)元件在例如濕二氧化硅、氮化硅、氮氧化硅SON、富硅氧化物SRO、氧化鋁Al2O3、以及例如氧化物和之后的氮化硅、或氧化物和之后的氧化鋁、或入氧化物-氮化物-氧化物的多層的這些半導(dǎo)體的復(fù)合層的柵極半導(dǎo)體中引入電荷捕獲。雖然二氧化硅的電荷捕獲效率可能較低，但氮化硅或二氧化硅和氮化物的復(fù)合層卻并非如此。
圖11示出了作為根據(jù)本發(fā)明示教的存儲(chǔ)器陣列一部分的垂直NROM存儲(chǔ)器元件。圖11中示出的存儲(chǔ)器說(shuō)明了根據(jù)本發(fā)明的示教形成的多個(gè)垂直柱，或多態(tài)元件301-1和301-2。通過(guò)閱讀本說(shuō)明書(shū)本領(lǐng)域普通技術(shù)人員應(yīng)該理解，多個(gè)垂直柱形成從襯底303凸出的行和列。
如圖11所示，多個(gè)垂直柱301-1和301-2由多個(gè)溝槽340分隔。根據(jù)本發(fā)明的示教，多個(gè)垂直柱301-1和301-2用作分別包括第一源極/漏極區(qū)域302-1和302-2的晶體管。將第一源極/漏極區(qū)域302-1和302-2耦聯(lián)于源極線304。如圖11所示，源極線在溝槽340底部垂直柱301-1和301-2所在行之間形成。在一實(shí)施方式中，根據(jù)本發(fā)明的示教，源極線304通過(guò)植入溝槽底部的摻雜區(qū)域形成。第二源極/漏極區(qū)域306-1和306-2分別耦聯(lián)于位線(未示出)。溝道區(qū)域305位于第一和第二源極/漏極區(qū)域之間。
如圖11所示，由溝槽340中沿垂直柱301-1和301-2所在行的柵極絕緣體307將柵極309與溝道區(qū)域305分開(kāi)。在一實(shí)施方式中，根據(jù)本發(fā)明的示教，柵極絕緣體307包括從由濕氧化形成的二氧化硅(SiO2)、氮氧化硅(SON)、富硅氧化物(SRO)，以及氧化鋁(Al2O3)一組中選出的柵極絕緣體307。在另一實(shí)施方式中，根據(jù)本發(fā)明的示教，柵極絕緣體307包括富硅氧化鋁絕緣體、含有硅納米顆粒的富硅氧化物、含有氮化硅納米顆粒的氧化硅絕緣體、以及碳氧化硅絕緣體一組中選出的柵極絕緣體307。在另一實(shí)施方式中，根據(jù)本發(fā)明的示教，柵極絕緣體307包括復(fù)合層307。在該實(shí)施方式中，復(fù)合層307包括從氧化物-氧化鋁(Al2O3)-氧化物復(fù)合層、以及氧化物-氮氧化硅-氧化物復(fù)合層一組中選出的復(fù)合層307。在另一實(shí)施方式中，復(fù)合層307包括從硅(Si)、鈦(Ti)、和鉭(Ta)一組中選出的兩種或多種材料的復(fù)合層、或非化學(xué)計(jì)量的單層。在另一實(shí)施方式中，根據(jù)本發(fā)明的示教?hào)艠O絕緣體307包括氧化物-氮化物-氧化物(ONO)柵極絕緣體307。
圖12示出了圖11中示出的存儲(chǔ)器陣列部分的電學(xué)等效電路400。如圖12所示，設(shè)置多個(gè)垂直多態(tài)元件401-1和401-2。每個(gè)垂直多態(tài)元件401-1和401-2包括第一源極/漏極區(qū)域402-1和402-2、第二源極/漏極區(qū)域406-1和406-2、第一與第二源極/漏極區(qū)域之間的溝道區(qū)域405、以及由柵極絕緣體407與溝道區(qū)域分隔開(kāi)的柵極409。
圖12還示出了耦聯(lián)于各個(gè)多態(tài)元件的第二源極/柵極區(qū)域406-1和406-2的多個(gè)位線411-1和4112。在一實(shí)施方式中，如圖12所示，多個(gè)位線411-1和411-2沿存儲(chǔ)器陣列的行耦聯(lián)于第二源極/漏極區(qū)域406-1和406-2。如圖12的字線413，多個(gè)字線沿存儲(chǔ)器陣列的列耦聯(lián)于每個(gè)多態(tài)元件的柵極409。諸如公共源極線415的多個(gè)源極線沿垂直多態(tài)元件401-1和401-2的列耦聯(lián)于諸如401-1和401-2的第一源極/漏極區(qū)域，從而包含這些晶體管的相鄰柱共享公共源極線415。
在一實(shí)施方式中，鄰近柱的列包括在共享溝槽一側(cè)作為諸如401-1的垂直多態(tài)元件工作的晶體管，其中該共享溝槽如參看圖11所述的將柱的行分隔開(kāi)，且作為諸如401-2的參考元件工作的晶體管具有在共享溝槽的相反側(cè)的編程的導(dǎo)電態(tài)。在該方式中，根據(jù)本發(fā)明的示教和如以下的詳細(xì)描述，至少一個(gè)多態(tài)元件可被編程為具有在通常示為417的柵極絕緣體中靠近諸如402-1的第一源極/漏極區(qū)域捕獲的多個(gè)電荷級(jí)別之一，從而溝道區(qū)域405具有第一電壓閾值區(qū)域(Vt1)和第二電壓閾值區(qū)域(Vt2)且編程的多態(tài)元件以減小的漏極源極電流工作。
圖13是用于示出根據(jù)本發(fā)明示教在新型多態(tài)元件500上進(jìn)行讀取操作的另一電學(xué)等效電路。圖13的電學(xué)等效電路表示編程的垂直多態(tài)元件。如參看圖11詳細(xì)說(shuō)明的，編程的垂直多態(tài)元件500包括從襯底凸出的垂直金屬氧化物場(chǎng)效應(yīng)晶體管(MOSFET)500。該MOSFET具有源極區(qū)域502、漏極區(qū)域506、源極區(qū)域502和漏極區(qū)域506之間的溝道區(qū)域505、以及由通常示為507的柵極絕緣體與溝道區(qū)域505分隔開(kāi)的柵極509。
如圖13所示，字線513耦聯(lián)于柵極509。參看圖11所述的在溝槽中鄰近垂直MOSFET形成的源極線504耦聯(lián)于源極區(qū)域502。位線，或數(shù)據(jù)線511耦聯(lián)于漏極區(qū)域506。如圖13所示的多態(tài)元件500是具有在通常示為517的柵極絕緣體中鄰近第一源極/漏極區(qū)域502捕獲的多個(gè)電荷級(jí)別之一的編程的多態(tài)元件500的示例，從而溝道區(qū)域505將具有第一電壓閾值區(qū)域(Vt1)和第二電壓閾值區(qū)域(Vt2)且編程的多態(tài)元件500以減小的漏極源極電流工作。根據(jù)本發(fā)明的示教，第二電壓閾值區(qū)域(Vt2)現(xiàn)在是比第一電壓閾值區(qū)域(Vt1)具有更高電壓閾值的區(qū)域。
圖14示出了根據(jù)本發(fā)明的示教的存儲(chǔ)器陣列600的一部分。圖14示出的存儲(chǔ)器說(shuō)明了根據(jù)本發(fā)明的示教形成的一對(duì)多態(tài)元件601-1和601-2。通過(guò)閱讀本說(shuō)明書(shū)本領(lǐng)域普通技術(shù)人員應(yīng)該理解，可將任意數(shù)量的多態(tài)元件排布成陣列，但為了說(shuō)明簡(jiǎn)便，圖14中只示出兩個(gè)。
如圖14所示，第一源極/漏極區(qū)域602-1和602-2分別耦聯(lián)于源極線604。第二源極/漏極區(qū)域606-1和606-2分別耦聯(lián)于位線608-1和608-2。各個(gè)位線608-1和608-2耦聯(lián)于通常示為610的讀出放大器。字線612-1和612-2分別耦聯(lián)于各個(gè)多態(tài)元件602-1和602-2的柵極614-1和614-2。根據(jù)本發(fā)明的示教，字線612-1和612-2通過(guò)或者垂直于存儲(chǔ)器陣列600的行。
最后，在624示出用于將第一或第二電勢(shì)耦聯(lián)于位線608-1的寫入數(shù)據(jù)/預(yù)充電電路。通過(guò)閱讀本說(shuō)明書(shū)本領(lǐng)域普通技術(shù)人員應(yīng)該理解，寫入數(shù)據(jù)/預(yù)充電電路624被調(diào)整來(lái)在反向?qū)懭氩僮鬟^(guò)程中將位線608-1接地，或者選擇地在正向讀取操作過(guò)程中將位線608-1預(yù)充電到VDD的部分電壓值。通過(guò)閱讀本說(shuō)明書(shū)本領(lǐng)域普通技術(shù)人員應(yīng)該理解，源極線604可在反向?qū)懭氩僮鬟^(guò)程中被施加高于VDD的偏壓，或者選擇地在正向讀取操作過(guò)程中接地。
如圖14所示，包括多態(tài)元件601-1和601-2的陣列結(jié)構(gòu)600沒(méi)有電容器。此外，根據(jù)本發(fā)明的示教，第一源極/漏極區(qū)域或源極區(qū)域601-1和601-2被直接耦聯(lián)于源極線604。為便于寫入，源極線604被施加高于VDD的偏壓且通過(guò)將數(shù)據(jù)或位線608-1和608-2接地反向加載該器件。如果通過(guò)字線地址612-1和612-2選擇多態(tài)元件601-1和601-2，則多態(tài)元件601-1和601-2將導(dǎo)通并受進(jìn)入元件柵極絕緣體中鄰近源極區(qū)域602-1和602-2的伴隨熱電子注入加載。通過(guò)閱讀本說(shuō)明書(shū)本領(lǐng)域普通技術(shù)人員應(yīng)該理解，如圖14所示，多個(gè)不同電荷級(jí)別可被編程進(jìn)入柵極絕緣體中鄰近源極區(qū)域使元件用作微分元件和/或元件與參考元件或啞元件相比較且多個(gè)比特被存儲(chǔ)在多態(tài)元件上。
在讀取過(guò)程中，多態(tài)元件601-1和601-2正向工作，同時(shí)源極線604接地且對(duì)元件的位線608-1和608-2以及各自第二源極/漏極區(qū)域或漏極區(qū)域606-1和606-2預(yù)充電VDD電壓的一部分。如果對(duì)器件通過(guò)字線612-1和612-2尋址，則其導(dǎo)電率由通過(guò)測(cè)量或與參考元件或啞元件比較并使用讀取放大器610檢測(cè)的捕獲在柵極絕緣體中的存儲(chǔ)電荷量的出現(xiàn)或消失確定。在例如授讓給Micron Technology Inc.的美國(guó)專利Nos.5,627,785；5,280,205；以及5,042,011中對(duì)DRAM讀取放大器的工作進(jìn)行了描述，這些專利通過(guò)引用合并于此。因此陣列以DRAM中使用的傳統(tǒng)方式尋址和讀取，但是以新的方式編程為多態(tài)元件。
如圖14所示，在工作中，器件通過(guò)對(duì)源極線604加偏壓來(lái)經(jīng)受反向熱電子加載，且在將源極線604接地時(shí)讀取以將諸如元件601-1的加載多態(tài)元件與諸如601-2的非加載偽器件/元件相比較。寫入和可能的擦除特性可在制造和檢測(cè)過(guò)程中使用以對(duì)所有元件或器件初始編程成在現(xiàn)場(chǎng)使用之前具有相似或匹配的導(dǎo)電率。同樣地，在參考元件或啞元件中的例如601-2的晶體管可全部初始編程成具有相同的導(dǎo)電率狀態(tài)。根據(jù)本發(fā)明的示教，之后讀取放大器可檢測(cè)元件或器件特性中由于寫入操作過(guò)程中加載導(dǎo)致的器件特性的變化的細(xì)小差別。
通過(guò)閱讀本說(shuō)明書(shū)本領(lǐng)域普通技術(shù)人員應(yīng)該理解，多態(tài)元件的這種陣列可通過(guò)DRAM技術(shù)的更改傳統(tǒng)地實(shí)現(xiàn)。根據(jù)本發(fā)明的示教，多態(tài)元件的柵極絕緣體包括從由濕氧化形成的較厚的SiO2層、SON氮氧化硅、SRO富硅氧化物、Al2O3氧化鋁、復(fù)合層、以及具有陷阱的植入氧化物的一組中選擇的柵極絕緣體(2000年10月31日公布的L.Forbes，J.Geusic的“Memoryusing insulator traps，”美國(guó)專利No.6,140,181)。用于地址解碼的傳統(tǒng)晶體管和讀取放大器可在該步驟之后用二氧化硅的正常厚度柵極絕緣體制作。
圖15A-15B和16A-16B用于示出根據(jù)本發(fā)明的示教，柵極絕緣體中使用電荷存儲(chǔ)以調(diào)制多態(tài)元件的導(dǎo)電率。即，圖15A-16B示出了根據(jù)本發(fā)明的示教形成的新型多態(tài)元件701的運(yùn)行。如圖15A所示，柵極絕緣體707具有例如ONO堆棧的多層，其中層707A是靠近溝道705的氧化物層，且氮化物層707B在其上形成。
如圖15A所示的實(shí)施方式中，氧化物層707A具有約6.7nm或67(大約10-6cm)的厚度。在圖15A示出的實(shí)施方式中，多態(tài)元件具有0.1μm(10-5cm)乘0.1μm的尺寸。為說(shuō)明目的，在0.1微米技術(shù)中源極附近的電荷存儲(chǔ)區(qū)域可合理地具有0.1微米(1000)乘0.02微米(200)的尺寸。如果最靠近溝道705的柵極氧化物707A為67，則由于氧化物電容約為每平方厘米0.5微法拉(μF)，100電子的電荷會(huì)導(dǎo)致該區(qū)域中1.6伏特的閾值電壓偏移。如果晶體管具有200的總有效氧化物厚度，則源極附近對(duì)應(yīng)于10個(gè)電子的僅0.16伏特的閾值電壓變化被建立以改變晶體管電流4微安(μA)。結(jié)合圖14描述的與DRAM讀取放大器類似的讀取放大器可以容易地檢測(cè)到數(shù)據(jù)或位線上的電荷差別。在該實(shí)施方式中，在10納秒(nS)的檢測(cè)周期中檢測(cè)到的數(shù)據(jù)或位線上的電荷差別為40毫微微庫(kù)侖(fC)。
為示出這些數(shù)值，結(jié)構(gòu)的電容Ci取決于介電常數(shù)εi，(對(duì)于二氧化硅SiO2等于1.06/3×10-12F/cm)，以及絕緣層的厚度t(此處給出6.7×10-7cm)，因此Ci＝εi/t＝(1.06×10-12F/cm/(3×6.7×10-7cm))＝0.5×10-6法拉第/cm2(F/cm2)。在源極附近例如20nm×100nm或2×10-11cm2的電荷存儲(chǔ)區(qū)域采集的該數(shù)值導(dǎo)致Ci＝10-17法拉第的電容。因此，對(duì)于閾值電壓變化ΔV＝1.6伏特，存儲(chǔ)電荷必須是Q＝C×ΔV＝(10-17法拉第x1.6伏特)＝1.6×10-17庫(kù)侖。因?yàn)镼＝Nq，存儲(chǔ)的電子數(shù)目約為Q/q＝(1.6×10-17庫(kù)侖/1.6×10-19庫(kù)侖)或100個(gè)電子。
實(shí)際上，編程的多態(tài)元件或更改的MOSFET是一編程的MOSFET，它具有捕獲在柵極絕緣體中靠近第一源極/漏極區(qū)域或源極區(qū)域的電荷，從而溝道區(qū)域具有第一電壓閾值區(qū)域(Vt1)和第二電壓閾值區(qū)域(Vt2)，其中Vt2大于Vt1且Vt2鄰近源極區(qū)域使編程的MOSFET以減小的源極電流工作。對(duì)于給定的上述尺寸中ΔQ＝100個(gè)電子，如果晶體管具有200的總有效氧化物厚度，則靠近源極的對(duì)應(yīng)于10個(gè)電子的僅0.16伏特的閾值電壓變化被建立以改變晶體管電流4微安(μA)。如上所述，參看圖14所述的類似于DRAM讀取放大器的讀取放大器可以容易地檢測(cè)到數(shù)據(jù)或位線上這個(gè)電荷差別。對(duì)于根據(jù)本發(fā)明示教的多個(gè)存儲(chǔ)電荷級(jí)別的代表，數(shù)據(jù)或位線上被檢測(cè)到的電荷差別在10納秒的檢測(cè)周期內(nèi)為40毫微微庫(kù)侖(fC)。多個(gè)不同電荷級(jí)別可被編程進(jìn)柵極絕緣體中靠近源極區(qū)域，從而該元件被用作微分元件和/或?qū)⒃撛c參考元件或啞元件比較，如圖14所示，并且可將多個(gè)比特存儲(chǔ)在本發(fā)明的多態(tài)元件上。
圖15B有助于進(jìn)一步說(shuō)明本發(fā)明新型多態(tài)元件的導(dǎo)電行為。圖15B示出的電學(xué)等效電路示出了具有200等效氧化物厚度的多態(tài)元件701。在0.1微米技術(shù)中，靠近源極702的電荷存儲(chǔ)區(qū)域可合理地具有0.02微米(20nm)的長(zhǎng)度尺寸和0.1微米(100nm)的寬度尺寸。因此對(duì)于該區(qū)域中漏極源極電壓的變化(ΔVDS)，提供了E＝(0.1V/2×10-6cm)＝0.5×105V/cm或5×104V/cm的電場(chǎng)。漏極電流可通過(guò)使用公式ID＝μCox×(W/L)×(Vgs-Vt)×ΔVDS計(jì)算。在該示例中，μCox＝μCi取為50μA/V2且W/L＝5。適當(dāng)代入漏極電流公式中得到ID＝(50μA/V2×5×0.16 Volts×0.1Volts)＝2.5×1.6μA＝4μA。如上所述，該漏極電流ID對(duì)應(yīng)于柵極絕緣體中或電荷存儲(chǔ)區(qū)域707中源極702附近俘獲的10個(gè)電子。10納秒(ns)周期內(nèi)的檢測(cè)提供了位線上40 fC的電流(例如4μA×10nS＝40×10-15庫(kù)侖)。
圖16A和16B示出了上述新型多態(tài)元件的工作和編程。然而，圖16A和16B也幫助示出選擇性陣列，其中鄰近器件被比較且在共享溝槽相反側(cè)的器件之一被用作啞元件晶體管或參考器件。此外，參考器件都可被編程成具有相同初始導(dǎo)電率狀態(tài)。
圖16A示出了新型多態(tài)元件反向工作和編程。通過(guò)將其各自的例如811-1的漏極線接地來(lái)加載在溝槽一側(cè)的晶體管801-1(參看圖11所示)。溝槽相反側(cè)的晶體管801-2的漏極線811-2是左浮動(dòng)的。施加電壓到位于溝槽底部(參看圖11所示)現(xiàn)在作為漏極的共享源極線804。鄰近晶體管801-1和801-2的相鄰(共享溝槽)/列共享柵極807和耦聯(lián)到此穿過(guò)或垂直于包含諸如811-1、811-2、和804的比特和源極線的行的諸如多晶硅柵極線的字線813。施加?xùn)艠O電壓到柵極807。通過(guò)伴隨的注入元件柵極絕緣體817中鄰近源極區(qū)域802-1的熱電子注入，多態(tài)元件801-1將導(dǎo)通并被加載。
現(xiàn)在，圖16B示出了編程多態(tài)元件的正向工作以及發(fā)生在各個(gè)元件中諸如2個(gè)晶體管的該微分元件實(shí)施方式中的微分讀取。為讀取該狀態(tài)，漏極和源極(或接地)具有常規(guī)連接且多態(tài)元件導(dǎo)電率被確定。漏極線811-1和811-2具有常規(guī)正向施加電壓。位于溝槽底部的共享源極線804(參看圖11所示)被接地并再次用作源極。
通過(guò)閱讀本說(shuō)明書(shū)本領(lǐng)域普通技術(shù)人員應(yīng)該理解，可將多個(gè)不同電荷級(jí)別編程進(jìn)柵極絕緣體817中鄰近源極區(qū)域802-1且與參考元件或啞元件802-2比較。因此，根據(jù)本發(fā)明的示教，多個(gè)比特可被存儲(chǔ)在多態(tài)元件上。
如上所述，這些新型多態(tài)元件可用于類-DRAM陣列。當(dāng)回顧以上內(nèi)容時(shí)，兩個(gè)晶體管可占據(jù)4F2(F＝最小光刻特征尺寸)的面積，或者由一個(gè)晶體管組成的單個(gè)存儲(chǔ)器元件使用2F2的面積。然而，現(xiàn)在各個(gè)晶體管可存儲(chǔ)多個(gè)比特，所以數(shù)據(jù)存儲(chǔ)密度遠(yuǎn)高于每個(gè)1F2單位面積一比特。對(duì)于每個(gè)例如圖16A和16B示出實(shí)施方式相對(duì)于圖12示出的實(shí)施方式的其中參考晶體管就在附近的每個(gè)存儲(chǔ)晶體管使用參考元件或啞元件導(dǎo)致更好的晶體管的匹配特性，但是較低的存儲(chǔ)密度。
圖17示出了本發(fā)明的垂直NROM閃存晶體管實(shí)施方式的橫截面圖。垂直器件結(jié)構(gòu)的使用增加了溝道長(zhǎng)度，同時(shí)將元件占居的面積保持在四平方特征尺寸(即4F2)。
本實(shí)施方式由一個(gè)控制柵極1704和兩個(gè)分別沿兩個(gè)柱1701和1702一側(cè)的分裂溝道1710和1711組成。溝槽下的n+區(qū)域1703在晶體管工作過(guò)程中將兩個(gè)溝道部分1710和1711連接起來(lái)，使該結(jié)構(gòu)像兩個(gè)串聯(lián)晶體管。在本發(fā)明實(shí)施方式中，兩個(gè)串聯(lián)晶體管具有至少兩個(gè)電荷存儲(chǔ)區(qū)域。選擇實(shí)施方式可包括不同量的存儲(chǔ)區(qū)域。
每個(gè)晶體管具有氮化物存儲(chǔ)區(qū)域1706和1708，在一實(shí)施方式中，該氮化物存儲(chǔ)區(qū)域是ONO柵極絕緣體層的一部分。電荷可被存儲(chǔ)在柵極絕緣體的溝道部分1710和1711之一或兩者中。相鄰柱1701和1702上部中的n+區(qū)域1720和1721用作源極區(qū)域或漏極區(qū)域，取決于晶體管工作的方向。源極/漏極區(qū)域通過(guò)沿z-軸延伸基本上垂直于字線/控制柵極1704的數(shù)據(jù)/位線耦聯(lián)。
溝槽的底部和柱的頂部具有位于襯底和控制柵極1704之間的氧化物電介質(zhì)材料。另外可選實(shí)施方式可使用其它類型的電介質(zhì)材料。
圖17的實(shí)施方式示出了被摻雜進(jìn)p-型襯底的n+區(qū)域。然而，可另選的實(shí)施方式可將p+區(qū)域摻雜進(jìn)n-型襯底。
圖18示出了本發(fā)明垂直NROM閃存晶體管另一實(shí)施方式的橫截面圖。電荷可存儲(chǔ)在溝道1801的任一端。如圖17的實(shí)施方式，n+區(qū)域1803和1804用作源極/漏極區(qū)域且其功能取決于晶體管工作的方向。
圖19示出了圖17和18實(shí)施方式電學(xué)等效的圖解。圖17和18示出的晶體管被示作一個(gè)的漏極耦聯(lián)于另一個(gè)的源極的串聯(lián)工作的兩個(gè)場(chǎng)效應(yīng)管(FET)。
圖17的標(biāo)號(hào)用于圖19以示出圖19的組成部分與圖17的組成部分的關(guān)系。雖然圖19示出了在某一取向的漏極1721和1720，但是如果晶體管在相反方向工作，漏極和源極區(qū)域也相反。
浮動(dòng)n+擴(kuò)散區(qū)域1703將溝道的分開(kāi)部分1710和1711耦聯(lián)。在n+區(qū)域1703上沒(méi)有電觸點(diǎn)。單個(gè)柵極1704將兩個(gè)晶體管耦聯(lián)。
圖17和18的實(shí)施方式的閃存元件可通過(guò)使用對(duì)上述制作技術(shù)進(jìn)行修改來(lái)制作。圖17和18的結(jié)構(gòu)使用相同的刻蝕垂直柱，但是NROM閃存結(jié)構(gòu)形成兩條沿相鄰柱的側(cè)壁的溝道且n+區(qū)域形成沿溝槽底部的晶體管溝道。單個(gè)控制柵極在柱之間的溝槽中形成且柱頂部的n+源極/漏極區(qū)域形成數(shù)據(jù)/位線。在圖18的實(shí)施方式中，柵極絕緣體和控制柵極形成通過(guò)溝槽底部的溝道的一部分。
傳統(tǒng)溝道熱電子注入可用來(lái)編程，其中源極區(qū)域接地且漏極區(qū)域施加了正電壓偏壓，同時(shí)控制柵極具有施加的正編程電壓。傳統(tǒng)負(fù)柵極Fowler-Nordheim隧穿可用于擦除元件。在該實(shí)施方式中，該器件可用于兩比特存儲(chǔ)。電荷存儲(chǔ)于漏極附近且器件在反向讀取。響應(yīng)于工作方向和存儲(chǔ)在溝道兩端靠近n+區(qū)域位于表面的電荷，溝道的任一端可用作漏極。
在另一實(shí)施方式中，襯底增強(qiáng)熱電子注入可用于編程本發(fā)明的NROM元件。此外，襯底增強(qiáng)帶-帶隧穿導(dǎo)致的熱空穴注入可用于擦除元件。
ONO層僅僅是本發(fā)明NROM的柵極絕緣體的一個(gè)實(shí)施方式。附加?xùn)艠O絕緣體復(fù)合物包括氧化物-氮化物-氧化鋁復(fù)合層、氧化物-氧化鋁-氧化物復(fù)合絕緣體、氧化物-碳氧化硅-氧化物復(fù)合層、以及其它復(fù)合層。此外，柵極絕緣體可厚于由濕氧化且未退火形成的常規(guī)二氧化硅、含有硅納米顆粒的富硅氧化物、氮氧化硅層(非復(fù)合層)、富硅氧化鋁絕緣體(非復(fù)合層)、碳氧化硅(非復(fù)合層)、含有碳化硅納米顆粒的二氧化硅絕緣體、以及其它兩種或多種通常使用的絕緣體材料柵極電路的非化學(xué)計(jì)量單層，該絕緣體材料包括，但不局限于，硅、氮、鋁、鈦、鉭、鉿、和鑭。
在圖20中根據(jù)本發(fā)明的示教示出了存儲(chǔ)器件。在一實(shí)施方式中，該器件是本發(fā)明的NROM器件。在可另選的實(shí)施方式中，它可以是本發(fā)明的DRAM器件。
存儲(chǔ)器件940包括存儲(chǔ)器陣列942、行和列解碼器944和948、以及讀取放大器電路946。存儲(chǔ)器陣列942由根據(jù)字線980和位線960通常排布成行和列的本發(fā)明的示教形成的多個(gè)多態(tài)元件900組成。存儲(chǔ)陣列942的位線960連接于讀取放大器電路946，同時(shí)其字線980連接于行解碼器944。地址和控制信號(hào)被輸入到地址/控制線961上進(jìn)入存儲(chǔ)器件940并被連接于列解碼器948、讀取放大器946和行解碼器944并還用于獲取對(duì)存儲(chǔ)陣列942的讀取和寫入訪問(wèn)。
行解碼器948通過(guò)行選擇線962上的控制和行選擇信號(hào)連接于讀取放大器946。該讀取放大器946通過(guò)輸入/輸出(I/O)數(shù)據(jù)線963接收目的地為存儲(chǔ)器陣列942的輸入信號(hào)和輸出來(lái)自存儲(chǔ)器陣列942的信號(hào)。通過(guò)激活字線980(通過(guò)行解碼器944)從存儲(chǔ)器陣列942讀取數(shù)據(jù)，該字線將與其對(duì)應(yīng)的所有存儲(chǔ)元件耦聯(lián)于各自的位線960，其中位線定義了陣列的列。也可激活一個(gè)或多個(gè)位線960。當(dāng)特定字線980和位線960被激活時(shí)，連接于位線的讀取放大器電路946檢測(cè)并放大通過(guò)其中在讀取操作中給定元件的源極區(qū)域耦聯(lián)于接地陣列板(未示出)的給定多態(tài)元件的導(dǎo)電，并通過(guò)測(cè)量被激活的位線960和可為未激活位線的參考線之間的電壓差轉(zhuǎn)換其位線。存儲(chǔ)器件讀取放大器的工作被描述在例如美國(guó)專利Nos.5,627,785；5,280,205；以及5,042,011中，這些都授讓給Micron Technology Inc.，并通過(guò)參考合并于此。
圖21是使用根據(jù)本發(fā)明實(shí)施方式構(gòu)建的多態(tài)存儲(chǔ)元件1012的電子系統(tǒng)或基于處理器系統(tǒng)1000的框圖。即，多態(tài)存儲(chǔ)元件1012使用如上所述的DRAM或NROM閃存元件。
基于處理器的系統(tǒng)1000可以是計(jì)算機(jī)系統(tǒng)、處理控制系統(tǒng)、或任何其它使用處理器和相關(guān)存儲(chǔ)器的系統(tǒng)。系統(tǒng)1000包括通過(guò)主線1020與多態(tài)存儲(chǔ)器1012和I/O器件1008通信的中央處理單元(CPU)1002或其它控制電路(諸如微處理器)。該總線1020可以是通常在基于處理器系統(tǒng)中使用的一系列總線和橋，但僅為方便目的，總線1020被描述為單個(gè)總線。第二I/O器件1010也被示出，但它對(duì)于實(shí)施本發(fā)明并不必要?；谔幚砥鞯南到y(tǒng)1000也可包括只讀存儲(chǔ)器(ROM)1014并可包括也如本領(lǐng)域中公知的通過(guò)總1020線與CPU通信的外圍設(shè)備，例如軟盤驅(qū)動(dòng)1004和高密度盤(CD)ROM驅(qū)動(dòng)器1006。
本領(lǐng)域技術(shù)人員應(yīng)該理解，可提供附加電路和控制信號(hào)，且將存儲(chǔ)器件1000簡(jiǎn)化以有助于關(guān)注本發(fā)明。NROM 1012中至少一個(gè)多態(tài)元件包括具有捕獲在柵極絕緣體中鄰近第一源極/漏極區(qū)域或源極區(qū)域的電荷的MOSFET，從而溝道區(qū)域具有第一電壓閾值區(qū)域(Vt1)和第二電壓閾值區(qū)域(Vt2)，其中Vt2大于Vt1且Vt2鄰近源極區(qū)域使編程的MSOFET以減小的漏極源極電流工作。
應(yīng)該理解，圖21示出的實(shí)施方式說(shuō)明了其中使用本發(fā)明新型存儲(chǔ)元件的電子系統(tǒng)電路的實(shí)施方式。如圖21所示的系統(tǒng)1000的視圖旨在提供本發(fā)明結(jié)構(gòu)和電路的一個(gè)應(yīng)用的概括理解，而非旨在提供使用新型存儲(chǔ)元件結(jié)構(gòu)的電子系統(tǒng)的所有元件和特征的完全描述。此外，本發(fā)明同樣適用于使用本發(fā)明新型存儲(chǔ)元件的任何尺寸和類型的存儲(chǔ)器件1000，而不旨在限制于所描述的。本領(lǐng)域普通技術(shù)人員應(yīng)該理解，這種電子系統(tǒng)可在單個(gè)封裝處理單元或甚至在單個(gè)半導(dǎo)體芯片上制作，以便于減小處理器和存儲(chǔ)器件之間的通信時(shí)間。
包含本說(shuō)明書(shū)中描述的本發(fā)明新型存儲(chǔ)元件的應(yīng)用包括各種電子系統(tǒng)，用于存儲(chǔ)模塊、器件驅(qū)動(dòng)、電源模塊、通信調(diào)制解調(diào)器、處理器模塊、和具體應(yīng)用模塊，而且可以包括多層、多芯片模塊。這種電路還可以是例如時(shí)鐘、電視機(jī)、手機(jī)、個(gè)人計(jì)算機(jī)、汽車、工業(yè)控制系統(tǒng)、飛機(jī)等各種電子系統(tǒng)的子部件。
結(jié)論本發(fā)明的新型多態(tài)元件可用于NROM閃存陣列?；仡櫼陨蟽?nèi)容，兩個(gè)晶體管可占據(jù)4F2的面積。然而，現(xiàn)在每個(gè)這樣的晶體管可存儲(chǔ)多個(gè)比特，從而數(shù)據(jù)存儲(chǔ)密度遠(yuǎn)高于每1F2單位面積一比特。
應(yīng)該理解，以上描述是說(shuō)明性的，而非限制性的。通過(guò)閱讀以上描述，許多其它實(shí)施方式對(duì)于本領(lǐng)域技術(shù)人員是顯而易見(jiàn)的。因此，本發(fā)明的范圍應(yīng)該根據(jù)所附權(quán)利要求書(shū)隨同該權(quán)利要求書(shū)授權(quán)的等同的全部范圍一起來(lái)確定。
權(quán)利要求
1.一種多態(tài)NROM晶體管，包括襯底，它具有多個(gè)垂直柱，每個(gè)柱包括上部摻雜區(qū)域；柵極絕緣層，它沿所述多個(gè)垂直柱的第一柱和第二柱的相對(duì)側(cè)形成；控制柵極，它疊加在所述柵極絕緣體層和所述柱的上面形成；以及下部摻雜區(qū)域，它在位于所述第一柱和第二柱之間的溝槽下形成，其中在晶體管工作過(guò)程中所述下部摻雜區(qū)域?qū)⒀厮龅谝恢鄬?duì)側(cè)形成的第一溝道與沿所述第二柱相對(duì)側(cè)形成的第二溝道耦連。
2.如權(quán)利要求1所述的晶體管，其特征在于，所述上部和下部摻雜區(qū)域是p-型襯底中的n+摻雜區(qū)域，且所述上部摻雜區(qū)域基本上位于每個(gè)柱的頂部。
3.如權(quán)利要求1所述的晶體管，其特征在于，所述下部區(qū)域未耦連于電觸點(diǎn)。
4.如權(quán)利要求1所述的晶體管，其特征在于，所述晶體管工作為等效于尺寸為小于1.0光刻特征平方(1F2)的晶體管。
5.如權(quán)利要求1所述的晶體管，其特征在于，每個(gè)柵極絕緣體定義了電荷存儲(chǔ)區(qū)域。
6.如權(quán)利要求1所述的晶體管，其特征在于，所述第一和第二溝道在編程操作過(guò)程中在所述上部摻雜區(qū)域和所述下部摻雜區(qū)域之間形成。
7.如權(quán)利要求1所述的晶體管，其特征在于，所述柵極絕緣體層由氧化物-氮化物-氧化物復(fù)合結(jié)構(gòu)組成。
8.如權(quán)利要求1所述的晶體管，其特征在于，所述柵極絕緣體層由以下復(fù)合結(jié)構(gòu)之一組成氧化物-氮化物-氧化鋁、氧化物-氧化鋁-氧化物、或氧化物-碳氧化硅-氧化物。
9.如權(quán)利要求1所述的晶體管，其特征在于，所述柵極絕緣體層由以下下非復(fù)合結(jié)構(gòu)之一組成由濕氧化形成的且不退火的二氧化硅、含有硅納米顆粒的富硅氧化物、氮氧化硅層、富硅氧化鋁絕緣體、碳氧化硅絕緣體、或含有碳化硅納米顆粒的二氧化硅絕緣體。
10.如權(quán)利要求1所述的晶體管，其特征在于，所述柵極絕緣體層由非化學(xué)計(jì)量的單層組成。
11.如權(quán)利要求10所述的晶體管，其特征在于，所述非化學(xué)計(jì)量的單層包括硅、氮、鋁、鈦、鉭、鉿、或鑭之一。
12.一種多態(tài)NROM晶體管陣列，包括襯底，具有分別由溝槽分隔的多個(gè)垂直柱，每個(gè)柱包括上部摻雜區(qū)域，每個(gè)上部摻雜區(qū)域耦連于所述陣列的第一位線；多個(gè)柵極絕緣體層，每個(gè)層沿所述多個(gè)垂直柱的相鄰柱的相對(duì)側(cè)形成；控制柵極，形成在所述溝槽中且疊加在所述多個(gè)垂直柱上面，所述控制柵極在多態(tài)NROM晶體管陣列的一行NROM晶體管之間形成字線；以及多個(gè)下部摻雜區(qū)域，每個(gè)區(qū)域在每個(gè)溝槽下形成，其中在晶體管工作過(guò)程中每個(gè)下部摻雜區(qū)域?qū)⒃诘谝恢醒氐谝粶喜鄣牡谝粋?cè)形成的第一溝道與在第二柱中沿所述第一溝槽的第二側(cè)形成的第二溝道耦連，每個(gè)下部摻雜區(qū)域耦連于所述陣列的第二位線。
13.如權(quán)利要求12所述的晶體管，其特征在于，所述襯底由硅材料組成，且所述控制柵極由多晶硅組成。
14.如權(quán)利要求12所述的晶體管，其特征在于，所述多個(gè)下部摻雜區(qū)域不能通過(guò)電觸點(diǎn)訪問(wèn)。
15.如權(quán)利要求12所述的晶體管，其特征在于，所述柵極絕緣體由復(fù)合結(jié)構(gòu)或非化學(xué)計(jì)量的單層之一組成。
16.如權(quán)利要求12所述的晶體管，其特征在于，在晶體管工作過(guò)程中，所述第一和第二溝道用作具有至少兩個(gè)電荷存儲(chǔ)區(qū)域的串聯(lián)耦合的晶體管。
17.一種電子系統(tǒng)，包括處理器電路，它產(chǎn)生存儲(chǔ)器控制信號(hào)；以及NROM閃存器件，耦連于所述處理器電路，所述閃存器件具有多個(gè)多態(tài)NROM晶體管，每個(gè)晶體管包括襯底，具有多個(gè)垂直柱，每個(gè)柱包括上部摻雜區(qū)域且由溝槽從相鄰柱分離開(kāi)；第一柵極絕緣體層，沿第一溝槽的第一側(cè)形成；第二柵極絕緣體層，沿所述第一溝槽的第二相反側(cè)形成；控制柵極，在所述第一溝槽中形成且疊加在所述多個(gè)垂直柱上面；以及下部摻雜區(qū)域，在所述第一溝槽下形成，其中在晶體管工作過(guò)程中，所述下部摻雜區(qū)域?qū)⑾噜徲谒龅谝粬艠O絕緣體形成的第一溝道與相鄰于所述第二柵極絕緣體形成的第二溝道耦連。
18.如權(quán)利要求17所述的系統(tǒng)，其特征在于，在所述晶體管工作過(guò)程中，所述第一和第二柵極絕緣體各自都包含電荷存儲(chǔ)區(qū)域。
19.如權(quán)利要求17所述的系統(tǒng)，其特征在于，所述第一和第二柵極絕緣體層由氧化物-氮化物-氧化物的復(fù)合物組成。
20.如權(quán)利要求17所述的系統(tǒng)，其特征在于，鄰近第一溝槽的第一柱的上部摻雜區(qū)域用作漏極區(qū)域，且鄰近所述第一溝槽的第二柱的上部摻雜區(qū)域用作源極區(qū)域。
21.一種多態(tài)NROM晶體管，包括襯底，具有多個(gè)垂直柱，每個(gè)柱包括摻雜區(qū)域；柵極絕緣體層，沿所述多個(gè)垂直柱的第一柱和第二柱的相對(duì)側(cè)形成；以及控制柵極，疊加在所述柵極絕緣體層和所述柱上面形成，其中在晶體管工作過(guò)程中在所述第一柱的摻雜區(qū)域和所述第二柱的摻雜區(qū)域之間形成溝道。
22.如權(quán)利要求21所述的晶體管，其特征在于，在晶體管工作過(guò)程中，第一摻雜區(qū)域作為源極區(qū)域工作，且第二摻雜區(qū)域作為漏極區(qū)域工作。
23.如權(quán)利要求21所述的晶體管，其特征在于，所述晶體管工作是一編程操作。
24.一種多態(tài)NROM晶體管陣列，包括襯底，具有多個(gè)垂直柱，每個(gè)柱之間有溝槽，每個(gè)柱包括摻雜區(qū)域；多個(gè)柵極絕緣體層，每個(gè)層沿每個(gè)溝槽的相反側(cè)形成；以及控制柵極，形成在每個(gè)溝槽中且疊加在所述多個(gè)垂直柱上面以形成字線，其中在晶體管工作過(guò)程中在第一柱的摻雜區(qū)域和第二柱的摻雜區(qū)域之間形成溝道。
25.如權(quán)利要求24所述的陣列，其特征在于，所述摻雜區(qū)域耦連于在所述字線下面并基本上垂直于所述字線的位線。
26.一種制造分裂-溝道晶體管的方法，所述方法包括切割襯底以形成多個(gè)溝槽，每對(duì)溝槽定義一個(gè)柱；摻雜各個(gè)柱上部中的區(qū)域；摻雜各個(gè)溝槽下的下部區(qū)域；在相鄰柱的各個(gè)相對(duì)側(cè)形成氮化物存儲(chǔ)區(qū)域；以及在所述柱上面且在所述多個(gè)溝槽中形成控制柵極，其中在所述晶體管的編程操作過(guò)程中，溝道在沿所述相鄰柱的相對(duì)側(cè)形成并由所述下部摻雜區(qū)域相連接，所述下部摻雜區(qū)域未耦連于電觸點(diǎn)。
27.如權(quán)利要求26所述的方法，還包括在所述襯底和所述控制柵極之間的每個(gè)溝槽中形成電介質(zhì)材料。
28.如權(quán)利要求26所述的方法，其特征在于，所述控制柵極是多晶硅。
29.如權(quán)利要求26所述的方法，其特征在于，所述分裂-溝道晶體管形成兩個(gè)串聯(lián)的場(chǎng)效應(yīng)晶體管。
30.如權(quán)利要求26所述的方法，其特征在于，第一柱內(nèi)的第一摻雜區(qū)域是漏極區(qū)域，且第二相鄰柱內(nèi)的第二摻雜區(qū)域是源極區(qū)域。
31.如權(quán)利要求26所述的方法，其特征在于，所述摻雜包括在p-型襯底中建立n+區(qū)域。
32.一種對(duì)具有形成溝槽的一對(duì)柱的分裂-溝道編程的方法，各個(gè)柱具有源極/漏極區(qū)域且所述溝槽具有無(wú)電觸點(diǎn)的浮動(dòng)n+擴(kuò)散區(qū)域，氮化物電荷存儲(chǔ)區(qū)域沿所述溝槽的相對(duì)側(cè)形成，且控制柵極疊加在所述氮化物電荷存儲(chǔ)區(qū)域和所述一對(duì)柱上面，所述方法包括將第一源極/漏極區(qū)域接地；將柵極電壓施加到所述控制柵極；以及將漏極電壓施加到第二源極/漏極區(qū)域從而沿所述第一和第二源極/漏極區(qū)域之間的所述溝槽的所述相對(duì)側(cè)且在所述溝槽下形成溝道。
33.如權(quán)利要求32所述的方法，其特征在于，沿所述溝槽每一側(cè)的所述溝道由所述浮動(dòng)n+擴(kuò)散區(qū)域連接。
34.一種對(duì)具有形成溝槽的一對(duì)柱的分裂-溝道編程的方法，各個(gè)柱具有源極/漏極區(qū)域，氮化物電荷存儲(chǔ)區(qū)域沿所述溝槽的相對(duì)側(cè)形成，且控制柵極疊加所述氮化物電荷存儲(chǔ)區(qū)域和所述一對(duì)柱的上面，所述方法包括將第一源極/漏極區(qū)域接地；將柵極電壓施加到所述控制柵極；以及將漏極電壓施加到第二源極/漏極區(qū)域，從而沿所述第一和第二源極/漏極區(qū)域之間的所述溝槽的所述相對(duì)側(cè)且在所述溝槽下形成溝道。
35.一種制造分裂-溝道晶體管的方法，所述方法包括分割襯底以形成多個(gè)溝槽，每對(duì)溝槽定義一個(gè)柱；摻雜各個(gè)柱上部中的區(qū)域；在相鄰柱的各個(gè)相對(duì)側(cè)上形成氮化物存儲(chǔ)區(qū)域；以及在所述柱的上面且疊加在多個(gè)溝槽中形成控制柵極，其中在所述晶體管的編程操作過(guò)程中，溝道沿相鄰柱的所述相對(duì)側(cè)形成并在各個(gè)溝槽下互相連接在一起。
全文摘要
配置來(lái)存儲(chǔ)至少每四F
文檔編號(hào)G11C11/56GK1954433SQ200580014671
公開(kāi)日2007年4月25日 申請(qǐng)日期2005年5月4日 優(yōu)先權(quán)日2004年5月10日
發(fā)明者L·福伯斯 申請(qǐng)人:微米技術(shù)股份有限公司