專利名稱：內(nèi)嵌存儲(chǔ)器的soc位映射實(shí)現(xiàn)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種位映射實(shí)現(xiàn)方法，尤其涉及一種內(nèi)嵌有存儲(chǔ)器的soc的位映射實(shí)現(xiàn)方法。
技術(shù)背景對(duì)于單純的存儲(chǔ)器，如DRAM, SRAM， FLASH等，由于其擁有地址線和 并行的數(shù)據(jù)線，因此在一般的工程分析測(cè)試平臺(tái)上基本上都能實(shí)現(xiàn)位映射 (BITMAP)的功能，而且其位映射能夠以圖形的方式顯示芯片中每個(gè)存儲(chǔ) 單元的測(cè)試數(shù)據(jù)，并根據(jù)芯片的物理結(jié)構(gòu)形成一定的失效模式，它有以下 優(yōu)點(diǎn)(1) 數(shù)據(jù)圖形化，直觀；(2) 失效模式相對(duì)固定，比較利于統(tǒng)計(jì)分析；(3) —旦開(kāi)發(fā)設(shè)置成功，應(yīng)用過(guò)程中大部分由ATE平臺(tái)自動(dòng)測(cè)試完 成，能夠滿足大批量的分析需求。然而，對(duì)于內(nèi)嵌存儲(chǔ)器(如Flash, EEPR0M， SRAM等)的SOC (System-on-Chip,片上系統(tǒng))，由于其沒(méi)有地址線和并行的數(shù)據(jù)線，因 此基本上都是使用EMMI來(lái)做電性分析，并通過(guò)紅外和鐳射來(lái)獲取失效定 位點(diǎn)的，但是這種方法存在著如下幾個(gè)問(wèn)題(1) 失效的數(shù)據(jù)結(jié)果不固定，無(wú)法做統(tǒng)計(jì)分析；(2) 分析的成功率相對(duì)比較低；(3)分析過(guò)程基本上都是用手動(dòng)的
方式，耗時(shí)，無(wú)法滿足代工.廠大批量的分析需求。 發(fā)明內(nèi)容本發(fā)明要解決的技術(shù)問(wèn)題是提供一種內(nèi)嵌存儲(chǔ)器的soc位映射實(shí)現(xiàn)方法，可將針對(duì)單純的存儲(chǔ)器的位映射的分析方法引入到內(nèi)嵌存儲(chǔ)器的soc的測(cè)試中，以實(shí)現(xiàn)對(duì)soc芯片高效率、大批量的分析方法。為解決上述技術(shù)問(wèn)題，本發(fā)明所述方法包括以下步驟(1) 構(gòu)造一虛擬二維存儲(chǔ)陣列，并實(shí)現(xiàn)該虛擬二維陣列與soc芯片中內(nèi)置存儲(chǔ)器的物理地址之間的一一映應(yīng)關(guān)系；(2) 將串行輸出的數(shù)據(jù)對(duì)應(yīng)尋址顯示到所述虛擬二維存儲(chǔ)陣列相應(yīng)位置上。所述虛擬二維存儲(chǔ)器陣列的行地址和列地址是根據(jù)SOC芯片中內(nèi)置存 儲(chǔ)器的容量和物理版圖來(lái)進(jìn)行分配的。所述一一映應(yīng)關(guān)系是根據(jù)SOC芯片中的地址解碼，然后建立地址對(duì)應(yīng)法 則來(lái)實(shí)現(xiàn)的。步驟(2)是根據(jù)地址計(jì)數(shù)器與所述內(nèi)置存儲(chǔ)器的解碼器之間的地址對(duì) 應(yīng)關(guān)系來(lái)實(shí)現(xiàn)的。本發(fā)明采用了上述技術(shù)方案，具有如下有益效果，即通過(guò)在內(nèi)嵌有存 儲(chǔ)器的SOC芯片中引入了位映射的分析方法，從而實(shí)現(xiàn)了以圖形的方式顯示 內(nèi)嵌存儲(chǔ)器的存儲(chǔ)數(shù)據(jù)，比較直觀；失效單元的位置排列形成相對(duì)固定的 模式，有利于做失效的統(tǒng)計(jì)分析；解決了EMMI分析中過(guò)多的人工手動(dòng)操作， 能夠滿足代工廠大批量產(chǎn)品分析的需求。


下面結(jié)合附圖與具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明 附圖是根據(jù)本發(fā)明實(shí)現(xiàn)S0C中內(nèi)置存儲(chǔ)器的位映射的原理圖。
具體實(shí)施方式
如附圖所示，為根據(jù)本發(fā)明實(shí)現(xiàn)soc中內(nèi)置存儲(chǔ)器的位映射的原理圖。首先，根據(jù)SOC中內(nèi)嵌的存儲(chǔ)器的容量和物理版圖，在ATE(自動(dòng)測(cè) 試設(shè)備)測(cè)試平臺(tái)上分配虛擬的行地址和列地址，構(gòu)造一個(gè)虛擬的二維存 儲(chǔ)陣列，然后根據(jù)地址解碼，在ATE上建立地址對(duì)應(yīng)法則，實(shí)現(xiàn)虛擬二維 陣列與內(nèi)置存儲(chǔ)器的物理地址之間的一一映射關(guān)系。在一個(gè)實(shí)施例中，對(duì) 于一個(gè)擁有1M Bit的存儲(chǔ)器，就需要分配20個(gè)虛擬的地址線A0 A19, 但是虛擬的地址乃是邏輯地址，與存儲(chǔ)器的實(shí)際物理地址一一對(duì)應(yīng)但卻不 是完全相等，也就是說(shuō)邏輯地址0(A0 A19二0)并不是對(duì)應(yīng)與物理行(PX) 跟物理列(PY)等與O的地址，但是必有一個(gè)物理地址與它對(duì)應(yīng)，比如說(shuō) 最大的地址(PX二MAX， PY=MAX)，這是因?yàn)镾OC芯片內(nèi)部存在解碼器的原因。 所以在ATE系統(tǒng)上要建立一個(gè)實(shí)現(xiàn)邏輯地址與芯片物理地址一一對(duì)應(yīng)的 反解碼運(yùn)算法則，這就是由ATE自動(dòng)產(chǎn)生的APG (Algorithmic Pattern Generator,邏輯模式發(fā)生器)地址(X， Y)與邏輯地址A0 A19之間的對(duì)應(yīng) 關(guān)系。還是以上面的例子為例，假如想把最后一個(gè)數(shù)據(jù)寫(xiě)到芯片物理地址 的最后一個(gè)地址內(nèi)，則讓X， Y的最大的地址對(duì)應(yīng)于A0 A19的起始地址， 當(dāng)最后一個(gè)數(shù)據(jù)(與X， Y的最大地址匹配的數(shù)據(jù))送給芯片之前經(jīng)過(guò)反 解碼運(yùn)算法則，這個(gè)數(shù)據(jù)就匹配給了邏輯的起始地址，芯片接收到這個(gè)數(shù) 據(jù)后經(jīng)過(guò)解碼器就被寫(xiě)入到物理的最后一個(gè)地址了 。
由于，內(nèi)嵌存儲(chǔ)器的S0C:產(chǎn)品一般通過(guò)時(shí)鐘信號(hào)觸發(fā)內(nèi)部的地址計(jì)數(shù) 器來(lái)實(shí)現(xiàn)尋址，因此，然后在ATE測(cè)試平臺(tái)上，根據(jù)地址計(jì)數(shù)器與內(nèi)嵌存 儲(chǔ)器的解碼器之間的地址對(duì)應(yīng)關(guān)系，將串行輸出的數(shù)據(jù)對(duì)應(yīng)尋址顯示到虛 擬的二維存儲(chǔ)陣列的相應(yīng)位置上，從而實(shí)現(xiàn)位映射的功能。例如，從芯片 讀到了連續(xù)的8個(gè)數(shù)據(jù)，先要將這8個(gè)數(shù)據(jù)以某一規(guī)則匹配給由虛擬地址 A2A1A0跟邏輯地址線決定的8個(gè)邏輯地址，假設(shè)是以遞增的順序，位映 射的顯示物理地址與邏輯地址的關(guān)系是遞減的順序，也即邏輯最小地址對(duì) 應(yīng)與物理最大地址，那么這8個(gè)數(shù)據(jù)最終在位映射上以最后一個(gè)數(shù)據(jù)在最 上面，第一個(gè)數(shù)據(jù)在最下面的物理位置顯示出來(lái)。
權(quán)利要求
1、 一種內(nèi)嵌存儲(chǔ)器的SOC位映射實(shí)現(xiàn)方法，其特征在于，包括(1) 構(gòu)造一虛擬二維存儲(chǔ)陣列，并實(shí)現(xiàn)該虛擬二維陣列與soc芯片中內(nèi)置存儲(chǔ)器的物理地址之間的一一映應(yīng)關(guān)系；(2) 將串行輸出的數(shù)據(jù)對(duì)應(yīng)尋址顯示到所述虛擬二維存儲(chǔ)陣列相應(yīng)位置上。
2、 根據(jù)權(quán)利要求1所述的內(nèi)嵌存儲(chǔ)器的S0C位映射實(shí)現(xiàn)方法，其特征在 于，所述虛擬二維存儲(chǔ)器陣列的行地址和列地址是根據(jù)SOC芯片中內(nèi)置存儲(chǔ) 器的容量和物理版圖來(lái)進(jìn)行分配的。
3、 根據(jù)權(quán)利要求1所述的內(nèi)嵌存儲(chǔ)器的S0C位映射實(shí)現(xiàn)方法，其特征在 于，所述一一映應(yīng)關(guān)系是根據(jù)SOC芯片中的地址解碼，然后建立地址對(duì)應(yīng)法 則來(lái)實(shí)現(xiàn)的。
4、 根據(jù)權(quán)利要求1所述的內(nèi)嵌存儲(chǔ)器的S0C位映射實(shí)現(xiàn)方法，其特征在 于，步驟(2)是根據(jù)地址計(jì)數(shù)器與所述內(nèi)置存儲(chǔ)器的解碼器之間的地址對(duì) 應(yīng)關(guān)系來(lái)實(shí)現(xiàn)的。
5、 根據(jù)權(quán)利要求1至4中任一項(xiàng)所述的內(nèi)嵌存儲(chǔ)器的S0C位映射實(shí)現(xiàn)方 法，其特征在于，所述方法是在ATE測(cè)試平臺(tái)上完成的。
全文摘要
本發(fā)明公開(kāi)了一種內(nèi)嵌存儲(chǔ)器的SOC位映射實(shí)現(xiàn)方法，在內(nèi)嵌有存儲(chǔ)器的SOC芯片中引入了位映射，可實(shí)現(xiàn)對(duì)SOC芯片高效率、大批量的分析方法。該方法通過(guò)以下步驟實(shí)現(xiàn)構(gòu)造一虛擬二維存儲(chǔ)陣列，并實(shí)現(xiàn)該虛擬二維陣列與SOC芯片中內(nèi)置存儲(chǔ)器的物理地址之間的一一映應(yīng)關(guān)系；將串行輸出的數(shù)據(jù)對(duì)應(yīng)尋址顯示到所述虛擬二維存儲(chǔ)陣列相應(yīng)位置上。
文檔編號(hào)G11C29/00GK101145400SQ20061003108
公開(kāi)日2008年3月19日 申請(qǐng)日期2006年9月13日 優(yōu)先權(quán)日2006年9月13日
發(fā)明者陳恩林 申請(qǐng)人:上海華虹Nec電子有限公司