專利名稱：存儲(chǔ)器模塊的緩沖器組件、存儲(chǔ)器模塊和存儲(chǔ)器系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種針對(duì)具有多個(gè)存儲(chǔ)器組件的存儲(chǔ)器模塊的緩沖器組件。此外，本發(fā)明涉及一種具有多個(gè)存儲(chǔ)器組件和一個(gè)緩沖器組件的存儲(chǔ)器模塊。此外，本發(fā)明還涉及一種具有兩個(gè)存儲(chǔ)器模塊和一個(gè)存儲(chǔ)控制器的存儲(chǔ)器系統(tǒng)，該存儲(chǔ)控制器針對(duì)該存儲(chǔ)器模塊提供存取信息。
背景技術(shù)：
在新型存儲(chǔ)器模塊、即所謂的“全緩沖內(nèi)存模組(Fully BufferedDIMM)”中，位于其上的存儲(chǔ)器組件例如不再直接與計(jì)算機(jī)系統(tǒng)的存儲(chǔ)控制器連接。取而代之，在存儲(chǔ)控制器和存儲(chǔ)器組件之間布置所謂的緩沖器組件，該緩沖器組件借助根據(jù)高速傳輸?shù)膫鬏攨f(xié)議在存儲(chǔ)控制器和存儲(chǔ)器模塊之間進(jìn)行數(shù)據(jù)傳輸，并且將用于控制的、被包含在其中的指令數(shù)據(jù)、控制數(shù)據(jù)、時(shí)鐘數(shù)據(jù)和地址數(shù)據(jù)施加到該存儲(chǔ)器組件上?；旧?，緩沖器組件和存儲(chǔ)器組件之間的傳輸借助所謂的飛越總線(Fly-By-Bus)來(lái)實(shí)現(xiàn)，通過(guò)該飛越總線可以將時(shí)鐘數(shù)據(jù)、指令數(shù)據(jù)、地址數(shù)據(jù)和控制數(shù)據(jù)施加到存儲(chǔ)器組件上。飛越總線的總線線路在遠(yuǎn)離緩沖器組件的一端上利用無(wú)源電阻來(lái)結(jié)束，以便抑制電信號(hào)的反射。與此相反，通過(guò)緩沖器組件和單個(gè)存儲(chǔ)器組件之間的分離的線路分開(kāi)傳輸用于傳輸控制數(shù)據(jù)的數(shù)據(jù)信號(hào)。
該飛越總線具有多個(gè)總線線路，在這些總線線路上傳輸?shù)刂沸盘?hào)、指令信號(hào)和控制信號(hào)。該指令信號(hào)和地址信號(hào)分別通過(guò)相應(yīng)的信號(hào)線與存儲(chǔ)器模塊上的所有存儲(chǔ)器組件連接。根據(jù)存儲(chǔ)器模塊的結(jié)構(gòu)，存儲(chǔ)器組件的各個(gè)組(也稱為“列(Rank)”)利用控制信號(hào)來(lái)尋址，以致例如在DRAM存儲(chǔ)電路中，芯片選擇信號(hào)CS可以分別只針對(duì)一組存儲(chǔ)器組件被激活，并且這組存儲(chǔ)器組件接收并且實(shí)施通過(guò)該指令信號(hào)給出的指令，而該指令信號(hào)出現(xiàn)于其上的其他存儲(chǔ)器組件不接受該指令。由此出現(xiàn)以下情況，即飛越總線具有帶有不同負(fù)載的總線線路，因?yàn)橹噶钚盘?hào)和地址信號(hào)通過(guò)相應(yīng)的總線線路被施加到所有存儲(chǔ)器組件上，而控制信號(hào)只分別通過(guò)相應(yīng)的總線線路被施加到一組存儲(chǔ)器組件上，該組存儲(chǔ)器組件包括少量的存儲(chǔ)器組件。其他的效應(yīng)也可以導(dǎo)致總線線路上的負(fù)載不同。
由緩沖器組件所提供的地址信號(hào)、指令信號(hào)和控制信號(hào)基于各個(gè)總線線路上的不同負(fù)載而速度不同地傳播，并且因而在不同的時(shí)刻出現(xiàn)于該存儲(chǔ)器組件上。尤其是，該控制信號(hào)比地址信號(hào)和指令信號(hào)更早地出現(xiàn)于各個(gè)存儲(chǔ)器組件上，該控制信號(hào)通常被設(shè)置用于接受各個(gè)存儲(chǔ)器組件中的地址數(shù)據(jù)和指令數(shù)據(jù)。因?yàn)?，如果存?chǔ)器模塊上的所使用的存儲(chǔ)器器件的數(shù)量是可變的，則信號(hào)在針對(duì)地址信號(hào)和指令信號(hào)的總線上或在針對(duì)控制信號(hào)的總線線路上的不同的傳播時(shí)間不是立即知道的，所以通過(guò)設(shè)置延時(shí)元件來(lái)消除該問(wèn)題的常見(jiàn)行為方式因此是困難的。由此不能準(zhǔn)確地預(yù)告出現(xiàn)控制信號(hào)和出現(xiàn)地址信號(hào)及指令信號(hào)之間的延遲時(shí)間的量。
尤其是在具有多組存儲(chǔ)器組件的存儲(chǔ)器模塊中，由于針對(duì)地址信號(hào)和指令信號(hào)的總線線路上的高負(fù)載，不再可能以全時(shí)鐘頻率傳輸這些信號(hào)，因?yàn)檫@些信號(hào)在從緩沖器組件到相應(yīng)的存儲(chǔ)器組件的路徑上經(jīng)受了極大的干擾。

發(fā)明內(nèi)容
本發(fā)明的任務(wù)是，提供一種針對(duì)存儲(chǔ)器模塊的緩沖器組件，其中，基于總線線路上的不同的信號(hào)傳播時(shí)間，最小化或者消除將指令信號(hào)和地址信號(hào)可靠地接受到存儲(chǔ)器組件中的問(wèn)題。
此外，本發(fā)明的任務(wù)是，提供一種具有多個(gè)存儲(chǔ)器組件和一個(gè)緩沖器組件的存儲(chǔ)器模塊，其中減小或消除整個(gè)信號(hào)總線的總線線路上的不同的信號(hào)傳播時(shí)間的問(wèn)題。
此外，本發(fā)明的任務(wù)是，提供一種具有多個(gè)存儲(chǔ)器模塊和一個(gè)存儲(chǔ)控制器的存儲(chǔ)器系統(tǒng)，其中基于減小的存取速度避免對(duì)存儲(chǔ)器模塊的存取速度的減小。
此外，本發(fā)明的任務(wù)是，提供一種用于運(yùn)行緩沖器組件的方法，通過(guò)該方法基于信號(hào)線上的不同的信號(hào)傳播時(shí)間來(lái)最小化或消除將指令信號(hào)和地址信號(hào)可靠地接受到存儲(chǔ)器組件中的問(wèn)題。
該任務(wù)通過(guò)根據(jù)權(quán)利要求1所述的緩沖器組件、根據(jù)權(quán)利要求6所述的存儲(chǔ)器模塊、根據(jù)權(quán)利要求10所述的存儲(chǔ)器系統(tǒng)以及根據(jù)權(quán)利要求12所述的方法來(lái)解決。
本發(fā)明的其他有利的改進(jìn)方案在從屬權(quán)利要求中給出。
根據(jù)本發(fā)明的第一方面，設(shè)置針對(duì)具有多個(gè)存儲(chǔ)器組件的存儲(chǔ)器模塊的緩沖器組件。該緩沖器組件具有用于根據(jù)數(shù)據(jù)傳輸協(xié)議接收存取信息的第一數(shù)據(jù)接口。此外，該緩沖器組件具有用于根據(jù)信令協(xié)議將時(shí)鐘信號(hào)和地址信號(hào)及指令信號(hào)傳送(treiben)到多個(gè)存儲(chǔ)器組件和將控制信號(hào)傳送到來(lái)自該多個(gè)存儲(chǔ)器組件的一組存儲(chǔ)器組件的第二數(shù)據(jù)接口。該組存儲(chǔ)器組件可以包括所有或部分該多個(gè)存儲(chǔ)器組件。該地址信號(hào)、時(shí)鐘信號(hào)和指令信號(hào)取決于存取信息，該存取信息通過(guò)第一數(shù)據(jù)接口被接收。存儲(chǔ)器組件之一的激活和地址信號(hào)及指令信號(hào)的接受在控制信號(hào)出現(xiàn)于相應(yīng)的存儲(chǔ)器組件上時(shí)被執(zhí)行。此外，設(shè)置控制單元，該控制單元在時(shí)鐘信號(hào)的第一時(shí)鐘周期期間將地址信號(hào)和指令信號(hào)施加到該多個(gè)存儲(chǔ)器組件上，并且，在時(shí)鐘信號(hào)的接著的第二時(shí)鐘周期中出現(xiàn)地址信號(hào)和指令信號(hào)時(shí)，將用于激活該組多個(gè)存儲(chǔ)器組件的控制信號(hào)施加到該組存儲(chǔ)器組件上，以致所出現(xiàn)的地址信號(hào)和指令信號(hào)被接受到該組多個(gè)存儲(chǔ)器組件的存儲(chǔ)器組件中。
由此首先實(shí)現(xiàn)，該存儲(chǔ)器模塊借助于緩沖器組件還只以數(shù)據(jù)速率的一半、也即以雙倍的周期來(lái)有效地運(yùn)行，因?yàn)樵摽刂菩盘?hào)只在跟隨第一時(shí)鐘周期的第二時(shí)鐘周期期間被施加到該組多個(gè)存儲(chǔ)器組件上。由此，地址信號(hào)和指令信號(hào)最多也只在每第二時(shí)鐘周期中被傳輸給這些存儲(chǔ)器組件，以致減小了存取速度。由此實(shí)現(xiàn)，尤其是在將相應(yīng)的地址信號(hào)和指令信號(hào)施加到具有大負(fù)載(例如由于大量的所連接的存儲(chǔ)器組件)的信號(hào)線上時(shí)，忽略相應(yīng)信號(hào)的輸入邊沿區(qū)域中的由此所引起的干擾，因?yàn)橛糜诮邮芟鄳?yīng)的地址數(shù)據(jù)和指令數(shù)據(jù)的控制信號(hào)在第二時(shí)鐘周期期間才被施加。
在優(yōu)選的實(shí)施形式中，如此設(shè)置該控制單元，以致該控制單元根據(jù)所提供的配置值或者在第一時(shí)鐘周期期間將地址信號(hào)和指令信號(hào)施加到該多個(gè)存儲(chǔ)器組件上，并且在接著的第二時(shí)鐘周期中出現(xiàn)指令信號(hào)和地址信號(hào)時(shí)，將用于激活該組存儲(chǔ)器組件的控制信號(hào)施加到該組多個(gè)存儲(chǔ)器組件上，或者在相同的時(shí)鐘周期期間將地址信號(hào)和指令信號(hào)施加到存儲(chǔ)器組件上，而將該控制信號(hào)施加到該組待激活的多個(gè)存儲(chǔ)器組件上。以這樣的方式，裝備有這樣的緩沖器組件的存儲(chǔ)器模塊可以根據(jù)信號(hào)線上的負(fù)載、也就是例如根據(jù)基于存儲(chǔ)器組件的數(shù)量的負(fù)載來(lái)配置，以致可以設(shè)置具有信號(hào)線上的小負(fù)荷(也就是例如在少量的所連接的存儲(chǔ)器組件時(shí))的運(yùn)行方式和針對(duì)信號(hào)線上的大負(fù)載(也就是例如在大量存儲(chǔ)器組件時(shí))的運(yùn)行方式。
根據(jù)本發(fā)明的其他的實(shí)施形式，該緩沖器組件具有用于存儲(chǔ)配置值的配置存儲(chǔ)器。
此外，該控制單元可以如此來(lái)設(shè)置，以致存取信息根據(jù)信令協(xié)議被轉(zhuǎn)換成針對(duì)DRAM存儲(chǔ)器組件的地址信號(hào)、指令信號(hào)和控制信號(hào)。
根據(jù)本發(fā)明的其他方面，設(shè)置具有多個(gè)存儲(chǔ)器組件和一個(gè)根據(jù)本發(fā)明的緩沖器組件的存儲(chǔ)器模塊。多個(gè)存儲(chǔ)器組件通過(guò)第一信號(hào)線與第二數(shù)據(jù)接口如此連接，以致設(shè)置用于將各個(gè)地址信號(hào)和指令信號(hào)從該緩沖器組件傳輸?shù)蕉鄠€(gè)存儲(chǔ)器組件的第一信號(hào)線的每一個(gè)。一組存儲(chǔ)器組件、也就是來(lái)自多個(gè)存儲(chǔ)器組件的所有或者部分存儲(chǔ)器組件通過(guò)第二信號(hào)線與第二數(shù)據(jù)接口連接，以致設(shè)置用于將控制信號(hào)從緩沖器組件傳輸?shù)皆摻M存儲(chǔ)器組件的存儲(chǔ)器組件的第二信號(hào)線。
不同于傳統(tǒng)的存儲(chǔ)器模塊，根據(jù)本發(fā)明的存儲(chǔ)器模塊利用緩沖器組件來(lái)運(yùn)行，該緩沖器組件借助數(shù)據(jù)傳輸協(xié)議得到存取信息，這些存取信息通過(guò)該緩沖器組件被轉(zhuǎn)換成相應(yīng)的地址信號(hào)、時(shí)鐘信號(hào)和控制信號(hào)以及指令信號(hào)并且被提供給多個(gè)存儲(chǔ)器組件。為此，該存儲(chǔ)器組件通過(guò)相應(yīng)的信號(hào)線與該緩沖器組件連接，這些信號(hào)線從該緩沖器組件出發(fā)并與該組存儲(chǔ)器組件或與部分存儲(chǔ)器組件或者與所有存儲(chǔ)器組件相連接。這種總線系統(tǒng)也被稱為飛越總線。
緩沖器組件的控制單元可以如此來(lái)配置，以致根據(jù)所提供的配置值或者將該地址信號(hào)和指令信號(hào)在第一時(shí)鐘周期期間施加到存儲(chǔ)器組件中的多個(gè)存儲(chǔ)器組件上，并且在接著的第二時(shí)鐘周期中出現(xiàn)地址信號(hào)和指令信號(hào)時(shí)，將用于激活該組存儲(chǔ)器組件的控制信號(hào)施加到該組存儲(chǔ)器組件上，或者在相同的時(shí)鐘周期期間將地址信號(hào)和指令信號(hào)施加到多個(gè)存儲(chǔ)器組件上，而將控制信號(hào)施加到該組待激活的存儲(chǔ)器組件上。以這樣的方式，該存儲(chǔ)器模塊可以根據(jù)信號(hào)線上的負(fù)載以不同的運(yùn)行方式來(lái)運(yùn)行，其中該配置值取決于存儲(chǔ)器模塊的結(jié)構(gòu)。
可以規(guī)定，該配置值可以被存儲(chǔ)在配置存儲(chǔ)器中。
該存儲(chǔ)器組件被如此設(shè)置，以便以突發(fā)模式接收或者發(fā)送數(shù)據(jù)信號(hào)，其中突發(fā)的長(zhǎng)度取決于在緩沖器組件中所提供的配置值，在該突發(fā)中根據(jù)通過(guò)相應(yīng)的控制信號(hào)的激活來(lái)傳輸該數(shù)據(jù)信號(hào)。以這樣的方式，能夠根據(jù)存儲(chǔ)器模塊的運(yùn)行方式來(lái)改變突發(fā)模式的長(zhǎng)度，以致在跟隨第一時(shí)鐘周期的第二時(shí)鐘周期期間激活時(shí)增長(zhǎng)突發(fā)長(zhǎng)度，以便即使以減小的數(shù)據(jù)速率運(yùn)行存儲(chǔ)器模塊時(shí)也能保證待傳輸?shù)臄?shù)據(jù)量，其中該控制信號(hào)在第二時(shí)鐘周期期間才被施加。
根據(jù)本發(fā)明的其他方面，設(shè)置存儲(chǔ)器系統(tǒng)，該存儲(chǔ)器系統(tǒng)包括多個(gè)這樣的存儲(chǔ)器模塊和一個(gè)存儲(chǔ)控制器，該存儲(chǔ)控制器與多個(gè)存儲(chǔ)器模塊連接。該存儲(chǔ)控制器給多個(gè)存儲(chǔ)器模塊的每一個(gè)提供存取信息，以致從針對(duì)多個(gè)存儲(chǔ)器模塊的存取信息中所產(chǎn)生的各個(gè)控制信號(hào)從多個(gè)存儲(chǔ)器模塊的緩沖器組件交替地被提供給各個(gè)存儲(chǔ)器組件。
該存儲(chǔ)器系統(tǒng)能夠通過(guò)交替地對(duì)多個(gè)存儲(chǔ)器模塊的存儲(chǔ)器組件進(jìn)行尋址來(lái)補(bǔ)償由于激活各個(gè)存儲(chǔ)器組件而變慢的、對(duì)存儲(chǔ)器組件的存取。例如這可以由此來(lái)實(shí)現(xiàn)，即該存儲(chǔ)控制器被如此設(shè)置，以致該存儲(chǔ)控制器將相應(yīng)的存取信息交替地發(fā)送給多個(gè)存儲(chǔ)器模塊。
根據(jù)本發(fā)明的其他方面，設(shè)置一種用于運(yùn)行針對(duì)具有多個(gè)存儲(chǔ)器組件的存儲(chǔ)器模塊的緩沖器組件的方法。在此，通過(guò)數(shù)據(jù)傳輸協(xié)議接收存取信息，并且根據(jù)信令協(xié)議將時(shí)鐘信號(hào)、地址信號(hào)和指令信號(hào)傳送給多個(gè)存儲(chǔ)器組件并且將控制信號(hào)傳送給一組存儲(chǔ)器組件。該地址信號(hào)、時(shí)鐘信號(hào)、控制信號(hào)和指令信號(hào)取決于存取信息，其中存儲(chǔ)器組件的激活和地址信號(hào)及指令信號(hào)的接受在出現(xiàn)控制信號(hào)時(shí)實(shí)現(xiàn)。該地址信號(hào)和指令信號(hào)在第一時(shí)鐘周期期間被施加到多個(gè)存儲(chǔ)器組件上，并且在接著的第二時(shí)鐘周期中出現(xiàn)地址信號(hào)和指令信號(hào)時(shí)，用于激活該組存儲(chǔ)器組件的控制信號(hào)被施加到該組待激活的多個(gè)存儲(chǔ)器組件上，以致所出現(xiàn)的地址信號(hào)和指令信號(hào)被接受到該組多個(gè)存儲(chǔ)器組件中。


下面按照附圖詳細(xì)地說(shuō)明本發(fā)明的優(yōu)選實(shí)施形式。其中圖1示出根據(jù)本發(fā)明的第一實(shí)施形式的存儲(chǔ)器模塊；圖2示出用于說(shuō)明根據(jù)圖1的實(shí)施形式的存儲(chǔ)器模塊的功能的信號(hào)時(shí)序圖；圖3示出根據(jù)本發(fā)明的其他實(shí)施形式的存儲(chǔ)器模塊；以及圖4示出根據(jù)本發(fā)明的其他方面的存儲(chǔ)器系統(tǒng)。
具體實(shí)施例方式
在圖1中示出了根據(jù)本發(fā)明的存儲(chǔ)器模塊1的方框電路圖。該存儲(chǔ)器模塊1包括八個(gè)存儲(chǔ)器組件2，這些存儲(chǔ)器組件2與一個(gè)緩沖器組件3相連接。該存儲(chǔ)器模塊1例如被構(gòu)成為印刷電路板的形式，信號(hào)線7位于該印刷電路板上，利用這些信號(hào)線，這些存儲(chǔ)器組件2與該緩沖器組件3相連接。
緩沖器組件3具有數(shù)據(jù)傳輸接口4，該存儲(chǔ)器模塊1通過(guò)該數(shù)據(jù)傳輸接口4從外側(cè)得到存取信息，以便寫、讀出數(shù)據(jù)或者以便實(shí)施該存儲(chǔ)器組件2中的其他功能。這些存取信息被輸送給緩沖器組件3的控制單元，并且在那里被劃分成和/或轉(zhuǎn)換成用于控制該存儲(chǔ)器組件2的合適的地址信號(hào)、時(shí)鐘信號(hào)、控制信號(hào)和指令信號(hào)。
在本實(shí)施例中，存儲(chǔ)器組件2優(yōu)選的是DRAM存儲(chǔ)器組件，可是也可以是其他類型的存儲(chǔ)器組件、諸如SRAM組件等等。
此外，該緩沖器組件3具有信令接口6，該信令接口6將從存取信息中提取或產(chǎn)生的時(shí)鐘信號(hào)、指令信號(hào)和控制信號(hào)通過(guò)相應(yīng)的信號(hào)線施加到這些存儲(chǔ)器組件2上。為此，存儲(chǔ)器模塊1的信號(hào)線7的每一條信號(hào)線與該緩沖器組件3的相應(yīng)連接6并且與存儲(chǔ)器組件2的每一個(gè)的相應(yīng)所屬的連接相連接。也就是，如果該緩沖器組件3將相應(yīng)的信號(hào)施加到信號(hào)線7之一上，則該信號(hào)通過(guò)所屬的信號(hào)線被提供給存儲(chǔ)器組件2的每一個(gè)。在所描述的實(shí)施例中，這適于控制信號(hào)、指令信號(hào)、時(shí)鐘信號(hào)和地址信號(hào)。從這些存儲(chǔ)器組件2中所讀出的存儲(chǔ)數(shù)據(jù)或待寫入這些存儲(chǔ)器組件2中的存儲(chǔ)數(shù)據(jù)通過(guò)數(shù)據(jù)信號(hào)線8單獨(dú)往返于該存儲(chǔ)器組件的每一個(gè)傳輸，也就是說(shuō)，在緩沖器組件的數(shù)據(jù)連接9和相應(yīng)的存儲(chǔ)器組件2的各個(gè)數(shù)據(jù)連接之間存在所謂的點(diǎn)對(duì)點(diǎn)連接。
在DRAM存儲(chǔ)器組件的情況下，地址信號(hào)包括包含庫(kù)地址在內(nèi)的所有地址信號(hào)，控制信號(hào)包含芯片激活信號(hào)CS，指令信號(hào)包含行激活信號(hào)RAS和列激活信號(hào)CAS以及寫信號(hào)WE。這些信號(hào)從通過(guò)數(shù)據(jù)傳輸接口4所接收到的存取信息中提取到。在圖1中，按照實(shí)施方式，所示的連接線被理解為信號(hào)線或一束多個(gè)信號(hào)線。例如，該地址信號(hào)通過(guò)多個(gè)信號(hào)線從該緩沖器組件3被傳輸給這些存儲(chǔ)器組件2，為了簡(jiǎn)單起見(jiàn)，這只通過(guò)一條連接線示出。
該存儲(chǔ)器模塊1的功能借助于圖2的信號(hào)時(shí)序圖來(lái)進(jìn)一步說(shuō)明。該信號(hào)時(shí)序圖不僅示出該緩沖器組件3上的而且示出存儲(chǔ)器組件2上的時(shí)鐘信號(hào)CLK、地址信號(hào)和指令信號(hào)CA以及控制信號(hào)CS(芯片選擇芯片激活信號(hào))的信號(hào)變化過(guò)程。地址信號(hào)和指令信號(hào)CA包括用于傳送待尋址的存儲(chǔ)區(qū)的地址的信號(hào)、行激活信號(hào)RAS和列激活信號(hào)CAS以及寫信號(hào)WE，該寫信號(hào)說(shuō)明，是應(yīng)該寫入待尋址的存儲(chǔ)區(qū)中還是應(yīng)該從待尋址的存儲(chǔ)區(qū)中讀取。
一方面清楚地看到緩沖器組件3的連接上的信號(hào)變化過(guò)程和存儲(chǔ)器組件2之一的連接上的延時(shí)t飛越的信號(hào)變化過(guò)程。清楚地看到，尤其是存儲(chǔ)器模塊1上的存儲(chǔ)器組件2的較大組中，相對(duì)于由緩沖器組件3施加指令信號(hào)和地址信號(hào)期間的持續(xù)時(shí)間，指令信號(hào)和地址信號(hào)CA有效地出現(xiàn)于存儲(chǔ)器組件2上的持續(xù)時(shí)間明顯地減少。對(duì)此的原因在于針對(duì)指令信號(hào)和地址信號(hào)CA的信號(hào)線7上的大負(fù)載，該大負(fù)載通常導(dǎo)致，信號(hào)的開(kāi)始、也就是接近輸入邊沿的時(shí)間范圍被極大地干擾，以致在各個(gè)信號(hào)處于該時(shí)間范圍中期間，不能保證可靠地接受到存儲(chǔ)器組件中。該效應(yīng)尤其是在很高的傳輸頻率、也就是高時(shí)鐘頻率時(shí)出現(xiàn)，應(yīng)該以該高時(shí)鐘頻率來(lái)運(yùn)行該存儲(chǔ)器模塊1。
根據(jù)本發(fā)明，現(xiàn)在如此來(lái)運(yùn)行該存儲(chǔ)器模塊，以致在時(shí)鐘信號(hào)CLK的兩個(gè)時(shí)鐘周期期間實(shí)現(xiàn)對(duì)存儲(chǔ)器組件2的存取。首先，在第一時(shí)鐘周期中，地址信號(hào)和指令信號(hào)通過(guò)該緩沖器組件3被施加到相應(yīng)的信號(hào)線上。只有在第一時(shí)鐘周期結(jié)束之后，才在直接或間接接著的第二時(shí)鐘周期中如此施加該控制信號(hào)(此處是芯片激活信號(hào)CS)，以致因此所出現(xiàn)的地址信號(hào)和指令信號(hào)CA被讀入到一個(gè)/多個(gè)所尋址的存儲(chǔ)器組件2的相應(yīng)輸入緩沖器(未示出)中。必需該芯片激活信號(hào)，以便將地址信號(hào)和指令信號(hào)接受到該存儲(chǔ)器組件中。地址信號(hào)和指令信號(hào)CA的施加在第一時(shí)鐘周期期間、優(yōu)選地在第一時(shí)鐘周期開(kāi)始時(shí)在所示例子中隨著時(shí)鐘信號(hào)CLK的下降邊沿實(shí)現(xiàn)。芯片激活信號(hào)CS的施加隨著時(shí)鐘信號(hào)CLK的接著的下降邊沿實(shí)現(xiàn)。在此假設(shè)，在時(shí)鐘周期結(jié)束后，主要直接在地址信號(hào)和指令信號(hào)的相應(yīng)電平變換后所出現(xiàn)的信號(hào)干擾基本上不再對(duì)將指令信號(hào)和地址信號(hào)CA接受到存儲(chǔ)器組件2中產(chǎn)生干擾。在較大的時(shí)鐘頻率和指令信號(hào)及地址信號(hào)的較易受干擾的情況下也可以設(shè)置，這些信號(hào)在第一時(shí)鐘周期期間被施加到相應(yīng)的信號(hào)線上，并且只有在第三或更晚的時(shí)鐘周期期間，用于接受地址信號(hào)和指令信號(hào)CA的相應(yīng)的芯片激活信號(hào)CS才被施加到相應(yīng)的存儲(chǔ)器組件2上。
由于對(duì)相應(yīng)的存儲(chǔ)器組件2或多個(gè)存儲(chǔ)器組件的存取因此在至少兩個(gè)時(shí)鐘周期期間實(shí)現(xiàn)，所以相應(yīng)地加倍或者繼續(xù)提高對(duì)存儲(chǔ)器組件的突發(fā)存取的突發(fā)長(zhǎng)度是適宜的，以致在兩個(gè)或多個(gè)時(shí)鐘周期期間通過(guò)相應(yīng)的控制不減小或者基本上不減小存取數(shù)據(jù)速率。如果該芯片激活信號(hào)CS在直接跟隨第一時(shí)鐘周期的第二時(shí)鐘周期期間被施加，則突發(fā)長(zhǎng)度優(yōu)選地被如此選擇，以致相應(yīng)的數(shù)據(jù)在至少兩個(gè)時(shí)鐘周期期間被傳輸?shù)皆摯鎯?chǔ)器組件2或者由該存儲(chǔ)器組件2來(lái)傳輸。
在圖3中描述了本發(fā)明的存儲(chǔ)器模塊的其他實(shí)施形式。相同的元件或相同或相似功能的元件具有相同的參考符號(hào)。與圖1的實(shí)施形式不同，針對(duì)存儲(chǔ)器組件2的第一組21和存儲(chǔ)器組件的第二組22施加不同的控制信號(hào)。在指令信號(hào)和地址信號(hào)CA通過(guò)相應(yīng)的信號(hào)線7從該緩沖器組件3被遞送給被布置在存儲(chǔ)器模塊上的存儲(chǔ)器組件的每一個(gè)期間，用于傳輸控制信號(hào)CS的信號(hào)線相應(yīng)地較短，因?yàn)檫@些信號(hào)線僅僅給存儲(chǔ)器組件2的一部分提供相應(yīng)的控制信號(hào)CS。由于針對(duì)地址信號(hào)和指令信號(hào)CA的信號(hào)線上的高負(fù)載出現(xiàn)干擾，如前所述，這些干擾優(yōu)選地極大地影響各個(gè)信號(hào)眼(也就是直接在信號(hào)邊沿之后)的輸入時(shí)間范圍，并且各個(gè)信號(hào)被施加到相應(yīng)的信號(hào)線上的時(shí)間越長(zhǎng)，這些干擾減小。由于針對(duì)控制信號(hào)CS的信號(hào)線7上的負(fù)載明顯更小，所以可以不考慮或者只小范圍地考慮這些信號(hào)線上的這種干擾。圖3的實(shí)施形式的存儲(chǔ)器模塊1基本上以與圖1的實(shí)施形式的存儲(chǔ)模塊相同的方式來(lái)運(yùn)行。控制信號(hào)CS根據(jù)從外部被施加到該存儲(chǔ)器模塊1上的存取信息來(lái)產(chǎn)生。可是，根據(jù)地址信號(hào)，在特定時(shí)刻優(yōu)選地只尋址存儲(chǔ)器組件的兩組21、22之一。
緩沖器組件3也可以如此來(lái)配置，以致運(yùn)行方式根據(jù)配置值來(lái)調(diào)節(jié)。該配置值可以被存儲(chǔ)在配置寄存器12中，并且通過(guò)其內(nèi)容確定控制信號(hào)、指令信號(hào)和地址信號(hào)是否同時(shí)被施加到相應(yīng)的信號(hào)線上，或者根據(jù)上述運(yùn)行方式，指令信號(hào)和地址信號(hào)是否首先被施加到相應(yīng)的信號(hào)線上，并且接著控制信號(hào)被施加到針對(duì)該組存儲(chǔ)器組件2的相應(yīng)的信號(hào)線上。該配置值一方面可以固定地被調(diào)節(jié)，或者在初始化階段通過(guò)存儲(chǔ)控制器預(yù)定。也可能根據(jù)信號(hào)線上的事先確定的負(fù)載或被連接在信號(hào)線上的存儲(chǔ)器組件的數(shù)量來(lái)調(diào)節(jié)該配置值，并且將該配置值轉(zhuǎn)交給存儲(chǔ)控制器。
在圖4中描述了具有兩個(gè)存儲(chǔ)器模塊1和一個(gè)存儲(chǔ)控制器10的存儲(chǔ)器系統(tǒng)。該存儲(chǔ)控制器10將存取信息遞送給存儲(chǔ)器模塊1的每一個(gè)，并且通過(guò)數(shù)據(jù)接口11發(fā)送和接收數(shù)據(jù)。如果該存儲(chǔ)器模塊1處于運(yùn)行模式中，在該運(yùn)行模式中控制信號(hào)在第二、跟隨施加指令信號(hào)和地址信號(hào)的時(shí)鐘周期期間被施加，則該存儲(chǔ)控制器也只有在每第二時(shí)鐘周期期間允許根據(jù)存取信息發(fā)送給某一存儲(chǔ)器模塊，也就是說(shuō)，必須根據(jù)存儲(chǔ)器模塊1的減小的存取速度來(lái)降低存取信息的數(shù)據(jù)速率。可是，在該情況下，這兩個(gè)存儲(chǔ)器模塊1可以交替地接收存取信息，以致第一存儲(chǔ)器模塊在一個(gè)時(shí)鐘周期期間而第二存儲(chǔ)器模塊在隨后的時(shí)鐘周期期間得到相應(yīng)的存取信息。尤其是，該存儲(chǔ)控制器10應(yīng)該如此控制該控制單元5，以致指令信號(hào)、地址信號(hào)和控制信號(hào)如此被施加到該存儲(chǔ)器組件2上，以致存儲(chǔ)數(shù)據(jù)延時(shí)地被傳輸?shù)酱鎯?chǔ)器模塊1。
在可替換的實(shí)施形式中，這兩個(gè)存儲(chǔ)器模塊可以不是直接而是相互通過(guò)所謂的鏈接(串級(jí)鏈(Daisy Chain))與存儲(chǔ)控制器連接。為此，該存儲(chǔ)控制器與第一存儲(chǔ)器模塊連接，以便發(fā)送存取信息和傳輸相應(yīng)的數(shù)據(jù)。該存取信息包括地址，該地址說(shuō)明存儲(chǔ)器模塊中的哪個(gè)應(yīng)該被尋址。相應(yīng)的、被設(shè)置在第一存儲(chǔ)器模塊中的集線器組件接收存取信息并且決定，是否設(shè)置用于在所分配的第一存儲(chǔ)器模塊中尋址存儲(chǔ)區(qū)的、被包含在存取信息中的控制信號(hào)、指令信號(hào)和地址信號(hào)，或在該串級(jí)鏈中隨后的存儲(chǔ)器模塊是否因此應(yīng)該被尋址。
如果隨后的存儲(chǔ)器模塊應(yīng)該被尋址，則存取信息通過(guò)第一存儲(chǔ)器模塊的集線器組件的相應(yīng)輸出端被輸出并且被轉(zhuǎn)送給隨后的第二存儲(chǔ)器模塊。在那里重新確定這些存取信息是否包含控制信號(hào)、指令信號(hào)和地址信號(hào)，這些信號(hào)應(yīng)該對(duì)相應(yīng)的、在該存儲(chǔ)器模塊上存在的存儲(chǔ)區(qū)進(jìn)行尋址。如果這些存取信息不涉及第二存儲(chǔ)器模塊，則這些存取信息重新被輸出給第二集線器組件的輸出端等。也就是說(shuō)，這些存取信息在存儲(chǔ)器模塊的這種鏈中被轉(zhuǎn)交給存儲(chǔ)器模塊。以這樣的方式構(gòu)成所謂的串級(jí)鏈，該串級(jí)鏈由該存儲(chǔ)控制器和第一存儲(chǔ)器模塊之間或多個(gè)存儲(chǔ)器模塊之間的點(diǎn)對(duì)點(diǎn)連接構(gòu)成。
參考符號(hào)列表1存儲(chǔ)器模塊2存儲(chǔ)器組件3緩沖器組件4數(shù)據(jù)傳輸接口5控制單元6信號(hào)連接7信號(hào)線8數(shù)據(jù)信號(hào)線9數(shù)據(jù)連接10存儲(chǔ)控制器21第一組存儲(chǔ)器組件22第二組存儲(chǔ)器組件
權(quán)利要求
1.針對(duì)具有多個(gè)存儲(chǔ)器組件(2)的存儲(chǔ)器模塊(1)的緩沖器組件(3)，其包括-第一數(shù)據(jù)接口(4)，用于根據(jù)數(shù)據(jù)傳輸協(xié)議接收存取信息，其中地址信號(hào)、時(shí)鐘信號(hào)、控制信號(hào)和指令信號(hào)取決于該存取信息，-第二數(shù)據(jù)接口(6)，用于根據(jù)信令協(xié)議將時(shí)鐘信號(hào)和地址信號(hào)及指令信號(hào)傳送到多個(gè)存儲(chǔ)器組件并且將控制信號(hào)傳送到來(lái)自多個(gè)存儲(chǔ)器組件(2)的一組存儲(chǔ)器組件，其中，存儲(chǔ)器組件(2)的激活和地址信號(hào)及指令信號(hào)的接受根據(jù)所述控制信號(hào)來(lái)實(shí)現(xiàn)，-控制單元(5)，其將地址信號(hào)和指令信號(hào)在時(shí)鐘信號(hào)的第一時(shí)鐘周期期間施加到多個(gè)存儲(chǔ)器組件(2)上，并且在時(shí)鐘信號(hào)的接著的第二時(shí)鐘周期中出現(xiàn)地址信號(hào)和指令信號(hào)時(shí)，將用于激活該組多個(gè)存儲(chǔ)器組件的控制信號(hào)施加到該組待激活的多個(gè)存儲(chǔ)器組件(2)上，以致所出現(xiàn)的地址信號(hào)和指令信號(hào)被接受到該組多個(gè)存儲(chǔ)器組件(2)的存儲(chǔ)器組件中。
2.根據(jù)權(quán)利要求1所述的緩沖器組件(3)，其中，如此配置所述控制單元(5)，以致該控制單元(5)根據(jù)所提供的配置值或者將地址信號(hào)和指令信號(hào)在第一時(shí)鐘周期期間施加到該組存儲(chǔ)器組件上，并且在接著的第二時(shí)鐘周期中出現(xiàn)地址信號(hào)和指令信號(hào)時(shí)，將用于激活該組多個(gè)存儲(chǔ)器組件(2)的控制信號(hào)施加到該組多個(gè)存儲(chǔ)器組件(2)上，或者在相同的時(shí)鐘周期期間將地址信號(hào)和指令信號(hào)施加到存儲(chǔ)器組件(2)上，而將控制信號(hào)施加到該組待激活的多個(gè)存儲(chǔ)器組件上。
3.根據(jù)權(quán)利要求2所述的緩沖器組件(3)，具有用于存儲(chǔ)所述配置值的配置存儲(chǔ)器(12)。
4.根據(jù)權(quán)利要求1至3之一所述的緩沖器組件(3)，其中，所述控制單元(5)如此來(lái)設(shè)置，以致所述存取信息根據(jù)信令協(xié)議被轉(zhuǎn)換成針對(duì)DRAM存儲(chǔ)器組件的地址信號(hào)、指令信號(hào)和控制信號(hào)。
5.根據(jù)權(quán)利要求1至4之一所述的緩沖器組件(3)，其中，所述控制單元(5)被設(shè)置，以便從所述存取信息中產(chǎn)生多個(gè)控制信號(hào)，其中，該多個(gè)控制信號(hào)中的每一個(gè)被分配給所述多個(gè)存儲(chǔ)器組件(2)的相應(yīng)組。
6.具有多個(gè)存儲(chǔ)器組件和一個(gè)根據(jù)權(quán)利要求1所述的緩沖器組件的存儲(chǔ)器模塊(6)，其中，所述多個(gè)存儲(chǔ)器組件(2)的組通過(guò)第一信號(hào)線與第二數(shù)據(jù)接口(6)如此連接，以致設(shè)置有用于將時(shí)鐘信號(hào)以及指令信號(hào)和地址信號(hào)從該緩沖器組件傳輸?shù)矫總€(gè)存儲(chǔ)器組件的第一信號(hào)線的每一個(gè)，并且其中，所述多個(gè)存儲(chǔ)器組件(2)的組通過(guò)第二信號(hào)線與第二數(shù)據(jù)接口(6)如此連接，以致設(shè)置有用于將控制信號(hào)從該緩沖器組件(3)傳輸?shù)絹?lái)自該組存儲(chǔ)器組件(2)的存儲(chǔ)器組件(2)的每一個(gè)的第二信號(hào)線。
7.根據(jù)權(quán)利要求6所述的存儲(chǔ)器模塊(1)，其中，所述緩沖器組件的控制單元(5)被如此配置，以致該控制單元(5)根據(jù)所提供的配置值或者在第一時(shí)鐘周期期間將地址信號(hào)和指令信號(hào)施加到多個(gè)存儲(chǔ)器組件上，并且在接著的第二時(shí)鐘周期中出現(xiàn)地址信號(hào)和指令信號(hào)時(shí)，將用于激活該組存儲(chǔ)器組件的控制信號(hào)(CS)施加到該組存儲(chǔ)器組件(2)上，或者在相同的時(shí)鐘周期期間將地址信號(hào)和指令信號(hào)施加到存儲(chǔ)器組件上，而將該控制信號(hào)施加到該組待激活的多個(gè)存儲(chǔ)器組件(2)上。
8.根據(jù)權(quán)利要求7所述的存儲(chǔ)器模塊(1)，其中，所述緩沖器組件(3)具有用于存儲(chǔ)所述配置值的配置存儲(chǔ)器(12)。
9.根據(jù)權(quán)利要求7或8所述的存儲(chǔ)器模塊(1)，其中，多個(gè)存儲(chǔ)器組件被如此設(shè)置，以便以突發(fā)模式接收或發(fā)送數(shù)據(jù)信號(hào)，其中，突發(fā)的長(zhǎng)度取決于在所述緩沖器組件(3)中所提供的配置值，在該突發(fā)中根據(jù)通過(guò)相應(yīng)的控制信號(hào)的激活來(lái)傳輸數(shù)據(jù)信號(hào)。
10.存儲(chǔ)器系統(tǒng)，其具有根據(jù)權(quán)利要求6至9之一所述的多個(gè)存儲(chǔ)器模塊(1)和一個(gè)與這些存儲(chǔ)器模塊連接的存儲(chǔ)控制器(10)，該存儲(chǔ)控制器(10)將所述存取信息如此提供給多個(gè)存儲(chǔ)器模塊(1)中的每一個(gè)，以致從針對(duì)該多個(gè)存儲(chǔ)器模塊(1)的存取信息中所產(chǎn)生的各個(gè)控制信號(hào)從多個(gè)存儲(chǔ)器模塊(1)的緩沖器組件(3)交替地被提供給多個(gè)存儲(chǔ)器組件的各個(gè)組。
11.根據(jù)權(quán)利要求7所述的存儲(chǔ)器系統(tǒng)，其中，所述存儲(chǔ)控制器(10)被如此設(shè)置，以致該存儲(chǔ)控制器(10)將各個(gè)存取信息交替地發(fā)送給所述多個(gè)存儲(chǔ)器模塊(1)。
12.用于運(yùn)行針對(duì)具有多個(gè)存儲(chǔ)器組件(2)的存儲(chǔ)器模塊(1)的緩沖器組件(3)的方法，其中，通過(guò)數(shù)據(jù)傳輸協(xié)議接收存取信息，其中，根據(jù)信令協(xié)議將地址信號(hào)、時(shí)鐘信號(hào)和指令信號(hào)傳送給多個(gè)存儲(chǔ)器組件，并且將控制信號(hào)傳送給多個(gè)存儲(chǔ)器組件(2)的一組存儲(chǔ)器組件，其中，該地址信號(hào)、時(shí)鐘信號(hào)、控制信號(hào)和指令信號(hào)取決于該存取信息，其中，多個(gè)存儲(chǔ)器組件的激活和地址信號(hào)及指令信號(hào)的接受根據(jù)控制信號(hào)來(lái)執(zhí)行，其中，該地址信號(hào)和指令信號(hào)在時(shí)鐘信號(hào)的第一時(shí)鐘周期期間被施加到該存儲(chǔ)器組件上，并且在接著的第二時(shí)鐘周期中出現(xiàn)地址信號(hào)和指令信號(hào)時(shí)，用于激活該組存儲(chǔ)器組件的控制信號(hào)被施加到該組待激活的多個(gè)存儲(chǔ)器組件上，以致所出現(xiàn)的地址信號(hào)和指令信號(hào)被接受到該組多個(gè)存儲(chǔ)器組件中。
全文摘要
本發(fā)明涉及針對(duì)具有多個(gè)存儲(chǔ)器組件(2)的存儲(chǔ)器模塊(1)的緩沖器組件(3)，其包括用于根據(jù)數(shù)據(jù)傳輸協(xié)議接收存取信息的第一數(shù)據(jù)接口(4)，用于根據(jù)信令協(xié)議將地址信號(hào)和指令信號(hào)的時(shí)鐘信號(hào)傳送到多個(gè)存儲(chǔ)器組件和將控制信號(hào)傳送到多個(gè)存儲(chǔ)器組件的一組存儲(chǔ)器組件的第二數(shù)據(jù)接口(6)，以及控制單元(5)，該控制單元在時(shí)鐘信號(hào)的第一時(shí)鐘周期期間將地址信號(hào)和指令信號(hào)施加到多個(gè)存儲(chǔ)器組件(2)上，并且在時(shí)鐘信號(hào)的接著的第二時(shí)鐘周期中出現(xiàn)地址信號(hào)和指令信號(hào)時(shí)，將用于激活該組多個(gè)存儲(chǔ)器組件的控制信號(hào)施加到該組待激活的多個(gè)存儲(chǔ)器組件(2)上，以致所出現(xiàn)的地址信號(hào)和指令信號(hào)被接受到該組多個(gè)存儲(chǔ)器組件(2)中。
文檔編號(hào)G11C7/10GK1828765SQ20061005508
公開(kāi)日2006年9月6日 申請(qǐng)日期2006年3月3日 優(yōu)先權(quán)日2005年3月3日
發(fā)明者G·布勞恩, S·德約爾耶維克, A·亞各布斯 申請(qǐng)人:英飛凌科技股份公司