專(zhuān)利名稱(chēng)：一種降低集成電路中存儲(chǔ)器功耗的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種降低集成電路中存儲(chǔ)器功耗的方法，屬于集成電路設(shè)計(jì)技術(shù)領(lǐng)域。
背景技術(shù)：
在當(dāng)今的信息時(shí)代，隨著信息量越來(lái)越大，人們對(duì)存儲(chǔ)器的需求與日俱增，因此各種半導(dǎo)體存儲(chǔ)器(靜態(tài)RAM，動(dòng)態(tài)RAM以及各類(lèi)Flash等)在集成電路構(gòu)成的系統(tǒng)中所占比重也越來(lái)越大。即使單一的集成電路芯片，例如微處理器等，其中也包含大量的高速緩存存儲(chǔ)器。在片上系統(tǒng)芯片中，存儲(chǔ)器有時(shí)候可以占到總芯片面積的80％。眾所周知，隨著集成電路的特征工藝尺寸的降低和集成度的隨之提高，集成電路的功耗越來(lái)越大，降低功耗已經(jīng)成為集成電路設(shè)計(jì)中的重要問(wèn)題。既然存儲(chǔ)器在集成電路系統(tǒng)中所占比重十分巨大，那么降低存儲(chǔ)器的功耗是降低整個(gè)集成電路功耗的有效手段。
存儲(chǔ)器的功耗主要包括兩個(gè)部分動(dòng)態(tài)和靜態(tài)功耗。其中動(dòng)態(tài)功耗主要指存儲(chǔ)器在進(jìn)行讀寫(xiě)操作的時(shí)候所產(chǎn)生的功耗，包括電容的翻轉(zhuǎn)功耗和電源線到地線之間的直接導(dǎo)通電流所產(chǎn)生的功耗。采取降低電容或者降低翻轉(zhuǎn)行為的方法都可以降低電容的翻轉(zhuǎn)功耗，例如，采用多個(gè)存儲(chǔ)體或者子陣列來(lái)降低位線上的電容；或者在使用多個(gè)存儲(chǔ)體的架構(gòu)時(shí)，使沒(méi)有讀寫(xiě)工作的存儲(chǔ)體中的電容不發(fā)生翻轉(zhuǎn)。而電源線到地線之間的直接導(dǎo)通電流所產(chǎn)生的功耗可以通過(guò)以下兩種方法來(lái)降低改變存儲(chǔ)器的結(jié)構(gòu)，例如把字線劃分成多個(gè)部分；或者調(diào)整存儲(chǔ)器讀取的時(shí)序，使得電源線和地線導(dǎo)通的時(shí)間變短，例如采用自計(jì)時(shí)電路(Self-timing circuitry)來(lái)調(diào)整字線信號(hào)的時(shí)序。
靜態(tài)功耗指的是存儲(chǔ)器沒(méi)有進(jìn)行任何讀寫(xiě)操作時(shí)，為了保持信息不丟失而消耗的能量，它主要是由電路中的泄漏電流造成的；而在存儲(chǔ)器中，泄漏電流的功耗已經(jīng)達(dá)到了總功耗的70％。人們提出了許多降低存儲(chǔ)器中靜態(tài)功耗，也就是泄漏電流功耗的方法，主要包括器件、電路控制策略和存儲(chǔ)器單元電路結(jié)構(gòu)這三個(gè)方面的方法。首先可以在制作存儲(chǔ)器的時(shí)候采用新的、低泄漏的器件來(lái)代替現(xiàn)有的器件，即采用新的半導(dǎo)體制造工藝或者新的單元器件結(jié)構(gòu)，例如將晶體管的柵隔離材料換成高k介質(zhì)材料或者使用FinFET晶體管等等，這類(lèi)的方法主要的限制是費(fèi)用很高。其次，可以采用多種電路控制策略來(lái)降低存儲(chǔ)器的泄漏電流，例如動(dòng)態(tài)控制存儲(chǔ)器的電源電壓；對(duì)于存儲(chǔ)器中不使用的部分進(jìn)行電源屏蔽；動(dòng)態(tài)的調(diào)整襯底電壓偏置，同時(shí)可以結(jié)合使用多閾值的晶體管。這類(lèi)方法的主要限制是需要采用額外的控制電路，并且某些技術(shù)會(huì)降低系統(tǒng)的性能或者不能保持存儲(chǔ)器單元中的信息。第三類(lèi)方法主要是設(shè)計(jì)特殊的存儲(chǔ)器單元電路結(jié)構(gòu)，例如非對(duì)稱(chēng)的存儲(chǔ)器結(jié)構(gòu)，使得在針對(duì)一些特殊應(yīng)用的時(shí)候可以降低存儲(chǔ)器的泄漏電流。這種方法的主要限制是對(duì)于應(yīng)用的依賴性比較強(qiáng)。
在納米器件時(shí)代，晶體管中的泄漏電流越來(lái)越大，由此造成的靜態(tài)功耗所占整個(gè)功耗的比重也逐漸提高，尤其是對(duì)于那些不是經(jīng)常進(jìn)行讀寫(xiě)修改的存儲(chǔ)器，大部分的能量都屬于靜態(tài)功耗的范圍，因此如何降低存儲(chǔ)器的靜態(tài)功耗也成為未來(lái)集成電路設(shè)計(jì)和制造中的重要課題。
存儲(chǔ)器都是由基本單元構(gòu)成的陣列結(jié)構(gòu)，由于基本單元中的不對(duì)稱(chēng)性，當(dāng)存儲(chǔ)不同內(nèi)容的數(shù)據(jù)時(shí)，所需要的靜態(tài)功耗是不一樣的，本質(zhì)上就是由于存儲(chǔ)邏輯1和邏輯0造成的泄漏電流不同。通常來(lái)說(shuō)，邏輯1代表的是高電平，因此對(duì)應(yīng)的泄漏電流會(huì)相對(duì)大一些，而邏輯0對(duì)應(yīng)的低電平則會(huì)有相對(duì)小的泄漏電流。這一點(diǎn)在動(dòng)態(tài)RAM中尤其明顯。在以前的存儲(chǔ)器設(shè)計(jì)方法中并沒(méi)有考慮如何利用兩種基本存儲(chǔ)狀態(tài)所需功耗的差別來(lái)降低整個(gè)存儲(chǔ)器功耗的問(wèn)題，以往的方法都是同時(shí)降低這兩種存儲(chǔ)狀態(tài)的功耗，這樣往往要付出比較大的代價(jià)，而且通常需要依靠新器件的應(yīng)用。因此，利用兩種存儲(chǔ)狀態(tài)的不同進(jìn)行優(yōu)化是從電路級(jí)或更高層次降低存儲(chǔ)器的功耗的有效方法。

發(fā)明內(nèi)容
本發(fā)明的目的是提出一種降低集成電路中存儲(chǔ)器靜態(tài)功耗，從而最終降低總功耗的方法，通過(guò)對(duì)存儲(chǔ)內(nèi)容的編碼，使得存儲(chǔ)器中低功耗狀態(tài)存儲(chǔ)單元增多，從而降低存儲(chǔ)器中由于泄漏電流產(chǎn)生的靜態(tài)功耗，由于在納米器件時(shí)代，靜態(tài)功耗在整個(gè)系統(tǒng)功耗中所占比重越來(lái)越大，因此該方法最終將降低整個(gè)存儲(chǔ)器系統(tǒng)的總功耗。
本發(fā)明提出降低集成電路中存儲(chǔ)器功耗的方法，其特征在于該方法包括以下步驟步驟1，由低功耗狀態(tài)判斷電路比較存儲(chǔ)單元中邏輯0和邏輯1的靜態(tài)功耗，其中靜態(tài)功耗的數(shù)值通過(guò)實(shí)際電路實(shí)時(shí)測(cè)量，或采用事先測(cè)量好的數(shù)據(jù)，從而確認(rèn)何種存儲(chǔ)狀態(tài)是低功耗狀態(tài)；步驟2，編碼器對(duì)所輸入的原始存儲(chǔ)內(nèi)容按照以下步驟進(jìn)行編碼步驟2.1，分別統(tǒng)計(jì)邏輯0和邏輯1信號(hào)的數(shù)目，如果步驟1判斷得到邏輯0是低功耗狀態(tài)，則除法器計(jì)算邏輯0信號(hào)數(shù)目和邏輯1信號(hào)數(shù)目的比例，如果邏輯1是低功耗狀態(tài)，則由交換開(kāi)關(guān)將以上兩個(gè)數(shù)目進(jìn)行交換，除法器計(jì)算邏輯1信號(hào)數(shù)目和邏輯0信號(hào)數(shù)目的比例，總之，無(wú)論何種情況，除法器都計(jì)算低功耗狀態(tài)信號(hào)和高功耗狀態(tài)信號(hào)數(shù)目的比例；步驟2.2，只要步驟2.1所得的比例，經(jīng)過(guò)比較器判斷，小于某個(gè)預(yù)先設(shè)定的值，則采用翻轉(zhuǎn)編碼的方法，即對(duì)原始存儲(chǔ)內(nèi)容進(jìn)行逐一取反來(lái)進(jìn)行編碼，否則編碼器的輸出仍然為原始內(nèi)容；步驟3，存儲(chǔ)器儲(chǔ)存編碼器的輸出內(nèi)容；步驟4，解碼器讀出存儲(chǔ)器內(nèi)容，并且解碼輸出原始存儲(chǔ)內(nèi)容。
本發(fā)明提出的降低集成電路中存儲(chǔ)器功耗的方法，是在不影響電路的性能的前提下，利用少量的額外功耗(包括編碼器和解碼器的功耗)，以及少量的額外時(shí)間(編碼器和解碼器的延時(shí))，對(duì)存儲(chǔ)的內(nèi)容進(jìn)行編碼，使得存儲(chǔ)器中處于低靜態(tài)功耗狀態(tài)的單元增多，從而降低存儲(chǔ)器的總功耗。


圖1是本發(fā)明方法所依據(jù)的電路示意圖。
圖2是本方法的流程框3是編碼器示意圖。
具體實(shí)施例方式
本方法適用于寫(xiě)入讀取間隔長(zhǎng)，存儲(chǔ)器功耗主要由靜態(tài)功耗所決定，并且兩個(gè)存儲(chǔ)狀態(tài)的靜態(tài)功耗差別大的存儲(chǔ)器。
本發(fā)明提出的降低集成電路中存儲(chǔ)器功耗的方法，首先需要找出存儲(chǔ)器中存儲(chǔ)單元的低功耗狀態(tài)。然后對(duì)輸入的需要存儲(chǔ)的原始內(nèi)容進(jìn)行判斷和編碼，將編碼后內(nèi)容儲(chǔ)存于存儲(chǔ)器中，最終解碼器讀出存儲(chǔ)器中的內(nèi)容，通過(guò)解碼獲取原始內(nèi)容并且輸出，本發(fā)明的所依據(jù)的電路示意圖如圖1所示。
上述方法中，找出存儲(chǔ)器中存儲(chǔ)單元的低功耗狀態(tài)的方法為通常一個(gè)存儲(chǔ)單元存儲(chǔ)的信號(hào)為0或者1，所以通過(guò)比較存儲(chǔ)單元兩種信號(hào)的靜態(tài)功耗，即可確定存儲(chǔ)單元的低功耗狀態(tài)，這里假設(shè)存儲(chǔ)單元存儲(chǔ)信號(hào)0的靜態(tài)功耗為P(0)，存儲(chǔ)信號(hào)1的靜態(tài)功耗為P(1)，并且在這里假定P(1)大于P(0)，即存儲(chǔ)單元存儲(chǔ)信號(hào)0為低功耗狀態(tài)。
本發(fā)明提出的對(duì)于需要存儲(chǔ)的原始內(nèi)容進(jìn)行判斷和編碼的方法為對(duì)原始存儲(chǔ)內(nèi)容進(jìn)行統(tǒng)計(jì)，判斷內(nèi)容中低功耗狀態(tài)信號(hào)的比例，并且根據(jù)這個(gè)比例對(duì)原始內(nèi)容進(jìn)行編碼，使得編碼后的內(nèi)容中低功耗狀態(tài)信號(hào)的比例增大，從而降低整個(gè)存儲(chǔ)單元的功耗。假定原始存儲(chǔ)內(nèi)容中有L個(gè)信號(hào)，其中M個(gè)為0信號(hào)，而經(jīng)過(guò)判斷和編碼，最終存儲(chǔ)的內(nèi)容中有K個(gè)信號(hào)，其中有N個(gè)0信號(hào)。
本發(fā)明提出的對(duì)于需要存儲(chǔ)的原始內(nèi)容進(jìn)行判斷和編碼的方法可以采用簡(jiǎn)單的翻轉(zhuǎn)編碼方法。假設(shè)針對(duì)某種存儲(chǔ)單元，信號(hào)0為低功耗狀態(tài)。簡(jiǎn)單的翻轉(zhuǎn)編碼方法為編碼器在對(duì)原始存儲(chǔ)的內(nèi)容進(jìn)行判斷的時(shí)候，如果發(fā)現(xiàn)0信號(hào)數(shù)目大于1信號(hào)數(shù)目，則保持原始內(nèi)容，輸出至存儲(chǔ)器；如果發(fā)現(xiàn)0信號(hào)數(shù)目小于1信號(hào)，則對(duì)原始內(nèi)容進(jìn)行逐一取反，使得編碼后內(nèi)容中0信號(hào)數(shù)目大于1信號(hào)數(shù)目，再輸出至存儲(chǔ)器。經(jīng)過(guò)簡(jiǎn)單的翻轉(zhuǎn)編碼，增大了存儲(chǔ)器中存儲(chǔ)0信號(hào)的比例，即低功耗狀態(tài)信號(hào)的比例，從而可以有效的降低存儲(chǔ)器的功耗。
現(xiàn)在假設(shè)原始存儲(chǔ)器處于數(shù)據(jù)保持狀態(tài)(未進(jìn)行任何讀寫(xiě)操作)的時(shí)間為T(mén)1，處于數(shù)據(jù)讀取狀態(tài)的時(shí)間為T(mén)21，處于數(shù)據(jù)寫(xiě)入狀態(tài)的時(shí)間是T31。采用本發(fā)明提出的方法后，存儲(chǔ)器的讀狀態(tài)時(shí)間要增加解碼的時(shí)間，解碼器消耗的時(shí)間為T(mén)22，寫(xiě)狀態(tài)時(shí)間要增加編碼的時(shí)間，編碼器消耗的時(shí)間為T(mén)32。另外，原始存儲(chǔ)器中讀取操作的平均功耗為P(r)，寫(xiě)操作功耗為P(w)，增加的編碼電路的功耗為P(e)，解碼電路的功耗為P(d)。因此存儲(chǔ)電路在采取本發(fā)明的功耗降低方法前的能量消耗為((L-M)×P(1)+M×P(0))T1+P(r)×T21+P(w)×T31，而在采取本發(fā)明的功耗降低方法后的能量消耗為((K-N)×P(1)+N×P(0))T1+P(r)×T21+P(w)×T31+P(d)×T22+P(e)×T32，
其能量的差別ΔP為((L-K+N-M)P(1)-(N-M)P(0))T1-P(d)×T22-P(e)×T32，為了保證本發(fā)明所提出的功耗降低方法切實(shí)有效，必須保證功耗的差別ΔP大于0。而采用簡(jiǎn)單翻轉(zhuǎn)的編碼方法時(shí)，編碼前后的信號(hào)總數(shù)不變，即L＝K，那么能量差別ΔP為((N-M)(P(1)-P(0)))T1-P(d)×T22-P(e)×T32，由以上的公式可以看到，只要原來(lái)存儲(chǔ)器中信號(hào)0的所占比例足夠大，且時(shí)間T1足夠長(zhǎng)，整個(gè)系統(tǒng)的功耗就能夠降低。所以本發(fā)明適用于兩個(gè)不同存儲(chǔ)狀態(tài)的靜態(tài)功耗差別比較大，且大部分時(shí)間處于數(shù)據(jù)保持狀態(tài)的存儲(chǔ)器系統(tǒng)，這時(shí)存儲(chǔ)器的功耗主要由靜態(tài)功耗所決定，如果能對(duì)存儲(chǔ)的數(shù)據(jù)進(jìn)行適當(dāng)編碼后在進(jìn)行存儲(chǔ)，則能夠降低整個(gè)存儲(chǔ)器的總功耗。
權(quán)利要求
1.一種降低集成電路中存儲(chǔ)器功耗的方法，其特征在于該方法包括以下步驟步驟1，由低功耗狀態(tài)判斷電路比較存儲(chǔ)單元中邏輯0和邏輯1的靜態(tài)功耗，其中靜態(tài)功耗的數(shù)值通過(guò)實(shí)際電路實(shí)時(shí)測(cè)量，或采用事先測(cè)量好的數(shù)據(jù)，從而確認(rèn)何種存儲(chǔ)狀態(tài)是低功耗狀態(tài)；步驟2，編碼器對(duì)所輸入的原始存儲(chǔ)內(nèi)容按照以下步驟進(jìn)行編碼步驟2.1，分別統(tǒng)計(jì)邏輯0和邏輯1信號(hào)的數(shù)目，如果步驟1判斷得到邏輯0是低功耗狀態(tài)，則除法器計(jì)算邏輯0信號(hào)數(shù)目和邏輯1信號(hào)數(shù)目的比例，如果邏輯1是低功耗狀態(tài)，則由交換開(kāi)關(guān)將以上兩個(gè)數(shù)目進(jìn)行交換，除法器計(jì)算邏輯1信號(hào)數(shù)目和邏輯0信號(hào)數(shù)目的比例，總之，無(wú)論何種情況，除法器都計(jì)算低功耗狀態(tài)信號(hào)和高功耗狀態(tài)信號(hào)數(shù)目的比例；步驟2.2，只要步驟2.1所得的比例，經(jīng)過(guò)比較器判斷，小于某個(gè)預(yù)先設(shè)定的值，則采用翻轉(zhuǎn)編碼的方法，即對(duì)原始存儲(chǔ)內(nèi)容進(jìn)行逐一取反來(lái)進(jìn)行編碼，否則編碼器的輸出仍然為原始內(nèi)容；步驟3，存儲(chǔ)器儲(chǔ)存編碼器的輸出內(nèi)容；步驟4，解碼器讀出存儲(chǔ)器內(nèi)容，并且解碼輸出原始存儲(chǔ)內(nèi)容。
全文摘要
本發(fā)明涉及一種降低集成電路中存儲(chǔ)器功耗的方法，屬于集成電路設(shè)計(jì)技術(shù)領(lǐng)域。該方法首先找出存儲(chǔ)器中存儲(chǔ)單元的低功耗狀態(tài)；編碼器比較原始存儲(chǔ)內(nèi)容中，低功耗狀態(tài)內(nèi)容和高功耗狀態(tài)內(nèi)容的比例，根據(jù)上述比例采取編碼方法(例如簡(jiǎn)單的翻轉(zhuǎn)編碼方法)對(duì)原始存儲(chǔ)內(nèi)容進(jìn)行編碼；存儲(chǔ)器存儲(chǔ)編碼器的輸出內(nèi)容；解碼器讀出存儲(chǔ)器內(nèi)容，并且解碼輸出原始存儲(chǔ)內(nèi)容。本發(fā)明提出的降低集成電路中存儲(chǔ)器功耗的方法，是在不影響電路的性能的前提下，利用少量的額外功耗(包括編碼器和解碼器的功耗)，以及少量的額外的時(shí)間(編碼器和解碼器的延時(shí))，對(duì)存儲(chǔ)的內(nèi)容進(jìn)行編碼，使得存儲(chǔ)器中處于低功耗狀態(tài)的單元增多，從而降低存儲(chǔ)器的功耗。
文檔編號(hào)G11C7/00GK1811978SQ20061005712
公開(kāi)日2006年8月2日 申請(qǐng)日期2006年3月10日 優(yōu)先權(quán)日2006年3月10日
發(fā)明者楊華中, 羅洪, 汪玉, 羅嶸, 汪蕙 申請(qǐng)人:清華大學(xué)