專利名稱：一種無讀取延遲的先進(jìn)先出存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于芯片設(shè)計(jì)領(lǐng)域，尤其涉及一種先進(jìn)現(xiàn)出存儲(chǔ)器(FIFO)。
背景技術(shù)：
先進(jìn)先出(First In First Out，F(xiàn)IFO)在專用集成電路(Application SpecificIntegrated Circuit，ASIC)和現(xiàn)場(chǎng)可編程邏輯陣列(Field Programmable GateArray，F(xiàn)PGA)設(shè)計(jì)中通常被理解為一種先入先出數(shù)據(jù)緩沖存儲(chǔ)器。FIFO的工作特點(diǎn)是先從FIFO寫入端口寫入的數(shù)據(jù)，在FIFO讀出端口被首先讀出。在芯片設(shè)計(jì)領(lǐng)域，特別是進(jìn)行數(shù)據(jù)通訊、無線通訊以及圖像處理等領(lǐng)域的芯片設(shè)計(jì)時(shí)，通常利用FIFO的這個(gè)特性作為芯片內(nèi)部的數(shù)據(jù)緩存，前一個(gè)模塊將處理完畢的數(shù)據(jù)寫入FIFO，后一個(gè)模塊從FIFO的非空狀態(tài)得知有數(shù)據(jù)寫入FIFO后將數(shù)據(jù)從FIFO中讀出進(jìn)行處理。
圖1示出了FIFO的典型結(jié)構(gòu)，包括一個(gè)雙端口存儲(chǔ)器(RAM)12、一個(gè)狀態(tài)產(chǎn)生單元(Status)14、一個(gè)寫地址指針控制單元(WrPtr)16以及一個(gè)讀地址指針控制單元(RdPtr)18。雙端口存儲(chǔ)器12作為數(shù)據(jù)緩存單元。狀態(tài)產(chǎn)生單元14用于產(chǎn)生FIFO的空滿狀態(tài)。寫地址指針控制單元16和讀地址指針控制單元18分別用于控制FIFO寫入和讀出端口的地址。其中，ADDRA/B為RAM的寫地址A/B端口，WEA/B為RAM的寫使能A/B端口，DINA/B為RAM的寫數(shù)據(jù)A/B端口，DOUTA/B為RAM的讀數(shù)據(jù)A/B端口，CLKA/B為RAM的時(shí)鐘A/B端口。AddEnb為寫地址指針控制單元16和讀地址指針控制單元18的使能端口，Clk為寫地址指針控制單元16和讀地址指針控制單元18的時(shí)鐘信號(hào)端口。當(dāng)寫使能信號(hào)(Wenb)有效時(shí)，寫地址指針控制單元16根據(jù)寫時(shí)鐘信號(hào)(WrClk)產(chǎn)生地址(Addr)給雙端口存儲(chǔ)器12和狀態(tài)產(chǎn)生單元14，雙端口存儲(chǔ)器12根據(jù)寫使能信號(hào)和寫時(shí)鐘信號(hào)同步存儲(chǔ)外部寫入的數(shù)據(jù)(Wdat)。當(dāng)讀地址使能信號(hào)(Renb)有效時(shí)，讀地址指針控制單元18在讀時(shí)鐘信號(hào)(RdClk)的控制下產(chǎn)生雙端口存儲(chǔ)器12的地址，并將產(chǎn)生的地址輸入至狀態(tài)產(chǎn)生單元14，雙端口存儲(chǔ)器12在讀時(shí)鐘信號(hào)(RdClk)的控制下同步向外部輸出數(shù)據(jù)。狀態(tài)產(chǎn)生單元14根據(jù)寫地址指針控制單元16和讀地址指針控制單元18輸入的地址，指示FIFO處于近滿狀態(tài)(AlFull)、滿狀態(tài)(Full)，還是近空狀態(tài)(AlEmpty)、空狀態(tài)(Empty)。
讀地址指針控制單元18通常由一個(gè)地址指針計(jì)數(shù)器1801構(gòu)成，如圖2所示。CE為地址指針計(jì)數(shù)器1801的使能端口，Clk為地址指針計(jì)數(shù)器1801的時(shí)鐘信號(hào)端口，Q為地址指針計(jì)數(shù)器1801的地址(Addr)輸出端口。當(dāng)FIFO的讀使能信號(hào)有效時(shí)，地址指針計(jì)數(shù)器1801加1。然而，由于雙端口存儲(chǔ)器12讀取數(shù)據(jù)時(shí)具有讀取延遲效應(yīng)，即當(dāng)雙端口存儲(chǔ)器12地址總線上地址有效后，下一個(gè)時(shí)鐘周期數(shù)據(jù)總線上的數(shù)據(jù)才有效。如圖3所示，當(dāng)?shù)刂房偩€上為地址A0時(shí)，下一個(gè)時(shí)鐘周期數(shù)據(jù)總線上才出現(xiàn)數(shù)據(jù)D0。因此，根據(jù)雙端口存儲(chǔ)器12讀數(shù)據(jù)時(shí)序和讀地址指針控制單元18的結(jié)構(gòu)，可得到通常FIFO的讀數(shù)據(jù)時(shí)序如圖4所示?？梢钥吹酵ǔIFO讀數(shù)據(jù)時(shí)有讀取延遲效應(yīng)，當(dāng)讀使能信號(hào)Renb有效后，延遲一個(gè)時(shí)鐘周期，數(shù)據(jù)總線上才連續(xù)出現(xiàn)有效的數(shù)據(jù)。這種FIFO為有讀取延遲的FIFO。
在芯片設(shè)計(jì)過程中，經(jīng)常需要在FIFO讀端口發(fā)起一次讀請(qǐng)求后(讀使能信號(hào)置為高電平)，立刻根據(jù)從FIFO中讀出的數(shù)據(jù)進(jìn)行處理分析，從而判斷是否需要發(fā)起下一次讀請(qǐng)求。如果采用有延遲的FIFO，將需要在發(fā)起一次讀請(qǐng)求后，停止發(fā)起讀請(qǐng)求，等待一個(gè)時(shí)鐘周期，從讀出數(shù)據(jù)總線上得到有效數(shù)據(jù)處理分析后，再發(fā)起下一次讀請(qǐng)求。這樣，每次需要根據(jù)讀出數(shù)據(jù)判斷是否發(fā)起下一次讀請(qǐng)求時(shí)，都要等待一個(gè)時(shí)鐘周期，浪費(fèi)了FIFO讀出端口的帶寬，而且使得對(duì)FIFO的讀出處理操作更加復(fù)雜。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供了一種先進(jìn)先出存儲(chǔ)器，旨在解決現(xiàn)有技術(shù)中有延遲效應(yīng)的FIFO中，在根據(jù)讀出數(shù)據(jù)判斷是否發(fā)起下一次讀請(qǐng)求時(shí)，要等待一個(gè)時(shí)鐘周期，浪費(fèi)了FIFO讀出端口的帶寬，而且使得對(duì)FIFO的讀出處理操作更加復(fù)雜的問題。
本發(fā)明是這樣實(shí)現(xiàn)的，一種無讀取延遲的先進(jìn)先出存儲(chǔ)器，包括一個(gè)雙端口存儲(chǔ)器和一個(gè)讀地址指針控制單元，當(dāng)讀使能信號(hào)有效時(shí)，讀地址指針控制單元在時(shí)鐘信號(hào)的控制下產(chǎn)生雙端口存儲(chǔ)器的地址，雙端口存儲(chǔ)器同步向外部輸出所述地址對(duì)應(yīng)的數(shù)據(jù)，所述讀地址指針控制單元包括一個(gè)地址指針計(jì)數(shù)器，一個(gè)地址指針加1計(jì)數(shù)器，以及一個(gè)選通器；所述地址指針加1計(jì)數(shù)器的計(jì)數(shù)值為所述地址指針計(jì)數(shù)器的計(jì)數(shù)值加1；所述地址指針計(jì)數(shù)器和地址指針加1計(jì)數(shù)器通過所述選通器后將產(chǎn)生的地址輸出；當(dāng)讀使能信號(hào)為高電平時(shí)，所述選通器選通所述地址指針計(jì)數(shù)器將產(chǎn)生的地址輸出，當(dāng)讀使能信號(hào)為低電平時(shí)，所述選通器選通所述地址指針加1計(jì)數(shù)器將產(chǎn)生的地址輸出。
本發(fā)明通過對(duì)FIFO讀地址指針控制單元進(jìn)行改進(jìn)，消除了從FIFO讀數(shù)據(jù)的讀取延遲效應(yīng)，使得在FIFO讀端口發(fā)起讀請(qǐng)求后，不必等待一個(gè)時(shí)鐘周期就可在讀出數(shù)據(jù)總線上得到有效數(shù)據(jù)，從而充分提高了FIFO讀端口的帶寬利用率，并簡(jiǎn)化了對(duì)FIFO的讀出操作。


圖1是現(xiàn)有技術(shù)中FIFO的結(jié)構(gòu)圖；圖2是現(xiàn)有技術(shù)中有讀取延遲的FIFO中讀地址指針控制單元的結(jié)構(gòu)圖；圖3是現(xiàn)有技術(shù)中有讀取延遲的RAM的讀數(shù)據(jù)時(shí)序圖；圖4是現(xiàn)有技術(shù)中有讀取延遲的FIFO的讀數(shù)據(jù)時(shí)序圖。
圖5是本發(fā)明提供的無讀取延遲的FIFO中讀地址指針控制單元的結(jié)構(gòu)圖；
圖6是本發(fā)明中無讀取延遲的FIFO的讀數(shù)據(jù)時(shí)序圖。
圖7是無讀取延遲的FIFO配合空信號(hào)和近空信號(hào)讀數(shù)據(jù)時(shí)序圖。
具體實(shí)施例方式
為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
圖5示出了本發(fā)明提供的讀地址指針控制單元的結(jié)構(gòu)，在現(xiàn)有結(jié)構(gòu)的基礎(chǔ)上增加了一個(gè)地址指針加1計(jì)數(shù)器1802(CounterPlus1)，地址指針加1計(jì)數(shù)器1802的計(jì)數(shù)值為地址指針計(jì)數(shù)器1801的計(jì)數(shù)值加1。地址指針計(jì)數(shù)器1801和地址指針加1計(jì)數(shù)器1802通過選通器1803后將地址輸出。當(dāng)讀使能信號(hào)為高電平時(shí)，選通器1803選通地址指針加1計(jì)數(shù)器1802將地址輸出；當(dāng)讀使能信號(hào)為低電平時(shí)，選通器1803選通地址指針計(jì)數(shù)器1801將地址輸出。此時(shí)讀使能信號(hào)有效時(shí)，讀取數(shù)據(jù)總線上的數(shù)據(jù)同時(shí)有效，從而滿足了讀取無延遲的目的，提高了FIFO讀端口的帶寬利用率，相應(yīng)的時(shí)序圖如圖6、圖7所示。
參見圖1，在本發(fā)明中，F(xiàn)IFO對(duì)于讀端口除了提供空信號(hào)(Empty)表示FIFO內(nèi)無數(shù)據(jù)，還提供近空信號(hào)(AlEmpty)。如果近空信號(hào)為低電平，表示FIFO內(nèi)至少有一個(gè)數(shù)據(jù)，F(xiàn)IFO配合空信號(hào)和近空信號(hào)可以進(jìn)一步提高FIFO讀端口效率。如果前一個(gè)時(shí)鐘周期FIFO讀請(qǐng)求無效，即Renb為低電平，此時(shí)只關(guān)注FIFO空信號(hào)(Empty)。當(dāng)FIFO空信號(hào)為低電平，則FIFO中有至少一個(gè)數(shù)據(jù)，可發(fā)起讀請(qǐng)求；當(dāng)FIFO空信號(hào)為高電平，則不可以發(fā)讀請(qǐng)求。如果前一個(gè)時(shí)鐘周期FIFO讀請(qǐng)求有效，即Renb為高電平，此時(shí)只關(guān)注FIFO近空信號(hào)(AlEmpty)。當(dāng)FIFO近空信號(hào)為低電平，則FIFO中至少有兩個(gè)數(shù)據(jù)，可繼續(xù)發(fā)起讀請(qǐng)求；當(dāng)FIFO近空信號(hào)為高電平，則不可以繼續(xù)發(fā)讀請(qǐng)求。這樣就可以及時(shí)地從FIFO中讀取數(shù)據(jù)，進(jìn)一步提高FIFO讀端口的數(shù)據(jù)讀取效率。
以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種無讀取延遲的先進(jìn)先出存儲(chǔ)器，包括一個(gè)雙端口存儲(chǔ)器和一個(gè)讀地址指針控制單元，當(dāng)讀使能信號(hào)有效時(shí)，讀地址指針控制單元在時(shí)鐘信號(hào)的控制下產(chǎn)生雙端口存儲(chǔ)器的地址，雙端口存儲(chǔ)器同步向外部輸出所述地址對(duì)應(yīng)的數(shù)據(jù)，其特征在于，所述讀地址指針控制單元包括一個(gè)地址指針計(jì)數(shù)器，一個(gè)地址指針加1計(jì)數(shù)器，以及一個(gè)選通器；所述地址指針加1計(jì)數(shù)器的計(jì)數(shù)值為所述地址指針計(jì)數(shù)器的計(jì)數(shù)值加1；所述地址指針計(jì)數(shù)器和地址指針加1計(jì)數(shù)器通過所述選通器后將產(chǎn)生的地址輸出；當(dāng)讀使能信號(hào)為高電平時(shí)，所述選通器選通所述地址指針計(jì)數(shù)器將產(chǎn)生的地址輸出，當(dāng)讀使能信號(hào)為低電平時(shí)，所述選通器選通所述地址指針加1計(jì)數(shù)器將產(chǎn)生的地址輸出。
全文摘要
本發(fā)明適用于芯片設(shè)計(jì)領(lǐng)域，提供了一種無讀取延遲的先進(jìn)先出存儲(chǔ)器，包括一個(gè)雙端口存儲(chǔ)器和一個(gè)讀地址指針控制單元，當(dāng)讀使能信號(hào)有效時(shí)，讀地址指針控制單元在時(shí)鐘信號(hào)的控制下產(chǎn)生雙端口存儲(chǔ)器的地址，雙端口存儲(chǔ)器同步向外部輸出所述地址對(duì)應(yīng)的數(shù)據(jù)，所述讀地址指針控制單元包括一個(gè)地址指針計(jì)數(shù)器，一個(gè)地址指針加1計(jì)數(shù)器，以及一個(gè)選通器。本發(fā)明通過對(duì)FIFO讀地址指針控制單元進(jìn)行改進(jìn)，消除了從FIFO讀數(shù)據(jù)的讀取延遲效應(yīng)，使得在FIFO讀端口發(fā)起讀請(qǐng)求后，不必等待一個(gè)時(shí)鐘周期就可在讀出數(shù)據(jù)總線上得到有效數(shù)據(jù)，從而充分提高了FIFO讀端口的帶寬利用率，并簡(jiǎn)化了對(duì)FIFO的讀出操作。
文檔編號(hào)G11C7/22GK101079313SQ20061006076
公開日2007年11月28日 申請(qǐng)日期2006年5月25日 優(yōu)先權(quán)日2006年5月25日
發(fā)明者王峻, 鄧子星, 李 浩 申請(qǐng)人:李 浩