專利名稱：存儲(chǔ)裝置和半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及存儲(chǔ)裝置和半導(dǎo)體裝置，特別涉及以使用存儲(chǔ)元件的存儲(chǔ)器單元所形成的存儲(chǔ)裝置和半導(dǎo)體裝置，該存儲(chǔ)元件通過電阻的狀態(tài)存儲(chǔ)并保持信息。
背景技術(shù)：
在諸如計(jì)算機(jī)等的信息裝置中，高速操作并具有高密度的DRAM(動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)被廣泛用作隨機(jī)存取存儲(chǔ)器。
然而，由于DRAM是在關(guān)掉電源時(shí)其信息消失的易失性存儲(chǔ)器，因此，需要其信息不消失的非易失性存儲(chǔ)器。
已把FeRAM(鐵電存儲(chǔ)器)、MRAM(磁存儲(chǔ)器)、相變存儲(chǔ)器、諸如PMC(可編程金屬化單元)、PRAM等的電阻改變型存儲(chǔ)器提議為被認(rèn)為在未來有前景的非易失性存儲(chǔ)器。
即使在不供給電源時(shí)，這些存儲(chǔ)器仍然可以把寫入在其中的信息保持很長時(shí)間。另外，作為非易失性存儲(chǔ)器的這些存儲(chǔ)器，消除了對更新操作的需求，從而可以相應(yīng)地減少功耗。
更進(jìn)一步，諸如PMC、PRAM等的電阻改變型非易失性存儲(chǔ)器把具有通過所供給電壓或電流而改變電阻值的特性的材料用作為用于存儲(chǔ)并保持信息的存儲(chǔ)層，并具有相對簡單的構(gòu)造，其中給兩個(gè)電極提供有插入在這兩個(gè)電極之間的存儲(chǔ)層，并且把電壓或電流施加到這兩個(gè)電極。因此，易于使存儲(chǔ)元件小型化。
PMC具有其中把包含某些金屬的離子導(dǎo)體插入在兩個(gè)電極之間的結(jié)構(gòu)。更進(jìn)一步，包含在離子導(dǎo)體中的金屬被包含在這兩個(gè)電極之一中，從而使用這樣的特性，其中當(dāng)電壓被施加在兩個(gè)電極之間時(shí)，諸如離子導(dǎo)體的電阻、電容等的電性能改變。
特別地，離子導(dǎo)體由硫族元素和金屬的固溶體(例如非晶GeS或非晶GeSe)組成，并且兩個(gè)電極的其中一個(gè)包含Ag、Cu、或Zn(例如見JP-A-2002-536840，在下文中被稱為專利文獻(xiàn)1)。
作為RRAM結(jié)構(gòu)，已提出這樣的結(jié)構(gòu)，其中例如把多晶PrCaMnO3薄膜插入在兩個(gè)電極之間，并且通過把電壓脈沖或電流脈沖施加到這兩個(gè)電極上來大大地改變PrCaMnO3記錄膜的電阻值(見Technical Digest“InternationalElectron Devices Meeting”，2002年，193頁中由W.W.Zhuang等人撰寫的“Novel Colossal Magnetoresistive Thin Film Nonvolatile ResistanceRandom Access Memory(RRAM)”，在下文中被稱為非專利文獻(xiàn)1)。在記錄(寫)信息的時(shí)候和在擦除信息的時(shí)候施加具有不同極性的電壓脈沖。
作為另一種RRAM結(jié)構(gòu)，已提出這樣的結(jié)構(gòu)，其中例如把摻雜有極其少量的Cr的SrZrO3(單晶或多晶)插入在兩個(gè)電極之間，并且通過從這些電極中流過電流來改變記錄膜的電阻(例如見Applied Physics Letters，2000年，卷77，139-141頁中由A.Beck等人撰寫的“Reproducible switching effectin thin oxide films for memory applications”，在下文中被稱為非專利文獻(xiàn)2)。
非專利文獻(xiàn)2示出了存儲(chǔ)層的I-V特性，并示出了在記錄和擦除時(shí)的閾值電壓為±0.5V。即使用這種結(jié)構(gòu)，也可以通過施加電壓脈沖來記錄和擦除信息。必需的脈沖電壓是±1.1V，并且電壓脈沖寬度是2ms。更進(jìn)一步，可以執(zhí)行高速記錄和擦除，并且報(bào)導(dǎo)了具有100ns的電壓脈沖寬度的操作。在這種情況下，必需的脈沖電壓是±5V。
然而，在FeRAM的情況中，通常難以執(zhí)行非破壞性的讀出，并且因?yàn)閳?zhí)行了破壞性的讀出，讀取速度很慢。而且，通過讀取或記錄的極性反轉(zhuǎn)次數(shù)受限，因而有對FeRAM可以被重寫的次數(shù)的限制。
在MRAM的情況中，記錄需要磁場，并且磁場由流過配線的電流產(chǎn)生。因此，在執(zhí)行記錄時(shí)可能需要大量的電流。
相變存儲(chǔ)器通過施加具有相同極性和不同幅度的電壓脈沖來執(zhí)行記錄。然而，相變存儲(chǔ)器導(dǎo)致依據(jù)溫度的切換，并且因此對環(huán)境溫度的改變敏感。
在專利文獻(xiàn)1描述的PMC的情況中，非晶GeS或非晶GeSe的結(jié)晶溫度大約是200℃，并且當(dāng)離子導(dǎo)體(ionic conductor)結(jié)晶時(shí)PMC的特性降低。因而，PMC不能承受實(shí)際制造存儲(chǔ)器元件的過程中的高溫，例如形成CVD絕緣膜、保護(hù)膜等的過程。
在非專利文獻(xiàn)1和非專利文獻(xiàn)2描述的RRAM的結(jié)構(gòu)中所提出的存儲(chǔ)層的每種材料都是晶質(zhì)材料。因此，問題出現(xiàn)了，例如，必須執(zhí)行大約600℃的熱處理，這非常難以制造所提出的材料的單晶體，并且由于在使用多晶體時(shí)的晶界效應(yīng)，小型化是困難的。
更進(jìn)一步，提出了通過在上述RRAM中施加脈沖電壓來執(zhí)行信息的記錄或擦除。然而，用所提出的結(jié)構(gòu)，記錄之后的存儲(chǔ)層的電阻值依賴于所施加的脈沖電壓的脈沖寬度而改變。而且，記錄之后的電阻值因而依賴于記錄脈沖寬度的事實(shí)間接指出了在重復(fù)施加相同的脈沖時(shí)電阻值也會(huì)改變。
例如，在上述的非專利文獻(xiàn)1中，報(bào)導(dǎo)了在施加具有相同極性的脈沖時(shí)，記錄之后的電阻值依賴于脈沖寬度而大大地改變。當(dāng)脈沖寬度很小時(shí)，即，50ns或更小時(shí)，通過記錄引起的電阻改變的速率很低。當(dāng)脈沖寬度很大時(shí)，即，100ns或更大時(shí)，代替處于飽和到恒定值，電阻值隨著脈沖寬度增加而達(dá)到記錄之前的電阻值。非專利文獻(xiàn)1介紹了存儲(chǔ)器結(jié)構(gòu)的特性，其中存儲(chǔ)層和用于存取控制的MOS晶體管彼此串聯(lián)連接并以陣列的形式加以布置。在非專利文獻(xiàn)1中，報(bào)導(dǎo)了當(dāng)在10ns到100ns的范圍內(nèi)改變脈沖寬度時(shí)，記錄之后的存儲(chǔ)層的電阻值依賴于脈沖寬度而改變。當(dāng)脈沖寬度進(jìn)一步增加時(shí)，根據(jù)存儲(chǔ)層的特性而認(rèn)為電阻再次減小。
也就是說，在RRAM中記錄之后的電阻值依賴于脈沖電壓的幅度和脈沖寬度，并且因此當(dāng)脈沖電壓的幅度和脈沖寬度中存在變化時(shí)，記錄之后的電阻值發(fā)生變化。
因此，當(dāng)脈沖電壓短于大約100ns時(shí)，通過記錄引起的電阻改變的速率很低，并且因而記錄之后的電阻值中的變化易于產(chǎn)生效應(yīng)(produce effect)。因此，難以穩(wěn)定地執(zhí)行記錄。
因此，當(dāng)用這種短脈沖電壓執(zhí)行記錄時(shí)，需要在記錄之后執(zhí)行對信息內(nèi)容進(jìn)行確認(rèn)(校驗(yàn))的過程，以便安全地執(zhí)行記錄。
例如，在記錄之前執(zhí)行對已記錄在存儲(chǔ)元件中的信息內(nèi)容(存儲(chǔ)層的電阻值)進(jìn)行讀取和確認(rèn)的過程，并且以按照與確認(rèn)的內(nèi)容(電阻值)和從現(xiàn)在開始要記錄的內(nèi)容(電阻值)之間的關(guān)系相對應(yīng)的這種方式來執(zhí)行記錄。替換地，例如，在記錄之后執(zhí)行對記錄在存儲(chǔ)元件中的信息內(nèi)容進(jìn)行讀取和確認(rèn)的過程，并且當(dāng)信息內(nèi)容不同于希望的電阻值時(shí)，執(zhí)行再記錄以把信息內(nèi)容校正到希望的電阻值。
因而，要花費(fèi)很長的時(shí)間用于記錄，并且難以高速執(zhí)行例如數(shù)據(jù)的重寫等。
為了解決上述問題，提出了一種存儲(chǔ)裝置，所述存儲(chǔ)裝置包括由存儲(chǔ)元件形成的存儲(chǔ)器單元，所述存儲(chǔ)元件具有這樣的特性通過在存儲(chǔ)元件和與存儲(chǔ)元件串聯(lián)連接的MOS晶體管的兩端之間施加等于或大于閾值電壓的電壓而改變電阻值的特性，其中，當(dāng)在存儲(chǔ)元件和MOS晶體管的兩端之間施加的電壓高于比閾值電壓高的某個(gè)電壓時(shí)，在存儲(chǔ)元件的電阻值從高狀態(tài)變化到低狀態(tài)之后，存儲(chǔ)器單元中存儲(chǔ)元件與MOS晶體管的組合電阻值基本上是不考慮電壓幅度的恒定值(例如見日本專利申請No.2004-22121，在下文中被稱為專利文獻(xiàn)2)。這種存儲(chǔ)裝置實(shí)現(xiàn)了穩(wěn)定的記錄，并縮短了用來記錄信息的時(shí)間。

發(fā)明內(nèi)容
當(dāng)把存儲(chǔ)單元從高電阻值狀態(tài)改變到低電阻值狀態(tài)的操作定義為寫，并且把存儲(chǔ)元件從低電阻值狀態(tài)改變到高電阻值狀態(tài)的操作定義為擦除時(shí)，需要定義寫之后的存儲(chǔ)元件的電阻值的范圍，以便實(shí)現(xiàn)專利文獻(xiàn)2中描述的存儲(chǔ)裝置中的寫和擦除。當(dāng)寫之后的存儲(chǔ)元件的電阻值滿足某些條件時(shí)，寫之后的存儲(chǔ)元件的擦除成為可能。
考慮到上述內(nèi)容而產(chǎn)生本發(fā)明，希望提供一種可以執(zhí)行穩(wěn)定的記錄、縮短用于記錄信息所花費(fèi)的時(shí)間、并擦除寫之后的存儲(chǔ)元件的存儲(chǔ)裝置和半導(dǎo)體裝置。
依據(jù)本發(fā)明的一個(gè)實(shí)施例，提供有一種存儲(chǔ)裝置，包括具有存儲(chǔ)元件和與所述存儲(chǔ)元件串聯(lián)連接的電路元件的存儲(chǔ)器單元，所述存儲(chǔ)元件具有這樣的特性，通過被供給等于或高于第一閾值電壓的電壓而從高電阻值狀態(tài)改變到低電阻值狀態(tài)，并且通過被供給等于或高于第二閾值電壓的電壓而從低電阻值狀態(tài)改變到高電阻值狀態(tài)，所述第二閾值電壓與所述第一閾值電壓極性不同；其中，令R為寫之后的所述存儲(chǔ)元件的電阻值，V為所述第二閾值電壓，并且I為在擦除時(shí)可以通過所述存儲(chǔ)元件的電流，R≥V/I。
令R為寫之后的所述存儲(chǔ)元件的電阻值，V為所述第二閾值電壓，所述第二閾值電壓是用于擦除所述存儲(chǔ)元件所需的最低電壓，并且I為在擦除時(shí)可以通過所述存儲(chǔ)元件的電流，R≥V/I，由此，擦除之前的所述存儲(chǔ)元件的電阻值是V/I或更高。因此，可以在擦除操作時(shí)把等于或高于所述第二閾值電壓的電壓施加到所述存儲(chǔ)元件上，從而擦除寫之后的所述存儲(chǔ)元件。
附帶地，用于把寫之后的存儲(chǔ)元件的電阻值R控制到R≥V/I的方法包括例如對施加到存儲(chǔ)元件上的電流量進(jìn)行限制的方法。
依據(jù)本發(fā)明的一個(gè)實(shí)施例，提供有一種半導(dǎo)體裝置，其包括包括存儲(chǔ)器單元的存儲(chǔ)裝置，所述存儲(chǔ)器單元具有存儲(chǔ)元件和與所述存儲(chǔ)元件串聯(lián)連接的電路元件，所述存儲(chǔ)元件具有這樣的特性，通過被供給等于或高于第一閾值電壓的電壓而從高電阻值狀態(tài)改變到低電阻值狀態(tài)，并且通過被供給等于或高于第二閾值電壓的電壓而從低電阻值狀態(tài)改變到高電阻值狀態(tài)，所述第二閾值電壓與所述第一閾值電壓極性不同；以及用于使R≥V/I的寫控制裝置，其中令R為寫之后的所述存儲(chǔ)元件的電阻值，V為所述第二閾值電壓，以及I為在擦除時(shí)可以通過所述存儲(chǔ)元件的電流。
半導(dǎo)體裝置包括寫控制裝置，所述寫控制裝置用于使R≥V/I，其中令R為寫之后的所述存儲(chǔ)元件的電阻值，V為所述第二閾值電壓，所述第二閾值電壓是用于擦除所述存儲(chǔ)元件所需的最低電壓，以及I為在擦除時(shí)可以通過所述存儲(chǔ)元件的電流，由此擦除之前的所述存儲(chǔ)元件的電阻值是V/I或更高。因此，可以在擦除操作時(shí)把等于或高于所述第二閾值電壓的電壓施加到所述存儲(chǔ)元件上，并且由此擦除寫之后的存儲(chǔ)元件。
如上所述的依據(jù)本發(fā)明實(shí)施例的存儲(chǔ)裝置和半導(dǎo)體裝置可以執(zhí)行穩(wěn)定的記錄，縮短用于記錄信息所花費(fèi)的時(shí)間，并且擦除寫之后的存儲(chǔ)元件。


圖1是表示存儲(chǔ)器元件的電流-電壓(I-V)變化的圖，所述存儲(chǔ)器元件用在應(yīng)用了本發(fā)明的存儲(chǔ)裝置的實(shí)例中；圖2A和2B是幫助解釋用在應(yīng)用了本發(fā)明的存儲(chǔ)裝置的一個(gè)實(shí)例中的存儲(chǔ)器元件的電路圖；圖3是幫助解釋現(xiàn)象的概念的電路圖，在該現(xiàn)象中，由流過存儲(chǔ)器元件的電流來確定緊接在寫之后的存儲(chǔ)器元件的電阻；圖4是幫助解釋應(yīng)用了本發(fā)明的存儲(chǔ)裝置的實(shí)例的電路圖(1)；圖5是幫助解釋應(yīng)用了本發(fā)明的存儲(chǔ)裝置的實(shí)例的電路圖(2)；圖6是幫助解釋應(yīng)用了本發(fā)明的存儲(chǔ)裝置的實(shí)例的電路圖(3)；圖7是幫助解釋應(yīng)用了本發(fā)明的存儲(chǔ)裝置的實(shí)例的電路圖(4)；
圖8是幫助解釋應(yīng)用了本發(fā)明的存儲(chǔ)裝置的一個(gè)實(shí)例的示意性剖視圖；圖9A是幫助解釋擦除存儲(chǔ)器元件的操作的示意圖(1)；圖9B是表示電壓Vmos和電流Imos之間的關(guān)系的圖；圖9C是表示電壓Verase和電壓Vcell之間的關(guān)系的圖(1)；圖10A是幫助解釋擦除存儲(chǔ)器元件的操作的示意圖(2)；圖10B是表示電壓Vgs和電流Imos之間的關(guān)系的圖；圖10C是表示電壓Verase和電壓Vcell之間的關(guān)系的圖(2)；圖11是幫助解釋用于對寫之后的存儲(chǔ)器元件的電阻值進(jìn)行控制的寫電阻控制電路的實(shí)例的示意圖；圖12是幫助解釋用于對寫之后的存儲(chǔ)器元件的電阻值進(jìn)行控制的寫電阻控制電路的另一實(shí)例的示意圖；圖13是幫助解釋對寫之后的存儲(chǔ)器元件的電阻值進(jìn)行設(shè)置的方法的流程圖；以及圖14是幫助解釋用于對寫之后的存儲(chǔ)器元件的電阻值進(jìn)行控制的寫電阻控制電路的又一實(shí)例的示意圖；具體實(shí)施方式
為了理解本發(fā)明，在下文中將參考附圖對本發(fā)明的優(yōu)選實(shí)施例進(jìn)行描述。附帶地，在本實(shí)施例中，通過使用存儲(chǔ)器單元中的電阻改變型存儲(chǔ)元件(在下文中稱為存儲(chǔ)器元件)來形成存儲(chǔ)裝置，并且這種情況中的存儲(chǔ)器元件是存儲(chǔ)元件的一種實(shí)例。
圖1是表示用在應(yīng)用了本發(fā)明的存儲(chǔ)裝置的實(shí)例中的存儲(chǔ)器元件的電流-電壓(I-V)變化的圖。
附帶地，具有如圖1所示特性的存儲(chǔ)器元件包括例如通過在第一電極與第二電極之間(在例如下電極和上電極之間)插入存儲(chǔ)層而形成的存儲(chǔ)元件，存儲(chǔ)層例如由諸如稀土氧化膜的非晶薄膜組成。
初始狀態(tài)中的這種存儲(chǔ)器元件具有高電阻值(例如1MΩ或更高)，使得電流不易于流過存儲(chǔ)器元件。然而，當(dāng)施加了圖1中的+1.1X[V](例如+0.5V)或更高的電壓時(shí)，電流急劇增加，電阻值降低(例如幾kΩ)。然后，存儲(chǔ)器元件改變?yōu)槠渲须娏髋c電壓成比例地流動(dòng)的歐姆特性，即，電阻值變?yōu)楹愣ㄖ?。此后，即使在電壓返?V時(shí)，存儲(chǔ)器元件仍保持該電阻值(低電阻值)。
在下文中，這種操作將被稱為寫，并且這種狀態(tài)將被稱為導(dǎo)電。也就是說，把存儲(chǔ)器元件從高電阻狀態(tài)改變到低電阻狀態(tài)的操作將稱為寫。此時(shí)施加的電壓將被稱為寫電壓閾值。
接著，當(dāng)與寫中的電壓極性相反的電壓被施加到存儲(chǔ)器元件上，并且施加的電壓增加時(shí)，在圖1中的-1.1X[V](例如，-0.5V)處，流過存儲(chǔ)器元件的電流急劇減少，也就是說，電阻值急劇增加，改變到與初始狀態(tài)相同的高電阻值(例如1MΩ或更高)。此后，即使在電壓返回0V時(shí)，存儲(chǔ)器元件仍保持該電阻值(高電阻值)。
在下文中，這種操作將被稱為擦除，并且這種狀態(tài)將被稱為絕緣。也就是說，把存儲(chǔ)器元件從低電阻狀態(tài)改變到高電阻狀態(tài)的操作將被稱為擦除。此時(shí)施加的電壓將被稱為擦除電壓閾值。
因而，把正電壓和負(fù)電壓施加到存儲(chǔ)器元件上可以在幾kΩ到大約1MΩ的范圍內(nèi)可逆地改變存儲(chǔ)器元件的電阻值。當(dāng)沒有電壓被施加到存儲(chǔ)器元件上時(shí)，也就是說，當(dāng)電壓是0V時(shí)，存儲(chǔ)器元件可以假設(shè)兩種狀態(tài)，即，導(dǎo)電狀態(tài)和絕緣狀態(tài)?？梢酝ㄟ^把這些狀態(tài)與數(shù)據(jù)1和0相聯(lián)系來存儲(chǔ)一位數(shù)據(jù)。
附帶地，圖1中的施加電壓是在-2X到+2X的范圍內(nèi)；然而，即使在使施加的電壓高于這個(gè)范圍時(shí)，用在應(yīng)用了本發(fā)明的存儲(chǔ)裝置的一個(gè)實(shí)例中的存儲(chǔ)器元件幾乎不使電阻值發(fā)生變化。
圖2A和2B是幫助解釋用在應(yīng)用了本發(fā)明的存儲(chǔ)裝置的一個(gè)實(shí)例中的存儲(chǔ)器元件的電路圖。圖中示出的存儲(chǔ)器單元C是通過把MOS晶體管T和存儲(chǔ)器元件A串聯(lián)連接而形成的。由此，MOS晶體管不但充當(dāng)用于選擇要進(jìn)行存取的存儲(chǔ)器元件的開關(guān)元件，而且還充當(dāng)寫時(shí)的存儲(chǔ)器元件上的負(fù)載。附帶地，MOS晶體管是與存儲(chǔ)裝置串聯(lián)連接的電路元件的一個(gè)實(shí)例。
端電壓V1被施加到存儲(chǔ)器元件的端子上，該端子位于與連接到MOS晶體管的存儲(chǔ)單元的端子相對的一側(cè)上。端電壓V2被施加到MOS晶體管的一個(gè)端子(例如，源極側(cè)上的端子)上，該端子位于與連接到存儲(chǔ)器元件的MOS晶體管的端子相對的一側(cè)上。電壓Vgs被施加到MOS晶體管的柵極上。
因?yàn)槎穗妷篤1和V2分別被施加到形成存儲(chǔ)器單元的存儲(chǔ)器元件和MOS晶體管的兩個(gè)端子上，電勢差V(＝|V2-V1|)出現(xiàn)在這兩個(gè)端子之間。
希望存儲(chǔ)器元件寫時(shí)的電阻值等于或高于MOS晶體管的導(dǎo)通電阻。這是因?yàn)楫?dāng)擦除開始的時(shí)候存儲(chǔ)器元件的電阻值很低時(shí)，施加在兩個(gè)端子之間的大部分電勢差被施加到MOS晶體管上，導(dǎo)致了功率損耗。因此，施加的電壓不能被有效地用來改變存儲(chǔ)器元件的電阻。附帶地，在寫開始的時(shí)候，存儲(chǔ)器元件的電阻值足夠高，因此大部分電壓被施加到存儲(chǔ)器元件上，因而不出現(xiàn)這種問題。
通過實(shí)驗(yàn)已知，緊接在寫之后的用在本發(fā)明實(shí)施例中的存儲(chǔ)器元件的電阻不是只有對所述元件才有的值，而是由緊接在寫之后流經(jīng)存儲(chǔ)器元件的電流所確定。圖3是幫助解釋現(xiàn)象的概念的電路圖，在該現(xiàn)象中，由流經(jīng)存儲(chǔ)器元件的電流確定緊接在寫之后的存儲(chǔ)器元件的電阻，存儲(chǔ)器元件與負(fù)載電阻串聯(lián)連接。假定存儲(chǔ)器元件處于絕緣狀態(tài)中，即，處于其中存儲(chǔ)器元件的電阻值是1MΩ或更高的狀態(tài)中。
當(dāng)把0.5V作為寫電壓閾值以寫方向(從符號X移動(dòng)到符號Y的方向)施加在由圖3中的符號X和Y表示的兩個(gè)端子之間時(shí)，因?yàn)榇鎯?chǔ)器元件的電阻值充分高于與存儲(chǔ)器元件串聯(lián)連接的負(fù)載電阻的值，因此，0.5V的電壓被施加在存儲(chǔ)器元件兩端，并且因此存儲(chǔ)器元件從絕緣狀態(tài)改變到導(dǎo)電狀態(tài)。
實(shí)驗(yàn)上已知，緊接在寫之后的存儲(chǔ)器元件兩端的電壓是固定的(例如大約0.2V)，而不管與存儲(chǔ)器元件串聯(lián)連接的負(fù)載電阻的值。因而，在1kΩ的負(fù)載電阻值的情況[1]中，(0.5V-0.2V)/1kΩ＝0.3mA的電流流過，并且存儲(chǔ)器元件的電阻值是0.2V/0.3mA＝0.67kΩ。在10kΩ的負(fù)載電阻值的情況[2]中，(0.5V-0.2V)/10kΩ＝0.03mA的電流流過，并且存儲(chǔ)器元件的電阻值是0.2V/0.03mA＝6.7kΩ。
因而，緊接在寫之后的存儲(chǔ)器元件的電阻值由流過存儲(chǔ)器元件的電流所確定，并且寫之后一經(jīng)確定的電阻值不變且恒定，除非擦除電壓閾值(與寫相反的電壓方向)被超出。
附帶地，這種現(xiàn)象不出現(xiàn)在擦除的情況中，并且絕緣電阻值改變?yōu)閹资甼Ω到1MΩ或更高，而不考慮寫電阻值。
以存儲(chǔ)器元件和MOS晶體管的極性為基礎(chǔ)，圖2A和圖2B中示出的兩種存儲(chǔ)器單元配置是可能的。
附帶地，圖2A和2B中的存儲(chǔ)器單元的箭頭表示極性，并指示當(dāng)以箭頭方向施加電壓時(shí)，存儲(chǔ)器元件從絕緣狀態(tài)改變到導(dǎo)電狀態(tài)，也就是說，執(zhí)行寫操作。
圖4到7是幫助解釋應(yīng)用了本發(fā)明的存儲(chǔ)裝置的實(shí)例的電路圖。在圖4到7中示出的存儲(chǔ)器陣列是通過以矩陣的形式對圖2A或2B中示出的存儲(chǔ)器單元進(jìn)行排列而形成的。以存儲(chǔ)器元件的極性和存儲(chǔ)器元件與MOS晶體管之間的排列關(guān)系為基礎(chǔ)，在圖4、圖5、圖6、以及圖7中示出的四種存儲(chǔ)器陣列配置是可能的。
在圖4到7中示出的存儲(chǔ)裝置是通過以具有(m+1)行和(n+1)列的矩陣形式對存儲(chǔ)器單元進(jìn)行排列而形成的。通過把存儲(chǔ)器元件的一個(gè)端子連接到MOS晶體管而形成存儲(chǔ)器單元，如圖2A或2B所示。
MOS晶體管T(T00到Tmn)的柵極連接到字線W(W0到Wm)。MOS晶體管的另一端子連接到位線B(B0到Bn)。存儲(chǔ)器元件的另一端子連接到源線S(S0到Sm)。
附帶地，把構(gòu)成存儲(chǔ)器元件的離子分布層形成作為對所有存儲(chǔ)器元件共用的離子分布層，而不在每一存儲(chǔ)器單元中形成離子分布層的圖案，這消除了對每個(gè)一位單元的存儲(chǔ)器元件進(jìn)行分離的需求，并允許寬松的生產(chǎn)存儲(chǔ)器元件中的圖案精確性，且提高了存儲(chǔ)器元件的生產(chǎn)產(chǎn)量。
因此，在應(yīng)用了本發(fā)明的存儲(chǔ)裝置的一個(gè)實(shí)例中，如圖8所示，形成存儲(chǔ)器單元的存儲(chǔ)器元件10被以矩陣形式進(jìn)行排列并通過在下電極1與上電極4之間插入高電阻膜2和離子源層3而被形成，高電阻膜和離子源層形成用于存儲(chǔ)信息的存儲(chǔ)層。
離子源層3包含從Ag、Cu、以及Zn中選擇的一個(gè)或更多個(gè)元素(金屬元素)和從S、Se、以及Te中選擇的一個(gè)或更多個(gè)元素(硫族元素)。使金屬元素電離，從而改變存儲(chǔ)器元件的電阻值。也就是說，金屬元素(Ag、Cu、以及Zn)是離子源。
高電阻膜2是通過使用具有比離子源層高的電阻率的材料例如絕緣體或半導(dǎo)體而形成的。具體地，可以使用諸如是例如氧化硅、氮化硅、稀土氧化膜、稀土氮化膜、非晶硅、非晶鍺、以及非晶硫族元素的材料。
具體地，例如可以把CuTeGeGd膜用作上述的離子源層。盡管CuTeGeGd膜的電阻率因CuTeGeGd膜的成分而異，但是至少與把S或Se用作硫族元素的情況相比，易于降低CuTeGeGd膜的電阻，這是因?yàn)镃u、Te、以及Gd是金屬元素。
在非晶硫族元素薄膜中，GeTe具有大約1×104Ωcm的非常低的電阻率。另一方面，例如，GeSe具有大約1×1013Ωcm的電阻率，而GeSTe具有大約1×1011Ωcm的電阻率(見1990年5月發(fā)行的“Functional Materials”中第76頁)。
因而，可以通過在具有GeTe作為基礎(chǔ)材料的材料或包含Te的材料中包括諸如Cu和Gd等的金屬來降低電阻。具有20nm厚度和0.4μm2單元面積的CuTeGeGd膜的電阻值可以是大約100Ω或更低。
另一方面，用作高電阻膜2的釓氧化膜的電阻值很高，可以很容易是100kΩ或更高，或者進(jìn)一步是甚至具有很小膜厚度的1MΩ。
圖8配置中的每一存儲(chǔ)器元件形成在MOS晶體管Tr上方，MOS晶體管Tr形成在半導(dǎo)體基底11上。
MOS晶體管Tr包括源極/漏極區(qū)13和形成在由半導(dǎo)體基底11內(nèi)的器件分離層12所分離的區(qū)域中的柵電極14。側(cè)壁絕緣層形成在柵電極14的壁表面上。
柵電極14還充當(dāng)作為存儲(chǔ)裝置的一部分地址配線的字線W。
MOS晶體管Tr的源極/漏極區(qū)13的一個(gè)和存儲(chǔ)器元件的下電極經(jīng)由拴塞(plug)層15、金屬配線層16、以及拴塞層17而相互電連接。
MOS晶體管Tr的另一個(gè)源極/漏極區(qū)13經(jīng)由拴塞層15連接到金屬配線層16。金屬配線層16連接到作為存儲(chǔ)裝置的另一部分地址配線的位線。
將對下面的特征進(jìn)行描述寫之后的存儲(chǔ)元件的電阻值必須是預(yù)定電阻值或更高，以便如上所述形成的存儲(chǔ)裝置擦除寫之后的存儲(chǔ)元件。
在擦除操作時(shí)使Vin(Verase)成為施加到整個(gè)存儲(chǔ)器單元上的電壓，Vcell成為施加到存儲(chǔ)器元件上的分壓，施加到存儲(chǔ)器元件上的分壓是施加到整個(gè)存儲(chǔ)器單元上的電壓的一部分，并且使Vth_erase成為存儲(chǔ)器元件的擦除電壓閾值。更進(jìn)一步，使Vmos成為施加到MOS晶體管的分壓，施加到MOS晶體管的分壓是施加到整個(gè)存儲(chǔ)器單元上的電壓的一部分，使Vword成為MOS晶體管的柵極電壓，Vth_mos成為MOS晶體管的閾值電壓，Icell成為流過存儲(chǔ)器元件的電流，并且Imos成為流過MOS晶體管的電流。
作為擦除操作的前提，擦除之前的存儲(chǔ)器元件處于低電阻(寫)狀態(tài)中(第一條件)，并且等于或高于擦除電壓閾值的電壓需要被施加到存儲(chǔ)器元件上(第二條件)。
根據(jù)第一條件，擦除之前的存儲(chǔ)器元件的電阻是0(導(dǎo)電狀態(tài))或有限值，并且考慮電壓Vcell具有關(guān)系Vcell＝Icell×Rcell，考慮(1)通過增加電流Icell來增加電壓Vcell的方法或(2)通過增加電阻Rcell來增加電壓Vcell的方法，以便使電壓Vcell足夠高到滿足第二條件。
然而，存儲(chǔ)器元件和MOS晶體管相互串聯(lián)連接，并且MOS晶體管中的工作電流受限，也就是說，對于MOS晶體管的導(dǎo)通電阻有一個(gè)下限，使得電流Icell被限制到電流Imos。因而，為了使電壓Vcell足夠高，電阻Rcell必須是預(yù)定電阻值或更高。
這將在[1]電壓Vin被施加到存儲(chǔ)器元件的一個(gè)端子上和[2]電壓Vin被施加到MOS晶體管的一個(gè)端子上的不同情況中被進(jìn)一步描述。
電壓Vin被施加到存儲(chǔ)器元件的一個(gè)端子上的情況如圖9A所示，當(dāng)電壓Vin被施加到存儲(chǔ)器元件的一個(gè)端子上，并且地電勢GND被施加到MOS晶體管的一個(gè)端子上時(shí)，柵極電壓Vword是GND到柵極的電壓Vgs，柵極電壓Vword不受電壓Vcell影響，并且電壓Vmos和電流Imos具有如圖9B所示的關(guān)系。
飽和區(qū)中的操作當(dāng)MOS晶體管在由圖9B中的符號A所指示的飽和區(qū)中工作時(shí)，電流Icell變成MOS晶體管的飽和電流，MOS晶體管因而成為恒流源，并且關(guān)系Vcell＝Rcell×Imos成立。為了擦除存儲(chǔ)器元件，關(guān)系Vcell≥Vth_erase必須成立。根據(jù)關(guān)系Vcell＝Rcell×Imos，應(yīng)當(dāng)理解，為了實(shí)現(xiàn)擦除操作，必須滿足關(guān)系Rcell≥Vth_erase/Imos。
附帶地，還應(yīng)當(dāng)理解，當(dāng)電流Imos可以被認(rèn)為恒定時(shí)，電阻Rcell需要高于由擦除電壓閾值確定的某個(gè)值，并且當(dāng)電壓Vin是高電壓時(shí)，擦除未必成功。
非飽和區(qū)中的操作另一方面，當(dāng)MOS晶體管在由圖9B中的符號B所指示的非飽和區(qū)中工作時(shí)，施加到存儲(chǔ)器元件和MOS晶體管的電壓被定義為各自的電阻分壓。對于施加到存儲(chǔ)器元件上的擦除分壓，關(guān)系Vcell＝Rcell/(Rcell+Rmos)×Vin成立。如上所述，為了擦除存儲(chǔ)器元件，必須使關(guān)系Vcell≥Vth_erase成立。根據(jù)關(guān)系Vcell＝Rcell/(Rcell+Rmos)×Vin，應(yīng)當(dāng)理解，為了實(shí)現(xiàn)擦除操作，關(guān)系Rcell≥Vth_erase/Vin×(Rcell+Rmos)，即關(guān)系Rcell≥Vth_erase/Imos必須滿足。
圖9C示出了當(dāng)寫之后的存儲(chǔ)器元件的電阻值是0.631kΩ、1kΩ、1.585kΩ、2.512kΩ、3.981kΩ、6.31kΩ、10kΩ、15.85kΩ、以及25.12kΩ時(shí)電壓Verase與電壓Vcell之間的關(guān)系。附帶地，圖9C中的符號A表示MOS晶體管的飽和區(qū)，而圖9C中的符號B表示MOS晶體管的非飽和區(qū)。
從圖9C中應(yīng)當(dāng)理解，當(dāng)施加了預(yù)定電壓Vin時(shí)，寫之后的存儲(chǔ)器元件的電阻值越高，電壓Vcell就越高。
電壓Vin被施加到MOS晶體管的一個(gè)端子上的情況如圖10A所示，當(dāng)電壓Vin被施加到MOS晶體管的一個(gè)端子上，并且地電勢GND被施加到存儲(chǔ)器元件的一個(gè)端子上時(shí)，擦除操作時(shí)的MOS晶體管的源極電壓是電壓Vcell，使得對于MOS晶體管的有效柵極電壓Vgs，關(guān)系Vgs＝Vword-Vcell成立。然而，當(dāng)電壓Vcell增加且有效柵極電壓Vgs接近閾值電壓Vth_mos時(shí)，等于或高于(Vin-Vth_mos)的電壓可以不被施加到MOS晶體管上。也就是說，當(dāng)電壓Vcell增加時(shí)，有效柵極電壓Vgs變得相對低。當(dāng)有效柵極電壓Vgs接近閾值電壓Vth_mos時(shí)，MOS晶體管進(jìn)入截止?fàn)顟B(tài)，使得沒有電流流過存儲(chǔ)器元件并且沒有電壓被施加到存儲(chǔ)器元件上。因而，當(dāng)電壓Vin被施加到MOS晶體管的一個(gè)端子上時(shí)，不僅需要考慮上述MOS晶體管在飽和區(qū)或非飽和區(qū)工作的情況，而且需要考慮當(dāng)電壓Vcell增加且有效柵極電壓Vgs接近閾值電壓Vth_mos時(shí)沒有電壓被施加到存儲(chǔ)器元件上的事實(shí)。
附帶地，用圖10A中示出的存儲(chǔ)器單元的配置，柵極電壓Vword是Vcell到柵極的電壓，因而柵極電壓Vword取決于電壓Vcell。有效柵極電壓Vgs和電流Imos具有如圖10B所示的關(guān)系。
圖10C示出了當(dāng)寫之后的存儲(chǔ)器元件的電阻值是0.631kΩ、1kΩ、1.585kΩ、2.512kΩ、3.981kΩ、6.31kΩ、10kΩ、15.85kΩ、25.12kΩ、39.81kΩ、63.1kΩ以及100kΩ時(shí)電壓Verase與電壓Vcell之間的關(guān)系。附帶地，圖10C中的符號A表示上述MOS晶體管的飽和區(qū)。圖10C中的符號B表示上述MOS晶體管的非飽和區(qū)。圖10C中的符號C表示當(dāng)有效柵極電壓Vgs接近電壓Vth時(shí)電壓Vcell的最大值被限制到Vin-Vth_mos的區(qū)域。
從圖10C中應(yīng)當(dāng)理解，當(dāng)施加了預(yù)定電壓Vin時(shí)，寫之后的存儲(chǔ)器元件的電阻值越高，電壓Vcell就越高。
如上所述，應(yīng)當(dāng)理解，在把預(yù)定電壓Vin施加到存儲(chǔ)器元件的一個(gè)端子上的情況和把預(yù)定電壓Vin施加到MOS晶體管的一個(gè)端子上的情況中，寫之后的存儲(chǔ)器元件的電阻值越高，電壓Vcell就越高。
因而可以說，在電流Icell被限制到電流Imos的前提下，寫之后的存儲(chǔ)器元件的電阻值需要是Vth_erase/Imos或更高，以在擦除操作時(shí)施加等于或高于擦除電壓閾值Vth_erase的電壓Vcell。
下面將對這種方法進(jìn)行描述，該方法用于把寫之后的存儲(chǔ)器元件的電阻值控制為足夠高的值，使得可以安全地執(zhí)行擦除操作。
(用于對寫之后的存儲(chǔ)器元件的電阻值進(jìn)行控制的第一種方法)圖11是幫助解釋用于對寫之后的存儲(chǔ)器元件的電阻值進(jìn)行控制的寫電阻控制電路的實(shí)例的示意圖。在圖11示出的寫電阻控制電路中，如圖4到7所示的存儲(chǔ)器單元陣列30的位線和源線經(jīng)由列開關(guān)SW連接到輸入-輸出控制電路(I/O控制電路)31，并且存儲(chǔ)器陣列的字線連接到作為字線電壓控制電路的行譯碼器32。行譯碼器32與字線電壓設(shè)置電路33相連接。施加到字線的電壓可以由字線電壓設(shè)置電路進(jìn)行控制。
如上所述形成的寫電阻控制電路用來對連接到存儲(chǔ)器單元中的MOS晶體管柵極的字線電壓進(jìn)行限制，即，用來設(shè)置施加到字線上的電壓的上限值，并且因而對流過存儲(chǔ)器元件的電流量進(jìn)行限制，由此，寫之后的存儲(chǔ)器元件的電阻值可以被設(shè)置為足夠高的值，以安全地執(zhí)行擦除操作。
附帶地，可以由存儲(chǔ)裝置的用戶從該裝置外部任意地對施加到字線的電壓的上限值進(jìn)行控制，或者可以在該裝置內(nèi)提供一個(gè)用于控制施加到字線的電壓的電路。
(用于對寫之后的存儲(chǔ)器元件的電阻值進(jìn)行控制的第二種方法)圖12是幫助解釋用于對寫之后的存儲(chǔ)器元件的電阻值進(jìn)行控制的寫電阻控制電路的另一實(shí)例的示意圖。與上述的寫電阻控制電路的實(shí)例中的一樣，在圖12中示出的寫電阻控制電路中，如圖4到7所示的存儲(chǔ)器單元陣列30的位線和源線經(jīng)由列開關(guān)SW連接到I/O控制電路31，并且存儲(chǔ)器陣列的字線連接到作為字線電壓控制電路的行譯碼器32。在這種情況中，列開關(guān)與電流限制電路34相連接。流過位線或源線的電流可以由電流限制電路進(jìn)行控制。
如上所述形成的寫電阻控制電路用來對流過位線或源線的電流進(jìn)行限制，即，用來在寫存儲(chǔ)器元件的時(shí)候?qū)α鲃?dòng)的電流量的上限值進(jìn)行控制，由此在寫之后的存儲(chǔ)器元件的電阻值可以被設(shè)置為足夠高的值，以安全地執(zhí)行擦除操作。
附帶地，用于對寫之后的存儲(chǔ)器元件的電阻值進(jìn)行控制的第二種方法當(dāng)然可以與用于對寫之后的存儲(chǔ)器元件的電阻值進(jìn)行控制的第一種方法聯(lián)合使用。
(用于對寫之后的存儲(chǔ)器元件的電阻值進(jìn)行控制的第三種方法)已知，一旦在存儲(chǔ)器元件被寫之后，存儲(chǔ)器元件因而被設(shè)置在導(dǎo)電狀態(tài)，即使在用具有低于第一次寫的電流值的電流執(zhí)行重寫時(shí)，存儲(chǔ)器元件的電阻值也不變高，反之，在用具有高于第一次寫的電流值的電流執(zhí)行重寫時(shí)，存儲(chǔ)器元件的電阻值變低(例如，見日本專利申請No.2005-199799)。
因此，在首先設(shè)置了高于目標(biāo)設(shè)置值的寫電阻值之后，通過重復(fù)寫操作，當(dāng)在上述用于對寫之后的存儲(chǔ)器元件的電阻值進(jìn)行控制的第一種方法中時(shí)，逐漸增加在寫電阻控制電路中施加到字線的電壓的上限值，或者當(dāng)在上述用于對寫之后的存儲(chǔ)器元件的電阻值進(jìn)行控制的第二種方法中時(shí)，逐漸增加在電流限制電路中允許的電流量的最大值，就可以把寫之后的存儲(chǔ)器元件的電阻值設(shè)置為足夠高的值，以安全地執(zhí)行擦除操作。
下面將參考圖13對具體的順序進(jìn)行描述。附帶地，Rcell表示存儲(chǔ)器元件的電阻值，Rinit表示在初始寫之后的存儲(chǔ)器元件的電阻值，而Rtarget表示目標(biāo)設(shè)置值(使擦除操作能夠安全地執(zhí)行的電阻值)。
在具體的順序中，首先執(zhí)行初始寫(見圖13的(a))。附帶地，可以不執(zhí)行稍后要被描述的初始重寫，除非電阻值Rinit等于或高于下限電阻值，下限電阻值作為允許擦除操作的電阻值的下限。因此，需要執(zhí)行初始寫以便在寫之后的存儲(chǔ)器元件具有等于或高于下限電阻值的電阻。
接著，執(zhí)行讀，以測量初始寫之后的存儲(chǔ)器元件的電阻值(見圖13中的(b))。把電阻值Rcell與電阻值Rinit進(jìn)行比較(圖13中的(c))。當(dāng)滿足關(guān)系Rcell＞Rinit時(shí)，執(zhí)行作為下一步驟的寫(見圖13中的(d))。另一方面，當(dāng)不滿足關(guān)系Rcell＞Rinit時(shí)，則執(zhí)行擦除操作(見圖13中的(e))。然后執(zhí)行初始重寫。
接著，執(zhí)行讀，由此滿足關(guān)系Rcell＞Rinit，并且測量被寫的存儲(chǔ)器元件的電阻值(見圖13中的(f))。把電阻值Rcell與目標(biāo)設(shè)置值Rtarget進(jìn)行比較(見圖13中的(g))。當(dāng)滿足關(guān)系Rcell＝Rtarget時(shí)，寫過程結(jié)束。另一方面，當(dāng)不滿足關(guān)系Rcell＝Rtarget時(shí)，改變寫條件(例如，改變寫電阻控制電路中施加到字線上的電壓的上限值，或者改變電流限制電路中允許的電流量的最大值)(見圖13中的(h))。此后，重復(fù)寫、讀、以及比較的順序。
如上所述的順序可以把寫之后的存儲(chǔ)器元件的電阻值設(shè)置到足夠高的值，以安全地執(zhí)行擦除操作。
(用于對寫之后的存儲(chǔ)器元件的電阻值進(jìn)行控制的第四種方法)圖14是幫助解釋用于在寫之后對存儲(chǔ)器元件的電阻值進(jìn)行控制的寫電阻控制電路的又一實(shí)例的示意圖。與上述的寫電阻控制電路的實(shí)例和寫電阻控制電路的另一個(gè)實(shí)例中的一樣，在圖14中示出的寫電阻控制電路中，如圖4到7所示的存儲(chǔ)器單元陣列30的位線和源線經(jīng)由列開關(guān)SW連接到I/O控制電路31，并且存儲(chǔ)器陣列的字線連接到作為字線電壓控制電路的行譯碼器32。在這種情況中，列開關(guān)和行譯碼器分別同位線與源線脈沖驅(qū)動(dòng)電路36和字線脈沖驅(qū)動(dòng)電路35相連接。施加到字線與位線或源線上的脈沖信號可以由脈沖驅(qū)動(dòng)電路進(jìn)行控制。
如上所述形成的寫電阻控制電路被用來設(shè)置用于激活字線與位線或源線的寫脈沖的寬度的上限值，也就是說，用來對流入存儲(chǔ)器元件中的總電流量進(jìn)行限制，由此可以把寫之后的存儲(chǔ)器元件的電阻值設(shè)置成足夠高的值，來安全地執(zhí)行擦除操作。
在應(yīng)用了本發(fā)明的存儲(chǔ)裝置中，寫之后的存儲(chǔ)器元件的電阻值通過如上所述的控制方法進(jìn)行控制，并且使寫之后的存儲(chǔ)器元件的電阻值是高電阻值，以便在擦除操作時(shí)把等于或高于擦除電壓閾值的電壓施加到存儲(chǔ)器元件上。因此可以安全地執(zhí)行擦除。
本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，依賴于設(shè)計(jì)需求和其他因素，各種改進(jìn)、組合、子組合以及替換可以出現(xiàn)，只要它們在附加的權(quán)利要求或其等價(jià)物的范圍內(nèi)。
相關(guān)申請的交叉引用本發(fā)明包含與2005年9月12日在日本專利局提交的日本專利申請JP2005-263513有關(guān)的主題，在此通過參考并入其全部內(nèi)容。
權(quán)利要求
1.一種存儲(chǔ)裝置，包括具有存儲(chǔ)元件和與所述存儲(chǔ)元件串聯(lián)連接的電路元件的存儲(chǔ)器單元，所述存儲(chǔ)元件具有這樣的特性，通過被供給等于或高于第一閾值電壓的電壓而從高電阻值狀態(tài)改變到低電阻值狀態(tài)，并且通過被供給等于或高于第二閾值電壓的電壓而從低電阻值狀態(tài)改變到高電阻值狀態(tài)，所述第二閾值電壓與所述第一閾值電壓極性不同，其中，令R為寫之后的所述存儲(chǔ)元件的電阻值，V為所述第二閾值電壓，并且I為在擦除時(shí)可以通過所述存儲(chǔ)元件的電流，R≥V/I。
2.如權(quán)利要求1所述的存儲(chǔ)裝置，其中所述電路元件是單極型晶體管；以及在擦除時(shí)可以通過所述存儲(chǔ)元件的電流是所述單極型晶體管的飽和電流。
3.如權(quán)利要求1所述的存儲(chǔ)裝置，其中所述電路元件是單極型晶體管；以及在擦除時(shí)可以通過所述存儲(chǔ)元件的電流是在所述第二閾值電壓被施加到所述存儲(chǔ)元件上時(shí)所述單極型晶體管的漏極電流的最大值。
4.一種存儲(chǔ)裝置，包括多個(gè)存儲(chǔ)器單元，每個(gè)存儲(chǔ)器單元具有通過在第一電極層與第二電極層之間插入存儲(chǔ)層而形成的存儲(chǔ)元件和與所述存儲(chǔ)元件串聯(lián)連接的電路元件，所述存儲(chǔ)元件具有這樣的特性，通過在第一電極層與第二電極層之間被供給等于或高于第一閾值電壓的電壓而從高電阻值狀態(tài)改變到低電阻值狀態(tài)，并且通過被供給等于或高于第二閾值電壓的電壓而從低電阻值狀態(tài)改變到高電阻值狀態(tài)，所述第二閾值電壓與所述第一閾值電壓極性不同，其中，令R為寫之后的所述存儲(chǔ)元件的電阻值，V為所述第二閾值電壓，并且I為在擦除時(shí)可以通過所述存儲(chǔ)元件的電流，R≥V/I。
5.如權(quán)利要求4所述的存儲(chǔ)裝置，其中所述電路元件是單極型晶體管；以及在擦除時(shí)可以通過所述存儲(chǔ)元件的電流是所述單極型晶體管的飽和電流。
6.如權(quán)利要求4所述的存儲(chǔ)裝置，其中所述電路元件是單極型晶體管；以及在擦除時(shí)可以通過所述存儲(chǔ)元件的電流是在所述第二閾值電壓被施加到所述存儲(chǔ)元件上時(shí)所述單極型晶體管的漏極電流的最大值。
7.如權(quán)利要求4所述的存儲(chǔ)裝置，其中所述存儲(chǔ)器單元的至少一個(gè)電極層由共用電極層形成。
8.一種半導(dǎo)體裝置，包括包括存儲(chǔ)器單元的存儲(chǔ)裝置，所述存儲(chǔ)器單元具有存儲(chǔ)元件和與所述存儲(chǔ)元件串聯(lián)連接的電路元件，所述存儲(chǔ)元件具有這樣的特性，通過被供給等于或高于第一閾值電壓的電壓而從高電阻值狀態(tài)改變到低電阻值狀態(tài)，并且通過被供給等于或高于第二閾值電壓的電壓而從低電阻值狀態(tài)改變到高電阻值狀態(tài)，所述第二閾值電壓與所述第一閾值電壓極性不同；以及寫控制電路，令R為寫之后的所述存儲(chǔ)元件的電阻值，V為所述第二閾值電壓，并且I為在擦除時(shí)可以通過所述存儲(chǔ)元件的電流，所述寫控制電路用于使R≥V/I。
9.如權(quán)利要求8所述的半導(dǎo)體裝置，其中所述寫控制電路由用于對字線電壓進(jìn)行限制的字線電壓設(shè)置電路所形成。
10.如權(quán)利要求8所述的半導(dǎo)體裝置，其中所述寫控制電路由用于對流過位線或源線之一的電流進(jìn)行限制的電流限制電路所形成。
11.如權(quán)利要求8所述的半導(dǎo)體裝置，其中所述寫控制電路是用于對施加到字線和位線或源線之一上的脈沖信號的脈沖寬度進(jìn)行限制的脈沖驅(qū)動(dòng)電路。
12.一種半導(dǎo)體裝置，包括包括多個(gè)存儲(chǔ)器單元的存儲(chǔ)裝置，每個(gè)存儲(chǔ)器單元具有通過在第一電極層與第二電極層之間插入存儲(chǔ)層而形成的存儲(chǔ)元件和與所述存儲(chǔ)元件串聯(lián)連接的電路元件，所述存儲(chǔ)元件具有這樣的特性，通過在第一電極層與第二電極層之間被供給等于或高于第一閾值電壓的電壓而從高電阻值狀態(tài)改變到低電阻值狀態(tài)，并且通過被供給等于或高于第二閾值電壓的電壓而從低電阻值狀態(tài)改變到高電阻值狀態(tài)，所述第二閾值電壓與所述第一閾值電壓極性不同；以及寫控制裝置，令R為寫之后的所述存儲(chǔ)元件的電阻值，V為所述第二閾值電壓，并且I為在擦除時(shí)可以通過所述存儲(chǔ)元件的電流，所述寫控制電路用于使R≥V/I。
13.如權(quán)利要求12所述的半導(dǎo)體裝置，其中所述寫控制電路由用于對字線電壓進(jìn)行限制的字線電壓設(shè)置電路所形成。
14.如權(quán)利要求12所述的半導(dǎo)體裝置，其中所述寫控制電路由用于對流過位線或源線之一的電流進(jìn)行限制的電流限制電路所形成。
15.如權(quán)利要求12所述的半導(dǎo)體裝置，其中所述寫控制電路是用于對施加到字線和位線或源線之一上的脈沖信號的脈沖寬度進(jìn)行限制的脈沖驅(qū)動(dòng)電路。
16.如權(quán)利要求12所述的半導(dǎo)體裝置，其中所述存儲(chǔ)器單元的至少一個(gè)電極層由共用電極層形成。
全文摘要
存儲(chǔ)裝置包括存儲(chǔ)器單元，存儲(chǔ)器單元具有存儲(chǔ)元件和與所述存儲(chǔ)元件串聯(lián)連接的電路元件，所述存儲(chǔ)元件具有這樣的特性，通過被供給等于或高于第一閾值電壓的電壓而從高電阻值狀態(tài)改變到低電阻值狀態(tài)，并且通過被供給等于或高于第二閾值電壓的電壓而從低電阻值狀態(tài)改變到高電阻值狀態(tài)，所述第二閾值電壓與所述第一閾值電壓極性不同，其中，令R為寫之后的所述存儲(chǔ)元件的電阻值，V為所述第二閾值電壓，并且I為在擦除時(shí)可以通過所述存儲(chǔ)元件的電流，R≥V/I。
文檔編號G11C11/00GK1983443SQ20061006391
公開日2007年6月20日 申請日期2006年9月12日 優(yōu)先權(quán)日2005年9月12日
發(fā)明者中島智惠子, 八野英生, 長尾一, 岡崎信道 申請人:索尼株式會(huì)社