專利名稱：一種陷阱電荷俘獲型的快閃存儲(chǔ)器陣列結(jié)構(gòu)及其操作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于非揮發(fā)存儲(chǔ)器技術(shù)，尤其涉及到SONOS(硅—氧化層—氮化層—氧化層—硅)型快閃存儲(chǔ)器中的陣列架構(gòu)以及編程、擦除和讀取操作的一種陷阱電荷俘獲的快閃存儲(chǔ)器陣列結(jié)構(gòu)及其操作方法。
背景技術(shù)：
快閃存儲(chǔ)器具有存儲(chǔ)數(shù)據(jù)掉電后仍然不會(huì)丟失的特點(diǎn)，特別適用于移動(dòng)通訊和計(jì)算機(jī)存儲(chǔ)部件等領(lǐng)域。有些快閃存儲(chǔ)器還具有高密度存儲(chǔ)能力，適用于大容量移動(dòng)存儲(chǔ)介質(zhì)等方面的應(yīng)用。
傳統(tǒng)的快閃存儲(chǔ)器具有浮柵結(jié)構(gòu)，這種結(jié)構(gòu)包括一層隧穿氧化層，一層浮柵，一層浮柵與控制柵之間的介質(zhì)層，以及一層控制柵。這種浮柵結(jié)構(gòu)的快閃存儲(chǔ)器工藝較復(fù)雜；由于浮柵結(jié)構(gòu)的存在，不利于向小尺寸縮??；同時(shí)因?yàn)楦诺膶?dǎo)電性，存儲(chǔ)的電荷可以在浮柵中自由移動(dòng)，無(wú)法實(shí)現(xiàn)同一個(gè)單元中存儲(chǔ)多個(gè)位置的電荷，也不利于存儲(chǔ)器的可靠性。
SONOS型快閃存儲(chǔ)器具有硅—氧化層—氮化層—氧化層—硅結(jié)構(gòu)，包括一層隧穿氧化層，一層氮化硅層和一層阻擋氧化層。SONOS型快閃存儲(chǔ)器采用量子隧穿效應(yīng)或者熱載流子注入效應(yīng)將電荷(電子或空穴)通過(guò)隧穿氧化層注入到氮化硅層，并被氮化硅層中的電荷陷阱俘獲，從而引起器件單元閾值電壓的改變，達(dá)到數(shù)據(jù)存儲(chǔ)的效果。
圖1是一種典型的SONOS存儲(chǔ)器單元截面以及編程方式示意圖。
圖1所示，典型的SONOS存儲(chǔ)器單元的結(jié)構(gòu)是在襯底101的兩端分別為源極101s和漏極101d，兩極之間由隧穿氧化層103層隔開(kāi)，在阻擋氧化層103層上面覆蓋氮化硅層105，其上依次為阻擋氧化層107和柵極101g。
編程時(shí)采用溝道熱電子注入，當(dāng)器件單元的漏極101d和柵極101g加上正的高電壓，源極101s和襯底101接地時(shí)，產(chǎn)生的溝道熱電子將會(huì)注入到漏極101d附近的氮化硅層105當(dāng)中，使整個(gè)存儲(chǔ)器單元的閾值電壓升高。
圖2是一種SONOS中的擦除方式示意圖。
圖2所示器件單元的結(jié)構(gòu)和圖1所示相同，在襯底201的兩端分別為源極201s和漏極201d，兩極之間由隧穿氧化層203層隔開(kāi)，在阻擋氧化層203層上面覆蓋氮化硅層205，其上依次為阻擋氧化層207和柵極201g。
擦除時(shí)采用漏端帶帶隧穿熱空穴注入，當(dāng)器件單元的漏極201d加上正的高電壓，柵極201g加上負(fù)的高電壓，襯底201接地時(shí)，帶帶隧穿產(chǎn)生的熱空穴將會(huì)注入到漏極201d附近的氮化硅層205當(dāng)中，中和掉存貯在里面的電子，使整個(gè)存儲(chǔ)單元的閾值電壓下降。
根據(jù)以上所述的編程擦除方式，目前已經(jīng)提出了如圖3a以及圖3b所示的一種NROM結(jié)構(gòu)SONOS型快閃存儲(chǔ)器。這種存儲(chǔ)器基于傳統(tǒng)的NOR架構(gòu)，實(shí)現(xiàn)了一個(gè)單元內(nèi)2位的編程，適用于中高密度的存儲(chǔ)應(yīng)用。NROM結(jié)構(gòu)采用源漏埋層注入實(shí)現(xiàn)位線(BL)301，并在位線(BL)301上面與其形成“井”字分布的字線(WL)303。該NROM結(jié)構(gòu)存儲(chǔ)器的編程操作采用溝道熱電子注入方式向存儲(chǔ)單元的漏端或源端注入電子；擦除操作采用帶帶隧穿熱空穴注入方式向存儲(chǔ)單元的漏端或源端注入空穴，中和編程操作時(shí)注入的電子；而讀取操作則采用和編程操作相反的方向讀取存儲(chǔ)單元編程操作所存儲(chǔ)的信息，其實(shí)現(xiàn)方式為從源端加讀取電壓訪問(wèn)漏端編程時(shí)存儲(chǔ)的信息，從漏端加讀取電壓訪問(wèn)源端編程時(shí)存儲(chǔ)的信息。所述結(jié)構(gòu)通過(guò)上述編程、擦除和方向讀取操作方式，可以提高單元的閾值電壓窗口及讀取速度，同時(shí)，還可以在一個(gè)存儲(chǔ)單元的漏端和源端同時(shí)存儲(chǔ)兩位信息，從而提高存儲(chǔ)器的存儲(chǔ)密度。然而，由于采用源漏埋層實(shí)現(xiàn)位線(BL)301走線，位線電阻較大，不適于大容量存儲(chǔ)，也不利于器件單元的按比例縮小。另外兩位電子的存儲(chǔ)會(huì)相互影響，也限制了存儲(chǔ)器單元的進(jìn)一步縮小。
圖4是一種已有的基于NAND串行架構(gòu)的SONOS快閃存儲(chǔ)器。一系列SONOS存儲(chǔ)單元串接在一起，通過(guò)一個(gè)漏端選擇管分別連接到多條位線401上。存儲(chǔ)單元的源端通過(guò)一個(gè)源端選擇管連接到一條公用源線(SL)403上。存儲(chǔ)單元的柵極則通過(guò)多一系列晶硅走線連接在一起，形成字線(WL)405。所述NAND結(jié)構(gòu)存儲(chǔ)器具有NAND架構(gòu)的高容量存儲(chǔ)器能力，并采用FN隧穿機(jī)制進(jìn)行編程和擦除操作。但是由于采用公用源線結(jié)構(gòu)，不能進(jìn)行源端的選擇性編程，也無(wú)法實(shí)現(xiàn)每個(gè)單元的雙位存儲(chǔ)。

發(fā)明內(nèi)容
本發(fā)明的目的在于提出一種陷阱電荷俘獲的快閃存儲(chǔ)器陣列結(jié)構(gòu)及其操作方法。
通過(guò)這種架構(gòu)和操作方法，能夠使用很小的單元面積實(shí)現(xiàn)每個(gè)單元的1位存儲(chǔ)、2位存儲(chǔ)以及多電平(Multi-Level)存儲(chǔ)，并且能夠進(jìn)行正反向編程擦除與讀取，具有大容量數(shù)據(jù)存儲(chǔ)能力以及靈活的操作方式。另外，這種SONOS存儲(chǔ)器架構(gòu)及操作方法，還有利于器件的等比例縮小。
所述陷阱電荷俘獲的快閃存儲(chǔ)器陣列結(jié)構(gòu)，其特征在于，它是一個(gè)在襯底上布置形成的二維的串行存儲(chǔ)器陣列結(jié)構(gòu)，其中位于所述襯底第一方向上具有多個(gè)重復(fù)排列的串行結(jié)構(gòu)，并采用同方向重復(fù)排列的淺槽隔離結(jié)構(gòu)(STI)進(jìn)行隔離；該串行結(jié)構(gòu)包含一個(gè)第一選擇晶體管、多個(gè)存儲(chǔ)單元及一個(gè)第二選擇晶體管，所述晶體管及存儲(chǔ)單元串行連接；在第二方向有多行重復(fù)并行排列的字線，并和所述存儲(chǔ)單元的柵極相連接；在同一方向上還有第一選擇線，并行位于所述多行字線的第一端，并和所述第一選擇晶體管的柵極相連接；以及第二選擇線，并行位于所述多行字線的第二端，并和所述第二選擇晶體管的柵極相連接；在第一方向還有多行位線依次并行排列，和所述串行結(jié)構(gòu)并行排列并和所述字線、第一選擇線及第二選擇線交叉排列，所述第一選擇晶體管的漏極和第一位線相連接，而所述第二選擇晶體管的源極和所述第一位線相鄰的下一根第二位線相連接；所述的第一及第二選擇晶體管為金屬—氧化層—半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)。所述多個(gè)串行連接的存儲(chǔ)單元為硅—氧化層—氮化硅—氧化層—硅型SONOS存儲(chǔ)器，其個(gè)數(shù)在2個(gè)至32個(gè)之間，它包含一位于硅襯底中的溝道區(qū)，位于溝道區(qū)之上的由一隧穿氧化層、一氮化硅層、一阻擋氧化層及一多晶硅柵極層依次排列形成的柵結(jié)構(gòu)，以及位于柵結(jié)構(gòu)兩端的源極區(qū)和漏極區(qū)。所述存儲(chǔ)單元還可以是和SONOS存儲(chǔ)器具有類似操作機(jī)理的其他陷阱電荷俘獲型存儲(chǔ)器，此類存儲(chǔ)器采用富含電荷陷阱的HfO2等高K材料取代SONOS存儲(chǔ)器中的氮化硅材料作為電荷俘獲層。所述存儲(chǔ)單元同時(shí)還可以是納米晶存儲(chǔ)器，此類存儲(chǔ)器采用具有量子點(diǎn)的納米晶材料取代SONOS存儲(chǔ)器中的氮化硅材料作為電荷存儲(chǔ)媒介。
所述陷阱電荷俘獲的非揮發(fā)存儲(chǔ)器陣列結(jié)構(gòu)的操作方法對(duì)于所述SONOS快閃存儲(chǔ)器，其擦除方法采用F-N隧穿注入方式。也就是說(shuō)襯底接地，并在所述一個(gè)或多個(gè)選中字線施加一正的擦除電壓；同時(shí)在位線施加接地電壓；在第一選擇線及第二選擇線施加一正的擦除傳輸電壓。這種情況下，整個(gè)選中區(qū)塊內(nèi)的存儲(chǔ)器單元的氮化硅層中的電荷陷阱俘獲中心將俘獲被注入電子，從而改變選中存儲(chǔ)單元的閾值電壓，并且電子在溝道中的分布是均勻的。
對(duì)于所述SONOS快閃存儲(chǔ)器，編程采用帶帶隧穿熱空穴注入方式。即襯底接地，在選中單元的字線施加一個(gè)負(fù)的編程電壓；同時(shí)，在位線中連接到一個(gè)或多個(gè)選中單元的一個(gè)或多個(gè)選中第二位線施加一個(gè)正的編程電壓；第一選擇線接地，第二選擇線施加一正的編程傳輸電壓；在多行字線中位于選中字線和第二選擇線之間的字線施加一正的編程傳輸電壓；在多行字線中位于選中字線和第一選擇線之間的字線施加接地電壓；在多行位線中未選中位線施加接地電壓。這種情況下，被選中的存儲(chǔ)器單元源端附近的氮化硅層中的電荷陷阱俘獲中心將俘獲被注入空穴，中和掉擦除操作時(shí)注入的部分電子。
在對(duì)所述SONOS快閃存儲(chǔ)器進(jìn)行讀取操作時(shí)，襯底接地，選中字線施加一讀取電壓；同時(shí)選中第一位線施加一個(gè)正的讀取電壓，選中的第二位線施加接地電壓；第一選擇線和第二選擇線分別施加一個(gè)正的讀取傳輸電壓；在未選中字線也施加一個(gè)正的讀取傳輸電壓；其余未選中位線浮空。讀取的電流將從第一位線中檢測(cè)到。
所述的SONOS快閃存儲(chǔ)器架構(gòu)可以進(jìn)行雙位的操作，即每一個(gè)存儲(chǔ)單元存儲(chǔ)兩位信息。兩位信息分別存儲(chǔ)在存儲(chǔ)單元的源極和漏極附近的存儲(chǔ)媒介當(dāng)中。同一位操作時(shí)相同，當(dāng)所述SONOS快閃存儲(chǔ)器雙位操作時(shí)，擦除也采用F-N隧穿注入電子的方式，使整個(gè)選中區(qū)塊內(nèi)的存儲(chǔ)單元的閾值電壓升高。
所述SONOS快閃存儲(chǔ)器進(jìn)行雙位操作時(shí)，對(duì)第一位信息編程時(shí)采用帶帶隧穿熱空穴注入方式。即襯底接地，在選中單元的字線施加一個(gè)負(fù)的編程電壓；同時(shí)，在位線中連接到一個(gè)或多個(gè)選中單元的一個(gè)或多個(gè)選中第二位線施加一個(gè)正的編程電壓；第一選擇線接地，第二選擇線施加一正的編程傳輸電壓；在多行字線中位于選中字線和第二選擇線之間的字線施加一正的編程傳輸電壓；在多行字線中位于選中字線和第一選擇線之間的字線施加接地電壓；在多行位線中未選中位線施加接地電壓。這種情況下，被選中的存儲(chǔ)器單元源端附近的氮化硅層中的電荷陷阱俘獲中心將俘獲被注入空穴，中和掉擦除操作時(shí)注入的部分電子，從而實(shí)現(xiàn)第一位編程。
所述SONOS快閃存儲(chǔ)器進(jìn)行雙位操作時(shí)，對(duì)第一位信息進(jìn)行讀取操作時(shí)，襯底接地，選中字線施加一讀取電壓；同時(shí)選中第一位線施加一個(gè)正的讀取電壓，選中的第二位線施加接地電壓；第一選擇線和第二選擇線分別施加一個(gè)正的讀取傳輸電壓；在未選中字線也施加一個(gè)正的讀取傳輸電壓；其余未選中位線浮空。讀取的電流將從第一位線中檢測(cè)到。
所述SONOS快閃存儲(chǔ)器進(jìn)行雙位操作時(shí)，對(duì)第二位信息編程時(shí)也采用帶帶隧穿熱空穴注入方式。即襯底接地，在選中單元的字線施加一個(gè)負(fù)的編程電壓；同時(shí)，在位線中連接到一個(gè)或多個(gè)選中單元的一個(gè)或多個(gè)選中第一位線施加一個(gè)正的編程電壓；第二選擇線接地，第一選擇線施加一正的編程傳輸電壓；在多行字線中位于選中字線和第一選擇線之間的字線施加一正的編程傳輸電壓；在多行字線中位于選中字線和第二選擇線之間的字線施加接地電壓；在多行位線中未選中位線施加接地電壓。這種情況下，被選中的存儲(chǔ)器單元漏端附近的氮化硅層中的電荷陷阱俘獲中心將俘獲被注入空穴，中和掉擦除操作時(shí)注入的部分電子，從而實(shí)現(xiàn)第二位編程。
所述SONOS快閃存儲(chǔ)器進(jìn)行雙位操作時(shí)，對(duì)第二位信息進(jìn)行讀取操作時(shí)，襯底接地，選中字線施加一讀取電壓；同時(shí)選中第二位線施加一個(gè)正的讀取電壓，選中的第一位線施加接地電壓；第一選擇線和第二選擇線分別施加一個(gè)正的讀取傳輸電壓；在未選中字線也施加一個(gè)正的讀取傳輸電壓；其余未選中位線浮空。讀取的電流將從第二位線中檢測(cè)到。
所述SONOS快閃存儲(chǔ)器進(jìn)行雙位操作時(shí)，由于采用的是帶帶隧穿熱空穴注入進(jìn)行編程，與溝道熱電子注入相比，空穴分布更加靠近源結(jié)或者漏結(jié)，并且分布較窄，源極和漏極注入的空穴不易相互影響，有利于兩位存儲(chǔ)中可靠性的提高和存儲(chǔ)器件的進(jìn)一步縮小。
本發(fā)明的有益效果是采用SONOS結(jié)構(gòu)的快閃存儲(chǔ)器，并采用所述編程、擦除以及讀取方式，具有NROM存儲(chǔ)器兩位編程和正反向操作的靈活性，也具有NAND架構(gòu)存儲(chǔ)器的大容量存儲(chǔ)能力。還可以實(shí)現(xiàn)多電平操作，進(jìn)一步提高存儲(chǔ)器的容量。另外，采用上述SONOS快閃存儲(chǔ)器架構(gòu)，還具有陣列面積小，集成度高等特點(diǎn)，陣列對(duì)稱的布局架構(gòu)有利于改善雙位操作中兩個(gè)存儲(chǔ)信息的一致性，提高存儲(chǔ)器的可靠性，并且適用于將來(lái)存儲(chǔ)器進(jìn)一步縮小發(fā)展的需要。


圖1，SONOS快閃存儲(chǔ)器結(jié)構(gòu)示意以及CHE編程機(jī)制；圖2，SONOS快閃存儲(chǔ)器BBHH擦除機(jī)制示意；圖3a，一種NROM結(jié)構(gòu)的SONOS快閃存儲(chǔ)器架構(gòu)示意圖；圖3b，NROM結(jié)構(gòu)的雙位操作示意圖；圖4，一種基于NAND架構(gòu)的SONOS快閃存儲(chǔ)器陣列結(jié)構(gòu)示意圖；圖5，本發(fā)明提出的SONOS快閃存儲(chǔ)器陣列結(jié)構(gòu)示意圖；圖6a，本發(fā)明提出的SONOS快閃存儲(chǔ)器陣列沿位線方向剖面結(jié)構(gòu)示意圖；圖6b，本發(fā)明提出的以高K材料或者納米晶材料為存儲(chǔ)介質(zhì)的快閃存儲(chǔ)器陣列沿位線方向剖面結(jié)構(gòu)示意圖；圖7a，本發(fā)明提出的SONOS快閃存儲(chǔ)器陣列結(jié)構(gòu)擦除操作示意圖；圖7b，本發(fā)明提出的SONOS快閃存儲(chǔ)器擦除操作原理示意圖；圖8a，本發(fā)明提出的SONOS快閃存儲(chǔ)器陣列結(jié)構(gòu)編程操作示意圖；圖8b，本發(fā)明提出的SONOS快閃存儲(chǔ)器編程操作原理示意圖；圖8c，本發(fā)明提出的SONOS快閃存儲(chǔ)器單元編程操作時(shí)的機(jī)理示意圖；
圖9a，本發(fā)明提出的SONOS快閃存儲(chǔ)器陣列結(jié)構(gòu)讀取操作示意圖；圖9b，本發(fā)明提出的SONOS快閃存儲(chǔ)器讀取操作原理示意圖；圖9c，本發(fā)明提出的SONOS快閃存儲(chǔ)器單元讀取操作時(shí)的機(jī)理示意圖；圖10a，本發(fā)明提出的快閃存儲(chǔ)器陣列雙位操作時(shí)，第一位信息的編程操作示意圖；圖10b，本發(fā)明提出的快閃存儲(chǔ)器陣列雙位操作時(shí)，第二位信息的編程操作示意圖；圖10c，本發(fā)明提出的快閃存儲(chǔ)器陣列雙位操作時(shí)，第一位信息的編程機(jī)理示意圖；圖10d，本發(fā)明提出的快閃存儲(chǔ)器陣列雙位操作時(shí)，第二位信息的編程機(jī)理示意圖；圖11a，本發(fā)明提出的快閃存儲(chǔ)器陣列雙位操作時(shí)，第一位信息的讀取操作示意圖；圖11b，本發(fā)明提出的快閃存儲(chǔ)器陣列雙位操作時(shí)，第二位信息的讀取操作示意圖。
具體實(shí)施例方式
本發(fā)明提出一種陷阱電荷俘獲的快閃存儲(chǔ)器陣列結(jié)構(gòu)及其操作方法。下面結(jié)合

本發(fā)明的具體實(shí)施方式
。
圖5所示的為本發(fā)明提出的適用于SONOS快閃存儲(chǔ)器的陣列結(jié)構(gòu)示意圖。其中m個(gè)SONOS快閃存儲(chǔ)器單元串連接在一起，形成SONOS單元串STi。每個(gè)單元串中單元的數(shù)量m不僅限于圖中所示的16個(gè)。一系列的SONOS單元串STi在行方向和列方向分別排列，形成存儲(chǔ)器陣列。每一個(gè)單元串還包含一個(gè)位線選擇管501D和一個(gè)源線選擇管501S。在行方向每一個(gè)SONOS單元的柵極共同連接到一條字線WLx上(WL0到WL15)，同時(shí)行方向上每一個(gè)位線選擇管的柵極共同連接到一條位線選擇線BSeL，每一個(gè)源線選擇管的柵極共同連接到一條接地選擇線GSeL。在列方向，每一個(gè)單元串STi的位線選擇管的漏極503共同連接到一條位線BLi，而單元串STi的源線選擇管的源極505共同連接到前一條位線BLi-1。列方向相鄰的兩個(gè)單元串相互反相連接，也就是說(shuō)兩個(gè)單元串的源線選擇管的源極連接在一起(或者位線選擇管的漏極連接在一起)。
圖6a所示的為本發(fā)明提出的快閃存儲(chǔ)器陣列結(jié)構(gòu)在位線方向的剖面結(jié)構(gòu)示意圖。所述的位線選擇晶體管602D和源線選擇管602S為金屬—氧化層—半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)。所述多個(gè)串行連接的存儲(chǔ)單元為硅—氧化層—氮化硅—氧化層—硅(silicon-oxide-nitride-oxide-silicon)型SONOS型存儲(chǔ)器，其個(gè)數(shù)在2個(gè)至32個(gè)之間，它包含一位于硅襯底中的溝道區(qū)601，位于溝道區(qū)之上的由一隧穿氧化層603、一氮化硅層605、一阻擋氧化層607及一多晶硅柵極609層依次排列形成的柵結(jié)構(gòu)，以及位于柵結(jié)構(gòu)兩端的源極區(qū)601s和漏極區(qū)601d。位線選擇管的漏極連接到金屬位線BL上，而源線選擇管的源極則通過(guò)另一層金屬連線連接到相鄰的一條金屬位線上(圖中未畫(huà)出)。
如圖6b所示，所述存儲(chǔ)單元還可以是和SONOS存儲(chǔ)器具有類似操作機(jī)理的其他陷阱電荷俘獲型存儲(chǔ)器，此類存儲(chǔ)器采用富含電荷陷阱的HfO2等高K材料取代SONOS存儲(chǔ)器中的氮化硅材料作為電荷俘獲層604。所述存儲(chǔ)單元同時(shí)還可以是納米晶存儲(chǔ)器(nano-crystal memory)，此類存儲(chǔ)器采用具有量子點(diǎn)(quantumdot)的納米晶材料取代SONOS存儲(chǔ)器中的氮化硅材料作為電荷存儲(chǔ)媒介。
圖7a是本發(fā)明提出陣列在擦除時(shí)各引線所加電壓示意圖。圖7b所示為本發(fā)明提出陣列在擦除時(shí)的結(jié)構(gòu)原理圖。對(duì)于被擦除的單元串，襯底接地，每條字線加擦除電壓VE1(例如12V)，每條位線選擇線加擦除傳輸電壓VEp(例如6V)，每條位線接地。在所述偏置條件下，單元串中所有SONOS存儲(chǔ)單元的氮化硅層中的電荷陷阱俘獲中心將通過(guò)FN隧穿效應(yīng)注入電子，使得存儲(chǔ)單元的開(kāi)啟電壓升高至VT1。
圖8a為本發(fā)明提出陣列在編程時(shí)所加電壓的示意圖。圖8b所示為本發(fā)明提出陣列在編程時(shí)的結(jié)構(gòu)原理圖。圖8c所示為本發(fā)明提出陣列單元在編程時(shí)的機(jī)理示意圖。對(duì)于要編程的SONOS存儲(chǔ)單元A，編程時(shí)整個(gè)襯底接地，其柵極連接的字線施加一個(gè)負(fù)的編程電壓VP1(例如-8V)，其所在單元串源線選擇管源極連接的位線，即前一列的位線施加一個(gè)正的編程電壓VP2(例如4V)，其余位線均接地。同時(shí)，從存儲(chǔ)單元A源極連接的存儲(chǔ)單元801開(kāi)始，到單元串的源線選擇管，其柵極所連接的字線以及接地選擇線均施加一個(gè)編程傳輸電壓VPp(例如8V)，使得電壓VP2能夠傳輸?shù)酱鎯?chǔ)單元A的源極；而從存儲(chǔ)單元A的漏極連接的存儲(chǔ)單元803開(kāi)始，到單元串的位線選擇管，其柵極所連接的字線以及位線選擇線均接地，以禁止電壓VP2傳輸?shù)酱鎯?chǔ)單元805的漏極。這種連接條件下，存儲(chǔ)單元A的柵極806被施加電壓VP1，源極804被施加電壓VP2，而漏極802浮空，選中單元A的源極區(qū)域?qū)a(chǎn)生帶帶隧穿熱空穴并注入到源極附近氮化硅層中的電荷俘獲中心。氮化硅電荷俘獲中心俘獲的空穴將中和擦除時(shí)俘獲的電子，從而降低存儲(chǔ)單元源極附近的局部溝道開(kāi)啟電壓。而當(dāng)采用從漏極讀取的方式時(shí)，就可得到較低的開(kāi)啟電壓VT2。
圖9a為本發(fā)明提出陣列在讀取時(shí)所加電壓的示意圖。圖9b所示為本發(fā)明提出陣列在讀取時(shí)的結(jié)構(gòu)原理圖。對(duì)于需要讀取的SONOS存儲(chǔ)單元A，讀取時(shí)襯底接地，其柵極連接的字線施加一個(gè)讀取電壓VR1(例如2V)，其所在單元串源線選擇管源極連接的位線，即前一列的位線接地；其所在單元串位線選擇管漏極連接的位線施加讀取電壓VR2(例如1V)。其余位線均浮空。同時(shí)，單元串中未選中的存儲(chǔ)單元，以及位線選擇管、源線選擇管，其柵極所連接的字線、位線選擇線以及接地選擇線均施加一個(gè)讀取傳輸電壓VRp(例如6V)，使得電壓VR2能夠傳輸?shù)酱鎯?chǔ)單元A的漏極，而接地電壓能夠傳輸?shù)酱鎯?chǔ)單元A的源極。圖9c所示為本發(fā)明提出陣列單元在讀取時(shí)的機(jī)理示意圖。在所施加的連接條件下，存儲(chǔ)單元A的漏極902讀取電壓VR2將在漏極結(jié)區(qū)產(chǎn)生一個(gè)耗盡區(qū)，在該耗盡區(qū)的作用下，漏極附件未被中和的陷阱電子的影響將被屏蔽；而在編程操作時(shí)源極904附近注入空穴的控制下，讀取電流可以在存儲(chǔ)單元的漏端并通過(guò)位線BL1中讀出。
由于編程操作時(shí)采用帶帶隧穿熱空穴注入的方式，所俘獲的陷阱空穴局部分布在所施加編程電壓的結(jié)區(qū)附近，利用陷阱空穴局部分布的特點(diǎn)，本發(fā)明提出的陣列結(jié)構(gòu)還可以實(shí)現(xiàn)在一個(gè)存儲(chǔ)單元內(nèi)同時(shí)編程兩位信息，從而在不提高電路面積和規(guī)模的情況下，將存儲(chǔ)的容量提高一倍。圖10a為本發(fā)明提出陣列在兩位操作時(shí)，第一位編程所加電壓的示意圖。對(duì)于要編程的SONOS存儲(chǔ)單元A，編程時(shí)整個(gè)襯底接地，其柵極連接的字線施加一個(gè)負(fù)的編程電壓VP1(例如-8V)，其所在單元串源線選擇管源極連接的位線，即前一列的位線施加一個(gè)正的編程電壓VP2(例如4V)，其余位線均接地。同時(shí)，從存儲(chǔ)單元A源極連接的存儲(chǔ)單元開(kāi)始，到單元串的源線選擇管，其柵極所連接的字線以及接地選擇線均施加一個(gè)編程傳輸電壓VPp(例如8V)，使得電壓VP2能夠傳輸?shù)酱鎯?chǔ)單元A的源極；而從存儲(chǔ)單元A的漏極連接的存儲(chǔ)單元開(kāi)始，到單元串的位線選擇管，其柵極所連接的字線以及位線選擇線均接地。這種連接條件下，存儲(chǔ)單元A的柵極被施加電壓VP1，源極被施加電壓VP2，而漏極浮空，源極產(chǎn)生的空穴注入到單元A的源極附近氮化硅層中的電荷俘獲中心，降低存儲(chǔ)單元源極附近區(qū)域的局部溝道開(kāi)啟電壓，實(shí)現(xiàn)第一位的編程。
圖10b所示為本發(fā)明提出陣列在兩位操作時(shí)，第二位編程所加電壓的示意圖。對(duì)于已經(jīng)進(jìn)行第一位編程的SONOS存儲(chǔ)單元A，第二位編程時(shí)整個(gè)襯底接地，其柵極連接的字線施加一個(gè)負(fù)的編程電壓VP1(例如-8V)，其所在單元串位線選擇管漏極連接的位線，即本單元串的位線施加一個(gè)正的編程電壓VP2(例如4V)，其余位線均接地。同時(shí)，從存儲(chǔ)單元A漏極連接的存儲(chǔ)單元開(kāi)始，到單元串的位線選擇管，其柵極所連接的字線以及位線選擇線均施加一個(gè)編程傳輸電壓VPp(例如8V)，使得電壓VP2能夠傳輸?shù)酱鎯?chǔ)單元A的漏極；而從存儲(chǔ)單元A的源極連接的存儲(chǔ)單元開(kāi)始，到單元串的源線選擇管，其柵極所連接的字線以及接地選擇線均接地。這種連接條件下，存儲(chǔ)單元A的柵極被施加電壓VP1，漏極被施加電壓VP2，而源極浮空，漏極產(chǎn)生的空穴注入到單元A的漏極附近氮化硅層中的電荷俘獲中心，降低存儲(chǔ)單元的局部溝道開(kāi)啟電壓，實(shí)現(xiàn)第二位的編程。
圖10c和圖10d所示為本發(fā)明提出陣列在兩位操作時(shí)，分別對(duì)兩位信息進(jìn)行編程的機(jī)理示意圖。圖10c為對(duì)第一位存儲(chǔ)信息bit 1#進(jìn)行編程的機(jī)理示意圖，對(duì)于選定的存儲(chǔ)單元，柵極施加負(fù)的編程電壓VP1，源極施加正的編程電壓VP2，漏極浮空，襯底接地，空穴將被注入到源極附近氮化硅層中的電荷俘獲中心，實(shí)現(xiàn)第一位的編程。類似的，圖10d為第二位存儲(chǔ)信息bit 2#進(jìn)行編程的機(jī)理示意圖，對(duì)于選定的存儲(chǔ)單元，柵極施加負(fù)的編程電壓VP1，漏極施加正的編程電壓VP2，源極浮空，襯底接地，空穴將被注入到漏極附近氮化硅層中的電荷俘獲中心，實(shí)現(xiàn)第二位的編程。
圖11a為本發(fā)明提出陣列在兩位操作時(shí)，進(jìn)行第一位讀取時(shí)所加電壓的示意圖。對(duì)于需要讀取的SONOS存儲(chǔ)單元A的第一位數(shù)據(jù)，讀取時(shí)襯底接地，其柵極連接的字線施加一個(gè)讀取電壓VR1(例如2V)，其所在單元串源線選擇管源極連接的位線，即前一列的位線接地；其所在單元串位線選擇管漏極連接的位線施加讀取電壓VR2(例如1V)。其余位線均浮空。同時(shí)，單元串中未選中的存儲(chǔ)單元，以及位線選擇管、源線選擇管，其柵極所連接的字線、位線選擇線以及接地選擇線均施加一個(gè)讀取傳輸電壓VRp(例如6V)，使得電壓VR2能夠傳輸?shù)酱鎯?chǔ)單元A的漏極，而接地電壓能夠傳輸?shù)酱鎯?chǔ)單元A的源極。這種連接條件下，通過(guò)與前面所述相同的讀取機(jī)理，存儲(chǔ)單元A中的讀取電流可以在單元的漏端，并通過(guò)位線BL1中讀出。
圖11b為本發(fā)明提出陣列在兩位操作時(shí)，進(jìn)行第二位讀取時(shí)所加電壓的示意圖。對(duì)于需要讀取的SONOS存儲(chǔ)單元A的第二位數(shù)據(jù)，讀取時(shí)襯底接地，其柵極連接的字線施加一個(gè)讀取電壓VR1(例如2V)，其所在單元串位線選擇管漏極連接的位線，即本單元串的位線接地；其所在單元串源線選擇管源極連接的位線，即前一列的位線施加讀取電壓VR2(例如1V)。其余位線均浮空。同時(shí)，單元串中未選中的存儲(chǔ)單元，以及位線選擇管、源線選擇管，其柵極所連接的字線、位線選擇線以及接地選擇線均施加一個(gè)讀取傳輸電壓VRp(例如6V)，使得電壓VR2能夠傳輸?shù)酱鎯?chǔ)單元A的源極，而接地電壓能夠傳輸?shù)酱鎯?chǔ)單元A的漏極。這種連接條件下，通過(guò)與前面所述相同的讀取機(jī)理，存儲(chǔ)單元A中的讀取電流可以在單元的源端，并通過(guò)前一列的位線BL0中讀出。
通過(guò)上述對(duì)本發(fā)明提出的適用于SONOS快閃存儲(chǔ)器的陣列結(jié)構(gòu)及其操作方法的說(shuō)明，需要指出的是，所述SONOS快閃存儲(chǔ)器進(jìn)行雙位操作時(shí)，由于采用的是帶帶隧穿熱空穴注入進(jìn)行編程，與已有NROM結(jié)構(gòu)存儲(chǔ)器采用溝道熱電子注入相比，空穴分布更加靠近源結(jié)或者漏結(jié)，并且分布較窄，源極和漏極注入的空穴不易相互影響，有利于兩位存儲(chǔ)中可靠性的提高和存儲(chǔ)器件的進(jìn)一步縮小。
同時(shí)需要指出的是，采用上述結(jié)構(gòu)的SONOS快閃存儲(chǔ)器，并采用所述編程、擦除以及讀取方式，具有NROM結(jié)構(gòu)快閃存儲(chǔ)器兩位編程和正反向操作的靈活性，也具有NAND架構(gòu)存儲(chǔ)器的大容量存儲(chǔ)能力。另外，采用上述SONOS快閃存儲(chǔ)器架構(gòu)，還具有陣列面積小，集成度高等特點(diǎn)，陣列對(duì)稱的布局架構(gòu)有利于改善雙位操作中兩個(gè)存儲(chǔ)信息的一致性，提高存儲(chǔ)器的可靠性，并且適用于將來(lái)存儲(chǔ)器進(jìn)一步縮小發(fā)展的需要。
盡管上述描述非常詳細(xì)，但這僅僅是本發(fā)明原理的說(shuō)明，很顯然，本發(fā)明不局限于本文所披露和說(shuō)明的這個(gè)實(shí)施例。因此，不超出本發(fā)明構(gòu)思和范圍內(nèi)可能做出的適當(dāng)變化都將包含在本發(fā)明的進(jìn)一步實(shí)施例中。
權(quán)利要求
1.一種陷阱電荷俘獲型的快閃存儲(chǔ)器陣列結(jié)構(gòu)，其特征在于所述陷阱電荷俘獲型的快閃存儲(chǔ)器陣列結(jié)構(gòu)是在襯底上布置形成二維的串行存儲(chǔ)器陣列結(jié)構(gòu)，包含一個(gè)硅襯底；位于硅襯底第一方向上的多個(gè)重復(fù)排列的串行結(jié)構(gòu)，由一個(gè)第一選擇晶體管、多個(gè)存儲(chǔ)單元及一個(gè)第二選擇晶體管組成，所述晶體管和存儲(chǔ)單元串行連接，并采用同方向重復(fù)排列的淺槽隔離結(jié)構(gòu)進(jìn)行隔離；所述多個(gè)串行連接的存儲(chǔ)單元的個(gè)數(shù)為2～32；在第二方向有多行重復(fù)并行排列的字線，并和所述存儲(chǔ)單元的柵極相連接；在同一方向有第一選擇線，并行位于所述多行字線的第一端，并和所述第一選擇晶體管的柵極相連接；在同一方向有第二選擇線，并行位于所述多行字線的第二端，并和所述第二選擇晶體管的柵極相連接；在第一方向還有多行位線依次并行排列，和所述串行結(jié)構(gòu)并行排列，并和所述字線、第一選擇線及第二選擇線交叉排列，所述第一選擇晶體管的漏極和第一位線相連接，而所述第二選擇晶體管的源極和所述第一位線相鄰的下一根第二位線相連接。
2.根據(jù)權(quán)利要求1所述陷阱電荷俘獲型的快閃存儲(chǔ)器陣列結(jié)構(gòu)，其特征在于所述第一及第二選擇晶體管為MOSFET金屬-氧化層-半導(dǎo)體場(chǎng)效應(yīng)晶體管。
3.根據(jù)權(quán)利要求1所述陷阱電荷俘獲型的快閃存儲(chǔ)器陣列結(jié)構(gòu)，其特征在于所述存儲(chǔ)單元為硅-氧化層-氮化硅-氧化層-硅型SONOS存儲(chǔ)器，它包含一位于硅襯底中的溝道區(qū)，位于溝道區(qū)之上的由一隧穿氧化層、一氮化硅層、一阻擋氧化層及一多晶硅柵極層依次排列形成的柵結(jié)構(gòu)，以及位于柵結(jié)構(gòu)兩端的源極區(qū)和漏極區(qū)。
4.一種權(quán)利要求1所述陷阱電荷俘獲型的快閃存儲(chǔ)器陣列的操作方法，其特征在于所述陷阱電荷俘獲的快閃存儲(chǔ)器陣列的操作方法采用編程、擦除以及讀取三種方法進(jìn)行操作。
5.根據(jù)權(quán)利要求4所述陷阱電荷俘獲型的快閃存儲(chǔ)器陣列的操作方法，其特征在于，所述快閃存儲(chǔ)器陣列的擦除操作方法為所述存儲(chǔ)器的襯底接地；在所述一個(gè)或多個(gè)選中字線施加正8V至12V的擦除電壓；在所述位線施加接地電壓；在所述第一選擇線及第二選擇線施加正2V至8V的擦除傳輸電壓。
6.根據(jù)權(quán)利要求4所述陷阱電荷俘獲型的快閃存儲(chǔ)器陣列的操作方法，其特征在于，所述快閃存儲(chǔ)器陣列的編程操作方法為所述存儲(chǔ)器的襯底接地；在所述多行字線中連接到選中單元的選中字線施加負(fù)的第一編程電壓，所述負(fù)電壓為-4V至-12V；在所述多行位線中連接到一個(gè)或多個(gè)選中單元的一個(gè)或多個(gè)選中第二位線施加正的第二編程電壓，所述電壓為0V至8V；在所述第一選擇線施加接地電壓；在所述第二選擇線施加正的第一編程傳輸電壓，所述電壓為2V至8V；在所述多行字線中位于選中字線和第二選擇線之間的字線施加正的第二編程傳輸電壓，所述電壓為2V至8V；在所述多行字線中位于選中字線和第一選擇線之間的字線施加接地電壓；在所述多行位線中未選中位線施加接地電壓。
7.根據(jù)權(quán)利要求書(shū)4所述陷阱電荷俘獲的快閃存儲(chǔ)器陣列的操作方法，其特征在于，所述快閃存儲(chǔ)器陣列的讀取操作方法為所述存儲(chǔ)器的襯底接地；在所述多行字線中連接到選中單元的選中字線施加第一讀取電壓為-4V至4V；在所述多行位線中連接到選中單元的選中第一位線施加正的第二讀取電壓，所述電壓為0.5V至2V；在所述多行位線中連接到選中單元的選中第二位線施加接地電壓；在所述第一選擇線施加正的第一讀取傳輸電壓，所述電壓為2V至8V；在所述第二選擇線施加第一讀取傳輸電壓，所述電壓為2V至8V；在所述多行字線中未選中字線施加正的第二讀取傳輸電壓，所述電壓為2V至8V；將所述多行位線中未選中位線浮空。
8.根據(jù)權(quán)利要求書(shū)4所述所述陷阱電荷俘獲的快閃存儲(chǔ)器陣列的操作方法，其特征在于，所述快閃存儲(chǔ)器陣列的編程操作方法采用雙位編程操作，在一個(gè)存儲(chǔ)單元內(nèi)存儲(chǔ)兩位信息。
9.根據(jù)權(quán)利要求4或者8所述陷阱電荷俘獲的快閃存儲(chǔ)器陣列的操作方法，其特征在于，所述存儲(chǔ)兩位信息的第一位信息的編程操作方法為所述襯底接地；在所述多行字線中連接到選中單元的選中字線施加負(fù)的第一編程電壓，所述電壓為-4V至-12V；在所述多行位線中連接到一個(gè)或多個(gè)選中單元的一個(gè)或多個(gè)選中第二位線施加正的第二編程電壓，所述電壓為0V至8V；在所述第一選擇線施加接地電壓；在所述第二選擇線施加正的第一編程傳輸電壓，所述電壓為2V至8V；在所述多行字線中位于選中字線和第二選擇線之間的字線施加正的第二編程傳輸電壓，所述電壓為2V至8V；在所述多行字線中位于選中字線和第一選擇線之間的字線施加接地電壓；在所述多行位線中未選中位線施加接地電壓。
10.根據(jù)權(quán)利要求4或者8或者9所述陷阱電荷俘獲的快閃存儲(chǔ)器陣列的操作方法，其特征在于，所述快閃存儲(chǔ)器陣列第一位信息編程操作的讀取操作方法為所述襯底接地；在所述多行字線中連接到選中單元的選中字線施加第一讀取電壓為-4V至4V；在所述多行位線中連接到選中單元的選中第一位線施加正的第二讀取電壓，所述第二讀取電壓為0.5V至2V；在所述多行位線中連接到選中單元的選中第二位線施加接地電壓；在所述第二選擇線施加正的第一讀取傳輸電壓，所述電壓2V至8V；在所述多行字線中未選中字線施加正的第二讀取傳輸電壓，所述電壓為2V至8V；將所述多行位線中未選中位線浮空。
11.根據(jù)權(quán)利要求4或者8所述陷阱電荷俘獲的快閃存儲(chǔ)器陣列的操作方法，其特征在于，所述存儲(chǔ)兩位信息的第二位信息的編程操作方法為所述襯底接地；在所述多行字線中連接到選中單元的選中字線施加負(fù)的第一編程電壓，所述電壓為-4V至-12V；在所述多行位線中連接到一個(gè)或多個(gè)選中單元的一個(gè)或多個(gè)選中第一位線施加正的第二編程電壓，所述電壓為0V至8V；在所述第二選擇線施加接地電壓；在所述第一選擇線施加正的第一編程傳輸電壓，所述電壓為2V至8V；在所述多行字線中位于選中字線和第一選擇線之間的字線施加正的第二編程傳輸電壓，所述電壓為2V至8V；在所述多行字線中位于選中字線和第二選擇線之間的字線施加接地電壓；在所述多行位線中未選中位線施加接地電壓。
12.根據(jù)權(quán)利要求4或者8或者11所述陷阱電荷俘獲的快閃存儲(chǔ)器陣列的操作方法，其特征在于，所述快閃存儲(chǔ)器陣列第二位信息編程操作的讀取操作方法為所述襯底接地；在所述多行字線中連接到選中單元的選中字線施加第一讀取電壓，所述電壓為-4V至4V；在所述多行位線中連接到選中單元的選中第二位線施加正的第二讀取電壓，所述電壓為0.5V至2V；在所述多行位線中連接到選中單元的選中第一位線施加接地電壓；在所述第二選擇線施加正的第一讀取傳輸電壓，所述電壓為2V至8V；在所述第一選擇線施加正的第一讀取傳輸電壓，所述電壓為2V至8V；在所述多行字線中未選中字線施加正的第二讀取傳輸電壓，所述電壓為2V至8V；將所述多行位線中未選中位線浮空。
全文摘要
本發(fā)明公開(kāi)了屬于非揮發(fā)存儲(chǔ)器技術(shù)的SONOS型快閃存儲(chǔ)器陣列架構(gòu)及編程、擦除和讀取操作的一種陷阱電荷俘獲型的快閃存儲(chǔ)器陣列結(jié)構(gòu)及其操作方法。采用串行布置在襯底上布置形成二維多個(gè)重復(fù)排列的串行存儲(chǔ)器陣列結(jié)構(gòu)，包含一個(gè)第一選擇晶體管、多個(gè)存儲(chǔ)單元及一個(gè)第二選擇晶體管，晶體管及存儲(chǔ)單元串行連接；存儲(chǔ)單元柵極和字線相連接，選擇晶體管柵極和選擇線相連接，串行結(jié)構(gòu)第一端和位線相連接，第二端和下一根相鄰位線相連接。該快閃存儲(chǔ)器采用F－N隧穿注入式擦除、采用帶帶隧穿熱空穴注入式編程；具有在很小單元面積實(shí)現(xiàn)每個(gè)單元的1位存儲(chǔ)、2位存儲(chǔ)以及多電平存儲(chǔ)，和正反向編程、擦除與讀取操作，數(shù)據(jù)存儲(chǔ)容量大和集成度高等優(yōu)點(diǎn)。
文檔編號(hào)G11C16/02GK1848439SQ200610072809
公開(kāi)日2006年10月18日 申請(qǐng)日期2006年4月10日 優(yōu)先權(quán)日2006年4月10日
發(fā)明者潘立陽(yáng), 孫磊, 朱鈞 申請(qǐng)人:清華大學(xué)