專利名稱：糾錯裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及糾錯裝置。
背景技術(shù)：
糾錯技術(shù)是通信系統(tǒng)/廣播系統(tǒng)/記錄系統(tǒng)等的系統(tǒng)的可靠性提高中不可缺少的技術(shù)，另外，在記錄系統(tǒng)中還成為語音記錄和圖像記錄的高密度化的基礎(chǔ)技術(shù)。作為糾錯技術(shù)的核心的糾錯碼，到目前為止已進(jìn)行了很多研究，提出了各種各樣的方案。
作為糾錯碼的體系，首先，可被分類為分組碼和卷積碼，另外，分組碼又被分類為線性碼和非線性碼，更有，線性碼還又被分類為循環(huán)碼和非循環(huán)碼。還有，如果作為通過將至少兩組這些碼或同類碼進(jìn)行組合以進(jìn)一步提高糾錯能力的系統(tǒng)來講，又被分類為乘積碼和連接碼。例如，DVD規(guī)格等的光盤記錄和數(shù)字VTR等中所使用的里德-索羅蒙乘積碼(リ一ドソロモン積符號)，代碼字是將兩組在被稱為伽羅瓦域的特定域內(nèi)構(gòu)成的里德-索羅蒙碼(上述的循環(huán)碼之一)進(jìn)行組合而成的乘積碼，主要是對糾突發(fā)錯非常有效。
下面，對于糾錯碼的例子之一的以基于里德-索羅蒙乘積碼的DVD規(guī)格為基準(zhǔn)的編碼處理，用圖16、圖17、圖18進(jìn)行說明。
作為向光盤記錄的記錄對象的記錄數(shù)據(jù)，以如圖16所示那樣以每2048字節(jié)被分割。該被分割的數(shù)據(jù)被稱為“主數(shù)據(jù)”，其最前面被付與12字節(jié)的“報頭”。該報頭是由4字節(jié)的ID(Identification Code)、針對該ID的2字節(jié)的檢錯碼IED(Id Error Detection Code)、和拷貝保護(hù)信息等的6字節(jié)的預(yù)約數(shù)據(jù)CPM(Copyright Management Code)構(gòu)成。另外，在主數(shù)據(jù)的末尾處被賦予4字節(jié)的EDC(Error Detection Code)。該EDC是針對被賦予了報頭的主數(shù)據(jù)的檢錯碼。
主數(shù)據(jù)被賦予了報頭及EDC的總計2064字節(jié)的數(shù)據(jù)，如圖17所示那樣，被區(qū)分為以172字節(jié)為單位劃分的172字節(jié)(列)×12行的“數(shù)據(jù)扇區(qū)”。另外，對數(shù)據(jù)扇區(qū)中的主數(shù)據(jù)2048字節(jié)，以報頭中包含的擾碼信息為依據(jù)，實(shí)施例如以PN(Pseudo random Noise)系列加法進(jìn)行的擾頻(スクランブル)處理。
16個數(shù)據(jù)扇區(qū)匯集形成172字節(jié)×192行的行列(以下，稱為“數(shù)據(jù)扇區(qū)塊”)。還有，對數(shù)據(jù)扇區(qū)塊的各列賦予16行的PO碼(Outer CodeParity)，并對數(shù)據(jù)扇區(qū)塊的各行賦予10字節(jié)的PI碼(Inner Code Parity)。再有，作為PO碼及PI碼，一般來說采用里德-索羅蒙碼。因此，被賦予了PO碼及PI碼的182字節(jié)(列)×208行的分組碼，是被稱為“ECC塊”的里德-索羅蒙乘積碼。
另外，如圖18所示，進(jìn)行在ECC塊內(nèi)的交錯(インタリ一ブ)處理(行換入)，即將16行的PO碼的每一行順次配置在被賦予了PI碼的各數(shù)據(jù)扇區(qū)的后邊。在此，將一個數(shù)據(jù)扇區(qū)被賦予了10字節(jié)的PI碼和1行PO碼的182字節(jié)×13行的數(shù)據(jù)，作為“記錄扇區(qū)”處理。這樣，就成為對由16個記錄扇區(qū)構(gòu)成的以1組為單位的ECC塊，實(shí)施了8-16調(diào)制或NRZI變換等之后，進(jìn)行向光盤的記錄。
下面，對ECC塊的接收再生側(cè)的解碼處理，特別是糾錯處理，根據(jù)圖19、圖20、圖21進(jìn)行說明。
圖19是顯示光盤再生系統(tǒng)的概略構(gòu)成的圖。光盤再生系統(tǒng)是由如下部分構(gòu)成的，即將記錄在DVD介質(zhì)等的光盤1中的信息(ECC塊)光學(xué)性讀出的光拾取器2；以光拾取器2讀取的信息為依據(jù)，進(jìn)行2值化或同步時鐘提取等模擬信號處理的前端處理部9；以被進(jìn)行了模擬處理的數(shù)據(jù)為依據(jù)，進(jìn)行8/16解調(diào)或糾錯處理等的解碼處理的解碼裝置11；成為由解碼裝置11進(jìn)行的處理過程中的作業(yè)用存儲器的緩沖存儲器5；和接收由解碼裝置11進(jìn)行了解碼后的數(shù)據(jù)的主機(jī)7。另外，解碼裝置11具有糾錯裝置10，糾錯裝置10由緩沖轉(zhuǎn)送部101、PI/PO糾錯處理部102、EDC解碼器104、和緩沖轉(zhuǎn)送部105構(gòu)成。
此外，由糾錯裝置10進(jìn)行的現(xiàn)有的糾錯處理的流程，如圖20的流程圖那樣，如下所示。首先，那些被實(shí)施了8/16解調(diào)的ECC塊的再生數(shù)據(jù)DIN，在經(jīng)過緩沖轉(zhuǎn)送部101中的緩沖后，被全部儲存在緩沖存儲器5中(S200)。然后，對儲存在緩沖存儲器5中的再生數(shù)據(jù)DIN實(shí)施去交錯處理(デインタリ一ブ)。
下面，PI/PO糾錯處理部102將儲存在緩沖存儲器5中的再生數(shù)據(jù)DIN以ECC塊的行單位讀出(S201)，ECC塊的各行的再生數(shù)據(jù)DIN分別根據(jù)被賦予的PI碼實(shí)施檢糾處理(以下，稱為PI檢糾處理)(S202)。另外，此時PI/PO糾錯處理部102將在再生數(shù)據(jù)DIN內(nèi)被實(shí)施了PI檢糾處理的碼元(位)的位置信息作為消失標(biāo)識符儲存在內(nèi)部的寄存器等中。然后，PI檢糾處理后的再生數(shù)據(jù)DIN’被儲存于緩沖存儲器5。
接著，PI/PO糾錯處理部102，將儲存在緩沖存儲器5中的再生數(shù)據(jù)DIN’以ECC塊的列單位讀出(S203)，ECC塊的各列的再生數(shù)據(jù)DIN’分別根據(jù)賦予其的PO碼實(shí)施檢糾處理(以下，稱為PO檢糾處理)(S204)。另外，此時也可以使用PI糾錯處理時的消失標(biāo)識符實(shí)施消失糾正處理(以下，稱為PO消失糾正處理)。然后，PO檢糾處理或者PO消失糾正處理后的再生數(shù)據(jù)DIN”被儲存于緩沖存儲器5。
然后，EDC解碼器104將儲存在緩沖存儲器5中的再生數(shù)據(jù)DIN”以數(shù)據(jù)扇區(qū)單位讀出，根據(jù)賦予其的EDC實(shí)施檢錯處理。并且，其后，對儲存在緩沖存儲器5中的再生數(shù)據(jù)DIN”實(shí)施去擾(デスクランブル)處理。此后，緩沖轉(zhuǎn)送部105將從緩沖存儲器5讀出的再生數(shù)據(jù)DIN”作為再生數(shù)據(jù)DOUT轉(zhuǎn)送給主機(jī)7。
在此，將前述的PI/PO檢糾處理的一般性處理流程，例如參照下面所示的非專利文獻(xiàn)1表示于圖21中。另外，在下面所示的專利文獻(xiàn)1中也公開了PI/PO檢糾處理及PO消失糾正處理的內(nèi)容。如圖21所示，PI/PO檢糾處理，以下列順序進(jìn)行用于檢驗(yàn)錯誤的有無的校正子(シンドロ一ム、syndrome)運(yùn)算(S210)、用于取得發(fā)生了錯誤的碼元位置(以下，稱為錯誤位置)的錯誤位置多項式的導(dǎo)出(S211)、通過在錯誤位置多項式中代入定義預(yù)定的伽羅瓦域的本原多項式的根而得到的錯誤位置的計算(S212)、根據(jù)校正子、錯誤位置和定義預(yù)定的伽羅瓦域的本原多項式的根得到的錯誤的值(大小)的計算(S213)、接著是最后的錯誤的糾正(S214)。另外，前邊所述的消失標(biāo)識符是在錯誤位置的計算(S212)中得到的。
但是，在針對至少組合了兩組糾錯碼的分組碼(ECC塊等)的現(xiàn)有的糾錯處理的序列中，基于各個糾錯碼的每個糾錯處理時，都要進(jìn)行向作為作業(yè)用存儲器的緩沖存儲器的訪問。例如，如圖20的S201、S203所示，在PI檢糾處理和PO檢糾處理或PO消失糾正處理的兩個階段中，進(jìn)行從緩沖存儲器讀出ECC塊的所有數(shù)據(jù)。向這樣的緩沖存儲器的訪問，成為糾錯處理整體的高速化的瓶頸，從而，在組入了現(xiàn)有的糾錯裝置的系統(tǒng)整體的更進(jìn)一步高速化中很有可能造成障礙。例如，在近年被關(guān)注為下一代光盤的HDDVD(High Definition DVD)等中，作為來自光盤的再生數(shù)據(jù)的數(shù)據(jù)轉(zhuǎn)送速度，需要更高速化。但是，如果維持現(xiàn)有的糾錯裝置的結(jié)構(gòu)，有可能實(shí)現(xiàn)不了該再生數(shù)據(jù)的高速數(shù)據(jù)轉(zhuǎn)送。另外，為了實(shí)現(xiàn)再生數(shù)據(jù)的高速數(shù)據(jù)轉(zhuǎn)送，可以考慮將PI/PO糾錯處理部作為各個電路設(shè)計、并行進(jìn)行各自的處理。但是，這樣又會產(chǎn)生電路規(guī)模增大的問題。
專利文獻(xiàn)1特開平11-41113號公報；非專利文獻(xiàn)1江藤良純·金子敏信、“糾錯碼及其應(yīng)用”、第1版第8次印刷、株式會社オ一ム社、平成16年2月25日、P.183-188。

發(fā)明內(nèi)容
用于解決上述課題的主要的本發(fā)明，是在接收對二維排列的數(shù)據(jù)賦予行方向的第1糾錯碼及列方向的第2糾錯碼而構(gòu)成的分組碼，進(jìn)行糾錯處理的糾錯裝置中，具有緩沖存儲器，其儲存所述接收到的分組碼；校正子運(yùn)算部，其以所述接收到的分組碼的行單位，進(jìn)行基于所述第1糾錯碼的校正子運(yùn)算，生成所述分組碼的各行的錯誤的有無的判斷結(jié)果；緩沖部，其將所述判斷結(jié)果進(jìn)行緩沖；和糾正處理部，其根據(jù)從所述緩沖存儲器讀出的被賦予給所述分組碼的各列的所述第2糾錯碼和在所述緩沖部中被緩沖的所述判斷結(jié)果，進(jìn)行糾正處理。
另外，用于解決上述課題的其他的主要的本發(fā)明，是在接收對二維排列的數(shù)據(jù)賦予行方向的第1糾錯碼及列方向的第2糾錯碼而構(gòu)成的分組碼進(jìn)行糾錯處理的糾錯裝置中，具有緩沖存儲器，其儲存所述接收到的分組碼；校正子運(yùn)算部，其以所述接收到的分組碼的行單位，進(jìn)行基于所述第1糾錯碼的校正子運(yùn)算，生成所述分組碼的各行的錯誤的有無的判斷結(jié)果；緩沖轉(zhuǎn)送部，其將所述判斷結(jié)果進(jìn)行緩沖，并且轉(zhuǎn)送給所述緩沖存儲器；緩沖部，其將從所述緩沖存儲器讀出的所述判斷結(jié)果進(jìn)行緩沖；和糾正處理部，其根據(jù)從所述緩沖存儲器讀出的被賦予給所述分組碼的各列的所述第2糾錯碼和在所述緩沖部中被緩沖的所述判斷結(jié)果，進(jìn)行糾正處理。
根據(jù)本發(fā)明，可以高效進(jìn)行至少組合了兩組的糾錯碼而構(gòu)成的分組碼的糾錯處理，并能提供抑制電路規(guī)模增大的糾錯裝置。


圖1是表示具有有關(guān)本發(fā)明的糾錯裝置的光盤再生系統(tǒng)的結(jié)構(gòu)的圖。
圖2是表示有關(guān)本發(fā)明的第1實(shí)施方式的糾錯裝置的結(jié)構(gòu)的圖。
圖3是表示有關(guān)本發(fā)明的第1實(shí)施方式的糾錯裝置的處理流程的流程圖。
圖4是表示有關(guān)本發(fā)明的第1實(shí)施方式的糾錯裝置的處理流程的時序圖。
圖5是表示有關(guān)本發(fā)明的第1實(shí)施方式的位圖型的錯誤標(biāo)識符/緩沖部的結(jié)構(gòu)的圖。
圖6是表示有關(guān)本發(fā)明的第1實(shí)施方式的位圖型的錯誤標(biāo)識符/緩沖部的移位寄存器的狀態(tài)的圖。
圖7是表示有關(guān)本發(fā)明的第1實(shí)施方式的位圖型的錯誤標(biāo)識符/緩沖部的處理的流程的時序圖。
圖8是表示有關(guān)本發(fā)明的第1實(shí)施方式的指針型的錯誤標(biāo)識符/緩沖部的結(jié)構(gòu)的圖。
圖9是表示有關(guān)本發(fā)明的第1實(shí)施方式的指針型的錯誤標(biāo)識符/緩沖部的RAM和計數(shù)器的狀態(tài)的圖。
圖10是表示有關(guān)本發(fā)明的第2實(shí)施方式的糾錯裝置的結(jié)構(gòu)的圖。
圖11是表示有關(guān)本發(fā)明的第2實(shí)施方式的糾錯裝置的處理流程的流程圖。
圖12是表示有關(guān)本發(fā)明的第2實(shí)施方式的糾錯裝置的處理流程的時序圖。
圖13是表示向有關(guān)本發(fā)明的第2實(shí)施方式的糾錯裝置的緩沖存儲器的訪問狀況的時序圖。
圖14是表示有關(guān)本發(fā)明的第2實(shí)施方式的位圖型的錯誤標(biāo)識符/緩沖轉(zhuǎn)送部的結(jié)構(gòu)的圖。
圖15是表示有關(guān)本發(fā)明的第2實(shí)施方式的指針型的錯誤標(biāo)識符/緩沖轉(zhuǎn)送部的結(jié)構(gòu)的圖。
圖16是用于說明DVD規(guī)格的數(shù)據(jù)扇區(qū)的格式的圖。
圖17是用于說明DVD規(guī)格的ECC塊的格式的圖。
圖18是用于說明DVD規(guī)格的ECC塊的格式的圖。
圖19是表示具有現(xiàn)有的糾錯裝置的光盤再生系統(tǒng)的結(jié)構(gòu)的圖。
圖20是表示現(xiàn)有的糾錯裝置的處理的流程的流程圖。
圖21是表示現(xiàn)有的PI/PO糾錯處理的流程的流程圖。
圖中1-光盤，2-光拾取器，3-RF放大器，4-信號處理裝置，5-緩沖存儲器，6-微型計算機(jī)，7-主機(jī)，10、47、50-糾錯裝置，11-解碼裝置，40-讀取通道電路，42-同步檢測電路，43-解調(diào)電路，46-存儲器I/F電路，48-微機(jī)I/F電路，49-主機(jī)I/F電路，51-內(nèi)部總線，101、105、471、477、501、508-緩沖轉(zhuǎn)送部，102-PI/PO糾錯處理部，104、476、507-EDC解碼器，473、503-PI校正子運(yùn)算部，474、480、505-錯誤標(biāo)識符/緩沖部，504、511-錯誤標(biāo)識符/緩沖轉(zhuǎn)送部，4731、5111-錯誤計數(shù)器，4741-第1移位寄存器，4742-第2移位寄存器，4743、4744-AND元件，4745-選擇器，475、506-PO消失糾正處理部，479、510-糾錯序列控制部，5101-PI行計數(shù)器，4801-第1RAM，4802-第2RAM，4803-第1計數(shù)寄存器，4804-第2計數(shù)寄存器，4805-開關(guān)控制部，5041-移位寄存器，5042、5112-地址生成電路。
具體實(shí)施例方式
(光盤再生系統(tǒng)的結(jié)構(gòu))圖1是表示作為具有有關(guān)本發(fā)明的“糾錯裝置”的系統(tǒng)的一個例子的光盤再生系統(tǒng)的結(jié)構(gòu)的圖。另外，作為本實(shí)施方式的光盤再生系統(tǒng)，是以DVD再生系統(tǒng)為例來說明的。因此，在本實(shí)施方式的光盤再生系統(tǒng)中，接收以1組為單位的再生數(shù)據(jù)(“分組碼”)進(jìn)行糾錯處理，該以1組為單位的再生數(shù)據(jù)基于對二維排列的數(shù)據(jù)扇區(qū)塊組合行方向的PI碼(“第1糾錯碼”)和列方向的PO碼(“第2糾錯碼”)的里德-索羅蒙乘積碼。不用說，作為有關(guān)本發(fā)明的光盤再生系統(tǒng)，也可以是CD再生系統(tǒng)或HDDVD再生系統(tǒng)。
光盤1是DVD±R/RW、DVD-RAM、DVD-ROM等的DVD介質(zhì)，依照圖18所示的ECC塊的數(shù)據(jù)格式，信息被予以記錄。另外，在各種預(yù)先格式化(preformat)方式中，ECC塊、構(gòu)成ECC塊的16個數(shù)據(jù)扇區(qū)、構(gòu)成數(shù)據(jù)扇區(qū)的26個幀、表示各個開頭的各種同步信號SYNC被預(yù)先記錄于光盤1中。
光拾取器2，通過對光盤1照射激光束并接收其反射光，來光學(xué)性讀取記錄于光盤1的信息。
RF放大器3是將由光拾取器2讀取的信息進(jìn)行放大的放大器。另外，關(guān)于RF放大器3一般來說設(shè)置用于自動調(diào)整其增益的AGC(AutomaticGain Control)功能。
信號處理裝置4是對RF放大器3的輸出進(jìn)行有關(guān)光盤再生的各種信號處理的部件，提供為1個或者多個半導(dǎo)體集成電路。
緩沖存儲器5設(shè)置為有關(guān)本發(fā)明的糾錯處理的執(zhí)行過程的作業(yè)用存儲器，是信號處理裝置4的外置存儲器。即，在緩沖存儲器5中，要進(jìn)行有關(guān)本發(fā)明的糾錯處理的、對應(yīng)于RF放大器3的輸出的糾錯處理對象的數(shù)據(jù)以1組為單位被予以儲存。還有，作為緩沖存儲器5，一般采用DRAM等。
微型計算機(jī)6是主管光盤再生系統(tǒng)整體的控制的系統(tǒng)控制器。
讀取通道電路40是將RF放大器3的輸出進(jìn)行二值化并且生成基準(zhǔn)時鐘信號的部分。另外，在DVD-ROM規(guī)格或下一代HDDVD規(guī)格等情況下，讀取通道電路40基于PRML(Partial Response Maximum Likelihood)方式，同時進(jìn)行PR等效處理或維特比(Viterbi)解碼處理。
同步檢測電路42是根據(jù)在讀取通道電路40中生成的二值化信號及基準(zhǔn)時鐘信號，生成前述的同步信號SYNC的部分。另外，同步信號SYNC發(fā)送給糾錯裝置(47、50)。
解調(diào)電路43是對經(jīng)由同步檢測電路42的二值化信號生成實(shí)施了8/16調(diào)制的解調(diào)處理的8/16解調(diào)數(shù)據(jù)(以下，稱為再生數(shù)據(jù)DIN)的部分。還有，再生數(shù)據(jù)DIN經(jīng)由內(nèi)部總線51發(fā)送給糾錯裝置(47、50)。
糾錯裝置(47、50)對再生數(shù)據(jù)DIN進(jìn)行糾錯處理。糾錯處理后的再生數(shù)據(jù)DIN(以下，稱為再生數(shù)據(jù)DOUT)經(jīng)由后邊將講述的主機(jī)I/F電路49發(fā)送給主機(jī)7。另外，關(guān)于糾錯裝置(47、50)的內(nèi)部結(jié)構(gòu)及動作的詳細(xì)情況將在后邊講述。
存儲器訪問控制電路45是根據(jù)來自糾錯裝置(47、50)的向緩沖存儲器5的訪問要求，生成對應(yīng)緩沖存儲器5的讀/寫命令和地址等的部分。
存儲器I/F電路46是用于使經(jīng)由了存儲器訪問控制電路45的糾錯裝置(47、50)與緩沖存儲器56之間連接為可以通信的通信接口電路。作為存儲器I/F電路46，例如采用三線式串行接口。
微機(jī)I/F電路48是用于使信號處理裝置4與微型計算機(jī)6之間連接為可以通信的通信接口電路。作為微機(jī)I/F電路48例如采用UART(UniversalAsynchronous Receiver and Transmitter)、三線式串行接口、I2C總線接口等。
主機(jī)I/F電路49是用于使信號處理裝置4與主機(jī)7之間連接為可以通信的通信接口電路。作為主機(jī)I/F電路49一般采用ATAPI(AttachmentPacket Interface)。
(第1實(shí)施方式糾錯裝置)關(guān)于有關(guān)本發(fā)明的第1實(shí)施方式的“糾錯裝置47”，邊適當(dāng)參照圖3，邊根據(jù)圖2進(jìn)行說明。另外，為了便于說明，省略后邊將講述的PI校正子運(yùn)算之前通常實(shí)施的去交錯處理及在后邊將講述的檢錯處理之后通常實(shí)施的去擾處理的說明。
緩沖轉(zhuǎn)送部471將通過內(nèi)部總線51從解調(diào)電路43接收的1組單位的再生數(shù)據(jù)DIN(以下，稱為ECC塊)進(jìn)行緩沖，通過存儲器訪問控制電路45及存儲器I/F電路46轉(zhuǎn)送給緩沖存儲器5。其結(jié)果，緩沖存儲器5中被寫入ECC塊(S300)。另外，在與向緩沖存儲器5進(jìn)行的ECC塊的轉(zhuǎn)送的同時，緩沖轉(zhuǎn)送部471還將同一ECC塊對PI校正子運(yùn)算部473進(jìn)行轉(zhuǎn)送。
PI校正子運(yùn)算部473對由緩沖轉(zhuǎn)送部471轉(zhuǎn)送來的ECC塊，順次進(jìn)行基于對各行賦予的PI碼的校正子運(yùn)算(以下，稱為PI校正子運(yùn)算)(S301)。即，PI校正子運(yùn)算與向緩沖存儲器5的ECC塊的寫入并行進(jìn)行。
作為PI校正子運(yùn)算的例子，例如，在碼長為“8”且信息數(shù)為“4”(8、4)的里德-索羅蒙碼的情況下，ECC塊的任意行的再生數(shù)據(jù)DIN表現(xiàn)為(D3、D2、D1、D0、P3、P2、P1、P0，其中D3～D0為碼元、P3～P0為PI碼)時，運(yùn)算由下面的式子(1)～(4)定義的校正子S0～S3。另外，α^n(自然數(shù))是定義伽羅瓦域GF(2^3)的本原多項式的根。
S0＝D3+D2+D1+D0+P3+P2+P1+P0 …式(1)S1＝α^7·D3+α^6·D2+α^5·D1+α^4·D0+α^3·P3+α^2·P2+α^1·P1+P0 …式(2)S2＝α^14·D3+α^12·D2+α^10·D1+α^8·D0+α^6·P3+α^4·P2+α^2·P1+P0 …式(3)S3＝α^21·D3+α^18·D2+α^15·D1+α^12·D0+α^9·P3+α^6·P2+α^3·P1+P0 …式(4)這里，碼元D3～D0未發(fā)生錯誤的時候，校正子S0～S3全為“0”。反之，當(dāng)碼元D3～D0發(fā)生了錯誤的時候，校正子S0～S3得到的是與“0”不同的值。例如，碼元D2上加有e2大小的錯誤時，校正子S0成為e2，校正子S1成為α^6·e2、校正子s2成為α^12·e2、校正子S3成為α^18·e2。
PI校正子運(yùn)算部473根據(jù)預(yù)先定義好的PI校正子運(yùn)算的結(jié)果，可以判斷ECC塊的各行是否發(fā)生了錯誤。然后，PI校正子運(yùn)算部473按ECC塊的各行順次生成顯示判斷其錯誤的有無的結(jié)果的錯誤標(biāo)識符ERF(S302)。還有，錯誤標(biāo)識符ERF在后邊講述的PO消失糾正處理中會予以使用，但其與現(xiàn)有的消失糾正處理中所使用的消失標(biāo)識符的內(nèi)容不同。即，現(xiàn)有的消失標(biāo)識符是經(jīng)過圖21所示的錯誤位置多項式的導(dǎo)出(S211)及錯誤位置的計算(S212)得到的，可有關(guān)本發(fā)明的錯誤標(biāo)識符ERF僅單純是由PI校正子運(yùn)算的結(jié)果而得到的。
錯誤標(biāo)識符/緩沖部474(“緩沖部”)是主要由多個位圖寄存器構(gòu)成，其將在PI校正子運(yùn)算部473中順次生成的ECC塊所有行的錯誤標(biāo)識符ERF進(jìn)行緩沖(S303)。另外，位圖寄存器是預(yù)定位數(shù)個的1位存儲元件的集合體，ECC塊所有行的ERF分別在各相應(yīng)1位存儲元件中被存儲為位圖狀。還有，在本實(shí)施方式中，作為位圖寄存器，采用將ECC塊所有行的錯誤標(biāo)識符ERF以移位動作進(jìn)行儲存的移位寄存器。并且，除移位寄存器以外，作為位圖寄存器，還可以采用將ECC塊所有行的錯誤標(biāo)識符ERF以隨機(jī)訪問方式進(jìn)行儲存的RAM。在下面，將使用位圖寄存器將錯誤標(biāo)識符ERF進(jìn)行緩沖的方式稱為“位圖型”。
再有，作為錯誤標(biāo)識符/緩沖部474的另一個實(shí)施方式，錯誤標(biāo)識符/緩沖部480(“緩沖部”)主要由多個RAM(“錯誤行指針存儲用存儲器”)構(gòu)成，其將PI錯誤行編號ELN(“錯誤行指針”)進(jìn)行緩沖，該P(yáng)I錯誤行編號ELN表示在PI校正子運(yùn)算部473中順次生成的錯誤標(biāo)識符ERF中顯示有錯誤的錯誤標(biāo)識符ERF所對應(yīng)的ECC塊的行。在下面，將使用RAM等將PI錯誤行編號ELN進(jìn)行緩沖的方式稱為“指針型”。
PO消失糾正處理部475將寫入緩沖存儲器5的ECC塊介由存儲器訪問控制電路45及存儲器I/F電路46以列單位讀出(S304)。然后，PO消失糾正處理部475根據(jù)對ECC塊的各列賦予的PO碼和、在錯誤標(biāo)識符/緩沖部474中緩沖的ECC塊所有行的錯誤標(biāo)識符ERF或者在錯誤標(biāo)識符/緩沖部480中緩沖的1塊的PI錯誤行編號ELN，將ECC塊以列單位進(jìn)行消失糾正處理(以下稱作PO消失訂正處理)(S305)。然后，PO消失糾正處理后的ECC塊被改寫入緩沖存儲器5。
具體來說，PO消失糾正處理部475參照作為PI校正子運(yùn)算的結(jié)果的ECC塊所有行的錯誤標(biāo)識符ERF或者1塊的PI錯誤行編號ELN，將ECC塊的1列的208字節(jié)的再生數(shù)據(jù)DIN中、對應(yīng)于顯示有錯誤的錯誤標(biāo)識符ERF的行的位視為消失糾正位置。即，消失糾正位置處于在不進(jìn)行錯誤位置多項式的導(dǎo)出和錯誤位置的計算而預(yù)先可以知道的狀態(tài)。因此，PO消失糾正處理部475根據(jù)ECC塊所有行的錯誤標(biāo)識符ERF或者1塊的PI錯誤行編號ELN，可以僅進(jìn)行錯誤值的計算和使用該錯誤值的錯誤糾正。例如，使用前面的例子進(jìn)行說明，錯誤值E2僅計算式(1)的校正子S0就可以得到。另外，錯誤糾正可以由顯示有錯誤的錯誤標(biāo)識符ERF所對應(yīng)的碼元D2的值減去錯誤值E2來實(shí)施。
EDC解碼器476通過根據(jù)讀出來自緩沖存儲器5的PO消失糾正處理后的ECC塊，根據(jù)對各數(shù)據(jù)扇區(qū)賦予的EDC進(jìn)行檢錯處理，來檢證PO消失糾正處理的誤糾正。另外，該檢證結(jié)果，向緩沖存儲器5寫入。
緩沖轉(zhuǎn)送部477從緩沖存儲器5讀出PO消失糾正處理后的ECC塊，作為再生數(shù)據(jù)DOUT介由主機(jī)I/F電路49轉(zhuǎn)送給主機(jī)7。
糾錯序列控制部479通過根據(jù)在同步檢測電路42中生成的同步信號SYNC識別ECC塊或數(shù)據(jù)扇區(qū)的開頭，來對各處理部(471、473、(474、480)、475、476、477)，進(jìn)行有關(guān)本發(fā)明的糾錯處理的序列控制。另外，如圖4所示，所述的各處理部中的處理同步進(jìn)行。
圖4是糾錯裝置47的糾錯處理的時序圖。還有，(a)顯示由緩沖轉(zhuǎn)送部471向緩沖存儲器5的寫入處理的流程，(b)顯示PI校正子運(yùn)算部473中的錯誤標(biāo)識符ERF的生成處理的流程，(c)顯示一體化了PO消失糾正處理部475中的PO消失糾正處理及EDC解碼器476的檢錯處理的解碼處理的流程，(d)顯示緩沖轉(zhuǎn)送部477中的由緩沖存儲器5向緩沖轉(zhuǎn)送部477的解碼處理后的讀處理的流程。
首先，在從時刻T0到T1的1個時鐘期間，并行處理由緩沖轉(zhuǎn)送部471向緩沖存儲器5的ECC塊0的寫入和PI校正子運(yùn)算部473中的ECC塊0的錯誤標(biāo)識符ERF的生成。
在從時刻T1到T2的1個時鐘期間，并行處理由緩沖轉(zhuǎn)送部471向緩沖存儲器5的ECC塊1的寫入和PI校正子運(yùn)算部473中的ECC塊1的錯誤標(biāo)識符ERF的生成。另外，PO消失糾正處理部475及EDC解碼器476中進(jìn)行ECC塊0的解碼處理。
在從時刻T2到T3的1個時鐘期間，并行處理由緩沖存儲器471向緩沖存儲器5的ECC塊2的寫入和PI校正子運(yùn)算部473中的ECC塊2的錯誤標(biāo)識符ERF的生成。另外，PO消失糾正處理部475及EDC解碼器476中進(jìn)行ECC塊1的解碼處理。并且，還進(jìn)行由緩沖存儲器5向緩沖轉(zhuǎn)送部477的ECC塊0的讀處理。
在時刻T3之后，也進(jìn)行從時刻T2到T3的1個時鐘期間相同的處理。
這樣，糾錯裝置47中，在PO消失糾正處理部475中進(jìn)行向緩沖存儲器5的訪問，但在PI校正子運(yùn)算部473不進(jìn)行向緩沖存儲器5的訪問。即，對比圖19所示的現(xiàn)有的糾錯裝置10所作的在每個PI檢糾處理和PO檢糾處理(或者PO消失糾正處理)都進(jìn)行向緩沖存儲器5的訪問，有關(guān)本發(fā)明的糾錯裝置47，減少了在糾錯處理整個過程中的向緩沖存儲器5的訪問。因此，有關(guān)本發(fā)明的糾錯處理，可以滿足在光盤再生中對數(shù)據(jù)轉(zhuǎn)送速度的要求，可以沒有向緩沖存儲器5的訪問所帶來的等待時間而很容易實(shí)現(xiàn)實(shí)時處理。
另外，在PI校正子運(yùn)算部473中，與由緩沖轉(zhuǎn)送部471向緩沖存儲器5的ECC塊的寫入同時，還進(jìn)行PI校正子運(yùn)算處理。即、對比圖19所示的逐次進(jìn)行現(xiàn)有的緩沖轉(zhuǎn)送部101中的向緩沖存儲器5的ECC塊的寫入處理和現(xiàn)有的PI糾錯處理部102中的PI檢糾處理，本發(fā)明中并行進(jìn)行緩沖轉(zhuǎn)送部471中的向緩沖存儲器5的ECC塊的寫入處理和PI校正子運(yùn)算部473中的PI校正子運(yùn)算處理的各處理，因此可以實(shí)現(xiàn)糾錯處理整體的高速化。
還有，在PI校正子運(yùn)算部473中僅實(shí)行PI校正子運(yùn)算。即，對比圖19所示的現(xiàn)有的PI糾錯處理部102按照圖21所示那樣除校正子運(yùn)算(S210)之外，錯誤位置多項式的導(dǎo)出(S211)、錯誤位置的計算(S212)、錯誤值的計算(S213)、錯誤的糾正(S214)的順序的狀況，有關(guān)本發(fā)明的PI校正子運(yùn)算部473由于僅實(shí)行PI校正子運(yùn)算，因此在可以減輕糾錯處理整體的處理負(fù)荷的同時還可以實(shí)現(xiàn)高速化。另外，對比現(xiàn)有的PI糾錯處理部102，有關(guān)本發(fā)明的PI校正子運(yùn)算部473的電路規(guī)模減小。
更有，PO消失糾正處理部475中，參照由PI校正子運(yùn)算部473生成的錯誤標(biāo)識符ERF來實(shí)行PO消失糾正處理。即，伴隨預(yù)先可知錯誤位置，實(shí)行與檢糾處理相比有2倍糾正能力的消失糾正處理。因此，有關(guān)本發(fā)明的糾錯處理，可以在確保適當(dāng)質(zhì)量的糾錯能力的同時，滿足對來自光盤1的再生數(shù)據(jù)DIN的高速數(shù)據(jù)轉(zhuǎn)送速度的要求，可以容易地實(shí)現(xiàn)實(shí)時處理。
＝＝＝位圖型的錯誤標(biāo)識符/緩沖部＝＝＝關(guān)于位圖型的錯誤標(biāo)識符/緩沖部474的結(jié)構(gòu)及動作，邊適當(dāng)參照圖6、圖7，邊依照圖5進(jìn)行說明。
第1移位寄存器4741及第2移位寄存器4742，由PI校正子運(yùn)算部473接收ECC塊所有行的(208bits)錯誤標(biāo)識符ERF(參照圖7(a))、和與ECC塊各行的錯誤標(biāo)識符ERF同步的用于識別ECC塊各行的PI行時序信號LT(參照圖7(b))。
然后，第1移位寄存器4741及第2移位寄存器4742通過將PI行時序信號LT用作移位時鐘信號，將ECC塊所有行的錯誤標(biāo)識符ERF進(jìn)行緩沖。另外，ECC塊所有行的錯誤標(biāo)識符ERF被進(jìn)行了緩沖時，第1移位寄存器4741及第2移位寄存器4742將各自儲存的ECC塊所有行的錯誤標(biāo)識符ERF作為第1移位輸出SA(參照圖7(c))、第2移位輸出SB(參照圖7(d))發(fā)送給選擇器4745。
圖6是顯示對第1移位寄存器4741及第2移位寄存器4742，ECC塊所有行的錯誤標(biāo)識符ERF被進(jìn)行了緩沖的狀態(tài)的圖。還有，圖6中，顯示的是PI校正子運(yùn)算的結(jié)果為ECC塊的第100行和第198行發(fā)生了錯誤的例子。此時，PO消失糾正處理部475中實(shí)施關(guān)于ECC塊的第100行和第198行的PO消失糾正。
然而，盡管在本實(shí)施方式中是設(shè)計了第1移位寄存器4741及第2移位寄存器4742這兩組，但還可以不局限于兩組而是設(shè)計三組以上。越增加移位寄存器的個數(shù)，向移位寄存器的錯誤標(biāo)識符ERF的緩沖處理與PO消失糾正處理的乖離就越會產(chǎn)生偏離。
AND元件4743、4744是有關(guān)本發(fā)明的“開關(guān)控制部”的一個實(shí)施方式。AND元件4743、4744接收來自糾錯序列控制部479的移位使能信號SEN和開關(guān)指令SW進(jìn)行各自的AND運(yùn)算。另外，AND元件4743的輸出作為第1移位寄存器4741的使能信號來處理，AND元件4744的輸出作為第2移位寄存器4742的使能信號來處理。
在此，移位使能信號SEN和開關(guān)指令SW為“H，L”的時候，AND元件4743、4744的各輸出成為“H，L”，第1移位寄存器4741成為可移位動作的Enable狀態(tài)而第2移位寄存器4742成為不可移位動作的Disable狀態(tài)。另外，當(dāng)移位使能信號SEN和開關(guān)指令SW為“H，H”的時候，AND元件4743、4744的各輸出成為“H，L”，第1移位寄存器4741成為Disable狀態(tài)而第2移位寄存器4742成為Enable狀態(tài)。還有，當(dāng)移位使能信號SEN為“L”時，不論開關(guān)指令SW為什么，第1及第2移位寄存器4741、4742都成為Disable狀態(tài)。這樣，由AND元件4743、4744來互補(bǔ)地切換第1及第2移位寄存器4741、4742的Enable狀態(tài)。
選擇器4745通過將從糾錯序列控制部479接收的開關(guān)指令SW(參照圖7(e))使用為選擇器控制信號，來選擇從第1移位寄存器4741接收的第1移位輸出SA或者從第2移位寄存器4742接收的第2移位輸出SB之一，向PO消失糾正處理部475輸出(參照圖7(f))。結(jié)果，PO消失糾正處理部475參照由選擇器4745選擇輸出的第1移位輸出SA或者第2移位輸出SB執(zhí)行PO消失糾正處理。
即，AND元件4743、4744逐次切換第1移位寄存器4741及第2移位寄存器4742分別為來自校正子運(yùn)算部473的ECC塊所有行的錯誤標(biāo)識符ERF的緩沖用和消失糾正處理部475中的消失糾正處理用。該結(jié)果，ECC塊所有行的錯誤標(biāo)識符ERF的緩沖處理和PO消失糾正處理被進(jìn)行流水線處理。
這樣，位圖型的錯誤標(biāo)識符/緩沖部474通過將ECC塊所有行的錯誤標(biāo)識符ERF的緩沖處理和PO消失糾正處理進(jìn)行流水線處理，可以實(shí)現(xiàn)有關(guān)本發(fā)明的糾錯處理整體的高速化。
＝＝＝指針型的錯誤標(biāo)識符/緩沖部＝＝＝關(guān)于指針型的錯誤標(biāo)識符/緩沖部480的結(jié)構(gòu)及動作，邊適當(dāng)參照圖9，邊依照圖8進(jìn)行說明。
錯誤標(biāo)識符/緩沖部480由PI校正子運(yùn)算部473接收ECC塊各行的錯誤標(biāo)識符ERF、顯示作為與各錯誤標(biāo)識符ERF對應(yīng)的ECC塊的行的指針的PI行編號LN、和ECC塊所有行中被錯誤計數(shù)器4731計數(shù)了有錯誤的行數(shù)的錯誤計數(shù)值EC。
因此，錯誤標(biāo)識符/緩沖部480在當(dāng)由PI校正子運(yùn)算部473接收了顯示有1個錯誤標(biāo)識符ERF時，將與該錯誤標(biāo)識符ERF同步接收到的錯誤計數(shù)值EC作為寫地址、與該錯誤標(biāo)識符ERF同步接收到的PI行編號LN即僅顯示有錯誤的PI錯誤行編號ELN(“錯誤行指針”)向第1RAM4801及第2RAM4802緩沖。
還有，錯誤標(biāo)識符/緩沖部480在PO消失糾正處理部475的PO消失糾正處理的執(zhí)行時序中，由PO消失糾正處理部475接收對第1RAM4801或者第2RAM4802的讀指令PR和讀地址RA。其結(jié)果，在第1RAM4801或者第2RAM4802中被緩沖的PI錯誤行編號ELN被讀出并向PO消失糾正處理部475發(fā)送。這樣，PO消失糾正處理部475邊參照來自錯誤標(biāo)識符/緩沖部480的PI錯誤行編號ELN，邊執(zhí)行PO消失糾正處理。
在此，第1RAM4801及第2RAM4802是有關(guān)本發(fā)明的“錯誤行指針存儲用存儲器”的一個實(shí)施方式，是進(jìn)行PI錯誤行編號ELN的緩沖的存儲器。另外，ECC塊所有行中發(fā)生了超過“16”行的錯誤時，公知是不可進(jìn)行消失糾正的。因此，第1RAM4801及第2RAM4802的存儲容量只要有“16bits×PI錯誤行編號ELN的字節(jié)數(shù)(例如、8bits)就可以了。
然而，盡管在本實(shí)施方式中是設(shè)計了第1RAM4801及第2RAM4802這兩組，但還可以不局限于兩組而是設(shè)計三組以上。越增加RAM的個數(shù)，向RAM的PI錯誤行編號ELN的緩沖處理與PO消失糾正處理的乖離就越會產(chǎn)生偏離。
第1計數(shù)寄存器4803、第2計數(shù)寄存器4804分別儲存顯示被寫入第1RAM4801、第2RAM4802的PI錯誤行編號ELN的個數(shù)的錯誤計數(shù)值EC。即，該錯誤計數(shù)值EC識別第1RAM4801、第2RAM4802的所有地址中到哪個寫地址被寫入了PI錯誤行編號ELN，同時還顯示Empty區(qū)域的開頭地址。因此，該計數(shù)值在達(dá)到可消失糾正的最大計數(shù)值“16”的時候，錯誤標(biāo)識符/緩沖部480就禁止向第1RAM4801、第2RAM4802的PI錯誤行編號ELN的寫入。
在此，圖9是顯示第1RAM4801、第2RAM4802中被寫入了PI錯誤行編號ELN的狀態(tài)和此時第1計數(shù)寄存器4803和第2計數(shù)寄存器4804的狀態(tài)的圖。另外，圖9所示的例子是表示ECC塊所有行中第1行、第100行、第198行的總計3行發(fā)生了錯誤的例子。此時，第1RAM4801、第2RAM4802在地址0～2的劃分區(qū)域中寫入有PI錯誤行編號ELN，在地址3～15為止的劃分區(qū)域是Empty區(qū)域。此外，第1計數(shù)寄存器4803和第2計數(shù)寄存器4804中所儲存的錯誤計數(shù)值EC是“3”，是顯示Empty區(qū)域的開頭地址。
開關(guān)控制部4805進(jìn)行用于如下的控制，即根據(jù)從糾錯序列控制部479接收到的開關(guān)指令SW，將第1RAM4801或第2RAM4802之一連接到PI校正子運(yùn)算部473，而將另一個與PO消失糾正處理部475連接。即，開關(guān)控制部4805切換第1RAM4801、第2RAM4802分別為PI錯誤行編號ELN的緩沖用和PO消失糾正處理用。
結(jié)果，PI錯誤行編號ELN的緩沖處理和PO消失糾正處理被進(jìn)行流水線處理，可以實(shí)現(xiàn)有關(guān)本發(fā)明的糾錯處理整體的高速化。更有，指針型的錯誤標(biāo)識符/緩沖部480與位圖型的錯誤標(biāo)識符/緩沖部474相比，減小了電路規(guī)模。
(第2實(shí)施方式糾錯裝置)關(guān)于有關(guān)本發(fā)明的第2實(shí)施方式的“糾錯裝置50”，邊適當(dāng)參照圖11，邊根據(jù)圖10進(jìn)行說明。另外，為了說明上的方便，省略與前述的有關(guān)本發(fā)明的第1實(shí)施方式的糾錯裝置47同樣的、在PI校正子運(yùn)算之前通常被實(shí)施的去交錯處理及檢錯處理之后通常被實(shí)施的去擾處理的說明。
有關(guān)本發(fā)明的第2實(shí)施方式的糾錯裝置50與有關(guān)本發(fā)明的第1實(shí)施方式的糾錯裝置47相比，僅錯誤標(biāo)識符/緩沖轉(zhuǎn)送部(504、511)、和錯誤標(biāo)識符/緩沖部505不同。
錯誤標(biāo)識符/緩沖轉(zhuǎn)送部504(“緩沖轉(zhuǎn)送部”)是主要由多個移位寄存器(“位圖寄存器”)構(gòu)成的位圖型的轉(zhuǎn)送部，其將在PI校正子運(yùn)算部503中順次生成的錯誤標(biāo)識符ERF進(jìn)行緩沖。另外，錯誤標(biāo)識符/緩沖轉(zhuǎn)送部511是主要由多個RAM構(gòu)成的指針型轉(zhuǎn)送部，其將PI錯誤行編號ELN(“錯誤行指針”)進(jìn)行緩沖，該P(yáng)I錯誤行編號ELN表示在PI校正子運(yùn)算部503中順次生成的錯誤標(biāo)識符ERF中顯示有錯誤的錯誤標(biāo)識符ERF所對應(yīng)的ECC塊的行。由此，當(dāng)錯誤標(biāo)識符ERF或者PI錯誤行編號ELN是緩沖存儲器5的數(shù)據(jù)字節(jié)位數(shù)的預(yù)定的自然數(shù)倍時(S113)，錯誤標(biāo)識符/緩沖轉(zhuǎn)送部(504，511)向緩沖寄存器5進(jìn)行緩沖轉(zhuǎn)送。
錯誤標(biāo)識符/緩沖部505(“緩沖部”)是對從緩沖寄存器5讀出的ECC塊所有行的錯誤標(biāo)識符ERF或者1塊的PI錯誤行編號ELN進(jìn)行緩沖的器件(S115)。還有，錯誤標(biāo)識符/緩沖部505，與有關(guān)本發(fā)明的第1實(shí)施方式的錯誤標(biāo)示符/緩沖部474、480同樣，作為位圖型或指針型被構(gòu)成。
還有，通過錯誤標(biāo)識符/緩沖轉(zhuǎn)送部(504、511)，將ECC塊所有行的錯誤標(biāo)識符ERF或者1塊的PI錯誤行編號ELN暫時寫入緩沖存儲器5。為此，如圖12所示，緩沖轉(zhuǎn)送部501及PI校正子運(yùn)算部503中的各處理、與PO消失糾正處理部506、EDC解碼器507及緩沖轉(zhuǎn)送部508中的各處理為非同步的關(guān)系。
圖12是糾錯裝置50的糾錯處理的時序圖。另外，(a)、(b)、(c)、(d)的說明與圖4相同。
首先，在從時刻T0到T1的1個時鐘期間，并行處理由緩沖轉(zhuǎn)送部501向緩沖存儲器5的ECC塊0的寫入和PI校正子運(yùn)算部503中的ECC塊0的錯誤標(biāo)識符ERF的生成。
在從時刻T1到T3的1個時鐘期間，并行處理由緩沖轉(zhuǎn)送部501向緩沖存儲器5的ECC塊1的寫入和PI校正子運(yùn)算部503中的ECC塊1的錯誤標(biāo)識符ERF的生成。
另外，到從時刻T1到T3為止的1個時鐘期間的時刻T2，錯誤標(biāo)識符/緩沖部505完成了ECC塊0所有行的錯誤標(biāo)識符0或者ECC塊0的PI錯誤行編號ELN的緩沖。
由此，在時刻T2并不等待時刻T3中的由緩沖轉(zhuǎn)送部501向緩沖寄存器5的ECC塊2的寫入和PI校正子運(yùn)算部503中的錯誤標(biāo)識符ERF生成，PO消失糾正處理部475及EDC解碼器476中ECC塊0的解碼處理被非同步地處理。因此，在ECC塊0的解碼處理結(jié)束的時刻T4，PO消失糾正處理部475及EDC解碼器476中進(jìn)行對下面的ECC塊1的解碼處理，并且從緩沖寄存器5向緩沖轉(zhuǎn)送部508的ECC塊0的讀出也被進(jìn)行。
圖13是顯示各處理部(501、503、(504，511)、505、506、507、508)的向緩沖寄存器5的訪問狀況的圖。還有，(a)顯示由緩沖轉(zhuǎn)送部501向緩沖存儲器5的ECC塊的寫入訪問，(b)顯示錯誤標(biāo)識符/緩沖轉(zhuǎn)送部(504，511)向緩沖寄存器5的錯誤標(biāo)識符ERF(或者PI錯誤行編號ELN)的寫入訪問，(c)顯示PO消失糾正處理部506及EDC解碼器507中的解碼處理所伴隨的向緩沖寄存器5的ECC塊的讀/寫訪問，(d)顯示由緩沖轉(zhuǎn)送部508向緩沖存儲器5的ECC塊的讀訪問、(e)顯示糾錯處理整體的向緩沖寄存器5的整個訪問。
錯誤標(biāo)識符/緩沖轉(zhuǎn)送部(504，511)如圖13(b)、(e)所示，在由緩沖轉(zhuǎn)送部501向緩沖寄存器5和ECC塊寫入的間隔中，或者后邊講述的PO消失糾正處理部506進(jìn)行PO消失糾正處理時，從緩沖寄存器5讀出ECC塊的各列的間隔中，被緩沖的錯誤標(biāo)識符ERF向緩沖寄存器5轉(zhuǎn)送。其結(jié)果，各處理部(501、(504，511)、506、507、508)之間，向緩沖寄存器5的各訪問并不發(fā)生沖突而可以高效地進(jìn)行。
＝＝＝位圖型＝＝＝關(guān)于位圖型的錯誤標(biāo)識符/緩沖部504的結(jié)構(gòu)及動作，依照圖14進(jìn)行說明。
移位寄存器5041由PI校正子運(yùn)算部503接收ECC塊所有行的(208bits)錯誤標(biāo)識符ERF。
地址生成電路5402根據(jù)由PI行計數(shù)器5101計數(shù)生成的PI行編號LN，生成在緩沖寄存器5中儲存的錯誤標(biāo)識符ERF的地址信息，轉(zhuǎn)送給存儲器訪問控制電路45。其結(jié)果，由移位寄存器5401輸出的錯誤標(biāo)識符ERF介由存儲器訪問控制電路45及存儲器I/F電路46，根據(jù)在地址生成電路5402中生成的地址信息，緩沖轉(zhuǎn)送給緩沖寄存器5。
另外，錯誤標(biāo)識符/緩沖部505也一樣，可以設(shè)置為位圖型。還有，這種情況下的結(jié)構(gòu)，由于與圖5所示的有關(guān)本發(fā)明的第1實(shí)施方式的錯誤標(biāo)識符/緩沖部474的結(jié)構(gòu)一樣，從而省略說明。
＝＝＝指針型＝＝＝關(guān)于指針型的錯誤標(biāo)識符/緩沖轉(zhuǎn)送部511的結(jié)構(gòu)及動作，依照圖11進(jìn)行說明。
錯誤標(biāo)識符/緩沖轉(zhuǎn)送部511由PI校正子運(yùn)算部503接收ECC塊各行的錯誤標(biāo)識符ERF，由糾錯序列控制部510的PI行計數(shù)器5101接收PI行編號LN，該P(yáng)I行編號LN作為顯示與各錯誤標(biāo)識符ERF對應(yīng)的ECC塊的行的指針。另外，接收到的錯誤標(biāo)識符ERF及PI行編號LN被轉(zhuǎn)送給存儲器訪問控制電路45。
錯誤計數(shù)器5111對由PI校正子運(yùn)算部503接收到的錯誤標(biāo)識符ERF的有錯誤的次數(shù)(以下，稱為錯誤計數(shù)值EC)進(jìn)行計數(shù)并轉(zhuǎn)送給存儲器訪問控制電路45。
地址生成電路5402根據(jù)由PI行計數(shù)器5101接收到的PI行編號LN，生成在緩沖存儲器5中儲存的PI錯誤行編號ELN的地址信息，轉(zhuǎn)送給存儲器訪問控制電路45。
這樣，存儲器訪問控制電路45從錯誤標(biāo)識符/緩沖轉(zhuǎn)送部511接收錯誤標(biāo)識符ERF、PI行編號LN、錯誤計數(shù)值EC、地址信息。然后，存儲器訪問控制電路45在接收到的錯誤標(biāo)識符ERF顯示有錯誤的時候，將與該錯誤標(biāo)識符ERF同步接收到的PI行編號LN(PI錯誤行編號ELN(“錯誤行指針”)及地址信息轉(zhuǎn)送給存儲器I/F電路45。其結(jié)果，從存儲器訪問控制電路45轉(zhuǎn)送來的PI錯誤行編號ELN介由存儲器I/F電路46，依照在地址生成電路5402中生成的地址信息，被寫入緩沖存儲器5。
另外，在存儲器訪問控制電路45在將1個塊的錯誤標(biāo)識符ERF所對應(yīng)的所有的PI錯誤行編號ELN寫入緩沖存儲器5之后，在錯誤計數(shù)器511中被計數(shù)的錯誤計數(shù)值EC，與前邊講述的第1實(shí)施方式中的錯誤計數(shù)器4731的錯誤計數(shù)值EC一樣，可以用于錯誤標(biāo)識符/緩沖部505的控制。
另外，錯誤標(biāo)識符/緩沖部505也一樣，可以實(shí)施為指針型。還有，這種情況下的結(jié)構(gòu)，由于與圖8所示的有關(guān)本發(fā)明的第1實(shí)施方式的錯誤標(biāo)識符/緩沖部480的結(jié)構(gòu)一樣，從而省略說明。
以上，對本發(fā)明的實(shí)施方式進(jìn)行了說明，但前邊所述的實(shí)施方式僅是為了用于使本發(fā)明的理解更為容易，而不是用于限定解釋本發(fā)明的內(nèi)容。本發(fā)明只要不脫離其宗旨，經(jīng)更改/改良所得到的以及其等價物都屬于本發(fā)明。
權(quán)利要求
1.一種糾錯裝置，接收分組碼進(jìn)行糾錯處理，其中分組碼是對二維排列的數(shù)據(jù)賦予行方向的第1糾錯碼及列方向的第2糾錯碼而構(gòu)成的，具有緩沖存儲器，其儲存所述接收到的分組碼；校正子運(yùn)算部，其以所述接收到的分組碼的行單位，進(jìn)行基于所述第1糾錯碼的校正子運(yùn)算，生成所述分組碼的各行的錯誤的有無的判斷結(jié)果；緩沖部，其將所述判斷結(jié)果進(jìn)行緩沖；和糾正處理部，其根據(jù)從所述緩沖存儲器讀出的被賦予給所述分組碼的各列的所述第2糾錯碼和在所述緩沖部中被緩沖的所述判斷結(jié)果，進(jìn)行糾正處理。
2.根據(jù)權(quán)利要求1所述的糾錯裝置，其特征在于，所述判斷結(jié)果，是將所述分組碼的各行的錯誤的有無以標(biāo)識符表現(xiàn)的錯誤標(biāo)識符，所述緩沖部具有多個位圖寄存器，其將所述分組碼的所有行的所述錯誤標(biāo)識符進(jìn)行緩沖；和開關(guān)控制部，其進(jìn)行如下的控制，該控制用于將所述多個位圖寄存器分別切換為與所述校正子運(yùn)算部連接或者與所述糾正處理部連接。
3.根據(jù)權(quán)利要求1所述的糾錯裝置，其特征在于，所述判斷結(jié)果是顯示所述分組碼的各行中有錯誤的行的錯誤行指針，所述緩沖部具有多個錯誤行指針儲存用存儲器，所述校正子運(yùn)算部及所述糾正處理部可以進(jìn)行訪問，其對所述錯誤行指針進(jìn)行緩沖；和開關(guān)控制部，其進(jìn)行如下的控制，該控制用于將所述多個錯誤行指針儲存用存儲器分別切換為與所述校正子運(yùn)算部連接或者與所述糾正處理部連接。
4.根據(jù)權(quán)利要求3所述的糾錯裝置，其特征在于，所述緩沖部設(shè)置有錯誤計數(shù)器，其對被緩沖在所述錯誤行指針儲存用存儲器中的所述錯誤行指針的個數(shù)進(jìn)行計數(shù)。
5.一種糾錯裝置，接收分組碼進(jìn)行糾錯處理，其中分組碼是對二維排列的數(shù)據(jù)賦予行方向的第1糾錯碼及列方向的第2糾錯碼構(gòu)成的，具有緩沖存儲器，其儲存所述接收到的分組碼；校正子運(yùn)算部，其以所述接收到的分組碼的行單位，進(jìn)行基于所述第1糾錯碼的校正子運(yùn)算，生成所述分組碼的各行的錯誤的有無的判斷結(jié)果；緩沖轉(zhuǎn)送部，其將所述判斷結(jié)果進(jìn)行緩沖，并且轉(zhuǎn)送給所述緩沖存儲器；緩沖部，其將從所述緩沖存儲器讀出的所述判斷結(jié)果進(jìn)行緩沖；和糾正處理部，其根據(jù)從所述緩沖存儲器讀出的被賦予給所述分組碼的各列的所述第2糾錯碼和在所述緩沖部中被緩沖的所述判斷結(jié)果，進(jìn)行糾正處理。
6.根據(jù)權(quán)利要求5所述的糾錯裝置，其特征在于，所述判斷結(jié)果，是將所述分組碼的各行的錯誤的有無以標(biāo)識符表現(xiàn)的錯誤標(biāo)識符，所述緩沖轉(zhuǎn)送部具有多個位圖寄存器，其將所述分組碼的所述錯誤標(biāo)識符進(jìn)行儲存；和地址生成電路，其生成用于將所述錯誤標(biāo)識符寫入所述緩沖存儲器的地址。
7.根據(jù)權(quán)利要求5所述的糾錯裝置，其特征在于，所述判斷結(jié)果是顯示所述分組碼的各行中有錯誤的行的錯誤行指針，所述緩沖轉(zhuǎn)送部具有地址生成電路，其生成用于將所述錯誤行指針寫入所述緩沖存儲器的地址。
8.根據(jù)權(quán)利要求7所述的糾錯裝置，其特征在于，所述緩沖轉(zhuǎn)送部設(shè)置有錯誤計數(shù)器，其對所述錯誤行指針的個數(shù)進(jìn)行計數(shù)。
全文摘要
在進(jìn)行賦予第1及第2糾錯碼而構(gòu)成的分組碼的糾錯的糾錯裝置中，具有校正子運(yùn)算部，其將接收到緩沖存儲器的分組碼進(jìn)行儲存并行，以行單位，進(jìn)行基于第1糾錯碼的校正子運(yùn)算，生成各行的錯誤的有無的判斷結(jié)果；緩沖部，其將該判斷結(jié)果進(jìn)行緩沖；和糾正處理部，其根據(jù)從緩沖存儲器讀出的分組碼的各列的第2糾錯碼和被緩沖的該判斷結(jié)果，進(jìn)行糾正處理。或者將所述緩沖部置換為將在校正子運(yùn)算部中生成的判斷結(jié)果轉(zhuǎn)送給緩沖存儲器的緩沖轉(zhuǎn)送部和從緩沖存儲器讀出該判斷結(jié)果進(jìn)行緩沖的緩沖部。從而本發(fā)明可以高效進(jìn)行至少組合了兩組的糾錯碼而構(gòu)成的分組碼的糾錯處理，并能抑制電路規(guī)模增大。
文檔編號G11B20/18GK1855282SQ20061007439
公開日2006年11月1日 申請日期2006年4月14日 優(yōu)先權(quán)日2005年4月26日
發(fā)明者富澤真一郎 申請人:三洋電機(jī)株式會社