專利名稱：移位寄存器的制作方法
技術領域：
本發(fā)明涉及一種移位寄存器，更具體地，涉及一種使施加到開關元件的偏壓應力(bias stress)最小化的移位寄存器。
背景技術：
近來，市面上已經(jīng)出現(xiàn)了各種平板顯示裝置，用來克服陰極射線管(CRT)的缺點，如重量、體積等。這種平板顯示裝置包括液晶顯示器(LCD)、場發(fā)射顯示器(FED)、等離子體顯示板(PDP)、發(fā)光顯示器(LED)等。
傳統(tǒng)的LCD由于利用電場來控制液晶層的透光率而在其上顯示圖像。為此，LCD包括LCD板和驅動電路，其中，在LCD板中液晶(LC)單元以矩陣形式排列，驅動電路用于驅動LCD板。
LCD板以使選通線和數(shù)據(jù)線交叉的方式構造。液晶(LC)單元位于所述的交叉處。更具體地，LCD板包括像素電極和公共電極，用于向各個LC單元施加電場。像素電極通過用作開關元件的薄膜晶體管(TFT)的源極和漏極連接到數(shù)據(jù)線。TFT的柵極連接到選通線。
LCD板以使多條選通線和多條數(shù)據(jù)線交叉的方式構造。選通線和數(shù)據(jù)線交叉處形成的區(qū)域限定了像素區(qū)。另外，LCD板具有像素電極和公共電極，用于向各個像素區(qū)施加電場。
另一方面，驅動電路包括用于驅動選通線的選通驅動器和用于驅動數(shù)據(jù)線的數(shù)據(jù)驅動器。選通驅動器將掃描脈沖順序地提供給選通線，使得LCD板的LCD單元每分鐘可被順序地操作特定的次數(shù)。
每次當掃描脈沖被提供給選通線中的一條時，數(shù)據(jù)驅動器將像素電壓信號提供給各條數(shù)據(jù)線。
因此，根據(jù)像素電壓信號，LCD裝置隨著由電場調節(jié)各LC單元的透光率而在其上顯示圖像，所述電場被施加到LC單元中的像素電極和公共電極。
選通驅動器包括移位寄存器，用于如上所述地順序輸出掃描脈沖。數(shù)據(jù)驅動器包括用于輸出取樣信號的移位寄存器，以對數(shù)字數(shù)據(jù)取樣。移位寄存器可單向地或雙向地輸出掃描脈沖或取樣信號。
圖1示出了包括多個級(stage)的傳統(tǒng)的移位寄存器。
參照圖1，傳統(tǒng)的雙向移位寄存器包括n個級ST1-STn，ST1-STn連接到第一和第二時鐘脈沖CLK提供線、第一和第二電壓Vd1和Vd2提供線、驅動電壓Vdd提供線和地電壓Vss提供線。這里，第一電壓Vd1和第二電壓Vd2分別被提供到第一電壓提供線和第二電壓提供線，并且根據(jù)掃描方向具有彼此相反的相位。第一和第二時鐘信號CLK分別被提供到第一和第二時鐘脈沖提供線，而它們的相位彼此相反。第一時鐘脈沖被提供到奇數(shù)級，而第二時鐘脈沖被提供到偶數(shù)級。
當傳統(tǒng)的雙向移位寄存器正向操作時，級ST1-STn根據(jù)被提供到第一級的第一起始脈沖Vst1、至少兩個時鐘脈沖CLK、高電平的第一電壓Vd1和低電平的第二電壓Vd2，順序地操作以正向輸出掃描脈沖。這里，通過來自前一級和下一級的輸出信號分別激活級ST2至級STn。
另一方面，當傳統(tǒng)的雙向移位寄存器反向操作時，級STn至ST1根據(jù)提供到級STn的第二起始脈沖Vst2、至少兩個時鐘脈沖CLK、低電平的第一電壓Vd1和高電平的第二電壓Vd2，順序地操作以反向輸出掃描脈沖。這里，通過來自前一級和下一級的輸出信號分別激活級STn-1至級ST1。
圖2示出了傳統(tǒng)的移位寄存器中的多個級中的級STi的詳細電路。
參照圖2和圖1，級STi包括掃描方向控制器10，用于根據(jù)第一使能信號VOi-1和第二使能信號VOi+1將第一電壓Vd1或第二電壓Vd2提供到掃描方向控制節(jié)點QS，以控制掃描脈沖的正向輸出或反向輸出；第一節(jié)點控制器20，用于根據(jù)掃描方向控制節(jié)點QS的電壓來控制第一節(jié)點Q1；第二節(jié)點控制器30，用于根據(jù)掃描方向控制節(jié)點QS的電壓和第一節(jié)點Q1的電壓來控制第二節(jié)點Q2；輸出單元50，用于根據(jù)第一節(jié)點Q1和第二節(jié)點Q2的電壓來輸出輸入時鐘信號CLK作為掃描脈沖；第三節(jié)點控制器40，用于根據(jù)第一使能信號VOi-1和第二使能信號VOi+1將第一電壓Vd1或第二電壓Vd2提供到第三節(jié)點Q3；放電電路單元60，用于根據(jù)第二節(jié)點Q2和第三節(jié)點Q3的電壓來釋放第一節(jié)點Q1的電壓。
掃描方向控制器10包括第一晶體管T1，其電連接在第一驅動電壓輸入線和掃描方向控制節(jié)點QS之間，第一電壓Vd1被輸入到第一驅動電壓輸入線；和第二晶體管T2，其電連接在第二驅動電壓輸入線和掃描方向控制節(jié)點QS之間，第二電壓Vd2被輸入到第二驅動電壓輸入線。這里，由作為從級STi-1輸出的輸出信號的第一使能信號VOi-1來控制第一晶體管T1，由作為從級STi+1輸出的輸出信號的第二使能信號VOi+1來控制第二晶體管T2。
第一節(jié)點控制器20包括第三晶體管T3其電連接在驅動電壓輸入線和第一節(jié)點Q1之間，驅動電壓Vdd被輸入到所述驅動電壓輸入線。第三晶體管T3由掃描方向控制節(jié)點QS的電壓控制。
第二節(jié)點控制器30包括第四晶體管T4，其形成了連接到驅動電壓輸入線的二極管電路，其中，第四晶體管T4由驅動電壓Vdd控制；第五晶體管T5，其連接在驅動電壓輸入線和第二節(jié)點Q2之間，其中，第五晶體管T5通過第四晶體管T4由驅動電壓Vdd控制；第六晶體管T6，其經(jīng)第四晶體管T4連接在驅動電壓輸入線和地電壓輸入線之間，地電壓Vss被提供到地電壓輸入線，其中，第六晶體管T6由第一節(jié)點Q1的電壓控制；第七晶體管T7，其連接在第二節(jié)點Q2和地電壓輸入線之間，其中，第七晶體管T7由第一節(jié)點Q1的電壓控制；和第八晶體管T8，其連接在地電壓輸入線和第二節(jié)點Q2之間，其中，第八晶體管T8由掃描方向控制節(jié)點QS的電壓控制。
放電電路單元60包括第九晶體管T9，其連接在地電壓輸入線和第一節(jié)點Q1之間，其中，第九晶體管T9由第三節(jié)點Q3的電壓控制；和第十晶體管T10，其連接在地電壓輸入線和第一節(jié)點Q1之間，其中，第十晶體管T10由第二節(jié)點Q2的電壓控制。
第三節(jié)點控制器40包括第十二晶體管T12，其連接在第一電壓輸入線和第三節(jié)點Q3之間，第一電壓Vd1被提供到第一電壓輸入線；和第十三晶體管T13，其連接在第二電壓輸入線和第三節(jié)點之間，第二電壓Vd2被提供到第二電壓輸入線。這里，第十二晶體管T12由第二使能信號VOi+1控制，第十三晶體管T13由第一使能信號VOi-1控制。
輸出單元50包括第十四晶體管T14，其連接在時鐘信號CLK1輸入線和輸出導線之間，輸出信號VOi被輸出到所述輸出導線；和第十五晶體管T15，其連接在地電壓輸入線和輸出導線之間。這里，第十四晶體管T14和第十五晶體管T15分別由第一節(jié)點Q1和第二節(jié)點Q2的電壓控制。
另一方面，掃描方向控制器10可被構造為還包括連接在掃描方向控制節(jié)點QS和地電壓輸入線之間的第十一晶體管T11，其中，第十一晶體管T11由從輸出單元50輸出的掃描脈沖控制。
圖3示出了當正向操作圖2中的電路時的波形。
參照圖3和圖2，以下將詳細描述傳統(tǒng)的雙向移位寄存器的正向操作。
首先，關于正向掃描，分別地，高電平的第一電壓Vd1被提供到第一電壓輸入線，低電平的第二電壓Vd2被提供到第二電壓輸入線。
在時間間隔t1期間，級STi從級STi-1接收到高電平的第一使能信號VOi-1，并從級STi+1接收到低電平的第二使能信號VOi+1。另外，在時間間隔t1期間，低電平的第一時鐘信號CLK1被提供到時鐘信號輸入線。
在時間間隔t1期間，掃描方向控制器10的第一晶體管T1被高電平的第一使能信號VOi-1導通，第二晶體管T2被低電平的第二使能信號VOi+1截止。因此，掃描方向控制器10通過第一晶體管T1將高電平的第一電壓Vd1提供到掃描方向控制節(jié)點QS。
這里，施加到掃描方向控制節(jié)點QS的高電平的第一電壓Vd1同時導通第一節(jié)點控制器20的第三晶體管T3和第二節(jié)點控制器30的第八晶體管T8。
驅動電壓Vdd通過導通的第三晶體管T3被提供到第一節(jié)點Q1。第二節(jié)點控制器30中的第六晶體管T6和第七晶體管T7被第一節(jié)點Q1的驅動電壓Vdd導通。另外，由于驅動電壓輸入線的驅動電壓Vdd通過第四晶體管T4被提供到第五晶體管T5的柵極，所以第五晶體管T5導通，從而驅動電壓Vdd被提供到第二節(jié)點Q2。因此，地電壓Vss通過第七晶體管T7和第八晶體管T8被提供到第二節(jié)點Q2，同時，驅動電壓Vdd經(jīng)第五晶體管T5也被提供到第二節(jié)點Q2。然而，由于將地電壓Vss提供到第二節(jié)點Q2的晶體管的數(shù)量大于提供驅動電壓Vdd的晶體管的數(shù)量，所以第二節(jié)點Q2被提供有地電壓Vss。
另外，在時間間隔t1期間，操作第三節(jié)點控制器40，使得第十三晶體管T13被高電平的第一使能信號VOi-1導通，以將低電平的第二電壓Vd2提供到第三節(jié)點Q3，從而使放電電路60的第九晶體管T9截止。另一方面，放電電路60的第十晶體管T10被第二節(jié)點Q2的地電壓Vss截止。
此外，在第一節(jié)點Q1的驅動電壓Vdd的作用下，輸出單元50的第十四晶體管T14保持其導通狀態(tài)，在第二節(jié)點Q2的地電壓Vss的作用下，輸出單元50的第十五晶體管T15也保持其截止狀態(tài)。因此，輸出單元50將被提供到時鐘信號輸入線的低電平的第一時鐘信號CLK1經(jīng)第十四晶體管T14輸出到輸出導線。另一方面，從輸出單元50輸出的低電平的第一時鐘信號CLK1被提供到下一級作為第一使能信號VOi-1。
在時間間隔t2期間，由于第一使能信號VOi-1處于低電平狀態(tài)，并且第一時鐘信號CLK1處于高電平狀態(tài)，所以第一晶體管T1和第三晶體管T3截止。另外，輸出單元50的第十四晶體管T14導通。即，由于當?shù)谝痪w管T1和第三晶體管T3截止時第一節(jié)點Q1浮動(float)，所以根據(jù)高電平的時鐘信號，輸出單元50的第十四晶體管T14的柵極和源極之間的寄生電容器Cgs(未示出)引導(bootstrap)第一節(jié)點Q1。因此，第一節(jié)點Q1的電壓高于驅動電壓Vdd，因此輸出單元50的第十四晶體管T14穩(wěn)定地導通。當?shù)谑木w管T14導通時，高電平的時鐘信號CLK1通過第十四晶體管T14被快速地提供到輸出導線。因此，級STi可輸出高電平的輸出信號VOi。
另一方面，在時間間隔t2期間，像在級STi的時間間隔t1期間一樣地操作級STi+1。即，響應于要被輸入到級STi+1的第一使能信號VOi-1，級STi+1的第一節(jié)點Q1被提供有驅動電壓Vdd，第一使能信號VOi-1對應于從級STi輸出的高電平的輸出信號VOi。
之后，在時間間隔t3期間，第一使能信號VOi-1保持其低電平，時鐘信號處于低電平狀態(tài)。因此，第一晶體管T1和第三晶體管T3截止。
另一方面，在時間間隔t3期間，當來自級STi+1的高電平的第二使能信號VOi+1被提供到第三節(jié)點控制器40的第十二晶體管T12時，第三節(jié)點Q3充有第一電壓Vd1，從而第三節(jié)點Q3的電平為高電平。因此，放電電路單元60的第九晶體管T9被第三節(jié)點Q3的第一電壓Vd1導通，從而地電壓Vss可被提供到第一節(jié)點Q1。
因為地電壓Vss通過放電電路單元60的第九晶體管T9被提供到第一節(jié)點Q1，所以第一節(jié)點Q1處于低電平狀態(tài)。輸出單元50的第十四晶體管T14被提供到第一節(jié)點Q1的地電壓Vss截止。驅動電壓Vdd通過第五晶體管T5被提供到第二節(jié)點Q2。這里，當?shù)诹w管T6和第七晶體管T7被第一節(jié)點Q1的地電壓Vss截止時，第五晶體管T5被通過第四晶體管T4提供的驅動電壓Vdd導通。因此，輸出單元50通過第十五晶體管T15將地電壓Vss或者低電平的輸出信號VOi輸出到輸出導線。
之后，在時間間隔t4期間，由于第二使能信號VOi+1處于低電平狀態(tài)，并且第十二晶體管T12截止，所以第三節(jié)點Q3浮動并保持其高電平。
圖4示出了當反向操作圖2中的電路時的波形。
參照圖4和圖2，下面將詳細描述傳統(tǒng)的雙向移位寄存器的反向操作。
關于反向掃描，分別地，低電平的第一電壓Vd1被提供到第一電壓輸入線，高電平的第二電壓Vd2被提供到第二電壓輸入線。
在時間間隔t1期間，級STi從級STi-1接收到低電平的第一使能信號VOi-1，從級STi+1接收到高電平的第二使能信號VOi+1。另外，在時間間隔t1期間，低電平的第一時鐘信號CLK1被提供到時鐘信號輸入線。
在時間間隔t1期間，掃描方向控制器10的第二晶體管T2被高電平的第二使能信號VOi+1或者級STi+1的輸出信號導通，掃描方向控制器10的第一晶體管T1被從級STi-1輸出的低電平的第一使能信號VOi-1截止。因此，掃描方向控制器10將提供到第二電壓輸入線的高電平的第二電壓Vd2通過第二晶體管T2提供到掃描方向控制節(jié)點QS。
這里，施加到掃描方向控制節(jié)點QS的高電平的第二電壓Vd2同時導通第一節(jié)點控制器20的第三晶體管T3和第二節(jié)點控制器30的第八晶體管T8。
驅動電壓Vdd經(jīng)導通的第三晶體管T3被提供到第一節(jié)點Q1。第二節(jié)點控制器30中的第六晶體管T6和第七晶體管T7被第一節(jié)點Q1的驅動電壓Vdd導通。
另外，當驅動電壓輸入線的驅動電壓Vdd經(jīng)第四晶體管T4被提供到第五晶體管T5的柵極時，第五晶體管T5導通，從而驅動電壓Vdd被提供到第二節(jié)點Q2。因此，地電壓Vss通過第七晶體管T7和第八晶體管T8被提供到第二節(jié)點Q2，同時，驅動電壓Vdd通過第五晶體管T5也被提供到第二節(jié)點Q2。然而，由于將地電壓Vss提供到第二節(jié)點Q2的晶體管的數(shù)量大于提供驅動電壓Vdd的晶體管的數(shù)量，所以第二節(jié)點Q2提供有地電壓Vss。
另外，在時間間隔t1期間，操作第三節(jié)點控制器40，使得第十二晶體管T12被高電平的第二使能信號VOi+1導通，以將低電平的第一電壓Vd1提供到第三節(jié)點Q3，從而使第一放電電路60的第九晶體管T9截止。另一方面，第一放電電路60的第十晶體管T10被第二節(jié)點Q2的地電壓Vss截止。
此外，由于第一節(jié)點Q1的驅動電壓Vdd而使得輸出單元50的第十四晶體管T14保持其導通狀態(tài)，而由于第二節(jié)點Q2的地電壓Vss而使得輸出單元50的第十五晶體管T15保持其截止狀態(tài)。因此，輸出單元50將被提供到時鐘信號輸入線的低電平的第一時鐘信號CLK1通過第十四晶體管T14輸出到輸出導線。另一方面，從輸出單元50輸出的低電平的第一時鐘信號CLK1被提供到前一級作為第一使能信號VOi-1。
在時間間隔t2期間，由于第二使能信號VOi+1具有低電平狀態(tài)并且第一時鐘信號CLK1具有高電平狀態(tài)，所以第二晶體管T2和第三晶體管T3截止。另外，輸出單元50的第十四晶體管T14導通。即，因為當?shù)诙w管T2和第三晶體管T3截止時第一節(jié)點Q1浮動，所以根據(jù)高電平的時鐘信號，輸出單元50的第十四晶體管T14的柵極和源極之間的寄生電容器Cgs引導第一節(jié)點Q1。因此，第一節(jié)點Q1的電壓大于驅動電壓Vdd，因此輸出單元50的第十四晶體管T14導通。當?shù)谑木w管T14導通時，通過第十四晶體管T14高電平的時鐘信號CLK被快速地提供到輸出導線。因此，級STi輸出高電平的輸出信號VOi。
另一方面，在時間間隔t2期間，響應于輸入到級STi-1的第二使能信號VOi+1，級STi-1的第一節(jié)點Q1提供有驅動電壓Vdd，第二使能信號VOi+1對應于從級STi輸出的高電平的輸出信號VOi。
之后，在時間間隔t3期間，第二使能信號VOi+1保持其低電平，第一時鐘信號CLK1保持在低電平狀態(tài)。因此，第二晶體管T2和第三晶體管T3截止。
另一方面，在時間間隔t3期間，第一使能信號VOi-1具有高電平。當來自級STi-1的高電平的第一使能信號VOi-1被提供到第三節(jié)點控制器40的第十三晶體管T13時，第三節(jié)點Q3充有第二電壓Vd2，使得第三節(jié)點Q3的電平為高電平。因此，放電電路單元60的第九晶體管T9被第三節(jié)點Q3的第二電壓Vd2導通，從而地電壓Vss被提供到第一節(jié)點Q1。
因為地電壓Vss通過放電電路單元60的第九晶體管T9被提供到第一節(jié)點Q1，所以第一節(jié)點Q1處于低電平狀態(tài)。因為第一節(jié)點Q1保持其放電狀態(tài)，所以輸出單元50的第十四晶體管T14被提供到第一節(jié)點Q1的地電壓Vss截止。另一方面，因為第六晶體管T6和第七晶體管T7被第一節(jié)點Q1的地電壓Vss截止，所以第五晶體管T5被提供到第四晶體管T4的驅動電壓Vdd導通，從而驅動電壓Vdd通過第五晶體管T5被提供到第二節(jié)點Q2。因此，輸出單元50將地電壓Vss或者低電平的輸出信號VOi通過第十五晶體管T15輸出到輸出導線。
之后，在時間間隔t4期間，當?shù)谝皇鼓苄盘朧Oi-1處于低電平狀態(tài)時，第十三晶體管T13截止。但是，第三節(jié)點Q3浮動并保持其高電平。
盡管以如下的方式操作傳統(tǒng)的雙向移位寄存器，即，當?shù)谌?jié)點Q3的電壓在時間間隔t1和t2期間保持低電平并在其他時間間隔期間保持高電平狀態(tài)時，第九晶體管T9可將連續(xù)的高電平電壓輸入到其柵極，但是這種操作方式的缺點在于由于施加到所述柵極的高電平電壓所引起的偏壓應力而導致第九晶體管T9老化，其中，所述高電平電壓被提供到第三節(jié)點Q3。

發(fā)明內容
因此，本發(fā)明提出了一種移位寄存器，該移位寄存器基本上避免了由于現(xiàn)有技術的局限和缺點而引起的一個或多個問題。
本發(fā)明的目的是提供一種使施加到晶體管的偏壓應力最小化的移位寄存器。
將在接下來的描述中部分闡述本發(fā)明另外的優(yōu)點、目的和特征，當本領域的普通技術人員閱讀下文時將會部分地顯而易見或者可以經(jīng)過本發(fā)明的實踐而得知。通過在書面的說明書和權利要求書以及附圖中指出的具體結構可實現(xiàn)并獲得本發(fā)明的目的和其他優(yōu)點。
為了實現(xiàn)這些目的和其他優(yōu)點以及根據(jù)本發(fā)明的目的，如在此實施和廣義描述的，公開了一種使施加到晶體管的偏壓應力最小化的移位寄存器。一種包括有用于輸出掃描脈沖的n個級的移位寄存器，所述掃描脈沖在移位寄存器的正向或反向上被順序地延遲，其中，n是正整數(shù)，并且其中，每個級包括掃描方向控制器，用于根據(jù)第一或第二使能信號將第一或第二電壓提供到掃描方向控制節(jié)點，并控制正向或反向輸出；第一節(jié)點控制器，用于根據(jù)所述掃描方向控制節(jié)點上的電壓來控制第一節(jié)點；第二節(jié)點控制器，用于根據(jù)所述掃描方向控制節(jié)點上的電壓和所述第一節(jié)點上的電壓來控制第二節(jié)點；輸出單元，根據(jù)所述第一節(jié)點和第二節(jié)點上的電壓輸出時鐘信號作為掃描脈沖；第三節(jié)點控制器，用于根據(jù)所述第一和第二使能信號將所述第一電壓和第二電壓之一提供到第三節(jié)點；第一放電電路單元，用于根據(jù)所述第二節(jié)點和第三節(jié)點的電壓釋放所述第一節(jié)點上的電壓；和第二放電電路單元，用于根據(jù)第三和第四使能信號之一釋放所述第三節(jié)點上的電壓。
應該理解，本發(fā)明的前述的一般性描述和下面的詳細描述是示例性和說明性的，并且旨在提供對要求權利的本發(fā)明的進一步的解釋。


包括的附圖提供對本發(fā)明的進一步理解，附圖被并入并構成本申請的一部分，附圖示出了本發(fā)明的實施例并且與說明書一起用來解釋本發(fā)明的原理。
在附圖中圖1示出了包括多個級的傳統(tǒng)的移位寄存器；圖2示出了傳統(tǒng)的移位寄存器中多個級中的級STi的詳細電路；圖3示出了正向操作圖2中的電路時的波形；圖4示出了反向操作圖2中的電路時的波形；圖5示出了根據(jù)本發(fā)明實施例的移位寄存器的示意性框圖；圖6示出了在根據(jù)本發(fā)明實施例的移位寄存器中的多個級中的級i的詳細電路；圖7示出了正向操作圖6中的電路時的波形；以及圖8示出了反向操作圖6中的電路時的波形。
具體實施例方式
現(xiàn)在，將詳細地描述本發(fā)明的優(yōu)選實施例，其示例在附圖中示出。如有可能，在所有附圖中相同的標號表示相同或相似的部分。
圖5示出了根據(jù)本發(fā)明實施例的移位寄存器的示意性框圖。
參照圖5，根據(jù)本發(fā)明的移位寄存器包括n個級(互相依賴地連接到第一和第二時鐘脈沖CLK提供線的ST1-STn)、第一和第二電壓Vd1和Vd2提供線、驅動電壓Vdd線和地電壓Vss線。這里，根據(jù)掃描方向，分別被提供給第一和第二電壓提供線的第一電壓Vd1和第二電壓Vd2具有彼此相反的相位。第一和第二時鐘信號CLK被分別提供給第一和第二時鐘脈沖提供線，而它們的相位彼此相反。第一時鐘脈沖被提供給奇數(shù)級，第二時鐘脈沖被提供給偶數(shù)級。
當正向操作根據(jù)本發(fā)明的雙向移位寄存器時，根據(jù)提供到第一級的第一起始脈沖Vst1、至少兩個時鐘脈沖CLK、高電平的第一電壓Vd1、低電壓的第二電壓Vd2，級ST1至STn被順序地操作以正向輸出掃描脈沖。這里，如果由參考符號i表示各級，則級STi由從級STi-2、STi-1、STi+1和STi+2輸出的信號激活。
另一方面，如果反向操作根據(jù)本發(fā)明的雙向移位寄存器，則根據(jù)提供到級STn的第二起始脈沖Vst2、至少兩個時鐘脈沖CLK、低電平的第一電壓Vd1和高電平的第二電壓Vd2，級STn至ST1被順序地操作以反向輸出掃描脈沖。這里，如果由參考符號i表示各級，則級STi由從級STi-2、STi-1、STi+1和STi+2輸出的信號激活。
圖6示出了在根據(jù)本發(fā)明實施例的移位寄存器中的多個級中的級i的詳細電路。
參照圖6和圖5，級STi包括掃描方向控制器110，用于根據(jù)第一使能信號VOi-1和第二使能信號VOi+1將第一電壓Vd1或第二電壓Vd2提供到掃描方向控制節(jié)點QS以控制正向或反向掃描；第一節(jié)點控制器120，用于根據(jù)掃描方向控制節(jié)點QS的電壓來控制第一節(jié)點Q1；第二節(jié)點控制器130，用于根據(jù)掃描方向控制節(jié)點QS的電壓和第一節(jié)點Q1的電壓來控制第二節(jié)點Q2；第三節(jié)點控制器140，用于根據(jù)第一使能信號VOi-1和第二使能信號VOi+1將第一電壓Vd1或第二電壓Vd2提供到第三節(jié)點Q3；輸出單元150，用于根據(jù)第一節(jié)點Q1和第二節(jié)點Q2的電壓來輸出輸入時鐘信號CLK作為掃描脈沖；第一放電電路單元160，用于根據(jù)第二節(jié)點Q2和第三節(jié)點Q3的電壓使第一節(jié)點Q1放電；和第二放電電路單元170，用于根據(jù)第三使能信號VOi+2或第四使能信號VOi-2使第三節(jié)點Q3放電。
這里，第一使能信號VOi-1是從外側提供的起始信號或者是從級STi-1(i-1是正整數(shù))輸出的信號。第二使能信號VOi+1是從級STi+1輸出的信號。第三使能信號VOi+2是從級STi+2輸出的信號，而第四使能信號VOi-2是從級STi-2輸出的信號。
第一電壓Vd1和第二電壓Vd2具有對應于掃描方向的彼此相反的相位。
掃描方向控制器110包括第一晶體管T1，用于根據(jù)第一使能信號VOi-1將第一電壓Vd1提供到掃描方向控制節(jié)點QS；和第二晶體管T2，用于根據(jù)第二使能信號VOi+1將第二電壓Vd2提供到掃描方向控制節(jié)點QS。
第一晶體管T1以這樣的方式構造，即，其柵極接收第一使能信號VOi-1，其源極電連接到第一電壓Vd1輸入線，其漏極電連接到掃描方向控制節(jié)點QS。這樣的第一晶體管T1被高電平的第一使能信號VOi-1導通，以將第一電壓輸入線的第一電壓Vd1提供到掃描方向控制節(jié)點QS。
第二晶體管T2以這樣的方式構造，即，其柵極接收第二使能信號VOi+1，其源極電連接到第二電壓Vd2被提供至其的第二電壓Vd2輸入線，其漏極電連接到掃描方向控制節(jié)點QS。這樣的第二晶體管T2被高電平的第二使能信號VOi+1導通，以將第二電壓輸入線的第二電壓Vd2提供到掃描方向控制節(jié)點QS。
第一節(jié)點控制器120由第三晶體管T3實現(xiàn)，第三晶體管T3根據(jù)掃描方向控制節(jié)點QS的電壓將驅動電壓Vdd提供到第一節(jié)點Q1。
第三晶體管T3以這樣的方式構造，即，其柵極連接到掃描方向控制節(jié)點QS，其源極電連接到驅動電壓Vdd被提供至其的驅動電壓輸入線，其漏極電連接到第一節(jié)點Q1。第三晶體管T3被掃描方向控制節(jié)點QS的電壓導通，以將來自驅動電壓輸入線的驅動電壓Vdd提供到第一節(jié)點Q1。
第二節(jié)點控制器130包括第四晶體管T4，其形成連接到驅動電壓輸入線的二極管電路；第五晶體管T5，其根據(jù)通過第四晶體管T4的驅動電壓Vdd，將驅動電壓Vdd提供到第二節(jié)點Q2；第六晶體管T6，用于根據(jù)第一節(jié)點Q1的電壓來控制第五晶體管T5；第七晶體管T7，用于根據(jù)第一節(jié)點Q1的電壓將地電壓提供到第二節(jié)點Q2；和第八晶體管T8，用于根據(jù)掃描方向控制節(jié)點QS的電壓將地電壓提供到第二節(jié)點Q2。
第四晶體管T4以這樣的方式構造，即，第四晶體管T4的柵極和源極共同連接到驅動電壓輸入線并且其漏極電連接到第五晶體管T5的柵極。形成二極管電路的第四晶體管T4連接到驅動電壓輸入線以將驅動電壓Vdd提供到第五晶體管T5的柵極。
第五晶體管T5以這樣的方式構造，即，其柵極通過第四晶體管T4接收驅動電壓Vdd，其源極電連接到驅動電壓輸入線，其漏極電連接到第二節(jié)點Q2。第五晶體管T5被驅動電壓Vdd導通以將驅動電壓Vdd提供到第二節(jié)點Q2。
第六晶體管T6以這樣的方式構造，即，其柵極連接到第一節(jié)點Q1，其源極電連接到地電壓Vss被提供至其的地電壓輸入線，其漏極電連接到第五晶體管T5的柵極。這樣的第六晶體管T6被第一節(jié)點Q1的高電平的電壓導通以將地電壓輸入線的地電壓Vss提供到第五晶體管T5的柵極。
第七晶體管T7以這樣的方式構造，即，其柵極連接到第一節(jié)點Q1，其源極電連接到地電壓輸入線，其漏極電連接到第二節(jié)點Q2。第七晶體管T7被第一節(jié)點Q1的電壓導通以將地電壓輸入線的地電壓Vss提供到第二節(jié)點Q2。
第八晶體管T8以這樣的方式構造，即，其柵極電連接到掃描方向控制節(jié)點QS，其源極電連接到地電壓輸入線，其漏極電連接到第二節(jié)點Q2。第八晶體管T8被掃描方向控制節(jié)點QS的高電平的電壓導通以將地電壓輸入線的地電壓Vss提供到第二節(jié)點Q2。
第一放電電路單元160包括第九晶體管T9，用于根據(jù)第三節(jié)點Q3的電壓使第一節(jié)點Q1的電壓放電；和第十晶體管T10，用于根據(jù)第二節(jié)點Q2的電壓使第一節(jié)點Q1的電壓放電。
第九晶體管T9以這樣的方式構造，即，其柵極接收第三節(jié)點Q3的電壓，其源極電連接到地電壓Vss被提供至其的地電壓輸入線，其漏極電連接到第一節(jié)點Q1。第九晶體管T9被第三節(jié)點Q3的高電平的電壓導通以將地電壓輸入線的地電壓Vss提供到第一節(jié)點Q1。
第十晶體管T10以這樣的方式構造，即，其柵極接收第二節(jié)點Q2的電壓，其源極電連接到地電壓Vss被提供至其的地電壓輸入線，其漏極電連接到第一節(jié)點Q1。第十晶體管T10被第二節(jié)點Q2的高電平的電壓導通以將地電壓輸入線的地電壓Vss提供到第一節(jié)點Q1。
另一方面，掃描方向控制器110還可包括第十一晶體管T11，第十一晶體管T11根據(jù)從輸出單元150輸出的掃描脈沖使掃描方向控制節(jié)點QS的電壓放電。
第十一晶體管T11以這樣的方式構造，即，其柵極接收從級STi輸出的電壓VOi，其源極電連接到地電壓Vss被提供至其的地電壓輸入線，其漏極電連接到掃描方向控制節(jié)點QS。第十一晶體管T11被高電平的掃描脈沖導通以將地電壓輸入線的地電壓Vss提供到掃描方向控制節(jié)點QS。
第三節(jié)點控制器140包括第十二晶體管T12，用于根據(jù)第二使能信號VOi+1將第一電壓Vd1提供到第三節(jié)點Q3；和第十三晶體管T13，用于根據(jù)第一使能信號VOi-1將第二電壓Vd2提供到第三節(jié)點Q3。
第十二晶體管T12以這樣的方式構造，即，其柵極接收第二使能信號VOi+1，其源極電連接到第一電壓輸入線，其漏極電連接到第三節(jié)點Q3。這樣的第十二晶體管T12被高電平的第二使能信號VOi+1導通以將第一電壓輸入線的第一電壓Vd1提供到第三節(jié)點Q3。
第十三晶體管T13以這樣的方式構造，即，其柵極接收第一使能信號VOi-1，其源極電連接到第二電壓輸入線，其漏極電連接到第三節(jié)點Q3。第十三晶體管T13被高電平的第一使能信號VOi-1導通以將第二電壓輸入線的第二電壓Vd2提供到第三節(jié)點Q3。
輸出單元150包括第十四晶體管T14，用于根據(jù)第一節(jié)點Q1的電壓將第一時鐘信號輸入線的第一時鐘信號CLK1輸出到輸出導線；和第十五晶體管T15，用于根據(jù)第二節(jié)點Q2的電壓將地電壓Vss輸出到輸出導線。
第十四晶體管T14以這樣的方式構造，即，其柵極電連接到第一節(jié)點Q1，其源極電連接到第一時鐘信號輸入線，其漏極電連接到輸出導線。第十四晶體管T14被第一節(jié)點Q1的高電平的電壓導通以將第一時鐘信號CLK1輸出到輸出導線。
第十五晶體管T15以這樣的方式構造，即，其柵極電連接到第二節(jié)點Q2，其源極電連接到地電壓輸入線，其漏極電連接到輸出導線。第十五晶體管T15被第二節(jié)點Q2的高電平的電壓導通以將地電壓Vss輸出到輸出導線。
第二放電電路單元170包括第十六晶體管T16，用于根據(jù)第三使能信號VOi+2將地電壓Vss提供到第三節(jié)點Q3；和第十七晶體管T17，用于根據(jù)第四使能信號VOi-2將地電壓Vss提供到第三節(jié)點Q3。
第十六晶體管T16以這樣的方式構造，即，其柵極接收第三使能信號VOi+2，其源極電連接到地電壓輸入線，其漏極電連接到第三節(jié)點Q3。第十六晶體管T16被高電平的第三使能信號VOi+2導通以將地電壓Vss提供到第三節(jié)點Q3。
第十七晶體管T17以這樣的方式構造，即，其柵極接收第四使能信號VOi-2，其源極電連接到地電壓輸入線，其漏極電連接到第三節(jié)點Q3。這樣的第十七晶體管T17被高電平的第四使能信號VOi-2導通以將地電壓Vss提供到第三節(jié)點Q3。
圖7示出了正向操作圖6中的電路的波形。
參照圖7和圖6，以下將詳細描述根據(jù)本發(fā)明的一個實施例的移位寄存器中的級STi的正向操作。
首先，關于正向掃描，分別地，高電平的第一電壓Vd1被提供到第一電壓輸入線，低電平的第二電壓Vd2被提供到第二電壓輸入線。
在時間間隔t1期間，級STi從級STi-1接收到高電平的第一使能信號VOi-1，從級STi+1接收到低電平的第二使能信號VOi+1。另外，在時間間隔t1期間，低電平的第一時鐘信號CLK1被提供到第一時鐘信號輸入線。
在時間間隔t1期間，掃描方向控制器110的第一晶體管T1被高電平的第一使能信號VOi-1導通，第二晶體管T2被低電平的第二使能信號VOi+1截止。因此，掃描方向控制器110通過第一晶體管T1將高電平的第一電壓Vd1提供到掃描方向控制節(jié)點QS。
這里，施加到掃描方向控制節(jié)點QS的高電平的第一電壓Vd1使第一節(jié)點控制器120的第三晶體管T3和第二節(jié)點控制器130的第八晶體管T8同時導通。
驅動電壓Vdd經(jīng)導通的第三晶體管T3被提供到第一節(jié)點Q1。第一節(jié)點Q1的驅動電壓Vdd使第二節(jié)點控制器130中的第六晶體管T6和第七晶體管T7導通。另外，當驅動電壓輸入線的驅動電壓Vdd經(jīng)第四晶體管T4被提供到第五晶體管T5的柵極時，第五晶體管T5導通，從而驅動電壓Vdd被提供到第二節(jié)點Q2。因此，地電壓Vss通過第七晶體管T7和第八晶體管T8被提供到第二節(jié)點Q2，同時，驅動電壓Vdd經(jīng)第五晶體管T5也被提供到第二節(jié)點Q2。然而，由于將地電壓Vss提供到第二節(jié)點Q2的晶體管的數(shù)量大于將驅動電壓Vdd提供到第二節(jié)點Q2的晶體管的數(shù)量，所以第二節(jié)點Q2提供有地電壓Vss。
另外，在時間間隔t1期間，以如下的方式操作第三節(jié)點控制器140，即，第十三晶體管T13被高電平的第一使能信號VOi-1導通以將低電平的第二電壓Vd2提供到第三節(jié)點Q3，從而使第一放電電路單元160的第九晶體管T9截止。另一方面，第一放電電路單元160的第十晶體管T10被第二節(jié)點Q2的地電壓Vss截止。
另外，輸出單元150的第十四晶體管T14被第一節(jié)點Q1上的驅動電壓Vdd導通，輸出單元150的第十五晶體管T15通過第二節(jié)點Q2上的地電壓Vss也保持其截止狀態(tài)。因此，輸出單元150將提供到時鐘信號輸入線的低電平的時鐘信號CLK1通過第十四晶體管T14輸出到輸出導線。另一方面，從輸出單元150輸出的低電平的第一時鐘信號CLK1被提供到下一級STi+1作為第一使能信號VOi-1。
在時間間隔t2期間，由于第一使能信號VOi-1具有低電平狀態(tài)并且第一時鐘信號CLK1具有高電平狀態(tài)，所以第一晶體管T1和第三晶體管T3截止。但是，輸出單元150的第十四晶體管T14導通。因為當?shù)谝痪w管T1和第三晶體管T3截止的時候第一節(jié)點Q1浮動，所以根據(jù)高電平的時鐘信號CLK，輸出單元150的第十四晶體管T14的柵極和源極之間的寄生電容器Cgs引導第一節(jié)點Q1。因此，引導的電壓大于驅動電壓Vdd，因此輸出單元150的第十四晶體管T14導通。當?shù)谑木w管T14導通時，高電平的第一時鐘信號CLK1通過第十四晶體管T14被快速地提供給輸出導線。因此，級STi可輸出高電平的輸出信號VOi。
另一方面，級STi+1在時間間隔t2期間的操作與級STi在時間間隔t1期間的操作相似。即，響應于輸入到級STi+1的第一使能信號VOi-1，級STi+1的第一節(jié)點Q1提供有驅動電壓Vdd，第一使能信號VOi-1對應于高電平的輸出信號VOi。這里，信號VOi是從級STi輸出的。
之后，在時間間隔t3期間，第一使能信號VOi-1保持其低電平，并且第一時鐘信號CLK1具有低電平狀態(tài)。因此，第一晶體管T1和第三晶體管T3截止。
另一方面，在時間間隔t3期間，當高電平的第二使能信號VOi+1從級STi+1提供到第三節(jié)點控制器140的第十二晶體管T12的時候，第三節(jié)點Q3充有高電平的第一電壓Vd1。因此，第一放電電路單元160的第九晶體管T9被第三節(jié)點Q3的第一電壓Vd1導通，從而地電壓Vss被提供到第一節(jié)點Q1。
因為地電壓Vss通過第一放電電路單元160的第九晶體管T9被提供到第一節(jié)點Q1，所以第一節(jié)點Q1處于低電平狀態(tài)。輸出單元150的第十四晶體管T14被提供到第一節(jié)點Q1的地電壓Vss截止。驅動電壓Vdd通過第五晶體管T5被提供到第二節(jié)點Q2。這里，當?shù)诹w管T6和第七晶體管T7被第一節(jié)點Q1的地電壓Vss截止時，第五晶體管T5被經(jīng)第四晶體管T4的驅動電壓Vdd導通。因此，輸出單元150通過第十五晶體管T15將地電壓Vss或低電平的輸出信號VOi輸出到輸出導線。
其后，在時間間隔t4期間，來自級STi+2的具有高電平狀態(tài)的第三使能信號VOi+2級被施加到第十六晶體管T16，從而第十六晶體管T16導通。因此，第三節(jié)點Q3釋放其電壓，以保持在地電壓Vss狀態(tài)。
這樣，根據(jù)本發(fā)明的移位寄存器可以使由于第三節(jié)點Q3在時間間隔t4期間保持在地電壓狀態(tài)而導致的施加到第九晶體管T9的偏壓應力最小化。
圖8示出了當反向操作圖6中的電路時的波形。
參照圖8和圖6，以下將詳細描述根據(jù)本發(fā)明一個實施例的移位寄存器中的級STi的反向操作。
首先，關于反向掃描，低電平的第一電壓Vd1被提供到第一電壓輸入線，高電平的第二電壓Vd2被提供到第二電壓輸入線。
在時間間隔t1期間，級STi從級STi-1接收到低電平的第一使能信號VOi-1，從級STi+1接收到高電平的第二使能信號VOi+1。另外，在時間間隔t1期間，低電平的第一時鐘信號CLK1被提供到第一時鐘信號輸入線。
在時間間隔t1期間，掃描方向控制器110的第二晶體管T2被高電平的第二使能信號VOi+1(即，級STi+1的輸出信號)導通，并且掃描方向控制器110的第一晶體管T1被從級STi-1輸出的低電平的第一使能信號VOi-1截止。因此，掃描方向控制器110通過第二晶體管T2將提供到第二電壓輸入線的高電平的第二電壓Vd2提供到掃描方向控制節(jié)點QS。
另外，施加到掃描方向控制節(jié)點QS的高電平的第二電壓Vd2使第一節(jié)點控制器120的第三晶體管T3和第二節(jié)點控制器130的第八晶體管T8同時導通。這時，經(jīng)導通的第八晶體管T8，第二節(jié)點Q2提供有地電壓Vss。
驅動電壓Vdd經(jīng)導通的第三晶體管T3被提供到第一節(jié)點Q1。第二節(jié)點控制器130中的第六晶體管T6和第七晶體管T7被第一節(jié)點Q1的驅動電壓Vdd導通。
另外，當驅動電壓輸入線的驅動電壓Vdd經(jīng)第四晶體管T4被提供到第五晶體管T5的柵極時，第五晶體管T5導通，從而驅動電壓Vdd被提供到第二節(jié)點Q2。因此，地電壓Vss通過第七晶體管T7和第八晶體管T8被提供到第二節(jié)點Q2，同時，驅動電壓Vdd經(jīng)第五晶體管T5也被提供到第二節(jié)點Q2。然而，因為將地電壓Vss提供到第二節(jié)點Q2的晶體管的數(shù)量大于將驅動電壓Vdd提供到第二節(jié)點Q2的晶體管的數(shù)量，所以第二節(jié)點Q2提供有地電壓Vss。
另外，在時間間隔t1期間，以這樣的方式操作第三節(jié)點控制器140，即，第十二晶體管T12被高電平的第二使能信號VOi+1導通以將低電平的第一電壓Vd1提供到第三節(jié)點Q3，從而使第一放電電路單元160的第九晶體管T9截止。另一方面，第一放電電路單元160的第十晶體管T10被第二節(jié)點Q2的地電壓Vss截止。
另外，輸出單元150的第十四晶體管T14被第一節(jié)點Q1上的驅動電壓Vdd導通，輸出單元150的第十五晶體管T15在第二節(jié)點Q2上的地電壓Vss的作用下還保持其截止狀態(tài)。因此，輸出單元150將被提供到第一時鐘信號輸入線的低電平的第一時鐘信號CLK1通過第十四晶體管T14輸出到輸出導線。另一方面，從輸出單元150輸出的低電平的第一時鐘信號CLK1被提供到前一級作為第二使能信號VOi+1。
在時間間隔t2期間，當?shù)诙鼓苄盘朧Oi+1處于低電平狀態(tài)并且第一時鐘信號CLK1處于高電平狀態(tài)時，第二晶體管T2和第三晶體管T3截止。然而輸出單元150的第十四晶體管T14導通，因為當?shù)诙w管T2和第三晶體管T3截止時第一節(jié)點Q1浮動，所以根據(jù)高電平的第一時鐘信號CLK1，輸出單元150的第十四晶體管T14的柵極和源極之間的寄生電容器Cgs引導第一節(jié)點Q1。因此，引導的電壓大于驅動電壓Vdd，因此輸出單元150的第十四晶體管T14被導通。當?shù)谑木w管T14導通時，高電平的第一時鐘信號CLK1通過第十四晶體管T14被快速地提供到輸出導線。因此，級STi可輸出高電平的輸出信號VOi。在這種情況下，第二節(jié)點Q2處于低電平狀態(tài)。
另一方面，在時間間隔t2期間，響應于與高電平的輸出信號VOi相對應的級STi-1的第一使能信號VOi-1，級STi-1的第一節(jié)點Q1提供有驅動電壓Vdd。這里，信號VOi是從級STi輸出的。在時間間隔t2期間內級STi-1的操作與在時間間隔t1期間內級STi的操作相似。之后，在時間間隔t3期間，第二使能信號VOi+1保持其低電平，第一時鐘信號CLK1處于低電平狀態(tài)。因此，第二晶體管T2和第三晶體管T3截止。
另一方面，在時間間隔t3期間，當?shù)谝皇鼓苄盘朧Oi-1從級STi-1被提供到第三節(jié)點控制器140的第十三晶體管T13時，經(jīng)第十三晶體管T13，第三節(jié)點Q3充有高電平的第二電壓Vd2。因此，第一放電電路單元160的第九晶體管T9被第三節(jié)點Q3的第二電壓Vd2導通，使得地電壓Vss可被提供到第一節(jié)點Q1。
因此，由于第一節(jié)點Q1保持其通過第一放電電路單元160實現(xiàn)的放電狀態(tài)，所以輸出單元150的第十四晶體管T14保持其截止狀態(tài)，并且第六晶體管T6和第七晶體管T7被第一節(jié)點Q1的地電壓Vss截止。另一方面，輸出單元150的第十五晶體管T15被第二節(jié)點Q2的驅動電壓Vdd導通，在第二節(jié)點Q2中，驅動電壓是從第五晶體管T5輸出的。因此，級STi通過第十五晶體管T15將地電壓Vss或低電平的輸出信號VOi輸出到輸出導線。
其后，在時間間隔t4期間，當?shù)谝皇鼓苄盘朧Oi-1保持其低電平狀態(tài)并且第一時鐘信號CLK1具有高電平狀態(tài)時，第十三晶體管T13截止。另外，因為第一節(jié)點Q1保持其放電狀態(tài)，所以輸出單元150的第十四晶體管T14截止，使得可輸出低電平的輸出信號VOi。
另一方面，在時間間隔t4期間，當來自級STi-2的高電平的第四使能信號VOi-2被施加到第二放電電路單元170的第十七晶體管T17時，第十七晶體管T17導通，從而將地電壓Vss施加到第三節(jié)點Q3。因此，在時間間隔t3期間充有的電壓被釋放。
這樣，根據(jù)本發(fā)明的移位寄存器可使施加到第九晶體管T9的偏壓應力最小化。更具體地，在時間間隔t3期間，來自級STi-1的輸出信號VOi-1被施加到第十三晶體管T13，從而第二電壓Vd2被充到第三節(jié)點Q3，同時，第一節(jié)點Q1通過導通的第九晶體管T9可釋放其電壓。并且，在時間間隔t4期間，來自級STi-2的高電平的輸出信號VOi-2被提供到第十七晶體管T17，使得第三節(jié)點Q3可釋放其電壓。
盡管高電平的第一電壓Vd1和第二電壓Vd2被施加到第三節(jié)點Q3，使得第九晶體管T9由于現(xiàn)有技術的在時間間隔t4期間的偏壓應力而老化，但在本發(fā)明中由于第三節(jié)點Q3可釋放其電壓，所以可使施加到第九晶體管T9的偏壓應力最小化。如上所述，根據(jù)本發(fā)明的移位寄存器可使當正向操作和反向操作該移位寄存器時施加到用于釋放第一節(jié)點的電壓的晶體管的偏壓應力最小化。因此，由于由偏壓應力導致的晶體管的老化被最小化，所以根據(jù)本發(fā)明的移位寄存器可提高其操作可靠性。
在上述實施例中，提供到第十六晶體管T16和第十七晶體管T17的控制信號是來自級STi+2和級STi-2的輸出信號。另選地，可通過另外的電路來提供該控制信號而不是從級STi+2和STi-2提供該控制信號，所述另外的電路在時間間隔t4期間將高電壓的控制信號輸出到第十六晶體管T16和第十七晶體管T17。
對于本領域的技術人員顯而易見的是，在沒有脫離本發(fā)明的精神或范圍的情況下，可以對本發(fā)明作出各種修改和變型。因此，本發(fā)明旨在覆蓋落入所附權利要求及其等同物范圍內的本發(fā)明的修改和變型。
本申請要求于2005年12月2日提交的第10-2005-116838號韓國專利申請的優(yōu)先權，該申請通過引用包含于此，就像在此完全闡述一樣。
權利要求
1.一種包括有用于輸出掃描脈沖的n個級的移位寄存器，所述掃描脈沖在移位寄存器的正向或反向上被順序地延遲，其中，n是正整數(shù)，并且其中每個級包括掃描方向控制器，用于根據(jù)第一或第二使能信號將第一或第二電壓提供到掃描方向控制節(jié)點，并控制正向或反向輸出；第一節(jié)點控制器，用于根據(jù)所述掃描方向控制節(jié)點上的電壓來控制第一節(jié)點；第二節(jié)點控制器，用于根據(jù)所述掃描方向控制節(jié)點上的電壓和所述第一節(jié)點上的電壓來控制第二節(jié)點；輸出單元，根據(jù)所述第一節(jié)點和第二節(jié)點上的電壓來輸出時鐘信號作為掃描脈沖；第三節(jié)點控制器，用于根據(jù)所述第一和第二使能信號將所述第一電壓和第二電壓之一提供到第三節(jié)點；第一放電電路單元，用于根據(jù)所述第二節(jié)點和第三節(jié)點的電壓釋放所述第一節(jié)點上的電壓；和第二放電電路單元，用于根據(jù)第三和第四使能信號之一釋放所述第三節(jié)點上的電壓。
2.根據(jù)權利要求1所述的移位寄存器，其中所述第一使能信號是從所述移位寄存器的外部提供的起始信號或來自級i-1的輸出信號；所述第二使能信號是來自級i+1的輸出信號；所述第三使能信號是來自級i+2的輸出信號；以及所述第四使能信號是來自級i-2的輸出信號，其中，i-2是正整數(shù)。
3.根據(jù)權利要求1所述的移位寄存器，其中所述第一使能信號是從所述移位寄存器的外部提供的起始信號或來自級i-1的輸出信號；所述第二使能信號是來自級i+1的輸出信號；所述第三使能信號或第四使能信號是從一電路輸出的信號，所述電路輸出的信號在級i-2或級i+2輸出高電平信號的時間間隔期間處于高電平。
4.根據(jù)權利要求1所述的移位寄存器，其中，根據(jù)掃描方向，所述第一電壓和第二電壓具有相反的值。
5.根據(jù)權利要求2所述的移位寄存器，其中，所述掃描方向控制器包括第一晶體管，用于根據(jù)所述第一使能信號將所述第一電壓提供到所述掃描方向控制節(jié)點；和第二晶體管，用于根據(jù)所述第二使能信號將所述第二電壓提供到所述掃描方向控制節(jié)點。
6.根據(jù)權利要求5所述的移位寄存器，其中，所述掃描方向控制器還包括第十一晶體管，用于根據(jù)來自所述輸出單元的掃描脈沖釋放所述掃描方向控制節(jié)點上的電壓。
7.根據(jù)權利要求1所述的移位寄存器，其中，所述第一節(jié)點控制器包括第三晶體管，用于根據(jù)所述掃描方向控制節(jié)點上的電壓將驅動電壓提供到所述第一節(jié)點。
8.根據(jù)權利要求1所述的移位寄存器，其中，所述第二節(jié)點控制器包括第五晶體管，用于將驅動電壓提供到所述第二節(jié)點；第六晶體管，用于根據(jù)所述第一節(jié)點上的電壓將地電壓提供到所述第五晶體管；第七晶體管，用于根據(jù)所述第一節(jié)點上的電壓將所述地電壓提供到所述第二節(jié)點；和第八晶體管，用于根據(jù)所述掃描方向控制節(jié)點上的電壓將所述地電壓提供到所述第二節(jié)點。
9.根據(jù)權利要求1所述的移位寄存器，其中，所述第一放電電路單元包括第九晶體管，用于根據(jù)所述第三節(jié)點上的電壓釋放所述第一節(jié)點上的電壓；和第十晶體管，用于根據(jù)所述第二節(jié)點上的電壓釋放所述第一節(jié)點上的電壓。
10.根據(jù)權利要求1所述的移位寄存器，其中，所述第三節(jié)點控制器包括第十二晶體管，用于根據(jù)所述第二使能信號將所述第一電壓提供到所述第三節(jié)點；和第十三晶體管，用于根據(jù)所述第一使能信號將所述第二電壓提供到所述第三節(jié)點。
11.根據(jù)權利要求1所述的移位寄存器，其中，所述輸出單元包括第十四晶體管，用于根據(jù)所述第一節(jié)點上的電壓輸出所述時鐘信號；和第十五晶體管，用于根據(jù)所述第二節(jié)點上的電壓輸出所述地電壓。
12.根據(jù)權利要求1所述的移位寄存器，其中，所述第二放電電路單元包括第十六晶體管，用于根據(jù)所述第三使能信號釋放所述第三節(jié)點上的電壓；和第十七晶體管，用于根據(jù)所述第四使能信號釋放所述第三節(jié)點上的電壓。
全文摘要
公開了一種使施加到晶體管的偏壓應力最小化的移位寄存器。一種包括有用于輸出掃描脈沖的n個級的移位寄存器，所述掃描脈沖在移位寄存器的正向或反向上被順序地延遲，其中，n是正整數(shù)，并且其中，每個級包括掃描方向控制器，用于根據(jù)第一或第二使能信號將第一或第二電壓提供到掃描方向控制節(jié)點，并控制正向或反向輸出；第一節(jié)點控制器；第二節(jié)點控制器；輸出單元，根據(jù)所述第一節(jié)點和第二節(jié)點上的電壓輸出時鐘信號作為掃描脈沖；第三節(jié)點控制器；第一放電電路單元，用于根據(jù)所述第二節(jié)點和第三節(jié)點的電壓釋放所述第一節(jié)點上的電壓；和第二放電電路單元，用于根據(jù)第三和第四使能信號之一釋放所述第三節(jié)點上的電壓。
文檔編號G11C19/28GK1975849SQ200610094268
公開日2007年6月6日 申請日期2006年6月28日 優(yōu)先權日2005年12月2日
發(fā)明者文秀煥, 金度憲, 蔡志恩 申請人:Lg.菲利浦Lcd株式會社