專利名稱：存儲(chǔ)器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種存儲(chǔ)器件。具體而言，本發(fā)明涉及一種包括存儲(chǔ)單元的存儲(chǔ)器件，其中每一存儲(chǔ)單元基于其電阻狀態(tài)而使用存儲(chǔ)元件以存儲(chǔ)和保持信息。
背景技術(shù)：
在諸如計(jì)算機(jī)那樣的信息裝置中，高速和高密度DRAM(動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)被廣泛地用作為隨機(jī)存取存儲(chǔ)器。
然而，DRAM是易失存儲(chǔ)器，因此在斷電時(shí)，其丟失信息。從而，對(duì)不涉及信息丟失的非易失存儲(chǔ)器的需求增加。
作為被認(rèn)為在將來(lái)有前途的非易失存儲(chǔ)器，提出了FeRAM(鐵電體存儲(chǔ)器)、MRAM(磁存儲(chǔ)器)、相變存儲(chǔ)器以及諸如可編程金屬化單元(PMC)和RRAM那樣的電阻可變存儲(chǔ)器。
在不提供電源的情況下，這些存儲(chǔ)器能夠?qū)?xiě)入的信息保持很長(zhǎng)時(shí)間。另外，由于這些存儲(chǔ)器是非易失的，所以它們不需要更新(refresh)操作，并且因此能夠相應(yīng)地減少功率消耗。
諸如PMC和RRAM那樣的電阻可變非易失存儲(chǔ)器使用具有以下特性的材料來(lái)作為存儲(chǔ)層以存儲(chǔ)和保持信息，即其電阻值響應(yīng)于施加到其上的電壓或電流而改變。此外，這些存儲(chǔ)器具有相對(duì)簡(jiǎn)單的配置，其中存儲(chǔ)層被夾在兩個(gè)電極之間并且電壓或電流施加于這兩個(gè)電極。這種簡(jiǎn)單的配置允許其中的存儲(chǔ)元件的尺寸很容易減小。
PMC具有以下結(jié)構(gòu)，其中包含某金屬的離子導(dǎo)電體被夾在兩個(gè)電極中間，并且兩個(gè)電極任意之一包括離子導(dǎo)電體中所包含的金屬。因而，當(dāng)兩個(gè)電極之間施加有電壓時(shí)，離子導(dǎo)電體的電特性，諸如電阻和電容改變。PMC利用了該特性。
具體地，離子導(dǎo)電體由硫?qū)僭鼗锖徒饘?例如非晶體的GeS或非晶體的GeSe)的固溶體構(gòu)成，且兩個(gè)電極中任意一個(gè)包含Ag、Cu或Zn(參考例如JP-A-2002-536840，其將被稱為第一專利文件)。
作為一種RRAM，曾經(jīng)引入過(guò)一種如下配置，其中在兩個(gè)電極之間夾著多晶體PrCaMnO3薄膜，并且在兩個(gè)電極施加電壓脈沖或電流脈沖顯著地改變作為記錄膜的PrCaMnO3膜的電阻(參考例如W.W.zhuang等，NovelColossal Magnetoresistive Thin Film Nonvolatile Resistance Random AccessMemory(RRAM)，Technical Digest“International Electron Devices Meeting”，2002，p.193，其被稱為第一非專利文件)。在該RRAM中，為信息記錄(寫(xiě)入)而施加的電壓脈沖的極性與為信息擦除而施加的電壓脈沖的極性相反。
作為另一種RRAM，曾經(jīng)引入過(guò)一種如此的配置，其中摻有微量Cr的SrZrO3(單晶或結(jié)晶)被夾在兩個(gè)電極之間，并且從這些電極施加電流改變記錄膜的電阻(參考例如A.Beck等，Reproducible switching effect in thin oxidefilms for memory applications，Applide Physics Letters，2000，vol.77，pp.139 to141，其被稱為第二非專利文件)。
該第二非專利文件示出了存儲(chǔ)層的I-V特性，根據(jù)該特性，記錄和擦除的閾值電壓是±0.5V。根據(jù)第二非專利文件，該配置還允許通過(guò)施加電壓脈沖而記錄和擦除信息，并且必需的脈沖電壓和脈沖寬度分別是±1.1V和2ms。另外，還報(bào)道了以較高速度記錄和擦除也是可能的；具有電壓脈沖寬度為100ns的操作是可能的，以及在該情況中，必需的脈沖電壓是±5V。
上述非易失存儲(chǔ)器存在的問(wèn)題如下。在FeRAM中，難于執(zhí)行非破壞性讀取，這迫使實(shí)施破壞性讀取，并因此導(dǎo)致緩慢的讀取速度。此外，存在以下限制，即有關(guān)與讀取和記錄相關(guān)聯(lián)的極性反轉(zhuǎn)的次數(shù)的限制，這限制了重寫(xiě)的次數(shù)。
MRAM需要用于記錄的磁場(chǎng)，磁場(chǎng)的產(chǎn)生歸因于施加到互連的電流。因此，為記錄而需要大量的電流量。
相變存儲(chǔ)器是一種響應(yīng)于施加具有相同極性、不同電壓電平的電壓脈沖而執(zhí)行記錄的存儲(chǔ)器。然而，根據(jù)溫度而可能發(fā)生相變存儲(chǔ)器的切換，并且因此相變存儲(chǔ)器對(duì)環(huán)境溫度的改變過(guò)于敏感而可能造成問(wèn)題。
在第一專利文件所述的PMC中，非晶體的GeS或非晶體的GeSe的結(jié)晶溫度大約為200℃，并且離子導(dǎo)電體的結(jié)晶破壞了特性。因此，PMC包括的問(wèn)題是其沒(méi)有足夠的能力來(lái)忍受在用于制造實(shí)際存儲(chǔ)元件的步驟中的高溫，所述步驟諸如CVD絕緣膜和保護(hù)膜的形成步驟。
第一和第二非專利文件所提及的存儲(chǔ)層的材料都是晶體材料，其包括以下問(wèn)題在大約600℃的熱處理是必要的；制造所提及的材料的單晶是極其困難的；以及由于多晶體中晶界的影響，多晶體的使用使得很難減少元件的尺寸。
RRAM的上述文件中提出通過(guò)施加脈沖電壓來(lái)實(shí)施信息記錄和擦除。然而，在所提出的配置中，記錄之后的存儲(chǔ)層的電阻根據(jù)所施加的脈沖電壓的脈沖寬度而不同。記錄之后的電阻與脈沖寬度的這種依賴性間接表示重復(fù)實(shí)施同一脈沖也會(huì)改變電阻值。
例如，第一非專利文件報(bào)告說(shuō)在施加相同極性的脈沖期間，記錄之后的電阻值根據(jù)所施加的脈沖的脈沖寬度而顯著地變化。當(dāng)脈沖寬度如50ns一樣小或更小時(shí)，與記錄相關(guān)的電阻變化的比率小。當(dāng)脈沖寬度如100ns一樣大或更大時(shí)，該電阻值具有以下特性隨著脈沖寬度變大時(shí)，電阻值不是在某一值上飽和，而是接近記錄之前的電阻值。第一非專利文件解釋了一種存儲(chǔ)器結(jié)構(gòu)的特性，所述存儲(chǔ)器結(jié)構(gòu)中存儲(chǔ)層和用于存取控制的MOS晶體管彼此串聯(lián)連接以構(gòu)成單元，并且所述單元以陣列的形式排列。在所述特性的解釋中，報(bào)告了當(dāng)脈沖寬度在10ns到100ns之間改變時(shí)，記錄之后的存儲(chǔ)層的電阻值根據(jù)脈沖寬度而變化。從存儲(chǔ)層的性質(zhì)可以預(yù)期，如果脈沖寬度進(jìn)一步增加并且超過(guò)了某一值，那么電阻開(kāi)始再一次減少。
具體地，在RRAM中，記錄之后的電阻值取決于脈沖電壓的幅度和脈沖寬度，因此脈沖電壓幅度和脈沖寬度變化的存在導(dǎo)致記錄之后的電阻值的變化。
因此，如果脈沖電壓的寬度比大約100ns短，那么與記錄相關(guān)聯(lián)的電阻變化的比率小，這導(dǎo)致對(duì)記錄之后的電阻值的變化的影響的敏感性增加，因此導(dǎo)致穩(wěn)定記錄的困難。
所以，當(dāng)使用如此短的脈沖電壓以進(jìn)行記錄時(shí)，在記錄之后執(zhí)行信息內(nèi)容的驗(yàn)證處理以安全地執(zhí)行記錄是必要的。
例如，在記錄之前，對(duì)存儲(chǔ)元件中已經(jīng)記錄的信息內(nèi)容(存儲(chǔ)層的電阻值)執(zhí)行檢索和驗(yàn)證處理，然后根據(jù)被驗(yàn)證內(nèi)容(電阻值)和將被記錄的內(nèi)容(電阻值)之間的關(guān)系來(lái)實(shí)施記錄。作為選擇，在記錄之后，對(duì)存儲(chǔ)元件中記錄的信息內(nèi)容執(zhí)行檢索和驗(yàn)證的處理。如果被驗(yàn)證的電阻值與期望的電阻值不同，那么再一次執(zhí)行記錄以將電阻校正到期望的值。
包括驗(yàn)證處理的這些程序?qū)е潞荛L(zhǎng)的記錄時(shí)間周期，因此涉及例如在高速覆蓋數(shù)據(jù)期間中的困難。
為了解決上述問(wèn)題，提出了具有以下配置的存儲(chǔ)器件(例如參考日本專利申請(qǐng)2004-22121，其被稱為第二專利文件)。具體地，該存儲(chǔ)器件包括均由電阻可變存儲(chǔ)元件(下文中簡(jiǎn)單地稱為存儲(chǔ)元件)和串聯(lián)連接到存儲(chǔ)元件的電路元件構(gòu)成的存儲(chǔ)單元。該存儲(chǔ)元件具有的特性為其電阻值響應(yīng)于其兩端所施加的等于或高于閾值電壓的電壓而改變。當(dāng)存儲(chǔ)元件和電路元件兩端之間所施加的電壓等于或高于比閾值電壓還高的某一電壓時(shí)，在存儲(chǔ)元件從高電阻狀態(tài)到低電阻狀態(tài)的轉(zhuǎn)變之后，存儲(chǔ)單元中存儲(chǔ)元件與電路元件的組合電阻變?yōu)閹缀鹾愣ǖ闹担c電壓幅度無(wú)關(guān)。第二專利文件中的這種存儲(chǔ)器件實(shí)現(xiàn)了穩(wěn)定的記錄并且縮短了用于信息記錄的時(shí)間周期。
在一類存儲(chǔ)器陣列中，均由存儲(chǔ)器元件和電路元件(例如，MOS晶體管)形成的存儲(chǔ)單元以矩陣的形式排列，每一單元中存儲(chǔ)元件的一端連接到MOS晶體管的一端。在存儲(chǔ)器陣列中，MOS晶體管的柵極連接到沿著行方向提供的字線W，MOS晶體管的另一端連接到沿列方向提供的位線B。根據(jù)連接到存儲(chǔ)元件的另一端的源極線S的配置而能夠粗略地將所述存儲(chǔ)器陣列分類為以下兩種類型(1)其中源極線和位線彼此平行的存儲(chǔ)器陣列(下文中，稱為位-源平行存儲(chǔ)器陣列)，和(2)其中源極線和位線彼此垂直的存儲(chǔ)器陣列(下文中稱為位-源垂直存儲(chǔ)器陣列)。
以下將描述相應(yīng)的存儲(chǔ)器陣列。
在以下的描述中，將存儲(chǔ)元件的狀態(tài)從高電阻狀態(tài)變換到低電阻狀態(tài)的操作定義為寫(xiě)入，反之定義為擦除。此外，在位線電勢(shì)高于源極線電勢(shì)的情況下的寫(xiě)入被定義為寫(xiě)入數(shù)據(jù)0，而在位線電勢(shì)低于源極線電勢(shì)的情況下的寫(xiě)入被定義為寫(xiě)入數(shù)據(jù)1。
(1)位-源平行存儲(chǔ)器陣列(見(jiàn)圖6)當(dāng)對(duì)位-源平行存儲(chǔ)器陣列的存儲(chǔ)單元中由圖6中符號(hào)a指示的存儲(chǔ)單元(寫(xiě)入目標(biāo)存儲(chǔ)單元)執(zhí)行寫(xiě)入時(shí)，執(zhí)行以下的操作。具體地，當(dāng)寫(xiě)入數(shù)據(jù)0時(shí)，連接到寫(xiě)入目標(biāo)存儲(chǔ)單元的字線(選定字線)變成高電平(下文中稱為H電平)，并且將電勢(shì)VDD施加到與寫(xiě)入目標(biāo)存儲(chǔ)單元相連的位線(選定位線)，同時(shí)，0V被施加到與寫(xiě)入目標(biāo)存儲(chǔ)單元相連的源極線(選定源極線)。相反，當(dāng)寫(xiě)入數(shù)據(jù)1時(shí)，選定字線變?yōu)镠電平，選定位線和源極線被分別提供0V和VDD。對(duì)沒(méi)有連接到寫(xiě)入目標(biāo)存儲(chǔ)單元的字線、位線和源極線(非選定的字線、位線和源極線)提供0V。
在向?qū)懭肽繕?biāo)存儲(chǔ)單元寫(xiě)入的時(shí)刻，對(duì)于與寫(xiě)入目標(biāo)存儲(chǔ)單元在同一行上的由圖6中符號(hào)b所指示的存儲(chǔ)單元而言，位線和源極線之間的電勢(shì)差是0V，因此盡管其連接到選定的字線，但是不對(duì)其執(zhí)行寫(xiě)入。另外，對(duì)于與寫(xiě)入目標(biāo)存儲(chǔ)單元在同一列上的由圖6中符號(hào)c所指示的存儲(chǔ)單元而言，由于其沒(méi)有連接到選定的字線，所以不對(duì)其執(zhí)行寫(xiě)入。
如上所述，位-源平行存儲(chǔ)單元的寫(xiě)入操作是簡(jiǎn)單的。然而，位-源平行存儲(chǔ)單元包括以下需求，即在每一單位存儲(chǔ)單元中布置位線和源極線兩個(gè)垂直線，這引起存儲(chǔ)單元面積的增加。
(2)位-源垂直存儲(chǔ)器陣列(參見(jiàn)圖7)當(dāng)對(duì)位-源垂直存儲(chǔ)器陣列中的存儲(chǔ)單元執(zhí)行寫(xiě)入時(shí)，以下三種寫(xiě)入方法是可用的(2-1)源極線驅(qū)動(dòng)方法，(2-2)中間電勢(shì)設(shè)定(intermediatepotential settlement)方法，以及(2-3)集中擦除(collective erasing)方法。以下描述相應(yīng)的寫(xiě)入方法。
(2-1)源極線驅(qū)動(dòng)方法當(dāng)通過(guò)源極線驅(qū)動(dòng)方法而對(duì)位-源垂直存儲(chǔ)器陣列的存儲(chǔ)單元中由圖7符號(hào)a指示的寫(xiě)入目標(biāo)存儲(chǔ)單元執(zhí)行寫(xiě)入時(shí)，執(zhí)行以下的操作。具體地，當(dāng)寫(xiě)入數(shù)據(jù)0時(shí)，選定的字線變?yōu)镠電平，分別將VDD和0V施加到選定的位線和源極線。相反，當(dāng)寫(xiě)入數(shù)據(jù)1時(shí)，選定的字線變?yōu)镠電平，分別將0V和VDD施加到選定的位線和源極線。另外，向非選定的位線提供VDD。在寫(xiě)入數(shù)據(jù)0和1的過(guò)程中，非選定的字線和源極線被提供0V。在寫(xiě)入數(shù)據(jù)0的過(guò)程中，非選定的位線被提供0V。
在向?qū)懭肽繕?biāo)存儲(chǔ)單元寫(xiě)入的時(shí)刻，對(duì)于與寫(xiě)入目標(biāo)存儲(chǔ)單元在同一行上的由圖7中符號(hào)b所指示的存儲(chǔ)單元而言，位線和源極線之間的電勢(shì)差是0V，因此盡管其連接到選定的字線，但是不對(duì)其執(zhí)行寫(xiě)入。另外，對(duì)于與寫(xiě)入目標(biāo)存儲(chǔ)單元在同一列上的由圖7中符號(hào)c所指示的存儲(chǔ)單元而言，由于其沒(méi)有連接到選定的字線，所以不對(duì)其執(zhí)行寫(xiě)入。
位-源垂直存儲(chǔ)器陣列包括彼此垂直的位線和源極線，因此與位-源平行存儲(chǔ)器陣列相比，其允許具有減小的存儲(chǔ)單元面積。
然而，如果對(duì)位-源垂直存儲(chǔ)器陣列使用源極線驅(qū)動(dòng)方法，那么在寫(xiě)入數(shù)據(jù)1的過(guò)程中，需要與將VDD施加到選定的源極線聯(lián)動(dòng)地(in linkage with)將VDD施加到非選定的位線，這導(dǎo)致功率消耗增加。另外，當(dāng)對(duì)同一行上的存儲(chǔ)單元執(zhí)行數(shù)據(jù)0和數(shù)據(jù)1的寫(xiě)入時(shí)，需要將0V和VDD施加到選定的源極線，也就是，源極線電勢(shì)需要設(shè)置兩次設(shè)置成0V和VDD，其需要兩個(gè)周期。
(2-2)中間電勢(shì)設(shè)定方法當(dāng)通過(guò)中間電勢(shì)設(shè)定方法而對(duì)位-源垂直存儲(chǔ)器陣列的存儲(chǔ)單元中由圖7符號(hào)a指示的寫(xiě)入目標(biāo)存儲(chǔ)單元執(zhí)行寫(xiě)入時(shí)，執(zhí)行以下的操作。具體地，當(dāng)寫(xiě)入數(shù)據(jù)0時(shí)，選定的字線變?yōu)镠電平，VDD被施加到選定的位線，同時(shí)將0V和VDD之間的中間電勢(shì)(例如VDD/2)施加到選定的源極線。相反，當(dāng)寫(xiě)入數(shù)據(jù)1時(shí)，選定的字線變?yōu)镠電平，將0V施加到選定的位線，同時(shí)將0V和VDD之間的中間電勢(shì)(例如VDD/2)施加到選定的源極線。向非選定的字線提供0V。而向非選定的位線和源極線提供0V和VDD之間的中間電勢(shì)(例如，VDD/2)。
在向?qū)懭肽繕?biāo)存儲(chǔ)單元寫(xiě)入的時(shí)刻，對(duì)于與寫(xiě)入目標(biāo)存儲(chǔ)單元在同一行上的由圖7中符號(hào)b所指示的存儲(chǔ)單元而言，位線和源極線之間的電勢(shì)差是0V，因此盡管其連接到選定的字線，但是不對(duì)其執(zhí)行寫(xiě)入。另外，對(duì)于與寫(xiě)入目標(biāo)存儲(chǔ)單元在同一列上的由圖7中符號(hào)c所指示的存儲(chǔ)單元而言，由于其沒(méi)有連接到選定的字線，所以不對(duì)其執(zhí)行寫(xiě)入。
同樣如上所述，位-源垂直存儲(chǔ)器陣列包括彼此垂直的位線和源極線，因此與位-源平行存儲(chǔ)器陣列相比，其允許具有減小的存儲(chǔ)單元面積。而且，對(duì)位-源垂直存儲(chǔ)器陣列使用中間電勢(shì)設(shè)定方法提供了簡(jiǎn)化的寫(xiě)入操作。
然而，在該方法中，施加于選定位線和源極線的電勢(shì)差是VDD/2，其小于上述源極線驅(qū)動(dòng)方法和以下描述的集中擦除方法的電勢(shì)差。
(2-3)集中擦除方法在集中擦除方法中，首先預(yù)先對(duì)所有存儲(chǔ)單元執(zhí)行第一次寫(xiě)入(例如，隨著所有的源極線被提供0V，集中或循序地向所有的位線提供VDD，以便數(shù)據(jù)0被寫(xiě)入到所有的存儲(chǔ)單元)。然后，根據(jù)輸入數(shù)據(jù)而執(zhí)行第二次寫(xiě)入，其是與第一次寫(xiě)入相反的數(shù)據(jù)寫(xiě)入(隨著選定的源極線被提供VDD，根據(jù)輸入數(shù)據(jù)而將選定的位線設(shè)置為0V，從而寫(xiě)入數(shù)據(jù)1)。
同樣如上所述，位-源垂直存儲(chǔ)器陣列包括彼此垂直的位線和源極線，因此與位-源平行存儲(chǔ)器陣列相比，其允許具有減小的存儲(chǔ)單元面積。另外，當(dāng)將集中擦除方法用于位-源垂直存儲(chǔ)器陣列時(shí)，與源極線驅(qū)動(dòng)方法不同，施加于源極線的電勢(shì)不會(huì)頻繁地改變，因此允許以低功率消耗來(lái)實(shí)現(xiàn)高速操作。此外，施加于選定位線和源極線的電勢(shì)間的差是VDD。
然而，在集中擦除方法中，以每一存儲(chǔ)單元為基礎(chǔ)的隨機(jī)存取是不可能的。具體地，在集中擦除方法中，首先預(yù)先對(duì)所有的存儲(chǔ)單元執(zhí)行第一次寫(xiě)入，隨后是第二次寫(xiě)入。因此，數(shù)據(jù)寫(xiě)入的單位是整個(gè)存儲(chǔ)器陣列(用于數(shù)據(jù)寫(xiě)入的存取單位是整個(gè)存儲(chǔ)器陣列)，因此以每一存儲(chǔ)單元為基礎(chǔ)的隨機(jī)存取是不可能的。
在位-源平行存儲(chǔ)器陣列和位-源垂直存儲(chǔ)器陣列中，用于以每個(gè)一位單元(one-bit cell)為基礎(chǔ)隔離存儲(chǔ)元件的處理是必要的。
因此，為了減少在制造存儲(chǔ)元件過(guò)程中的構(gòu)圖精確度的嚴(yán)格性，以從而提高存儲(chǔ)元件的制造成品率，提出了一種如下的技術(shù)，其中沒(méi)有將存儲(chǔ)元件的離子饋送層(ion feed layer)構(gòu)圖為用于每一存儲(chǔ)單元的各個(gè)(individual)層，而是將其共同提供給所有的存儲(chǔ)單元(參考例如日本專利申請(qǐng)No.2004-214603，其將被稱為第三專利文件)。

發(fā)明內(nèi)容
然而，如果使用該技術(shù)，在該技術(shù)中沒(méi)有將存儲(chǔ)元件的離子饋送層構(gòu)圖為用于每一存儲(chǔ)單元的各個(gè)層，而是將其共同提供給所有的存儲(chǔ)單元，也就是如果如此配置存儲(chǔ)器件從而向所有的源極線施加公共電勢(shì)，那么很難高速驅(qū)動(dòng)存儲(chǔ)器件中的存儲(chǔ)元件。
具體地，在源極線驅(qū)動(dòng)方法中，當(dāng)寫(xiě)入數(shù)據(jù)1時(shí)，需要將VDD施加到選定的源極線。向所有的源極線施加VDD導(dǎo)致電流消耗增加以及與將VDD施加到單個(gè)源極線相比情況下的存儲(chǔ)元件的高速驅(qū)動(dòng)的困難性。
在集中擦除方法中，在第一次寫(xiě)入或第二次寫(xiě)入時(shí)需要將VDD施加到選定的源極線。具體地，當(dāng)首先將數(shù)據(jù)0寫(xiě)入到所有的存儲(chǔ)單元，然后根據(jù)輸入數(shù)據(jù)而將數(shù)據(jù)1寫(xiě)入時(shí)，在第二次寫(xiě)入過(guò)程中需要將VDD施加到選定的源極線。相反，當(dāng)首先將數(shù)據(jù)1寫(xiě)入到所有的存儲(chǔ)單元，然后根據(jù)輸入數(shù)據(jù)而將數(shù)據(jù)0寫(xiě)入時(shí)，在第一次寫(xiě)入過(guò)程中需要將VDD施加到選定的源極線。向所有的源極線施加VDD導(dǎo)致電流消耗增加以及與將VDD施加到單個(gè)源極線相比情況下的存儲(chǔ)元件的高速驅(qū)動(dòng)的困難性。
如第三專利文件所公開(kāi)的存儲(chǔ)器陣列形式那樣，位-源平行存儲(chǔ)器陣列和位-源垂直存儲(chǔ)器陣列都是可用的。而且，作為向存儲(chǔ)器陣列寫(xiě)入的方法，源極線驅(qū)動(dòng)方法、中間電勢(shì)設(shè)定方法、以及集中擦除方法的任一種都是可用的。然而，應(yīng)該說(shuō)的是為了減少存儲(chǔ)單元的尺寸以及確保選定位線和源極線之間充分的電勢(shì)差以實(shí)現(xiàn)安全的寫(xiě)入，需要使用位-源垂直存儲(chǔ)器陣列形式和源極線驅(qū)動(dòng)方法或集中擦除方法。因此隨后的描述以以下的假設(shè)為基礎(chǔ)的位-源垂直存儲(chǔ)器陣列形式用作存儲(chǔ)器陣列的形式并且源極線驅(qū)動(dòng)方法或集中擦除方法用作寫(xiě)入方法。
考慮上述方面而提出了本發(fā)明，并且該發(fā)明提供一種存儲(chǔ)器件，其確保了其制造過(guò)程的簡(jiǎn)易性以及其以高速驅(qū)動(dòng)。
根據(jù)本發(fā)明的實(shí)施例，提供一種存儲(chǔ)器件，包括多個(gè)存儲(chǔ)單元，每一存儲(chǔ)單元包括具有存儲(chǔ)層和夾著存儲(chǔ)層的第一和第二電極的存儲(chǔ)元件。由于第一和第二電極之間施加了等于或大于第一閾值信號(hào)的電信號(hào)而使得存儲(chǔ)層的狀態(tài)從高電阻狀態(tài)變化到低電阻狀態(tài)。由于第一和第二電極之間施加了等于或大于第二閾值信號(hào)的電信號(hào)而使得存儲(chǔ)層的狀態(tài)從低電阻狀態(tài)變化到高電阻狀態(tài)。第二閾值信號(hào)的極性與第一閾值信號(hào)的極性相反。多個(gè)存儲(chǔ)單元被劃分為m列乘以n行的存儲(chǔ)塊(m和n都是不小于1的整數(shù)，m+n≥3)。同一存儲(chǔ)塊中的存儲(chǔ)元件具有由存儲(chǔ)元件所共有的單個(gè)層形成的第一電極。該存儲(chǔ)器件也包括電壓施加裝置，其向存儲(chǔ)塊的第一電極施加任一電壓。
由于同一存儲(chǔ)塊中的存儲(chǔ)元件的第一電極由存儲(chǔ)單元所共有的單個(gè)層所形成，所以在制造存儲(chǔ)元件的過(guò)程中不需要為了為存儲(chǔ)元件公共形成的第一電極而以每一存儲(chǔ)單元為基礎(chǔ)來(lái)實(shí)施局部構(gòu)圖過(guò)程等等。因此減小了構(gòu)圖精確性的嚴(yán)格性，這樣允許很容易地執(zhí)行構(gòu)圖。
提供m列乘以n行的存儲(chǔ)塊的原因是因?yàn)槭褂脝蝹€(gè)存儲(chǔ)塊產(chǎn)生了與第三專利文件所述存儲(chǔ)器陣列相同的配置，并因此不能夠獲得高速驅(qū)動(dòng)。
根據(jù)本發(fā)明實(shí)施例的上述存儲(chǔ)器件，在制造存儲(chǔ)元件的過(guò)程中很容易執(zhí)行構(gòu)圖，并且能夠?qū)崿F(xiàn)高速驅(qū)動(dòng)存儲(chǔ)元件。


圖1是用于解釋?xiě)?yīng)用有本發(fā)明實(shí)施例的存儲(chǔ)器件的一個(gè)實(shí)例的示意性剖面圖；圖2是用于解釋根據(jù)本發(fā)明第一實(shí)施例的存儲(chǔ)器件的示意圖；圖3是用于解釋根據(jù)本發(fā)明第二實(shí)施例的存儲(chǔ)器件的示意圖；圖4是用于解釋根據(jù)本發(fā)明第三實(shí)施例的存儲(chǔ)器件的示意圖；圖5A和5B是用于解釋第三實(shí)施例的存儲(chǔ)器件的改型的示意圖；圖6是用于解釋位-源平行存儲(chǔ)器陣列的寫(xiě)入的示意圖；以及圖7是用于解釋位-源垂直存儲(chǔ)器陣列的寫(xiě)入的示意圖。
具體實(shí)施例方式
為理解本發(fā)明的范圍，以下結(jié)合附圖來(lái)描述本發(fā)明的實(shí)施例。
在描述實(shí)施例的過(guò)程中，使用包括垂直16位乘以水平16位的存儲(chǔ)單元的256位存儲(chǔ)器陣列來(lái)作為實(shí)例。
圖1是用于解釋?xiě)?yīng)用有本發(fā)明實(shí)施例的存儲(chǔ)器件的一個(gè)實(shí)例的示意性剖面圖。圖中所示的存儲(chǔ)器件包括存儲(chǔ)元件10，其以矩陣的形式排列并且每一個(gè)構(gòu)成存儲(chǔ)單元。在每一存儲(chǔ)元件中，在下電極1和上電極4之間夾著高電阻膜2和離子源層3，并且高電阻膜和離子源層構(gòu)成用于存儲(chǔ)信息的存儲(chǔ)層。
離子源層3包含從Ag、Cu和Zn中選定的至少一種元素(金屬元素)，以及從S、Se和Te中選定的至少一種元素(硫?qū)僭?。金屬元素的電離引起存儲(chǔ)元件的電阻的變化。也就是說(shuō)，金屬元素(Ag、Cu、Zn)用作為離子源。
高電阻膜2由具有比離子源層的電阻率高的電阻率的材料構(gòu)成，諸如絕緣體或半導(dǎo)體。具體地，能夠使用以下任何材料氧化硅、氮化硅、稀土氧化物膜、稀土氮化物膜、非晶硅、非晶鍺以及非晶硫?qū)僭鼗?chalcogenide)。
至于如上所述的離子源層，具體地，可以使用例如CuTeGeGd膜。根據(jù)CuTeGeGd膜的組成，其電阻率不同。然而，由于Cu、Te和Gd是金屬元素，所以CuTeGeGd膜很容易提供至少與包括作為硫?qū)僭氐腟或Se的膜相比低的電阻率。
非晶硫?qū)僭鼗锉∧ぶ械腉eTe膜具有非常低的電阻率，即大約為1×104Ωcm。相反，例如GeSe的電阻率大約是1×1013Ωcm，并且GeSTe的電阻率大約為1×1011Ωcm(參考Kinou Zairyou，Japanese magazine‘functional material’in English，Issue No.1990，May，p.76)。
以這種方式，通過(guò)將任何諸如Cu和Gd那樣的金屬混合入包括GeTe(作為基體)的材料或包含Te的材料，能夠獲得具有低電阻的膜。能夠?qū)⒕哂泻穸葹?0nm和單元面積為0.4μm2的CuTeGeGd膜的電阻設(shè)置到小于大約100Ω的值。
相反，被用作為高電阻膜2的氧化釓薄膜的電阻是如此的高以至于很容易地將膜2的電阻設(shè)置為高于100kΩ，甚至為1MΩ，即使在其厚度相對(duì)小的時(shí)候。
在圖1的配置中，在半導(dǎo)體襯底11上形成的MOS晶體管Tr上面形成每一存儲(chǔ)元件。
MOS晶體管Tr由半導(dǎo)體襯底11中元件隔離層12所隔離的區(qū)域上所形成的源極/漏極區(qū)域13和柵電極14形成。在柵電極14的側(cè)面上形成側(cè)壁絕緣層。
柵電極14也用作為字線WL，其是存儲(chǔ)器件的一個(gè)地址線。
MOS晶體管Tr的源極/漏極區(qū)域13之一經(jīng)由插塞層15、金屬互連層16和插塞層17而電耦合到存儲(chǔ)元件的下電極。
MOS晶體管Tr的源極/漏極區(qū)域13中的另一個(gè)經(jīng)由插塞層15而耦合到金屬互連層16。金屬互連層16耦合到位線，其是存儲(chǔ)器件的另一地址線。
在應(yīng)用有本發(fā)明實(shí)施例的存儲(chǔ)器件的一個(gè)實(shí)例中，界定均包括預(yù)定數(shù)量存儲(chǔ)單元的單位存儲(chǔ)塊(unit memory block)。同一存儲(chǔ)塊中的相應(yīng)存儲(chǔ)單元的存儲(chǔ)元件共享高電阻膜、離子源層和上電極。換句話說(shuō)，同一存儲(chǔ)塊中的相應(yīng)存儲(chǔ)元件由單個(gè)高電阻膜、單個(gè)離子源層和單個(gè)上電極形成。
相反，為每一存儲(chǔ)單元單獨(dú)形成下電極1，使得相應(yīng)的存儲(chǔ)單元彼此電隔離。由于每一存儲(chǔ)單元單獨(dú)形成下電極1，所以在對(duì)應(yīng)于相應(yīng)下電極1的位置上定義存儲(chǔ)單元的存儲(chǔ)元件。每一下電極1耦合到相應(yīng)的選擇MOS晶體管Tr。
此外，存儲(chǔ)元件的一端耦合到MOS晶體管Tr的源極/漏極中的一個(gè)，同時(shí)MOS晶體管Tr的源極/漏極中的另一個(gè)耦合到位線。MOS晶體管Tr的柵極耦合到字線。
另外，存儲(chǔ)元件的另一端耦合到在一個(gè)存儲(chǔ)塊的整體上共同形成的極板電極(plate electrode)PL。通過(guò)該極板電極PL，向同一存儲(chǔ)塊中相應(yīng)的存儲(chǔ)元件施加相同的電勢(shì)。
以下描述本發(fā)明的特定實(shí)施例以及相應(yīng)實(shí)施例中的寫(xiě)入。
在接下來(lái)的描述中，當(dāng)所有的存儲(chǔ)單元(水平16位乘以垂直16位)的存儲(chǔ)元件由單個(gè)高電阻膜、單個(gè)離子源層和單個(gè)上電極形成時(shí)，這些共同的高電阻膜、離子源層和上電極被稱為單個(gè)極板。另外，當(dāng)同一存儲(chǔ)塊中存儲(chǔ)單元的存儲(chǔ)元件由單個(gè)高電阻膜、單個(gè)離子源層和單個(gè)上電極形成時(shí)，這些共同的高電阻膜、離子源層和上電極被稱為分立極板(separated plate)。
數(shù)據(jù)輸入/輸出的位寬度(bit width)是4。具體地，從16個(gè)位線中選擇4個(gè)位線以用于寫(xiě)入。
圖2是用于解釋存儲(chǔ)器件的示意圖，其中每一單位存儲(chǔ)塊包括水平16位乘以垂直4位的存儲(chǔ)單元。
在圖所示的存儲(chǔ)器件中，256位的存儲(chǔ)器陣列包括四個(gè)單位存儲(chǔ)塊，每一單位存儲(chǔ)塊具有水平16位乘以垂直4位的存儲(chǔ)單元，并且沿著垂直方向布置四個(gè)存儲(chǔ)塊。每一單位存儲(chǔ)塊(水平16位乘以垂直4位)中存儲(chǔ)單元的存儲(chǔ)元件由單個(gè)高電阻膜、單個(gè)離子源層和單個(gè)上電極形成。具體地，在第一實(shí)施例中，沿著垂直方向?qū)蝹€(gè)極板進(jìn)行四等分，從而形成四個(gè)分立極板。
字線連接到字線驅(qū)動(dòng)器WD，位線連接到數(shù)據(jù)驅(qū)動(dòng)器DD。相應(yīng)分立極板的上電極均連接到相應(yīng)的極板驅(qū)動(dòng)器PD。具體地，相應(yīng)分立極板的上電極連接到作為電壓施加單元的極板驅(qū)動(dòng)器，使得從極板驅(qū)動(dòng)器可選地將任一電壓施加到分立極板的上電極。
通過(guò)與上述位-源垂直存儲(chǔ)器陣列的源極線驅(qū)動(dòng)方法相同的方法來(lái)執(zhí)行具有圖2所示配置的存儲(chǔ)器件的寫(xiě)入。
如果通過(guò)與上述位-源垂直存儲(chǔ)器陣列的源極線驅(qū)動(dòng)方法相同的方法來(lái)執(zhí)行寫(xiě)入，那么由于分立極板的電容小于單個(gè)極板的電容，所以能夠高速驅(qū)動(dòng)分立極板。因此，存儲(chǔ)器件的高速寫(xiě)入(高速驅(qū)動(dòng))被實(shí)現(xiàn)，并且能夠減少功率消耗。然而，同樣在第一實(shí)施例中，仍舊存在以下問(wèn)題在寫(xiě)入數(shù)據(jù)1的過(guò)程中，需要將VDD施加到非選定的位線。根據(jù)起因于分立的面積增大與以低消耗電流進(jìn)行高速操作的需求之間的平衡，來(lái)確定分立極板的數(shù)量。
圖3是用于解釋存儲(chǔ)器件的示意圖，其中每一單位存儲(chǔ)塊包括水平4位乘以垂直16位的存儲(chǔ)單元。
在圖所示的存儲(chǔ)器件中，256位的存儲(chǔ)器陣列包括四個(gè)單位存儲(chǔ)塊，每一單位存儲(chǔ)塊具有水平4位乘以垂直16位的存儲(chǔ)單元，并且沿著水平方向布置四個(gè)存儲(chǔ)塊。每一單位存儲(chǔ)塊(水平4位乘以垂直16位)中存儲(chǔ)單元的存儲(chǔ)元件由單個(gè)高電阻膜、單個(gè)離子源層和單個(gè)上電極形成。具體地，在第二實(shí)施例中，沿著水平方向?qū)蝹€(gè)極板進(jìn)行四等分，從而形成四個(gè)分立極板。
字線連接到字線驅(qū)動(dòng)器WD，位線連接到數(shù)據(jù)驅(qū)動(dòng)器DD。相應(yīng)分立極板的每個(gè)上電極連接到相應(yīng)的極板驅(qū)動(dòng)器PD。具體地，相應(yīng)分立極板的上電極連接到作為電壓施加單元的極板驅(qū)動(dòng)器，使得從極板驅(qū)動(dòng)器可選地將任一電壓施加到分立極板的上電極。
通過(guò)與第一實(shí)施例相同的方法來(lái)執(zhí)行具有圖3所示配置的存儲(chǔ)器件中的寫(xiě)入。
如果通過(guò)與第一實(shí)施例相同的方法來(lái)執(zhí)行寫(xiě)入，那么由于分立極板的電容小于單個(gè)極板的電容，所以與第一實(shí)施例相似地能夠高速驅(qū)動(dòng)分立極板。因此，存儲(chǔ)器件的高速寫(xiě)入(高速驅(qū)動(dòng))被實(shí)現(xiàn)，并且能夠減少功率消耗。
如果存儲(chǔ)器件使用單個(gè)極板，那么存在以下需求，即在數(shù)據(jù)1的寫(xiě)入過(guò)程中，與向單個(gè)極板施加電勢(shì)聯(lián)動(dòng)地去操作非選定位線的電勢(shì)，以便將施加到非選定存儲(chǔ)單元的位線的電勢(shì)與源極的電勢(shì)之間的差值設(shè)置為0V。相反，在第二實(shí)施例中，除了包括選定存儲(chǔ)單元的分立極板(選定的分立極板)之外的分立極板(非選定的分立極板)的電勢(shì)不需要被操作就能夠被固定在0V。因此，在非選定的分立極板中，也能夠?qū)⒎沁x定的位線的電勢(shì)固定在0V，并且不需要將位線電勢(shì)連接(link)到源極的電勢(shì)，這樣提供了低功率消耗的操作。
根據(jù)起因于分立的面積增大與以低消耗電流進(jìn)行高速操作的需求之間的平衡來(lái)確定分立極板的數(shù)量。
圖4是用于解釋存儲(chǔ)器件的示意圖，其中每一單位存儲(chǔ)塊包括水平4位乘以垂直4位的存儲(chǔ)單元。
在圖所示的存儲(chǔ)器件中，256位的存儲(chǔ)器陣列包括16個(gè)單位存儲(chǔ)塊(水平4位乘以垂直4位)，每一單位存儲(chǔ)塊具有水平4位乘以垂直4位的存儲(chǔ)單元。每一單位存儲(chǔ)塊(水平4位乘以垂直4位)中存儲(chǔ)單元的存儲(chǔ)元件由單個(gè)高電阻膜、單個(gè)離子源層和單個(gè)上電極形成。具體地，在第三實(shí)施例中，沿著水平和垂直方向?qū)蝹€(gè)極板分別進(jìn)行四等分，從而形成16個(gè)分立極板。
字線連接到字線驅(qū)動(dòng)器WD，位線連接到數(shù)據(jù)驅(qū)動(dòng)器DD。相應(yīng)分立極板的每個(gè)上電極連接到相應(yīng)的極板驅(qū)動(dòng)器PD。具體地，相應(yīng)分立極板的上電極連接到作為電壓施加單元的極板驅(qū)動(dòng)器，使得從極板驅(qū)動(dòng)器可選地將任一電壓施加到分立極板的上電極。
在圖4的實(shí)例中，提供16個(gè)極板驅(qū)動(dòng)器(該部分未被說(shuō)明)，把相應(yīng)的分立極板的上電極與極板驅(qū)動(dòng)器一一對(duì)應(yīng)。然而，對(duì)于極板驅(qū)動(dòng)器來(lái)說(shuō)足以能夠?qū)⒛畴妱?shì)施加到選定的分立極板。因此，與圖5A所示配置相似的配置是可行的，其中為每一列提供極板驅(qū)動(dòng)器PD并且能夠?qū)⒛畴妱?shì)施加到由極板選擇器PS所選擇的分立極板?？蛇x的是，也可以得到與圖5B所示配置相似的配置，其中為每一行提供極板驅(qū)動(dòng)器PD并且能夠?qū)⒛畴妱?shì)施加到由極板選擇器PS所選擇的分立極板。
同樣，當(dāng)通過(guò)與第一實(shí)施例相同的方法以在具有圖4所示配置的存儲(chǔ)器件中執(zhí)行寫(xiě)入時(shí)，能夠期望與第二實(shí)施例相同的優(yōu)點(diǎn)。
如果在具有圖4配置的存儲(chǔ)器件中，通過(guò)與位-源垂直存儲(chǔ)器陣列的上述集中擦除方法相同的方法來(lái)執(zhí)行寫(xiě)入，以至于僅選定的分立極板的電勢(shì)變化，同時(shí)非選定的分立極板的電極被固定，而實(shí)現(xiàn)高速驅(qū)動(dòng)，因此由于分立極板的電容小于單個(gè)極板的電容，所以允許高速存取。
而且，在圖4的存儲(chǔ)器件中，基于分立極板來(lái)執(zhí)行數(shù)據(jù)寫(xiě)入(用于存取數(shù)據(jù)寫(xiě)入的單位是分立極板)。因此，該存儲(chǔ)器件允許較小的存取單位，并且因此與使用單個(gè)極板的設(shè)備相比，其能夠更加細(xì)微地(finely)實(shí)施寫(xiě)入。也就是，一種更接近于隨機(jī)存取形式的存取形式能夠?qū)崿F(xiàn)。如果存取單位與輸出位寬度平衡(equalized)，那么允許完全的隨機(jī)存取。
如第一到第三實(shí)施例所示的那樣，通過(guò)將單個(gè)極板拆分以形成分立極板并且彼此獨(dú)立地向相應(yīng)分立極板施加電壓而能夠提高驅(qū)動(dòng)速度。
也能夠通過(guò)由多個(gè)小容量的存儲(chǔ)器件所形成的存儲(chǔ)器件來(lái)實(shí)現(xiàn)上述優(yōu)點(diǎn)，其中每一小容量存儲(chǔ)器件具有一個(gè)存儲(chǔ)器陣列和一組外圍電路，也就是，通過(guò)整個(gè)容量?jī)H被多個(gè)小容量存儲(chǔ)器件所共享的存儲(chǔ)器件也能夠?qū)崿F(xiàn)上述優(yōu)點(diǎn)。然而，提供多個(gè)小容量存儲(chǔ)器件導(dǎo)致設(shè)備面積顯著的增加。為此，本發(fā)明的實(shí)施例將單個(gè)極板劃分并且按照原樣使用單個(gè)極板的外圍電路。
以下四個(gè)存儲(chǔ)器件的面積將在隨后計(jì)算(1)256位乘以256位(＝64k位)的存儲(chǔ)器件，(2)包括四個(gè)16k位的小容量存儲(chǔ)器件的存儲(chǔ)器件，(3)包括通過(guò)將單個(gè)極板劃分為2乘2個(gè)極板而產(chǎn)生四個(gè)分立極板的存儲(chǔ)器件，以及(4)包括通過(guò)將單個(gè)極板劃分為8乘8個(gè)極板而產(chǎn)生64個(gè)分立極板的存儲(chǔ)器件。基于以下條件來(lái)計(jì)算面積每一存儲(chǔ)單元的尺寸是1×1μm；分立極板之間的間隙具有的間隙長(zhǎng)度為2μm；用于驅(qū)動(dòng)64k位的存儲(chǔ)器陣列的字線驅(qū)動(dòng)器的水平尺寸是50μm(用于驅(qū)動(dòng)小容量存儲(chǔ)器件的字線驅(qū)動(dòng)器的水平尺寸是45μm)；以及用于驅(qū)動(dòng)64k位的存儲(chǔ)器陣列的數(shù)據(jù)輸入/輸出電路的垂直尺寸是80μm(用于驅(qū)動(dòng)小容量存儲(chǔ)器件的數(shù)據(jù)輸入/輸出電路的垂直尺寸是70μm)。
(1)64k位的存儲(chǔ)器件(64k位存儲(chǔ)器件的垂直尺寸)＝(64k位存儲(chǔ)器件的存儲(chǔ)器陣列的垂直尺寸)+(數(shù)據(jù)輸入/輸出電路的垂直尺寸)＝256μm+80μm＝336μm。
(64k位存儲(chǔ)器件的水平尺寸)＝(64k位存儲(chǔ)器件的存儲(chǔ)器陣列的水平尺寸)+(字線驅(qū)動(dòng)器的水平尺寸)＝256μm+50μm＝306μm。
因此，64k位存儲(chǔ)器件的面積是102816μm2。
(2)包括四個(gè)16k位的小容量存儲(chǔ)器件的存儲(chǔ)器件(16k位存儲(chǔ)器件的垂直尺寸)＝(16k位存儲(chǔ)器件的存儲(chǔ)器陣列的垂直尺寸)+(數(shù)據(jù)輸入/輸出電路的垂直尺寸)＝128μm+70μm＝198μm。
(16k位存儲(chǔ)器件的水平尺寸)＝(16k位存儲(chǔ)器件的存儲(chǔ)器陣列的水平尺寸)+(字線驅(qū)動(dòng)器的水平尺寸)＝128μm+45μm＝173μm。
因此，16k位存儲(chǔ)器件的面積是34254μm2，并且因此四個(gè)16k位存儲(chǔ)器件的總面積是137016μm2。該面積相當(dāng)于增加了64k位存儲(chǔ)器件的面積的大約33％。
該面積增加是因?yàn)椋词巩?dāng)存儲(chǔ)器陣列的垂直和水平尺寸減半，所產(chǎn)生的存儲(chǔ)器陣列的外圍電路尺寸減少也是輕微的。
(3)包括通過(guò)將單個(gè)極板劃分為2乘2個(gè)極板而產(chǎn)生四個(gè)分立極板的存儲(chǔ)器件(包括四個(gè)分立極板的存儲(chǔ)器件的垂直尺寸)＝(存儲(chǔ)器陣列的垂直尺寸)+(分立極板之間的間隙)+(數(shù)據(jù)輸入/輸出電路的垂直尺寸)＝256μm+2μm+80μm＝338μm。
(包括四個(gè)分立極板的存儲(chǔ)器件的水平尺寸)＝(存儲(chǔ)器陣列的水平尺寸)+(分立極板之間的間隙)+(字線驅(qū)動(dòng)器的水平尺寸)＝256μm+2μm+50μm＝308μm。
因此，包括由于將單個(gè)極板劃分為2乘以2個(gè)極板而形成的四個(gè)分立極板的存儲(chǔ)器件的面積是104104μm2。該面積相當(dāng)于只增加了64k位存儲(chǔ)器件的面積的大約1％。
(4)包括通過(guò)將單個(gè)極板劃分為8乘8個(gè)極板而產(chǎn)生64個(gè)分立極板的存儲(chǔ)器件(包括64個(gè)分立極板的存儲(chǔ)器件的垂直尺寸)＝(存儲(chǔ)器陣列的垂直尺寸)+(分立極板之間的間隙)+(數(shù)據(jù)輸入/輸出電路的垂直尺寸)＝256μm+14μm+80μm＝350μm。
(包括64個(gè)分立極板的存儲(chǔ)器件的水平尺寸)＝(存儲(chǔ)器陣列的水平尺寸)+(分立極板之間的間隙)+(字線驅(qū)動(dòng)器的水平尺寸)＝256μm+14μm+50μm＝320μm。
因此，包括由于將單個(gè)極板劃分為8乘以8個(gè)極板而形成的64個(gè)分立極板的存儲(chǔ)器件的面積是112000μm2。該面積相當(dāng)于增加了64k位存儲(chǔ)器件的面積的大約9％。
考慮到上述(1)到(4)的具體實(shí)例，通過(guò)劃分單個(gè)極板并按照原樣使用單個(gè)極板的外圍電路能夠更加有效地抑制存儲(chǔ)器件面積的增加。
本發(fā)明包含2005年7月13日在日本專利局申請(qǐng)的日本專利申請(qǐng)JP2005-203947的主題，所述申請(qǐng)的全部?jī)?nèi)容作為參考而引入于此。
權(quán)利要求
1.一種存儲(chǔ)器件，包括多個(gè)存儲(chǔ)單元，每一存儲(chǔ)單元包括具有存儲(chǔ)層和夾著所述存儲(chǔ)層的第一和第二電極的存儲(chǔ)元件，由于在所述第一和第二電極之間施加等于或大于第一閾值信號(hào)的電信號(hào)而使得所述存儲(chǔ)層的狀態(tài)從高電阻狀態(tài)變化到低電阻狀態(tài)，由于在所述第一和第二電極之間施加等于或大于第二閾值信號(hào)的電信號(hào)而使得所述存儲(chǔ)層的狀態(tài)從低電阻狀態(tài)變化到高電阻狀態(tài)，所述第二閾值信號(hào)的極性與所述第一閾值信號(hào)的極性相反，所述多個(gè)存儲(chǔ)單元被劃分為m列乘以n行的存儲(chǔ)塊，其中m和n都是不小于1的整數(shù)，m+n≥3，同一存儲(chǔ)塊中的存儲(chǔ)元件具有由存儲(chǔ)元件所共有的單個(gè)層形成的所述第一電極；以及電壓施加裝置，其向所述存儲(chǔ)塊的所述第一電極施加任一電壓。
2.根據(jù)權(quán)利要求1的存儲(chǔ)器件，其中所述電壓施加裝置向同一行或同一列上的所述存儲(chǔ)塊施加電壓。
3.根據(jù)權(quán)利要求1的存儲(chǔ)器件，其中所述電壓施加裝置以每一存儲(chǔ)塊為基礎(chǔ)而施加電壓。
4.根據(jù)權(quán)利要求1的存儲(chǔ)器件，進(jìn)一步包括為每一存儲(chǔ)塊而提供的選擇裝置，其中所述電壓施加裝置向由所述選擇裝置所選定的存儲(chǔ)塊施加電壓。
全文摘要
本發(fā)明提供一種存儲(chǔ)器件，包括多個(gè)存儲(chǔ)單元，每一存儲(chǔ)單元包括具有存儲(chǔ)層和夾著存儲(chǔ)層的第一和第二電極的存儲(chǔ)元件，多個(gè)存儲(chǔ)單元被劃分為m列乘以n行的存儲(chǔ)塊(m和n都是不小于1的整數(shù)，m+n≥3)，同一存儲(chǔ)塊中的存儲(chǔ)元件具有由存儲(chǔ)元件所共有的單個(gè)層形成的第一電極；以及電壓施加裝置，其向存儲(chǔ)塊的第一電極施加任一電壓。
文檔編號(hào)G11C11/21GK1901089SQ20061012139
公開(kāi)日2007年1月24日 申請(qǐng)日期2006年7月13日 優(yōu)先權(quán)日2005年7月13日
發(fā)明者八野英生, 岡崎信道, 荒谷勝久 申請(qǐng)人:索尼株式會(huì)社