專利名稱：對閃存器件進(jìn)行編程的方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及一種對閃存器件進(jìn)行編程的方法，并且更具體地涉及一種對閃存器件進(jìn)行編程的方法，其中可以將連接到最后字線的單元的閾值電壓分布控制成具有窄的寬度。
背景技術(shù)：
近些年，對這樣的半導(dǎo)體存儲器件的需求增加，所述半導(dǎo)體存儲器件可以進(jìn)行電編程和擦除并且不需要有每隔一段時間重寫數(shù)據(jù)的刷新功能。另外，為了開發(fā)具有能夠存儲大量數(shù)據(jù)的大容量的存儲器件，已經(jīng)開發(fā)了存儲器單元的高度集成技術(shù)。為了提高存儲器單元的集成度，已經(jīng)開發(fā)了NAND閃存器件，其中多個單元串聯(lián)以形成一串，并且兩串共享一個接觸。
NAND閃存器件包括多個單元塊和用于驅(qū)動這些單元的多個電路。每個單元塊包括多個單元串。圖1是用于說明包括單元串的構(gòu)造的一部分的電路圖。
單元串101和102中的每個包括串聯(lián)的用于存儲數(shù)據(jù)的多個單元。漏極選擇晶體管110和源極選擇晶體管120分別形成在單元串101和102與漏極之間，以及單元串101和102與源極之間。另外，單元連接到字線WL0到WL31。漏極選擇晶體管110和源極選擇晶體管120分別連接到漏極選擇線DSL和源極選擇線SSL。單元串101和102中每個的數(shù)目與位線BL的數(shù)目相同。因此，漏極選擇晶體管110和源極選擇晶體管120的數(shù)目也與位線BL的數(shù)目相同。
同時，每個單元包括柵，其中隧道氧化物層、浮動?xùn)?、電介質(zhì)層和控制柵層壓在半導(dǎo)體襯底的預(yù)定區(qū)域中。所述單元還包括設(shè)置在柵的兩側(cè)的結(jié)區(qū)。
在以上構(gòu)造的NAND閃存器件中，通過控制存儲器單元的閾值電壓同時借助F-N隧穿將電子注入到浮動?xùn)胖泻蛷母訓(xùn)胖蟹懦鲭娮觼韴?zhí)行編程和擦除。例如，為了對所選單元進(jìn)行編程，使用ISPP方法將編程電壓施加到所選字線WL，將約10V的通過電壓施加到未選字線WL，將接地電壓Vss施加到所選位線BL，并將電源電壓Vcc施加到未選位線BL。此時，漏極選擇線DSL被施加了電源電壓Vcc，源極選擇線SSL被施加了接地電壓Vss，公共源極線CSL被施加了電源電壓Vcc，且P阱被施加了接地電壓Vss。
同時，在擦除操作中，通過施加約20V的擦除電壓到三重P阱和0V到所選塊的整個字線，來去除注入到浮動?xùn)胖械碾娮?。在此情形中，電子被注入到所編程的單元的浮動?xùn)胖?。因此，所編程的單元具有正的閾值電壓。相反地，電子從擦除的單元的浮動?xùn)胖蟹懦?。因此，擦除的單元具有?fù)的閾值電壓。
但是，由重復(fù)編程(over-program)問題和讀取裕度決定的器件性能依賴于NAND閃存器件的編程單元的閾值電壓的分布。使用ISPP方法通過施加編程電壓來控制編程單元的閾值電壓分布。在多級單元中單元閾值電壓分布是很重要的因素。
但是，如果使用ISPP方法執(zhí)行編程，可以將單元閾值電壓分布控制成窄的寬度，但是在基于單元的單元串內(nèi)的單元閾值電壓中出現(xiàn)了不同。這是由背圖案依賴性(BPD，Back Pattern Dependency)現(xiàn)象和干擾現(xiàn)象引起的，而沒有涉及串單元中固有的特性。更特定地，從源極選擇線連接到字線WL0到WL30的單元與連接到相鄰于漏極選擇線的字線WL31的單元在閾值電壓上略有不同。
圖2是示出當(dāng)在1MB的NAND閃存器件上執(zhí)行ISPP方法時單元閾值電壓分布的曲線。在圖2中，“A”表示連接到第一字線WL0的單元的閾值電壓分布，“B”表示連接到第二字線WL1的單元的閾值電壓分布，“C”表示連接到最后字線WL31的單元的閾值電壓分布，以及“D”表示連接到從第一字線WL0到最后字線WL31的字線的單元的閾值電壓分布。
如圖2中所示，最后被編程的、連接到最后字線W31的單元，不受依賴于相鄰單元閾值電壓的訪問單元的閾值電壓扭曲現(xiàn)象的影響(即干擾現(xiàn)象)，而具有初始的單元閾值電壓。因此，該單元決定了芯片的單元閾值電壓分布的其余單元分布。分布中的差別在單級單元中約為0.3V而在多級單元中約為0.15V。
如上所述的分布較廣的單元閾值電壓使單級單元或多級單元的讀取裕度降低，并且對器件的可靠性，如循環(huán)特性和保持特性產(chǎn)生了不良影響。

發(fā)明內(nèi)容
因此，本專利解決了上面的問題，并且公開了一種對閃存器件進(jìn)行編程的方法，其中通過將連接到最后字線的單元的閾值電壓分布控制成具有窄的寬度，可以提高器件的可靠性。
另外，一種對閃存器件進(jìn)行編程的方法，其中通過此方式將連接到最后字線的單元的閾值電壓分布控制成具有窄寬度，即在編程和編程驗證之后在連接到最后字線的單元上執(zhí)行再編程，可以提高器件的可靠性。
描述了一種對閃存器件進(jìn)行編程的方法，包括在所選存儲器單元上執(zhí)行編程和編程驗證，并且如果所編程的單元是連接到最后字線的單元，則執(zhí)行再編程。
可以通過將編程電壓施加到連接到所選單元的字線和將通過電壓施加到連接到未選單元的字線來執(zhí)行編程。
可以通過將接地電壓施加到連接到所選單元的位線和將電源電壓施加到連接到未選單元的位線來執(zhí)行編程。
可以通過將驗證電壓施加到連接到所選單元的字線并將電源電壓施加到?jīng)]有連接到所選單元的字線來執(zhí)行編程驗證。
驗證電壓可以低于電源電壓，優(yōu)選地為0到1V。
可以通過將低于電源電壓的電壓施加到連接到所選單元的位線并將接地電壓施加到連接到未選單元的位線來執(zhí)行編程驗證。
可以通過最后的字線施加再編程電壓并通過除最后字線之外的字線來施加電源電壓而執(zhí)行再編程。
該再編程電壓可以等于或高于編程驗證時的電壓，優(yōu)選地為1到1.5V。
可以通過對連接到所選單元的位線施加電壓并將接地電壓施加到未連接到所選單元的位線來執(zhí)行再編程。
施加到連接到所選單元的位線的電壓可以高于電源電壓，優(yōu)選為5V。
再編程可以執(zhí)行150μs或更少。
也描述了一種對閃存器件進(jìn)行編程的方法，包括通過所選單元的字線施加編程電壓來執(zhí)行編程；驗證已經(jīng)在其上執(zhí)行該編程的單元的編程狀態(tài)；重復(fù)執(zhí)行該編程，同時增加作為驗證結(jié)果而沒有編程的單元的編程電壓，并且如果作為驗證結(jié)果該編程的單元連接到最后的字線，則通過最后的字線施加再編程電壓并通過位線施加電壓來執(zhí)行再編程。


圖1是一般的NAND閃存器件的單元串的示意電路圖；圖2是示出傳統(tǒng)編程中基于字線的單元閾值電壓分布的曲線；圖3是說明根據(jù)本發(fā)明實施例對閃存器件進(jìn)行編程的方法的流程圖；圖4是單元串的示意電路圖，用于說明在根據(jù)本發(fā)明實施例對閃存器件進(jìn)行編程的方法中在主編程時的偏置條件；圖5是單元串的示意電路圖，用于說明在根據(jù)本發(fā)明實施例對閃存器件進(jìn)行編程的方法中在編程驗證時的偏置條件；圖6是單元串的示意電路圖，用于說明在根據(jù)本發(fā)明實施例的對閃存器件進(jìn)行編程的方法中在再編程時的偏置條件。
圖7是為了對根據(jù)傳統(tǒng)方法的編程單元和根據(jù)本發(fā)明方法的閾值電壓分布進(jìn)行比較而示出的曲線。
具體實施例方式
現(xiàn)在將參照附圖描述各實施例。因為各實施例是為了本領(lǐng)域普通技術(shù)人員能夠理解而提供的，所以它們可以以各種方式被修改并且本專利的范圍不受后面描述的各實施例的限制。
圖3是說明根據(jù)本發(fā)明實施例對閃存器件進(jìn)行編程的方法的流程圖。圖4到6是單元串的示意電路圖，分別用于說明在根據(jù)本發(fā)明實施例對閃存器件進(jìn)行編程的方法中在主編程、編程驗證和再編程時的偏置條件。下面將參照圖4到6描述根據(jù)本發(fā)明實施例的對閃存器件進(jìn)行編程的方法。
參見圖3，在S10在所選單元上執(zhí)行編程。為了對所選單元M201進(jìn)行編程，如圖4中所示，對所選字線WL施加了編程電壓Vpgm，對未選字線WL施加了約10V的通過電壓Vpass，對所選位線BL施加了接地電壓Vss，并對未選位線BL施加了電源電壓Vcc。此時，漏極選擇線DSL被施加了電源電壓Vcc，源極選擇線SSL被施加了接地電壓Vss，公共源極線CSL被施加了電源電壓Vcc，且P阱被施加了接地電壓Vss。
在所選單元上執(zhí)行編程后，在S20執(zhí)行編程驗證。為了執(zhí)行所選單元M301的編程驗證，如圖5中所示，所選字線WL被施加了約0到1V的驗證電壓，未選字線WL被施加了電源電壓Vcc，所選位線BL被施加了約1V的電壓，且未選位線BL被施加了接地電壓Vss。此時，漏極選擇線DSL和源極選擇線SSL被施加了電源電壓Vcc，且公共源極線CSL和P阱被施加了接地電壓Vss。
如果在S20沒有成功地執(zhí)行編程，則在S10再次執(zhí)行采用ISPP方法的編程同時增加編程電壓。
如果在S20已成功地執(zhí)行編程，則在S30確定單元是否是連接到最后字線的單元。
如果在S30確定該單元是連接到最后字線的單元，則在S40執(zhí)行再編程。為了執(zhí)行所選單元M401的再編程，如圖6中所示，對所選字線WL施加了再編程電壓Vrepgm，其大于或等于驗證時的電壓，優(yōu)選地大約1到1.5V，對未選字線WL施加了電源電壓Vcc，對所選位線BL施加了高于電源電壓Vcc的電壓，其優(yōu)選地為約5V的電壓，并且對未選位線BL施加了接地電壓Vss。此時，漏極選擇線DSL和源極選擇線SSL被施加了電源電壓Vcc，且公共源極線CSL和P阱被施加以接地電壓Vss。
同時，執(zhí)行再編程約150μs或更短。如果這樣做，則將已在溝道拐角處生成的熱載流子注入到浮動?xùn)胖幸匝a(bǔ)充浮動?xùn)胖腥鄙俚碾娮?。因此，由于該單元具有增加的閾值電壓，單元的閾值電壓分布變得與其他單元相同。
如果在S30確定該單元不是連接到最后字線的單元，則編程結(jié)束。
圖7是一曲線圖，示出了當(dāng)使用傳統(tǒng)方法執(zhí)行編程時連接到最后字線的單元的閾值電壓分布A、以及根據(jù)本發(fā)明實施例的連接到最后字線的單元的閾值電壓分布B和C。
從曲線“A”可以看到，當(dāng)根據(jù)傳統(tǒng)方法執(zhí)行編程時，連接到最后字線的單元的閾值電壓分布具有1.4V的寬度。從曲線“B”也可以看到，當(dāng)根據(jù)本發(fā)明實施例在再編程時施加1.2V電壓時，連接到最后字線的單元的閾值電壓分布具有1.2V的寬度。此外，從曲線“C”可以看到，當(dāng)根據(jù)本發(fā)明實施例在再編程時施加1.1V電壓時，連接到最后字線的單元的閾值電壓分布具有1.0V的寬度。
如上所述，在NAND閃存器件的編程時，在編程和編程驗證完成之后可以在連接到最后字線的單元上執(zhí)行再編程。因此，可以將連接到最后字線的單元的閾值電壓分布控制為與其它單元一樣、具有窄的寬度。因此可以確保芯片的讀取裕度并提高成品率。因此，可以通過如上述地將閾值電壓分布控制為具有窄的寬度而提高器件的持久性和可靠性。
盡管已經(jīng)關(guān)于各實施例進(jìn)行了前面的描述，但應(yīng)理解，在不脫離本專利和所附權(quán)利要求的精神和范圍的情況下，本領(lǐng)域普通技術(shù)人員可以對本專利進(jìn)行變化和修改。
權(quán)利要求
1.一種對閃存器件進(jìn)行編程的方法，包括在所選存儲器單元上執(zhí)行編程和編程驗證；以及如果所述被編程的單元是連接到最后字線的單元，則執(zhí)行再編程。
2.如權(quán)利要求1的方法，其中通過將編程電壓施加到連接到所述所選單元的字線并將通過電壓施加到連接到未選單元的字線來執(zhí)行所述編程。
3.如權(quán)利要求1的方法，其中通過將接地電壓施加到連接到所述所選單元的位線并將電源電壓施加到連接到未選單元的位線來執(zhí)行所述編程。
4.如權(quán)利要求1的方法，其中通過將驗證電壓施加到連接到所述所選單元的字線并將電源電壓施加到未連接到所述所選單元的字線來執(zhí)行所述編程驗證。
5.如權(quán)利要求4的方法，其中通過將低于所述電源電壓的電壓施加到連接到所述所選單元的位線并將接地電壓施加到連接到所述未選單元的位線來執(zhí)行所述編程驗證。
6.如權(quán)利要求4的方法，其中所述驗證電壓低于所述電源電壓。
7.如權(quán)利要求6的方法，其中所述驗證電壓是在0到1V的范圍中。
8.如權(quán)利要求1的方法，其中通過經(jīng)所述最后字線來施加再編程電壓并經(jīng)除所述最后字線之外的字線來施加電源電壓而執(zhí)行所述再編程。
9.如權(quán)利要求8的方法，其中所述再編程電壓大于或等于在所述編程驗證時的電壓。
10.如權(quán)利要求8的方法，其中所述再編程電壓在1到1.5V的范圍中。
11.如權(quán)利要求8的方法，其中通過向連接到所述所選單元的位線施加電壓并將接地電壓施加到未連接到所述所選單元的位線來執(zhí)行所述再編程。
12.如權(quán)利要求11的方法，其中施加到連接到所述所選單元的所述位線的所述電壓高于所述電源電壓。
13.如權(quán)利要求11的方法，其中施加到連接到所述所選單元的所述位線的所述電壓是5V。
14.如權(quán)利要求1的方法，其中所述再編程執(zhí)行150μs或更少。
15.一種對閃存器件進(jìn)行編程的方法，包括通過經(jīng)所選單元的字線來施加編程電壓而執(zhí)行編程；驗證其上已經(jīng)執(zhí)行所述編程的所述單元的編程狀態(tài)；重復(fù)執(zhí)行所述編程同時增加作為驗證結(jié)果而沒有被編程的單元的所述編程電壓；以及如果作為所述驗證的結(jié)果，所述被編程的單元連接到最后字線，則通過所述最后字線來施加再編程電壓并經(jīng)位線來施加電壓而執(zhí)行再編程。
全文摘要
在NAND閃存器件的編程時，在編程和編程驗證完成后，在連接到最后字線的單元上執(zhí)行再編程。因此，可以將連接到最后字線的單元的閾值電壓分布控制為與其它單元一樣具有窄的寬度。因此可以保證芯片的讀取裕度并提高成品率。通過如上述地將閾值電壓分布控制為具有窄的寬度，可以提高器件的持久性和可靠性。
文檔編號G11C16/10GK101071642SQ20061014527
公開日2007年11月14日 申請日期2006年11月24日 優(yōu)先權(quán)日2006年5月10日
發(fā)明者李珉圭 申請人:海力士半導(dǎo)體有限公司