專利名稱：：記憶體及其低偏移量限制偏壓電路的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種記憶體的低偏移量限制偏壓電路，特別是涉及一種具有多階記憶單元的記憶體的低偏移量限制偏壓電路。
背景技術(shù)：
：io以現(xiàn)今記憶體(memory,即存儲(chǔ)介質(zhì)，存儲(chǔ)器，內(nèi)存等，以下均稱為記憶體)的種類，例如快閃記憶體(flashmemory)、動(dòng)態(tài)隨機(jī)存取記憶體(dynamicrandomaccessmemory,DRAM)與靜態(tài)隨機(jī)存取記憶體(staticrandomaccessmemory,SRAM)......等，其在讀取(read)、寫入(write)或清除(erase)資料(資料即數(shù)據(jù)，以下均稱為資料)的準(zhǔn)確度，已成為各廠商發(fā)展is記憶體產(chǎn)品的主要指標(biāo)之一，且更為提升記憶體產(chǎn)品竟?fàn)幜Φ年P(guān)鍵。眾所皆知，上述記憶體內(nèi)具有多個(gè)記憶單元陣列區(qū)(memorycellarrayarea),且每一個(gè)記憶單元陣列區(qū)具有多個(gè)記憶單元(memoryeel1)，其可以為多階記憶單元(multilevelmemorycell)。請(qǐng)參閱圖l所示，是為現(xiàn)有習(xí)知的施加于記憶單元的汲極端電壓(Vd)的限制偏壓電路圖，其利用限制電20晶體Mclamp的斥冊(cè)極接收一個(gè)限制電壓Vclamp后，而在限制電晶體Mclamp的源極端提供一個(gè)電壓Vdr至記憶單元陣列區(qū)101。其中，在記憶單元陣列區(qū)101內(nèi)是通過(guò)控制機(jī)制單元103控制電晶體Mpassgate與Mselect，以選擇所欲讀取、寫入或清除的記憶單元，例如為讀取記憶單元101a時(shí)，上述的電壓Vdr會(huì)提供至記憶單元101a的汲極端(drainside)，以使得記憶單25元101a產(chǎn)生一個(gè)記憶單元電流Icell。一般而言，由于記憶體先天架構(gòu)的關(guān)系，會(huì)在電晶體Mpassgate與Mselect間、和電晶體Mselect與記憶單元101a間有電阻負(fù)載(resistiveloading)效應(yīng)產(chǎn)生，故而使得讀取記憶單元101a所產(chǎn)生的記憶單元電流Icell會(huì)減少讀取邊緣(readmargin)，進(jìn)而導(dǎo)致錯(cuò)誤讀取記憶單元101a的30資料。請(qǐng)參閱下面的表一所示，是繪示圖1的記憶單元lOla在產(chǎn)生不同的記憶單元電流Icell時(shí)，其汲極端電壓Vd的差異表。VdampvdIu=5//A簡(jiǎn)vl週L675VIcell=25;L/A2細(xì)謂1.441V變動(dòng)量OVO還0.234V表一請(qǐng)共同參閱圖1及表一所示，表一所列的差異表，其主要是為了要看出在記憶單元101a在產(chǎn)生不同的記憶單元電流Icell時(shí)，例如為5uA或25uA，且考慮上述電阻負(fù)栽效應(yīng)的影響，在i己憶單元101a的汲4及端電壓Vd5的變動(dòng)量。由表一的表述可知，限制電晶體Mclamp的柵極所接收的限制電壓Vclamp為2.833V，而在記憶單元101a所產(chǎn)生的記憶單元電流Icell為5uA或25uA時(shí)，其限制電晶體Mclamp的源極端所提供的電壓Vdr分別為1.709V與1.607V,故變動(dòng)量為0.102V(102mV)。接著，將電阻負(fù)載效應(yīng)的影響加io入后，且記憶單元101a所產(chǎn)生的記憶單元電流Icell為5uA或25uA時(shí)，其記憶單元101a的汲才及端電壓Vd分別為1.675V與1.441V,故變動(dòng)量為0.234V(234mV)。依上述可知，當(dāng)記憶單元101a在產(chǎn)生不同的記憶單元電流Icell，且加入電阻負(fù)載效應(yīng)的影響時(shí)，在記憶單元101a的汲極端電壓Vd會(huì)變動(dòng)約234mV,故記憶單元101a所產(chǎn)生的記憶單元電流Icell會(huì)減少is讀取邊緣，而造成在讀取記憶單元101a的資料時(shí)讀取錯(cuò)誤。而為了要達(dá)到在讀取、寫入或清除記憶體資料時(shí)的準(zhǔn)確度提升的目的，習(xí)知的做法是固定施加于每一個(gè)記憶單元的汲才及端(drainside)電壓(Vd),如此無(wú)論在讀取、寫入或清除記憶體資料時(shí)，皆可使其準(zhǔn)確度提升。請(qǐng)參閱圖2所示，是繪示為現(xiàn)有習(xí)知降低記憶單元的汲極端電壓(Vd)20變動(dòng)量的限制偏壓電路圖。如圖所示，其藉由加入一個(gè)運(yùn)算放大器301、電阻303與305，以使得電晶體Mclamp的源極端所提供的電壓Vdr被限制在[(R303+R305)/R305]*Vref，故可達(dá)到固定施加于記憶單元陣列區(qū)307(其與圖1所揭露的記憶單元陣列區(qū)101類似，故在此并不再贅述)內(nèi)的每一個(gè)記憶單元的汲極端電壓，以使記憶單元陣列區(qū)307內(nèi)的每一個(gè)記憶單元所25產(chǎn)生的記憶單元電流(Icell)會(huì)有足夠的讀取邊緣，而準(zhǔn)確的讀取記憶單元陣列區(qū)307內(nèi)的每一個(gè)記憶單元的資料。其中，R303代表為電阻303的阻值、R305代表為電阻305的阻值，而Vref代表參考電壓。然而，由圖2所揭露的降低記憶單元的汲極端電壓變動(dòng)量的限制偏壓電路，其雖可達(dá)到準(zhǔn)確的讀取記憶單元陣列區(qū)307內(nèi)的每一個(gè)記憶單元的30資料，但缺點(diǎn)是除了會(huì)增加制作成本(cost叩)之外，其亦會(huì)使得功率消耗變大，且在晶片設(shè)計(jì)時(shí)，所占據(jù)的面積亦會(huì)增加。有鑒于上述現(xiàn)有的限制偏壓電路存在的缺陷，本發(fā)明人基于從事此類產(chǎn)品設(shè)計(jì)制造多年豐富的實(shí)務(wù)經(jīng)驗(yàn)及專業(yè)知識(shí)，并配合學(xué)理的運(yùn)用，積極加以研究創(chuàng)新，以期創(chuàng)設(shè)一種新型結(jié)構(gòu)的記憶體及其低偏移量限制偏壓電35路，能夠改進(jìn)一般現(xiàn)有的限制偏壓電路，使其更具有實(shí)用性。經(jīng)過(guò)不斷的研究、設(shè)計(jì)，并經(jīng)反復(fù)試作樣品及改進(jìn)后，終于創(chuàng)設(shè)出確具實(shí)用價(jià)值的本發(fā)明。本發(fā)明的目的在于，克服現(xiàn)有的限制偏壓電路存在的缺陷，而提供一種新型結(jié)構(gòu)的低偏移量限制偏壓電路，所要解決的技術(shù)問(wèn)題是使其藉由加入定電源產(chǎn)生器與限制偏壓調(diào)變器，以4吏得記憶體的記憶單元陣列區(qū)(memory5cellarea)不受電阻負(fù)載(resistiveloading)效應(yīng)的影響，藉此不但可以達(dá)到施加于記憶單元陣列區(qū)內(nèi)的每一個(gè)記憶單元的汲極端電壓變動(dòng)量降低，且更可以增加記憶單元的讀取邊緣(readmargin),以更為準(zhǔn)確的讀取記憶單元的資料。本發(fā)明的另一目的在于，克服現(xiàn)有的記憶體存在的缺陷，而提供一種io新型結(jié)構(gòu)的記憶體，所要解決的技術(shù)問(wèn)題是使其運(yùn)用上述本發(fā)明的低偏移量限制偏壓電路，藉此不但可以達(dá)到上述本發(fā)明的低偏移量限制偏壓電路的優(yōu)點(diǎn)之外，也能夠同時(shí)達(dá)到降低記憶體的功率消耗，且在晶片設(shè)計(jì)上，其所占據(jù)的面積亦比較小，故可降低制作成本。本發(fā)明的目的及解決其技術(shù)問(wèn)題是采用以下技術(shù)方案來(lái)實(shí)現(xiàn)的。依據(jù)is本發(fā)明提出的一種低偏移量限制偏壓電路，適用于記憶體，其中該記憶體具有多個(gè)記憶單元陣列區(qū)及低偏移量限制偏壓電路，其中每一個(gè)記憶單元陣列區(qū)具有多個(gè)記憶單元，而該低偏移量限制偏壓電路包括定電壓源產(chǎn)生器，耦接每一個(gè)記憶體單元陣列區(qū)，用以依據(jù)每一個(gè)記憶單元的電流量，而輸出固定電壓；以及限制偏壓調(diào)變器，耦接該定電壓源產(chǎn)生器，用以比較參20考電壓與該固定電壓后，而據(jù)以輸出限制電壓至該定電壓源產(chǎn)生器；其中，當(dāng)該固定電壓大于該參考電壓時(shí)，該限制電壓會(huì)下降，以使得該固定電壓下降至該參考電壓，而-當(dāng)該固定電壓小于該參考電壓時(shí)，該限制電壓會(huì)上升，以使得該固定電壓上升至該參考電壓。本發(fā)明的目的及解決其技術(shù)問(wèn)題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。25前述的低偏移量限制偏壓電路，其中所述的限制偏壓調(diào)變器包括第一電晶體，其柵極用以接收該參考電壓，而該第一電晶體的第一汲/源極則用以接收第一電位；第二電晶體，其第一汲/源極是用以接收第二電位，而該第二電晶體的4冊(cè)極與第二汲/源極彼此耦接在一起，并且耦4矣至該第一電晶體的第二汲/源極；第三電晶體，其第一汲/源極用以接收該第二電位，而30該第三電晶體的柵極則耦接至該第二電晶體的柵極；以及第四電晶體，其第一汲/源極用以接收該第一電位，而該第四電晶體的第二汲/源極則耦接該第三電晶體的第二汲/源極，并輸出該限制電壓。前述的低偏移量限制偏壓電路，其中所述的第一電晶體、第四電晶體為NM0S電晶體，而第二電晶體、第三電晶體為PM0S電晶體。35前述的低偏移量限制偏壓電路，其中所述的第一電位為接地電位(GND)，而第二電位為系統(tǒng)電壓(VDD)。前述的低偏移量限制偏壓電路，其中所述的定電壓源產(chǎn)生器包括第五電晶體，其柵極用以接收該限制電壓，而該第五電晶體的第一汲/源極則耦接該第四電晶體的柵極，并輸出該固定電壓至每一個(gè)記憶單元的汲極端。前述的低偏移量限制偏壓電路，其中所述的第五電晶體的第二汲/源極5是提供每一個(gè)記憶單元的電流量至感測(cè)放大單元，而感測(cè)放大單元用以判讀每一個(gè)記憶單元的資料。前述的低偏移量限制偏壓電路，其中所述的第五電晶體為NMOS電晶體。前述的低偏移量限制偏壓電路，其中所述的每一個(gè)記憶單元為多階記憶單元(multilevelmemorycell)。10前述的低偏移量限制偏壓電路，其中所述的記憶體包括快閃記憶體、動(dòng)態(tài)隨機(jī)存取記憶體或靜態(tài)隨機(jī)存取記憶體。本發(fā)明的目的及解決其技術(shù)問(wèn)題還采用以下技術(shù)方案來(lái)實(shí)現(xiàn)。依據(jù)本發(fā)明提出的一種記憶體，其包括多個(gè)記憶單元陣列區(qū)，其中每一個(gè)記憶單元陣列區(qū)具有多個(gè)記憶單元；以及低偏移量限制偏壓電路，其包括定電壓15源產(chǎn)生器，耦接每一個(gè)記憶單元陣列區(qū)，用以依據(jù)每一個(gè)記憶單元的電流量，而輸出固定電壓；及限制偏壓調(diào)變器，耦接該定電壓源產(chǎn)生器，用以比較參考電壓與該固定電壓后，而據(jù)以輸出限制電壓至該定電壓源產(chǎn)生器；其中，當(dāng)該固定電壓大于該參考電壓時(shí)，該限制電壓會(huì)下降，以使得該固定電壓下降至該參考電壓，而當(dāng)該固定電壓小于該參考電壓時(shí)，該限制電壓會(huì)20上升，以使得該固定電壓上升至該參考電壓。本發(fā)明的目的及解決其技術(shù)問(wèn)題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。前述的記憶體，其中所述的限制偏壓調(diào)變器包括第一電晶體，其柵極用以接收該參考電壓，而該第一電晶體的第一汲/源極則用以接收第一電位；第二電晶體，其第一汲/源極用以接收第二電位，而該第二電晶體的柵25極與第二汲/源極;波此耦接在一起，并且耦接至該第一電晶體的第二汲/源極；第三電晶體，其第一汲/源極用以接收該第二電位，而該第三電晶體的柵極則耦接至該第二電晶體的柵極；以及第四電晶體，其第一汲/源極用以接收該第一電位，而該第四電晶體的第二汲/源極則耦接該第三電晶體的第二汲/源極，并輸出該限制電壓。30前述的記憶體，其中所述的第一電晶體、第四電晶體為NM0S電晶體，而第二電晶體、第三電晶體為PM0S電晶體。前述的記憶體，其中所述的第一電位是為接地電位(GND),而第二電位是為系統(tǒng)電壓(VDD)。前述的記憶體，其中所述的定電壓源產(chǎn)生器包括第五電晶體,其柵極用35以接收該限制電壓，而該第五電晶體的第一汲/源極則耦接該第四電晶體的柵極，并輸出該固定電壓至每一個(gè)記憶單元的汲極端。前述的記憶體，其中所述的第五電晶體的第二汲/源極是提供每一個(gè)記憶單元的電流量至感測(cè)放大單元，而感測(cè)放大單元用以判讀每一個(gè)記憶單元的資料。前述的記憶體，其中所述的第五電晶體為NMOS電晶體。5前述的記憶體，其中所述的每一個(gè)記憶單元是為多階記憶單元(multilevelmemorycell)。前述的記憶體，其中所述的記憶體包括快閃記憶體、動(dòng)態(tài)隨機(jī)存取記憶體或靜態(tài)隨機(jī)存取記憶體。本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點(diǎn)和有益效果。由以上技術(shù)方案10可知，本發(fā)明的主要技術(shù)內(nèi)容如下基于上述及其他目的，本發(fā)明所提供的低偏移量限制偏壓電路適用于一記憶體，其中此記憶體具有多個(gè)記憶單元陣列區(qū)，且每一個(gè)記憶壓電單元陣列區(qū)具有多個(gè)記憶單元，而本發(fā)明的低偏移量限制偏壓電路包括定電壓源產(chǎn)生器與限制偏壓調(diào)變器。其中，定電壓源產(chǎn)生器耦接上述每一個(gè)記15憶體單元陣列區(qū)，用以依據(jù)其每一個(gè)記憶單元的電流量，而輸出固定電壓。限制偏壓調(diào)變器耦接定電壓源產(chǎn)生器，用以比較參考電壓與上述的固定電壓后，而據(jù)以輸出限制電壓至定電壓源產(chǎn)生器。從另一觀點(diǎn)來(lái)看，本發(fā)明提供一種記憶體，其包括多個(gè)記憶單元陣列區(qū)與低偏移量限制偏壓電路。上述的每一個(gè)記憶單元陣列區(qū)具有多個(gè)記憶20單元，而低偏移量限制偏壓電路包括定電壓源產(chǎn)生器與限制偏壓調(diào)變器。其中，定電壓源產(chǎn)生器耦接上述的每一個(gè)記憶單元陣列區(qū)，用以依據(jù)每一個(gè)記憶單元的電流量，而輸出固定電壓。限制偏壓調(diào)變器耦接定電壓源產(chǎn)生器，用以比較參考電壓與上述的固定電壓后，而據(jù)以輸出限制電壓至定電壓源產(chǎn)生器。25依照上述本發(fā)明較佳實(shí)施例所述，當(dāng)定電壓源產(chǎn)生器所輸出的固定電壓大于限制偏壓調(diào)變器所接收的參考電壓時(shí)，限制偏壓調(diào)變器所輸出的限制電壓會(huì)下降，以使得定電壓源產(chǎn)生器所輸出的固定電壓會(huì)下降至限制偏壓調(diào)變器所接收的參考電壓；而當(dāng)定電壓源產(chǎn)生器所輸出的固定電壓小于限制偏壓調(diào)變器所接收的參考電壓時(shí)，限制偏壓調(diào)變器所輸出的限制電壓30會(huì)上升，以使得定電壓源產(chǎn)生器所輸出的固定電壓會(huì)上升至限制偏壓調(diào)變器所接收的參考電壓。依照上述的本發(fā)明較佳實(shí)施例所述，其限制偏壓調(diào)變器包括第一電晶體、第二電晶體、第三電晶體，以及第四電晶體。其中，第一電晶體(NMOS電晶體)的柵極用以接收限制偏壓調(diào)變器所接收的參考電壓，而第一電晶體35的第一汲/源極則用以接收第一電位(接地電位GND)。第二電晶體(PM0S電晶體)的第一汲/源極用以接收第二電位(系統(tǒng)電壓VDD),而第二電晶體的柵極與第二汲/源極彼此耦接在一起，并且耦接至第一電晶體的第二汲/源極。第三電晶體(PMOS電晶體)的第一汲/源極用以接收第二電位，而第三電晶體的柵極則耦接至第二電晶體的柵極。第四電晶體(NM0S電晶體)的第一汲/源極用以接收第一電位，而第四電晶體的第二汲5/源極則耦接第三電晶體的第二汲/源極，并輸出上述的限制電壓。依照上述的本發(fā)明較佳實(shí)施例所述，其定電壓源產(chǎn)生器包括第五電晶體(畫0S電晶體)，其柵極用以接收上述的限制電壓，而第五電晶體的第一汲/源極則耦接第四電晶體的柵極，并輸出上述的固定電壓至每一個(gè)記憶單元的汲極端(drainside)。其中，第五電晶體的第二汲/源極是提供每一個(gè)io記憶單元的電流量至感測(cè)放大單元，而此感測(cè)放大器是用以判讀每一個(gè)記憶單元的資料。依照上述本發(fā)明較佳實(shí)施例所述，上述的每一個(gè)記憶單元為多階記憶單元(multilevelmemoryeel1)，而上述的"i己憶體是可以為快閃記憶體、動(dòng)態(tài)隨機(jī)存取記憶體或靜態(tài)隨機(jī)存取記憶體。15借由上述技術(shù)方案，本發(fā)明記憶體及其低偏移量限制偏壓電路至少具有下列優(yōu)點(diǎn)1、本發(fā)明所提供的低偏移量限制偏壓電路，可以適用于現(xiàn)今所存在的記憶體，因?yàn)榇说推屏肯拗破珘弘娐肥墙逵杉尤攵娫串a(chǎn)生器與限制偏壓調(diào)變器以構(gòu)成一回授機(jī)制，來(lái)補(bǔ)償記憶單元陣列區(qū)的每一記憶單元的汲20極端電壓(Vd),而使得記憶單元陣列區(qū)的每一記憶單元的汲極端電壓(Vd)的變動(dòng)量降低，故而可以增加記憶單元的讀取邊緣(readmargin)，能夠達(dá)到更為準(zhǔn)確的讀取記憶單元的資料。2、除此之外，正因本發(fā)明所提供的低偏移量限制偏壓電路，其所加入的定電源產(chǎn)生器與限制偏壓調(diào)變器是以少數(shù)電晶體所組成，以取代習(xí)知所25運(yùn)用的放大器，故不但可降低所使用的電晶體數(shù)目，以降低消耗功率，且在晶片設(shè)計(jì)上，其所占據(jù)的面積亦比較小，所以可以節(jié)省制作成本。綜上所述，本發(fā)明是有關(guān)一種記憶體及其低偏移量限制偏壓電路。其中，低偏移量限制偏壓電路是適用于現(xiàn)今所存在的記憶體，其藉由限制偏壓調(diào)變器與定電壓源產(chǎn)生器所構(gòu)成的回授機(jī)制，可以使得提供至記憶單元陣30列區(qū)內(nèi)的記憶單元的汲極端電壓(Vd)的變動(dòng)量降低，故而無(wú)論記憶體在讀取、寫入或清除時(shí)，其準(zhǔn)確度皆可提升。本發(fā)明具有上述諸多優(yōu)點(diǎn)及實(shí)用價(jià)值，其不論在產(chǎn)品結(jié)構(gòu)或功能上皆有較大的改進(jìn)，在技術(shù)上有顯著的進(jìn)步，且具有增進(jìn)的突出功效，從而更加適于實(shí)用，并具有產(chǎn)業(yè)的廣泛利用價(jià)值，誠(chéng)為一新穎、進(jìn)步、實(shí)用的新設(shè)計(jì)。35上述說(shuō)明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，而可依照說(shuō)明書的內(nèi)容予以實(shí)施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能夠更明顯易懂，以下特舉t支佳實(shí)施例，并配合附圖，詳細(xì)i兌明如下。101520附困說(shuō)明圖1繪示為現(xiàn)有習(xí)知施加于記憶單元的汲極端電壓(Vd)的限制偏壓電路圖。圖2繪示為現(xiàn)有習(xí)知降低記憶單元的汲極端電壓(Vd)變動(dòng)量的限制偏壓電路圖。圖3是依照本發(fā)明較佳實(shí)施例所繪示的低偏移量限制偏壓電路的方塊圖。圖4繪示為本實(shí)施例的低偏移量限制偏壓電路的電路圖。圖5是運(yùn)用本發(fā)明較佳實(shí)施例的低偏移量限制偏壓電路后，所繪示的記憶體的示意圖。101:103:303、400403501記憶單元陣列區(qū)控制機(jī)制單元305:電阻低偏移量限制偏壓電路定電壓源產(chǎn)生器感應(yīng)放大單元Mclamp:Mselect限制電晶體電晶體101a:記憶單元301:運(yùn)算放大器307:記憶單元陣列區(qū)401:記憶單元陣列區(qū)405:限制偏壓調(diào)變器701a701c:記憶單元陣列區(qū)Mpassgate:電晶體Ml、M2、M3、M4、M5:電晶體具體實(shí)施方式為更進(jìn)一步闡述本發(fā)明為達(dá)成預(yù)定發(fā)明目的所采取的技術(shù)手段及功25效，以下結(jié)合附圖及較佳實(shí)施例，對(duì)依據(jù)本發(fā)明提出的記憶體及其低偏移量限制偏壓電路其具體實(shí)施方式、結(jié)構(gòu)、特征及其功效，詳細(xì)說(shuō)明如后。本發(fā)明所提供的低偏移量限制偏壓電路適用于記憶體(memory)，其例^口為'決閃i己憶體(flashmemory)、動(dòng)態(tài)卩遺才幾存取"i己憶體(dynamicrandomaccessmemory,DRAM)或靜態(tài)隨機(jī)存取記憶體(staticrandomaccess30memory,SRAM)…等。其中，上述的記憶體具有多個(gè)記憶單元陣列區(qū)(memorycellarrayarea),且每一個(gè)記憶單元陣列區(qū)具有多個(gè)記憶單元(memorycell),其是為多階記憶單元(multilevelmemorycell)。而為了方便說(shuō)明本發(fā)明的低偏移量限制偏壓電路，以下將以記憶體為單一個(gè)記憶單元陣列區(qū)為例來(lái)述說(shuō)其原理，但本發(fā)明并不限定其范圍，且是以該發(fā)明所屬領(lǐng)域具35有通常知識(shí)的技術(shù)人員，當(dāng)可輕易推知其運(yùn)用多個(gè)記憶單元陣列區(qū)的原理。請(qǐng)參閱圖2所示，是依照本發(fā)明較佳實(shí)施例所繪示的低偏移量限制偏壓電路的方塊圖。如圖所示，低偏移量限制偏壓電路400的方塊圖包括記憶單元陣列區(qū)401、定電壓源產(chǎn)生器403，以及限制偏壓調(diào)變器405。其中，記憶單元陣列區(qū)401與先前現(xiàn)有技術(shù)圖1所揭露的記憶單元陣列區(qū)101相類似，故在此并不再加以贅述。定電壓源產(chǎn)生器403是耦接記憶單元陣列區(qū)4015內(nèi)的每一個(gè)記憶單元(圖中未繪示)，用以依據(jù)每一個(gè)記憶單元的電流量(Icell),而輸出固定電壓Vdr。限制偏壓調(diào)變器405耦接定電壓源產(chǎn)生器403，用以接收一個(gè)參考電壓Vref后，而與定電壓源產(chǎn)生器403所輸出的固定電壓Vdr做比較，并據(jù)以輸出一個(gè)限制電壓Vclamp至定電壓源產(chǎn)生器403。io請(qǐng)參閱圖4所示，是繪示為本實(shí)施例的低偏移量限制偏壓電路400的電路圖。請(qǐng)同時(shí)參閱圖2及圖4所示，該限制偏壓調(diào)變器405,包括第一電晶體M1、第二電晶體M2、第三電晶體M3，以及第四電晶體M4。在本實(shí)施例中，該電晶體M1、M4是可以為服OS電晶體，而電晶體M2、M3是可以為PMOS。其中，該電晶體M1、M4的源極用以接收第一電位，例如為接地電位isGND，但本發(fā)明并不限定于此，其只要是一個(gè)固定電位即可。電晶體M1的柵極用以接收參考電壓Vref，而電晶體M1的汲極則耦接電晶體M2的汲、柵極與電晶體M3的柵極。電晶體M2、M3的源極用以接收第二電位，例如為系統(tǒng)電壓VDD，而電晶體M3的汲極耦接電晶體M4的汲極，并輸出限制電壓Vclamp。20該定電壓源產(chǎn)生器403，包括第五電晶體M5，其4冊(cè)極耦接電晶體M3的汲極，而電晶體M5的源極則用以輸出固定電壓Vdr至電晶體M4的柵極。其中，電晶體M5的源極所輸出的固定電壓Vdr是依據(jù)記憶單元陣列區(qū)401內(nèi)的記憶單元電流量(Icell)而產(chǎn)生，亦即由先前技術(shù)所述可知，由于記憶體先天架構(gòu)的關(guān)系，會(huì)有電阻負(fù)載(resistiveloading)效應(yīng)產(chǎn)生，故而當(dāng)記25憶單元陣列區(qū)401內(nèi)的記憶單元電流量(Icell)變大時(shí)，電晶體M5的源極所輸出的固定電壓Vdr會(huì)變小。反之，當(dāng)記憶單元陣列區(qū)401內(nèi)的記憶單元電流量(Icell)變小時(shí)，電晶體M5的源極所輸出的固定電壓Vdr會(huì)變大。而值得一提的是，電晶體M5的汲極是耦接一個(gè)感應(yīng)放大單元501,其用以判讀記憶單元陣列區(qū)401內(nèi)每一個(gè)記憶單元的資料。30^貪繼續(xù)參閱圖4所示，電晶體M2、M3為一個(gè)電流鏡(currentmirror)的構(gòu)造，其依據(jù)電流鏡的原理可知，流經(jīng)電晶體M1、M4的電流I1、14是為相同。故依據(jù)上述可知，當(dāng)定電壓源產(chǎn)生器403依據(jù)記憶單元陣列區(qū)401內(nèi)的記憶單元電流量(Icell)所輸出的固定電壓Vdr變大，且大于限制偏壓調(diào)變器405所接收的參考電壓Vref時(shí)，由定電壓源產(chǎn)生器403與限制偏壓35調(diào)變器405所構(gòu)成的回授(feedback)機(jī)制，會(huì)使得限制偏壓調(diào)變器405所輸出的限制電壓Vclamp下降，以至于定電壓源產(chǎn)生器403所輸出的固定電壓Vdr會(huì)下降至限制偏壓調(diào)變器405所接收的參考電壓Vref,亦即固定電壓Vdr等于參考電壓Vref。反之，當(dāng)定電壓源產(chǎn)生器403所輸出的固定電壓Vdr變小，且小于限制偏壓調(diào)變器405所接收的參考電壓Vref時(shí)，由定電壓源產(chǎn)生器403與限制5偏壓調(diào)變器405所構(gòu)成的回授(feedback)機(jī)制，同樣地會(huì)使得限制偏壓調(diào)變器405所輸出的限制電壓Vclamp上升，以至于定電壓源產(chǎn)生器403所輸出的固定電壓Vdr會(huì)上升至限制偏壓調(diào)變器405所接收的參考電壓Vref,亦即固定電壓Vdr等于參考電壓Vref。請(qǐng)參閱下面的表二所示，是繪示為使用本實(shí)施例的低偏移量限制偏壓10電路400后，其記憶單元401在產(chǎn)生不同的記憶單元電流(Icell)時(shí)，記憶單元陣列區(qū)401內(nèi)的記憶單元的汲極端電壓(Vd)的差異表。<table>tableseeoriginaldocumentpage13</column></row><table>表二15請(qǐng)共同參閱圖3及上面的表二所示，表二所列的差異表，其是為記憶單元陣列區(qū)401內(nèi)的記憶單元在產(chǎn)生不同的記憶單元電流(Icell)時(shí)，例如為5uA或25uA，且考慮先前現(xiàn)有技術(shù)所提及的電阻負(fù)載效應(yīng)的影響，在記憶單元陣列區(qū)401內(nèi)的記憶單元的汲極端電壓(Vd)變動(dòng)量。由表二的表述可知，在記憶單元陣列區(qū)401內(nèi)的記憶單元所產(chǎn)生的記20憶單元電流(Icell)為5uA與25uA時(shí)，定電壓源產(chǎn)生器403的電晶體M5的柵極所接收的限制電壓Vclamp是分別為2.35V與2.46V,而在定電壓源產(chǎn)生器403的電晶體M5的源極則對(duì)應(yīng)的提供固定電壓Vdr分別為1.658V與1.639V,故變動(dòng)量為0.019V(19mV)。接著，將電阻負(fù)載效應(yīng)的影響加入之后，記憶單元陣列區(qū)401內(nèi)的記憶單元的汲極端電壓(Vd)是分別為1.25與1.493V,故變動(dòng)量為0.136V(136mV)。故與先前現(xiàn)有技術(shù)表一中的列表相比較，運(yùn)用本實(shí)施例的低偏移量限制偏壓電路400在記憶體后，其施加于記憶單元陣列區(qū)401內(nèi)的記憶單元的汲極電壓(Vd)變動(dòng)量降為一半，亦即先前現(xiàn)有技術(shù)為234mV,而本實(shí)施例為136mV。故而依據(jù)本發(fā)明的精神，低偏移量限制偏壓電路400是會(huì)依據(jù)記憶單30元陣列區(qū)401內(nèi)的記憶單元電流量(Icell)變化，而使得提供至記憶單元陣列區(qū)401內(nèi)的記憶單元的汲極端電壓(Vd)的電動(dòng)量(variation)降低，故而使得記憶單元的讀取邊緣(readmargin)增加，所以可以更為確保在讀取記憶單元的資料時(shí)，能夠更為準(zhǔn)確的讀取記憶單元的資料。而更值得一提的是，運(yùn)用本發(fā)明的低偏移量限制偏壓電路400，其不限定于讀取記憶單元的資料，亦即在寫入(write)或清除(erase)記憶單元的資料時(shí),亦可更為的準(zhǔn)確。5請(qǐng)參閱圖5所示，是運(yùn)用本發(fā)明較佳實(shí)施例的低偏移量限制偏壓電路400后，所繪示的記憶體700的示意圖。請(qǐng)共同參閱圖4及圖5所示，由圖5所揭露的記憶體700可以看出，其是由電晶體M1、M2與記憶單元陣列區(qū)701a701c所構(gòu)成，但本發(fā)明并不限定其記憶單元陣列區(qū)的數(shù)目。其中，每一個(gè)記憶單元陣列區(qū)701a-701c內(nèi)是由電晶體M3、M4、M5、感應(yīng)放大單元io501與記憶單元陣列區(qū)401所構(gòu)成。而上述電晶體M1、M2與多個(gè)記憶單元陣列區(qū)701a701c的耦接關(guān)系與其電路原理，皆與上述實(shí)施例的低偏移量限制偏壓電路400相同，故在此并不再加以贅述。而值得一提的是，依據(jù)圖5所揭露的記憶體700可知，只需運(yùn)用一顆電晶體M1與一顆電晶體M2，即可以與上述記憶單元陣列區(qū)701a701c搭is配，如此不但可以使得記憶體700的功率消耗降低，并且在設(shè)計(jì)晶片時(shí)，其所占據(jù)的面積也較小，故可以降低制作成本(costdown)。綜上所述，本發(fā)明是提供一種記憶體及其低偏移量限制偏壓電路。依據(jù)本發(fā)明的精神，會(huì)有下列幾點(diǎn)優(yōu)點(diǎn)來(lái)敘述1、由定電壓源產(chǎn)生器與限制偏壓調(diào)變器所構(gòu)成的回授(feedback)機(jī)2o制，以使降低施加于記憶單元陣列區(qū)內(nèi)的記憶單元的汲極端電壓(Vd)變動(dòng)量。2、藉由降低施加于記憶單元陣列區(qū)內(nèi)的記憶單元的汲極端電壓(Vd)變動(dòng)量，可以提升在讀取、寫入或清除記憶體資料的準(zhǔn)確度。3、因?yàn)榈推屏肯拗破珘弘娐匪\(yùn)用的電晶體數(shù)目少，故記憶體所消25耗的功率會(huì)降低，且在晶片設(shè)計(jì)時(shí)，記憶體所占據(jù)的面積亦也縮減，故而可以降^f氐制作成本(costdown)。以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對(duì)本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實(shí)施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利30用上述揭示的結(jié)構(gòu)及技術(shù)內(nèi)容作出些許的更動(dòng)或修飾為等同變化的等效實(shí)施例，但是凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。權(quán)利要求1、一種低偏移量限制偏壓電路，適用于記憶體，其特征在于其中記憶體具有多個(gè)記憶單元陣列區(qū)，且每一個(gè)記憶單元陣列區(qū)具有多個(gè)記憶單元，而該低偏移量限制偏壓電路包括定電壓源產(chǎn)生器，耦接每一個(gè)記憶體單元陣列區(qū)，用以依據(jù)其每一個(gè)記憶單元的電流量，而輸出固定電壓；以及限制偏壓調(diào)變器，耦接該定電壓源產(chǎn)生器，用以比較參考電壓與該固定電壓后，而據(jù)以輸出限制電壓至該定電壓源產(chǎn)生器，其中，當(dāng)該固定電壓大于該參考電壓時(shí)，該限制電壓會(huì)下降，以使得該固定電壓下降至該參考電壓，而當(dāng)該固定電壓小于該參考電壓時(shí)，該限制電壓會(huì)上升，以使得該固定電壓上升至該參考電壓。2、根據(jù)權(quán)利要求1所述的低偏移量限制偏壓電路，其特征在于上述的限制偏壓調(diào)變器包括15第一電晶體，其柵極用以接收該參考電壓，而該第一電晶體的第一汲/源極則用以接收第一電位；第二電晶體，其第一汲/源極用以接收第二電位，而該第二電晶體的柵極與第二汲/源極彼此耦接在一起，并且耦接至該第一電晶體的第二汲/源極；20第三電晶體，其第一汲/源極用以接收該第二電位，而該第三電晶體的柵極則耦接至該第二電晶體的柵極；以及第四電晶體，其第一汲/源極用以接收該第一電位，而該第四電晶體的第二汲/源極則耦接該第三電晶體的第二汲/源極，并輸出該限制電壓。3、根據(jù)權(quán)利要求2所述的低偏移量限制偏壓電路，其特征在于上述的25第一電晶體、第四電晶體為NM0S電晶體，而該第二電晶體、第三電晶體為PMOS電晶體。4、根據(jù)權(quán)利要求2所述的低偏移量限制偏壓電路，其特征在于上述的第一電位是接地電位(GND)，而該第二電位是系統(tǒng)電壓(VDD)。5、根據(jù)權(quán)利要求1所述的低偏移量限制偏壓電路,其特征在于上述的30定電壓源產(chǎn)生器包括第五電晶體，其柵極用以接收該限制電壓，而該第五電晶體的第一汲/源極則耦接該第四電晶體的柵極，并輸出該固定電壓至每一個(gè)記憶單元的汲極端。6、根據(jù)權(quán)利要求5所述的低偏移量限制偏壓電路，其特征在于上述的第五電晶體的第二汲/源極是提供每一個(gè)記憶單元的電流量至感測(cè)放大單35元,而該感測(cè)放大單元是用以判讀每一個(gè)記憶單元的資料。7、根據(jù)權(quán)利要求5所述的低偏移量限制偏壓電路，其特征在于上述的第五電晶體為NM0S電晶體。8、根據(jù)權(quán)利要求1所述的低偏移量限制偏壓電路,其特征在于上述的每一個(gè)i己'l"乙單元為多階i己j乙單元(multilevelmemorycell)。9、根據(jù)權(quán)利要求1所述的低偏移量限制偏壓電路，其特征在于上述的5記憶體包括快閃記憶體、動(dòng)態(tài)隨機(jī)存取記憶體或靜態(tài)隨機(jī)存取記憶體。10、一種記憶體，其特征在于包括多個(gè)記憶單元陣列區(qū)，其中每一個(gè)記憶單元陣列區(qū)具有多個(gè)記憶單元；以及低偏移量限制偏壓電路，其包括io定電壓源產(chǎn)生器，耦接每一個(gè)記憶單元陣列區(qū)，用以依據(jù)每一個(gè)記憶單元的電流量，而輸出固定電壓；以及限制偏壓調(diào)變器，耦接該定電壓源產(chǎn)生器，用以比較參考電壓與該固定電壓后，而據(jù)以輸出限制電壓至該定電壓源產(chǎn)生器，其中，當(dāng)該固定電壓大于該參考電壓時(shí)，該限制電壓會(huì)下降，以使得該15固定電壓下降至該參考電壓，而當(dāng)該固定電壓小于該參考電壓時(shí)，該限制電壓會(huì)上升，以使得該固定電壓上升至該參考電壓。11、根據(jù)權(quán)利要求IO所述的記憶體，其特征在于上述的限制偏壓調(diào)變器包括第一電晶體，其柵極用以接收該參考電壓，而該第一電晶體的第一汲/20源極則用以接收第一電位；第二電晶體，其第一汲/源極用以接收一第二電位，而該第二電晶體的柵極與第二汲/源極>波此耦接在一起，并且耦接至該第一電晶體的第二汲/源極；第三電晶體，其第一汲/源極用以接收該第二電位，而該第三電晶體的25柵極則耦接至該第二電晶體的柵極；以及第四電晶體，其第一汲/源極用以接收該第一電位，而該第四電晶體的第二汲/源極則耦接該第三電晶體的第二汲/源極，并輸出該限制電壓。12、根據(jù)權(quán)利要求ll所述的記憶體，其特征在于上述的第一電晶體、第四電晶體為NM0S電晶體，而該第二電晶體、第三電晶體為PM0S電晶體。13、根據(jù)權(quán)利要求11所述的記憶體，其特征在于上述的第一電位為接地電位(GND)，而該第二電位為系統(tǒng)電壓(VDD)。14、根據(jù)權(quán)利要求10所述的記憶體，其特征在于上述的定電壓源產(chǎn)生器包括第五電晶體，其柵極用以接收該限制電壓，而該第五電晶體的第一汲/源極則耦接該第四電晶體的柵極，并輸出該固定電壓至每一個(gè)記憶單元35的;及極端。15、根據(jù)權(quán)利要求14所述的記憶體，其特征在于上迷的第五電晶體的第二汲/源極是提供每一個(gè)記憶單元的電流量至感測(cè);改大單元，而該感測(cè)放大單元是用以判讀每一個(gè)記憶單元的資料。16、根據(jù)權(quán)利要求14所述的記憶體，其特征在于上述的第五電晶體為NM0S電晶體。17、根據(jù)權(quán)利要求10所述的記憶體，其特征在于上述的每一個(gè)記憶單元為多階記憶單元(multilevelmemorycell)。18、根據(jù)權(quán)利要求10所述的記憶體，其特征在于上述的記憶體包括快閃記憶體、動(dòng)態(tài)隨機(jī)存取記憶體或靜態(tài)隨機(jī)存取記憶體。全文摘要本發(fā)明是有關(guān)于一種記憶體及其低偏移量限制偏壓電路。本發(fā)明的記憶體，包括多個(gè)記憶單元陣列區(qū)及低偏移量限制偏壓電路，其中每一個(gè)記憶單元陣列區(qū)具有多個(gè)記憶單元，且低偏移量限制偏壓電路，包括定電壓源產(chǎn)生器及限制偏壓調(diào)變器。本發(fā)明的低偏移量限制偏壓電路藉由限制偏壓調(diào)變器與定電壓源產(chǎn)生器所構(gòu)成的回授機(jī)制，以使得提供至記憶單元陣列區(qū)內(nèi)記憶單元的汲極端電壓(Vd)變動(dòng)量降低，故而無(wú)論記憶體在讀取、寫入或清除時(shí)，其準(zhǔn)確度皆可提升。文檔編號(hào)G11C11/4074GK101162607SQ20061014991公開日2008年4月16日申請(qǐng)日期2006年10月12日優(yōu)先權(quán)日2006年10月12日發(fā)明者許哲豪,陳重光申請(qǐng)人:旺宏電子股份有限公司