專利名稱：存儲(chǔ)單元測(cè)試方法及測(cè)試系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種測(cè)試方法及其系統(tǒng)，尤其是一種存儲(chǔ)單元測(cè)試方法及其系統(tǒng)。
背景技術(shù)：
存儲(chǔ)單元作為專用集成電路(Application Specific Integrated Circuit，ASIC)/現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)設(shè)計(jì)的數(shù)據(jù)存儲(chǔ)介質(zhì)，用來存放或者暫時(shí)存放參與運(yùn)算的數(shù)據(jù)和運(yùn)算結(jié)果，在電子通訊產(chǎn)品中獲得了廣泛的應(yīng)用。隨著ASIC設(shè)計(jì)技術(shù)的發(fā)展，已有越來越多的存儲(chǔ)單元內(nèi)嵌或外掛到ASIC、FPGA芯片中使用。但是在ASIC與FPGA邏輯代碼設(shè)計(jì)中，存儲(chǔ)單元經(jīng)常出現(xiàn)一些故障，例如存儲(chǔ)單元讀寫功能不正確或者一個(gè)存儲(chǔ)單元的數(shù)據(jù)受到其它單元的數(shù)據(jù)或讀寫操作的影響而發(fā)生變化，即粘連現(xiàn)象。粘連現(xiàn)象分為地址粘連和Bit(比特)粘連。假設(shè)有N個(gè)存儲(chǔ)單元，每個(gè)存儲(chǔ)單元的數(shù)據(jù)有效位為n個(gè)，如果對(duì)N個(gè)存儲(chǔ)單元中的任何一個(gè)進(jìn)行操作，會(huì)影響到其它任何一個(gè)存儲(chǔ)單元的內(nèi)容，這種現(xiàn)象叫地址粘連；如果對(duì)于同一個(gè)存儲(chǔ)單元，對(duì)n個(gè)數(shù)據(jù)有效位的任何一個(gè)比特有效位進(jìn)行操作會(huì)影響到其它任何一個(gè)有效位，這種現(xiàn)象叫Bit粘連。存儲(chǔ)單元的讀寫功能、是否存在粘連現(xiàn)象影響到整個(gè)邏輯設(shè)計(jì)的功能的正確性，因此對(duì)存儲(chǔ)單元的讀寫功能和粘連測(cè)試是項(xiàng)目驗(yàn)證的重點(diǎn)。
傳統(tǒng)的測(cè)試方法是對(duì)一個(gè)存儲(chǔ)單元寫操作以后，讀取該存儲(chǔ)單元的數(shù)據(jù)判斷是否與寫入的數(shù)據(jù)一致，從而測(cè)試該存儲(chǔ)單元讀寫功能是否正確，然后再讀取所有其它存儲(chǔ)單元的數(shù)據(jù)判斷是否存在粘連現(xiàn)象。該測(cè)試方法每次操作一個(gè)存儲(chǔ)單元，需要讀取其它所有存儲(chǔ)單元的數(shù)據(jù)進(jìn)行判斷，如此一來，假如有N個(gè)存儲(chǔ)單元，對(duì)所有存儲(chǔ)單元測(cè)試一遍則需要N×(N+1)次存儲(chǔ)單元讀取操作，然而目前ASIC設(shè)計(jì)中一般有幾十萬個(gè)存儲(chǔ)單元，按照這種傳統(tǒng)的測(cè)試方法，測(cè)試效率較低。另外，傳統(tǒng)的測(cè)試方法對(duì)所有存儲(chǔ)單元沒有統(tǒng)一進(jìn)行清“0”，如果對(duì)某個(gè)存儲(chǔ)單元寫入數(shù)據(jù)，與其它存儲(chǔ)單元的缺省值相同，則無法區(qū)分是否存在地址粘連現(xiàn)象。

發(fā)明內(nèi)容
本發(fā)明要解決的問題在于提供一種測(cè)試效率較高的存儲(chǔ)單元測(cè)試方法及其系統(tǒng)。
為解決上述技術(shù)問題，本發(fā)明的目的是通過以下技術(shù)方案實(shí)現(xiàn)的本發(fā)明提供了一種存儲(chǔ)單元測(cè)試方法，所述方法包括選擇存儲(chǔ)單元測(cè)試類型；根據(jù)所選擇的測(cè)試類型產(chǎn)生相應(yīng)的測(cè)試激勵(lì)信號(hào)并發(fā)送至待測(cè)模塊；根據(jù)所述測(cè)試激勵(lì)信號(hào)，對(duì)待測(cè)模塊的存儲(chǔ)單元索引表進(jìn)行讀寫操作；對(duì)進(jìn)行所述讀寫操作后的存儲(chǔ)單元索引表的數(shù)據(jù)進(jìn)行分析，生成相應(yīng)的測(cè)試結(jié)果。
本發(fā)明還提供了一種存儲(chǔ)單元測(cè)試系統(tǒng)，用于測(cè)試待測(cè)模塊的性能，所述待測(cè)模塊包括至少一個(gè)存儲(chǔ)單元以及與存儲(chǔ)單元地址相對(duì)應(yīng)的存儲(chǔ)單元索引表，所述存儲(chǔ)單元測(cè)試系統(tǒng)包括仿真機(jī)制選擇單元、測(cè)試激勵(lì)產(chǎn)生單元以及測(cè)試結(jié)果分析單元，所述仿真機(jī)制選擇單元用于選擇測(cè)試類型；所述測(cè)試激勵(lì)產(chǎn)生單元根據(jù)選擇的測(cè)試類型產(chǎn)生相應(yīng)的測(cè)試激勵(lì)信號(hào)發(fā)送給待測(cè)模塊和測(cè)試結(jié)果分析模塊；所述測(cè)試結(jié)果分析模塊從所述待測(cè)模塊的存儲(chǔ)單元索引表讀取數(shù)據(jù)生成測(cè)試結(jié)果。
本發(fā)明提供的存儲(chǔ)單元測(cè)試方法及其系統(tǒng)，對(duì)于存儲(chǔ)單元的地址粘連、Bit粘連以及讀寫功能等問題都采用統(tǒng)一的測(cè)試方法以及測(cè)試系統(tǒng)進(jìn)行測(cè)試，測(cè)試系統(tǒng)結(jié)構(gòu)簡(jiǎn)單，便于在各個(gè)項(xiàng)目開發(fā)中進(jìn)行移植和共享，因此不僅能對(duì)存儲(chǔ)單元進(jìn)行全面的測(cè)試，而且減低了ASIC設(shè)計(jì)開發(fā)成本；即使存儲(chǔ)單元進(jìn)行頻繁增減，也只需維護(hù)一張存儲(chǔ)單元索引表即可，因此較大地提高了測(cè)試效率。


圖1為本發(fā)明存儲(chǔ)單元測(cè)試系統(tǒng)的結(jié)構(gòu)示意圖；圖2為本發(fā)明存儲(chǔ)單元測(cè)試方法的流程圖；圖3為本發(fā)明存儲(chǔ)單元測(cè)試方法用于地址粘連測(cè)試的流程圖；圖4為本發(fā)明存儲(chǔ)單元測(cè)試方法用于Bit粘連測(cè)試的流程圖；圖5為本發(fā)明存儲(chǔ)單元測(cè)試方法用于讀寫功能測(cè)試的流程圖。
具體實(shí)施例方式
本發(fā)明提供了一種存儲(chǔ)單元測(cè)試方法及其系統(tǒng)。為使本發(fā)明更加清楚明了，以下結(jié)合附圖對(duì)本發(fā)明進(jìn)行詳細(xì)描述。
請(qǐng)參照?qǐng)D1，為本發(fā)明存儲(chǔ)單元測(cè)試系統(tǒng)的結(jié)構(gòu)示意圖。所述存儲(chǔ)單元測(cè)試系統(tǒng)包括仿真平臺(tái)10和待測(cè)試模塊20，所述仿真平臺(tái)10包括顯示單元11、仿真機(jī)制選擇單元12、測(cè)試激勵(lì)產(chǎn)生單元13以及測(cè)試結(jié)果分析單元14。
所述顯示單元11用于將從仿真平臺(tái)10外部輸入的信息輸出給仿真機(jī)制選擇單元12，并顯示測(cè)試結(jié)果分析單元14輸入的信息。所述顯示單元11一般為人機(jī)界面，從仿真平臺(tái)10外部輸入的信息通常是測(cè)試人員根據(jù)不同的存儲(chǔ)文件輸入的信息，或是用于控制仿真機(jī)制選擇單元12的信息。
所述仿真機(jī)制選擇單元12用于接收結(jié)果顯示單元11輸入的信息，根據(jù)接收的信息選擇仿真機(jī)制，并將選擇的仿真機(jī)制分別輸出給測(cè)試激勵(lì)產(chǎn)生單元13和測(cè)試結(jié)果分析單元14。所述仿真機(jī)制是用來表征對(duì)存儲(chǔ)單元進(jìn)行測(cè)試的類型，比如是存儲(chǔ)單元的讀寫功能測(cè)試、地址粘連測(cè)試還是Bit粘連測(cè)試。存儲(chǔ)單元的讀寫功能測(cè)試是測(cè)試當(dāng)存儲(chǔ)單元的讀寫使能信號(hào)有效時(shí)對(duì)應(yīng)地址的數(shù)據(jù)是否能夠正常寫入和讀出，存儲(chǔ)單元的讀寫使能信號(hào)無效時(shí)存儲(chǔ)單元的數(shù)據(jù)線是否保持不變或高阻；地址粘連測(cè)試是測(cè)試存儲(chǔ)單元之間是否出現(xiàn)相互影響制約；Bit粘連測(cè)試是測(cè)試同一存儲(chǔ)單元數(shù)據(jù)位之間是否相互影響。
所述測(cè)試激勵(lì)產(chǎn)生單元13用于接收仿真機(jī)制選擇單元12輸入的仿真機(jī)制，根據(jù)接收的仿真機(jī)制產(chǎn)生各種測(cè)試激勵(lì)信號(hào)，并將產(chǎn)生的測(cè)試激勵(lì)信號(hào)分別輸出給待測(cè)試模塊20和測(cè)試結(jié)果分析單元14。所述測(cè)試激勵(lì)信號(hào)至少包括寫數(shù)據(jù)信號(hào)、寫使能信號(hào)、寫地址信號(hào)、讀使能信號(hào)、讀地址信號(hào)和時(shí)鐘信號(hào)，這些信號(hào)由仿真機(jī)制選擇單元12所選擇的仿真機(jī)制決定。測(cè)試激勵(lì)產(chǎn)生單元13根據(jù)所述測(cè)試激勵(lì)信號(hào)中的寫使能信號(hào)、寫地址信號(hào)和時(shí)鐘信號(hào)，將寫數(shù)據(jù)信號(hào)寫入對(duì)應(yīng)的存儲(chǔ)單元；再將讀使能信號(hào)、讀地址信號(hào)和時(shí)鐘信號(hào)輸出給測(cè)試結(jié)果分析單元14，由測(cè)試結(jié)果分析單元14從待測(cè)試模塊20讀出結(jié)果。
所述測(cè)試結(jié)果分析單元14對(duì)從待測(cè)模塊20讀出的結(jié)果進(jìn)行分析，并將分析后的測(cè)試結(jié)果輸入顯示單元11顯示給用戶。
所述待測(cè)試模塊20包括一個(gè)存儲(chǔ)單元索引表21和若干存儲(chǔ)單元22，所述索引表21與存儲(chǔ)單元地址相對(duì)應(yīng)，可以從高到底也可以從低到高進(jìn)行排列，其內(nèi)容包括存儲(chǔ)單元的地址值、有效位和缺省值。每次對(duì)存儲(chǔ)單元進(jìn)行讀寫操作檢查時(shí)，只需要從存儲(chǔ)單元索引表讀取即可，下面用一個(gè)結(jié)構(gòu)體說明索引表中存儲(chǔ)單元包含的內(nèi)容struct memory{addr--存儲(chǔ)單元的地址data--存儲(chǔ)單元對(duì)應(yīng)的數(shù)據(jù)reset value--存儲(chǔ)單元數(shù)據(jù)的復(fù)位值或者缺省值rfu mask--存儲(chǔ)單元數(shù)據(jù)的保留位，“1”表示其對(duì)應(yīng)的數(shù)據(jù)bit位是保留位valid bit--存儲(chǔ)單元數(shù)據(jù)的有效位}請(qǐng)參閱圖2，為本發(fā)明存儲(chǔ)單元測(cè)試方法的流程圖，本發(fā)明存儲(chǔ)單元測(cè)試方法包括以下步驟步驟101選擇對(duì)存儲(chǔ)單元進(jìn)行測(cè)試的類型。
步驟102根據(jù)所選擇的測(cè)試類型產(chǎn)生與測(cè)試類型對(duì)應(yīng)的測(cè)試激勵(lì)信號(hào)，并將所述測(cè)試激勵(lì)信號(hào)發(fā)送至待測(cè)模塊。
步驟103根據(jù)所述測(cè)試激勵(lì)信號(hào)，對(duì)待測(cè)模塊的存儲(chǔ)單元索引表進(jìn)行對(duì)應(yīng)的讀寫操作。
步驟104對(duì)進(jìn)行所述讀寫操作后的存儲(chǔ)單元索引表的數(shù)據(jù)進(jìn)行分析，生成相應(yīng)的測(cè)試結(jié)果。
請(qǐng)參閱圖3，為本發(fā)明用于存儲(chǔ)單元地址粘連測(cè)試流程圖，具體測(cè)試過程包括以下步驟步驟201選擇仿真機(jī)制為地址粘連測(cè)試機(jī)制，產(chǎn)生與地址粘連測(cè)試對(duì)應(yīng)的測(cè)試激勵(lì)信號(hào)，并將測(cè)試激勵(lì)信號(hào)發(fā)送至待測(cè)試模塊。
所述測(cè)試激勵(lì)信號(hào)包括寫數(shù)據(jù)信號(hào)、寫使能信號(hào)、寫地址信號(hào)、讀使能信號(hào)、讀地址信號(hào)和時(shí)鐘信號(hào)。
步驟202對(duì)待測(cè)試模塊進(jìn)行上電復(fù)位(主要是對(duì)芯片進(jìn)行初始化)。
步驟203在復(fù)位過程中讀取存儲(chǔ)單元是否為缺省值，如果是，進(jìn)行步驟205；如果否，進(jìn)行步驟204。
步驟204顯示該存儲(chǔ)單元缺省值不正確。
步驟205將待測(cè)試模塊的所有存儲(chǔ)單元進(jìn)行清“0”操作，即對(duì)所有存儲(chǔ)單元進(jìn)行寫“0”，這樣便于對(duì)所有存儲(chǔ)單元按照統(tǒng)一規(guī)則進(jìn)行測(cè)試。
步驟206從待測(cè)試模塊的存儲(chǔ)單元索引表依次彈出一個(gè)地址，讀取該地址的值，檢查是否為“0”，如果是，進(jìn)行步驟208；如果否，進(jìn)行步驟207。
步驟207顯示該存儲(chǔ)單元清“0”功能不正確。
步驟208根據(jù)步驟201中產(chǎn)生的測(cè)試激勵(lì)信號(hào)中的寫使能信號(hào)、寫地址信號(hào)，將寫數(shù)據(jù)信號(hào)寫入存儲(chǔ)單元，即向步驟206中存儲(chǔ)單元索引表彈出的地址對(duì)應(yīng)的存儲(chǔ)單元所有有效位寫入“1”，然后根據(jù)所述測(cè)試激勵(lì)信號(hào)中的讀使能信號(hào)、讀地址信號(hào)以及時(shí)鐘信號(hào)對(duì)該地址對(duì)應(yīng)的存儲(chǔ)單元進(jìn)行回讀，根據(jù)該地址的存儲(chǔ)單元的有效位個(gè)數(shù)檢查回讀數(shù)據(jù)是否也包含與有效位個(gè)數(shù)相同數(shù)目的“1”，如果是，進(jìn)行步驟210；如果否，進(jìn)行步驟209。
步驟209顯示該存儲(chǔ)單元寫功能不正確。
步驟210將該地址加1，進(jìn)行相應(yīng)地址的存儲(chǔ)單元讀操作，檢查回讀值是否為“0”，如果是，進(jìn)行步驟212；如果否，進(jìn)行步驟211。
步驟211顯示存在地址粘連，即與當(dāng)前地址相鄰存儲(chǔ)單元受到當(dāng)前地址單元數(shù)據(jù)的影響。
步驟212存儲(chǔ)單元索引表是否為空，即是否遍歷存儲(chǔ)單元索引表中所有地址，如果是，進(jìn)行步驟213，如果否，回到步驟206。
步驟213地址粘連測(cè)試結(jié)束。
上述地址粘連測(cè)試方法每次只對(duì)相鄰的兩個(gè)地址進(jìn)行是否存在地址粘連的判斷，對(duì)于N個(gè)存儲(chǔ)單元只需N×(N-1)/2次讀取操作即可進(jìn)行依次地址粘連遍歷測(cè)試。
另外，上述地址粘連測(cè)試方法在步驟210中是將存儲(chǔ)單元地址加1后進(jìn)行讀操作，即地址指針從低到高，也可以采用地址指針從高到低的方法，其它過程相同，只需在步驟210中將存儲(chǔ)單元地址減1后進(jìn)行后續(xù)操作即可。
請(qǐng)參閱圖4，為本發(fā)明用于存儲(chǔ)單元Bit粘連測(cè)試流程圖，具體測(cè)試過程包括以下步驟步驟301選擇仿真機(jī)制為Bit粘連測(cè)試機(jī)制，產(chǎn)生與Bit粘連測(cè)試對(duì)應(yīng)的測(cè)試激勵(lì)信號(hào)，并將測(cè)試激勵(lì)信號(hào)發(fā)送至待測(cè)試模塊。
所述測(cè)試激勵(lì)信號(hào)包括寫數(shù)據(jù)信號(hào)、寫使能信號(hào)、寫地址信號(hào)、讀使能信號(hào)、讀地址信號(hào)和時(shí)鐘信號(hào)。
步驟302對(duì)待測(cè)試模塊進(jìn)行上電復(fù)位(主要是對(duì)芯片進(jìn)行初始化)。
步驟303在復(fù)位過程中讀取存儲(chǔ)單元是否為缺省值，如果是，進(jìn)行步驟305；如果否，進(jìn)行步驟304。
步驟304顯示該存儲(chǔ)單元缺省值不正確。
步驟305將待測(cè)試模塊的所有存儲(chǔ)單元進(jìn)行清“0”操作，即對(duì)所有存儲(chǔ)單元進(jìn)行寫“0”，這樣便于對(duì)所有存儲(chǔ)單元按照統(tǒng)一規(guī)則進(jìn)行測(cè)試。
步驟306從待測(cè)試模塊的存儲(chǔ)單元索引表依次彈出一個(gè)地址，讀取該地址對(duì)應(yīng)的存儲(chǔ)單元的數(shù)值是否為“0”，如果是，進(jìn)行步驟308；如果否，進(jìn)行步驟307。
步驟307顯示該存儲(chǔ)單元清“0”功能不正確。
步驟308根據(jù)步驟301產(chǎn)生的測(cè)試激勵(lì)信號(hào)中的寫使能信號(hào)、寫地址信號(hào)以及時(shí)鐘信號(hào)，將寫數(shù)據(jù)信號(hào)寫入存儲(chǔ)單元，即從該地址的存儲(chǔ)單最低有效位開始寫“1”，然后根據(jù)所述測(cè)試激勵(lì)信號(hào)中的讀使能信號(hào)、讀地址信號(hào)以及時(shí)鐘信號(hào)對(duì)該地址對(duì)應(yīng)的存儲(chǔ)單元進(jìn)行回讀，檢查讀出和寫入是否一致，如果是，進(jìn)行步驟310；如果否，進(jìn)行步驟309。
步驟309顯示該存儲(chǔ)單元存在Bit粘連。
步驟310該存儲(chǔ)單元左移一位的有效位寫入“1”，然后回讀，檢查讀出和寫入是否一致，如果是，進(jìn)行步驟311；如果否，進(jìn)行步驟309。
步驟311是否已遍歷該存儲(chǔ)單元所有有效Bit位，如果是，進(jìn)行步驟312；如果否，進(jìn)行步驟310。
步驟312存儲(chǔ)單元索引表是否為空，即是否遍歷存儲(chǔ)單元索引表中所有地址，如果是，進(jìn)行步驟313，如果否，回到步驟306。
步驟313Bit粘連測(cè)試結(jié)束。
下面以有效位為16Bit的寄存器為例對(duì)步“1”法進(jìn)行具體說明，其測(cè)試激勵(lì)信號(hào)為16’b0000000000000001。首先，對(duì)此寄存器寫入16’b0000 0000 00000001，然后讀出檢查是否與寫入一致；其次，對(duì)此寄存器寫入16’b0000 00000000 0010，然后讀出檢查是否與寫入一致；其次，對(duì)此寄存器寫入16’b00000000 0000 0100，然后讀出檢查是否與寫入一致；其次，對(duì)此寄存器寫入16’b0000 0000 0000 1000，然后讀出檢查是否與寫入一致；其次，對(duì)此寄存器寫入16’b0000 0000 0001 0000，然后讀出檢查是否與寫入一致；其次，對(duì)此寄存器寫入16’b0000 0000 0010 0000，然后讀出檢查是否與寫入一致；其次，對(duì)此寄存器寫入16’b0000 0000 0100 0000，然后讀出檢查是否與寫入一致；其次，對(duì)此寄存器寫入16’b0000 0000 1000 0000，然后讀出檢查是否與寫入一致；其次，對(duì)此寄存器寫入16’b0000 0001 0000 0000，然后讀出檢查是否與寫入一致；其次，對(duì)此寄存器寫入16’b0000 0010 0000 0000，然后讀出檢查是否與寫入一致；其次，對(duì)此寄存器寫入16’b0000 0100 0000 0000，然后讀出檢查是否與寫入一致；其次，對(duì)此寄存器寫入16’b0000 1000 0000 0000，然后讀出檢查是否與寫入一致；其次，對(duì)此寄存器寫入16’b0001 0000 0000 0000，然后讀出檢查是否與寫入一致；其次，對(duì)此寄存器寫入16’b0010 0000 0000 0000，然后讀出檢查是否與寫入一致；其次，對(duì)此寄存器寫入16’b0100 0000 0000 0000，然后讀出檢查是否與寫入一致；最后，對(duì)此寄存器寫入16’b1000 0000 0000 0000，然后讀出檢查是否與寫入一致。這樣對(duì)有效位為16Bit的地址存儲(chǔ)器就可以遍歷檢查Bit位是否存在粘連問題。
另外，上述Bit粘連測(cè)試方法是從該存儲(chǔ)單元最低位開始寫“1”，然后依次左移寫“1”，即地址指針從低到高，也可以采用地址指針從高到低的方法，只需從最高位開始寫“1”，然后依次右移寫“1”即可。
請(qǐng)參閱圖5，為本發(fā)明用于存儲(chǔ)單元讀寫功能測(cè)試流程圖，具體測(cè)試過程包括以下步驟步驟401選擇仿真機(jī)制為讀寫功能測(cè)試機(jī)制，產(chǎn)生與讀寫功能測(cè)試對(duì)應(yīng)的測(cè)試激勵(lì)信號(hào)，并將測(cè)試激勵(lì)信號(hào)發(fā)送至待測(cè)試模塊。
所述測(cè)試激勵(lì)信號(hào)包括寫數(shù)據(jù)信號(hào)、寫使能信號(hào)、寫地址信號(hào)、讀使能信號(hào)、讀地址信號(hào)和時(shí)鐘信號(hào)。
步驟402對(duì)待測(cè)試模塊進(jìn)行上電復(fù)位(主要是對(duì)芯片進(jìn)行初始化)。
步驟403在復(fù)位過程中讀取存儲(chǔ)單元是否為缺省值，如果是，進(jìn)行步驟405；如果否，進(jìn)行步驟404。
步驟404顯示該存儲(chǔ)單元缺省值不正確。
步驟405將待測(cè)試模塊的所有存儲(chǔ)單元進(jìn)行清“0”操作，即對(duì)所有存儲(chǔ)單元進(jìn)行寫“0”，這樣便于對(duì)所有存儲(chǔ)單元按照統(tǒng)一規(guī)則進(jìn)行測(cè)試。
步驟406從待測(cè)試模塊的存儲(chǔ)單元索引表依次彈出一個(gè)地址，讀取該地址的值，檢查是否為“0”，如果是，進(jìn)行步驟408；如果否，進(jìn)行步驟407。
步驟407顯示該存儲(chǔ)單元清“0”功能不正確。
步驟408根據(jù)步驟401產(chǎn)生的測(cè)試激勵(lì)信號(hào)中的寫使能信號(hào)、寫地址信號(hào)以及時(shí)鐘信號(hào)，將寫數(shù)據(jù)信號(hào)寫入存儲(chǔ)單元，即向該存儲(chǔ)單元寫入相應(yīng)數(shù)據(jù)，然后根據(jù)所述測(cè)試激勵(lì)信號(hào)中的讀使能信號(hào)、讀地址信號(hào)以及時(shí)鐘信號(hào)對(duì)該地址對(duì)應(yīng)的存儲(chǔ)單元進(jìn)行讀出，判斷讀出數(shù)據(jù)是否與寫入數(shù)據(jù)一致，如果是，則進(jìn)行步驟410；如果否，進(jìn)行步驟409。
步驟409顯示該存儲(chǔ)單元讀寫功能不正確。
步驟410存儲(chǔ)單元索引表是否為空，即是否遍歷存儲(chǔ)單元索引表中所有地址，如果是，進(jìn)行步驟411，如果否，回到步驟406。
步驟411讀寫功能測(cè)試結(jié)束。
通過本發(fā)明提供的存儲(chǔ)單元測(cè)試方法及其系統(tǒng)，對(duì)于存儲(chǔ)單元的地址粘連、Bit粘連以及讀寫功能等問題都采用統(tǒng)一的測(cè)試方法以及測(cè)試系統(tǒng)進(jìn)行測(cè)試，測(cè)試系統(tǒng)結(jié)構(gòu)簡(jiǎn)單，便于在各個(gè)項(xiàng)目開發(fā)中進(jìn)行移植和共享，因此不僅能對(duì)存儲(chǔ)單元進(jìn)行全面的測(cè)試，而且減低了ASIC設(shè)計(jì)開發(fā)成本；即使存儲(chǔ)單元進(jìn)行頻繁增減，也只需維護(hù)一張存儲(chǔ)單元索引表即可，因此大大減少了工作量。
以上對(duì)本發(fā)明所提供的存儲(chǔ)單元測(cè)試方法及其系統(tǒng)進(jìn)行了詳細(xì)介紹，本文中應(yīng)用了具體個(gè)例對(duì)本發(fā)明的原理及實(shí)施方式進(jìn)行了闡述，以上實(shí)施例的說明只是用于幫助理解本發(fā)明的方法及其核心思想；同時(shí)，對(duì)于本領(lǐng)域的一般技術(shù)人員，依據(jù)本發(fā)明的思想，在具體實(shí)施方式
及應(yīng)用范圍上均會(huì)有改變之處，綜上所述，本說明書內(nèi)容不應(yīng)理解為對(duì)本發(fā)明的限制。
權(quán)利要求
1.一種存儲(chǔ)單元測(cè)試方法，其特征在于，所述方法包括選擇存儲(chǔ)單元測(cè)試類型；根據(jù)所選擇的測(cè)試類型產(chǎn)生相應(yīng)的測(cè)試激勵(lì)信號(hào)并發(fā)送至待測(cè)模塊；根據(jù)所述測(cè)試激勵(lì)信號(hào)，對(duì)待測(cè)模塊的存儲(chǔ)單元索引表進(jìn)行讀寫操作；對(duì)進(jìn)行所述讀寫操作后的存儲(chǔ)單元索引表的數(shù)據(jù)進(jìn)行分析，生成相應(yīng)的測(cè)試結(jié)果。
2.根據(jù)權(quán)利要求1所述的存儲(chǔ)單元測(cè)試方法，其特征在于，所述選擇的存儲(chǔ)單元測(cè)試的類型為地址粘連測(cè)試，所述根據(jù)所述測(cè)試激勵(lì)信號(hào)對(duì)待測(cè)模塊的存儲(chǔ)單元索引表進(jìn)行讀寫操作具體包括依次向所述存儲(chǔ)單元索引表中每個(gè)地址所對(duì)應(yīng)的存儲(chǔ)單元內(nèi)寫入數(shù)據(jù)，將被寫入數(shù)據(jù)的存儲(chǔ)單元的地址值加1或減1，判斷地址值加1或減1后的地址所對(duì)應(yīng)的存儲(chǔ)單元的數(shù)據(jù)是否發(fā)生變化，如果是，所述被寫入數(shù)據(jù)的存儲(chǔ)單元存在地址粘連問題。
3.根據(jù)權(quán)利要求2所述的存儲(chǔ)單元測(cè)試方法，其特征在于，所述依次向所述存儲(chǔ)單元索引表中每個(gè)地址所對(duì)應(yīng)的存儲(chǔ)單元內(nèi)寫入數(shù)據(jù)后，還包括步驟判斷所述被寫入數(shù)據(jù)的存儲(chǔ)單元的讀出數(shù)據(jù)與寫入數(shù)據(jù)是否相同，如果否，所述存儲(chǔ)單元寫功能不正確。
4.根據(jù)權(quán)利要求1所述的存儲(chǔ)單元測(cè)試方法，其特征在于，所述選擇存儲(chǔ)單元測(cè)試的類型為比特粘連測(cè)試，所述根據(jù)所述測(cè)試激勵(lì)信號(hào)對(duì)待測(cè)模塊的存儲(chǔ)單元索引表進(jìn)行讀寫操作具體包括向所述存儲(chǔ)單元索引表中每個(gè)地址所對(duì)應(yīng)的存儲(chǔ)單元中的每個(gè)有效位依次寫入數(shù)據(jù)，判斷從被寫入數(shù)據(jù)的存儲(chǔ)單元所讀出的數(shù)據(jù)和寫入的數(shù)據(jù)是否一致，如果否，所述被寫入數(shù)據(jù)的存儲(chǔ)單元存在比特粘連問題。
5.根據(jù)權(quán)利要求1所述的存儲(chǔ)單元測(cè)試方法，其特征在于，所述選擇存儲(chǔ)單元測(cè)試的類型為讀寫功能測(cè)試，所述根據(jù)所述測(cè)試激勵(lì)信號(hào)對(duì)待測(cè)模塊的存儲(chǔ)單元索引表進(jìn)行讀寫操作具體包括依次向所述存儲(chǔ)單元索引表中每個(gè)地址所對(duì)應(yīng)的存儲(chǔ)單元寫入數(shù)據(jù)，判斷從被寫入數(shù)據(jù)的存儲(chǔ)單元所讀出的數(shù)據(jù)是否與寫入的數(shù)據(jù)一致，如果否，所述被寫入數(shù)據(jù)的存儲(chǔ)單元讀寫功能不正常。
6.根據(jù)權(quán)利要求1至5中任一權(quán)利要求所述的存儲(chǔ)單元測(cè)試方法，其特征在于，在選擇存儲(chǔ)單元測(cè)試類型之前，進(jìn)一步包括對(duì)待測(cè)模塊進(jìn)行上電復(fù)位，在復(fù)位過程中判斷待測(cè)模塊所包含的存儲(chǔ)單元的值是否為缺省值，如果否，則確定所述存儲(chǔ)單元缺省值不正確。
7.一種存儲(chǔ)單元測(cè)試系統(tǒng)，用于測(cè)試待測(cè)模塊的性能，所述待測(cè)模塊包括至少一個(gè)存儲(chǔ)單元，其特征在于，所述待測(cè)模塊還包括與存儲(chǔ)單元地址相對(duì)應(yīng)的存儲(chǔ)單元索引表，所述存儲(chǔ)單元測(cè)試系統(tǒng)包括仿真機(jī)制選擇單元、測(cè)試激勵(lì)產(chǎn)生單元以及測(cè)試結(jié)果分析單元，所述仿真機(jī)制選擇單元用于選擇測(cè)試類型；所述測(cè)試激勵(lì)產(chǎn)生單元根據(jù)選擇的測(cè)試類型產(chǎn)生相應(yīng)的測(cè)試激勵(lì)信號(hào)發(fā)送給待測(cè)模塊和測(cè)試結(jié)果分析模塊；所述測(cè)試結(jié)果分析模塊從所述待測(cè)模塊的存儲(chǔ)單元索引表讀取數(shù)據(jù)生成測(cè)試結(jié)果。
8.根據(jù)權(quán)利要求7所述的存儲(chǔ)單元測(cè)試系統(tǒng)，其特征在于，進(jìn)一步包括顯示單元，用于將所述存儲(chǔ)單元測(cè)試系統(tǒng)外部輸入的信息輸出給所述仿真機(jī)制選擇單元，并將所述測(cè)試結(jié)果分析單元生成的測(cè)試結(jié)果進(jìn)行顯示。
9根據(jù)權(quán)利要求7所述的存儲(chǔ)單元測(cè)試系統(tǒng)，其特征在于，所述存儲(chǔ)單元索引表的內(nèi)容包括存儲(chǔ)單元的地址、有效位以及缺省值。
10.根據(jù)權(quán)利要求7所述的存儲(chǔ)單元測(cè)試系統(tǒng)，其特征在于，所述仿真機(jī)制選擇單元選擇的測(cè)試類型為地址粘連測(cè)試或比特粘連測(cè)試或讀寫功能測(cè)試。
11.根據(jù)權(quán)利要求7所述的存儲(chǔ)單元測(cè)試系統(tǒng)，其特征在于，所述測(cè)試激勵(lì)信號(hào)單元生成的測(cè)試激勵(lì)信號(hào)包括寫數(shù)據(jù)信號(hào)、寫使能信號(hào)、寫地址信號(hào)、讀使能信號(hào)、讀地址信號(hào)或時(shí)鐘信號(hào)。
全文摘要
本發(fā)明提供了一種存儲(chǔ)單元測(cè)試方法及其系統(tǒng)，所述測(cè)試方法包括選擇存儲(chǔ)單元測(cè)試類型；根據(jù)所選擇的測(cè)試類型產(chǎn)生相應(yīng)的測(cè)試激勵(lì)信號(hào)并發(fā)送至待測(cè)模塊；根據(jù)所述測(cè)試激勵(lì)信號(hào)，對(duì)待測(cè)模塊的存儲(chǔ)單元索引表進(jìn)行讀寫操作；生成相應(yīng)的測(cè)試結(jié)果。本發(fā)明提供的存儲(chǔ)單元測(cè)試方法及其系統(tǒng)測(cè)試功能較全面且能有效減少工作量以及降低成本。
文檔編號(hào)G11C29/04GK1945747SQ20061015068
公開日2007年4月11日 申請(qǐng)日期2006年10月23日 優(yōu)先權(quán)日2006年10月23日
發(fā)明者徐善鋒 申請(qǐng)人:華為技術(shù)有限公司