專利名稱：存儲(chǔ)器結(jié)構(gòu)及其編程方法
技術(shù)領(lǐng)域：
本發(fā)明總體上涉及半導(dǎo)體器件，更具體地，涉及存儲(chǔ)器件，比如 非易失性存儲(chǔ)器件。
背景技術(shù)：
為了提高器件的運(yùn)行速度，不斷地縮小其尺寸。例如，基于非易 失性存儲(chǔ)器件的浮置柵極的溝道長(zhǎng)度縮短了。由于編程電壓保持不 變，在所述溝道長(zhǎng)度縮短時(shí)，短溝道行為在編程期間會(huì)成為問題。一 般地，為了對(duì)一個(gè)選定器件進(jìn)行編程，向該選定器件的位線施加高漏
電壓(vd)而對(duì)字線施加?xùn)烹妷?vg)。因?yàn)槲幢痪幊痰钠渌骷?未
選定器件)也被耦接到所述選定器件的位線，而與其耦接的字線的柵
電壓Vg為零，所述未選定器件發(fā)生漏感應(yīng)勢(shì)壘降低(DIBL, Drain Induced Barrier Lowering), DIBL在向所選定位線施加高Vd的編程 期間使未選定器件的閾值電壓(Vt)降低并引起高的列泄漏。
此外，當(dāng)非易失性存儲(chǔ)器件被縮小時(shí)，隧道氧化物的厚度也變薄 了 。這種氧化物厚度的變薄增加了讀取干擾或來自低Vt狀態(tài)的低溫日 期保持(LTDR， Low temperature Date Retention), —個(gè)降低LTDR 的解決方法是降低所述器件的自然紫外光Vt。但是，短溝道效應(yīng)，比 如DIBL在降低了自然紫外光Vt時(shí)會(huì)更嚴(yán)重。結(jié)果，列泄漏變得更大， 其負(fù)面地影響了編程效率和時(shí)間。
所以，需要一種減少LTDR且不降低編程效率的編程方法。


通過舉例來說明本發(fā)明，附圖不是對(duì)本發(fā)明的限制，附圖中，相 似附圖標(biāo)記表示相似的元件。
6圖1圖示了根據(jù)本發(fā)明的一個(gè)實(shí)施例的可以被用于編程的存儲(chǔ)
器陣列的一部分；
圖2的流程示了根據(jù)本發(fā)明的一個(gè)實(shí)施例的可以用于編程 一個(gè)單元，比如圖1中的一個(gè)單元的方法；
圖3-5圖示了根據(jù)本發(fā)明的實(shí)施例，各種電壓如何在不同的編程 脈沖期間變化；
圖6圖示了根據(jù)本發(fā)明的一個(gè)實(shí)施例的電路的一部分；以及 圖7的流程示了根據(jù)本發(fā)明的一個(gè)實(shí)施例的可以與圖2的方 法結(jié)合用于編程圖6的電路的方法；
普通技術(shù)人員理解附圖中的元件的繪制是為了簡(jiǎn)潔和清晰并沒 有必要按比例繪制。例如，附圖中的一些元件的尺寸可能相對(duì)其它元 件過大，這是為了幫助提高對(duì)本發(fā)明的實(shí)施例的理解。
具體實(shí)施例方式
我們沒有通過改變器件尺寸來避免DIBL,而是改變了編程過程。 使用多步驟編程過程來解決所述DIBL效應(yīng)并且來保持編程效率。在 一個(gè)實(shí)施例中，不同步驟的編程脈沖是不同的，因?yàn)樵诿恳粋€(gè)步驟中 施加的阱電壓和漏電壓具有不同的值。在其它實(shí)施例中，編程脈沖的 不同是因?yàn)樵谒鼍幊踢^程的每一個(gè)步驟中施加的柵電壓、漏電壓、 源電壓和阱電壓，或上述電壓的結(jié)合具有不同的值，
圖1圖示了存儲(chǔ)單元陣列10的示例部分。存儲(chǔ)單元陣列10包括 單元或器件22-27。單元22-24中的每一個(gè)具有耦接到位線18的漏極， 單元25-27中的每一個(gè)具有耦接到位線20的漏極。單元22和25中的 每一個(gè)的柵極耦接到字線16，單元23和26中的每一個(gè)的柵極耦接到 字線14，單元24和27中的每一個(gè)的柵極耦接到字線12。用于單元 22到27中的每一個(gè)的源極與地線耦接。
如果使用現(xiàn)有技術(shù)來對(duì)例如單元23編程，在單元22和24中會(huì) 有高電流泄漏。例如，為了使用傳統(tǒng)方法對(duì)單元23編程，向位線18 施加電壓并向字線14施加電壓。沒有向字線12和16施加電壓，所
7以這些字線上的電壓等于零。由于單元22和24通過其漏極與位線18 和字線12耦接而沒有被施加電壓，單元22和24會(huì)發(fā)生DIBL。所述 DIBL效應(yīng)在編程期間使用于所述單元的擦除的閾值電壓下降并引起 高的列泄漏，使在位線18上的電壓降低。
為了避免現(xiàn)有技術(shù)的上述問題，使用多步驟編程方法來對(duì)單元 23進(jìn)行編程?？赡苁褂萌我鈹?shù)量的編程步驟。在一個(gè)實(shí)施例中，所述 多步驟編程方法包括兩個(gè)編程步驟。第一步施加獲取高編程速度的第 一編程脈沖，第二編程脈沖將對(duì)發(fā)生DIBL的任何不正常(erratic)位 線進(jìn)行編程。第二 (以及可選的其它的)編程脈沖不影響陣列中的整 體編程速度。如果執(zhí)行兩個(gè)以上的編程步驟，其它編程步驟(例如3、 4、 5等)將與第二編程脈沖相似且與第二編程脈沖起同樣的作用。參 考圖2的流程圖可以更好地理解對(duì)單元23的編程。
圖2是圖示了用于運(yùn)行存儲(chǔ)器，比如圖1中的存儲(chǔ)器10來獲得 有效的編程的方法30的流程圖，包括步驟32、 34、 36、 38、 40、 41、 42和43。首先，選擇要被編程的單元或器件，其中所述單元與位線 與字線耦接(步驟32)。例如，可以選擇圖1中的單元23來進(jìn)行編 程。(盡管實(shí)際上會(huì)同時(shí)對(duì)很多單元編程，為了說明的簡(jiǎn)便，描述只 對(duì)一個(gè)單元編程)。在選擇單元23 (步驟32)之后，向所述位線和 字線施加第一編程脈沖(步驟34)。在一個(gè)實(shí)施例中，第一編程脈沖 也被提供到所述單元的柵極和阱。在一個(gè)實(shí)施例中，第一編程脈沖是 用于熱載流子注入(HCI)編程的脈沖。例如，所述柵電壓(Vg)可 以是從5到IOV，比如8.5V;所述漏電壓(Vd)可以是從4到5V; 所述源電壓(Vs)和所述阱電壓(Vwe )可以是從0到-2V。由于半導(dǎo) 體技術(shù)的不斷改進(jìn)導(dǎo)致溝道長(zhǎng)度和柵極電介質(zhì)的尺寸越來越小，這些 電壓很可能下降。通過使用HCI編程電壓，可以獲得對(duì)所述單元的高 編程速度，所述單元是由此步驟(沒有其它編程步驟)來編程的。僅 使用HCI編程電壓應(yīng)該可以對(duì)陣列中的大多數(shù)單元進(jìn)行編程。
在施加第一編程脈沖(步驟34)之后，進(jìn)行驗(yàn)證來確定(步驟 36)選定的單元是否已被編程?？梢允褂米x出放大器來檢測(cè)單元23的狀態(tài)，也可以使用控制電路來確定對(duì)單元23的編程是否充分。如 果選定單元已被編程，則翻轉(zhuǎn)(flip)數(shù)據(jù)緩沖器(步驟42 )然后該方法 結(jié)束(步驟43)。如果在施加第一編程脈沖之后選定單元被編程，則 此位線的DIBL效應(yīng)不存在或最小。但是，如果此位線的DIBL效應(yīng) 影響了編程，所述單元將不會(huì)被編程。
如果沒有對(duì)選定單元編程，施加第二編程脈沖(步驟38)到所 述位線和字線，其中至少一個(gè)編程電壓和第一編程脈沖不同。第二編 程脈沖是低編程速度過程，其用于編程位于包含不正常單元的位線中 的單元，所述不正常單元比普通(average)單元具有不正常的更小的溝 道長(zhǎng)度。所述單元可能具有不正常的更小的溝道長(zhǎng)度，這是因?yàn)樗?長(zhǎng)度可以隨著處理變化而變化。由于僅有少數(shù)幾個(gè)單元將要求此第二 編程脈沖，整體編程速度沒有受到影響。在一個(gè)實(shí)施例中，向源極、 漏極、柵極、阱或上述的任何結(jié)合施加不同的編程電壓。在一個(gè)實(shí)施 例中，在笫二編程脈沖期間的編程電壓全都不同于第一編程脈沖期間 的編程電壓；因此，向源極、漏極、柵極和阱施加的編程電壓可以是 不同的。在這種實(shí)施例中，其中第一編程脈沖使用HCI編程條件 (Vg=8.5， Vd=5， Vs=0,且Vweu-0到-0.5)向源極、漏極、柵極和阱 施加編程電壓，第二編程脈沖條件可以被^L置為施加更高的阱勢(shì)，降 低漏電壓，這樣列泄漏被切斷。例如，第二編程脈沖條件可以是 Vg=8.5V， Vs=0， Vd=3.3V,且V附,產(chǎn)-1.5V,這樣使用了具有阱偏壓 的第二電子注入，隨著半導(dǎo)體技術(shù)的不斷改進(jìn)導(dǎo)致溝道長(zhǎng)度和柵極電 介質(zhì)的尺寸越來越小，這些電壓很可能下降。在一個(gè)實(shí)施例中，源電 壓、漏電壓、或前述二者的第二編程脈沖可以使用電阻器來降低，如 下面參照?qǐng)D6所描述的一樣。
在進(jìn)一步說明之后會(huì)理解，方法30包括重復(fù)過程，如參照?qǐng)D7 所描述的，使用電阻器來降低電壓是確定何時(shí)即使選定單元沒有被編 程也停止施加編程脈沖的一種方式?；蛘?，萬一出現(xiàn)所述單元從未被 編程，可以使用其它方法來終止此方法，例如，可以設(shè)置預(yù)定的時(shí)間 或周期數(shù)目。如果沒有滿足這些條件，所述方法可以跳過而直接到完
9成過程(步驟43)以避免永不終止過程。
在施加第二編程脈沖(步驟38)之后，進(jìn)行驗(yàn)證來確定(步驟 40)選定的單元是否已被編程。如果該單元已被編程，則翻轉(zhuǎn)數(shù)據(jù)緩 沖器(步驟42 )然后結(jié)束該方法(步驟43 )。
如果，相反，選定單元沒有被編程，則改變第二編程脈沖的至少 一個(gè)編程電壓的值(步驟41)。在改變第二編程脈沖的至少一個(gè)編程 電壓的值(步驟41)之后，如果選定單元已被編程，則重復(fù)施加第二 編程脈沖(步驟38)和驗(yàn)證(步驟40)的步驟。因此，每當(dāng)執(zhí)行編 程步驟時(shí)，所述至少一個(gè)編程電壓相對(duì)于前面的編程步驟發(fā)生變化。 例如，漏電壓可以降低，阱電壓可以變得更負(fù)(morenegative)(降低)， 源電壓穹以升高，柵電壓可以升高，或上述情況的結(jié)合。圖3-5圖示 了在每一個(gè)編程步驟期間不同的電壓是如何變化的。
圖3圖示了在編程期間漏電壓是如何變化的(若有變化的話)。Y 軸70是漏電壓(Vd)，以伏特表示，X軸72是時(shí)間。元素74是第 一編程脈沖，元素76是第二編程脈沖，而元素78是第三編程脈沖。 盡管可以執(zhí)行任意數(shù)量的編程脈沖，圖中示出了三個(gè)編程脈沖作為例 子。在每一個(gè)編程脈沖之間是驗(yàn)證75。如果漏電壓值相對(duì)于不同的編 程脈沖變化，則所述值應(yīng)當(dāng)隨著每一個(gè)編程脈沖降低。在一個(gè)實(shí)施例 中，第一編程脈沖74為4.5到5.5V,第二編程脈沖76為4到4.5V, 而笫三編程脈沖78為3.5到4V。降低漏電壓是為了減少隨后編程脈 沖中的列泄漏。降低漏電壓避免了一般在6到7伏特發(fā)生的結(jié)擊穿。
圖4圖示了在編程期間阱電壓是如何變化的(若有變化的話)。Y 軸80是阱電壓(VJ ,以伏特表示，X軸82是時(shí)間。因?yàn)橼咫妷菏?負(fù)值，Y軸只沿負(fù)方向顯示。元素84是第一編程脈沖，元素86是第 二編程脈沖，而元素88是第三編程脈沖。盡管可以執(zhí)行任意數(shù)量的 編程脈沖，圖中示出了三個(gè)編程脈沖作為例子。在每一個(gè)編程脈沖之 間是驗(yàn)證85。如果阱電壓值相對(duì)于不同的編程脈沖變化，則所述值應(yīng) 當(dāng)隨著每一個(gè)編程脈沖降低(更負(fù)了，即使所述電壓的絕對(duì)值在增 加)。在一個(gè)實(shí)施例中，第一編程脈沖84為0到-0.5V，第二編程脈沖86為-0.5到-lV，而第三編程脈沖88為-1到-2V。阱電壓在某一點(diǎn) 將最終穩(wěn)定下來，這是因?yàn)橼咫妷旱娜魏紊邔⒃黾咏Y(jié)擊穿。但是， 僅因?yàn)橼咫妷翰粦?yīng)該進(jìn)一步提高并不意味著編程脈沖停止。阱電壓可 以停止升高，但是其它電壓，比如柵電壓可以發(fā)生變化。因此，在圖 7的方法50中(下面將具體說明)，阱電壓可以在達(dá)到步驟62中的 最終計(jì)數(shù)之前停止升高。在一個(gè)實(shí)施例中，阱電壓將穩(wěn)定在-2V。阱 電壓升高的幅度(絕對(duì)值)在施加編程脈沖時(shí)減少了列泄漏。
圖5圖示了在編程期間源極或柵電壓是如何變化的(若有變化的 話)。Y軸90是以伏特表示的源電壓(Vs )或以伏特表示的柵電壓(Vg), X軸92是時(shí)間。元素94是第一編程脈沖，元素96是第二編程脈沖， 且元素98是第三編程脈沖。盡管可以執(zhí)行任意數(shù)量的編程脈沖，圖 中所示的三個(gè)編程脈沖只是作為例子。在每一個(gè)編程脈沖之間是驗(yàn)證 95。如果柵電壓或源電壓值相對(duì)于不同的編程脈沖變化，則所述值應(yīng) 當(dāng)隨著每一個(gè)編程脈沖升高。在一種對(duì)于源電壓的實(shí)施例中，第一編 程脈沖94為0到0.5V,第二編程脈沖96為0.5到IV，而第三編程 脈沖98為1到1.5V。在一種對(duì)于柵電壓的實(shí)施例中，第一編程脈沖 94為7到8V，第二編程脈沖96為8到8.5V,而第三編程脈沖98為 8.5到9.5V。源電壓升高的幅度在施加編程脈沖時(shí)減少了列泄漏，就 像阱電壓一樣。升高的柵電壓補(bǔ)償了改變?cè)措妷?、阱電壓、漏電壓?這些電壓的結(jié)合時(shí)發(fā)生的編程速度的損失。
圖6圖示了根據(jù)本發(fā)明的一個(gè)實(shí)施例的一種存儲(chǔ)器的部分。此實(shí) 施例包括用來改變編程脈沖的電阻器。更具體地，可以使用電阻器來 改變漏極、源極或前述二者的電壓。圖3中詳細(xì)地圖示了 1/0塊的一 部分114、源極控制電路148、第一晶體管158、漏極控制電路248和 第二晶體管258。所述I/0塊的部分包括存儲(chǔ)單元160、 162、 164和 166;位線174和178;以及源極線172和176。源極控制電路148包 括晶體管180、 182、 184和186以及電阻器188、 190和192。漏極控 制電路248包括晶體管280、 282、 284和286以及電阻器288、 290 和292。存儲(chǔ)單元160和164的漏極與位線174連接。存儲(chǔ)單元162
ii和166的漏極與位線178連接。存儲(chǔ)單元160和164的源極與源極線 172連接。存儲(chǔ)單元162和166的源極與源極線176連接。存儲(chǔ)單元 160和162的控制柵極與字線168連接。存儲(chǔ)單元164和166的控制 柵極與字線170連接。在一個(gè)實(shí)施例中，源極線172和176互相連接。 I/O塊114具有用于塊114中的器件的公共阱，這樣如果所述阱電壓 相對(duì)于1/0塊114中的其中一個(gè)單元發(fā)生變化，它對(duì)于其它I/O塊114 中的所有單元也發(fā)生了改變。
進(jìn)一步來說明圖6，晶體管180具有與源極線172和176連接的 漏極、與編程信號(hào)P連接的柵極以及源極。電阻器188具有與晶體管 180的源極連接的第一端子，以及第二端子。晶體管182具有與電阻 器188的第二端子連接的漏極、與地線連接的源極和用于接收編程信 號(hào)Pl的柵極。電阻器190具有與電阻器188的第二端子連接的第一 端子，以及第二端子。晶體管184具有與電阻器190的第二端子連接 的漏極、與地線連接的源極和用于接收編程信號(hào)P2的柵極。電阻器 192具有與電阻器190的第二端子連接的第一端子，以及第二端子。 晶體管186具有與電阻器192的第二端子連接的漏極、與地線連接的 源極和用于接收編程信號(hào)P3的柵極。晶體管158具有與源極線172 和176連接的漏極、與地線連接的源極和用于接收READ ENABLE (允許讀取)信號(hào)的柵極。晶體管158是許多晶體管的代表晶體管， 其作為連接到位于存儲(chǔ)器陣列中的其它位置的源極線的陣列的一部 分，用于在存儲(chǔ)器的讀取操作期間將所述源極線耦接到地線。READ ENABLE信號(hào)和信號(hào)P、 Pl、 P2和P3由控制電路(未圖示)生成。
晶體管280具有通過解碼器電路控制塊281連接到位線174和 178的漏極、連接到編程信號(hào)P的柵極以及源極。電阻器288具有與 晶體管280的源極連接的第一端子，以及第二端子。晶體管282具有 與電阻器288的第二端子連接的漏極、與Vd連接的源板和用于接收 編程信號(hào)Pl的柵極。電阻器290具有與電阻器288的第二端子連接 的第一端子，以及第二端子。晶體管284具有與電阻器290的第二端 子連接的漏極、與vd連接的源極和用于接收編程信號(hào)P2的柵極。電
12阻器292具有與電阻器290的第二端子連接的第一端子，以及第二端 子。晶體管286具有與電阻器292的第二端子連接的漏極、與Vd連 接的源極和用于接收編程信號(hào)P3的柵極。晶體管258具有與位線174 和178連接的漏極、與Vd連接的源板和用于接收READ ENABLE(可 讀取)信號(hào)的柵極。晶體管258是許多晶體管的代表晶體管，其作為 連接到位于存儲(chǔ)器陣列中的其它位置的位線的陣列的一部分，用于在 存儲(chǔ)器的讀取操作期間將所述漏極線耦接到Vread。 READ ENABLE 信號(hào)和信號(hào)P、 Pl、 P2和P3由控制電路(未圖示)生成。
在圖6所示的實(shí)施例中，源極控制電路148和漏極控制電路248 相似，因?yàn)樗鼈兠恳粋€(gè)都使用三個(gè)電阻器。但是，可以使用任意數(shù)目 的電阻器。源極控制電路148和漏極控制電路248所使用的電阻器數(shù) 量不需要相同。此外，可以只使用源極控制電路148或漏極控制電路 248。另外，圖6只是可以使用的一個(gè)方法的例子?？梢允褂糜糜谑?加電壓到源極和漏極的任何其它方法。
圖7圖示了用于運(yùn)行圖3的存儲(chǔ)器以獲得有效編程的方法50的 一部分的流程圖，包含步驟52、 56、 58、 60、 62和64。在一個(gè)實(shí)施 例中，方法50可以用于圖2的方法30中。方法50是圖2的步驟41 的一個(gè)實(shí)施例(改變編程電壓的值(步驟41))。如圖4所示，如果 在步驟40中發(fā)現(xiàn)選定單元未被編程，通過將方法30作為步驟41使 得步驟52在步驟40之后，方法50可以和圖3的方法30結(jié)合。為了 完整，方法30和方法50的結(jié)合將根據(jù)圖3中存儲(chǔ)器的運(yùn)行來說明。
如圖2的步驟32中所示，該過程通過選擇要被編程的單元并初 始化一些設(shè)置開始。然后施加第一編程脈沖(步驟34)到所述單元， 如根據(jù)圖2所說明的。接下來，執(zhí)行驗(yàn)證(步驟36)以確定選定的單 元是否被編程。如果已經(jīng)對(duì)所述單元編程，則翻轉(zhuǎn)數(shù)據(jù)緩沖器(步驟 42)然后過程終止(步驟34)。
如果沒有對(duì)所述單元編程，執(zhí)行第二編程脈沖(步驟38)。在 執(zhí)行第二編程脈沖之前，第二編程脈沖的次數(shù)(周期)的總數(shù)量被初 始設(shè)置了。因?yàn)檫€沒有執(zhí)行周期，總計(jì)數(shù)(Total Count)被設(shè)置為0
13(零)。在此過程中，多個(gè)編程周期將使用不同的電阻，所述不同的
電阻可以按級(jí)(step)遞增，使得電阻的每一級(jí)表示為Rx。在一種具體 說明的實(shí)施例中，Rx將是Rd，但Rx也可以是Rs，如在后面會(huì)詳細(xì)說 明的。因此，盡管此過程是根據(jù)使用漏極控制電路248改變漏電壓來 說明的，相同的過程可以用于使用漏極控制電路248改變?cè)措妷骸?br> 設(shè)置要使用的第一電阻，這樣Rd=l為用于Rd的初始設(shè)置。同 樣，對(duì)于每一個(gè)電阻級(jí)會(huì)有最大編程周期的設(shè)置數(shù)量。開始時(shí)，對(duì)于 包括第一級(jí)的任何級(jí)沒有編程周期，結(jié)果&計(jì)數(shù)=0作為初始設(shè)置。 在實(shí)際操作中，在選擇要編程的單元的同時(shí)，很多其它單元也一起被
選擇了， 一般從每一個(gè)i/o塊選擇一個(gè)單元，在此情況下，數(shù)量多達(dá)
64個(gè)。在這64個(gè)中，只有那些被從擦除狀態(tài)改變的才被編程。結(jié)果， 64個(gè)單元中的許多單元很可能預(yù)期保持在擦除狀態(tài)，其一般被認(rèn)作是 一(l)狀態(tài)，與被認(rèn)作是零(0)狀態(tài)的已編程狀態(tài)相區(qū)別。同樣， 預(yù)期處于"O，，狀態(tài)的一些單元可能已經(jīng)處于此狀態(tài)。因此，對(duì)于任何 給定的編程周期，實(shí)際編程可以在從無存儲(chǔ)單元到64個(gè)存儲(chǔ)單元之 間的任何位置。當(dāng)所有單元已經(jīng)處于要被寫入的情況時(shí)，出現(xiàn)沒有單 元被編程的情形。當(dāng)所有存儲(chǔ)單元處于擦除(一)狀態(tài)且要寫入全零 條件時(shí)，出現(xiàn)對(duì)所有64個(gè)單元編程的情形。
在已經(jīng)確定具體的需要被編程的單元，比如圖6的單元160，且 設(shè)置了初始條件之后，通過位線174向所述單元的漏極施加第二編程 脈沖，同時(shí)，所述單元的柵極通過字線168也處于升高的電壓。可以 使用前面關(guān)于圖2的步驟38討論的電壓。在向位線174施加脈沖期 間，晶體管284和286是不導(dǎo)電的。在這些初始條件下，傳統(tǒng)控制邏 輯(未圖示)在邏輯高狀態(tài)時(shí)提供信號(hào)P和P1到漏極控制電路248 中，而在邏輯低狀態(tài)時(shí)提供信號(hào)P2和P3到漏極控制電路248中， READ ENABLE信號(hào)258被保持在邏輯低狀態(tài)下以進(jìn)行編程，這樣 晶體管258在編程期間是不導(dǎo)電的。這具有與整個(gè)陣列的源極串聯(lián)的 電阻器288的效果。電阻器288具有相對(duì)較低的電膽，例如250 ohms(歐姆)，這樣通過此電阻器時(shí)電壓下降相對(duì)較小，因此沒有明顯
14升高源或漏電壓。如果與位線274連接的其它存儲(chǔ)單元沒有太多泄漏， 這對(duì)于充分編程存儲(chǔ)單元很有效。如果其它單元，比如存儲(chǔ)單元164， 確實(shí)有很明顯的泄漏，那么因?yàn)殡娫吹脑匀胍约芭c1/0塊114關(guān)聯(lián)的 寄生電阻，將會(huì)有降低施加到位線174上的電壓的作用。
然后下一步，即圖2的步驟40，用來確定單元160是否已被編 程。受源極控制電路148控制的讀出放大器(未圖示)檢測(cè)單元160 的狀態(tài)，這樣源極控制電路148能夠確定對(duì)單元160的編程是否充分。 如果是，則在數(shù)據(jù)緩沖器中將數(shù)據(jù)翻轉(zhuǎn)如步驟42中所示，然后完成 編程如步驟43所示。另一方面，如果單元160被認(rèn)為未被編程，則 總計(jì)數(shù)遞增且Rd計(jì)數(shù)遞增，如圖4的步驟52所示。
接下來，在步驟56,編程周期的總計(jì)數(shù)與最大的允許的編程周 期數(shù)相比較。當(dāng)然，第一次提出此步驟56的標(biāo)準(zhǔn)時(shí)，該標(biāo)準(zhǔn)不會(huì)被 滿足，所以答案為否，然后下一步會(huì)是步驟60。如果在其它編程周期 之后，滿足了步驟56的此標(biāo)準(zhǔn)，則這被認(rèn)為是錯(cuò)誤(步驟58)，編程 周期完成(步驟43)。如果這在產(chǎn)品被實(shí)際銷售之前的試驗(yàn)階段被完 成，則被認(rèn)為故障，所述器件會(huì)被拋棄。傳統(tǒng)控制邏輯(未圖示)具 有作出此決定需要的所有信息。
對(duì)于步驟56的標(biāo)準(zhǔn)沒被滿足的情況，之后確認(rèn)是否當(dāng)前Rd是最 后的Rd，如步驟60所示。如果它是最后Rd，則下一步，通過轉(zhuǎn)到步 驟38去執(zhí)行另一個(gè)第二編程脈沖。如果當(dāng)前Rd不是最后一級(jí)，則在 下一步，步驟62，確定是否已經(jīng)執(zhí)行了在此Ra級(jí)別的最大級(jí)數(shù)。在 第一次解決此問題的情況下，第一步驟往往是使用第一電阻級(jí)(電阻器 288的電阻)的唯一步驟。這樣編程步驟的數(shù)量在Rd=l時(shí)^艮可能只是 1。結(jié)果，Rd計(jì)數(shù)l將匹配Ra最后數(shù)，很可能為一。在這樣的情況下， 下一步驟是步驟64。在沒有達(dá)到此Rd級(jí)別的編程步驟的數(shù)量的其它 情況下，下一步將重復(fù)步驟38，即施加第二編程脈沖到選定單元的位 線。
因此，如果Rd計(jì)數(shù)匹配Rd最后數(shù)，執(zhí)行步驟64以遞增Rd并轉(zhuǎn) 移到下一個(gè)Rd。通過此遞增步驟，Rd-2被執(zhí)行，Rd計(jì)數(shù)被設(shè)置為零。通過Rf2,該效應(yīng)對(duì)于在漏極控制電路248中的信號(hào)P和P2處于邏 輯高狀態(tài)，而對(duì)于在漏極控制電路248中的信號(hào)Pl和P3處于邏輯^f氐 狀態(tài)。漏極電阻(在此上下文中，漏極電阻是與所述存儲(chǔ)器陣列中的 晶體管的共同連接的漏極耦接的電阻)因此成為電阻器290的漏極電 阻加上電阻器288的漏極電阻。電阻器290優(yōu)選地明顯比電阻器288 電阻高，例如2000歐姆。將電阻器290的電阻設(shè)計(jì)為提供充分的電 阻來升高所述漏電壓使得在編程期間在位線174上的典型的低閾值電 壓器件成為不導(dǎo)電的。如果初次嘗試時(shí)，所述單元沒有被編程，就^人 為當(dāng)時(shí)在位線174上存在低閾值電壓晶體管，其提供了足夠的電流泄 漏，從而妨礙了對(duì)單元160的成功編程。在執(zhí)行在Rd=2的編程步驟 之后，下一步是確定所述單元是否被成功編程。如果是，則在數(shù)據(jù)緩 沖器30中將數(shù)據(jù)翻轉(zhuǎn)，完成對(duì)此單元160的編程。
如果單元160沒有被充分編程，則將總編程計(jì)數(shù)和最后計(jì)數(shù)比 較。如果是，則此被認(rèn)為是出錯(cuò)，并且如果在試驗(yàn)階段的話，所述器 件會(huì)被拋棄。如果還沒有達(dá)到總編程計(jì)數(shù)，下一步是確定Ra是否處 于最后級(jí)別。如果是，則下一步是重復(fù)在所述Rd的第二編程脈沖步 驟38。如果否，剛下一步確定是否已經(jīng)執(zhí)行了在所述Rd的最大數(shù)目 的編程步驟。如果否，這在此情況下很可能發(fā)現(xiàn)，則下一步在相同 Rd級(jí)別即Rd=2對(duì)所述單元再次編程。對(duì)于編程更慢的單元要用更高 的源極電阻，所以很有可能所述單元在此Rd級(jí)別將要求多于僅一次 的編程周期。另一方面，如果對(duì)于Rd=2的編程周期的最大數(shù)量已經(jīng) 達(dá)到，則下一步是遞增Rd到Rd=3且使Rd計(jì)數(shù)=0。
這樣，編程過程以這種方式繼續(xù)，直到對(duì)每一個(gè)單元完成編程或 已經(jīng)執(zhí)行了最大數(shù)量的編程步驟。因此，使用更高電阻的相當(dāng)慢的方 法只有在必要的時(shí)候才做。統(tǒng)計(jì)表明，在更低的源極電阻狀態(tài)可以對(duì) 數(shù)量大很多的單元編程。因此，使用高速方法可以實(shí)現(xiàn)絕大多數(shù)的編 程。在試驗(yàn)時(shí)期，這尤其重要。如果，例如，如已經(jīng)發(fā)現(xiàn)的，用在低 電阻狀態(tài)下的源極電阻器可以僅用一次脈沖可以實(shí)現(xiàn)99%的編程，則 只有1%需要一次以上的脈沖。如果更高的電阻用于所有的單元，則
16用于所有這些單元的編程時(shí)間會(huì)延長(zhǎng)兩倍或更多倍。
此方法是對(duì)于源極電阻有三種可能選擇的情況作出的說明。也可 以有兩個(gè)或兩個(gè)以上的電阻值。如果只有兩個(gè)電阻值，則簡(jiǎn)化所述方 法，因?yàn)槟芨?jiǎn)單地了解哪個(gè)電阻正在被使用以及對(duì)于每一個(gè)電阻允 許多少個(gè)編程脈沖。優(yōu)選兩個(gè)，除非要求三個(gè)或三個(gè)以上。還有，一 般來說，如果總共三次脈沖還不能對(duì)一個(gè)存儲(chǔ)單元編程，則該存儲(chǔ)單 元是有缺陷的。
所述技術(shù)使用電阻器，其確實(shí)提供了 一些幫助來在所述陣列晶體 管的源極上獲得所需要的偏壓。但是，所需要的偏壓可以通過其它方 法比如有源偏置電路來實(shí)現(xiàn)。所述有源偏置電路在相對(duì)較低的電壓下
提供漏極(或源極，其中Rx是Rs)偏壓，以進(jìn)行第一次試編程，然 后提供高一些的偏壓以提供所需的用于那些在位線上具有過度泄漏 的單元的編程。
此外，方法30和50被描述為施加漏電壓。但是，可以使用相同 的過程來使用與漏極控制電路248類似(mirror)的源極控制電路148 施加源電壓。因此，方法50可以同時(shí)用于源極控制電路148和漏極 控制電路248;或者，方法50可以用于源極控制電路148或漏極控制 電路248。
在一個(gè)實(shí)施例中，描述了一種對(duì)存儲(chǔ)器件進(jìn)行編程的方法，其中 所述方法包括選擇要編程的單元，其中所述單元與位線耦接；施加 第一編程脈沖，其中第一編程脈沖包括施加第一電壓到所述位線；驗(yàn) 證在施加第一編程脈沖之后所述單元是否被編程；以及如果在施加第 一編程脈沖之后所述單元沒有被編程，在施加第一編程脈沖之后施加 第二編程脈沖到所述位線，其中第二編程脈沖包括施加第二電壓到所 述位線，其中第二電壓和第一電壓不同。在一個(gè)實(shí)施例中，第二電壓 小于第一電壓。在一個(gè)實(shí)施例中，施加第一編程脈沖和第二編程脈沖 還包括施加第一編程脈沖和第二編程脈沖到所述單元的漏極。在一個(gè) 實(shí)施例中，所述方法還包括驗(yàn)證在施加第二編程脈沖之后所述單元是 否被編程，以及重復(fù)施加第二編程脈沖并驗(yàn)證在施加第二編程脈沖之后所述單元是否被編程，直到所述單元被編程。在一個(gè)實(shí)施例中，施 加第一編程脈沖還包括施加第三電壓到所述單元的源極，并且施加第 二編程脈沖還包括施加第四電壓到所述單元的源極，其中第四電壓不 同于第三電壓。在一個(gè)實(shí)施例中，第四電壓大于第三電壓。在一個(gè)實(shí) 施例中，施加第一編程脈沖還包括施加笫五電壓到所述單元的阱，并 且施加第二編程脈沖還包括施加第六電壓到所述單元的阱，其中第六 電壓不同于第五電壓。在一個(gè)實(shí)施例中，第六電壓大于第五電壓。在 一個(gè)實(shí)施例中，施加第一編程脈沖還包括施加第七電壓到所述單元的 柵極，并且施加第二編程脈沖還包括施加第八電壓到所述單元的柵 極，其中第八電壓不同于第七電壓。在一個(gè)實(shí)施例中，第八電壓大于 第七電壓。
在一個(gè)實(shí)施例中， 一種用于對(duì)存儲(chǔ)單元進(jìn)行編程的方法包括在 存儲(chǔ)單元的源極處于第一電壓電平而漏極處于第二電壓電平的情況 下施加第一編程脈沖到所述存儲(chǔ)單元的漏極；以及在施加第一編程脈 沖之后，在所述存儲(chǔ)單元的源極處于第三電壓電平而漏極處于第四電 壓電平的情況下，施加第二編程脈沖到所述存儲(chǔ)單元的漏極，其中第 三電壓電平不同于第一電壓電平，第四電壓電平不同于第二電壓電 平。在一個(gè)實(shí)施例中，第三電壓電平大于第一電壓電平，第四電壓電 平大于第二電壓電平。在一個(gè)實(shí)施例中，在所述存儲(chǔ)單元的源極處于 第一電壓電平而漏極處于第二電壓電平的情況下施加第一編程脈沖
還包括耦接所述源極到具有第一電阻級(jí)別的電路和耦接所述漏極到 具有第二電阻級(jí)別的電路，并且在所述存儲(chǔ)單元的源極處于第三電壓
電平而漏極處于第四電壓電平的情況下施加第二編程脈沖包括耦接 所述源極到具有第三電阻級(jí)別的電路和耦接所述漏極到具有第四電 阻級(jí)別的電路，其中第三電阻級(jí)別不同于第一電阻級(jí)別，第二電阻級(jí)
別不同于第四電阻級(jí)別。在一個(gè)實(shí)施例中，第一電阻級(jí)別基本上與第 二電阻級(jí)別相同，第三電阻級(jí)別基本上與第四電阻級(jí)別相同。在一個(gè) 實(shí)施例中，具有第一電阻級(jí)別的電路包括第一電阻器電路，具有第二 電阻級(jí)別的電路包括第二電阻器電路，具有第三電阻級(jí)別的電路包括與第三電阻電路串聯(lián)的第一電阻器電路，具有第四電阻級(jí)別的電路包 括與笫四電阻電路串聯(lián)的第二電阻器電路。在一個(gè)實(shí)施例中，第一電
阻級(jí)別小于第三電阻級(jí)別，第二電阻級(jí)別小于第四電阻級(jí)別。在一個(gè)
實(shí)施例中，所述方法還包括在施加第二編程脈沖之后，在所述存儲(chǔ)單 元的源極處于第四電壓電平而漏極處于笫五電壓電平的情況下施加
第三編程脈沖到所述存儲(chǔ)單元的漏極。在一個(gè)實(shí)施例中，施加第一編 程脈沖還包括施加第九電壓到存儲(chǔ)單元的阱，施加第二編程脈沖還包 括施加第十電壓到存儲(chǔ)單元的阱，其中第十電壓大于第九電壓。在一 個(gè)實(shí)施例中，施加第一編程脈沖還包括施加第十一電壓到存儲(chǔ)單元的 柵極，施加第二編程脈沖還包括施加第十二電壓到存儲(chǔ)單元的柵極， 其中第十二電壓大于第十一電壓。
在一個(gè)實(shí)施例中， 一種存儲(chǔ)器包括包含多個(gè)存儲(chǔ)單元的存儲(chǔ)器 陣列；所述多個(gè)存儲(chǔ)單元的源極耦接的源極偏置電路，所述源極偏置 電路被配置為在施加編程脈沖到多個(gè)被編程的存儲(chǔ)單元的漏極期 間，提供多個(gè)源極偏置電壓中的任何一個(gè)到所述多個(gè)存儲(chǔ)單元的源 極，在施加編程脈沖到多個(gè)存儲(chǔ)器的存儲(chǔ)單元的漏極期間，所述源極 偏置電路響應(yīng)于至少一個(gè)電壓控制信號(hào)以提供多個(gè)源極偏置電壓中 由該至少一個(gè)電壓控制信號(hào)表示的所希望的源極偏置電壓到所述多 個(gè)存儲(chǔ)單元的源極；以及與多個(gè)存儲(chǔ)單元的漏極耦接的漏極偏置電 路，所述漏極偏置電路被配置為在施加編程脈沖到多個(gè)被編程的存 儲(chǔ)單元的漏極期間，提供多個(gè)漏極偏置電壓中的任何一個(gè)到所述多個(gè) 存儲(chǔ)單元的漏極，在施加編程脈沖到多個(gè)存儲(chǔ)單元的存儲(chǔ)單元的漏極 期間，所述漏極偏置電路響應(yīng)于至少一個(gè)電壓控制信號(hào)以提供多個(gè)漏 極偏置電壓中由該至少一個(gè)電壓控制信號(hào)表示的所希望的漏極偏置 電壓到所述多個(gè)存儲(chǔ)單元中的存儲(chǔ)單元的漏極。
由于實(shí)施本發(fā)明的裝置大部分由本領(lǐng)域普通技術(shù)人員所知的電 子元件和電路構(gòu)成，除了上面對(duì)被認(rèn)為必要的內(nèi)容作出的說明，對(duì)電 路細(xì)節(jié)就不再作進(jìn)一步具體說明，以便于對(duì)本發(fā)明的根本概念的理解 和評(píng)價(jià)以及為了不模糊和分散本發(fā)明的闡述。
19在上述的說明中，根據(jù)具體的實(shí)施例描述了本發(fā)明。但是，任何
一個(gè)本領(lǐng)域普通技術(shù)人員會(huì)理解在不脫離所附權(quán)利要求書提出的本 發(fā)明的范圍的前提下，可以作出各種修改和變動(dòng)。例如，可以用多個(gè) 編程步驟來使編程Vt分配變緊，能夠?qū)嵭卸辔淮鎯?chǔ)或每單元2位類型 的應(yīng)用。因此，應(yīng)當(dāng)理解，說明書和附圖為說明性的而不是限制性的， 以及所有的這樣的修改應(yīng)當(dāng)被涵蓋在本發(fā)明的范圍中。
已經(jīng)根據(jù)具體的實(shí)施例說明了本發(fā)明的益處、其它優(yōu)點(diǎn)和問題的 解決方案。但是，所述益處、優(yōu)點(diǎn)、問題的解決方案以及可以引起任 何益處、優(yōu)點(diǎn)或解決方案發(fā)生或變得更加明確的任何元素將不會(huì)被認(rèn) 為是任何或所有的權(quán)利要求的重要的、所要求的或基本特征或元素。 如在此所使用的，術(shù)語(yǔ)"包括(comprise)"、"包括(comprising )"或任 何其它變化要用于涵蓋非排它性的包括比如包括一系列元素的過程、 方法、物品或裝置不僅包括這些元素，還可以包括其它沒有表示的列 出的其它元素或這樣的過程、方法、物品或裝置所固有的元素。在此 使用的術(shù)語(yǔ)"一個(gè)(a)"或"一個(gè)(an )"是指一個(gè)或多于一個(gè)。在此使用 的術(shù)語(yǔ)"多個(gè)"是指兩個(gè)或兩個(gè)以上。在此使用的術(shù)語(yǔ)"另 一個(gè)"是指至 少第二個(gè)或更多。在此使用的術(shù)語(yǔ)"耦接"是指被連接，盡管不一定是 直接連接，也不一定是機(jī)械連接。
20
權(quán)利要求
1、一種用于對(duì)存儲(chǔ)器件進(jìn)行編程的方法，該方法包括選擇要編程的單元，其中所述單元與位線耦接；施加第一編程脈沖，其中施加第一編程脈沖包括施加第一電壓到所述位線；驗(yàn)證在施加第一編程脈沖之后所述單元是否被編程；以及如果在施加第一編程脈沖之后所述單元沒有被編程，則在施加第一編程脈沖之后施加第二編程脈沖到所述位線，其中施加第二編程脈沖包括施加第二電壓到所述位線，其中第二電壓與第一電壓不同。
2、 如權(quán)利要求l所述的方法，其中第二電壓小于第一電壓。
3、 如權(quán)利要求l所述的方法，其中施加第一編程脈沖和第二編 程脈沖還包括施加第一編程脈沖和第二編程脈沖到所述單元的漏極。
4、 如權(quán)利要求l所述的方法，還包括 驗(yàn)證在施加第二編程脈沖之后所述單元是否被編程；以及 重復(fù)施加第二編程脈沖以及驗(yàn)證在施加第二編程脈沖之后所述單元是否被編程的步驟，直到所述單元被編程。
5、 如權(quán)利要求l所述的方法，其中施加第一編程脈沖還包括施 加第三電壓到所述單元的源極，施加第二編程脈沖還包括施加第四電 壓到所述單元的源極，其中第四電壓不同于第三電壓。
6、 如權(quán)利要求5所述的方法，其中第四電壓大于第三電壓。
7、 如權(quán)利要求l所述的方法，其中施加第一編程脈沖還包括施 加第五電壓到所述單元的阱，施加第二編程脈沖還包括施加第六電壓到所述單元的阱，其中第六電壓不同于第五電壓。
8、 如權(quán)利要求7所述的方法，其中第六電壓大于第五電壓。
9、 如權(quán)利要求l所述的方法，其中施加第一編程脈沖還包括施 加第七電壓到所述單元的柵極，施加第二編程脈沖還包括施加第八電 壓到所述單元的柵極，其中第八電壓不同于第七電壓。
10、 如權(quán)利要求9所述的方法，其中第八電壓大于第七電壓。
11、 一種用于對(duì)存儲(chǔ)單元進(jìn)行編程的方法，該方法包括 在存儲(chǔ)單元的源極處于第一電壓電平而漏極處于第二電壓電平的情況下施加第一編程脈沖到所述存儲(chǔ)單元的漏極；以及在施加第一編程脈沖之后，在所述存儲(chǔ)單元的源極處于第三電壓 電平而漏極處于第四電壓電平的情況下施加第二編程脈沖到所述存 儲(chǔ)單元的漏極，其中第三電壓電平不同于第一電壓電平，第四電壓電 平不同于第二電壓電平。
12、 如權(quán)利要求11所述的方法，其中第三電壓電平大于第一電 壓電平，第四電壓電平大于第二電壓電平。
13、 如權(quán)利要求ll所述的方法，其中在所述存儲(chǔ)單元的源極處于第一電壓電平而漏極處于第二電壓 電平的情況下施加第一編程脈沖還包括耦接所述源極到具有第一電 阻級(jí)別的電路和耦接所述漏極到具有第二電阻級(jí)別的電路；以及在所述存儲(chǔ)單元的源極處于第三電壓電平而漏極處于第四電壓 電平的情況下施加第二編程脈沖包括耦接所述源極到具有第三電阻 級(jí)別的電路和耦接所述漏極到具有第四電阻級(jí)別的電路，其中第三電 阻級(jí)別不同于第一電阻級(jí)別，第二電阻級(jí)別不同于第四電阻級(jí)別。
14、 如權(quán)利要求13所述的方法，其中第一電阻級(jí)別基本上與第 二電阻級(jí)別相同，第三電阻級(jí)別基本上與第四電阻級(jí)別相同。
15、 如權(quán)利要求13所述的方法，其中具有第一電阻級(jí)別的電路 包括第一電阻器電路，具有第二電阻級(jí)別的電路包括第二電阻器電 路，具有第三電阻級(jí)別的電路包括與第三電阻電路串聯(lián)的所述笫一電 阻器電路，具有第四電阻級(jí)別的電路包括與第四電阻電路串聯(lián)的所述 第二電阻器電路。
16、 如權(quán)利要求13所述的方法，其中第一電阻級(jí)別小于第三電 阻級(jí)別，第二電阻級(jí)別小于第四電阻級(jí)別。
17、 如權(quán)利要求11所述的方法，還包括在施加第二編程脈沖之后，在所述存儲(chǔ)單元的源極處于第四電壓 電平而所述存儲(chǔ)單元的漏極處于第五電壓電平的情況下施加第三編 程脈沖到所述存儲(chǔ)單元的漏極。
18、 如權(quán)利要求11所述的方法，其中施加第一編程脈沖還包括 施加第九電壓到所述存儲(chǔ)單元的阱，施加第二編程脈沖還包括施加第 十電壓到所述存儲(chǔ)單元的阱，其中第十電壓大于第九電壓。
19、 如權(quán)利要求11所述的方法，其中施加第一編程脈沖還包括 施加第十一電壓到所述存儲(chǔ)單元的柵極，施加第二編程脈沖還包括施 加第十二電壓到所述存儲(chǔ)單元的柵極，其中第十二電壓大于第十一電壓。
20、 一種存儲(chǔ)器，包括 具有多個(gè)存儲(chǔ)單元的存儲(chǔ)器陣列；與所述多個(gè)存儲(chǔ)單元的源極耦接的源極偏置電路，所述源極偏置電路被配置為在施加編程脈沖到多個(gè)被編程的存儲(chǔ)單元的漏極期 間，提供多個(gè)源極偏置電壓中的任何一個(gè)到所述多個(gè)存儲(chǔ)單元的源 極，在施加編程脈沖到所述多個(gè)存儲(chǔ)單元中的存儲(chǔ)單元的漏極期間， 所述源極偏置電路響應(yīng)于至少一個(gè)電壓控制信號(hào)以提供多個(gè)源極偏 置電壓中由所述至少一個(gè)電壓控制信號(hào)表示的所希望的源極偏置電 壓到所述多個(gè)存儲(chǔ)單元的源極；以及與所述多個(gè)存儲(chǔ)單元的漏極耦接的漏極偏置電路，所述漏極偏置 電路被配置為在施加編程脈沖到多個(gè)被編程的存儲(chǔ)單元的漏極期 間，提供多個(gè)漏極偏置電壓中的任何一個(gè)到所述多個(gè)存儲(chǔ)單元的漏 極，在施加編程脈沖到所述多個(gè)存儲(chǔ)單元中的存儲(chǔ)單元的漏極期間， 所述漏極偏置電路響應(yīng)于至少一個(gè)電壓控制信號(hào)以提供多個(gè)漏極偏 置電壓中由所述至少一個(gè)電壓控制信號(hào)表示的所希望的漏極偏置電 壓到所述多個(gè)存儲(chǔ)單元中的存儲(chǔ)單元的漏極。
全文摘要
說明了一種存儲(chǔ)器和對(duì)存儲(chǔ)器件進(jìn)行編程的方法。所述方法包括選擇要編程的單元(32)，其中所述單元與位線耦接；施加第一編程脈沖(34)，其中第一編程脈沖包括施加第一電壓到所述位線；驗(yàn)證在施加第一編程脈沖之后所述單元是否被編程(36)；以及如果在施加第一編程脈沖之后所述單元沒有被編程，則在施加第一編程脈沖之后施加第二編程脈沖到所述位線，其中第二編程脈沖包括施加第二電壓到所述位線，其中第二電壓與第一電壓不同。
文檔編號(hào)G11C16/04GK101501781SQ200680013713
公開日2009年8月5日 申請(qǐng)日期2006年2月23日 優(yōu)先權(quán)日2005年4月28日
發(fā)明者李馳楠 申請(qǐng)人:飛思卡爾半導(dǎo)體公司